JP2006179861A - 半導体エピタキシャルウェハ及び電界効果トランジスタ - Google Patents
半導体エピタキシャルウェハ及び電界効果トランジスタ Download PDFInfo
- Publication number
- JP2006179861A JP2006179861A JP2005269870A JP2005269870A JP2006179861A JP 2006179861 A JP2006179861 A JP 2006179861A JP 2005269870 A JP2005269870 A JP 2005269870A JP 2005269870 A JP2005269870 A JP 2005269870A JP 2006179861 A JP2006179861 A JP 2006179861A
- Authority
- JP
- Japan
- Prior art keywords
- buffer layer
- epitaxial wafer
- semiconductor epitaxial
- thickness
- gan
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
【課題】 基板の上にバッファ層を有する半導体エピタキシャルウェハにおいて、導電性不純物の混入によりバッファ層の中に導電層が形成されるのを防止し、高い特性を有する半導体エピタキシャルウェハ及びそれを用いたHEMTを含むFETを提供する。
【解決手段】 半導体エピタキシャルウェハ300は、サファイアからなる基板310の上に、下から順に厚さ25nmのアンドープAlNからなる第1のAlNバッファ層321、厚さ50nmのアンドープGaNからなる第1のGaNバッファ層322、厚さが300nmのアンドープAlNからなる第2のAlNバッファ層323、厚さ1500nmのアンドープGaNからなる第2のGaNバッファ層324により構成されるバッファ層320が形成された構造を有する。
【選択図】 図3
【解決手段】 半導体エピタキシャルウェハ300は、サファイアからなる基板310の上に、下から順に厚さ25nmのアンドープAlNからなる第1のAlNバッファ層321、厚さ50nmのアンドープGaNからなる第1のGaNバッファ層322、厚さが300nmのアンドープAlNからなる第2のAlNバッファ層323、厚さ1500nmのアンドープGaNからなる第2のGaNバッファ層324により構成されるバッファ層320が形成された構造を有する。
【選択図】 図3
Description
本発明は、半導体エピタキシャルウェハ、及びそれを用いた高電子移動度トランジスタ等を含む電界効果トランジスタに関するものである。
高電子移動度トランジスタ(以下HEMTと記す)などを含む電界効果トランジスタ(以下FETと記す)においては、ソース電極とドレイン電極との間に流れる電流をゲート電極からの空乏層の広がりによって制御する。
このようなFETのうち、サファイア基板又は炭化珪素(SiC)基板の上にGaNバッファ層やGaNとAlGaNからなる二重構造のバッファ層を形成し、該バッファ層の上に窒化ガリウム(GaN)系のエピタキシャル層を成長させて形成したものが、例えば特許文献1、2において報告されている。
特開2001−102564号公報
特開2002−50758号公報
しかし、GaNからなるエピタキシャル層を成長させたエピタキシャルウェハを製造する際には、エピタキシャル層と基板との界面を清浄するための技術が十分に確立されていないことや、GaNの原料ガスの一つであるアンモニア(NH3)ガスの高純度なものが得られないことなどにより、エピタキシャル層への導電性不純物の混入が生じ易い。
このため、基板上にGaNバッファ層を形成した場合においても、該バッファ層に導電性不純物の混入が生じ、バッファ層においては他の層と比較してより高い絶縁性が求められているのにもかかわらず、バッファ層が特に基板に近い部分においてチャネル層とほぼ同等の高い導電性を有してしまい、ゲート電極から空乏層が広がりにくくなる原因となる。
また、上記の高い導電性を有する部分(以下導電層と記す)に電流が流れてしまうことも良好な特性を有するFET等の電子デバイスを得ることを難しくしていた。
特許文献1、2に記載のFETにおいても上記の理由により、十分な特性は得られていないものと考えられる。
従って、本発明の目的は、基板の上にバッファ層を有する半導体エピタキシャルウェハにおいて、導電性不純物の混入によりバッファ層の中に導電層が形成されるのを防止し、高い特性を有する半導体エピタキシャルウェハ及びそれを用いたHEMTを含むFETを提供することにある。
本発明は、上記目的を達成するため、基板の上にバッファ層を有する半導体エピタキシャルウェハにおいて、前記バッファ層は、第1のGaNバッファ層、AlNバッファ層、窒化ガリウム系バッファ層が順に前記基板上に形成された構造からなることを特徴とする半導体エピタキシャルウェハを提供する。
本発明は、上記目的を達成するため、基板の上にバッファ層を有する半導体エピタキシャルウェハにおいて、前記バッファ層は、第1のAlNバッファ層、第1のGaNバッファ層、第2のAlNバッファ層、窒化ガリウム系バッファ層が順に前記基板上に形成された構造からなることを特徴とする半導体エピタキシャルウェハを提供する。
また、本発明は、上記目的を達成するため、上記の本発明の半導体エピタキシャルウェハの上にチャネル層、電子供給層、ソース電極、ゲート電極、ドレイン電極を具備することを特徴とする電界効果トランジスタを提供する。
本発明によれば、基板の上にバッファ層を有する半導体エピタキシャルウェハにおいて、導電性不純物の混入によりバッファ層の中に導電層が形成されるのを防止し、高い特性を有する半導体エピタキシャルウェハ及びそれを用いたHEMTを含むFETを提供することが可能となる。
〔第1の実施の形態〕
本発明の第1の実施の形態に係るトランジスタの構造を半導体エピタキシャルウェハの構造とトランジスタの構造とに分けて説明する。
本発明の第1の実施の形態に係るトランジスタの構造を半導体エピタキシャルウェハの構造とトランジスタの構造とに分けて説明する。
(半導体エピタキシャルウェハの構造)
図1は、第1の実施の形態に係る半導体エピタキシャルウェハの断面図である。
図1は、第1の実施の形態に係る半導体エピタキシャルウェハの断面図である。
半導体エピタキシャルウェハ100は、サファイア又はSiCからなる基板110の上に、下から順に厚さ50nmのアンドープGaNからなる第1のGaNバッファ層121、厚さ300nmのアンドープAlNからなるAlNバッファ層122、厚さ1500nmのアンドープGaNからなる第2のGaNバッファ層123(窒化ガリウム系バッファ層)により構成されるバッファ層120が形成された構造を有する。
ここで、この半導体エピタキシャルウェハ100のエピタキシャル成長は、有機金属気相成長(MOVPE)法により行う。また、このMOVPE法において、例えば、ガリウム原料としてトリメチルガリウム(TMG)を、アルミニウム原料としてトリメチルアルミニウム(TMA)を、窒素原料としてアンモニアガスを、キャリアガスとして水素をそれぞれ用いる。
また、この半導体エピタキシャルウェハ100のエピタキシャル成長は、例えば、半導体エピタキシャルウェハ100をその表面を天井に向けたフェイスアップ状態でヒーター加熱減圧炉内に配置し、炉内の圧力を13332Pa(100Torr)に設定して行う。
なお、第1のGaNバッファ層121の成長温度は300〜800℃であり、その厚さは10〜100nmの範囲で変更実施が可能である。これは、この範囲外の条件では表面状態の良好な結晶が得られないからである。
また、第2のGaNバッファ層123の成長温度は300〜800℃であり、その厚さは500〜2000nmの範囲で変更実施が可能である。これは、500nm未満の場合は、例えばHEMTにおいて、十分な2次元電子ガス特性(シートキャリア濃度及び電子移動度)が得られなくなり、2000nmを超える場合にはバッファ層中の残留不純物によりフリーキャリアが生じてしまい、バッファ層の抵抗を低下させてしまうためである。
なお、この第1の実施の形態において、窒化ガリウム系バッファ層はGaNバッファ層(第2のGaNバッファ層123)であるとして説明しているが、この材料はGaNに限られるものではなく、AlxInyGa1−x−yN(0≦x<0.1、0≦y<0.3)の組成範囲であれば、HEMTの2次元電子ガス特性へ悪影響を与えないため、どの組成比の材料であってもよい。
また、AlNバッファ層122の成長温度は950℃〜1300℃であり、その厚さは200nm以上である。これは、950℃未満の場合はAlNがラテラル(横方向)成長しにくくなり、表面が荒れてしまい、1300℃を超える場合は下に位置する第1のGaNバッファ層121が蒸発して、GaNバッファ層の効果が無くなってしまうためである。950℃〜1200℃であることがより望ましい。
GaNバッファ層の効果とは、基板110上にAlNバッファ層122層を直に厚く成長させるよりも、基板110上に第1のGaNバッファ層121を形成し、その上にAlNバッファ層122層を形成することで、表面状態がより良好な結晶を得ることができることである。GaNバッファ層121には、AlNバッファ層122層の転位密度を低下させる働きもあり、これが1×108cm-2未満になると、高抵抗化しにくくなる(抵抗が下がる)という問題点が生じる。そのため、AlNバッファ層122の厚さを200nm以上にして、転位密度が1×108cm-2以上になるようにする。
(トランジスタの構造)
図2は、第1の実施の形態に係るトランジスタであるHEMTの断面図である。
図2は、第1の実施の形態に係るトランジスタであるHEMTの断面図である。
HEMT200は、サファイア又はSiCからなる基板110の上に、下から順に厚さ50nmのアンドープGaNからなる第1のGaNバッファ層121、厚さ300nmのアンドープAlNからなるAlNバッファ層122、厚さ2000nmのアンドープGaNからなる第2のGaNバッファ層123により構成されるバッファ層120が形成されてなるエピタキシャルウェハ100の上に、下から順に厚さ100nmのアンドープGaNからなるチャネル層201、厚さが25nmのn型AlGaNからなるキャリア供給層202が形成され、キャリア供給層202の上に厚さ2nmのn型GaNからなるキャップ層203及びゲート電極204、キャップ層203の上にソース電極205及びドレイン電極206が形成された構造を有する。
ここで、このHEMT200のエピタキシャル成長は、半導体エピタキシャルウェハ100の場合と同様の条件で、MOVPE法により行う。また、このMOVPE法において、例えば、ガリウム原料としてTMGを、アルミニウム原料としてTMAを、窒素原料としてアンモニアガスを、キャリアガスとして水素を、n型ドーパントとしてモノシランをそれぞれ用いる。
(第1の実施の形態の効果)
この第1の実施の形態によれば、半導体エピタキシャルウェハ100及びHEMT200において、バッファ層の転位密度の低下を引き起こすGaNバッファ層を備えながらも、AlNバッファ層122の厚さを200nm以上とすることで転位密度を1×108cm-2以上にし、導電層が形成されることを防止することができる。
この第1の実施の形態によれば、半導体エピタキシャルウェハ100及びHEMT200において、バッファ層の転位密度の低下を引き起こすGaNバッファ層を備えながらも、AlNバッファ層122の厚さを200nm以上とすることで転位密度を1×108cm-2以上にし、導電層が形成されることを防止することができる。
〔第2の実施の形態〕
本発明の第2の実施の形態に係るトランジスタの構造を半導体エピタキシャルウェハの構造とトランジスタの構造とに分けて説明する。
本発明の第2の実施の形態に係るトランジスタの構造を半導体エピタキシャルウェハの構造とトランジスタの構造とに分けて説明する。
(半導体エピタキシャルウェハの構造)
図3は、第2の実施の形態に係る半導体エピタキシャルウェハの断面図である。
図3は、第2の実施の形態に係る半導体エピタキシャルウェハの断面図である。
半導体エピタキシャルウェハ300は、サファイアからなる基板310の上に、下から順に厚さ25nmのアンドープAlNからなる第1のAlNバッファ層321、厚さ50nmのアンドープGaNからなる第1のGaNバッファ層322、厚さが300nmのアンドープAlNからなる第2のAlNバッファ層323、厚さ1500nmのアンドープGaNからなる第2のGaNバッファ層324(窒化ガリウム系バッファ層)により構成されるバッファ層320が形成された構造を有する。第1の実施の形態に係る半導体エピタキシャルウェハ100との構成上の違いは、基板と第1のGaN層の間にAlN層(第1のAlNバッファ層321)が形成されていることである。
この半導体エピタキシャルウェハ300のエピタキシャル成長の方法及びその条件は、第1の実施の形態に係る半導体エピタキシャルウェハ100のものと同様であるので説明を省略する。
また、第1のGaNバッファ層322、第2のGaNバッファ層324、及び第2のAlNバッファ層323の成長温度及びその厚さは、それぞれ第1の実施の形態に係る第1のGaNバッファ層121、第2のGaNバッファ層123、及びAlNバッファ層122のものと同様であるので説明を省略する。
ここで、第1のAlNバッファ層321の成長温度は950℃〜1300℃であり、その厚さは10〜50nmで変更実施が可能である。第1のAlNバッファ層321は、基板表面に付着した不純物によりバッファ層320中に導電層が形成されることを防ぐ役割を持つが、厚さがありすぎると、その上に第1のGaNバッファ層322を積んでも良い表面状態が得られなくなるため、厚さを10〜50nmとしたものである。950℃〜1200℃であることがより望ましい。
(トランジスタの構造)
図4は、第2の実施の形態に係るトランジスタであるHEMTの断面図である。
図4は、第2の実施の形態に係るトランジスタであるHEMTの断面図である。
HEMT400は、サファイア又はSiCからなる基板310の上に、下から順に厚さ25nmのアンドープAlNからなる第1のAlNバッファ層321、厚さ50nmのアンドープGaNからなる第1のGaNバッファ層322、厚さが300nmのアンドープAlNからなる第2のAlNバッファ層323、厚さ1500nmのアンドープGaNからなる第2のGaNバッファ層324により構成されるバッファ層320が形成されてなるエピタキシャルウェハ300の上に、下から順に厚さ100nmのアンドープGaNからなるチャネル層401、厚さが25nmのn型AlGaNからなるキャリア供給層402が形成され、キャリア供給層402の上に厚さ2nmのn型GaNからなるキャップ層403及びゲート電極404、キャップ層403の上にソース電極405及びドレイン電極406が形成された構造を有する。
ここで、このHEMT400のエピタキシャル成長の方法及びその条件は、第1の実施の形態に係るHEMT200のものと同様であるので説明を省略する。
(第2の実施の形態の効果)
この第2の実施の形態によれば、半導体エピタキシャルウェハ300及びHEMT400が、第1のAlNバッファ層321を備えることにより、第1の実施の形態に係る半導体エピタキシャルウェハ100及びHEMT200と比較して、バッファ層320中に導電層が形成されることをより確実に防止することができる。
この第2の実施の形態によれば、半導体エピタキシャルウェハ300及びHEMT400が、第1のAlNバッファ層321を備えることにより、第1の実施の形態に係る半導体エピタキシャルウェハ100及びHEMT200と比較して、バッファ層320中に導電層が形成されることをより確実に防止することができる。
以下に実施例を挙げて本発明を具体的に説明するが、本発明はそれらによって限定されるものではない。
この本発明の実施例1において、第1の実施の形態に係る半導体エピタキシャルウェハ100におけるAlNバッファ層122の厚さを100nm、200nm、300nmと変化させたものを作製し、これらの導電性(電流値で示し、単位はA/mm)、及び転位密度(単位はcm−2)の測定を行った。
ここで、この半導体エピタキシャルウェハ100のエピタキシャル成長は、有機金属気相成長(MOVPE)法により行った。また、このMOVPE法において、ガリウム原料としてトリメチルガリウム(TMG)を、アルミニウム原料としてトリメチルアルミニウム(TMA)を、窒素原料としてアンモニアガスを、キャリアガスとして水素をそれぞれ用いた。
また、この半導体エピタキシャルウェハ100のエピタキシャル成長は、半導体エピタキシャルウェハ100をその表面を天井に向けたフェイスアップ状態でヒーター加熱減圧炉内に配置し、炉内の圧力を13332Pa(100Torr)に設定して行った。
図5は、実施例1に係る測定用素子の断面図を示す。測定用素子500は、半導体エピタキシャルウェハ100の第2のGaNバッファ層123の上に測定用電極501、502を設けたものである。この測定用電極501、502に10Vの電圧を印加し、その時に流れる電流の大きさを測定した。
図6は、測定結果を表すグラフである。AlNバッファ層122の厚さが100nm、200nm、300nmの場合、電流値はそれぞれ約5×10−7A/mm、5×10−8A/mm、1×10−8A/mmであり、転位密度はそれぞれ約5×107cm−2、1×108cm−2、5×108cm−2であった。
以上の結果より、AlNバッファ層122の厚さが300nmの場合に最も良い値を示すことがわかった。また、AlNバッファ層122の厚さが200nm以上である場合に、バッファ層122の転位密度がおよそ1×108cm−2以上になり、バッファ層120内に導電層が形成されることを防止するという本発明の目的を達することがわかった。
(比較例)
図9は、従来の半導体エピタキシャルウェハの測定素子の断面図である。測定素子700は、サファイアからなる基板720の上に、下から順に成長温度500℃で成長させた厚さ50nmの第1のGaNバッファ層731、成長温度1050℃で成長させた厚さ2000nmの第2のGaNバッファ層732から構成されるバッファ層730が形成された構造を持つ半導体エピタキシャルウェハ710の上に測定用電極701、702を設けたものである。バッファ層のエピタキシャル成長方法及び用いる原料は実施例1と同様である。
図9は、従来の半導体エピタキシャルウェハの測定素子の断面図である。測定素子700は、サファイアからなる基板720の上に、下から順に成長温度500℃で成長させた厚さ50nmの第1のGaNバッファ層731、成長温度1050℃で成長させた厚さ2000nmの第2のGaNバッファ層732から構成されるバッファ層730が形成された構造を持つ半導体エピタキシャルウェハ710の上に測定用電極701、702を設けたものである。バッファ層のエピタキシャル成長方法及び用いる原料は実施例1と同様である。
測定用電極701、702に10Vの電圧を印加し、その時に流れる電流の大きさを測定した結果、1×10−1A/mmという実施例1と比較して非常に大きな値が得られた。
この本発明の実施例2において、第2の実施の形態に係る半導体エピタキシャルウェハ300における第1のAlNバッファ層321の厚さを0、25nm、50nm、75nmと変化させたものを作製し、これらの導電性(電流値で示し、単位はA/mm)の測定を行った。
ここで、この半導体エピタキシャルウェハ300のエピタキシャル成長は、有機金属気相成長(MOVPE)法により行った。また、このMOVPE法において、ガリウム原料としてトリメチルガリウム(TMG)を、アルミニウム原料としてトリメチルアルミニウム(TMA)を、窒素原料としてアンモニアガスを、キャリアガスとして水素をそれぞれ用いた。
また、この半導体エピタキシャルウェハ300のエピタキシャル成長は、半導体エピタキシャルウェハ100をその表面を天井に向けたフェイスアップ状態でヒーター加熱減圧炉内に配置し、炉内の圧力を13332Pa(100Torr)に設定して行った。
図7は、実施例2に係る測定用素子の断面図を示す。測定用素子800は、半導体エピタキシャルウェハ300の第2のGaNバッファ層324の上に測定用電極801、802を設けたものである。この測定用電極801、802に10Vの電圧を印加し、その時に流れる電流の大きさを測定した。
図8は、測定結果を表すグラフである。第1のAlNバッファ層321の厚さが0nm、25nm、50nm、75nmの場合、電流値はそれぞれ約2×10−8A/mm、1×10−9A/mm、2×10−9A/mm、1×10−7A/mmであった。
以上の結果より、第1のAlNバッファ層321の厚さが25nmの場合に最も良い値を示すことがわかった。また、第1のAlNバッファ層321の厚さが15〜55nm、特に20〜50nmである場合に、第1のAlNバッファ層321が存在しない場合よりも電流値が下がることがわかった。
100、300 半導体エピタキシャルウェハ
110、310 基板
120、320 バッファ層
121、322 第1のGaNバッファ層
122 AlNバッファ層
123、324 第2のGaNバッファ層
200、400 HEMT
201、401 チャネル層
202、402 キャリア供給層
203、403 キャップ層
204、404 ゲート電極
205、405 ソース電極
206、406 ドレイン電極
321 第1のAlNバッファ層
323 第2のAlNバッファ層
500 測定用素子
501、502、801、802 測定用電極
110、310 基板
120、320 バッファ層
121、322 第1のGaNバッファ層
122 AlNバッファ層
123、324 第2のGaNバッファ層
200、400 HEMT
201、401 チャネル層
202、402 キャリア供給層
203、403 キャップ層
204、404 ゲート電極
205、405 ソース電極
206、406 ドレイン電極
321 第1のAlNバッファ層
323 第2のAlNバッファ層
500 測定用素子
501、502、801、802 測定用電極
Claims (8)
- 基板の上にバッファ層を有する半導体エピタキシャルウェハにおいて、
前記バッファ層は、第1のGaNバッファ層、AlNバッファ層、窒化ガリウム系バッファ層が順に前記基板上に形成された構造からなることを特徴とする半導体エピタキシャルウェハ。 - 基板の上にバッファ層を有する半導体エピタキシャルウェハにおいて、
前記バッファ層は、第1のAlNバッファ層、第1のGaNバッファ層、第2のAlNバッファ層、窒化ガリウム系バッファ層が順に前記基板上に形成された構造からなることを特徴とする半導体エピタキシャルウェハ。 - 前記窒化ガリウム系バッファ層は、第2のGaNバッファ層であることを特徴とする請求項1又は請求項2に記載の半導体エピタキシャルウェハ。
- 前記AlNバッファ層又は前記第1及び第2のAlNバッファ層の成長温度が950〜1300℃、かつ前記第1及び第2のGaNバッファ層の成長温度が300〜800℃であることを特徴とする請求項3に記載の半導体エピタキシャルウェハ。
- 前記第1のAlNバッファ層の厚さが10〜50nm、かつ前記第1のGaNバッファ層の厚さが10〜100nm、かつ前記AlNバッファ層又は前記第2のAlNバッファ層の厚さが200nm以上、かつ前記窒化ガリウム系バッファ層の厚さが500〜2000nmであることを特徴とする請求項1〜4のいずれかに記載の半導体エピタキシャルウェハ。
- 前記基板がサファイア基板又は炭化珪素基板であることを特徴とする請求項1〜5のいずれかに記載の半導体エピタキシャルウェハ。
- 前記AlNバッファ層又は前記第2のAlNバッファ層における転位密度が1×108cm-2以上であることを特徴とする請求項1〜6のいずれかに記載の半導体エピタキシャルウェハ。
- 請求項1〜7のいずれかに記載の半導体エピタキシャルウェハ上に、チャネル層、電子供給層、ソース電極、ゲート電極、ドレイン電極を具備することを特徴とする電界効果トランジスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005269870A JP2006179861A (ja) | 2004-11-26 | 2005-09-16 | 半導体エピタキシャルウェハ及び電界効果トランジスタ |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004341684 | 2004-11-26 | ||
JP2005269870A JP2006179861A (ja) | 2004-11-26 | 2005-09-16 | 半導体エピタキシャルウェハ及び電界効果トランジスタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006179861A true JP2006179861A (ja) | 2006-07-06 |
Family
ID=36733634
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005269870A Pending JP2006179861A (ja) | 2004-11-26 | 2005-09-16 | 半導体エピタキシャルウェハ及び電界効果トランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006179861A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008205221A (ja) * | 2007-02-20 | 2008-09-04 | Furukawa Electric Co Ltd:The | 半導体素子 |
JP2009188252A (ja) * | 2008-02-07 | 2009-08-20 | Furukawa Electric Co Ltd:The | 半導体電子デバイス |
JP2009289956A (ja) * | 2008-05-29 | 2009-12-10 | Furukawa Electric Co Ltd:The | 半導体電子デバイス |
JP2010087192A (ja) * | 2008-09-30 | 2010-04-15 | Furukawa Electric Co Ltd:The | 半導体電子デバイスおよび半導体電子デバイスの製造方法 |
WO2010058561A1 (ja) * | 2008-11-21 | 2010-05-27 | パナソニック株式会社 | 電界効果トランジスタ |
WO2010119666A1 (ja) * | 2009-04-15 | 2010-10-21 | 住友化学株式会社 | 半導体基板の電気的特性の測定方法 |
US20170092806A1 (en) * | 2004-03-11 | 2017-03-30 | Epistar Corporation | Nitride-based semiconductor light-emitting device |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000133601A (ja) * | 1998-10-28 | 2000-05-12 | Hewlett Packard Co <Hp> | 窒化物半導体多層堆積基板および窒化物半導体多層堆積基板の形成方法 |
JP2003059948A (ja) * | 2001-08-20 | 2003-02-28 | Sanken Electric Co Ltd | 半導体装置及びその製造方法 |
JP2003257999A (ja) * | 2002-03-01 | 2003-09-12 | National Institute Of Advanced Industrial & Technology | 窒化物半導体材料を用いたヘテロ接合電界効果型トランジスタ |
JP2004296717A (ja) * | 2003-03-26 | 2004-10-21 | Toshimasa Suzuki | 窒化物系半導体を含む積層体およびそれを用いた電子素子 |
JP2004319552A (ja) * | 2003-04-11 | 2004-11-11 | Nichia Chem Ind Ltd | フリップチップ型対面電極hemt |
-
2005
- 2005-09-16 JP JP2005269870A patent/JP2006179861A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000133601A (ja) * | 1998-10-28 | 2000-05-12 | Hewlett Packard Co <Hp> | 窒化物半導体多層堆積基板および窒化物半導体多層堆積基板の形成方法 |
JP2003059948A (ja) * | 2001-08-20 | 2003-02-28 | Sanken Electric Co Ltd | 半導体装置及びその製造方法 |
JP2003257999A (ja) * | 2002-03-01 | 2003-09-12 | National Institute Of Advanced Industrial & Technology | 窒化物半導体材料を用いたヘテロ接合電界効果型トランジスタ |
JP2004296717A (ja) * | 2003-03-26 | 2004-10-21 | Toshimasa Suzuki | 窒化物系半導体を含む積層体およびそれを用いた電子素子 |
JP2004319552A (ja) * | 2003-04-11 | 2004-11-11 | Nichia Chem Ind Ltd | フリップチップ型対面電極hemt |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20170092806A1 (en) * | 2004-03-11 | 2017-03-30 | Epistar Corporation | Nitride-based semiconductor light-emitting device |
US10553749B2 (en) * | 2004-03-11 | 2020-02-04 | Epistar Corporation | Nitride-based semiconductor light-emitting device |
JP2008205221A (ja) * | 2007-02-20 | 2008-09-04 | Furukawa Electric Co Ltd:The | 半導体素子 |
WO2008114336A1 (ja) * | 2007-02-20 | 2008-09-25 | The Furukawa Electric Co., Ltd. | 半導体素子 |
US8134181B2 (en) | 2007-02-20 | 2012-03-13 | Furukawa Electric Co., Ltd. | Semiconductor device |
JP2009188252A (ja) * | 2008-02-07 | 2009-08-20 | Furukawa Electric Co Ltd:The | 半導体電子デバイス |
JP2009289956A (ja) * | 2008-05-29 | 2009-12-10 | Furukawa Electric Co Ltd:The | 半導体電子デバイス |
JP2010087192A (ja) * | 2008-09-30 | 2010-04-15 | Furukawa Electric Co Ltd:The | 半導体電子デバイスおよび半導体電子デバイスの製造方法 |
WO2010058561A1 (ja) * | 2008-11-21 | 2010-05-27 | パナソニック株式会社 | 電界効果トランジスタ |
WO2010119666A1 (ja) * | 2009-04-15 | 2010-10-21 | 住友化学株式会社 | 半導体基板の電気的特性の測定方法 |
CN102396059A (zh) * | 2009-04-15 | 2012-03-28 | 住友化学株式会社 | 半导体基板的电气特性的测量方法 |
US8610450B2 (en) | 2009-04-15 | 2013-12-17 | Sumitomo Chemical Company, Limited | Method of measuring electrical characteristics of semiconductor wafer |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9355843B2 (en) | Semiconductor device and method of manufacturing the same | |
KR101854021B1 (ko) | 헤테로기판 상의 iii족-질화물 버퍼 층 구조의 p-도핑 | |
EP1777737A1 (en) | High-electron-mobility transistor, field-effect transistor, epitaxial substrate, method for manufacturing epitaxial substrate, and method for manufacturing group iii nitride transistor | |
US8791504B2 (en) | Substrate breakdown voltage improvement for group III-nitride on a silicon substrate | |
US20100207124A1 (en) | Compound semiconductor device including ain layer of controlled skewness | |
US20060081877A1 (en) | Semiconductor epitaxial wafer and field effect rtansistor | |
JP2023081467A (ja) | Iii族窒化物積層体 | |
JP2013197357A (ja) | 窒化物半導体デバイス及びその製造方法 | |
JP6731584B2 (ja) | 窒化物半導体装置および窒化物半導体基板 | |
US11444172B2 (en) | Method for producing semiconductor device and semiconductor device | |
JP2006179861A (ja) | 半導体エピタキシャルウェハ及び電界効果トランジスタ | |
JP2009021279A (ja) | 半導体エピタキシャルウエハ | |
US20110049573A1 (en) | Group iii nitride semiconductor wafer and group iii nitride semiconductor device | |
US7554132B2 (en) | Electronic device containing group-III element based nitride semiconductors | |
US11538909B2 (en) | Semiconductor device | |
JP2006114655A (ja) | 半導体エピタキシャルウェハ及び電界効果トランジスタ | |
US7135347B2 (en) | Method for manufacturing nitride film including high-resistivity GaN layer and epitaxial substrate manufactured by the method | |
WO2018098952A1 (zh) | 氮化镓基外延结构、半导体器件及其形成方法 | |
JP5746927B2 (ja) | 半導体基板、半導体デバイスおよび半導体基板の製造方法 | |
JP2006196557A (ja) | 半導体エピタキシャルウェハ及び電界効果トランジスタ | |
CN108155224A (zh) | 氮化镓外延片、外延方法及氮化镓基晶体管 | |
JP2008103546A (ja) | Iii−v族化合物半導体素子及びiii−v族化合物半導体エピタキシャルウェハ | |
JP6416705B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
JP2005191477A (ja) | 高電子移動度トランジスタ用エピタキシャルウェハ | |
JP2006114653A (ja) | 半導体エピタキシャルウェハ及び電界効果トランジスタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20080418 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111114 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111129 |
|
A02 | Decision of refusal |
Effective date: 20120703 Free format text: JAPANESE INTERMEDIATE CODE: A02 |