JP2006179861A - 半導体エピタキシャルウェハ及び電界効果トランジスタ - Google Patents

Abstract

【課題】 基板の上にバッファ層を有する半導体エピタキシャルウェハにおいて、導電性不純物の混入によりバッファ層の中に導電層が形成されるのを防止し、高い特性を有する半導体エピタキシャルウェハ及びそれを用いたＨＥＭＴを含むＦＥＴを提供する。
【解決手段】 半導体エピタキシャルウェハ３００は、サファイアからなる基板３１０の上に、下から順に厚さ２５ｎｍのアンドープＡｌＮからなる第１のＡｌＮバッファ層３２１、厚さ５０ｎｍのアンドープＧａＮからなる第１のＧａＮバッファ層３２２、厚さが３００ｎｍのアンドープＡｌＮからなる第２のＡｌＮバッファ層３２３、厚さ１５００ｎｍのアンドープＧａＮからなる第２のＧａＮバッファ層３２４により構成されるバッファ層３２０が形成された構造を有する。
【選択図】 図３

Description

本発明は、半導体エピタキシャルウェハ、及びそれを用いた高電子移動度トランジスタ等を含む電界効果トランジスタに関するものである。

高電子移動度トランジスタ（以下ＨＥＭＴと記す）などを含む電界効果トランジスタ（以下ＦＥＴと記す）においては、ソース電極とドレイン電極との間に流れる電流をゲート電極からの空乏層の広がりによって制御する。

このようなＦＥＴのうち、サファイア基板又は炭化珪素（ＳｉＣ）基板の上にＧａＮバッファ層やＧａＮとＡｌＧａＮからなる二重構造のバッファ層を形成し、該バッファ層の上に窒化ガリウム（ＧａＮ）系のエピタキシャル層を成長させて形成したものが、例えば特許文献１、２において報告されている。
特開２００１−１０２５６４号公報 特開２００２−５０７５８号公報

しかし、ＧａＮからなるエピタキシャル層を成長させたエピタキシャルウェハを製造する際には、エピタキシャル層と基板との界面を清浄するための技術が十分に確立されていないことや、ＧａＮの原料ガスの一つであるアンモニア（ＮＨ_３）ガスの高純度なものが得られないことなどにより、エピタキシャル層への導電性不純物の混入が生じ易い。

このため、基板上にＧａＮバッファ層を形成した場合においても、該バッファ層に導電性不純物の混入が生じ、バッファ層においては他の層と比較してより高い絶縁性が求められているのにもかかわらず、バッファ層が特に基板に近い部分においてチャネル層とほぼ同等の高い導電性を有してしまい、ゲート電極から空乏層が広がりにくくなる原因となる。

また、上記の高い導電性を有する部分（以下導電層と記す）に電流が流れてしまうことも良好な特性を有するＦＥＴ等の電子デバイスを得ることを難しくしていた。

特許文献１、２に記載のＦＥＴにおいても上記の理由により、十分な特性は得られていないものと考えられる。

従って、本発明の目的は、基板の上にバッファ層を有する半導体エピタキシャルウェハにおいて、導電性不純物の混入によりバッファ層の中に導電層が形成されるのを防止し、高い特性を有する半導体エピタキシャルウェハ及びそれを用いたＨＥＭＴを含むＦＥＴを提供することにある。

本発明は、上記目的を達成するため、基板の上にバッファ層を有する半導体エピタキシャルウェハにおいて、前記バッファ層は、第１のＧａＮバッファ層、ＡｌＮバッファ層、窒化ガリウム系バッファ層が順に前記基板上に形成された構造からなることを特徴とする半導体エピタキシャルウェハを提供する。

本発明は、上記目的を達成するため、基板の上にバッファ層を有する半導体エピタキシャルウェハにおいて、前記バッファ層は、第１のＡｌＮバッファ層、第１のＧａＮバッファ層、第２のＡｌＮバッファ層、窒化ガリウム系バッファ層が順に前記基板上に形成された構造からなることを特徴とする半導体エピタキシャルウェハを提供する。

また、本発明は、上記目的を達成するため、上記の本発明の半導体エピタキシャルウェハの上にチャネル層、電子供給層、ソース電極、ゲート電極、ドレイン電極を具備することを特徴とする電界効果トランジスタを提供する。

本発明によれば、基板の上にバッファ層を有する半導体エピタキシャルウェハにおいて、導電性不純物の混入によりバッファ層の中に導電層が形成されるのを防止し、高い特性を有する半導体エピタキシャルウェハ及びそれを用いたＨＥＭＴを含むＦＥＴを提供することが可能となる。

〔第１の実施の形態〕
本発明の第１の実施の形態に係るトランジスタの構造を半導体エピタキシャルウェハの構造とトランジスタの構造とに分けて説明する。

（半導体エピタキシャルウェハの構造）
図１は、第１の実施の形態に係る半導体エピタキシャルウェハの断面図である。

半導体エピタキシャルウェハ１００は、サファイア又はＳｉＣからなる基板１１０の上に、下から順に厚さ５０ｎｍのアンドープＧａＮからなる第１のＧａＮバッファ層１２１、厚さ３００ｎｍのアンドープＡｌＮからなるＡｌＮバッファ層１２２、厚さ１５００ｎｍのアンドープＧａＮからなる第２のＧａＮバッファ層１２３（窒化ガリウム系バッファ層）により構成されるバッファ層１２０が形成された構造を有する。

ここで、この半導体エピタキシャルウェハ１００のエピタキシャル成長は、有機金属気相成長（ＭＯＶＰＥ）法により行う。また、このＭＯＶＰＥ法において、例えば、ガリウム原料としてトリメチルガリウム（ＴＭＧ）を、アルミニウム原料としてトリメチルアルミニウム（ＴＭＡ）を、窒素原料としてアンモニアガスを、キャリアガスとして水素をそれぞれ用いる。

また、この半導体エピタキシャルウェハ１００のエピタキシャル成長は、例えば、半導体エピタキシャルウェハ１００をその表面を天井に向けたフェイスアップ状態でヒーター加熱減圧炉内に配置し、炉内の圧力を１３３３２Ｐａ（１００Ｔｏｒｒ）に設定して行う。

なお、第１のＧａＮバッファ層１２１の成長温度は３００〜８００℃であり、その厚さは１０〜１００ｎｍの範囲で変更実施が可能である。これは、この範囲外の条件では表面状態の良好な結晶が得られないからである。

また、第２のＧａＮバッファ層１２３の成長温度は３００〜８００℃であり、その厚さは５００〜２０００ｎｍの範囲で変更実施が可能である。これは、５００ｎｍ未満の場合は、例えばＨＥＭＴにおいて、十分な２次元電子ガス特性（シートキャリア濃度及び電子移動度）が得られなくなり、２０００ｎｍを超える場合にはバッファ層中の残留不純物によりフリーキャリアが生じてしまい、バッファ層の抵抗を低下させてしまうためである。

なお、この第１の実施の形態において、窒化ガリウム系バッファ層はＧａＮバッファ層（第２のＧａＮバッファ層１２３）であるとして説明しているが、この材料はＧａＮに限られるものではなく、Ａｌ_ｘＩｎ_ｙＧａ_{１−ｘ−ｙ}Ｎ（０≦ｘ＜０．１、０≦ｙ＜０．３）の組成範囲であれば、ＨＥＭＴの２次元電子ガス特性へ悪影響を与えないため、どの組成比の材料であってもよい。

また、ＡｌＮバッファ層１２２の成長温度は９５０℃〜１３００℃であり、その厚さは２００ｎｍ以上である。これは、９５０℃未満の場合はＡｌＮがラテラル（横方向）成長しにくくなり、表面が荒れてしまい、１３００℃を超える場合は下に位置する第１のＧａＮバッファ層１２１が蒸発して、ＧａＮバッファ層の効果が無くなってしまうためである。９５０℃〜１２００℃であることがより望ましい。

ＧａＮバッファ層の効果とは、基板１１０上にＡｌＮバッファ層１２２層を直に厚く成長させるよりも、基板１１０上に第１のＧａＮバッファ層１２１を形成し、その上にＡｌＮバッファ層１２２層を形成することで、表面状態がより良好な結晶を得ることができることである。ＧａＮバッファ層１２１には、ＡｌＮバッファ層１２２層の転位密度を低下させる働きもあり、これが１×１０^８ｃｍ^-２未満になると、高抵抗化しにくくなる（抵抗が下がる）という問題点が生じる。そのため、ＡｌＮバッファ層１２２の厚さを２００ｎｍ以上にして、転位密度が１×１０^８ｃｍ^-２以上になるようにする。

（トランジスタの構造）
図２は、第１の実施の形態に係るトランジスタであるＨＥＭＴの断面図である。

ＨＥＭＴ２００は、サファイア又はＳｉＣからなる基板１１０の上に、下から順に厚さ５０ｎｍのアンドープＧａＮからなる第１のＧａＮバッファ層１２１、厚さ３００ｎｍのアンドープＡｌＮからなるＡｌＮバッファ層１２２、厚さ２０００ｎｍのアンドープＧａＮからなる第２のＧａＮバッファ層１２３により構成されるバッファ層１２０が形成されてなるエピタキシャルウェハ１００の上に、下から順に厚さ１００ｎｍのアンドープＧａＮからなるチャネル層２０１、厚さが２５ｎｍのｎ型ＡｌＧａＮからなるキャリア供給層２０２が形成され、キャリア供給層２０２の上に厚さ２ｎｍのｎ型ＧａＮからなるキャップ層２０３及びゲート電極２０４、キャップ層２０３の上にソース電極２０５及びドレイン電極２０６が形成された構造を有する。

ここで、このＨＥＭＴ２００のエピタキシャル成長は、半導体エピタキシャルウェハ１００の場合と同様の条件で、ＭＯＶＰＥ法により行う。また、このＭＯＶＰＥ法において、例えば、ガリウム原料としてＴＭＧを、アルミニウム原料としてＴＭＡを、窒素原料としてアンモニアガスを、キャリアガスとして水素を、ｎ型ドーパントとしてモノシランをそれぞれ用いる。

（第１の実施の形態の効果）
この第１の実施の形態によれば、半導体エピタキシャルウェハ１００及びＨＥＭＴ２００において、バッファ層の転位密度の低下を引き起こすＧａＮバッファ層を備えながらも、ＡｌＮバッファ層１２２の厚さを２００ｎｍ以上とすることで転位密度を１×１０^８ｃｍ^-２以上にし、導電層が形成されることを防止することができる。

〔第２の実施の形態〕
本発明の第２の実施の形態に係るトランジスタの構造を半導体エピタキシャルウェハの構造とトランジスタの構造とに分けて説明する。

（半導体エピタキシャルウェハの構造）
図３は、第２の実施の形態に係る半導体エピタキシャルウェハの断面図である。

半導体エピタキシャルウェハ３００は、サファイアからなる基板３１０の上に、下から順に厚さ２５ｎｍのアンドープＡｌＮからなる第１のＡｌＮバッファ層３２１、厚さ５０ｎｍのアンドープＧａＮからなる第１のＧａＮバッファ層３２２、厚さが３００ｎｍのアンドープＡｌＮからなる第２のＡｌＮバッファ層３２３、厚さ１５００ｎｍのアンドープＧａＮからなる第２のＧａＮバッファ層３２４（窒化ガリウム系バッファ層）により構成されるバッファ層３２０が形成された構造を有する。第１の実施の形態に係る半導体エピタキシャルウェハ１００との構成上の違いは、基板と第１のＧａＮ層の間にＡｌＮ層（第１のＡｌＮバッファ層３２１）が形成されていることである。

この半導体エピタキシャルウェハ３００のエピタキシャル成長の方法及びその条件は、第１の実施の形態に係る半導体エピタキシャルウェハ１００のものと同様であるので説明を省略する。

また、第１のＧａＮバッファ層３２２、第２のＧａＮバッファ層３２４、及び第２のＡｌＮバッファ層３２３の成長温度及びその厚さは、それぞれ第１の実施の形態に係る第１のＧａＮバッファ層１２１、第２のＧａＮバッファ層１２３、及びＡｌＮバッファ層１２２のものと同様であるので説明を省略する。

ここで、第１のＡｌＮバッファ層３２１の成長温度は９５０℃〜１３００℃であり、その厚さは１０〜５０ｎｍで変更実施が可能である。第１のＡｌＮバッファ層３２１は、基板表面に付着した不純物によりバッファ層３２０中に導電層が形成されることを防ぐ役割を持つが、厚さがありすぎると、その上に第１のＧａＮバッファ層３２２を積んでも良い表面状態が得られなくなるため、厚さを１０〜５０ｎｍとしたものである。９５０℃〜１２００℃であることがより望ましい。

（トランジスタの構造）
図４は、第２の実施の形態に係るトランジスタであるＨＥＭＴの断面図である。

ＨＥＭＴ４００は、サファイア又はＳｉＣからなる基板３１０の上に、下から順に厚さ２５ｎｍのアンドープＡｌＮからなる第１のＡｌＮバッファ層３２１、厚さ５０ｎｍのアンドープＧａＮからなる第１のＧａＮバッファ層３２２、厚さが３００ｎｍのアンドープＡｌＮからなる第２のＡｌＮバッファ層３２３、厚さ１５００ｎｍのアンドープＧａＮからなる第２のＧａＮバッファ層３２４により構成されるバッファ層３２０が形成されてなるエピタキシャルウェハ３００の上に、下から順に厚さ１００ｎｍのアンドープＧａＮからなるチャネル層４０１、厚さが２５ｎｍのｎ型ＡｌＧａＮからなるキャリア供給層４０２が形成され、キャリア供給層４０２の上に厚さ２ｎｍのｎ型ＧａＮからなるキャップ層４０３及びゲート電極４０４、キャップ層４０３の上にソース電極４０５及びドレイン電極４０６が形成された構造を有する。

ここで、このＨＥＭＴ４００のエピタキシャル成長の方法及びその条件は、第１の実施の形態に係るＨＥＭＴ２００のものと同様であるので説明を省略する。

（第２の実施の形態の効果）
この第２の実施の形態によれば、半導体エピタキシャルウェハ３００及びＨＥＭＴ４００が、第１のＡｌＮバッファ層３２１を備えることにより、第１の実施の形態に係る半導体エピタキシャルウェハ１００及びＨＥＭＴ２００と比較して、バッファ層３２０中に導電層が形成されることをより確実に防止することができる。

以下に実施例を挙げて本発明を具体的に説明するが、本発明はそれらによって限定されるものではない。

この本発明の実施例１において、第１の実施の形態に係る半導体エピタキシャルウェハ１００におけるＡｌＮバッファ層１２２の厚さを１００ｎｍ、２００ｎｍ、３００ｎｍと変化させたものを作製し、これらの導電性（電流値で示し、単位はＡ／ｍｍ）、及び転位密度（単位はｃｍ^−２）の測定を行った。

ここで、この半導体エピタキシャルウェハ１００のエピタキシャル成長は、有機金属気相成長（ＭＯＶＰＥ）法により行った。また、このＭＯＶＰＥ法において、ガリウム原料としてトリメチルガリウム（ＴＭＧ）を、アルミニウム原料としてトリメチルアルミニウム（ＴＭＡ）を、窒素原料としてアンモニアガスを、キャリアガスとして水素をそれぞれ用いた。

また、この半導体エピタキシャルウェハ１００のエピタキシャル成長は、半導体エピタキシャルウェハ１００をその表面を天井に向けたフェイスアップ状態でヒーター加熱減圧炉内に配置し、炉内の圧力を１３３３２Ｐａ（１００Ｔｏｒｒ）に設定して行った。

図５は、実施例１に係る測定用素子の断面図を示す。測定用素子５００は、半導体エピタキシャルウェハ１００の第２のＧａＮバッファ層１２３の上に測定用電極５０１、５０２を設けたものである。この測定用電極５０１、５０２に１０Ｖの電圧を印加し、その時に流れる電流の大きさを測定した。

図６は、測定結果を表すグラフである。ＡｌＮバッファ層１２２の厚さが１００ｎｍ、２００ｎｍ、３００ｎｍの場合、電流値はそれぞれ約５×１０^−７Ａ／ｍｍ、５×１０^−８Ａ／ｍｍ、１×１０^−８Ａ／ｍｍであり、転位密度はそれぞれ約５×１０^７ｃｍ^−２、１×１０^８ｃｍ^−２、５×１０^８ｃｍ^−２であった。

以上の結果より、ＡｌＮバッファ層１２２の厚さが３００ｎｍの場合に最も良い値を示すことがわかった。また、ＡｌＮバッファ層１２２の厚さが２００ｎｍ以上である場合に、バッファ層１２２の転位密度がおよそ１×１０^８ｃｍ^−２以上になり、バッファ層１２０内に導電層が形成されることを防止するという本発明の目的を達することがわかった。

（比較例）
図９は、従来の半導体エピタキシャルウェハの測定素子の断面図である。測定素子７００は、サファイアからなる基板７２０の上に、下から順に成長温度５００℃で成長させた厚さ５０ｎｍの第１のＧａＮバッファ層７３１、成長温度１０５０℃で成長させた厚さ２０００ｎｍの第２のＧａＮバッファ層７３２から構成されるバッファ層７３０が形成された構造を持つ半導体エピタキシャルウェハ７１０の上に測定用電極７０１、７０２を設けたものである。バッファ層のエピタキシャル成長方法及び用いる原料は実施例１と同様である。

測定用電極７０１、７０２に１０Ｖの電圧を印加し、その時に流れる電流の大きさを測定した結果、１×１０^−１Ａ／ｍｍという実施例１と比較して非常に大きな値が得られた。

この本発明の実施例２において、第２の実施の形態に係る半導体エピタキシャルウェハ３００における第１のＡｌＮバッファ層３２１の厚さを０、２５ｎｍ、５０ｎｍ、７５ｎｍと変化させたものを作製し、これらの導電性（電流値で示し、単位はＡ／ｍｍ）の測定を行った。

ここで、この半導体エピタキシャルウェハ３００のエピタキシャル成長は、有機金属気相成長（ＭＯＶＰＥ）法により行った。また、このＭＯＶＰＥ法において、ガリウム原料としてトリメチルガリウム（ＴＭＧ）を、アルミニウム原料としてトリメチルアルミニウム（ＴＭＡ）を、窒素原料としてアンモニアガスを、キャリアガスとして水素をそれぞれ用いた。

また、この半導体エピタキシャルウェハ３００のエピタキシャル成長は、半導体エピタキシャルウェハ１００をその表面を天井に向けたフェイスアップ状態でヒーター加熱減圧炉内に配置し、炉内の圧力を１３３３２Ｐａ（１００Ｔｏｒｒ）に設定して行った。

図７は、実施例２に係る測定用素子の断面図を示す。測定用素子８００は、半導体エピタキシャルウェハ３００の第２のＧａＮバッファ層３２４の上に測定用電極８０１、８０２を設けたものである。この測定用電極８０１、８０２に１０Ｖの電圧を印加し、その時に流れる電流の大きさを測定した。

図８は、測定結果を表すグラフである。第１のＡｌＮバッファ層３２１の厚さが０ｎｍ、２５ｎｍ、５０ｎｍ、７５ｎｍの場合、電流値はそれぞれ約２×１０^−８Ａ／ｍｍ、１×１０^−９Ａ／ｍｍ、２×１０^−９Ａ／ｍｍ、１×１０^−７Ａ／ｍｍであった。

以上の結果より、第１のＡｌＮバッファ層３２１の厚さが２５ｎｍの場合に最も良い値を示すことがわかった。また、第１のＡｌＮバッファ層３２１の厚さが１５〜５５ｎｍ、特に２０〜５０ｎｍである場合に、第１のＡｌＮバッファ層３２１が存在しない場合よりも電流値が下がることがわかった。

本発明の第１の実施の形態に係る半導体エピタキシャルウェハの断面図である。 本発明の第１の実施の形態に係るトランジスタであるＨＥＭＴの断面図である。 本発明の第２の実施の形態に係る半導体エピタキシャルウェハの断面図である。 本発明の第２の実施の形態に係るトランジスタであるＨＥＭＴの断面図である。 本発明の実施例１に係る測定用素子の断面図である。 本発明の実施例１に係る測定結果を表すグラフである。 本発明の実施例２に係る測定用素子の断面図である。 本発明の実施例２に係る測定結果を表すグラフである。 従来の半導体エピタキシャルウェハの測定素子の断面図である。

符号の説明

１００、３００ 半導体エピタキシャルウェハ
１１０、３１０ 基板
１２０、３２０ バッファ層
１２１、３２２ 第１のＧａＮバッファ層
１２２ ＡｌＮバッファ層
１２３、３２４ 第２のＧａＮバッファ層
２００、４００ ＨＥＭＴ
２０１、４０１ チャネル層
２０２、４０２ キャリア供給層
２０３、４０３ キャップ層
２０４、４０４ ゲート電極
２０５、４０５ ソース電極
２０６、４０６ ドレイン電極
３２１ 第１のＡｌＮバッファ層
３２３ 第２のＡｌＮバッファ層
５００ 測定用素子
５０１、５０２、８０１、８０２ 測定用電極

Claims (8)

1. 基板の上にバッファ層を有する半導体エピタキシャルウェハにおいて、
   前記バッファ層は、第１のＧａＮバッファ層、ＡｌＮバッファ層、窒化ガリウム系バッファ層が順に前記基板上に形成された構造からなることを特徴とする半導体エピタキシャルウェハ。
2. 基板の上にバッファ層を有する半導体エピタキシャルウェハにおいて、
   前記バッファ層は、第１のＡｌＮバッファ層、第１のＧａＮバッファ層、第２のＡｌＮバッファ層、窒化ガリウム系バッファ層が順に前記基板上に形成された構造からなることを特徴とする半導体エピタキシャルウェハ。
3. 前記窒化ガリウム系バッファ層は、第２のＧａＮバッファ層であることを特徴とする請求項１又は請求項２に記載の半導体エピタキシャルウェハ。
4. 前記ＡｌＮバッファ層又は前記第１及び第２のＡｌＮバッファ層の成長温度が９５０〜１３００℃、かつ前記第１及び第２のＧａＮバッファ層の成長温度が３００〜８００℃であることを特徴とする請求項３に記載の半導体エピタキシャルウェハ。
5. 前記第１のＡｌＮバッファ層の厚さが１０〜５０ｎｍ、かつ前記第１のＧａＮバッファ層の厚さが１０〜１００ｎｍ、かつ前記ＡｌＮバッファ層又は前記第２のＡｌＮバッファ層の厚さが２００ｎｍ以上、かつ前記窒化ガリウム系バッファ層の厚さが５００〜２０００ｎｍであることを特徴とする請求項１〜４のいずれかに記載の半導体エピタキシャルウェハ。
6. 前記基板がサファイア基板又は炭化珪素基板であることを特徴とする請求項１〜５のいずれかに記載の半導体エピタキシャルウェハ。
7. 前記ＡｌＮバッファ層又は前記第２のＡｌＮバッファ層における転位密度が１×１０^８ｃｍ^-２以上であることを特徴とする請求項１〜６のいずれかに記載の半導体エピタキシャルウェハ。
8. 請求項１〜７のいずれかに記載の半導体エピタキシャルウェハ上に、チャネル層、電子供給層、ソース電極、ゲート電極、ドレイン電極を具備することを特徴とする電界効果トランジスタ。

Images