JP2006167327A

JP2006167327A - Ultrasonograph

Info

Publication number: JP2006167327A
Application number: JP2004367178A
Authority: JP
Inventors: Hiroshi Fukukita; 博福喜多
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2004-12-20
Filing date: 2004-12-20
Publication date: 2006-06-29

Abstract

<P>PROBLEM TO BE SOLVED: To provide an ultrasonograph which can realize a transmission circuit monolithically by using the CMOS IC circuit technology. <P>SOLUTION: A gate drive circuit 3 has a plurality of, and n units of NMOS transistors ND/1-ND/n. The source of the NMOS transistor ND/1 is connected to the GND and so, the NMOS transistors ND/1-ND/n are connected in series. The drain of the NMOS transistor ND/n is connected to a pullup resistor 4 and produces the gate drive signal. The other terminal of the pullup resistor 4 is connected to the high potential HV. The gate drive signal is connected to the gate of a PMOS transistor of a pullup circuit 5. The drain of the PMOS transistor of the pullup circuit 5 is connected to the drain of the NMOS transistor of a pulldown circuit 6 to produce the output of the transmission circuit. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明はＣＭＯＳ集積回路技術によりモノリシックに形成された送信回路を有する超音波診断装置に関するものである。 The present invention relates to an ultrasonic diagnostic apparatus having a transmission circuit formed monolithically by CMOS integrated circuit technology.

従来の超音波診断装置の送信回路においてはＰ型ＦＥＴとＮ型ＦＥＴがプッシュプル接続されて用いられ、それらのソース・ゲート間にはツェナーダイオードからなるバイアス回路が接続され、バイアス回路にはさらにＰ型トランジスタとＮ型トランジスタが接続されており、Ｐ型ＦＥＴとＮ型ＦＥＴがのプッシュプル動作により高電圧のパルスを発生している（例えば特許文献１参照）。
特開２００４−８９５１２号公報（第４頁、第２図） In a transmission circuit of a conventional ultrasonic diagnostic apparatus, a P-type FET and an N-type FET are used in a push-pull connection, and a bias circuit composed of a Zener diode is connected between the source and gate of the transmission circuit. A P-type transistor and an N-type transistor are connected, and a high-voltage pulse is generated by the push-pull operation of the P-type FET and the N-type FET (see, for example, Patent Document 1).
JP 2004-89512 A (page 4, FIG. 2)

しかしながら、従来の超音波診断装置の送信回路においては、ＦＥＴを駆動するために、ツェナーダイオードやバイポーラトランジスタが使用され、ＦＥＴを駆動する回路をＣＭＯＳ集積回路技術を用いてモノリシックに実現することが困難であるという問題があった。 However, in the transmission circuit of the conventional ultrasonic diagnostic apparatus, a Zener diode or a bipolar transistor is used to drive the FET, and it is difficult to realize the circuit for driving the FET monolithically using the CMOS integrated circuit technology. There was a problem of being.

本発明は、従来の問題を解決するためになされたもので、ＦＥＴを駆動する回路がＣＭＯＳ集積回路技術を用いてモノリシックに実現することのできる超音波診断装置を提供することを目的とする。 The present invention has been made to solve the conventional problems, and an object thereof is to provide an ultrasonic diagnostic apparatus in which a circuit for driving an FET can be realized monolithically using a CMOS integrated circuit technology.

本発明の超音波診断装置は、複数の振動子からなる超音波探触子と前記各振動子に駆動信号を供給する送信回路とを備え、前記送信回路はトランスデューサを駆動するモノリシックに形成された送信回路を有し、前記送信回路がプルダウン回路と、プルアップ回路と、ゲート駆動回路を有し、前記ゲート駆動回路が直列接続された複数のＮＭＯＳトランジスタからなる構成を有している。 An ultrasonic diagnostic apparatus of the present invention includes an ultrasonic probe including a plurality of transducers and a transmission circuit that supplies a drive signal to each transducer, and the transmission circuit is formed monolithically to drive the transducer. A transmission circuit, and the transmission circuit includes a pull-down circuit, a pull-up circuit, and a gate drive circuit, and the gate drive circuit includes a plurality of NMOS transistors connected in series.

この構成により、ゲート駆動回路がＣＭＯＳ集積回路技術を用いてモノリシックに実現することのできる。 With this configuration, the gate driving circuit can be realized monolithically using the CMOS integrated circuit technology.

また、本発明の超音波診断装置は、プルダウン回路が複数の直列接続されたＮＭＯＳトランジスタからなり、プルアップ回路が複数の直列接続されたＰＭＯＳトランジスタからなる構成を有している。 In the ultrasonic diagnostic apparatus of the present invention, the pull-down circuit includes a plurality of series-connected NMOS transistors, and the pull-up circuit includes a plurality of series-connected PMOS transistors.

この構成により、送信回路が低電圧のＣＭＯＳ集積回路技術を用いてモノリシックに実現することができる。 With this configuration, the transmission circuit can be realized monolithically using a low-voltage CMOS integrated circuit technology.

さらに、本発明の超音波診断装置は、プルダウン回路の低電位側にスイッチ回路が設けられ、プルダウン回路と前記スイッチ回路の接続点に受信回路が設けられ、送信回路と受信回路が同一基盤上にモノリシックに形成された構成を有している。 Furthermore, in the ultrasonic diagnostic apparatus of the present invention, a switch circuit is provided on the low potential side of the pull-down circuit, a receiving circuit is provided at a connection point between the pull-down circuit and the switch circuit, and the transmitting circuit and the receiving circuit are on the same base It has a monolithic configuration.

この構成により、送信回路と受信回路が低電圧のＣＭＯＳ集積回路技術を用いてモノリシックに実現することのできる。 With this configuration, the transmission circuit and the reception circuit can be realized monolithically using a low-voltage CMOS integrated circuit technology.

本発明は、トランスデューサを駆動するモノリシックに形成された送信回路を有し、前記送信回路がプルダウン回路と、プルアップ回路と、ゲート駆動回路を有し、前記ゲート駆動回路が直列接続された複数のＮＭＯＳトランジスタからなる構成により、ゲート駆動回路がＣＭＯＳ集積回路技術を用いてモノリシックに実現することのできるという効果を有する超音波診断装置を提供することができるものである。 The present invention includes a transmission circuit that is monolithically formed to drive a transducer, the transmission circuit includes a pull-down circuit, a pull-up circuit, and a gate drive circuit, and the gate drive circuits are connected in series. An ultrasonic diagnostic apparatus having an effect that a gate driving circuit can be realized monolithically by using a CMOS integrated circuit technology by a configuration including NMOS transistors can be provided.

以下、本発明の実施の形態の超音波診断装置について、図面を用いて説明する。 Hereinafter, an ultrasonic diagnostic apparatus according to an embodiment of the present invention will be described with reference to the drawings.

（実施の形態１）
本発明の第１の実施の形態の超音波診断装置の送信回路のブロック図を図１Ａに示す。 (Embodiment 1)
FIG. 1A shows a block diagram of a transmission circuit of the ultrasonic diagnostic apparatus according to the first embodiment of the present invention.

図１Ａにおいて、ゲート信号発生回路１はゲート信号１を発生し、ゲート信号発生回路２はゲート信号２を発生する。ゲート信号１はゲート駆動回路３に供給される。ゲート駆動回路３は複数ｎ個のＮＭＯＳトランジスタＮＤ／１〜ＮＤ／ｎを有す。ＮＭＯＳトランジスタＮＤ／１のソースはＧＮＤ（零ボルト）に接続され、ＮＭＯＳトランジスタＮＤ／１のドレインはＮＭＯＳトランジスタＮＤ／２のソースに接続され、このようにしてＮＭＯＳトランジスタＮＤ／１〜ＮＤ／ｎは直列接続される。ＮＭＯＳトランジスタＮＤ／１のソースとゲートは抵抗Ｒ／１で接続され、ＮＭＯＳトランジスタＮＤ／ｎのソースとゲートは抵抗Ｒ／ｎで接続される。隣接するＮＭＯＳトランジスタＮＤ／１のゲートとＮＭＯＳトランジスタＮＤ／２のゲートはダイオードＤ／１により接続される。 In FIG. 1A, a gate signal generation circuit 1 generates a gate signal 1 and a gate signal generation circuit 2 generates a gate signal 2. The gate signal 1 is supplied to the gate drive circuit 3. The gate drive circuit 3 has a plurality of n NMOS transistors ND / 1 to ND / n. The source of the NMOS transistor ND / 1 is connected to GND (zero volt), the drain of the NMOS transistor ND / 1 is connected to the source of the NMOS transistor ND / 2, and thus the NMOS transistors ND / 1 to ND / n are Connected in series. The source and gate of the NMOS transistor ND / 1 are connected by a resistor R / 1, and the source and gate of the NMOS transistor ND / n are connected by a resistor R / n. The gate of the adjacent NMOS transistor ND / 1 and the gate of the NMOS transistor ND / 2 are connected by a diode D / 1.

このようにしてＮＭＯＳトランジスタＮＤ／１〜ＮＤ／ｎのゲートは、ダイオードＤ／１〜Ｄ／ｎ−１により接続される。ダイオードＤ／１〜Ｄ／ｎ−１はＭＯＳ半導体プロセスで製作容易なＭＯＳダイオードが望ましい。ＮＭＯＳトランジスタＮＤ／ｎのドレインはプルアップ抵抗４に接続されゲート駆動信号となる。プルアップ抵抗４の他の端は高電位ＨＶに接続される。 In this way, the gates of the NMOS transistors ND / 1 to ND / n are connected by the diodes D / 1 to D / n−1. The diodes D / 1 to D / n−1 are preferably MOS diodes that can be easily manufactured by a MOS semiconductor process. The drain of the NMOS transistor ND / n is connected to the pull-up resistor 4 and becomes a gate drive signal. The other end of the pull-up resistor 4 is connected to the high potential HV.

ゲート駆動信号はプルアップ回路５に接続される。プルアップ回路５は高耐圧のＰＭＯＳトランジスタからなり、ゲート駆動信号は高耐圧のＰＭＯＳトランジスタのゲートに接続される。ゲート信号２はプルダウン回路６に接続される。プルダウン回路６は高耐圧のＮＭＯＳトランジスタからなり、ゲート信号２は高耐圧のＮＭＯＳトランジスタのゲートに接続される。高耐圧のＮＭＯＳトランジスタのソースはＧＮＤに接続される。高耐圧のＰＭＯＳトランジスタと、ＮＭＯＳトランジスタのドレインは抵抗７に接続され送信回路出力となる。抵抗７の他の端はＧＮＤに接続される。 The gate drive signal is connected to the pull-up circuit 5. The pull-up circuit 5 is composed of a high breakdown voltage PMOS transistor, and the gate drive signal is connected to the gate of the high breakdown voltage PMOS transistor. The gate signal 2 is connected to the pull-down circuit 6. The pull-down circuit 6 is composed of a high voltage NMOS transistor, and the gate signal 2 is connected to the gate of the high voltage NMOS transistor. The source of the high voltage NMOS transistor is connected to GND. The high breakdown voltage PMOS transistor and the drain of the NMOS transistor are connected to the resistor 7 and become a transmission circuit output. The other end of the resistor 7 is connected to GND.

以上のように構成された超音波診断装置の送信回路について、図１Ａ、１Ｂを用いてその動作を説明する。 The operation of the transmission circuit of the ultrasonic diagnostic apparatus configured as described above will be described with reference to FIGS. 1A and 1B.

まず、ゲート信号発生回路１は、図１Ｂのゲート信号１を発生する。ゲート信号１はＨレベルとＬレベルを有する。ゲート信号１が期間Ｔ１ではＬレベルであり、ゲート駆動回路３のＮＭＯＳトランジスタＮＤ／１〜ＮＤ／ｎはオフであり、ＮＭＯＳトランジスタＮＤ／１のドレインの電圧はＶ１であり、ＮＭＯＳトランジスタＮＤ／２のドレインの電圧はＶ２であり、ＮＭＯＳトランジスタＮＤ／ｎのドレインの電圧、ゲート駆動信号は高電位ＨＶである。 First, the gate signal generation circuit 1 generates the gate signal 1 shown in FIG. 1B. Gate signal 1 has an H level and an L level. The gate signal 1 is L level during the period T1, the NMOS transistors ND / 1 to ND / n of the gate drive circuit 3 are off, the drain voltage of the NMOS transistor ND / 1 is V1, and the NMOS transistor ND / 2 The drain voltage is V2, the drain voltage of the NMOS transistor ND / n, and the gate drive signal is the high potential HV.

この時、ダイオードＤ／１〜Ｄ／ｎ−１はオフであり、各端子にかかる電圧は約ＨＶ÷ｎとなる。ＮＭＯＳトランジスタＮＤ／１〜ＮＤ／ｎの各ドレイン、ソース間の電圧も約ＨＶ÷ｎとなる。例えば、ＨＶ＝１００ボルト、ｎ＝５の場合、ＨＶ÷ｎ＝２０ボルトとなり、ＮＭＯＳトランジスタＮＤ／１〜ＮＤ／ｎは高電位ＨＶより低い耐圧でよい。 At this time, the diodes D / 1 to D / n−1 are off, and the voltage applied to each terminal is about HV ÷ n. The voltage between each drain and source of the NMOS transistors ND / 1 to ND / n is also about HV ÷ n. For example, when HV = 100 volts and n = 5, HV ÷ n = 20 volts, and the NMOS transistors ND / 1 to ND / n may have a breakdown voltage lower than the high potential HV.

次に、ゲート信号１が期間Ｔ２ではＨレベルであり、まず、ＮＭＯＳトランジスタＮＤ／１がオンとなり、ＮＭＯＳトランジスタＮＤ／１のドレインの電位が低下する。その結果、ＮＭＯＳトランジスタＮＤ／２のソース電位が、ＮＭＯＳトランジスタＮＤ／２のゲート電位より低くなり、ＮＭＯＳトランジスタＮＤ／２もオンとなる。 Next, the gate signal 1 is at the H level in the period T2, the NMOS transistor ND / 1 is first turned on, and the drain potential of the NMOS transistor ND / 1 is lowered. As a result, the source potential of the NMOS transistor ND / 2 becomes lower than the gate potential of the NMOS transistor ND / 2, and the NMOS transistor ND / 2 is also turned on.

このようにしてすべてのＮＭＯＳトランジスタＮＤ／１〜ＮＤ／ｎはオンとなりゲート駆動信号は零ボルトとなる。次に、ゲート信号１が期間Ｔ３ではＬレベルであり、まず、ＮＭＯＳトランジスタＮＤ／１がオオフとなり、ＮＭＯＳトランジスタＮＤ／１のドレインの電位が上昇する。 In this way, all NMOS transistors ND / 1 to ND / n are turned on and the gate drive signal is zero volts. Next, the gate signal 1 is at the L level in the period T3. First, the NMOS transistor ND / 1 is turned off, and the drain potential of the NMOS transistor ND / 1 rises.

その結果、ＮＭＯＳトランジスタＮＤ／２のソース電位が、ＮＭＯＳトランジスタＮＤ／２のゲート電位と同レベルになり、ＮＭＯＳトランジスタＮＤ／２もオフとなる。このようにしてすべてのＮＭＯＳトランジスタＮＤ／１〜ＮＤ／ｎはオフとなりゲート駆動信号はＨＶとなる。 As a result, the source potential of the NMOS transistor ND / 2 becomes the same level as the gate potential of the NMOS transistor ND / 2, and the NMOS transistor ND / 2 is also turned off. In this way, all the NMOS transistors ND / 1 to ND / n are turned off and the gate drive signal becomes HV.

次に、プルアップ回路５とプルダウン回路６は以下のように動作する。まず、期間Ｔ１において、ゲート駆動信号はＨＶであり、プルアップ回路５のＰＭＯＳトランジスタはオフであり、ゲート信号２はＬレベルであり、プルダウン回路６のＮＭＯＳトランジスタもオフであり、送信回路出力は抵抗７により零ボルトとなる。 Next, the pull-up circuit 5 and the pull-down circuit 6 operate as follows. First, in the period T1, the gate drive signal is HV, the PMOS transistor of the pull-up circuit 5 is off, the gate signal 2 is L level, the NMOS transistor of the pull-down circuit 6 is also off, and the transmission circuit output is Resistor 7 provides zero volts.

次に、期間Ｔ２においてゲート駆動信号は零ボルトとなり、プルアップ回路５のＰＭＯＳトランジスタはオンとなり送信回路出力はＨＶとなる。 Next, in the period T2, the gate drive signal becomes zero volts, the PMOS transistor of the pull-up circuit 5 is turned on, and the transmission circuit output becomes HV.

次に、期間Ｔ３において、ゲート駆動信号はＨＶとなり、プルアップ回路５のＰＭＯＳトランジスタはオフとなり、ゲート信号２はＨレベルとなり、プルダウン回路６のＮＭＯＳトランジスタはオンとなり送信回路出力は零ボルトとなる。 Next, in the period T3, the gate drive signal becomes HV, the PMOS transistor of the pull-up circuit 5 is turned off, the gate signal 2 becomes H level, the NMOS transistor of the pull-down circuit 6 is turned on, and the transmission circuit output becomes zero volts. .

期間Ｔ４においては、プルアップ回路５のＰＭＯＳトランジスタとプルダウン回路６のＮＭＯＳトランジスタはともにオフとなり、抵抗７により送信回路出力は零ボルトとなる。 In the period T4, both the PMOS transistor of the pull-up circuit 5 and the NMOS transistor of the pull-down circuit 6 are turned off, and the transmission circuit output becomes zero volts by the resistor 7.

このような本発明の第１の実施の形態の超音波診断装置の送信回路によれば、ゲート駆動回路３において、複数ｎ個のＮＭＯＳトランジスタＮＤ／１〜ＮＤ／ｎは直列接続され、ＮＭＯＳトランジスタＮＤ／１のソースとゲートは抵抗Ｒ／１で接続され、ＮＭＯＳトランジスタＮＤ／ｎのソースとゲートは抵抗Ｒ／ｎで接続される。隣接するＮＭＯＳトランジスタＮＤ／１〜ＮＤ／ｎのゲートは、ダイオードＤ／１〜Ｄ／ｎ−１により接続される。ＮＭＯＳトランジスタＮＤ／ｎのドレインはプルアップ抵抗４に接続されゲート駆動信号となる。プルアップ抵抗４の他の端は高電位ＨＶに接続される。ゲート駆動信号はプルアップ回路５に接続される。 According to the transmission circuit of the ultrasonic diagnostic apparatus of the first embodiment of the present invention, a plurality of n NMOS transistors ND / 1 to ND / n are connected in series in the gate drive circuit 3, and NMOS transistors The source and gate of ND / 1 are connected by a resistor R / 1, and the source and gate of NMOS transistor ND / n are connected by a resistor R / n. The gates of adjacent NMOS transistors ND / 1 to ND / n are connected by diodes D / 1 to D / n-1. The drain of the NMOS transistor ND / n is connected to the pull-up resistor 4 and becomes a gate drive signal. The other end of the pull-up resistor 4 is connected to the high potential HV. The gate drive signal is connected to the pull-up circuit 5.

プルアップ回路５は高耐圧のＰＭＯＳトランジスタからなり、ゲート駆動信号は高耐圧のＰＭＯＳトランジスタのゲートに接続される。プルダウン回路６は高耐圧のＮＭＯＳトランジスタからなり、高耐圧のＮＭＯＳトランジスタのソースはＧＮＤに接続される。高耐圧のＰＭＯＳトランジスタと、ＮＭＯＳトランジスタのドレインは抵抗７に接続され送信回路出力となる。このようにして、ＣＭＯＳ集積回路プロセスで送信回路をモノリシックに実現することができる。 The pull-up circuit 5 is composed of a high breakdown voltage PMOS transistor, and the gate drive signal is connected to the gate of the high breakdown voltage PMOS transistor. The pull-down circuit 6 is composed of a high breakdown voltage NMOS transistor, and the source of the high breakdown voltage NMOS transistor is connected to GND. The high breakdown voltage PMOS transistor and the drain of the NMOS transistor are connected to the resistor 7 and become a transmission circuit output. In this way, the transmission circuit can be realized monolithically by the CMOS integrated circuit process.

（実施の形態２）
次に、本発明の第２の実施の形態の超音波診断装置の送信回路のブロックを図２に示す。図２において、第１の実施の形態で参照した図１Ａと同じ構成および機能を有する部分については同一の符号または記号を付して説明を省略する。 (Embodiment 2)
Next, FIG. 2 shows a block of the transmission circuit of the ultrasonic diagnostic apparatus according to the second embodiment of the present invention. 2, parts having the same configuration and function as those in FIG. 1A referred to in the first embodiment are denoted by the same reference numerals or symbols, and description thereof is omitted.

図２において、プルアップ回路５は、複数ｎ個のＰＭＯＳトランジスタＰ／１〜Ｐ／ｎを有す。ＰＭＯＳトランジスタＰＤ／１のソースは高電位ＨＶに接続され、ＰＭＯＳトランジスタＰ／１のドレインはＰＭＯＳトランジスタＰ／２のソースに接続され、このようにしてＰＭＯＳトランジスタＰ／１〜ＮＰ／ｎは直列接続される。 In FIG. 2, the pull-up circuit 5 has a plurality of n PMOS transistors P / 1 to P / n. The source of the PMOS transistor PD / 1 is connected to the high potential HV, the drain of the PMOS transistor P / 1 is connected to the source of the PMOS transistor P / 2, and thus the PMOS transistors P / 1 to NP / n are connected in series. Is done.

ＰＭＯＳトランジスタＰ／１のソースとゲートは抵抗ＲＰ／１で接続され、ＰＭＯＳトランジスタＰ／ｎのソースとゲートは抵抗ＲＰ／ｎで接続される。隣接するＰＭＯＳトランジスタＰ／１のゲートとＰＭＯＳトランジスタＰ／２のゲートはダイオードＤＰ／１により接続される。このようにしてＰＭＯＳトランジスタＰ／１〜Ｐ／ｎのゲートは、ダイオードＤＰ／１〜ＤＰ／ｎ−１により接続される。ＰＭＯＳトランジスタＰ／ｎのドレインは抵抗７に接続される。 The source and gate of the PMOS transistor P / 1 are connected by a resistor RP / 1, and the source and gate of the PMOS transistor P / n are connected by a resistor RP / n. The gate of the adjacent PMOS transistor P / 1 and the gate of the PMOS transistor P / 2 are connected by a diode DP / 1. In this way, the gates of the PMOS transistors P / 1 to P / n are connected by the diodes DP / 1 to DP / n-1. The drain of the PMOS transistor P / n is connected to the resistor 7.

プルダウン回路は複数ｎ個のＮＭＯＳトランジスタＮ／１〜Ｎ／ｎを有す。ＮＭＯＳトランジスタＮ／１のソースはＧＮＤに接続され、ＮＭＯＳトランジスタＮ／１のドレインはＮＭＯＳトランジスタＮ／２のソースに接続され、このようにしてＮＭＯＳトランジスタＮ／１〜Ｎ／ｎは直列接続される。 The pull-down circuit has a plurality of n NMOS transistors N / 1 to N / n. The source of the NMOS transistor N / 1 is connected to GND, the drain of the NMOS transistor N / 1 is connected to the source of the NMOS transistor N / 2, and thus the NMOS transistors N / 1 to N / n are connected in series. .

ＮＭＯＳトランジスタＮ／１のソースとゲートは抵抗ＲＮ／１で接続され、ＮＭＯＳトランジスタＮ／ｎのソースとゲートは抵抗ＲＮ／ｎで接続される。隣接するＮＭＯＳトランジスタＮ／１のゲートとＮＭＯＳトランジスタＮ／２のゲートはダイオードＤＮ／１により接続される。このようにしてＮＭＯＳトランジスタＮ／１〜Ｎ／ｎのゲートは、ダイオードＤＮ／１〜ＤＮ／ｎ−１により接続される。ＮＭＯＳトランジスタＮＤ／ｎのドレインは抵抗７に接続され送信回路出力となる。 The source and gate of the NMOS transistor N / 1 are connected by a resistor RN / 1, and the source and gate of the NMOS transistor N / n are connected by a resistor RN / n. The gate of the adjacent NMOS transistor N / 1 and the gate of the NMOS transistor N / 2 are connected by a diode DN / 1. In this way, the gates of the NMOS transistors N / 1 to N / n are connected by the diodes DN / 1 to DN / n-1. The drain of the NMOS transistor ND / n is connected to the resistor 7 and becomes a transmission circuit output.

以上のように構成された超音波診断装置の送信回路について、図２、図１Ｂを用いてその動作を説明する。 The operation of the transmission circuit of the ultrasonic diagnostic apparatus configured as described above will be described with reference to FIGS. 2 and 1B.

まず、ゲート信号発生回路１は、図１Ｂのゲート信号１を発生する。ゲート信号１はＨレベルとＬレベルを有する。ゲート信号１が期間Ｔ１ではＬレベルであり、ゲート駆動信号は高電位ＨＶである。次に、ゲート信号１が期間Ｔ２ではＨレベルであり、ゲート駆動信号は零ボルトとなる。次に、ゲート信号１が期間Ｔ３ではＬレベルであり、ゲート駆動信号はＨＶとなる。次に、プルアップ回路５とプルダウン回路６は以下のように動作する。 First, the gate signal generation circuit 1 generates the gate signal 1 shown in FIG. 1B. Gate signal 1 has an H level and an L level. The gate signal 1 is at the L level during the period T1, and the gate drive signal is at the high potential HV. Next, the gate signal 1 is at the H level in the period T2, and the gate drive signal becomes zero volts. Next, the gate signal 1 is at the L level in the period T3, and the gate drive signal becomes HV. Next, the pull-up circuit 5 and the pull-down circuit 6 operate as follows.

まず、期間Ｔ１において、ゲート駆動信号はＨＶであり、プルアップ回路５のＰＭＯＳトランジスタＰ／１〜Ｐ／ｎはオフである。この時、ＰＭＯＳトランジスタＰ／１〜Ｐ／ｎの各ドレイン、ソース間電圧は約ＨＶ÷ｎとなる。ゲート信号２はＬレベルであり、プルダウン回路６のＮＭＯＳトランジスタＮ／１〜Ｎ／ｎもオフであり、送信回路出力は抵抗７により零ボルトとなる。 First, in the period T1, the gate drive signal is HV, and the PMOS transistors P / 1 to P / n of the pull-up circuit 5 are off. At this time, the drain-source voltage of the PMOS transistors P / 1 to P / n is about HV ÷ n. The gate signal 2 is at the L level, the NMOS transistors N / 1 to N / n of the pull-down circuit 6 are also off, and the output of the transmission circuit becomes zero volts by the resistor 7.

次に、期間Ｔ２においてゲート駆動信号は零ボルトとなり、プルアップ回路５のＰＭＯＳトランジスタＰ／１〜Ｐ／ｎはゲート電圧がドレイン電圧より低くなるため、すべてオンとなり送信回路出力はＨＶとなる。この時、プルダウン回路のＮＭＯＳトランジスタＤ／１〜Ｄ／ｎはオフであり、各ドレイン、ソース間電圧は約ＨＶ÷ｎとなり、ＨＶより低い電圧となる。 Next, in the period T2, the gate drive signal becomes zero volts, and the PMOS transistors P / 1 to P / n of the pull-up circuit 5 are all turned on because the gate voltage is lower than the drain voltage, and the transmission circuit output becomes HV. At this time, the NMOS transistors D / 1 to D / n of the pull-down circuit are off, and the voltage between each drain and source is about HV ÷ n, which is lower than HV.

次に、期間Ｔ３において、ゲート駆動信号はＨＶとなり、プルアップ回路５のＰＭＯＳトランジスタＰ／１〜Ｐ／ｎはオフとなる。ゲート信号２はＨレベルとなり、プルダウン回路６のＮＭＯＳトランジスタＮ／１〜Ｎ／ｎは、ゲート駆動回路３のＮＭＯＳトランジスタがオンになる場合と同様にしてオンとなり送信回路出力は零ボルトとなる。 Next, in the period T3, the gate drive signal becomes HV, and the PMOS transistors P / 1 to P / n of the pull-up circuit 5 are turned off. The gate signal 2 becomes H level, and the NMOS transistors N / 1 to N / n of the pull-down circuit 6 are turned on in the same manner as when the NMOS transistor of the gate drive circuit 3 is turned on, and the transmission circuit output is zero volts.

期間Ｔ４においては、期間１と同様に、プルアップ回路５のＰＭＯＳトランジスタＰ／１〜Ｐ／ｎとプルダウン回路６のＮＭＯＳトランジスタＮ／１〜Ｎ／ｎはともにオフとなり、抵抗７により送信回路出力は零ボルトとなる。 In the period T4, as in the period 1, the PMOS transistors P / 1 to P / n of the pull-up circuit 5 and the NMOS transistors N / 1 to N / n of the pull-down circuit 6 are both turned off. Becomes zero volts.

このような本発明の第２の実施の形態の超音波診断装置の送信回路によれば、ゲート駆動回路とプルアップ回路とプルダウン回路を低耐圧のＭＯＳトランジスタで構成することができ、低耐圧のＣＭＯＳ集積回路プロセスで送信回路をモノリシックに実現することができる。 According to the transmission circuit of the ultrasonic diagnostic apparatus of the second embodiment of the present invention as described above, the gate drive circuit, the pull-up circuit, and the pull-down circuit can be configured by low-voltage MOS transistors, A transmission circuit can be realized monolithically by a CMOS integrated circuit process.

（実施の形態３）
次に、本発明の第３の実施の形態の超音波診断装置の送信回路のブロックを図３Ａに示す。図３Ａにおいて、第１の実施の形態で参照した図１Ａ、あるいは第２の実施の形態で参照した図２と同じ構成および機能を有する部分については同一の符号または記号を付して説明を省略する。 (Embodiment 3)
Next, FIG. 3A shows a block of a transmission circuit of an ultrasonic diagnostic apparatus according to the third embodiment of the present invention. In FIG. 3A, parts having the same configurations and functions as those of FIG. 1A referred to in the first embodiment or FIG. 2 referred to in the second embodiment are denoted by the same reference numerals or symbols, and description thereof is omitted. To do.

図３Ａにおいて、プルダウン回路６のＮＭＯＳトランジスタＮ／１のソースはスイッチ回路９に接続される。スイッチ回路９は低耐圧のＮＭＯＳトランジスタより構成され、そのドレインはダウン回路６のＮＭＯＳトランジスタＮ／１に接続される。スイッチ回路９は低耐圧のＮＭＯＳトランジスタのソースはＧＮＤに接続される。プルダウン回路６のＮＭＯＳトランジスタＮ／１のソースとスイッチ回路９の接続点は受信回路に接続される。送信回路出力は超音波トランスデューサ１０に接続される。 In FIG. 3A, the source of the NMOS transistor N / 1 of the pull-down circuit 6 is connected to the switch circuit 9. The switch circuit 9 is composed of a low breakdown voltage NMOS transistor, and its drain is connected to the NMOS transistor N / 1 of the down circuit 6. In the switch circuit 9, the source of the low breakdown voltage NMOS transistor is connected to GND. The connection point between the source of the NMOS transistor N / 1 of the pull-down circuit 6 and the switch circuit 9 is connected to the receiving circuit. The output of the transmission circuit is connected to the ultrasonic transducer 10.

以上のように構成された超音波診断装置の送信回路について、図３Ａ、３Ｂを用いてその動作を説明する。 The operation of the transmission circuit of the ultrasonic diagnostic apparatus configured as described above will be described with reference to FIGS. 3A and 3B.

まず、受信期間１において、ゲート信号１はＬレベルであり、プルアップ回路５はオフであり、ゲート信号２はＨレベルでありプルダウン回路６はオンであり、ゲート信号３はＬレベルであり、スイッチ回路９はオフであり、超音波トランスデューサ１０からの受信信号はプルダウン回路６を経由して受信回路へ導かれる。 First, in the reception period 1, the gate signal 1 is at L level, the pull-up circuit 5 is off, the gate signal 2 is at H level, the pull-down circuit 6 is on, and the gate signal 3 is at L level, The switch circuit 9 is off, and the reception signal from the ultrasonic transducer 10 is guided to the reception circuit via the pull-down circuit 6.

次に、送信期間の期間Ｔ１ではゲート信号１がＨレベルとなり、プルアップ回路５がオンとなり、ゲート信号２はＬレベルでありプルダウン回路６はオフであり、ゲート信号３はＨレベルであり、スイッチ回路９はオンであり、超音波トランスデューサ１０には送信回路出力ＨＶが印加される。一方、プルダウン回路６がオフであり、スイッチ回路９がオンであるため、送信回路出力がＨＶとなる影響は受信回路へは伝わらない。このため、受信回路を低耐圧の回路要素で構成することができる。 Next, in the transmission period T1, the gate signal 1 becomes H level, the pull-up circuit 5 is turned on, the gate signal 2 is L level, the pull-down circuit 6 is off, and the gate signal 3 is H level. The switch circuit 9 is on and the transmission circuit output HV is applied to the ultrasonic transducer 10. On the other hand, since the pull-down circuit 6 is off and the switch circuit 9 is on, the influence that the transmission circuit output becomes HV is not transmitted to the reception circuit. For this reason, a receiving circuit can be comprised with a low withstand voltage circuit element.

次に、送信期間のＴ２ではゲート信号１がＬレベルとなり、プルアップ回路５がオフとなり、ゲート信号２はＨレベルでありプルダウン回路６はオンであり、ゲート信号３はＨレベルであり、スイッチ回路９はオンであり、送信回路出力は零ボルトとなる。 Next, in the transmission period T2, the gate signal 1 becomes L level, the pull-up circuit 5 is turned off, the gate signal 2 is H level, the pull-down circuit 6 is on, the gate signal 3 is H level, and the switch Circuit 9 is on and the transmit circuit output is zero volts.

次に、受信期間２においては、受信期間１と同様に、超音波トランスデューサ１０からの受信信号はプルダウン回路６を経由して受信回路へ導かれる。 Next, in the reception period 2, similarly to the reception period 1, the reception signal from the ultrasonic transducer 10 is guided to the reception circuit via the pull-down circuit 6.

以上のように本発明の第３の実施の形態の超音波診断装置の送信回路によれば、ゲート駆動回路３と、プルアップ回路５と、プルダウン回路６と、スイッチ回路９と受信回路を低耐圧の回路要素で構成することができ、低耐圧のＣＭＯＳ集積回路プロセスで送信回路をモノリシックに実現することができる。 As described above, according to the transmission circuit of the ultrasonic diagnostic apparatus of the third embodiment of the present invention, the gate drive circuit 3, the pull-up circuit 5, the pull-down circuit 6, the switch circuit 9, and the reception circuit are reduced. The transmission circuit can be constituted by a withstand voltage circuit element, and the transmission circuit can be realized monolithically by a low withstand voltage CMOS integrated circuit process.

以上のように、本発明にかかる超音波診断装置は、ゲート駆動回路３は複数ｎ個のＮＭＯＳトランジスタＮＤ／１〜ＮＤ／ｎは直列接続され、ＮＭＯＳトランジスタＮＤ／１のソースとゲートは抵抗Ｒ／１で接続され、ＮＭＯＳトランジスタＮＤ／ｎのソースとゲートは抵抗Ｒ／ｎで接続される。隣接するＮＭＯＳトランジスタＮＤ／１〜ＮＤ／ｎのゲートは、ダイオードＤ／１〜Ｄ／ｎ−１により接続される。ＮＭＯＳトランジスタＮＤ／ｎのドレインはプルアップ抵抗４に接続されゲート駆動信号となる。 As described above, in the ultrasonic diagnostic apparatus according to the present invention, the gate driving circuit 3 includes a plurality of n NMOS transistors ND / 1 to ND / n connected in series, and the source and gate of the NMOS transistor ND / 1 are connected to the resistor R. / 1, and the source and gate of the NMOS transistor ND / n are connected by a resistor R / n. The gates of adjacent NMOS transistors ND / 1 to ND / n are connected by diodes D / 1 to D / n-1. The drain of the NMOS transistor ND / n is connected to the pull-up resistor 4 and becomes a gate drive signal.

プルアップ抵抗４の他の端は高電位ＨＶに接続される。ゲート駆動信号はプルアップ回路５に接続される。プルアップ回路５は高耐圧のＰＭＯＳトランジスタからなり、ゲート駆動信号は高耐圧のＰＭＯＳトランジスタのゲートに接続される。 The other end of the pull-up resistor 4 is connected to the high potential HV. The gate drive signal is connected to the pull-up circuit 5. The pull-up circuit 5 is composed of a high breakdown voltage PMOS transistor, and the gate drive signal is connected to the gate of the high breakdown voltage PMOS transistor.

プルダウン回路６は高耐圧のＮＭＯＳトランジスタからなり、高耐圧のＮＭＯＳトランジスタのソースはＧＮＤに接続される。高耐圧のＰＭＯＳトランジスタと、ＮＭＯＳトランジスタのドレインは抵抗７に接続され送信回路出力となる。 The pull-down circuit 6 is composed of a high breakdown voltage NMOS transistor, and the source of the high breakdown voltage NMOS transistor is connected to GND. The high breakdown voltage PMOS transistor and the drain of the NMOS transistor are connected to the resistor 7 and become a transmission circuit output.

このようにして、ＣＭＯＳ集積回路プロセスで送信回路をモノリシックに実現することができるという効果を有し、モノリシックに形成された送信回路を有する超音波診断装置等として有用である。 In this way, the transmission circuit can be realized monolithically by a CMOS integrated circuit process, and is useful as an ultrasonic diagnostic apparatus having a transmission circuit formed monolithically.

本発明の第１の実施の形態における超音波診断装置の送信回路のブロック図The block diagram of the transmission circuit of the ultrasonic diagnostic apparatus in the 1st Embodiment of this invention 本発明の第１の実施の形態における超音波診断装置の送信回路のタイミングチャートTiming chart of transmission circuit of ultrasonic diagnostic apparatus according to first embodiment of the present invention 本発明の第２の実施の形態における超音波診断装置の送信回路のブロック図The block diagram of the transmission circuit of the ultrasonic diagnosing device in the 2nd Embodiment of this invention 本発明の第３の実施の形態における超音波診断装置の送信回路のブロック図The block diagram of the transmission circuit of the ultrasonic diagnosing device in the 3rd Embodiment of this invention 本発明の第３の実施の形態における超音波診断装置の送信回路のタイミングチャートTiming chart of transmission circuit of ultrasonic diagnostic apparatus in third embodiment of the present invention

符号の説明Explanation of symbols

１ゲート信号発生回路
２ゲート信号発生回路
３ゲート駆動回路
４プルアップ抵抗
５プルアップ回路
６プルダウン回路
７抵抗 DESCRIPTION OF SYMBOLS 1 Gate signal generation circuit 2 Gate signal generation circuit 3 Gate drive circuit 4 Pull-up resistance 5 Pull-up circuit 6 Pull-down circuit 7 Resistance

Claims

複数の振動子からなる超音波探触子と前記各振動子に駆動信号を供給する送信回路とを備え、前記送信回路はトランスデューサを駆動するモノリシックに形成された回路を有し、前記送信回路がプルダウン回路と、プルアップ回路と、ゲート駆動回路を有し、前記ゲート駆動回路が直列接続された複数のＮＭＯＳトランジスタにより形成された超音波診断装置。 An ultrasonic probe comprising a plurality of transducers and a transmission circuit for supplying a drive signal to each transducer, the transmission circuit having a monolithically formed circuit for driving the transducer; An ultrasonic diagnostic apparatus comprising a pull-down circuit, a pull-up circuit, and a gate drive circuit, the gate drive circuit being formed by a plurality of NMOS transistors connected in series.

プルダウン回路が複数の直列接続されたＮＭＯＳトランジスタからなり、プルアップ回路が複数の直列接続されたＰＭＯＳトランジスタからなる請求項１記載の超音波診断装置。 2. The ultrasonic diagnostic apparatus according to claim 1, wherein the pull-down circuit comprises a plurality of series-connected NMOS transistors, and the pull-up circuit comprises a plurality of series-connected PMOS transistors.

プルダウン回路の低電位側にスイッチ回路が設けられ、プルダウン回路と前記スイッチ回路の接続点に受信回路が設けられ、送信回路と受信回路が同一基盤上にモノリシックに形成された請求項１記載の超音波診断装置。 2. The super circuit according to claim 1, wherein a switch circuit is provided on a low potential side of the pull-down circuit, a reception circuit is provided at a connection point between the pull-down circuit and the switch circuit, and the transmission circuit and the reception circuit are formed monolithically on the same substrate. Ultrasonic diagnostic equipment.