JP2006165533A - Field effect transistor - Google Patents

Field effect transistor Download PDF

Info

Publication number
JP2006165533A
JP2006165533A JP2005326084A JP2005326084A JP2006165533A JP 2006165533 A JP2006165533 A JP 2006165533A JP 2005326084 A JP2005326084 A JP 2005326084A JP 2005326084 A JP2005326084 A JP 2005326084A JP 2006165533 A JP2006165533 A JP 2006165533A
Authority
JP
Japan
Prior art keywords
organic semiconductor
effect transistor
field effect
organic
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005326084A
Other languages
Japanese (ja)
Inventor
Shinji Aramaki
晋司 荒牧
Rei Ono
玲 大野
Yoshimasa Sakai
良正 酒井
Ryuichi Yoshiyama
龍一 芳山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Chemical Corp
Original Assignee
Mitsubishi Chemical Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Chemical Corp filed Critical Mitsubishi Chemical Corp
Priority to JP2005326084A priority Critical patent/JP2006165533A/en
Publication of JP2006165533A publication Critical patent/JP2006165533A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a field effect transistor which comprises an organic semiconductor portion formed by using an organic semiconductor solution and has large current characteristics by increasing the mobility in the organic semiconductor portion. <P>SOLUTION: A field effect transistor comprises a gate insulating portion, an organic semiconductor portion, a source electrode, and a drain electrode. The organic semiconductor portion is formed by using an organic semiconductor solution, and has a mobility of 1.0 cm<SP>2</SP>/Vs or more. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、電界効果トランジスタに関し、更に詳しくは、有機半導体を用いて形成された有機半導体部を有する電界効果トランジスタに関する。   The present invention relates to a field effect transistor, and more particularly to a field effect transistor having an organic semiconductor portion formed using an organic semiconductor.

支持基板上に、ゲート絶縁部により隔離されたゲート電極及び半導体部と、該半導体部に接して設けられたソース電極及びドレイン電極とを有する電界効果トランジスタにおいて、その半導体部に有機材料が使用されている。有機材料は、溶液の塗布により半導体部を形成でき、従前のシリコン等の無機材料を用いた真空プロセス等による形成方法に比して、コスト面での優位性に加えて、ポリマー等の使用による軽量化、耐衝撃性の付与等が可能であることから注目されている。   In a field effect transistor having a gate electrode and a semiconductor part separated by a gate insulating part on a supporting substrate and a source electrode and a drain electrode provided in contact with the semiconductor part, an organic material is used for the semiconductor part. ing. The organic material can form a semiconductor part by applying a solution, and in addition to the cost advantage as compared to the conventional formation method using a vacuum process using an inorganic material such as silicon, the use of a polymer or the like It is attracting attention because it can be reduced in weight and imparted with impact resistance.

非特許文献1には、ペンタセン前駆体溶液を塗布した後、ペンタセンに変換し有機半導体層を形成する方法が提案されている。しかしながら、本発明者等の検討によると、提案の方法により製造される電界効果トランジスタは、半導体層の移動度が0.89cm2
(V・s)程度であった。
Journal of America Chemical Society,124,p8812-8813 (2004)
Non-Patent Document 1 proposes a method of forming an organic semiconductor layer by applying a pentacene precursor solution and then converting it to pentacene. However, according to the study by the present inventors, the field effect transistor manufactured by the proposed method has a semiconductor layer mobility of 0.89 cm 2 /
It was about (V · s).
Journal of America Chemical Society, 124, p8812-8813 (2004)

本発明者らの検討によれば、従来の半導体では、出力電流特性が不充分であり、液晶ディスプレイ等、動画を表示するための駆動回路用の素子として用いるには到り得ていないものであることが判明した。従って、本発明は、有機半導体溶液を用いて形成された有機半導体部を有し、且つ、該有機半導体部の移動度を高くすることにより、大電流特性を有する電界効果トランジスタを提供することを目的とする。   According to the study by the present inventors, the conventional semiconductor has insufficient output current characteristics and cannot be used as an element for a driving circuit for displaying a moving image such as a liquid crystal display. It turned out to be. Therefore, the present invention provides a field effect transistor having an organic semiconductor part formed using an organic semiconductor solution and having high current characteristics by increasing the mobility of the organic semiconductor part. Objective.

本発明は、ゲート絶縁部、有機半導体部、並びにソース電極及びドレイン電極とを含有する電界効果トランジスタであって、有機半導体部が有機半導体溶液を用いて形成され、且つ、該有機半導体部の移動度が1.0cm2 /(V・s)以上である電界効果トランジスタ、を要旨とする。 The present invention relates to a field effect transistor including a gate insulating part, an organic semiconductor part, and a source electrode and a drain electrode, wherein the organic semiconductor part is formed using an organic semiconductor solution, and the organic semiconductor part is moved A gist is a field effect transistor having a degree of 1.0 cm 2 / (V · s) or more.

本発明によれば、有機半導体溶液を用いて形成された有機半導体部を有し、且つ、該有機半導体部の移動度を高くすることにより、大電流特性を有する電界効果トランジスタを提供することができる。   According to the present invention, it is possible to provide a field effect transistor having an organic semiconductor part formed using an organic semiconductor solution and having high current characteristics by increasing the mobility of the organic semiconductor part. it can.

以下、本発明を詳細に説明するが、本発明は以下の実施の形態に限定されるものではなく、その要旨の範囲内であれば種々に変更して実施することができる。
本発明の電界効果トランジスタは、少なくとも、ゲート絶縁部、有機半導体部、並びにソース電極及びドレイン電極とを含有する。好ましくは、更に、支持基板、及びゲート電極を有する。更に好ましくは、支持基板上に、ゲート絶縁部により隔離されたゲート電極及び有機半導体部と、該有機半導体部に接して設けられたソース電極及びドレイン電極とを有するものである。電界効果トランジスタは、ゲート電極に電圧が印加されると、ソース電極とドレイン電極との間の有機半導体部とゲート絶縁部の界面には電流の流路(チャネル)が形成され、この構成により、ゲート電極から印加する入力電圧によってソース電極とドレイン電極との間を流れる電流を制御する機構となっているものである。
Hereinafter, the present invention will be described in detail. However, the present invention is not limited to the following embodiments, and various modifications can be made without departing from the scope of the invention.
The field effect transistor of the present invention contains at least a gate insulating part, an organic semiconductor part, and a source electrode and a drain electrode. Preferably, it further has a support substrate and a gate electrode. More preferably, the support substrate includes a gate electrode and an organic semiconductor portion separated by a gate insulating portion, and a source electrode and a drain electrode provided in contact with the organic semiconductor portion. In the field effect transistor, when a voltage is applied to the gate electrode, a current flow channel (channel) is formed at the interface between the organic semiconductor portion and the gate insulating portion between the source electrode and the drain electrode. This is a mechanism for controlling the current flowing between the source electrode and the drain electrode by the input voltage applied from the gate electrode.

以下、本発明の電界効果トランジスタにおける各構成要素について説明する。
<支持基板>
本発明の電界効果トランジスタにおいて、支持基板としては、従来の電界効果トランジスタに用いられているものを用いることができる。
Hereinafter, each component in the field effect transistor of the present invention will be described.
<Support substrate>
In the field effect transistor of the present invention, as the supporting substrate, those used in conventional field effect transistors can be used.

本発明における支持基板の材料としては、電界効果トランジスタ及びその上に作製される表示素子、表示パネル等を支持できるものであればよく、公知のガラス、酸化珪素、及び珪素等の金属等の無機材料、並びに各種有機ポリマー等の有機材料が挙げられる。これらは、例えば、無機材料の基板の表面に有機ポリマー等をコーティングして表面に絶縁層を形成した基板等の無機材料と有機材料との併用も含めて2種以上を組み合わせて用いることもできる。尚、有機ポリマーとしては、例えば、ポリエステル、ポリカーボネート、ポリイミド、ポリアミド、ポリエーテルスルフォン、エポキシ樹脂、ポリベンゾオキサゾール、ポリベンゾチアゾール、ポリパラバン酸、ポリシルセスキオキサン、及びポリオレフィン等が挙げられる。中で、ポリエチレンテレフタレート等のポリエステル、ポリカーボネート、ポリイミド、ポリアミド、ポリベンゾオキサゾール、ポリベンゾチアゾール、ポリパラバン酸等の縮合系ポリマーや、ポリビニルフェノール等の架橋体が耐熱性や耐溶剤性の点から好ましい。ポリエステル、ポリカーボネート、ポリイミド、ポリベンゾオキサゾールが更に好ましく、ポリエチレンテレフタレート等のポリエステル、又はポリイミドが特に好ましい。尚、これらの有機ポリマーは、必要に応じて、充填材、添加剤等を含んでいてもよい。   The material of the support substrate in the present invention is not limited as long as it can support a field effect transistor and a display element, a display panel and the like produced thereon, and known inorganic materials such as glass, silicon oxide, and metals such as silicon. Examples thereof include organic materials such as materials and various organic polymers. These may be used in combination of two or more types including, for example, a combination of an inorganic material and an organic material such as a substrate in which an organic polymer is coated on the surface of an inorganic material substrate and an insulating layer is formed on the surface. . Examples of the organic polymer include polyester, polycarbonate, polyimide, polyamide, polyether sulfone, epoxy resin, polybenzoxazole, polybenzothiazole, polyparabanic acid, polysilsesquioxane, and polyolefin. Among them, polyesters such as polyethylene terephthalate, polycarbonates, polyimides, polyamides, polybenzoxazoles, polybenzothiazoles, polyparabanic acid and other condensation polymers, and polyvinyl phenols and the like are preferable from the viewpoint of heat resistance and solvent resistance. Polyester, polycarbonate, polyimide, and polybenzoxazole are more preferable, and polyester such as polyethylene terephthalate or polyimide is particularly preferable. In addition, these organic polymers may contain a filler, an additive, etc. as needed.

又、前記基板材料による基板の厚みは、0.01〜10mmの範囲であるのが好ましく、0.05〜2mmの範囲であるのが特に好ましい。これら範囲の中で、例えば、有機ポリマーの基板の場合は、0.05〜0.1mm程度とし、ガラス、珪素等の基板の場合は、0.1〜10mm程度とするのが好ましい。又、基板は、複数の層からなる積層体であってもよい。   The thickness of the substrate made of the substrate material is preferably in the range of 0.01 to 10 mm, particularly preferably in the range of 0.05 to 2 mm. Within these ranges, for example, in the case of an organic polymer substrate, the thickness is preferably about 0.05 to 0.1 mm, and in the case of a glass or silicon substrate, the thickness is preferably about 0.1 to 10 mm. Further, the substrate may be a laminated body composed of a plurality of layers.

又、本発明においては、後述する有機半導体部は有機半導体溶液を用いてその塗布等により形成され、比較的低温下での電界効果トランジスタ製造プロセスが採られることから、支持基板として無機材料に比して耐熱性等が劣る有機ポリマーのフィルム等を用い易い。その場合、無機材料に比して軽量で柔軟性に優れ、耐衝撃性等にも優れた電界効果トランジスタとすることができる。   In the present invention, the organic semiconductor portion described later is formed by application using an organic semiconductor solution, and a field effect transistor manufacturing process at a relatively low temperature is employed. Therefore, it is easy to use an organic polymer film having poor heat resistance. In that case, a field-effect transistor that is lighter in weight, superior in flexibility, superior in impact resistance and the like as compared with an inorganic material can be obtained.

又、これら基板の表面には、例えば、親水性と疎水性のバランスを調整すること等によりその上に形成される層の特性を変化させるための表面処理が施されていてもよい。例えば、半導体部は、分子の配向の状態等によって特性が大きく変わるので、基板の表面処理によって、基板と半導体部との界面部分における分子配向が制御され、特性を改善することができる。そのような基板の表面処理手段としては、例えば、ヘキサメチルジシラザン、シクロヘキセン、オクタデシルトリクロロシラン等による疎水化処理、塩酸や硫酸、酢酸等による酸処理、水酸化ナトリウム、水酸化カリウム、水酸化カルシウム、アンモニア等によるアルカリ処理、オゾン処理、弗素化処理、酸素やアルゴン等のプラズマ処理、Langmuir−Blodgett膜の形成処理、その他の絶縁体や半導体等の薄膜の形成処理、コロナ放電等の電気的処理、機械的処理等が挙げられる。   Further, the surface of these substrates may be subjected to a surface treatment for changing the characteristics of the layer formed thereon, for example, by adjusting the balance between hydrophilicity and hydrophobicity. For example, the characteristics of the semiconductor portion vary greatly depending on the state of molecular orientation and the like. Therefore, the molecular orientation at the interface between the substrate and the semiconductor portion is controlled by the surface treatment of the substrate, and the characteristics can be improved. Examples of such substrate surface treatment means include hydrophobization treatment with hexamethyldisilazane, cyclohexene, octadecyltrichlorosilane, etc., acid treatment with hydrochloric acid, sulfuric acid, acetic acid, etc., sodium hydroxide, potassium hydroxide, calcium hydroxide. , Alkali treatment with ammonia, ozone treatment, fluorination treatment, plasma treatment with oxygen, argon, etc., formation treatment of Langmuir-Blodgett film, other thin film formation treatment such as insulator and semiconductor, electrical treatment such as corona discharge And mechanical treatment.

<ゲート電極>
本発明の電界効果トランジスタにおいて、ゲート電極の材料としては、従来の電界効果トランジスタに用いられている導電性材料を用いることができる。例えば、白金、金、アルミニウム、クロム、ニッケル、銅、チタン、マグネシウム、カルシウム、バリウム、ナトリウム等の金属;InO2 、SnO2 、ITO等の導電性金属酸化物;又は、ポリアニリン、ポリピロール、ポリチオフェン、ポリアセチレン等の導電性高分子;及び、それらに塩酸、硫酸、スルホン酸等の酸、PF5 、AsF5 、FeCl3 等のルイス酸、沃素等のハロゲン原子、ナトリウム、カリウム等の金属原子等のドーパントを添加したもの;さらに、カーボンブラック、グラファイト粉、金属微粒子等がバインダーに分散された導電性複合材料等が挙げられる。
<Gate electrode>
In the field effect transistor of the present invention, as a material of the gate electrode, a conductive material used in a conventional field effect transistor can be used. For example, metals such as platinum, gold, aluminum, chromium, nickel, copper, titanium, magnesium, calcium, barium and sodium; conductive metal oxides such as InO 2 , SnO 2 and ITO; or polyaniline, polypyrrole, polythiophene, Conductive polymers such as polyacetylene; and acids such as hydrochloric acid, sulfuric acid and sulfonic acid; Lewis acids such as PF 5 , AsF 5 and FeCl 3 ; halogen atoms such as iodine; metal atoms such as sodium and potassium; What added a dopant; Furthermore, the conductive composite material etc. with which carbon black, graphite powder, metal fine particles, etc. were disperse | distributed to the binder are mentioned.

これらの導電性材料によるゲート電極は、例えば、真空蒸着法、スパッタ法、塗布法、印刷法、ゾルゲル法等により形成された膜を、必要に応じて所望の形状にパターンニングすることにより形成される。そのパターンニング法としては、例えば、フォトレジストのパターンニングと、エッチング液によるウェットエッチングや反応性のプラズマによるドライエッチング等のエッチングを組み合わせたフォトリソグラフィー法、インクジェット印刷、スクリーン印刷、オフセット印刷、凸版印刷等の印刷法、マイクロコンタクトプリンティング法等のソフトリソグラフィーの手法、及びこれらの手法を複数組み合わせた手法等が挙げられる。又、レーザーや電子線等のエネルギー線を照射して材料を除去したり、材料の導電性を変化させることにより、直接パターンを形成することも可能である。   Gate electrodes made of these conductive materials are formed, for example, by patterning a film formed by a vacuum deposition method, a sputtering method, a coating method, a printing method, a sol-gel method or the like into a desired shape as necessary. The As the patterning method, for example, a photolithographic method in which photoresist patterning is combined with etching such as wet etching with an etchant or dry etching with reactive plasma, ink jet printing, screen printing, offset printing, letterpress printing. And a soft lithography technique such as a microcontact printing method and a combination of these techniques. It is also possible to directly form a pattern by irradiating an energy beam such as a laser or an electron beam to remove the material or changing the conductivity of the material.

これらゲート電極の厚みは、1nm以上であるのが好ましく、10nm以上であるのが特に好ましい。又、100nm以下であるのが好ましく、50nm以下であるのが特に好ましい。   The thickness of these gate electrodes is preferably 1 nm or more, and particularly preferably 10 nm or more. Moreover, it is preferable that it is 100 nm or less, and it is especially preferable that it is 50 nm or less.

<ソース電極、ドレイン電極>
ソース電極は、配線を通じて外部から電流が流入する電極であり、ドレイン電極は、配線を通じて外部に電流を送り出す電極であり、後述する有機半導体部に接して設けられている。本発明の電界効果トランジスタにおいて、ソース電極及びドレイン電極の材料としては、従来の電界効果トランジスタに用いられている導電性材料を用いることができ、例えば、前記ゲート電極の材料として挙げたと同様の材料が挙げられる。
<Source electrode, drain electrode>
The source electrode is an electrode through which an electric current flows from the outside through the wiring, and the drain electrode is an electrode that sends an electric current through the wiring to the outside, and is provided in contact with an organic semiconductor portion described later. In the field effect transistor of the present invention, as a material for the source electrode and the drain electrode, a conductive material used in a conventional field effect transistor can be used. For example, the same material as the material for the gate electrode can be used. Is mentioned.

又、これらの導電性材料によるソース電極、及びドレイン電極の形成方法も、前記ゲート電極の成膜法及び必要に応じたパターンニング法として挙げたと同様の成膜法及びパターンニング法により形成される。又、レーザーや電子線等のエネルギー線を照射して電極外の部分を除去したり、電極材の導電性を変化させたりすることにより、直接にパターンを形成することもできる。中で、ソース電極及びドレイン電極におけるパターンニング法としては、フォトリソグラフィー法による方法が好ましい。そのフォトリソグラフィー法としては、電極材を成膜し、成膜の電極外の部分をエッチングにより除去する方法、及び、電極外の部分にレジスト等を塗布等によりパターンニングした後、その上に電極材を成膜し、しかる後、レジスト等を溶解する溶剤で溶出することにより、その上に成膜された電極材を除去する方法(リフトオフ法)が挙げられる。   In addition, the source electrode and drain electrode are formed from these conductive materials by the same film formation method and patterning method as those described above as the film formation method of the gate electrode and the patterning method as necessary. . Alternatively, a pattern can be formed directly by irradiating an energy beam such as a laser or an electron beam to remove a portion outside the electrode or changing the conductivity of the electrode material. Among these, as a patterning method for the source electrode and the drain electrode, a photolithography method is preferable. As the photolithography method, an electrode material is formed, and a portion outside the electrode of the film is removed by etching, and a pattern is applied to the portion outside the electrode by applying a resist or the like, and then an electrode is formed thereon. There is a method (lift-off method) in which a material is formed, and then the electrode material formed thereon is removed by elution with a solvent that dissolves a resist or the like.

又、これらソース電極及びドレイン電極の厚みも、1nm以上であるのが好ましく、10nm以上であるのが特に好ましい。又、100nm以下であるのが好ましく、50nm以下であるのが特に好ましい。又、ソース電極とドレイン電極間の間隔(チャネル長さL)は100μm以下として形成するのが好ましく、50μm以下として形成するのが特に好ましい。チャネル幅Wは2,000μm以下として形成するのが好ましく、500μm以下として形成するのが特に好ましい。L/Wは0.1以下として形成するのが好ましく、0.05以下として形成するのが特に好ましい。   Further, the thickness of the source electrode and the drain electrode is also preferably 1 nm or more, particularly preferably 10 nm or more. Moreover, it is preferable that it is 100 nm or less, and it is especially preferable that it is 50 nm or less. The distance between the source electrode and the drain electrode (channel length L) is preferably 100 μm or less, and particularly preferably 50 μm or less. The channel width W is preferably 2,000 μm or less, particularly preferably 500 μm or less. L / W is preferably formed to be 0.1 or less, particularly preferably 0.05 or less.

<ゲート絶縁部>
本発明の電界効果トランジスタにおいて、ゲート絶縁部は、ソース電極及びドレイン電極とゲート電極のオーバーラッピング領域、並びにゲート電極上のチャネル領域が電気的絶縁領域として維持する機能を有するものである。尚、ここで、電気的絶縁とは、電気伝導度が10-9S/cm以下のことを言う。
<Gate insulation part>
In the field effect transistor of the present invention, the gate insulating portion has a function of maintaining the overlapping region of the source and drain electrodes and the gate electrode, and the channel region on the gate electrode as an electrically insulating region. Here, “electrical insulation” means that the electric conductivity is 10 −9 S / cm or less.

そして、本発明において、そのゲート絶縁部の材料としては、従来の電界効果トランジスタに用いられている材料を用いることができる。例えば、ポリメチルメタクリレート、ポリスチレン、ポリビニルフェノール、ポリビニルアルコール、ポリ酢酸ビニル、ポリカーボネート、ポリエステル、ポリスルホン、ポリベンゾキサゾール、ポリイミド、ポリウレタン、エポキシ樹脂、フェノール樹脂、ポリシルセスキオキサン等の有機ポリマー等の有機材料、及び、二酸化珪素、酸化アルミニウム、酸化チタン等の酸化物、窒化珪素等の窒化物、SrTiO3 、BaTiO3 等の強誘電性酸化物等の無機材料が挙げられ、無機材料としては二酸化珪素が好ましい。
ゲート絶縁部材料の中でも、特に好ましいのが有機材料であり、さらに好ましくは高分子材料である。高分子材料とは通常数平均分子量5000以上、好ましくは1万以上のものである。高分子材料の中でも、耐溶剤性や耐熱性に優れた、ポリイミド材料やスチレンが好ましく、さらに好ましくは吸水性の小さなフッ素原子を含むポリイミド材料がさらに望ましい。
有機材料としては、溶液としての層形成時における流動性の面から、ガラス転移点が80℃以上であるものが好ましい。
ゲート絶縁部材料は、ゲート絶縁部としての脆性や膜強度等の面から、有機材料を5重量%以上含むのが好ましく、15重量%以上含むのが更に好ましく、50重量%以上含むのが特に好ましく、90重量%以上含むのが最も好ましい。有機材料と無機材料の混合物も用いられ、例えば、上記酸化物や窒化物、強誘電性酸化物等の粒子を分散させた上記有機ポリマー等が挙げられる。
絶縁部の吸水率は低い方が好ましく、好ましくは1mg/cm3以下、さらに好ましくは0.65mg/cm3以下である。吸水率が高すぎると有機半導体と組み合わせた場合、オンオフ比が低かったり、高い移動度得られないような問題点がある。
尚、支持基板を溶解しない溶剤に可溶で、且つ、後述する有機半導体部の形成時の溶剤に侵食されない耐溶剤性を有するものが好ましい。
In the present invention, the material used for the conventional field effect transistor can be used as the material of the gate insulating portion. For example, organic polymers such as polymethyl methacrylate, polystyrene, polyvinyl phenol, polyvinyl alcohol, polyvinyl acetate, polycarbonate, polyester, polysulfone, polybenzoxazole, polyimide, polyurethane, epoxy resin, phenol resin, polysilsesquioxane, etc. Inorganic materials such as organic materials and oxides such as silicon dioxide, aluminum oxide, and titanium oxide, nitrides such as silicon nitride, and ferroelectric oxides such as SrTiO 3 and BaTiO 3 are included. Silicon is preferred.
Among the gate insulating material, an organic material is particularly preferable, and a polymer material is more preferable. The polymer material usually has a number average molecular weight of 5000 or more, preferably 10,000 or more. Among polymer materials, a polyimide material and styrene having excellent solvent resistance and heat resistance are preferable, and a polyimide material containing a fluorine atom with small water absorption is more preferable.
As the organic material, those having a glass transition point of 80 ° C. or higher are preferable from the viewpoint of fluidity when forming a layer as a solution.
The gate insulating material preferably contains 5% by weight or more, more preferably 15% by weight or more, particularly 50% by weight or more, from the viewpoint of brittleness and film strength as the gate insulating part. Preferably, 90% by weight or more is most preferable. A mixture of an organic material and an inorganic material is also used, and examples thereof include the organic polymer in which particles such as the oxide, nitride, and ferroelectric oxide are dispersed.
Water absorption of the insulating portion is preferably low, preferably 1 mg / cm 3 or less, further preferably 0.65 mg / cm 3 or less. If the water absorption rate is too high, when combined with an organic semiconductor, there is a problem that the on / off ratio is low or high mobility cannot be obtained.
In addition, what is soluble in the solvent which does not melt | dissolve a support substrate, and has the solvent resistance which is not corroded by the solvent at the time of formation of the organic-semiconductor part mentioned later is preferable.

又、ゲート絶縁部は、スピンコーティングやブレードコーティング等の塗布法、蒸着法、スパッタ法、スクリーン印刷やインクジェット等の印刷法、アルミ上のアルマイトのように金属上に酸化膜を形成する方法等、材料特性に合わせた方法で形成することができる。   In addition, the gate insulating part is a coating method such as spin coating or blade coating, a vapor deposition method, a sputtering method, a printing method such as screen printing or inkjet, a method of forming an oxide film on a metal such as anodized on aluminum, etc. It can be formed by a method according to the material characteristics.

又、ゲート絶縁部の厚みは、膜厚が薄すぎるとリーク電流が発生するおそれが生じることから、0.1μm以上であるのが好ましく、0.2μm以上であるのが特に好ましく、又、厚すぎるとゲート絶縁部としての容量が低下し、ゲート電圧印加時のキャリア誘起量が低下することから、4μm以下であるのが好ましく、2μm以下であるのが特に好ましい。   Further, the thickness of the gate insulating portion is preferably 0.1 μm or more, particularly preferably 0.2 μm or more, since leakage current may occur if the film thickness is too thin. If it is too large, the capacity as the gate insulating portion is reduced, and the amount of induced carriers when a gate voltage is applied is reduced. Therefore, the thickness is preferably 4 μm or less, and particularly preferably 2 μm or less.

尚、一般にゲート絶縁部の静電容量が大きくなる程、ゲート電圧を低電圧で駆動できることになるので有利になる。これには、誘電率の大きな絶縁材料を用いるか、絶縁部の厚さを薄くすることで対応できる。又、ゲート絶縁部は、ゲート電極への漏れ電流、電界効果トランジスタの低ゲート電圧駆動に関係することから、室温での電気伝導度が10-12 S/cm以下、更には10-14 S/cm以下、比誘電率が2.0以上、更には2.5以上を示すのが好ましい。 In general, the larger the capacitance of the gate insulating portion, the more advantageous the gate voltage can be driven at a low voltage. This can be dealt with by using an insulating material having a large dielectric constant or by reducing the thickness of the insulating portion. Further, since the gate insulating portion is related to the leakage current to the gate electrode and the low gate voltage driving of the field effect transistor, the electric conductivity at room temperature is 10 −12 S / cm or less, and further 10 −14 S / cm. Preferably, the dielectric constant is not more than cm and the relative dielectric constant is not less than 2.0, more preferably not less than 2.5.

<有機半導体部>
本発明の電界効果トランジスタにおいて、有機半導体部は1.0cm2 /(V・s)以上であることを特徴とする。
<Organic Semiconductor Department>
In the field effect transistor of the present invention, the organic semiconductor portion is 1.0 cm 2 / (V · s) or more.

電界効果トランジスタにおける半導体部の移動度(μ)は、ドレイン電圧(Vd )がゲート電圧(Vg )よりも大きいピンチオフ領域でのドレイン電流(Id )を表す下記式(1)
d = 〔WCi /(2L)〕μ(Vg−Vt2 (1)
〔式(1)中、Ci はゲート絶縁部の単位面積当たりの静電容量、Lはソース電極とドレイン電極間の間隔(チャネル長さ)、Wはチャネル幅、Vg はゲート電圧、Vt はスレショルド電圧である。〕
に基づき、異なるVg に対するId の変化を測定し、Id 1/2 とVg とをプロットしたグラフにおける傾きとして求められる。
The mobility (μ) of the semiconductor part in the field effect transistor is expressed by the following formula (1) representing the drain current (I d ) in the pinch-off region where the drain voltage (V d ) is larger than the gate voltage (V g ).
I d = [WC i / (2L)] μ (V g −V t ) 2 (1)
[In formula (1), C i is the capacitance per unit area of the gate insulating portion, L is the distance between the source electrode and the drain electrode (channel length), W is the channel width, V g is the gate voltage, V t is a threshold voltage. ]
Based on, to measure the changes in I d for different V g, determined as the gradient of the graph plotting the I d 1/2 and V g.

μの異なる有機半導体部を設けた電界効果トランジスタをスイッチング用素子として用い駆動を行った場合の、液晶(LCD)、Paper Display(PD)、Digital Paper(DP)の3種の表示デバイスにおける、表示ピクセルの駆動電圧(Von)に対する表示ピクセルに印加される電圧(V)の比(V/Von)の値が十分に高い値、具体的には0.99以上でないと表示デバイスを駆動することができないことが知られている。 Display in three types of display devices, liquid crystal (LCD), paper display (PD), and digital paper (DP), when a field effect transistor provided with an organic semiconductor portion having a different μ is used as a switching element. The display device is driven unless the value (V / V on ) of the voltage (V) applied to the display pixel with respect to the pixel driving voltage (V on ) is sufficiently high, specifically 0.99 or more. It is known that it cannot.

ここで、スイッチング用素子のドレイン電流(表示ピクセルに通電される電流に等しくなる)Id は、公知の下記式
d = Cpx・∂V/∂t= μ(W/L)Ci (Von−V)(Vg −Vt
〔式中、Cpxは表示ピクセルの容量、Vは表示ピクセルに時刻tにおいて印加されている電圧、μは移動度、Wはチャネル幅、Lはチャネル長さ、Ci はゲート絶縁部の静電容量、Vg はゲート絶縁部への印加電圧、Vt は有機半導体部のスレショルド電圧である。〕
から、
∂V/(Von−V)=μ(W/L)(Ci /Cpx)(Vg−Vt )∂t
が導かれ、これを積分すると、
∫〔1/(Von−V)〕dV=∫μ(W/L)(Ci /Cpx)(Vg −Vt )dt
となり、ここで、t= 0においてV= 0となる条件から積分定数が定まり、結果として、
V=Von〔1−exp(−t/τ)〕となる。 (2)
尚、式(2)において、
τ=1/〔μ(W/L)(Ci /Cpx)(Vg −Vt )〕である。
Here, the drain current of the switching element (which is equal to the current passed through the display pixel) I d is a well-known formula: I d = C px · ∂V / ∂t = μ (W / L) C i ( V on -V) (V g -V t )
Wherein, C px is the capacitance of the display pixel, V is the voltage applied at the time t on the display pixels, mu is mobility, W is the channel width, L is channel length, C i is the static gate insulating portion The capacitance, V g is the voltage applied to the gate insulating part, and V t is the threshold voltage of the organic semiconductor part. ]
From
∂V / (V on −V) = μ (W / L) (C i / C px ) (V g −V t ) ∂t
, And integrating this,
∫ [1 / (V on −V)] dV = ∫μ (W / L) (C i / C px ) (V g −V t ) dt
Here, the integration constant is determined from the condition that V = 0 at t = 0, and as a result,
V = V on [1-exp (−t / τ)]. (2)
In equation (2),
τ = 1 / [μ (W / L) (C i / C px ) (V g −V t )].

この結果から、3種の表示デバイスの駆動回路において、異なるμの値を持った有機半導体部を有する電界効果トランジスタを用いた時に、V/Von値がどのように変わるかが分かる。それを、実際の表示デバイスに対して適用した結果を図3に示す。尚、LCD、PD、DPのそれぞれについて、〔フレーム周波数(Hz),ライン数(本)〕は、〔60,1000〕、〔60,1000〕、〔5,2000〕である。図3によれば、μ≧1.0cm2 /(V・s)であることでLCDの駆動も可能となることが分かる。
本発明において、有機半導体部の移動度を1.0cm2 /(V・s)以上とする方法について説明する。移動度を低下させる要因としては、多結晶中で結晶粒子間に存在する浅いトラップが考えられる。浅いトラップは、先に説明した深いトラップと同様の原因で生じるが、その深さが浅いために熱的に逃れることが可能で、電荷の輸送に影響するために移動度に影響する。すなわち、浅いトラップに捕獲された電荷は、それから逃れるのに時間がかかり、移動度が遅くなる。さらに、電極と半導体の界面の障壁が大きくて半導体から十分な電流が流せないと、見かけの移動度が低くなってしまう事も見られるので、電極の材料、形状等も適切に選択する必要がある。
(1)純度の高い有機半導体材料を使用する。
不純物由来の浅いトラップを少なくするために純度の高い有機材料を使用する。このましくは95wt%以上、さらに好ましくは97wt%以上である。
(2)結晶粒の大きさを大きくして、粒子の接続点を少なくする。
例えば、結晶粒が大きくなる有機半導体材料を選択する、結晶粒が大きくなるような製膜条件を選択する事により、粒子の接続点そのものを少なくする事が考えられる。結晶粒子間に存在するトラップを制御する。
(3)ボトムゲート構造の素子において、絶縁膜に有機ポリマーを使用して、その上に有機半導体を形成する。
これは、有機ポリマー絶縁膜の上に有機半導体を製膜する際に、ポリマーと有機半導体の間の濡れ性や接着性が、無機酸化物等の無機絶縁膜材料と有機半導体の間のそれよりも良好なことから、トラップの少ない有機半導体膜が形成されるためと考えられる。ただし、ポリマー材料の極性の低いもの、吸水率の低いもののが好ましい。絶縁膜に有機ポリマーを使用する
(4)適切な電極の組み合わせ
電極と半導体の間の電荷の注入がスムーズになるような電極を組み合わせる。例えば、正孔の注入には仕事関数が大きい金や白金、ITO等の材料選択する。また、電極の形状に
盛り上がったエッジ部(バリ)が無いように、フォトリソグラフィーでもバリの出やすいリフトオフよりも金属のエッチングでのパターンニングが望ましい。
本発明の電界効果トランジスタの有機半導体部は、特に限定されるものではないが、α−セキシチオフェン、ジアルキルセキシチオフェン、に代表される、チオフェン環を4個以上含むオリゴチオフェン類;あるいは、チオフェン環、ベンゼン環、フルオレン環、ナフタレン環、アントラセン環、チアゾール環、チアジアゾール環、ベンゾチアゾール環を合計4個以上連結したもの;ナフタレン、ペンタセン、ピレン、ペリレン、フラーレン等の縮合芳香族炭化水素;アントラジチオフェン、ジベンゾチエノビスチオフェン、α、α'−ビス(ジチエノ[3,2-b':2'、3'-d]チオフェン)等の縮合チオフェン及びその誘導体;ナフタレンテトラカルボン酸無水物、ナフタレンテトラカルボン酸ジイミド、ペリレンテトラカルボン酸無水物、ペリレンテトラカルボン酸ジイミド等の、芳香族カルボン酸無水物やそのイミド化物;フタロシアニン、パーフルオロフタロシアニン、テトラベンゾポルフィリン及びその銅や亜鉛等の金属塩等の大環状化合物;ポリチオフェン、ポリフルオレン、ポリチエニレンビニレン、ポリフェニレンビニレン、ポリフェニレン、ポリアセチレン、ポリピロール、ポリアニリン、特に、レジオレギュラーポリチオフェンのような自己組織化を示すものや、ポリフルオレンやその共重合体に代表される液晶性を示す高分子が挙げられる。
これらの中でもフタロシアニン、ナフタロシアニン、ポルフィリン、ベンゾポルフィリン、アザポルフィリン、チアポルフィリン、オキサポルフィリン、混乱ポルフィリン等に代表される環状アザアヌレン化合物が好ましい。
これらの中でも、フタロシアニン、パーフルオロフタロシアニン、テトラベンゾポルフィリン及びその銅や亜鉛等の金属塩等の大環状化合物が好ましく、特に好ましくは下記一般式で表され金属配位ポルフィリン化合物が好ましい。
From this result, it can be seen how the V / V on value changes when the field effect transistor having the organic semiconductor portion having different values of μ is used in the driving circuits of the three types of display devices. The result of applying it to an actual display device is shown in FIG. For each of the LCD, PD, and DP, the [frame frequency (Hz) and the number of lines (lines)] are [60, 1000], [60, 1000], and [5, 2000]. According to FIG. 3, it can be seen that the LCD can be driven when μ ≧ 1.0 cm 2 / (V · s).
In the present invention, a method for setting the mobility of the organic semiconductor portion to 1.0 cm 2 / (V · s) or more will be described. As a factor for reducing the mobility, a shallow trap existing between crystal grains in a polycrystal can be considered. Shallow traps occur for the same reason as the deep traps described above, but they can escape thermally because of their shallow depth and affect mobility because they affect charge transport. That is, the charge trapped in the shallow trap takes time to escape from it, and the mobility becomes slow. Furthermore, if the barrier at the interface between the electrode and the semiconductor is large and sufficient current cannot flow from the semiconductor, the apparent mobility will be lowered, so it is necessary to select the material and shape of the electrode appropriately. is there.
(1) Use a highly pure organic semiconductor material.
Use organic materials with high purity to reduce shallow traps derived from impurities. Preferably, it is 95 wt% or more, more preferably 97 wt% or more.
(2) Increasing the size of crystal grains and reducing the number of particle connection points.
For example, it is conceivable to reduce the number of particle connection points by selecting an organic semiconductor material in which crystal grains are increased or by selecting film forming conditions in which crystal grains are increased. Controls traps that exist between crystal grains.
(3) In an element having a bottom gate structure, an organic polymer is used as an insulating film, and an organic semiconductor is formed thereon.
This is because the wettability and adhesion between the polymer and the organic semiconductor are higher than those between the inorganic insulating film material such as inorganic oxide and the organic semiconductor when the organic semiconductor is formed on the organic polymer insulating film. This is presumably because an organic semiconductor film with few traps is formed. However, it is preferable that the polymer material has a low polarity or a low water absorption. Use an organic polymer for the insulating film. (4) Appropriate electrode combination Combine electrodes that facilitate the injection of charges between the electrode and the semiconductor. For example, materials such as gold, platinum, and ITO having a large work function are selected for hole injection. In addition, patterning by metal etching is preferable to lift-off, in which burrs are easily generated even by photolithography so that there are no raised edges (burrs) in the electrode shape.
The organic semiconductor part of the field effect transistor of the present invention is not particularly limited, but oligothiophenes containing four or more thiophene rings represented by α-sexithiophene and dialkylsexithiophene; or A thiophene ring, a benzene ring, a fluorene ring, a naphthalene ring, an anthracene ring, a thiazole ring, a thiadiazole ring, or a benzothiazole ring in total; a condensed aromatic hydrocarbon such as naphthalene, pentacene, pyrene, perylene, fullerene; Condensed thiophenes such as anthradithiophene, dibenzothienobisthiophene, α, α′-bis (dithieno [3,2-b ′: 2 ′, 3′-d] thiophene) and derivatives thereof; naphthalenetetracarboxylic anhydride, Naphthalenetetracarboxylic acid diimide, perylenetetracarboxylic acid anhydride, perylenete Aromatic carboxylic acid anhydrides and imidized products thereof such as lacarboxylic acid diimide; macrocyclic compounds such as phthalocyanine, perfluorophthalocyanine, tetrabenzoporphyrin and metal salts thereof such as copper and zinc; polythiophene, polyfluorene, polythienylene vinylene , Polyphenylene vinylene, polyphenylene, polyacetylene, polypyrrole, polyaniline, particularly those exhibiting self-organization such as regioregular polythiophene, and polymers exhibiting liquid crystallinity represented by polyfluorene and copolymers thereof.
Among these, cyclic azaannulene compounds represented by phthalocyanine, naphthalocyanine, porphyrin, benzoporphyrin, azaporphyrin, thiaporphyrin, oxaporphyrin, confused porphyrin and the like are preferable.
Among these, macrocyclic compounds such as phthalocyanine, perfluorophthalocyanine, tetrabenzoporphyrin and metal salts thereof such as copper and zinc are preferable, and a metal coordination porphyrin compound represented by the following general formula is particularly preferable.

Figure 2006165533
Figure 2006165533

〔前記一般式中、R1 、R2 、R3 、R4 、R5 、R6 、R7 、及びR8 はそれぞれ独立に、水素原子、水酸基、置換基を有していてもよいアミノ基、ニトロ基、1価の有機基、又はハロゲン原子を示し、R9 、R10、R11、及びR12はそれぞれ独立して、水素原子、1価の有機基、又はハロゲン原子を示し、Mは金属原子を示す。〕 [In the general formula, R 1 , R 2 , R 3 , R 4 , R 5 , R 6 , R 7 , and R 8 are each independently a hydrogen atom, a hydroxyl group, or an optionally substituted amino group. A group, a nitro group, a monovalent organic group, or a halogen atom, and R 9 , R 10 , R 11 , and R 12 each independently represent a hydrogen atom, a monovalent organic group, or a halogen atom; M represents a metal atom. ]

前記一般式において、R1 〜R8 のアミノ基の置換基としては、例えば、炭素数1〜10のアルキル基等が挙げられる。又、R1 〜R8 の1価の有機基としては、炭素数1〜10のものであるのが好ましく、具体的には、例えば、アルキル基、アルコキシ基、アルキルチオ基、アシル基、カルボキシル基と炭素数1〜10のアルコールとのエステル基、ホルミル基、カルバモイル基等が挙げられ、これらの有機基は置換基を有していてもよい。又、R1 〜R8 のハロゲン原子としては、例えば、弗素原子、塩素原子、臭素原子、沃素原子等が挙げられる。 In the general formula, the substituent of the amino group of R 1 to R 8, for example, include alkyl groups of 1 to 10 carbon atoms. Further, the monovalent organic group of R 1 to R 8 is preferably one having 1 to 10 carbon atoms. Specifically, for example, an alkyl group, an alkoxy group, an alkylthio group, an acyl group, a carboxyl group And an ester group of C 1-10 alcohol, a formyl group, a carbamoyl group, and the like, and these organic groups may have a substituent. In addition, examples of the halogen atom represented by R 1 to R 8 include a fluorine atom, a chlorine atom, a bromine atom, and an iodine atom.

又、隣り合うR1 とR2 、R3 とR4 、R5 とR6 、及びR7 とR8 とは、結合して環を形成していてもよく、その場合に形成される環としては、例えば、ベンゼン環、ナフタレン環、アントラセン環等の芳香族環;ピリジン環、キノリン環、フラン環、チオフェン環等の複素環;シクロヘキセン環等の脂環式環等が挙げられる。 Adjacent R 1 and R 2 , R 3 and R 4 , R 5 and R 6 , and R 7 and R 8 may be bonded to form a ring, in which case the ring formed Examples of the ring include aromatic rings such as a benzene ring, naphthalene ring and anthracene ring; heterocycles such as a pyridine ring, quinoline ring, furan ring and thiophene ring; and alicyclic rings such as a cyclohexene ring.

又、R9 〜R12の1価の有機基としては、アルキル基、アルコキシ基、アルキルチオ基、カルボキシル基と炭素数1〜10のアルコールとのエステル基、アリール基等が挙げられ、これらの有機基は置換基を有していてもよい。又、R9 〜R12のハロゲン原子としては、例えば、弗素原子、塩素原子、臭素原子、沃素原子等が挙げられる。 Examples of the monovalent organic group represented by R 9 to R 12 include an alkyl group, an alkoxy group, an alkylthio group, an ester group of a carboxyl group and an alcohol having 1 to 10 carbon atoms, an aryl group, and the like. The group may have a substituent. Examples of the halogen atom represented by R 9 to R 12 include a fluorine atom, a chlorine atom, a bromine atom, and an iodine atom.

又、Mの金属原子としては、Cu、Ni、Fe、Znであるのが好ましく、Cuであるのが特に好ましい。前記一般式において、MがCuの場合の好適な化合物の例を以下に示す。尚、対称性のよい分子構造のものを主に例示しているが、非対称構造のものであってもよい。   The metal atom for M is preferably Cu, Ni, Fe, or Zn, and particularly preferably Cu. In the above general formula, examples of suitable compounds when M is Cu are shown below. In addition, although the thing of the molecular structure with a good symmetry is mainly illustrated, the thing of an asymmetrical structure may be sufficient.

Figure 2006165533
Figure 2006165533

以上の金属配位ポルフィリン化合物は、1種が単独で用いられていてもよく、2種以上の混合物として用いられていてもよい。又、有機半導体部には、酸化防止剤等の各種添加剤が添加されていてもよい。   One of the above metal coordination porphyrin compounds may be used alone, or may be used as a mixture of two or more. Various additives such as an antioxidant may be added to the organic semiconductor portion.

本発明の電界効果トランジスタにおける前記有機半導体部は、前記有機半導体の溶液を用いて塗布法、或いは印刷法等により溶液層を形成した後、乾燥させることにより形成される。   The organic semiconductor portion in the field effect transistor of the present invention is formed by forming a solution layer using a solution of the organic semiconductor by a coating method, a printing method, or the like and then drying the solution layer.

その際の溶媒としては、前記有機半導体を溶解させ得るものであれば制限はなく、有機半導体の種類等に応じて任意の溶媒を用いることができる。   The solvent at that time is not particularly limited as long as it can dissolve the organic semiconductor, and any solvent can be used according to the type of the organic semiconductor.

又、溶液の層を形成する方法としても、特に制限はなく、例えば、キャスティング、スピンコーティング、ディッピング、ブレードコーティング、ワイヤバーコーティング、スプレーコーティング等の塗布法、インクジェット印刷、スクリーン印刷、オフセット印刷、凸版印刷等の印刷法、マイクロコンタクトプリンティング法等のソフトリソグラフィー法等が挙げられる。尚、これらの手法は適宜2種以上組み合わせて用いてもよい。更に、塗布に類似する手法として、水面上に形成した半導体材料の単分子膜を基板に移して積層するLangmuir−Blo dgett法、液晶や融液状態の半導体材料を2枚の基板で挟んだり毛管現象で2枚の基板間に導入したりする方法等も挙げられる。   Also, the method for forming the solution layer is not particularly limited. For example, coating methods such as casting, spin coating, dipping, blade coating, wire bar coating, spray coating, ink jet printing, screen printing, offset printing, letterpress. Examples thereof include a printing method such as printing, and a soft lithography method such as a microcontact printing method. In addition, you may use these methods in combination of 2 or more types suitably. Furthermore, as a method similar to coating, a Langmuir-Blo dgett method in which a monomolecular film of a semiconductor material formed on a water surface is transferred to a substrate and laminated, a liquid crystal or a melted semiconductor material is sandwiched between two substrates, or a capillary tube There is also a method of introducing between two substrates due to a phenomenon.

尚、前記方法により金属配位ポルフィリン化合物の有機半導体部を形成する場合、金属配位ポルフィリン化合物自体を溶媒に溶解した溶液を塗布等する方法の他に、金属配位ポルフィリン化合物の前駆体を溶媒に溶解した前駆体溶液を調製し、この前駆体溶液を塗布等した後、該前駆体の化学構造を変化させて最終的な金属配位ポルフィリン化合物として半導体部を形成する方法を採ることもできる。この方法は、特に溶媒に難溶な金属配位ポルフィリン化合物の有機半導体部を形成する場合に有効である。   In addition, when forming the organic semiconductor part of a metal coordination porphyrin compound by the above method, in addition to a method of applying a solution in which the metal coordination porphyrin compound itself is dissolved in a solvent, the precursor of the metal coordination porphyrin compound is a solvent. It is also possible to take a method of preparing a semiconductor part as a final metal coordinated porphyrin compound by preparing a precursor solution dissolved in, applying the precursor solution, and changing the chemical structure of the precursor . This method is particularly effective when forming an organic semiconductor portion of a metal coordination porphyrin compound that is hardly soluble in a solvent.

前駆体を用いて金属配位ポルフィリン化合物の有機半導体部を形成する場合のその前駆体としては、例えば、次に示すビシクロ構造を有する金属配位ポルフィリン化合物は、加熱によりエチレン分子が解離して、ベンゼン環に変化する。尚、下記ビシクロ構造及びそれが変化したベンゼン環の2本の結合手は、ポルフィリンに連結する結合手である。   As the precursor when forming the organic semiconductor part of the metal coordinated porphyrin compound using the precursor, for example, the metal coordinated porphyrin compound having the bicyclo structure shown below has an ethylene molecule dissociated by heating, It changes to a benzene ring. The two bonds of the bicyclo structure below and the benzene ring in which the bicyclo structure is changed are bonds connected to porphyrin.

Figure 2006165533
Figure 2006165533

ビシクロ構造は立体的に嵩高いため、結晶性が低く、そのため、ビシクロ構造を有する分子は溶解性が良好であり、その溶液を塗布した際に、結晶性が低い、又は無定形な塗布膜が得られやすい。又、ビシクロ構造は、加熱工程を経ることによりベンゼン環に変化すると平面性の良好な分子構造になるために、結晶性が良好になる。従って、ビシクロ構造を有する前駆体からの化学変化を利用することにより、溶媒への溶解性が低いポルフィリン化合物を用いて有機半導体部を溶液から形成する場合でも、結晶性の良好なポルフィリン化合物よりなる有機半導体部を、塗布等により得ることができる。尚、前駆体を最終的なポルフィリン化合物に変換する際の加熱は、塗布溶媒を留去する等の他の目的を兼ねていてもよい。   Since the bicyclo structure is three-dimensionally bulky, the crystallinity is low. Therefore, the molecule having the bicyclo structure has good solubility, and when the solution is applied, the crystallinity is low or an amorphous coating film is formed. Easy to obtain. In addition, when the bicyclo structure is changed to a benzene ring through a heating step, a molecular structure with good planarity is obtained, so that crystallinity is improved. Therefore, by using a chemical change from a precursor having a bicyclo structure, even when an organic semiconductor part is formed from a solution using a porphyrin compound having low solubility in a solvent, it is composed of a porphyrin compound having good crystallinity. The organic semiconductor part can be obtained by coating or the like. The heating for converting the precursor to the final porphyrin compound may also serve other purposes such as distilling off the coating solvent.

一般に、溶液を用いた有機半導体部の形成では、成膜性が高くならず、結晶性の高い有機半導体部が得られにくいとされているが、上記前駆体を用いる方法によれば、溶液を用いて結晶性の高い優れた特性を有する有機半導体部を得ることができる。そして、このようにして形成された有機半導体部を有する電界効果トランジスタは、キャリア移動度が高く、且つ、On/Off比が高いという好ましい特性を有する。尚、上記前駆体を用いる方法は、ポルフィリン化合物に限らず、他の有機半導体材料一般に適用しうる方法である。
このような前駆体を塗布するための溶媒は、特に制限は無いが、ヘキサン、ヘプタン、オクタン、イソオクタン、ノナン、デカン等の脂肪族炭化水素類;トルエン、ベンゼン、キシレン、クロロベンゼン、テトラリン、アニソール等の芳香族炭化水素類;メタノール、エタノール、プロパノール、ブタノール等の低級アルコール類;アセトン、メチルエチルケトン、シクロペンタノン、シクロヘキサノン等のケトン類;酢酸エチル、酢酸ブチル、乳酸メチル、安息香酸エチル等のエステル類;ピリジン、キノリン等の含窒素有機溶媒類;クロロホルム、塩化メチレン、ジクロロエタン、トリクロロエタン、トリクロロエチレン等のハロゲン化炭化水素類;エチルエーテル、テトラヒドロフラン、ジオキサン、ジメトキシエタン等のエーテル類;ジメチルホルムアミド、ジメチルアセトアミド等のアミド類の溶媒などが挙げられる。この中でも、安全性や取り扱いやすさ、各種塗布法との組み合わせの容易さの面から、芳香族炭化水素類、ケトン類、エステル類が好ましい。また、沸点や粘度等の物性を調整する為に、2種以上の溶媒を混合して用いる事も可能である。
In general, in the formation of an organic semiconductor part using a solution, it is said that the film forming property does not become high and it is difficult to obtain an organic semiconductor part with high crystallinity. An organic semiconductor part having excellent characteristics with high crystallinity can be obtained. And the field effect transistor which has the organic-semiconductor part formed in this way has a preferable characteristic that a carrier mobility is high and On / Off ratio is high. In addition, the method using the said precursor is a method applicable not only to a porphyrin compound but other organic-semiconductor materials generally.
The solvent for applying such a precursor is not particularly limited, but aliphatic hydrocarbons such as hexane, heptane, octane, isooctane, nonane, decane; toluene, benzene, xylene, chlorobenzene, tetralin, anisole, etc. Aromatic hydrocarbons; lower alcohols such as methanol, ethanol, propanol and butanol; ketones such as acetone, methyl ethyl ketone, cyclopentanone and cyclohexanone; esters such as ethyl acetate, butyl acetate, methyl lactate and ethyl benzoate Nitrogen-containing organic solvents such as pyridine and quinoline; halogenated hydrocarbons such as chloroform, methylene chloride, dichloroethane, trichloroethane, and trichloroethylene; ethers such as ethyl ether, tetrahydrofuran, dioxane, and dimethoxyethane Dimethylformamide, a solvent of amides such as dimethylacetamide. Among these, aromatic hydrocarbons, ketones, and esters are preferable from the viewpoint of safety, ease of handling, and ease of combination with various coating methods. Moreover, in order to adjust physical properties such as boiling point and viscosity, it is possible to use a mixture of two or more solvents.

前記ポルフィリン化合物における前駆体の例を挙げると、ピロール環にベンゼン環が縮合しているベンゾポルフィリン化合物は、ビシクロ構造を有する前駆体から生成することができるので、上記の方法を用いて塗布等により有機半導体部を形成するのに有利である。   As an example of the precursor in the porphyrin compound, a benzoporphyrin compound in which a benzene ring is condensed with a pyrrole ring can be generated from a precursor having a bicyclo structure. It is advantageous for forming an organic semiconductor part.

尚、前駆体を用いて有機半導体部を形成する場合には、前駆体溶液の塗布や印刷等の形成工程と加熱等の化学構造変化工程とを繰り返せば、前駆体と有機半導体材料との溶解性が異なることを利用して有機半導体部が前駆体溶液に溶解しないようにしながら積層し、厚い膜を形成することが可能となる。   In addition, when forming an organic semiconductor part using a precursor, dissolution of the precursor and the organic semiconductor material can be achieved by repeating the formation process such as application and printing of the precursor solution and the chemical structure change process such as heating. It is possible to form a thick film by making use of the fact that the organic semiconductor parts are not dissolved in the precursor solution by utilizing the difference in properties.

又、有機半導体部の結晶の向きを制御する手法として、エピタキシャル成長法、塗布後のラビング等の手法を用いることができる。これらの手法によって、半導体層のキャリア移動度を向上させチャネルの電気抵抗率を低下させること等が可能となる。   In addition, as a method for controlling the crystal orientation of the organic semiconductor portion, a method such as an epitaxial growth method or a rubbing after coating can be used. By these methods, it is possible to improve the carrier mobility of the semiconductor layer and reduce the electrical resistivity of the channel.

又、有機半導体部は、半導体部の特性を変化させることを目的として微量の元素や原子団、分子、高分子等の不純物を含有させる、所謂、ドーピングがなされていてもよい。その際のドーピング方法としては、形成しようとする有機半導体部の特性等に応じて公知のものを任意に用いることができる。ドーパントとしては、具体例には、酸素、水素等のガス、塩酸、硫酸、スルホン酸等の酸、PF5 、AsF5 、FeCl3 等のルイス酸、沃素等のハロゲン原子、ナトリウム、カリウム等の金属原子等が挙げられる。又、ドーピングの方法としては、例えば、有機半導体材料や前駆体の溶液にそれらドーパントを混合したり、前駆体部の形成の段階でそれらドーパントのガスや溶液に接触或いは浸漬させたりする、有機半導体部形成前に処理する方法、及び、形成した有機半導体部をそれらドーパントのガスや溶液に接触或いは浸漬させたり、又は電気化学的な処理をしたりする、有機半導体部形成後に処理する方法等が採られる。 The organic semiconductor portion may be so-called doped to contain a trace amount of an element, an impurity such as an atomic group, a molecule, or a polymer for the purpose of changing the characteristics of the semiconductor portion. As a doping method at that time, a known method can be arbitrarily used according to the characteristics of the organic semiconductor portion to be formed. Specific examples of the dopant include gases such as oxygen and hydrogen, acids such as hydrochloric acid, sulfuric acid, and sulfonic acid, Lewis acids such as PF 5 , AsF 5 , and FeCl 3 , halogen atoms such as iodine, sodium, potassium, and the like. A metal atom etc. are mentioned. In addition, as a doping method, for example, an organic semiconductor in which the dopant is mixed in an organic semiconductor material or a precursor solution, or in contact with or immersed in a gas or solution of the dopant at the stage of forming the precursor portion. A method of processing before forming the part, a method of processing after forming the organic semiconductor part, such as contacting or immersing the formed organic semiconductor part in a gas or solution of the dopant, or performing an electrochemical treatment, etc. Taken.

これらのドーピング処理により、キャリア密度の増加或いは減少による電気伝導度の変化、キャリアの極性(p型又はn型)の変化、Fermi準位の変化等の効果が得られる。   By these doping treatments, effects such as change in electrical conductivity due to increase or decrease in carrier density, change in carrier polarity (p-type or n-type), change in Fermi level, and the like can be obtained.

更に、このようにして形成された有機半導体部は、例えば、加熱処理により、成膜時に生じた半導体部中の歪みを緩和したり、酸素や水素等の酸化性或いは還元性の気体や液体に晒すことにより、酸化或いは還元による特性変化を誘起し、半導体部中のキャリア密度を増加或いは減少させたり、機械的処理を施したり、或いは、コロナ放電等の電気的処理を施したりする後処理が施されてもよい。   Further, the organic semiconductor portion formed in this way can be relaxed, for example, by heat treatment to reduce distortion in the semiconductor portion generated during film formation, or into an oxidizing or reducing gas or liquid such as oxygen or hydrogen. Exposure to induce a characteristic change due to oxidation or reduction, and increase or decrease the carrier density in the semiconductor part, perform a mechanical treatment, or perform an electrical treatment such as corona discharge. May be applied.

本発明の電界効果トランジスタにおいて、有機半導体部は、単一の層から形成されていてもよく、2以上の層から形成されていてもよい。又、有機半導体部の膜厚は、厚くなるほど漏れ電流が増加するおそれが大きくなることから、必要な機能を果たせる範囲で薄いほど好ましく、10μm以下であるのが好ましく、1μm以下であるのが更に好ましく、500nm以下であるのが特に好ましく、50nm以下であるのが最も好ましい。又、1nm以上であるのが好ましく、5nm以上であるのが更に好ましく、10nm以上であるのが特に好ましい。   In the field effect transistor of the present invention, the organic semiconductor portion may be formed from a single layer or may be formed from two or more layers. Further, since the thickness of the organic semiconductor portion is likely to increase as the thickness increases, the thickness of the organic semiconductor portion is preferably as thin as possible within a range in which a necessary function can be performed, and is preferably 10 μm or less, and more preferably 1 μm or less. It is preferably 500 nm or less, and most preferably 50 nm or less. Further, it is preferably 1 nm or more, more preferably 5 nm or more, and particularly preferably 10 nm or more.

(電界効果トランジスタのスレショルド電圧の変化)
本発明の電界効果トランジスタは、70℃でゲート絶縁部中の電界強度が100±5MV/mになるような電圧をゲートに5.0±0.1時間印加したときの、スレショルド電圧の変化が5V以内であることが好ましい。
ゲート絶縁部中の電界強度が100±5MV/mになるような電圧をゲートに印可するとは、ソース電極とドレイン電極間に印加する電圧をゲート絶縁膜の膜厚で割って求められる電界強度(単位V/m)が(100±5)×106となる事を意味する。印加時間は、5.0±0.1時間であるが、印加中のスレッショルド電圧の変化をモニターする為に、50秒以上印加した後に1秒以内でFET特性を調べる事は許容である。
スレショルド電圧は、電界効果トランジスタの電流電圧特性から求めることができる。例えば、電荷効果トランジスタの飽和領域のドレイン電流は、次の様に与えられる。
(Change in threshold voltage of field effect transistor)
In the field effect transistor of the present invention, the threshold voltage changes when a voltage is applied to the gate for 5.0 ± 0.1 hours at 70 ° C. so that the electric field strength in the gate insulating portion is 100 ± 5 MV / m. It is preferably within 5V.
Applying a voltage such that the electric field strength in the gate insulating portion is 100 ± 5 MV / m is applied to the gate by dividing the voltage applied between the source electrode and the drain electrode by the film thickness of the gate insulating film ( It means that the unit V / m) is (100 ± 5) × 10 6 . Although the application time is 5.0 ± 0.1 hours, in order to monitor the change in the threshold voltage during application, it is permissible to examine the FET characteristics within one second after applying for 50 seconds or more.
The threshold voltage can be obtained from the current-voltage characteristics of the field effect transistor. For example, the drain current in the saturation region of the charge effect transistor is given as follows.

Figure 2006165533
Figure 2006165533

(式中、Idはドレイン電流、Wは電極の幅、Lは電極の長さ、Ci は静電容量、μは移動度、Vgはゲート電圧、Vtはスレッショルド電圧である。)
上記式より、飽和領域でのドレイン電流の平方根とゲート電圧に対してプロットして、直線部分の傾きから移動度が、直線部分を外挿したドレイン電流=0の切片の電圧がスレッショルド電圧として求めることができる。また、一定のゲート絶縁膜でのドレイン電流は、電極の形状(W,L)や絶縁膜の静電容量(Ci)が変化しなければ、移動度μとスレッショルド電圧Vtで決まる。移動度μが変化しない事が確認されれば、ドレイン電流の変化はスレッショルド電圧の変化に還元できる。
電圧印加によるドレイン電流の変化が小さいのが望ましいのであるが、これはスレショルド電圧の変化が5V以内、好ましくは4V以下、さらに好ましくは3V以下が望ましい。
(Where, Id is the drain current, W is the electrode width, L is the electrode length, Ci is the capacitance, μ is the mobility, Vg is the gate voltage, and Vt is the threshold voltage.)
From the above equation, plotting against the square root of the drain current in the saturation region and the gate voltage, the mobility is obtained from the slope of the straight line portion, and the voltage at the intercept of the drain current = 0 with the straight line portion extrapolated is obtained as the threshold voltage. be able to. Further, the drain current in a certain gate insulating film is determined by the mobility μ and the threshold voltage Vt unless the electrode shape (W, L) or the capacitance (Ci) of the insulating film changes. If it is confirmed that the mobility μ does not change, the change in the drain current can be reduced to the change in the threshold voltage.
It is desirable that the change in the drain current due to voltage application is small, but this is because the change in the threshold voltage is within 5V, preferably 4V or less, more preferably 3V or less.

スレショルド電圧のシフトの原因は十分に明らかになってはいないが、半導体中のトラップ準位の形成等が考えられており、一般に温度を上げると大きくなる傾向がある。たとえば、アモルファスシリコンを半導体部に用いたトランジスタでは、スレショルド電圧のシフトは次の実験式で表わされる(TFT/LCD Liquid−Crystal Displays Addressed by Thin−Film Transistors,1996年,p67,T.Tsukada著、Gordon and Breach Science Publishers)。   Although the cause of the threshold voltage shift has not been clarified sufficiently, formation of trap levels in the semiconductor is considered, and generally there is a tendency to increase as the temperature is increased. For example, in a transistor using amorphous silicon as a semiconductor part, the threshold voltage shift is expressed by the following empirical formula (TFT / LCD Liquid-Display Displays by Thin-Film Transistors, 1996, p67, T. Tsukada, Gordon and Breach Science Publishers).

Figure 2006165533
Figure 2006165533

ここで、βは1〜2、γは0.3〜0.4、Eaは0.2〜0.3eVである。有機半導体もこれに近い温度依存性とゲート電圧依存性を仮定して、β=1.5、Ea=0.25eVを用いることができる。
一般に、室温でのスレショルド電圧のシフトが3V以内ならば、表示素子の寿命から考えて、実用上許容範囲とされている。スレショルド電圧のシフトは、トランジスタ特性が変化して外部の駆動回路の許容範囲を超えてしまうと、所望のディスプレイの動作ができなくなってしまう。従って、スレショルド電圧シフトは小さいほうが好ましいのであるが、特に3V以内であれば、ゲート電圧設定が小さくでき、それに伴い消費電力が小さくなり、それに伴い駆動回路用ICのプロセス/設計を低耐圧のものが用いることができ低コストになる効果が顕著であり、実用上非常に有利になる。
通常ディスプレイを駆動する際には、50MV/m程度の電場になるような電圧が印加される。つまり数式2で、70℃でゲート絶縁部中の電界強度が100MV/mになったものでは、室温駆動の場合のスレショルド電圧シフトの10倍程度の加速になると見積もられる。
また、ディスプレイの縦方向のライン数分の1(XGAでは768線なので1/768)しか印加されないので、ディスプレイの寿命を20000時間とすると、実際にゲート電圧が印加されている時間は26時間程度になる。
Here, β is 1 to 2, γ is 0.3 to 0.4, and Ea is 0.2 to 0.3 eV. The organic semiconductor can also use β = 1.5 and Ea = 0.25 eV assuming temperature dependency and gate voltage dependency close to this.
In general, if the threshold voltage shift at room temperature is within 3 V, it is practically acceptable in view of the lifetime of the display element. If the threshold voltage shift exceeds the allowable range of the external drive circuit due to changes in transistor characteristics, the desired display operation cannot be performed. Therefore, it is preferable that the threshold voltage shift is small, but particularly within 3 V, the gate voltage setting can be reduced, and the power consumption is accordingly reduced, and accordingly, the process / design of the driver circuit IC has a low breakdown voltage. Can be used, and the effect of reducing the cost is remarkable, which is very advantageous in practice.
Usually, when driving a display, a voltage is applied so that an electric field of about 50 MV / m is obtained. In other words, in Equation 2, when the electric field strength in the gate insulating portion becomes 100 MV / m at 70 ° C., it is estimated that the acceleration is about 10 times the threshold voltage shift in the case of room temperature driving.
In addition, since only 1 / vertical number of lines in the vertical direction of the display (1/768 because XGA is 768 lines) is applied, assuming that the lifetime of the display is 20000 hours, the gate voltage is actually applied for about 26 hours. become.

以上のことから、70℃でゲート絶縁膜中の電界強度が100MV/mとなるような電圧をゲートに5時間印加した時、スレショルド電圧の変化が(3/26)×10×5=5.7V以内におさまるという条件を満たせば、一般的に言われている室温での動作寿命の要求特性を十分満たすことができる。
液晶ディスプレイでは、交流駆動しているので、ゲート電圧は逆極性の電圧も印加されその場合は逆方向のスレショルド電圧シフトが起こる為、全スレショルド電圧の変化は相殺されて、一つの極性の電圧の印加によるシフトよりも小さくなる事が期待される。しかしながら、有機ELや電気泳動型のディスプレイ等、逆極性が印加されない駆動方法もあるため、本発明に記載されているような、一つの極性の電圧の印加によるスレショルド電圧シフトが小さいことが望ましい有機トランジスタである。
有機ELのような電流駆動型ディスプレイのピクセル回路には、通常スイッチングトランジスタと呼ばれるピクセルを選択する際にオンになるトランジスタと、画素(有機EL)への電流を制御する駆動トランジスタの駆動トランジスタが用いられる。この駆動トランジスタは、常にゲート電圧が印加されて有機EL素子部分に電流を供給しているのであり、スレショルド電圧の変化がスイッチングトランジスタよりも問題になる。そのためにスレショルド電圧に依存しない回路が工夫されているが、そのような回路でもあまりにスレッショルド電圧が変化しすぎると対応できなくなってしまう。スレショルド電圧変化が3V以内であれば、問題なく有機ELの駆動トランジスタとして利用できるようになるのである。
From the above, when a voltage such that the electric field strength in the gate insulating film becomes 100 MV / m at 70 ° C. is applied to the gate for 5 hours, the change in threshold voltage is (3/26) × 10 × 5 = 5. If the condition that the voltage falls within 7 V is satisfied, the generally required characteristics of the operating life at room temperature can be sufficiently satisfied.
Since the liquid crystal display is driven by alternating current, a reverse polarity voltage is also applied to the gate voltage. In this case, a reverse threshold voltage shift occurs, so that the change in all threshold voltages is canceled out, and the voltage of one polarity is It is expected to be smaller than the shift due to application. However, since there are driving methods in which reverse polarity is not applied, such as organic EL and electrophoretic displays, it is desirable that the threshold voltage shift by applying a voltage of one polarity is small as described in the present invention. It is a transistor.
In a pixel circuit of a current drive type display such as an organic EL, a transistor that is normally turned on when selecting a pixel called a switching transistor and a drive transistor of a drive transistor that controls a current to the pixel (organic EL) are used. It is done. In this drive transistor, a gate voltage is always applied to supply current to the organic EL element portion, and a change in threshold voltage becomes more problematic than a switching transistor. For this reason, a circuit that does not depend on the threshold voltage has been devised, but even such a circuit cannot be handled if the threshold voltage changes too much. If the change in threshold voltage is within 3V, it can be used as a drive transistor for organic EL without any problem.

スレショルド電圧の変化を大きくさせる要因としては、半導体部に存在する深いトラップが考えられる。深いトラップに捕獲された電荷は、動けない電荷となり、これがスレショルド電圧の変化を大きくさせる。0.01cm/Vs以上の比較的高い移動度を有する通常の有機半導体膜は、単結晶である場合以外は、多結晶体や秩序構造を有するポリマー構造体である事が多い。有機物の単結晶は非常に作製しにくく扱いにくい為に実用的でないので除外して考える。深いトラップの原因となるのは、不純物によるもの、粒子間の接続点付近に存在するもの、粒子内の構造欠陥によるもの等が挙げられる。従って、塗布で形成される有機半導体の電圧ストレスによって起因されるスレショルド電圧の変化を小さくするには、次の方法があげられる。 As a factor for increasing the change in the threshold voltage, a deep trap existing in the semiconductor portion can be considered. The charge trapped in the deep trap becomes a non-movable charge, which increases the change in threshold voltage. A normal organic semiconductor film having a relatively high mobility of 0.01 cm 2 / Vs or more is often a polycrystal or a polymer structure having an ordered structure, except for a single crystal. Organic single crystals are not practical because they are very difficult to produce and difficult to handle. Causes of deep traps include those due to impurities, those present in the vicinity of connection points between particles, and those due to structural defects in the particles. Therefore, in order to reduce the change in threshold voltage caused by the voltage stress of the organic semiconductor formed by coating, the following method can be mentioned.

(1)純度の高い有機半導体材料を使用する。
不純物由来の深いトラップを少なくするために純度の高い有機材料を使用する。95wt%以上の純度が好ましく、さらに好ましくは97wt%以上である。
(2)結晶粒の大きさを大きくして、粒子の接続点を少なくする。
例えば、結晶粒が大きくなる有機半導体材料を選択する、または、結晶粒が大きくなるような製膜条件を選択する事により、粒子の接続点そのものを少なくする。
(3)結晶粒子間に存在するトラップを制御する。
例えば、適切なオーバーコート処理を行うことにより、粒子間のトラップを浅くしたり、なくす事が考えられる。オーバーコート処理をすると、オーバーコート剤が粒子間のすきまを通して、有機トランジスタの電気的特性に関係する、半導体膜の絶縁膜近傍であるチャネル形成領域まで到達し、粒子間に存在するトラップ部分に直接作用し、そのトラップを浅くしたり、なくす事ができる。半導体材料により組み合わせるべき適切な材料を選ぶ必要がある。
(4)ボトムゲート構造の素子において、絶縁膜に有機ポリマーを使用して、その上に有機半導体を形成する。
これは、有機ポリマー絶縁膜の上に有機半導体を製膜する際に、ポリマーと有機半導体の間の濡れ性や接着性が、無機酸化物等の無機絶縁膜材料と有機半導体の間のそれよりも良好なことから、トラップの少ない有機半導体膜が形成されるためと考えられる。ただし、ポリマー材料の極性の低いもの、吸水率の低いもののが好ましい。
(1) Use a highly pure organic semiconductor material.
In order to reduce deep traps derived from impurities, high-purity organic materials are used. A purity of 95 wt% or more is preferable, and 97 wt% or more is more preferable.
(2) Increasing the size of crystal grains and reducing the number of particle connection points.
For example, by selecting an organic semiconductor material in which crystal grains become large, or by selecting a film forming condition in which crystal grains become large, the number of particle connection points themselves is reduced.
(3) Control traps existing between crystal grains.
For example, it is conceivable that traps between particles are made shallower or eliminated by performing an appropriate overcoat treatment. When overcoat treatment is performed, the overcoat agent reaches the channel formation region in the vicinity of the insulating film of the semiconductor film, which is related to the electrical characteristics of the organic transistor, through the gap between the particles, and directly into the trap part existing between the particles. It acts and can make the trap shallower or disappear. It is necessary to select an appropriate material to be combined depending on the semiconductor material.
(4) In a device having a bottom gate structure, an organic polymer is used for an insulating film, and an organic semiconductor is formed thereon.
This is because the wettability and adhesion between the polymer and the organic semiconductor are higher than those between the inorganic insulating film material such as inorganic oxide and the organic semiconductor when the organic semiconductor is formed on the organic polymer insulating film. This is presumably because an organic semiconductor film with few traps is formed. However, it is preferable that the polymer material has a low polarity or a low water absorption.

(5)トランジスタをエージング処理する。
深いトラップが、構造欠陥によるものである場合、エージング処理により材料構造を十分に緩和させることによって、そのトラップを減少させることができる。このエージング処理には、長時間放置する、加熱する事に加え、実際に電流を流して電荷の存在する状態に長時間置いておく事も有効である。
これらの手法は、材料によって有効性が異なり、これらを組み合わせることによって所望の特性を得ることができる事が多い。出来るだけ多くの項目を組み合わせることが望ましいのであるが、そのための手間(コスト)や素子を作製するための他のプロセスとの兼ね合いから、適切なものを選ぶことも可能である。
本発明における電界効果トランジスタは、次の(a)、(b)をともに満たすものが好ましい。
(a)70℃でゲート絶縁部中の電界強度が100±5MV/mになるような電圧をゲートに5.0±0.1時間印加した時の、スレショルド電圧の変化が5V以内である。
(b)有機半導体部が有機半導体溶液を用いて形成され、且つ、該有機半導体部の移動度が1.0cm2 /(V・s)以上である。
駆動によるスレッショルド電圧変化小さく、かつ移動度が大きければ、デバイスの設計に余裕が出るので好ましい。すなわち、小さな(ゲート幅の狭い)トランジスタで、スレッショルド電圧変化の補正回路も不要あるいは、単純なものになるためである。さらに有機ELのような電圧駆動型の素子を駆動する場合には、大きな電流を流すことに加え、アクティブマトリクス液晶ディスプレイのトランジスタと異なりいつもゲートに電圧が印加されている素子にも有利に利用できることになるため、特に好ましい。また、ディスプレイだけでなく、ドライバ回路に用いるためには、(a)と(b)を共に満たすものが好ましい。ドライバ回路にはディスプレイよりも早い応答性と高い安定性が必要であるからである。
片方しか満たさなくても、トランジスタの構造(ゲート幅や長さ)の設計に余裕を持たせることにより、実用に供するものを得る事ができる場合もあるが、トランジスタ部分が大きくなる事は開口率の低減や短寿命化、あるいは周辺ドライブ回路の高コスト化を引き起こすことになり、不利になる。
(a)、(b)をともに満たす電界効果トランジスタを得るためには、次のような手段が挙げられる。
(5) Aging the transistor.
If the deep trap is due to a structural defect, the trap can be reduced by sufficiently relaxing the material structure by aging treatment. In this aging treatment, in addition to heating for a long time, it is also effective to leave it for a long time in a state where an electric current is actually passed by passing a current.
These techniques have different effectiveness depending on the material, and in many cases, desired characteristics can be obtained by combining them. It is desirable to combine as many items as possible, but it is also possible to select an appropriate one in consideration of the labor (cost) for that purpose and the other processes for manufacturing the device.
The field effect transistor according to the present invention preferably satisfies both the following (a) and (b).
(A) The threshold voltage changes within 5V when a voltage at which the electric field strength in the gate insulating portion becomes 100 ± 5 MV / m at 70 ° C. is applied to the gate for 5.0 ± 0.1 hours.
(B) The organic semiconductor part is formed using an organic semiconductor solution, and the mobility of the organic semiconductor part is 1.0 cm 2 / (V · s) or more.
If the threshold voltage change due to driving is small and the mobility is large, it is preferable because there is a margin in device design. In other words, it is a small (narrow gate width) transistor, and a threshold voltage change correction circuit becomes unnecessary or simple. Furthermore, when driving a voltage-driven element such as an organic EL, in addition to passing a large current, it can be advantageously used for an element in which a voltage is always applied to the gate, unlike a transistor of an active matrix liquid crystal display. Therefore, it is particularly preferable. Further, in order to be used not only for a display but also for a driver circuit, it is preferable to satisfy both (a) and (b). This is because the driver circuit requires faster response and higher stability than the display.
Even if only one of them is satisfied, it may be possible to obtain a practical one by giving a margin to the design of the transistor structure (gate width and length). Reduction, shortening of the service life, or increasing the cost of the peripheral drive circuit, which is disadvantageous.
In order to obtain a field effect transistor that satisfies both (a) and (b), the following means may be mentioned.

先に説明したように、(a)、(b)共に半導体が関連している場合には、深い、浅いの程度の差はあるが、トラップが関係している。従って、このトラップの数を低減する方法やトラップを消滅させる方法は共通であるため、それらを単独、あるいは組み合わせて用いることにより、達成することが出来る。すなわち、
・高純度の半導体材料を用いる。好ましくは、純度95wt%以上、さらに好ましくは97wt%以上の半導体材料を用いる。
・大きな結晶粒ができる、あるいは高次の秩序構造を形成することのできる半導体材料を選択する。
・適切なポリマー絶縁膜を用いる。
・適切なオーバーコートを組み合わせる。
・エージング処理を行う。
さらに好ましくは、次の方法を用いる。
・前駆体の膜を変換して結晶性の低分子半導体膜を得る材料を用いる。
・半導体材料にアザアヌレン化合物を用いる。
・エッチングによりパターンニングした金属電極を用いる。
As described above, when semiconductors are related to both (a) and (b), traps are related, although there is a difference between the deep and shallow levels. Therefore, since the method for reducing the number of traps and the method for eliminating traps are common, it can be achieved by using them alone or in combination. That is,
・ Use high-purity semiconductor materials. Preferably, a semiconductor material having a purity of 95 wt% or more, more preferably 97 wt% or more is used.
Select a semiconductor material capable of forming large crystal grains or forming a higher order ordered structure.
・ Use an appropriate polymer insulating film.
• Combine appropriate overcoats.
・ Aging processing is performed.
More preferably, the following method is used.
Use a material that converts a precursor film to obtain a crystalline low-molecular semiconductor film.
・ Azaannulene compounds are used as semiconductor materials.
Use a metal electrode patterned by etching.

<電界効果トランジスタの構造>
本発明の電界効果トランジスタの基本的な構造を図面に基づいて説明すると、図1(A)〜(D)は、各々、本発明の電界効果トランジスタにおける横型電界効果トランジスタ(「FET」と称されている。)の実施例を示す縦断面図である。図1(A)〜(D)において、本発明の電界効果トランジスタは、支持基板1上に、ゲート絶縁部3と、該ゲート絶縁部3により隔離されたゲート電極2及び有機半導体部4と、該有機半導体部4に接して設けられたソース電極5及びドレイン電極6とを有している。その構造は特に限定されず、代表的には、図1(A)に示されるボトムゲート・ボトムコンタクト型、図1(B)に示されるボトムゲート・トップコンタクト型、図1(C)に示されるトップゲート・ボトムコンタクト型、及び図1(D)に示されるトップゲート・トップコンタクト型等が挙げられる。
<Structure of field effect transistor>
The basic structure of the field effect transistor of the present invention will be described with reference to the drawings. FIGS. 1A to 1D are each referred to as a lateral field effect transistor (“FET”) in the field effect transistor of the present invention. FIG. 1A to 1D, a field effect transistor of the present invention includes a gate insulating part 3, a gate electrode 2 and an organic semiconductor part 4 separated by the gate insulating part 3 on a support substrate 1, It has a source electrode 5 and a drain electrode 6 provided in contact with the organic semiconductor portion 4. The structure is not particularly limited. Typically, the bottom gate / bottom contact type shown in FIG. 1 (A), the bottom gate / top contact type shown in FIG. 1 (B), and the structure shown in FIG. And the top gate / bottom contact type shown in FIG. 1D.

更に、図2は、本発明の電界効果トランジスタにおける静電誘導トランジスタ(「SIT」と称されている。)の実施例を示す縦断面図である。前述のFETでは、ソース電極5及びドレイン電極6が支持基板1上に並列に配置され、電流の流れる方向がゲート電極2により誘起される電場に垂直方向であるのに対して、SITでは、ソース電極5とドレイン電極6がその間に有機半導体部4を挟んで支持基板1上に縦列に配置され、その間の有機半導体部4中にゲート絶縁部3(図示せず)により絶縁されたゲート電極2が網目状、縞状、或いは格子状等に所定の間隔を保って配置されており、電流の流れる方向はゲート電極2により誘起される電場に平行方向である点で、前述のFETとは異なる。   Further, FIG. 2 is a longitudinal sectional view showing an embodiment of an electrostatic induction transistor (referred to as “SIT”) in the field effect transistor of the present invention. In the above-described FET, the source electrode 5 and the drain electrode 6 are arranged in parallel on the support substrate 1 and the direction of current flow is perpendicular to the electric field induced by the gate electrode 2, whereas in SIT, the source The electrode 5 and the drain electrode 6 are arranged in a column on the support substrate 1 with the organic semiconductor part 4 interposed therebetween, and the gate electrode 2 insulated by the gate insulating part 3 (not shown) in the organic semiconductor part 4 therebetween. Is different from the above-described FET in that the current flows in a direction parallel to the electric field induced by the gate electrode 2. .

そして、SITにおいては、FETに比べて、チャネル領域のソース−ドレイン方向に垂直な平面の断面積の総和であるチャネルの断面積を大きくとることができるので、一度に多数のキャリアをソース電極からドレイン電極へ、又、ドレイン電極からソース電極へ、移動させることができると共に、ソース電極とドレイン電極とが縦列されているので、ソース電極とドレイン電極間の距離を小さくできるので、応答が高速となり、大電流を流したり、高速のスイッチングを行ったりする用途に用いるのに好適となる。   In SIT, the channel cross-sectional area, which is the sum of the cross-sectional areas of the plane perpendicular to the source-drain direction of the channel region, can be made larger than that of the FET. It can be moved from the drain electrode to the drain electrode or from the drain electrode to the source electrode, and since the source electrode and the drain electrode are arranged in tandem, the distance between the source electrode and the drain electrode can be reduced, so that the response becomes faster. It is suitable for use in applications where a large current is passed or high-speed switching is performed.

尚、SITにおいて、ゲート電極2同士間の間隔は任意であるが、通常は、ソース電極5及びドレイン電極6間の距離(有機半導体部4の厚み)よりも小さいことが好ましい。又、ゲート電極2の厚みは、10nm以上であるのが好ましく、20nm以上であるのが特に好ましく、又、10μm以下であるのが好ましく、1μm以下であるのが特に好ましい。   In SIT, the interval between the gate electrodes 2 is arbitrary, but is usually preferably smaller than the distance between the source electrode 5 and the drain electrode 6 (thickness of the organic semiconductor portion 4). Further, the thickness of the gate electrode 2 is preferably 10 nm or more, particularly preferably 20 nm or more, more preferably 10 μm or less, and particularly preferably 1 μm or less.

本発明の電界効果トランジスタの基本的な構造は、以述の通りであるが、本発明の電界効果トランジスタは、図1、図2に示される構造の電界効果トランジスタに何ら限定されず、前記の部間や最外部上に前記の部以外の層が更に形成されていてもよい。例えば、図1(A)、図1(B)に示される電界効果トランジスタのように、有機半導体部4が表出している電界効果トランジスタにあっては、有機半導体部4に対する湿気等の外気の影響を最小限にするため、あるいは半導体特性そのものを改良する為に、その上に更に保護層が形成されているのが好ましい。その場合、保護層の材料としては、例えば、ポリスチレン、ポリビニルナフタレン、ポリ(4−メチルスチレン)、ポリ(α−メチルスチレン)、ポリアセナフチレン等の芳香族を含む炭化水素高分子、ポリメチルメタクリレートやポリベンジルメタクリレート等のメタクリル樹脂やアクリル樹脂、ポリビニルアルコール、ポリ塩化ビニリデン、ポリフッ化ビニリデン、ポリオレフィン、ポリイミド樹脂、ポリウレタン樹脂、ポリカーボネート樹脂、エポキシ樹脂、フッ素樹脂等の有機系ポリマーあるいはこれらの共重合体、シロキサン樹脂、酸化珪素、酸化アルミニウム、窒化珪素等の酸化物や窒化物等の無機物が挙げられる。これらの中で、半導体と接して形成される保護層としては芳香環を含む有機ポリマーが好ましく、さらにはベンゼン環を含むポリマー、中でもポリスチレンが特に好ましい。また、これらを積層にして、特性改良効果とガスバリア性を持たせることも可能である。さらに、低分子化合物を混合しておき、半導体膜に作用させることにより半導体膜のキャリア移動度やキャリア密度等の特性を制御することも可能である。   The basic structure of the field effect transistor of the present invention is as described below. However, the field effect transistor of the present invention is not limited to the field effect transistor having the structure shown in FIGS. A layer other than the above-mentioned part may be further formed between the parts or on the outermost part. For example, in the field effect transistor exposed by the organic semiconductor portion 4 like the field effect transistor shown in FIGS. 1A and 1B, the outside air such as moisture is exposed to the organic semiconductor portion 4. In order to minimize the influence or to improve the semiconductor characteristics themselves, it is preferable that a protective layer is further formed thereon. In that case, as a material of the protective layer, for example, a hydrocarbon polymer containing aromatics such as polystyrene, polyvinyl naphthalene, poly (4-methylstyrene), poly (α-methylstyrene), polyacenaphthylene, polymethyl, and the like. Methacrylic resins such as methacrylate and polybenzyl methacrylate, acrylic resins, polyvinyl alcohol, polyvinylidene chloride, polyvinylidene fluoride, polyolefins, polyimide resins, polyurethane resins, polycarbonate resins, epoxy resins, fluorine resins, and other organic polymers or their co-polymers Examples thereof include inorganic substances such as oxides and nitrides such as coalescence, siloxane resin, silicon oxide, aluminum oxide, and silicon nitride. Among these, the protective layer formed in contact with the semiconductor is preferably an organic polymer containing an aromatic ring, more preferably a polymer containing a benzene ring, and particularly preferably polystyrene. Further, these can be laminated to provide a property improving effect and a gas barrier property. Furthermore, characteristics such as carrier mobility and carrier density of the semiconductor film can be controlled by mixing a low molecular weight compound and allowing it to act on the semiconductor film.

保護層の形成方法としては、公知の各種方法を任意に用いうるが、保護層が有機ポリマーからなる場合は、例えばその溶液を塗布した後、乾燥させて有機ポリマー層とする方法、それらのモノマーを塗布した後、重合してポリマー層とする方法等が挙げられ、又、成膜後に架橋処理等の後処理を適宜行ってもよいし、パリレンやポリイミドに代表される気相で積層しながら重合して製膜する方法も可能である。又、保護層が無機物からなる場合は、例えば、スパッタリング法、蒸着法、化学気相成長(CVD)法等のドライプロセスを用いる方法や、ゾルゲル法に代表される溶液を用いた方法等が挙げられる。   As a method for forming the protective layer, various known methods can be arbitrarily used. When the protective layer is made of an organic polymer, for example, a method of applying the solution and then drying to form an organic polymer layer, monomers thereof After coating, a method of polymerizing to a polymer layer, etc. may be mentioned, and after film formation, post-treatment such as cross-linking treatment may be appropriately performed, while laminating in a gas phase typified by parylene and polyimide. A method of forming a film by polymerization is also possible. When the protective layer is made of an inorganic material, for example, a method using a dry process such as a sputtering method, a vapor deposition method, a chemical vapor deposition (CVD) method, a method using a solution typified by a sol-gel method, or the like can be given. It is done.

又、FETを構成する材料、特に、有機半導体部に用いられる有機半導体材料が光を吸収して電荷を発生するような場合、所望の領域に、例えば、クロム、アルミニウム、銀、金等の金属の膜、カーボンブラック等の顔料を分散した樹脂膜、有機色素の膜等により、光の透過率の小さいパターン(所謂、ブラックマトリクス)を形成することもできる。   In addition, when the material constituting the FET, particularly the organic semiconductor material used in the organic semiconductor portion absorbs light and generates a charge, a desired region, for example, a metal such as chromium, aluminum, silver, gold, etc. A pattern having a low light transmittance (so-called black matrix) can be formed by the above film, a resin film in which a pigment such as carbon black is dispersed, an organic dye film, or the like.

(電圧印加処理)
本発明において、スレショルド電圧の変化が5V以内の電界効果トランジスタを作成するには、電圧印加(エージング)処理を行うのが好ましい。この処理は、電界効果トランジスタの各部を形成した後に行われるこので、電界効果トランジスタを実際に加えられる電圧ストレスに近い条件で電圧を印加して長時間処理することで行える。処理温度、印加電圧、処理時間等の処理条件は用いる半導体材料、ゲート絶縁膜材料や層構成によるが、温度は高いほうが処理時間が短くなり、20℃以上、好ましくは40℃以上、さらに好ましくは50℃以上で処理するのが望ましい。高温では素子の劣化の懸念があるため、150℃以下、好ましくは100℃以下が望ましい。また、処理時間は、無機絶縁膜では、2時間以上、好ましくは10時間以上、さらに好ましくは50時間以上が望ましく、ポリマー絶縁膜では1分以上行うことが望ましい。
エージング処理によるメカニズムは不明であるが、スレショルド電圧シフトが不可逆に変化する成分と可逆に変化する成分があり、エージングによりこの不可逆に変化する成分を十分に小さくすることが、高い駆動安定性を得るのに有効である為と考えられる。このエージングの際には、ゲートとドレイン電圧をどちらも印加して、ドレイン電流を流してエージングするのが好ましい。理由は定かではないが、流す電流によりスレショルド電圧の不安定化を引き起こす部分(例えばトラップ等)が除去される効果があると推定される。
本発明の電界効果トランジスタのOn/Off比は、800以上を有するのが好ましく、1,000以上を有するのが特に好ましい。
(Voltage application process)
In the present invention, it is preferable to perform a voltage application (aging) process in order to create a field effect transistor having a change in threshold voltage within 5V. This process is performed after forming each part of the field effect transistor. Therefore, the field effect transistor can be processed for a long time by applying a voltage under conditions close to the voltage stress to be actually applied. Processing conditions such as processing temperature, applied voltage, and processing time depend on the semiconductor material used, the gate insulating film material and the layer structure. However, the higher the temperature, the shorter the processing time, 20 ° C. or higher, preferably 40 ° C. or higher, more preferably It is desirable to process at 50 degreeC or more. Since there is a concern about deterioration of the device at a high temperature, 150 ° C. or less, preferably 100 ° C. or less is desirable. The treatment time is preferably 2 hours or more, preferably 10 hours or more, more preferably 50 hours or more for the inorganic insulating film, and preferably 1 minute or more for the polymer insulating film.
The mechanism by the aging process is unknown, but there are components that the threshold voltage shift changes irreversibly and components that change reversibly. By sufficiently reducing the components that change irreversibly due to aging, high drive stability is obtained. It is thought that this is effective. In this aging, it is preferable to apply aging by applying a drain current by applying both gate and drain voltages. The reason is not clear, but it is presumed that there is an effect of removing a portion (for example, a trap or the like) that causes the threshold voltage to become unstable due to the flowing current.
The field effect transistor of the present invention preferably has an On / Off ratio of 800 or more, particularly preferably 1,000 or more.

(電界効果トランジスタの用途)
電界効果トランジスタはアクティブマトリクス駆動の表示素子に用いられ、液晶ディスプレイ、ポリマー分散型液晶ディスプレイ、電気泳動型ディスプレイ、トナーディスプレイ、有機ELディスプレイ、無機ELディスプレイ、発光ダイオードディスプレイ等を挙げることができ、その画素スイッチとして用いられる。
(Use of field effect transistor)
Field effect transistors are used for display elements driven by an active matrix, and include liquid crystal displays, polymer dispersed liquid crystal displays, electrophoretic displays, toner displays, organic EL displays, inorganic EL displays, light emitting diode displays, etc. Used as a pixel switch.

以下、本発明を実施例により更に具体的に説明するが、本発明はその要旨を超えない限り、以下の実施例に限定されるものではない。   EXAMPLES Hereinafter, the present invention will be described more specifically with reference to examples. However, the present invention is not limited to the following examples unless it exceeds the gist.

<合成例1:ビシクロポルフィリン銅錯体の合成>
S.Ito,N.Ochi,T.Murashima,H.Uno,N.Ono,Heterocycles,vol.52,399(2000)に記載の方法に準じて、下記ルートでビシクロポルフィリンから銅ビシクロポルフィリン錯体を合成した。即ち、下記構造のビシクロポルフィリン92.8mg(0.16mmol)と酢酸銅(II)2水和物313.6mg(1.6mmol)をクロロホルム150mL/メタノール15mLの混合液に溶解し、約1時間攪拌した。アルミナTLC(展開溶媒クロロホルム/ヘキサン=1/1)により、原料は消失して新規化合物が生成しているのが確認されたので、水を加えて反応を停止し、そのまま水で洗浄し、有機層を分離した。更に飽和食塩水で洗浄した後、無水硫酸ナトリウムにより乾燥した。乾燥剤を濾紙により濾過した後に溶媒を留去し、アルミナゲルによりクロマトグラフィー(展開溶媒クロロホルム/ヘキサン=1/1)を行い、目的物のみを含むフラクションのみを集めて濃縮した。濃縮の途中でメタノールを加え、更に濃縮を続けると目的物の沈殿が生成した。これを、濾紙を用いて濾別し、真空乾燥した。こうして得られたビシクロポルフィリン銅錯体の収量は76.5mg、収率は75%であった。
<Synthesis Example 1: Synthesis of Bicycloporphyrin Copper Complex>
S. Ito, N .; Ochi, T .; Murashima, H .; Uno, N .; Ono, Heterocycles, vol. According to the method described in 52,399 (2000), a copper bicycloporphyrin complex was synthesized from bicycloporphyrin by the following route. That is, 92.8 mg (0.16 mmol) of bicycloporphyrin having the following structure and 313.6 mg (1.6 mmol) of copper (II) acetate dihydrate were dissolved in a mixture of chloroform 150 mL / methanol 15 mL and stirred for about 1 hour. did. Since it was confirmed by alumina TLC (developing solvent chloroform / hexane = 1/1) that the raw material disappeared and a new compound was formed, water was added to stop the reaction, and the organic solvent was washed with water as it was. The layers were separated. Furthermore, after washing with saturated saline, it was dried over anhydrous sodium sulfate. After the desiccant was filtered through filter paper, the solvent was distilled off, and chromatography was performed on alumina gel (developing solvent chloroform / hexane = 1/1), and only fractions containing only the desired product were collected and concentrated. When methanol was added during the concentration and the concentration was continued further, a precipitate of the desired product was formed. This was filtered off using filter paper and dried in vacuo. The yield of the bicycloporphyrin copper complex thus obtained was 76.5 mg, and the yield was 75%.

Figure 2006165533
Figure 2006165533

得られたビシクロポルフィリン銅錯体0.8mgをクロロホルム1.25gに溶解して、ガラス基板上に2,000rpmでスピンコートして膜を形成し、得られた膜を、4℃/分で加熱しながら吸収スペクトルを測定した。その結果を図4に示す。これから、下記に示すように、120〜180℃の間でビシクロポルフィリン銅錯体からベンゾポルフィリン銅錯体への変換が起こっていることが分かる。   0.8 mg of the obtained bicycloporphyrin copper complex was dissolved in 1.25 g of chloroform and spin-coated on a glass substrate at 2,000 rpm to form a film. The obtained film was heated at 4 ° C./min. The absorption spectrum was measured. The result is shown in FIG. From this, as shown below, it can be seen that the conversion from the bicycloporphyrin copper complex to the benzoporphyrin copper complex occurs between 120 and 180 ° C.

Figure 2006165533
Figure 2006165533

<合成例2:ビシクロポルフィリンの合成>
S.Ito,N.Ochi,T.Murashima,H.Uno,N.Ono,Heterocycles,vol.52,399(2000)に記載の方法に準じて、下記ルートでビシクロポルフィリンを合成した。
<ディールス・アルダー反応>
<Synthesis Example 2: Synthesis of bicycloporphyrin>
S. Ito, N .; Ochi, T .; Murashima, H .; Uno, N .; Ono, Heterocycles, vol. According to the method described in 52,399 (2000), bicycloporphyrin was synthesized by the following route.
<Diels-Alder reaction>

Figure 2006165533
Scheme.
Figure 2006165533
Scheme.

還流冷却管を取り付けた2 Lの4つ口フラスコにtrans-1,2-Diphenylsulfonylethylene(52.74 g, 171 mmol)を入れ、トルエン1.6 Lに分散させた。次いで、1,3-Cyclohexadiene(20.52 mL, 205.2 mmol)をこの溶液に加え、5時間還流し熱ディールス・アルダー反応を行った。反応終了後、エバポレーターで減圧濃縮し、ヘキサンで洗浄することにより、目的物である2-exo,3-endo-Bis(phenylsulfonyl)bicyclo[2.2.2]oct-5-eneを72g(収率99%)得た。反応終了の目安としては、トルエン中に分散していた原料のtrans-1,2-Diphenylsulfonylethyleneが完全に溶解すること、HPLC(Column: CAPCELL PAK C18 MG S-5μm, Column size: 4.6mmI.D.×250mm,Eluent: THF70vol%; Water30vol%)で原料の1.939分のピークが消失し、目的物の2.077分のピークが生成することで反応終了を判断した。
<ピロール化反応>
Trans-1,2-Diphenylsulfonylethylene (52.74 g, 171 mmol) was placed in a 2 L four-necked flask equipped with a reflux condenser, and dispersed in 1.6 L of toluene. Next, 1,3-Cyclohexadiene (20.52 mL, 205.2 mmol) was added to this solution and refluxed for 5 hours to carry out a thermal Diels-Alder reaction. After completion of the reaction, the reaction mixture was concentrated under reduced pressure with an evaporator and washed with hexane, whereby 72 g (yield 99) of the desired product 2-exo, 3-endo-Bis (phenylsulfonyl) bicyclo [2.2.2] oct-5-ene. %)Obtained. As a measure of completion of the reaction, the raw material trans-1,2-diphenylsulfonylethylene dispersed in toluene was completely dissolved, HPLC (Column: CAPCELL PAK C18 MG S-5 μm, Column size: 4.6 mm I.D. × 250 mm, Eluent: THF 70 vol%; Water 30 vol%), the peak of 1.939 minutes of the raw material disappeared, and the peak of 2.077 minutes of the target product was generated, and the reaction was judged to be complete.
<Pyrroleation reaction>

Figure 2006165533
Scheme .
Figure 2006165533
Scheme.

2 Lの4つ口フラスコに2-exo,3-endo-Bis(phenylsulfonyl)bicyclo[2.2.2]oct-5-ene(54.32 g, 140 mmol)を加えて窒素置換し、脱水THF700mLを加えて溶解させた。この溶液にIsocyanoethylcarboxylate(17.01 g, 154 mmol)を加えて氷浴で冷却した。(この時の内部温度は0℃にする。) この冷却された溶液にt-BuOK/THF 1M溶液(350 mL, 350 mmol)を5 mL/minの滴下速度でゆっくり滴下した。(滴下時の内部温度の上昇は1℃程度であった。) 滴下終了後、反応溶液を室温に戻し、6時間撹拌した。撹拌後、1N塩酸を添加し(この時、内部温度は3℃上昇した。)、クロロホルムで抽出、水で洗浄後、有機層を無水硫酸ナトリウムで乾燥、シリカゲルカラムクロマトグラフィー(クロロホルム)で精製することにより、目的物であるEthyl4,7-dihydro-4,7-ethano-2H-isoindole-1-carboxylateを24 g(収率79%)を得た。反応終了の目安としては、HPLC(Column: CAPCELL PAK C18 MG S-5μm, Column size: 4.6mmI.D.×250mm,Eluent: THF70vol%; Water30vol%)で原料のピークが消
失し、目的物の3.110分のピークが生成することで反応終了を判断した。
<LiAlH4による還元反応>
Add 2-exo, 3-endo-Bis (phenylsulfonyl) bicyclo [2.2.2] oct-5-ene (54.32 g, 140 mmol) to a 2 L four-necked flask and purge with nitrogen, and add 700 mL of dehydrated THF. Dissolved. Isocyanoethylcarboxylate (17.01 g, 154 mmol) was added to this solution and cooled in an ice bath. (The internal temperature at this time is 0 ° C.) To this cooled solution, t-BuOK / THF 1M solution (350 mL, 350 mmol) was slowly added dropwise at a dropping rate of 5 mL / min. (The increase in internal temperature at the time of dropping was about 1 ° C.) After completion of the dropping, the reaction solution was returned to room temperature and stirred for 6 hours. After stirring, 1N hydrochloric acid was added (at this time the internal temperature rose by 3 ° C), extracted with chloroform, washed with water, the organic layer was dried over anhydrous sodium sulfate and purified by silica gel column chromatography (chloroform). As a result, 24 g (yield 79%) of the target product Ethyl4,7-dihydro-4,7-ethano-2H-isoindole-1-carboxylate was obtained. As a measure of completion of the reaction, the peak of the raw material disappeared by HPLC (Column: CAPCELL PAK C18 MG S-5 μm, Column size: 4.6 mm I.D. × 250 mm, Eluent: THF 70 vol%; Water 30 vol%) The end of the reaction was judged by the generation of a peak of minutes.
<Reduction reaction with LiAlH 4 >

Figure 2006165533
Scheme 1.
Figure 2006165533
Scheme 1.

100 mLの4つ口フラスコを窒素置換し、LiAlH4(0.646 g, 17.02 mmol)を測りとった。このフラスコにTHF 22 mLを加えた。このとき、フラスコを氷冷して0℃とした。次に、ビシクロピロール(1 g, 4.60 mmol)をTHF30 mLに溶解させ、この溶液をゆっくり加えて撹拌した。この反応の途中、およそ3 時間後には室温へ戻った。撹拌開始後、HPLCにて反応状態を追跡した。5時間後には目的物のピークが現れたので酢酸エチルを添加して、残存するLiAlH4を分解し、反応を終了させた。その後、アンモニウムクロライド水溶液とクロロホルムで抽出した有機層を硫酸マグネシウムで乾燥させた。
<ピロールの環化反応>
A 100 mL four-necked flask was purged with nitrogen, and LiAlH 4 (0.646 g, 17.02 mmol) was measured. To this flask was added 22 mL of THF. At this time, the flask was ice-cooled to 0 ° C. Next, bicyclopyrrole (1 g, 4.60 mmol) was dissolved in 30 mL of THF, and this solution was slowly added and stirred. During this reaction, the temperature returned to room temperature after about 3 hours. After starting stirring, the reaction state was followed by HPLC. After 5 hours, since the peak of the target product appeared, ethyl acetate was added to decompose the remaining LiAlH 4 to complete the reaction. Then, the organic layer extracted with ammonium chloride aqueous solution and chloroform was dried with magnesium sulfate.
<Cyclization reaction of pyrrole>

Figure 2006165533
Scheme 2.
Figure 2006165533
Scheme 2.

上記の実験で抽出したクロロホルム溶液をさらに希釈して1.2Lとした。この溶液にp-トルエンスルホン酸1水和物(0.368 g, 2.14 mmol)を加えて環化反応を24時間行った。
<酸化反応>
The chloroform solution extracted in the above experiment was further diluted to 1.2 L. P-Toluenesulfonic acid monohydrate (0.368 g, 2.14 mmol) was added to this solution, and cyclization reaction was performed for 24 hours.
<Oxidation reaction>

Figure 2006165533
Scheme 3.
Figure 2006165533
Scheme 3.

上記の実験で環化反応を行ったクロロホルム溶液にクロラニル(0.566 g, 2.30 mmol)を加えて、24時間酸化反応を行った。反応終了後、飽和炭酸水素ナトリウム水で抽出を行い、クロロホルム層をエバポレーターで濃縮して、粗生成物を得た。得られた粗生成物をクロロホルムに高濃度で溶解させ、シリカゲルカラムクロマトグラフィー(クロロホルム展開溶媒)にて分離精製を行い、さらにクロロホルム/メタノールにて再結晶を行い、ビシクロポルフィリンを得た。純度はHPLCおよびMALDI-TOF-MASS、元素分析にて確認し、高純度であることが判明した。   Chloranyl (0.566 g, 2.30 mmol) was added to the chloroform solution subjected to the cyclization reaction in the above experiment, and the oxidation reaction was performed for 24 hours. After completion of the reaction, extraction was performed with saturated aqueous sodium hydrogen carbonate, and the chloroform layer was concentrated with an evaporator to obtain a crude product. The obtained crude product was dissolved in chloroform at a high concentration, separated and purified by silica gel column chromatography (chloroform developing solvent), and recrystallized from chloroform / methanol to obtain bicycloporphyrin. The purity was confirmed by HPLC, MALDI-TOF-MASS, and elemental analysis, and it was found to be highly pure.

<合成例3:ビシクロポルフィリン銅錯体の合成>
合成例1のビシクロポルフィリン銅錯体の合成において、アルミナゲルによるクロマトグラフィーを行なわなかった以外は、合成例1と同様にしてビシクロポルフィリン銅錯体を得た。
(有機半導体材料の純度測定)
合成例1〜3で得られた各ポルフィリン材料、及びペンタセン(東京化成工業社製)の純度をCHN元素分析法を用いて純度を測定した。尚、ペンタセンについては昇華生成したものを用いた。
CHN計測器としてPERKIN ELMER 2400 Series II CHN/O Analyzerを用いた燃焼−熱伝導度検出にて各有機半導体の純度測定を行った。純度算出の方法としては、それぞれの半導体を外乱要因が無いようにするため、10−5Torrの真空下で3時間保持し、溶媒ならびに水分を除去した後にCHNを測定した。得られた分析値について、有機半導体に不可欠な元素である炭素(C)原子に注目し、分析値/理論値×100=純度(%)として算出すると、下記のような純度となった。
その結果を下記表に示す。
<Synthesis Example 3: Synthesis of Bicycloporphyrin Copper Complex>
In the synthesis of the bicycloporphyrin copper complex of Synthesis Example 1, a bicycloporphyrin copper complex was obtained in the same manner as in Synthesis Example 1 except that chromatography with alumina gel was not performed.
(Measurement of purity of organic semiconductor materials)
The purity of each porphyrin material obtained in Synthesis Examples 1 to 3 and pentacene (manufactured by Tokyo Chemical Industry Co., Ltd.) was measured using CHN elemental analysis. In addition, about the pentacene, what was sublimated was used.
The purity of each organic semiconductor was measured by combustion-thermal conductivity detection using a PERKIN ELMER 2400 Series II CHN / O Analyzer as a CHN measuring instrument. As a method for calculating purity, each semiconductor was kept under a vacuum of 10 −5 Torr for 3 hours so as not to cause disturbance, and CHN was measured after removing the solvent and moisture. With regard to the obtained analytical value, paying attention to the carbon (C) atom which is an element indispensable for the organic semiconductor and calculating as analytical value / theoretical value × 100 = purity (%), the following purity was obtained.
The results are shown in the table below.

Figure 2006165533
Figure 2006165533

<合成例4:ポリアミド酸(カプトン前駆体)の合成>
室温、窒素雰囲気下において、4,4’−オキシジアニリン2.0g(10mmol)を42mlのN−メチル−2−ピロリドンに溶解させた。この溶液にピロメリット酸二無水物2.2g(10mmol)を加えて開環重付加反応を行い、ポリイミド前駆体であるポリアミド酸の重合を行った。重合開始12時間後に、重合溶液をメタノール500ml中に投入して再沈殿処理を行い、ポリアミド酸を得た。減圧乾燥後、N−メチル−2−ピロリドンに溶解させ、再びメタノールで再沈殿を行った。この再沈殿処理を2回繰り返して精製されたカプトン前駆体であるポリアミド酸を得た。
<Synthesis Example 4: Synthesis of Polyamic Acid (Kapton Precursor)>
Under a nitrogen atmosphere at room temperature, 2.0 g (10 mmol) of 4,4′-oxydianiline was dissolved in 42 ml of N-methyl-2-pyrrolidone. To this solution, 2.2 g (10 mmol) of pyromellitic dianhydride was added and a ring-opening polyaddition reaction was performed to polymerize the polyamic acid which is a polyimide precursor. Twelve hours after the start of the polymerization, the polymerization solution was put into 500 ml of methanol and subjected to reprecipitation treatment to obtain a polyamic acid. After drying under reduced pressure, it was dissolved in N-methyl-2-pyrrolidone and reprecipitated with methanol again. This reprecipitation process was repeated twice to obtain a polyamic acid which was a purified kapton precursor.

(実施例1)
ITOガラス板(豊和産業社製、2.5cm×2.5cm)上にフォトレジスト(日本ゼオン社)ZPN1100を用いてパターンニングを行い、次いで1wt%の塩化鉄(II)を溶解させた1規定の塩化水素水溶液で不用のITOをエッチングした後、基板洗浄を施してゲート電極を作製した。
下記構造のフッ素化ポリイミドをシクロヘキサノンに10wt%濃度になるように溶解させ、溶液を調整した。次いで、0.2μmのPTFEフィルターで加圧濾過を行った。この溶液をITOガラス基板上に1600rpmの回転数でスピンコートを行い、180℃で乾燥を行いポリイミドからなるゲート絶縁層を形成した。膜厚計(Tencor社製「Alpha−Step500」)で測定した膜厚は3,100Åであった。
Example 1
Patterning was performed using a photoresist (Nippon Zeon Co., Ltd.) ZPN1100 on an ITO glass plate (Toyo Sangyo Co., Ltd., 2.5 cm x 2.5 cm), and then 1 wt% iron (II) chloride was dissolved. After etching unnecessary ITO with an aqueous solution of hydrogen chloride, the substrate was washed to produce a gate electrode.
A fluorinated polyimide having the following structure was dissolved in cyclohexanone to a concentration of 10 wt% to prepare a solution. Subsequently, pressure filtration was performed with a 0.2 μm PTFE filter. This solution was spin-coated on an ITO glass substrate at a rotational speed of 1600 rpm and dried at 180 ° C. to form a gate insulating layer made of polyimide. The film thickness measured with a film thickness meter (“Alpha-Step 500” manufactured by Tencor) was 3,100 mm.

Figure 2006165533
Figure 2006165533

引き続いて、このゲート絶縁層上に、ソース電極及びドレイン電極を形成するためチャネル(L:1,000μm、W:40μm)のシャドーマスクで覆い、クロムを50Å、金を1,000Åの厚さで蒸着することにより、図1に示されるボトムコンタクト構造の素子を作製した。次いで、ボトムコンタクト構造の素子上に、合成例1で得られた下記の分子構造を有する銅テトラビシクロポルフィリンを窒素雰囲気下、室温においてクロロホルムに溶解させて作製した0.7重量%クロロホルム溶液を1,000rpmでスピンコートし、乾燥させて層を形成した後、180℃で10分間加熱処理して半導体層に変換して有機半導体層を形成した。   Subsequently, in order to form a source electrode and a drain electrode on this gate insulating layer, it is covered with a shadow mask of a channel (L: 1,000 μm, W: 40 μm), and chromium is 50 mm thick and gold is 1,000 mm thick. The element of the bottom contact structure shown in FIG. 1 was produced by vapor deposition. Next, a 0.7 wt% chloroform solution prepared by dissolving copper tetrabicycloporphyrin having the following molecular structure obtained in Synthesis Example 1 in chloroform at room temperature in a nitrogen atmosphere on an element having a bottom contact structure is 1 After spin-coating at 1,000 rpm and drying to form a layer, it was heated at 180 ° C. for 10 minutes to be converted into a semiconductor layer to form an organic semiconductor layer.

Figure 2006165533
Figure 2006165533

この半導体層の上にポリスチレン(Aldrich社製)を室温でトルエンに溶解させた10重量%トルエン溶液を2,000rpmでスピンコートし、100℃で10分間加熱処理してオーバーコート層を形成し、電界効果トランジスタ(FET−F)を作製した。
このようにして得られた電界効果トランジスタ素子を、70℃で、ゲート電圧V=−30V、ソースV及びドレイン電圧Vを0Vとしてゲート電圧のストレスをかけた。この間、ゲート絶縁部中の電界強度は、V/ゲート部の膜厚より算出でき、97MV/mであった。60秒毎に1秒間のみドレイン電圧V=−60Vを印加してドレイン電流Iを測定して、そのIの値からスレショルド電圧Vを求めた。この測定を5時間繰り返して、その間のIの変化から、Vの変化を測定した。その結果、この測定の間に変化したVは2.8Vであり、非常に良好な駆動安定性を示すことが分かる。
又、得られた電界効果トランジスタ素子のソース電極とドレイン電極間に印加された電圧Vd に対して流れる電流をId 、ソース電極とゲート電極に印加される電圧をVg 、スレショルド電圧をVt 、ゲート絶縁層の単位面積当たりの静電容量をCi 、チャネル長さをL、チャネル幅をW、有機半導体層の移動度をμとすると、それらは前述した下記(1)式の関係で表すことができ、異なるVg に対するId の変化を測定し、Id 1/2 とVg とをプロットしたグラフにおける傾きとして移動度μを求め、又、そのグラフのId 切片からスレショルド電圧Vt を求めた。
d = 〔WCi /(2L)〕μ(Vg −Vt 2 (1)
又、ソース電極とドレイン電極間に印加された電圧Vd を−30Vに固定し、ソース電極とゲート電極に印加される電圧Vg を、−50V、+30Vにした時のソース電極とドレイン電極間に流れる電流Id (−50V)、Id (+30V)をそれぞれ測定し、これらの比Id (−50V)/Id (+30V)によってOn/Off比を算出した。
結果、この電界効果トランジスタの移動度μは1.19cm2 /(V・s)であった。スレショルド電圧Vtは17.8V、On/Off比は1.45×10であった。
A 10 wt% toluene solution in which polystyrene (manufactured by Aldrich) was dissolved in toluene at room temperature was spin-coated on this semiconductor layer at 2,000 rpm, and heat-treated at 100 ° C. for 10 minutes to form an overcoat layer. A field effect transistor (FET-F) was produced.
The field effect transistor element thus obtained was subjected to a gate voltage stress at 70 ° C. with a gate voltage V g = −30 V, a source V s and a drain voltage V d of 0 V. During this time, the electric field strength in the gate insulating part was 97 MV / m, which could be calculated from V g / film thickness of the gate part. The drain voltage I d was measured by applying the drain voltage V d = −60 V for 60 seconds every 60 seconds, and the threshold voltage V t was obtained from the value of the I d . This measurement was repeated for 5 hours, and the change in V t was measured from the change in I d during that time. As a result, V t has changed during the measurement is 2.8V, it can be seen that a very good driving stability.
In addition, the current flowing with respect to the voltage V d applied between the source electrode and the drain electrode of the obtained field effect transistor element is I d , the voltage applied to the source electrode and the gate electrode is V g , and the threshold voltage is V Assuming t , the capacitance per unit area of the gate insulating layer is C i , the channel length is L, the channel width is W, and the mobility of the organic semiconductor layer is μ, they are expressed by the following equation (1). Measure the change in I d for different V g , find the mobility μ as the slope in the graph plotting I d 1/2 and V g, and threshold from the I d intercept of the graph to determine the voltage V t.
I d = [WC i / (2L)] μ (V g −V t ) 2 (1)
Further, the voltage V d applied between the source electrode and the drain electrode is fixed to −30V, and the voltage V g applied to the source electrode and the gate electrode is set to −50V, + 30V, between the source electrode and the drain electrode. Currents I d (−50 V) and I d (+30 V) were measured, and the On / Off ratio was calculated from these ratios I d (−50 V) / I d (+30 V).
As a result, the mobility μ of this field effect transistor was 1.19 cm 2 / (V · s). The threshold voltage V t was 17.8 V, and the On / Off ratio was 1.45 × 10 2 .

(実施例2)
表面に厚み300nmの酸化被膜をゲート絶縁部として形成したN型のシリコン支持基板(Sbドープ、抵抗率0.02Ωcm以下、住友金属工業社製)の酸化被膜の全面に、真空蒸着により厚み10nmのクロム及び厚み100nmの金をこの順序で成膜し、エッチングにより、ソース電極、ドレイン電極以外の部分の金膜を除去することにより、長さ(L)10μm、幅(W)500μmのチャネルを有するように、ソース電極及びドレイン電極を形成した。又、この電極と異なる位置の酸化被膜の一部を弗酸/弗化アンモニウム液でエッチングし、むき出しになった部分のシリコン支持基板上に厚み100nmで金を蒸着し、これをゲート電極への接点とした。
(Example 2)
On the entire surface of the oxide film of an N-type silicon support substrate (Sb doped, resistivity 0.02 Ωcm or less, manufactured by Sumitomo Metal Industries) having an oxide film having a thickness of 300 nm formed on the surface as a gate insulating part, a thickness of 10 nm is formed by vacuum deposition. Chromium and gold having a thickness of 100 nm are formed in this order, and a gold film other than the source electrode and the drain electrode is removed by etching to have a channel with a length (L) of 10 μm and a width (W) of 500 μm. Thus, a source electrode and a drain electrode were formed. Further, a part of the oxide film at a position different from that of the electrode is etched with a hydrofluoric acid / ammonium fluoride solution, and gold is deposited to a thickness of 100 nm on the exposed silicon support substrate, and this is applied to the gate electrode. Contact point.

次いで、以下の製膜、及び電気特性の評価を、酸素や湿度の影響を避けるために、すべて窒素雰囲気下で行い、前記合成例で得られたビシクロポルフィリン銅錯体0.8mgをクロロホルム1.25gに溶解した溶液を上記電極を形成した支持基板上に1000rpmでスピンコートした後、120℃に加熱したホットプレートの上に置き、その後15分毎に10℃ずつステップ状に200℃まで昇温し加熱することにより、厚み100nmのベンゾポルフィリン銅錯体からなる有機半導体層を形成した。この半導体層の上にポリスチレン(Aldrich社製)を、室温でトルエンに溶解させた10重量%トルエン溶液を2,000rpmでスピンコートし、100℃で10分間加熱処理してオーバーコート層1μmを形成し、電界効果トランジスタFET−Bを作製した。
電界効果トランジスタFET−Bでの移動度μは1.29cm2 /(V・s)であった。スレッショルド電圧Vは15V、On/Off比は1.4×10であった。又、スレショルド電圧シフトの測定を行ったところ、5.9Vであり、駆動安定性に欠けた。
Next, in order to avoid the influence of oxygen and humidity, the following film formation and evaluation of electrical properties were all performed in a nitrogen atmosphere, and 0.8 mg of the bicycloporphyrin copper complex obtained in the above synthesis example was added to 1.25 g of chloroform. The solution dissolved in (1) was spin-coated at 1000 rpm on the support substrate on which the electrode was formed, and then placed on a hot plate heated to 120 ° C., and then heated up to 200 ° C. in steps of 10 ° C. every 15 minutes. By heating, an organic semiconductor layer made of a benzoporphyrin copper complex having a thickness of 100 nm was formed. A 10 wt% toluene solution in which polystyrene (Aldrich) is dissolved in toluene at room temperature is spin-coated on this semiconductor layer at 2,000 rpm, and heat-treated at 100 ° C. for 10 minutes to form an overcoat layer of 1 μm. Thus, a field effect transistor FET-B was produced.
The mobility μ of the field effect transistor FET-B was 1.29 cm 2 / (V · s). The threshold voltage V t is 15V, On / Off ratio was 1.4 × 10 6. Further, when the threshold voltage shift was measured, it was 5.9 V, and the driving stability was lacking.

(実施例3)
表面に厚み300nmの酸化被膜をゲート絶縁部として形成したN型のシリコン支持基板(Sbドープ、抵抗率0.02Ωcm以下、住友金属工業社製)の酸化被膜の全面に、真空蒸着により厚み10nmのクロム及び厚み100nmの金をこの順序で成膜し、エッチングにより、ソース電極、ドレイン電極以外の部分の金膜を除去することにより、長さ(L)10μm、幅(W)500μmのチャネルを有するように、ソース電極及びドレイン電極を形成した。又、この電極と異なる位置の酸化被膜を弗酸/弗化アンモニウム液でエッチングし、むき出しになった部分のシリコン支持基板上に厚み100nmで金を蒸着し、これを通じてゲート電極に電圧を印加した。
(Example 3)
On the entire surface of the oxide film of an N-type silicon support substrate (Sb doped, resistivity 0.02 Ωcm or less, manufactured by Sumitomo Metal Industries) having an oxide film having a thickness of 300 nm formed on the surface as a gate insulating part, a thickness of 10 nm is formed by vacuum deposition. Chromium and gold having a thickness of 100 nm are formed in this order, and a gold film other than the source electrode and the drain electrode is removed by etching to have a channel with a length (L) of 10 μm and a width (W) of 500 μm. Thus, a source electrode and a drain electrode were formed. In addition, an oxide film at a position different from that of this electrode was etched with a hydrofluoric acid / ammonium fluoride solution, and gold was deposited to a thickness of 100 nm on the exposed silicon support substrate, and a voltage was applied to the gate electrode through this. .

次いで、以下の製膜、及び電気特性の評価を、酸素や湿度の影響を避けるために、すべて窒素雰囲気下で行い、前記合成例1で得られたビシクロポルフィリン銅錯体0.8mgをクロロホルム1.25gに溶解した溶液を上記電極を形成した支持基板上に1000rpmでスピンコートした後、120℃に加熱したホットプレートの上に置き、その後15分毎に10℃ずつステップ状に200℃まで昇温し加熱することにより、厚み100nmのベンゾポルフィリン銅錯体からなる有機半導体層を形成し、電界効果トランジスタFET−Aを作製した。   Subsequently, in order to avoid the influence of oxygen and humidity, the following film formation and evaluation of electrical properties were all performed in a nitrogen atmosphere, and 0.8 mg of the bicycloporphyrin copper complex obtained in Synthesis Example 1 was added to chloroform 1. A solution dissolved in 25 g was spin-coated at 1000 rpm on the support substrate on which the electrode was formed, and then placed on a hot plate heated to 120 ° C., and then heated up to 200 ° C. in steps of 10 ° C. every 15 minutes. Then, an organic semiconductor layer made of a benzoporphyrin copper complex having a thickness of 100 nm was formed, and a field effect transistor FET-A was produced.

得られた電界効果トランジスタの移動度μは1.22cm2 /(V・s)、スレショルド電圧Vt は34V、On/Off比は1.8×102 であった。
又、スレショルド電圧シフトの測定を行ったところ、12.6Vであり、駆動安定性に欠けた。
The mobility μ of the obtained field effect transistor was 1.22 cm 2 / (V · s), the threshold voltage V t was 34 V, and the On / Off ratio was 1.8 × 10 2 .
Further, the threshold voltage shift was measured and found to be 12.6 V, and the driving stability was lacking.

(実施例4)
4インチガラスマスクウェハー支持基板(表面研磨、ユニバーサル社製)上に、ネガ型フォトレジストZPN1100(日本ゼオン社製)を用いて、フォトリソグラフィー(リフトオフ法)により、真空度10-6Torrでクロムを100nmの厚さで蒸着を行った後、不要となったレジストパターンを有機溶剤を用いて除去し、更に表面をエキシトラン洗浄液(メルク社製)を用いて超音波洗浄を行うことにより、厚み100nmのクロムのゲート電極をパターンニングした。
Example 4
Using a negative photoresist ZPN1100 (manufactured by ZEON Corporation) on a 4-inch glass mask wafer supporting substrate (surface polishing, manufactured by Universal Corporation), chrome is applied at a degree of vacuum of 10 -6 Torr by photolithography (lift-off method). After vapor deposition with a thickness of 100 nm, an unnecessary resist pattern is removed using an organic solvent, and the surface is further subjected to ultrasonic cleaning using an excitran cleaning solution (manufactured by Merck), to obtain a thickness of 100 nm. A chromium gate electrode was patterned.

この上に、前記合成例4で得られたポリアミド酸を20重量%濃度でN−メチルピロリドンに溶解させ、0.2μmのフィルターでろ過を行ったポリアミド酸溶液を2ml展開し、3,000rpm,120秒間のスピンコートを行い、成膜した後、窒素中で300℃まで徐々に加熱してイミド化を行い、ポリイミドのゲート絶縁層とした。膜厚計(Tencor社製「Alpha−Step500」)で測定した膜厚は900nmであった。この絶縁層のキャパシタンスをアジレントテクノロジー社製電気測定器「4284A」で測定したところ、2.84×10-9F/cm2 であった。 On top of this, the polyamic acid obtained in Synthesis Example 4 was dissolved in N-methylpyrrolidone at a concentration of 20% by weight, and 2 ml of the polyamic acid solution filtered through a 0.2 μm filter was developed. After spin coating for 120 seconds and forming a film, the film was gradually heated to 300 ° C. in nitrogen to perform imidization to obtain a polyimide gate insulating layer. The film thickness measured with a film thickness meter (“Alpha-Step 500” manufactured by Tencor) was 900 nm. The capacitance of this insulating layer was measured with an electric measuring instrument “4284A” manufactured by Agilent Technologies, and found to be 2.84 × 10 −9 F / cm 2 .

このポリイミドのゲート絶縁層上に再びネガ型フォトレジストZPN1100(日本ゼオン社製)を用いて、フォトリソグラフィーにより、真空度10-6Torrでクロムを10nm、金を100nmの厚みで蒸着を行った後、不要となったレジストパターンを有機溶剤を用いて除去し、洗浄することにより、ソース電極及びドレイン電極のパターンニングした。 After a negative photoresist ZPN1100 (manufactured by Nippon Zeon Co., Ltd.) was used again on the gate insulating layer of this polyimide, photolithography was performed to deposit chromium at a thickness of 10 nm and gold at a thickness of 10 −6 Torr. Then, the unnecessary resist pattern was removed using an organic solvent and washed to pattern the source electrode and the drain electrode.

次いで、前記合成例1で得られたビシクロポルフィリン銅錯体を窒素雰囲気下、室温において、クロロホルムに0.7重量%になるように溶解した溶液を上記電極を形成した支持基板上に1,000rpmでスピンコートした後、210℃で5分間加熱処理を行うことによりベンゾポルフィリン銅錯体に変換させ、その上に、更にポリスチレンの10重量%トルエン溶液をオーバーコートし、乾燥させて保護層を形成することにより、電解効果トランジスタFET−Cを作製した。得られた電界効果トランジスタFET−Cの移動度μは1.12cm2 /(V・s)、On/Off比は1.4×102 であった。 Subsequently, a solution obtained by dissolving the bicycloporphyrin copper complex obtained in Synthesis Example 1 in chloroform at 0.7% by weight in chloroform at room temperature under a nitrogen atmosphere on a support substrate on which the electrode is formed at 1,000 rpm. After spin coating, heat treatment is performed at 210 ° C. for 5 minutes to convert to a benzoporphyrin copper complex, and overcoat with a 10% by weight toluene solution of polystyrene, and then dry to form a protective layer. Thus, a field effect transistor FET-C was produced. The mobility μ of the obtained field effect transistor FET-C was 1.12 cm 2 / (V · s), and the On / Off ratio was 1.4 × 10 2 .

比較例1
有機半導体層を、昇華精製したペンタセン(東京化成工業社製)の真空蒸着により100nmの膜厚で形成した以外は、実施例4と同様にして電界効果トランジスタFET−Dを作製した。得られた電界効果トランジスタFET−Dの移動度μは0.20cm2 /(V・s)であった。
その後実施例1と同様にスレショルド電圧シフトの測定を行ったところ、15.1Vであり、駆動安定性に欠けた。
Comparative Example 1
A field effect transistor FET-D was produced in the same manner as in Example 4 except that the organic semiconductor layer was formed to a thickness of 100 nm by vacuum evaporation of sublimated and purified pentacene (manufactured by Tokyo Chemical Industry Co., Ltd.). The mobility μ of the obtained field effect transistor FET-D was 0.20 cm 2 / (V · s).
Thereafter, the threshold voltage shift was measured in the same manner as in Example 1. As a result, it was 15.1 V, and the driving stability was lacking.

比較例2
有機半導体層形成用材料として、合成例2で得られた下記構造のビシクロポルフィリンをクロロベンゼン溶液として用いたこと、及び、210℃で10分間加熱処理してベンゾポルフィリンに変換させたこと、以外は、実施例1と同様にして電解効果トランジスタFET−Eを作製した。得られた電界効果トランジスタFET−Eの移動度μは0.01cm2 /(V・s)であった。
Comparative Example 2
As a material for forming an organic semiconductor layer, except that the bicycloporphyrin having the following structure obtained in Synthesis Example 2 was used as a chlorobenzene solution, and was converted to benzoporphyrin by heat treatment at 210 ° C. for 10 minutes, A field effect transistor FET-E was produced in the same manner as in Example 1. The mobility μ of the obtained field effect transistor FET-E was 0.01 cm 2 / (V · s).

Figure 2006165533
Figure 2006165533

比較例3
実施例4において、ソース電極、ドレイン電極の形成方法をネガ型フォトレジストZPN1100(日本ゼオン社製)を用いて、フォトリソグラフィー(リフトオフ法)に変更し、さらに合成例1で得られたビシクロポルフィリン銅錯体に変えて、合成例3で得られたビシクロポルフィリン銅錯体に変更した他は、実施例4と同様にして、電界効果トランジスタを作成した。移動度は0.02cm2 /(V・s)であった。
上記実施例、比較例の結果を下表にまとめて示す。
Comparative Example 3
In Example 4, the formation method of the source electrode and the drain electrode was changed to photolithography (lift-off method) using a negative photoresist ZPN1100 (manufactured by Nippon Zeon Co., Ltd.), and the bicycloporphyrin copper obtained in Synthesis Example 1 was used. A field effect transistor was produced in the same manner as in Example 4 except that the complex was changed to the bicycloporphyrin copper complex obtained in Synthesis Example 3 instead of the complex. The mobility was 0.02 cm 2 / (V · s).
The results of the above examples and comparative examples are summarized in the following table.

Figure 2006165533
Figure 2006165533

更に、前記実施例1〜4及び比較例1〜2で得られた電界効果トランジスタA〜Eをそれぞれ、LCD、PD、DPの3種の表示デバイスの駆動回路として用いたときのV/Von値を前記式(2)を用いて算出した結果を表1に示した。この結果より、実施例1〜4の電界効果トランジスタA〜C及びFにおいては、LCD駆動においても、V/Von≧0.99が達成されていることが明らかである。 Further, V / V on when the field effect transistors A to E obtained in Examples 1 to 4 and Comparative Examples 1 to 2 are used as driving circuits for three types of display devices of LCD, PD, and DP, respectively. Table 1 shows the result of calculating the value using the formula (2). From this result, it is clear that in the field effect transistors A to C and F of Examples 1 to 4, V / V on ≧ 0.99 is achieved even in LCD driving.

Figure 2006165533
Figure 2006165533

本発明の電界効果トランジスタは、例えば、電子デバイスを用いる広い産業分野において使用することができる。具体例としては、液晶表示素子、高分子分散型液晶表示素子、電子ペーパー、有機LED表示素子、電気泳動表示素子、無機EL表示素子、エレクトロクロミック素子等のディスプレイのアクティブマトリクスとして用いることができる他、ICタグ、ICチップ、センサ等にも用いることができる。   The field effect transistor of the present invention can be used, for example, in a wide industrial field using an electronic device. Specific examples include an active matrix of a display such as a liquid crystal display element, a polymer dispersed liquid crystal display element, electronic paper, an organic LED display element, an electrophoretic display element, an inorganic EL display element, and an electrochromic element. It can also be used for IC tags, IC chips, sensors and the like.

本発明の電界効果トランジスタにおける横型電界効果トランジスタ(FET)の実施例を示す縦断面図である。It is a longitudinal cross-sectional view which shows the Example of the horizontal type field effect transistor (FET) in the field effect transistor of this invention. 本発明の電界効果トランジスタにおける静電誘導トランジスタ(SIT)の実施例を示す縦断面図である。It is a longitudinal cross-sectional view which shows the Example of the static induction transistor (SIT) in the field effect transistor of this invention. 移動度μの異なる有機半導体部を有する電界効果トランジスタを、液晶(LCD)、Paper Display(PD)、Digital Paper(DP)の3種の表示デバイスに用いたときの、表示ピクセルの駆動電圧(Von)に対する表示ピクセルに印加される電圧(V)の比(V/Von)の値を示すグラフである。When a field effect transistor having an organic semiconductor portion having a different mobility μ is used in three types of display devices of a liquid crystal (LCD), a paper display (PD), and a digital paper (DP), the driving voltage (V It is a graph which shows the value (V / Von ) of voltage (V) applied to the display pixel with respect to on ). 実施例1で用いたビシクロポルフィリン銅錯体の、120〜180℃の温度での吸収スペクトルである。2 is an absorption spectrum of the bicycloporphyrin copper complex used in Example 1 at a temperature of 120 to 180 ° C. FIG.

符号の説明Explanation of symbols

1 支持基板
2 ゲート電極
3 ゲート絶縁部
4 有機半導体部
5 ソース電極
6 ドレイン電極
DESCRIPTION OF SYMBOLS 1 Support substrate 2 Gate electrode 3 Gate insulation part 4 Organic-semiconductor part 5 Source electrode 6 Drain electrode

Claims (8)

ゲート絶縁部、有機半導体部、並びにソース電極及びドレイン電極とを含有する電界効果トランジスタであって、有機半導体部が有機半導体溶液を用いて形成され、且つ、該有機半導体部の移動度が1.0cm2 /(V・s)以上であることを特徴とする電界効果トランジスタ。 A field effect transistor including a gate insulating part, an organic semiconductor part, and a source electrode and a drain electrode, wherein the organic semiconductor part is formed using an organic semiconductor solution, and the mobility of the organic semiconductor part is 1. A field-effect transistor characterized by being 0 cm 2 / (V · s) or more. 70℃でゲート絶縁部中の電界強度が100±5MV/mになるような電圧をゲートに5.0±0.1時間印加したときの、スレショルド電圧の変化が5V以内であることを特徴とする請求項1に記載の電界効果トランジスタ。   The threshold voltage change is within 5 V when a voltage at which the electric field strength in the gate insulating portion becomes 100 ± 5 MV / m at 70 ° C. is applied to the gate for 5.0 ± 0.1 hours. The field effect transistor according to claim 1. 有機半導体部に、環状アザアヌレン化合物を含む請求項1又は2に記載の電界効果トランジスタ。   The field effect transistor according to claim 1, wherein the organic semiconductor part contains a cyclic azaannulene compound. 有機半導体部に、ポルフィリン系またはフタロシアニン系化合物を含む請求項1又は2に記載の電界効果トランジスタ。   The field effect transistor according to claim 1 or 2, wherein the organic semiconductor portion contains a porphyrin-based or phthalocyanine-based compound. 有機半導体部に、有機半導体前駆体から変換した有機半導体を含む請求項1〜4いずれか一項に記載の電界効果トランジスタ。   The field effect transistor according to claim 1, wherein the organic semiconductor portion includes an organic semiconductor converted from an organic semiconductor precursor. オーバーコート層を有する請求項1〜5いずれか一項に記載の電界効果トランジスタ。   The field effect transistor according to claim 1, further comprising an overcoat layer. ゲート絶縁部に高分子材料を含む請求項1〜6のいずれか一項に記載の電界効果トランジスタ。   The field effect transistor according to claim 1, wherein the gate insulating part contains a polymer material. 請求項1〜7のいずれか一項に記載の電界効果トランジスタを用いた表示素子。   The display element using the field effect transistor as described in any one of Claims 1-7.
JP2005326084A 2004-11-11 2005-11-10 Field effect transistor Pending JP2006165533A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005326084A JP2006165533A (en) 2004-11-11 2005-11-10 Field effect transistor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004327627 2004-11-11
JP2005326084A JP2006165533A (en) 2004-11-11 2005-11-10 Field effect transistor

Publications (1)

Publication Number Publication Date
JP2006165533A true JP2006165533A (en) 2006-06-22

Family

ID=36667144

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005326084A Pending JP2006165533A (en) 2004-11-11 2005-11-10 Field effect transistor

Country Status (1)

Country Link
JP (1) JP2006165533A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006303423A (en) * 2005-03-25 2006-11-02 Mitsubishi Chemicals Corp Field effect transistor
JP2008066718A (en) * 2006-08-11 2008-03-21 Nissan Chem Ind Ltd Gate insulating film and organic transistor
WO2009034971A1 (en) 2007-09-12 2009-03-19 Fujifilm Corporation Process for production of desubstituted compounds, organic semiconductor film and process for production of the film
WO2010013621A1 (en) * 2008-07-30 2010-02-04 住友化学株式会社 Semiconductor device manufacturing method and semiconductor device
JP2011171524A (en) * 2010-02-19 2011-09-01 National Institute For Materials Science Contact structure of organic semiconductor device, organic semiconductor device, and method of fabricating the same
US8178397B2 (en) 2004-11-11 2012-05-15 Mitsubishi Chemical Corporation Field effect transistor
US8969871B2 (en) 2009-04-10 2015-03-03 Mitsubishi Chemical Corporation Field-effect transistor, processes for producing the same, and electronic device using the same

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003502874A (en) * 1999-06-21 2003-01-21 ケンブリッジ ユニバーシティ テクニカル サービシズ リミティド Arrayed polymer for organic TFT
WO2003016599A1 (en) * 2001-08-09 2003-02-27 Asahi Kasei Kabushiki Kaisha Organic semiconductor element
JP2003304014A (en) * 2002-04-08 2003-10-24 Mitsubishi Chemicals Corp Organic electronic device and its manufacturing method
JP2004118132A (en) * 2002-09-30 2004-04-15 Hitachi Ltd Direct-current driven display device
JP2004256532A (en) * 2003-02-05 2004-09-16 Asahi Kasei Corp Polyacene compound and method for synthesizing the same
JP2004273677A (en) * 2003-03-07 2004-09-30 Konica Minolta Holdings Inc Organic thin film transistor element and its manufacturing method
JP2004349319A (en) * 2003-05-20 2004-12-09 Canon Inc Field effect organic transistor
JP2005289054A (en) * 2004-03-11 2005-10-20 Canon Inc Substrate, electric conductive substrate, finely structured substrate, organic electric field effective transistor and manufacturing method for them

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003502874A (en) * 1999-06-21 2003-01-21 ケンブリッジ ユニバーシティ テクニカル サービシズ リミティド Arrayed polymer for organic TFT
WO2003016599A1 (en) * 2001-08-09 2003-02-27 Asahi Kasei Kabushiki Kaisha Organic semiconductor element
JP2003304014A (en) * 2002-04-08 2003-10-24 Mitsubishi Chemicals Corp Organic electronic device and its manufacturing method
JP2004118132A (en) * 2002-09-30 2004-04-15 Hitachi Ltd Direct-current driven display device
JP2004256532A (en) * 2003-02-05 2004-09-16 Asahi Kasei Corp Polyacene compound and method for synthesizing the same
JP2004273677A (en) * 2003-03-07 2004-09-30 Konica Minolta Holdings Inc Organic thin film transistor element and its manufacturing method
JP2004349319A (en) * 2003-05-20 2004-12-09 Canon Inc Field effect organic transistor
JP2005289054A (en) * 2004-03-11 2005-10-20 Canon Inc Substrate, electric conductive substrate, finely structured substrate, organic electric field effective transistor and manufacturing method for them

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8178397B2 (en) 2004-11-11 2012-05-15 Mitsubishi Chemical Corporation Field effect transistor
JP2006303423A (en) * 2005-03-25 2006-11-02 Mitsubishi Chemicals Corp Field effect transistor
JP2008066718A (en) * 2006-08-11 2008-03-21 Nissan Chem Ind Ltd Gate insulating film and organic transistor
WO2009034971A1 (en) 2007-09-12 2009-03-19 Fujifilm Corporation Process for production of desubstituted compounds, organic semiconductor film and process for production of the film
WO2010013621A1 (en) * 2008-07-30 2010-02-04 住友化学株式会社 Semiconductor device manufacturing method and semiconductor device
JP2010034343A (en) * 2008-07-30 2010-02-12 Sumitomo Chemical Co Ltd Method for manufacturing semiconductor device and semiconductor device
CN102105988A (en) * 2008-07-30 2011-06-22 住友化学株式会社 Semiconductor device manufacturing method and semiconductor device
US8969871B2 (en) 2009-04-10 2015-03-03 Mitsubishi Chemical Corporation Field-effect transistor, processes for producing the same, and electronic device using the same
JP2011171524A (en) * 2010-02-19 2011-09-01 National Institute For Materials Science Contact structure of organic semiconductor device, organic semiconductor device, and method of fabricating the same

Similar Documents

Publication Publication Date Title
KR101192615B1 (en) Field effect transistor
US8304283B2 (en) Method for producing organic electronic device including converting a precursor for a semiconductor layer
CN106663736B (en) Photopatternable composition, patterned high dielectric thin film dielectric and related devices
JP2005328030A (en) Ink for manufacturing semiconductor device, and method for manufacturing semiconductor device by using the ink
JP2003304014A (en) Organic electronic device and its manufacturing method
JP2003304014A5 (en)
JP2006165533A (en) Field effect transistor
JP2004006750A (en) Organic semiconductor material and organic electronic device
JP6558777B2 (en) Organic compounds and their uses
US20120104366A1 (en) Surface-treated substrate for an inkjet printer
JP2005072569A (en) Organic fet
JP2006303423A (en) Field effect transistor
JP2008226959A (en) Organic field-effect transistor and manufacturing method therefor
JP4961660B2 (en) Field effect transistor using copper porphyrin compound
JP2015199716A (en) Polycyclic fused ring compound, organic semiconductor material, organic semiconductor device, and organic transistor
JP2004179249A (en) Organic semiconductor material, organic electronic device using the same and manufacturing method of the device
JP5023630B2 (en) Method for manufacturing organic semiconductor element
JP4973689B2 (en) Organic semiconductor material, manufacturing method thereof, and organic electronic device
JP4506228B2 (en) Organic field effect transistor, display element and electronic paper
JP5012783B2 (en) Organic electronic device and manufacturing method thereof
JP2005158765A (en) Field effect organic transistor and manufacturing method thereof
JP2007012986A (en) Organic semiconductor device
JP4736352B2 (en) Field effect transistor
JP2010165930A (en) Organic thin-film transistor, manufacturing method thereof and device equipped with the same
JP4934972B2 (en) Field effect transistor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081006

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20081006

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120104

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120424