JP2006165173A - 半導体装置の製造装置および製造方法 - Google Patents
半導体装置の製造装置および製造方法 Download PDFInfo
- Publication number
- JP2006165173A JP2006165173A JP2004352766A JP2004352766A JP2006165173A JP 2006165173 A JP2006165173 A JP 2006165173A JP 2004352766 A JP2004352766 A JP 2004352766A JP 2004352766 A JP2004352766 A JP 2004352766A JP 2006165173 A JP2006165173 A JP 2006165173A
- Authority
- JP
- Japan
- Prior art keywords
- reaction chamber
- gas
- exhaust
- wafer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Chemical Vapour Deposition (AREA)
- Drying Of Semiconductors (AREA)
Abstract
【課題】 面内の加工形状差をより低減することを可能にする。
【解決手段】 内部に被処理基板12が載置されプラズマ処理を行う反応室11と、反応室に処理用ガスを導入する導入ライン13、14と、反応室内の処理用ガスに高周波電力を印加してプラズマを発生させる高周波電力システム32、34と、反応室内のガスを排気する複数の排気ライン16、17とを備え、複数の排気ラインのうちの少なくとも1つは、被処理基板の直上の反応室の上壁に設けられている。
【選択図】 図1
【解決手段】 内部に被処理基板12が載置されプラズマ処理を行う反応室11と、反応室に処理用ガスを導入する導入ライン13、14と、反応室内の処理用ガスに高周波電力を印加してプラズマを発生させる高周波電力システム32、34と、反応室内のガスを排気する複数の排気ライン16、17とを備え、複数の排気ラインのうちの少なくとも1つは、被処理基板の直上の反応室の上壁に設けられている。
【選択図】 図1
Description
本発明は、半導体装置の製造装置および製造方法に関する。
近年の半導体装置の製造においては更なる低コスト化を目指した基板の大口径化が進んでいる。すなわち、1ウェハーあたりのチップ数を増加させ、1チップあたりのコストを低減させることが進んでいる。
しかし、半導体装置の製造における各処理のウェハー面内の均一性が悪化すれば逆に歩留まり低下を招くこととなる為、ウェハー面内の均一性を上げることは必須の課題となっている。
基板の大口径化に際して特に面内の均一性維持が困難である工程として、プラズマを用いるドライエッチングやアッシング、又はプラズマCVDなどが挙げられる。プラズマを用いる工程の面内均一性に関連する要素としては様々なパラメータが考えられるがそのうちの一つとしてガス流れの不均一に起因したレジデンスタイムの面内の不均一が挙げられる。特に反応性ガスを用いたドライエッチングにおいてはこのレジデンスタイムは加工形状に大きな影響を及ぼす。
ちなみにレジデンスタイムはガス分子、ラジカル、反応生成物分子などの反応室内の滞在時間をあらわす。例としてフルオロカーボン系ガスを用いたドライエッチングの反応生成物分子を考えると、シリコン酸化膜に対してCHF3ガスを用いてエッチングを行った場合、反応生成物としてSiFxが生成される。SiF4は蒸気圧が高いため容易に気相中に除去されるが、実際にはSiFやSiF2からなる分子も生成され、これらはある確率でパターン側壁などに再付着し、CHF3ガスから供給されるCFxラジカルと共に堆積膜を形成し、その結果加工形状がテーパ形状となる。よって、SiFxの滞在時間を短くしてすばやく排気することによって加工形状を垂直にすることが可能である。
しかし、大口径化した従来のエッチングチャンバーにおいて、特にナローギャップの平行平板型RIE装置においては、通常ガスは天板からシャワーヘッドを通じてウェハー全面に供給されるが、排気はウェハー端部からのみ行われる。つまり、反応生成物もウェハー中央部からウェハー端部に向けて流れることとなる。するといくら排気性能を上げて反応生成物のレジデンスタイムを下げても、ウェハー端部での反応生成物の量が増加することとなり、結果としてウェハー端部近傍で加工形状がテーパ形状になる問題が生じる。言い換えればウェハー径が200mmから300mmになった場合、ウェハー中央部で生成した反応生成物分子はウェハー半径方向に100mmから150mm移動することになり、当然ウェハーに付着する可能性が増加することとなる。すなわち、ウェハー上で例えば13.56MHzの高周波電力の印加によってプラズマを生成し、ドライエッチングを行う場合、ウェハー端部にはウェハー中央部からの反応生成物も流れてくる為に反応生成物の量が多くなる。
例えば、半導体基板上にシリコン酸化膜が堆積され、レジストがパターニングされており、このレジストをマスクとしてシリコン酸化膜をエッチングしている場合を考える。この場合、エッチングされるシリコン酸化膜およびレジストの側部には反応生成物に起因する堆積物とエッチングガスからのフルオロカーボン供給に起因する堆積物の両方が付着し、この堆積膜の付着によってシリコン酸化膜の側部がテーパー形状となる。ここでウェハーの中央部と端部を比較すると、これらの堆積物はガスの流れから考えて特にウェハー端部において多くなる。つまりウェハー端部においてテーパー形状が発生しやすくなり、全体としてウェハー面内の形状差を生じることとなる。
このような現象を少しでも改善する為、導入ガスのガス流量をウェハー中央部と端部において変化させる導入ガス2系統化が既に提案されている(例えば、特許文献1参照)。この技術を用いてウェハー端部での導入ガスを増加させた場合には当然ウェハー端部でのレジデンスタイムが短くなる。このため、反応生成物の排気効率も向上すると考えられる。しかし、ウェハー中央部からの反応生成物の供給は無くなるわけではなく、その結果ウェハーの中央部と端部の形状差は残ることとなる。
このようにウェハーの中央部と端部の形状差は容易に改善できるものではなく、増して大口径化した場合にはさらに深刻な問題となる。
以上説明したように、近年の半導体装置の製造においては更なる低コスト化を目指した基板の大口径化が進んでおり、特にプラズマを用いたドライエッチング工程においては面内の加工形状差を低減することが非常に困難となってきている。
特開2002−64084号公報
本発明は、面内の加工形状差をより低減することのできる半導体装置の製造装置および製造方法を提供することを目的とする。
本発明の第1の態様による半導体装置の製造装置は、内部に被処理基板が載置されプラズマ処理を行う反応室と、前記反応室に処理用ガスを導入する導入ラインと、前記反応室内の前記処理用ガスに高周波電力を印加してプラズマを発生させる高周波電力システムと、前記反応室内のガスを排気する複数の排気ラインとを備え、前記複数の排気ラインのうちの少なくとも1つは、前記被処理基板の直上の前記反応室の上壁に設けられていることを特徴とする。
また、本発明の第2の態様による半導体装置の製造方法は、反応室の上壁に設けられた導入ラインから処理用ガスを導入し、前記処理用ガスに高周波電力を印加してプラズマ化して、前記反応室内に載置される被処理基板にプラズマ処理を行うとともに、前記被処理基板の直上の前記反応室の前記上壁および前記反応室の上壁以外に設けられた排気ラインから前記反応室内のガスを排気することを特徴とする。
本発明によれば、排気ラインを2系統以上設けたことにより、ウェハー面内の加工形状差を低減することができる。
以下、本発明の実施形態を図面を参照して説明する。
(第1実施形態)
本発明の第1実施形態による半導体装置の製造装置を図1および図2を参照して詳細に説明する。
本発明の第1実施形態による半導体装置の製造装置を図1および図2を参照して詳細に説明する。
本実施形態の製造装置は、ドライエッチング装置であって、図1にその構成を示す。本実施形態の製造装置は、プラズマ処理を行う真空反応室11を備えており、この真空反応室11の上壁の中央部に第1のガス導入ライン13が、周辺部に第2のガス導入ライン14が設けられている。そして、真空反応室11の上壁の第1のガス導入ライン13と第2のガス導入ライン14との間の領域には排気ライン17が設けられている。また、真空反応室11の側壁の下部にも排気ライン16が設けられている。なお、少なくとも第1および第2のガス導入ライン13、14と真空反応室11との接続部には、ガスを分散させるシャワーヘッド15が設けられている。
また、真空反応室11内にはウェハー12を支持するサセプタ18と、プラズマの広がりを抑えるバッフル板19が設けられている。また、サセプタ18にはコンデンサ32を介して高周波電源34が接続されており、この高周波電源34より高周波電力を印加することによって真空反応室11にプラズマを生成させる。
本実施形態の製造装置においては、ガス導入ラインが真空反応室11の上壁の中央部に設けられた第1のガス導入ライン13と、周辺部に設けられた第2のガス導入ライン14の2系統であるとともに、排気ラインが真空反応室11の上壁に設けられた排気ライン17と、側壁に設けられた排気ライン16の2系統となっている。このため、従来の場合と異なり、ウェハー12の真上からも排気を行う構成となっている。なお、排気ライン16は真空反応室11の側壁に設けたが、真空反応室11の底部に設けてもよい。
次に、本実施形態の製造装置における、反応生成物の流れと、導入ガスの流れ、およびガスの排気の流れを図2に示す。真空反応室11の上壁の中央部に設けられた第1のガス導入ライン13および周辺部に設けられた第2のガス導入ライン14からエッチングガス2が導入されるととともに、高周波電源34よりサセプタ18を介して高周波電力が印加されることにより真空反応室11内にプラズマが発生し、このプラズマによってウェハー12がエッチングされる。このとき、ウェハー12の中央部からの反応生成物が矢印20に示すように、ウェハー12の端部からの反応生成物が矢印21に示すように流れるとともに、ウェハー12の中央部においては排気ガスが矢印24に示すように流れて排気ライン17から、ウェハー12の周辺部においては排気ガスが矢印25に示すように流れて排気ライン16から排気される。
このように、本実施形態においては、ウェハー12の中央部からの排気24によって、ウェハー12の中央部からの反応生成物の少なくとも一部が排気されることになり、ウェハー12の端部への反応生成物の流れが減少する。このため、ウェハー12の中央部からの反応生成物の流入に起因したウェハー12の端部の加工パターンの側壁への堆積膜の生成が抑えられることとなり、ウェハー面内の加工形状差が改善される。
なお、本実施形態において、さらに第1のガス導入ライン13と、第2のガス導入ライン14での導入ガス流量に差を設けることによってウェハー12の面内のレジデンスタイムを制御し、ウェハー面内の加工形状差をより低減するようにしてもよい。
(第2実施形態)
次に、本発明の第2実施形態による半導体装置の製造装置を図3を参照して詳細に説明する。
次に、本発明の第2実施形態による半導体装置の製造装置を図3を参照して詳細に説明する。
本実施形態による製造装置は、ドライエッチング装置であって、その構成を図3に示す。本実施形態の製造装置は、第1実施形態の製造装置において、排気ライン16、17にガスの排気量を制御する制御弁としての圧力制御バルブ40、41をそれぞれ設けた構成となっている。
このように、圧力制御バルブ40、41を設けたことにより、ガス排気量をウェハー12の中央部と端部で独立に制御することが可能となり、ウェハー面内の反応生成物の流れ、導入ガスの流れをより詳細に制御することができる。これにより、ウェハー面内の加工形状差をより低減することができる。
なお、第1および第2実施形態においては、ガスの導入ラインを2系統、排気ラインを2系統としているが、これを発展させてそれぞれを3系統以上にすることも当然可能であり、ウェハー面内の形状をより精密に制御することができる。
上記第1および第2実施形態において、ガス導入ライン13、14に接続される、シャワーヘッド15に設けられたガス導入口、および排気ライン17に接続される、シャワーヘッド15に設けられた排気口の配置の一例を図4に示す。図4に示す例においては、同心円状に領域を分け、中央部の第1の領域には複数(図4では4個)のガス導入口が設けられ、第1の領域を取り囲む第2領域には複数個の排気口が設けられ、第2領域を取り囲む第3の領域には複数個のガス導入口が設けられ、このように複数個のガス導入口が設けられた領域と、複数個の排気口が設けられた領域が交互に配置された構成となっている。同一の領域に配置されたガス導入口または排気口は同じガス導入ラインまたは排気ラインに接続されるように構成され、、つまりは真空反応室11の上壁に3つのガス導入ラインと3つの排気ラインを設けることを想定している。
また、シャワーヘッド15に設けられたガス導入口と排気口の配置の他の例を図5に示す。図5においては、中央にガス導入口が1個設けられた第1の領域があり、第1の領域を取り囲むように複数の排気口が設けられた第2の領域があり、第2の領域を取り囲むように、複数のガス導入口が設けられた第3の領域がある構成となっている。第1の領域ではガス導入口は半径方向に多重となるように設けてもよい。また、第2の領域に設けられた排気口は同一の排気ラインに接続され、第3の領域に設けられたガス導入口は同一のガス導入ラインに接続されるように構成される。
なお、領域の数、面積およびガス導入口、排気口の数、またその大きさには何の制約もなく、図4および図5に示す例はあくまで一例である。各領域ではガス導入口または排気口は半径方向に一重または多重となるように設けてもよく、それらが設けられる位置も任意に変更することが可能である。
さらに、第1および第2の実施形態においては、本発明をドライエッチング処理に適用した例を示したが、アッシング処理やCVD処理などの他のプラズマ処理に適用することもでき、本発明の主旨を逸脱しない範囲で適宜変形して実施することが可能である。
11 真空反応室
12 ウェハー
13 ガス導入ライン
14 ガス導入ライン
16 排気ライン
17 排気ライン
12 ウェハー
13 ガス導入ライン
14 ガス導入ライン
16 排気ライン
17 排気ライン
Claims (5)
- 内部に被処理基板が載置されプラズマ処理を行う反応室と、前記反応室に処理用ガスを導入する導入ラインと、前記反応室内の前記処理用ガスに高周波電力を印加してプラズマを発生させる高周波電力システムと、前記反応室内のガスを排気する複数の排気ラインとを備え、前記複数の排気ラインのうちの少なくとも1つは、前記被処理基板の直上の前記反応室の上壁に設けられていることを特徴とする半導体装置の製造装置。
- 前記導入ラインは複数個設けられていることを特徴とする請求項1記載の半導体装置の製造装置。
- 前記複数の排気ラインのそれぞれに、ガスの排気量を制御する制御弁が設けられていることを特徴とする請求項1または2記載の半導体装置の製造装置。
- 前記被処理基板の直上の前記反応室の上壁の中央部の第1領域に第1の導入ラインが設けられ、前記第1領域を取り囲む第2領域に前記複数の排気ラインのうちの少なくとも1つが設けられ、前記第2領域を取り囲む第3領域に第2の導入ラインが設けられていることを特徴とする請求項2または3記載の半導体装置の製造装置。
- 反応室の上壁に設けられた導入ラインから処理用ガスを導入し、前記処理用ガスに高周波電力を印加してプラズマ化して、前記反応室内に載置される被処理基板にプラズマ処理を行うとともに、前記被処理基板の直上の前記反応室の前記上壁および前記反応室の上壁以外に設けられた排気ラインから前記反応室内のガスを排気することを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004352766A JP2006165173A (ja) | 2004-12-06 | 2004-12-06 | 半導体装置の製造装置および製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004352766A JP2006165173A (ja) | 2004-12-06 | 2004-12-06 | 半導体装置の製造装置および製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006165173A true JP2006165173A (ja) | 2006-06-22 |
Family
ID=36666854
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004352766A Pending JP2006165173A (ja) | 2004-12-06 | 2004-12-06 | 半導体装置の製造装置および製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006165173A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009149989A (ja) * | 2007-12-24 | 2009-07-09 | Kc Tech Co Ltd | 薄膜蒸着装置および薄膜蒸着方法 |
JP2010157736A (ja) * | 2008-12-29 | 2010-07-15 | Kc Tech Co Ltd | 原子層蒸着装置 |
JP2011071168A (ja) * | 2009-09-24 | 2011-04-07 | Tokyo Electron Ltd | プラズマ処理装置及びシャワーヘッド |
KR101056219B1 (ko) * | 2008-03-14 | 2011-08-11 | 도쿄엘렉트론가부시키가이샤 | 샤워헤드 및 기판 처리 장치 |
KR101056242B1 (ko) | 2008-03-19 | 2011-08-11 | 도쿄엘렉트론가부시키가이샤 | 샤워헤드 및 기판 처리 장치 |
-
2004
- 2004-12-06 JP JP2004352766A patent/JP2006165173A/ja active Pending
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009149989A (ja) * | 2007-12-24 | 2009-07-09 | Kc Tech Co Ltd | 薄膜蒸着装置および薄膜蒸着方法 |
TWI409356B (zh) * | 2007-12-24 | 2013-09-21 | K C Tech Co Ltd | 一種薄膜沈積裝置及其沈積方法 |
KR101056219B1 (ko) * | 2008-03-14 | 2011-08-11 | 도쿄엘렉트론가부시키가이샤 | 샤워헤드 및 기판 처리 장치 |
US8236106B2 (en) | 2008-03-14 | 2012-08-07 | Tokyo Electron Limited | Shower head and substrate processing apparatus |
KR101056242B1 (ko) | 2008-03-19 | 2011-08-11 | 도쿄엘렉트론가부시키가이샤 | 샤워헤드 및 기판 처리 장치 |
US8366828B2 (en) | 2008-03-19 | 2013-02-05 | Tokyo Electron Limited | Shower head and substrate processing apparatus |
JP2010157736A (ja) * | 2008-12-29 | 2010-07-15 | Kc Tech Co Ltd | 原子層蒸着装置 |
US8968476B2 (en) | 2008-12-29 | 2015-03-03 | K.C. Tech Co., Ltd. | Atomic layer deposition apparatus |
JP2011071168A (ja) * | 2009-09-24 | 2011-04-07 | Tokyo Electron Ltd | プラズマ処理装置及びシャワーヘッド |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100382784B1 (ko) | 반도체 기판의 양측 에칭을 위한 시스템 및 방법 | |
JP2023025029A (ja) | 前駆体の流れを改善する半導体処理チャンバ | |
JP5377587B2 (ja) | アンテナ、プラズマ処理装置及びプラズマ処理方法 | |
CN102473634B (zh) | 等离子体处理装置和等离子体处理方法 | |
US20150214066A1 (en) | Method for material removal in dry etch reactor | |
KR101565174B1 (ko) | 기판 처리 방법 | |
KR101224143B1 (ko) | 플라즈마 식각 장치 | |
JP2006203210A (ja) | 半導体プラズマ処理装置及び方法 | |
TWI782002B (zh) | 具有靈活的晶圓溫度控制之靜電夾頭 | |
US20190145002A1 (en) | Showerhead and substrate processing device including the same | |
JP2019110346A (ja) | 半導体被加工物を加工する装置 | |
TWI810272B (zh) | 具有交錯的氣體供給和去除之氣體分配模組及使用方法 | |
KR20210037318A (ko) | 기판 처리 장치와 방법, 그 처리 방법을 이용한 반도체 소자 제조방법 | |
JP2021077808A (ja) | プラズマ処理装置 | |
KR20190002326A (ko) | 플라즈마 에칭 방법 및 플라즈마 에칭 장치 | |
US20230402261A1 (en) | Uniform in situ cleaning and deposition | |
JP2006165173A (ja) | 半導体装置の製造装置および製造方法 | |
KR20150032662A (ko) | 플라즈마 처리 장치 및 플라즈마 처리 방법 | |
JP5568608B2 (ja) | プラズマ処理装置 | |
US20010009177A1 (en) | Systems and methods for two-sided etch of a semiconductor substrate | |
JP4608827B2 (ja) | プラズマ処理装置及びプラズマ処理方法 | |
JP7418632B2 (ja) | プラズマ処理装置 | |
JP2006253222A (ja) | エッチング方法及びエッチング装置 | |
JP2024012061A (ja) | 基板処理装置及び基板処理方法 | |
JP2008060236A (ja) | プラズマ処理装置及びプラズマ処理方法 |