JP2006165117A - Substrate with built-in resistive element and its manufacturing method - Google Patents
Substrate with built-in resistive element and its manufacturing method Download PDFInfo
- Publication number
- JP2006165117A JP2006165117A JP2004351729A JP2004351729A JP2006165117A JP 2006165117 A JP2006165117 A JP 2006165117A JP 2004351729 A JP2004351729 A JP 2004351729A JP 2004351729 A JP2004351729 A JP 2004351729A JP 2006165117 A JP2006165117 A JP 2006165117A
- Authority
- JP
- Japan
- Prior art keywords
- resistance
- film
- resistance value
- substrate
- value change
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
Abstract
Description
本発明は、複数の抵抗素子を内蔵する抵抗素子内蔵基板に関し、特に、従来より抵抗素子の抵抗値の精度が高く、プリント配線板に適した抵抗素子内蔵基板に関する。 The present invention relates to a resistor element-embedded substrate that includes a plurality of resistor elements, and more particularly to a resistor element-embedded substrate that has a higher resistance value accuracy than conventional ones and is suitable for a printed wiring board.
近年、携帯電話やデジタルカメラなどの機器の小型化と軽量化が進むにつれて、プリント配線板に実装する素子においては、素子の小型化や素子同士の間隔の削減といった従来の実装技術では対応が難しくなり、これら素子をプリント配線板内に内蔵した多層プリント配線板への期待が高まっている。受動素子（キャパシタ、抵抗、インダクタ）は既存のチップ素子を埋め込めば機器メーカーが必要とする特性を比較的容易に満たすことができるが、素子を内蔵した基板が厚くなってしまうという問題点がある。そのため、薄い部品や薄膜素子で十分に特性を満たすことができる方法の開発などが急がれている。 In recent years, as devices such as mobile phones and digital cameras have become smaller and lighter, it is difficult for conventional devices to be mounted on printed wiring boards using conventional mounting technologies such as reducing the size of devices and reducing the distance between devices. Thus, there is an increasing expectation for a multilayer printed wiring board in which these elements are incorporated in the printed wiring board. Passive elements (capacitors, resistors, inductors) can satisfy the characteristics required by device manufacturers relatively easily by embedding existing chip elements, but there is a problem that the substrate containing the elements becomes thick. . Therefore, development of a method capable of sufficiently satisfying characteristics with thin parts and thin film elements is urgently required.
プリント配線板内部に抵抗素子を作り込む方法としては、銅箔上に金属薄膜で抵抗層を形成する方法、絶縁基板上にめっきで形成する方法、抵抗性の厚膜ポリマーを印刷する方法などがある。これらの方法の中から、抵抗値、精度、形状、価格などから用途に応じて形成方法を選択していく必要がある。厚膜ポリマーを印刷する方法では、高抵抗なものを形成できるが、微細な寸法になると形成が困難である。金属材料を用いた薄膜タイプは、厚膜タイプに比べ、抵抗値範囲が低抵抗に制約されるが、小さなサイズで高精度に形成できる。 As a method of creating a resistance element inside a printed wiring board, a method of forming a resistance layer with a metal thin film on a copper foil, a method of forming a plating on an insulating substrate, a method of printing a resistive thick film polymer, etc. is there. From these methods, it is necessary to select a forming method according to the application from the resistance value, accuracy, shape, price, and the like. In the method of printing a thick film polymer, it is possible to form a high-resistance material, but it is difficult to form a fine size. The thin film type using a metal material is restricted to a low resistance range as compared with the thick film type, but can be formed with a small size and high accuracy.
銅箔上に金属薄膜で抵抗層を形成した材料には、Ｏｍｅｇａ ＴｅｃｈｎｏｌｏｇｉｅｓのＯｍｅｇａ−Ｐｌｙがある（例えば、特許文献１参照）。この材料は、銅箔上に電解ニッケル、リンめっきにより薄膜抵抗層を形成したものを絶縁基板上に積層形成したものである。銅箔と薄膜抵抗層を一括エッチングして配線形成し、所定の配線部をエッチングし、下の抵抗層を露出させることにより、抵抗体を形成する。しかしこの構成では、同一の抵抗膜を使用するため、抵抗素子の抵抗値を変化させる場合には、抵抗の長さと幅で制御するしかないため、形成できる抵抗値の幅に制限があった。
絶縁基板上にめっきで抵抗層を形成した材料には、ＭａｃｄｅｒｍｉｄのＭ−Ｐａｓｓがある。この方法では、絶縁基板上に配線の一部が分離している配線パターンを形成した後に、抵抗層をこの一部分離している配線と配線の間に無電解ニッケル・リンめっきによって形成する。抵抗層は配線の厚み分の段差がある面にめっきされるため、めっき膜厚が薄いと配線と抵抗素子の接続信頼性が悪くなるという問題があった（例えば、特許文献２参照）。
As a material in which a resistance layer is formed by plating on an insulating substrate, there is Mcdermid's M-Pass. In this method, after a wiring pattern in which a part of wiring is separated is formed on an insulating substrate, a resistance layer is formed between the partly separated wiring and the wiring by electroless nickel / phosphorous plating. Since the resistance layer is plated on a surface having a level difference corresponding to the thickness of the wiring, there is a problem that the connection reliability between the wiring and the resistance element is deteriorated when the plating film thickness is thin (see, for example, Patent Document 2).
このように、金属箔による同一の抵抗皮膜を用いて複数の抵抗素子を形成する場合、抵抗素子の抵抗値を抵抗皮膜の長さと幅で制御する方法では、得られる抵抗素子の抵抗値が狭い範囲に限られていた。 Thus, when a plurality of resistance elements are formed using the same resistance film made of metal foil, the resistance value of the resistance element obtained is narrow in the method of controlling the resistance value of the resistance element by the length and width of the resistance film. It was limited in scope.
本発明は、上記事情に鑑みてなされたものであって、シート抵抗の異なる複数の抵抗素子を容易に且つ精度良く形成することが可能な抵抗素子内蔵基板およびその製造方法を提供することを課題とする。 The present invention has been made in view of the above circumstances, and it is an object of the present invention to provide a resistance element built-in substrate capable of easily and accurately forming a plurality of resistance elements having different sheet resistances, and a method for manufacturing the same. And
前記課題を解決するため、本発明は、同一のめっき抵抗層からなる抵抗皮膜を有する複数の抵抗素子を内蔵する抵抗素子内蔵基板において、少なくとも一つの抵抗素子の有する抵抗皮膜のシート抵抗は、他の抵抗素子の有する抵抗皮膜のシート抵抗と異なることを特徴とする抵抗素子内蔵基板を提供する。
また、本発明は、同一のめっき抵抗層からなる抵抗皮膜を有する複数の抵抗素子を内蔵する抵抗素子内蔵基板の製造方法において、少なくとも一つの抵抗素子の有する抵抗皮膜を覆う保護層を設け、他の抵抗素子の有する抵抗皮膜に抵抗値変化処理を施すことを特徴とする抵抗素子内蔵基板の製造方法を提供する。
また、本発明は、前記製造方法において、前記抵抗値変化処理は、前記保護層が設けられていない抵抗皮膜の抵抗値変化処理液への浸漬または散布により行うことを特徴とする抵抗素子内蔵基板の製造方法を提供する。
また、本発明は、前記製造方法において、前記抵抗値変化処理液は、少なくともニッケル、銅、金、パラジウムからなる群から選ばれるいずれかの金属塩を含む溶液であることを特徴とする抵抗素子内蔵基板の製造方法を提供する。
また、本発明は、前記製造方法において、前記抵抗値変化処理後に、抵抗皮膜に加熱処理を施すことを特徴とする抵抗素子内蔵基板の製造方法を提供する。
また、本発明は、前記製造方法において、前記抵抗値変化処理後、前記保護層を剥離せずに当該抵抗素子を基板内に埋め込むことを特徴とする抵抗素子内蔵基板の製造方法を提供する。
In order to solve the above problems, the present invention provides a resistance element built-in substrate including a plurality of resistance elements each having a resistance film made of the same plating resistance layer. A resistive element-embedded substrate is provided that is different from the sheet resistance of the resistive film of the resistive element.
According to another aspect of the present invention, there is provided a method of manufacturing a resistance element-embedded substrate having a plurality of resistance elements each having a resistance film made of the same plating resistance layer, and a protective layer covering the resistance film of at least one resistance element is provided. A resistance element-embedded substrate manufacturing method is provided, in which a resistance film is subjected to a resistance value change process.
In the manufacturing method according to the present invention, the resistance value change process is performed by immersing or spraying a resistance film not provided with the protective layer in a resistance value change processing solution. A manufacturing method is provided.
In the manufacturing method according to the present invention, the resistance value change processing solution is a solution containing at least one metal salt selected from the group consisting of nickel, copper, gold, and palladium. A method for manufacturing a built-in substrate is provided.
The present invention also provides a method for manufacturing a resistance element-embedded substrate, wherein the resistance film is subjected to heat treatment after the resistance value change processing in the manufacturing method.
The present invention also provides a method for manufacturing a resistance element built-in substrate, wherein the resistance element is embedded in the substrate without peeling off the protective layer after the resistance value changing process.
本発明によれば、複数の抵抗素子の抵抗皮膜を同一のめっき抵抗層から形成するので、工程の簡略化や低コスト化が可能となり、しかも抵抗皮膜に抵抗値変化処理を施すことによって、抵抗素子の抵抗値を広い範囲で調整することが可能となる。すなわち、抵抗値の精度が高い抵抗素子を低コストにて製造することができる。これによって、配線基板に内蔵できる抵抗素子の数を増加し、配線基板の軽薄短小化という効果が得られる。また、内蔵素子の増加によって実装部品の数を減らすことができるため、実装のコストの低減にもつながる。 According to the present invention, since the resistance films of a plurality of resistance elements are formed from the same plating resistance layer, the process can be simplified and the cost can be reduced. It becomes possible to adjust the resistance value of the element in a wide range. That is, a resistance element with high resistance value accuracy can be manufactured at low cost. As a result, the number of resistance elements that can be built in the wiring board is increased, and the effect of reducing the thickness and thickness of the wiring board can be obtained. In addition, since the number of mounted components can be reduced by increasing the number of built-in elements, the mounting cost can be reduced.
以下、最良の形態に基づき、本発明を説明する。
図１は、本発明の第１形態例の抵抗素子内蔵基板１Ａ（図１（ｅ）参照）の製造工程を示す図面である。
図１（ｅ）に示すように、本発明の第１形態例の抵抗素子内蔵基板１Ａは、絶縁基板１０と、この絶縁基板１０の両面に形成された複数の抵抗素子２，２Ａと、抵抗素子２，２Ａを覆うように設けられた絶縁層３と、絶縁層３を貫通するように設けられた導通ビア４と、絶縁層３上に形成された配線層５とを備え、前記抵抗素子２，２Ａの抵抗皮膜１１，１１ａは、同一のめっき抵抗層からなり、前記抵抗素子２，２Ａのうち少なくとも一つは、抵抗皮膜１１に抵抗値変化処理を施されていない抵抗素子２であり、他の抵抗素子２Ａは、抵抗値変化処理が施された抵抗皮膜１１ａを有するものである。
The present invention will be described below based on the best mode.
FIG. 1 is a drawing showing a manufacturing process of a resistance element built-in
As shown in FIG. 1 (e), a resistance element built-in
ここで、絶縁基板１０としては、特に限定されず、各種の合成樹脂からなる板や可撓性シート、ガラス板、セラミックス板、表面に絶縁層を有する金属製基板の中から、用途などに応じて適宜選択して用いることができる。
抵抗素子２，２Ａは、めっき抵抗層からなる抵抗皮膜１１，１１ａと、この抵抗皮膜１１，１１ａに接する２つの導体層１２，１２とを有する。各抵抗素子２，２Ａにおいて、２つの導体層１２，１２は互いに分離されており、抵抗素子２，２Ａの素子電極として用いることができる。それぞれの導体層１２，１２は、導通ビア４を介して絶縁層３上の配線層５と接続されている。
絶縁層３は、熱硬化樹脂や光硬化性樹脂などの絶縁樹脂から形成することができる。
Here, the
The
The insulating
本発明において「同一のめっき抵抗層」とは、同一の抵抗性材料から厚みを等しくして形成されためっき抵抗層であることを意味する。望ましくは、絶縁基板１０上に一回のめっき工程で形成されためっき抵抗層をエッチング等によって複数の抵抗皮膜１１，１１，…に分離したもの（図１（ａ）参照）である。
めっき抵抗層は、例えばニッケルやニッケル合金などからなる抵抗性材料を絶縁基板１０上に無電解めっきすることによって形成することができる。
In the present invention, the “same plating resistance layer” means a plating resistance layer formed from the same resistive material with the same thickness. Desirably, the plating resistance layer formed in a single plating step on the
The plating resistance layer can be formed by electrolessly plating a resistive material made of, for example, nickel or a nickel alloy on the
本発明において、抵抗値変化処理とは、抵抗皮膜のシート抵抗を変化させる処理（すなわち、当該シート抵抗を上昇または低下させる処理）をいう。従って、抵抗値変化処理後の抵抗皮膜１１ａの抵抗値は、抵抗値変化処理前の抵抗皮膜１１のシート抵抗と異なる。
抵抗値変化処理は、例えば抵抗皮膜の抵抗値変化処理液への浸漬または散布によって当該抵抗皮膜１１の抵抗値を上昇または低下させることにより行うことができる。例えば、抵抗値変化処理液として少なくともニッケル、銅、金、パラジウムからなる群から選ばれるいずれかの金属塩を含む処理液を用いることにより、抵抗皮膜の表面にそれらの金属塩が析出し、抵抗値を下げることが可能である。また、市販のエッチング液を使用し、膜厚を薄くすることで、抵抗値を上げることもできる。
In the present invention, the resistance value changing process refers to a process of changing the sheet resistance of the resistance film (that is, a process of increasing or decreasing the sheet resistance). Therefore, the resistance value of the
The resistance value changing process can be performed, for example, by increasing or decreasing the resistance value of the
本形態例の抵抗素子内蔵基板１Ａの製造方法は、以下のとおりである。
まず、図１（ａ），図３（ａ）に示すように絶縁基板１０上に複数の抵抗素子２，２，…を形成する。この段階における抵抗素子２，２，…は、抵抗値変化処理を施していないものであり、これらの抵抗素子２，２，…の形成方法は、特に限定されるものではなく、オメガプライやマクダーミットの方式が使用できる。
The manufacturing method of the resistive element-embedded
First, as shown in FIGS. 1A and 3A, a plurality of
次に、図１（ｂ）に示すように絶縁基板１０上を耐薬品性のレジスト（保護層）２０で保護し、抵抗値を変化させる抵抗素子２の抵抗皮膜１１をレジスト２０の開口部２１に露出させる。
次に、レジスト２０の開口部２１に露出された抵抗皮膜１１の抵抗値変化処理液への浸漬または散布によって当該抵抗皮膜１１の抵抗値を変化させる。これにより、抵抗値変化処理された抵抗皮膜１１ａを有する抵抗素子２Ａを得ることができる（図１（ｃ），図３（ｃ）参照）。
抵抗値変化処理によって抵抗皮膜の抵抗値を下げる場合には、抵抗値変化処理液として少なくともニッケル、銅、金、パラジウムからなる群から選ばれるいずれかの金属塩を含む処理液を用いればよい。これにより、抵抗皮膜の表面にそれらの金属塩が析出し、抵抗値を下げることが可能である。
Next, as shown in FIG. 1B, the insulating
Next, the resistance value of the
When the resistance value of the resistance film is lowered by the resistance value change treatment, a treatment liquid containing at least one metal salt selected from the group consisting of nickel, copper, gold, and palladium may be used as the resistance value change treatment liquid. Thereby, those metal salts precipitate on the surface of the resistance film, and the resistance value can be lowered.
抵抗値変化処理後は、図１（ｄ）に示すようにレジスト２０を剥離したのち、図１（ｅ）に示すように絶縁層３を用いて通常の多層配線基板の工程で次の配線層を形成することで、配線層５や導通ビア４を含み、抵抗素子２，２Ａを内蔵した多層配線回路基板１Ａを製造することができる。
なお、抵抗素子の形成後、抵抗値を安定化させるため、上記工程の適当な段階において熱処理を施すことが好ましい。上記の熱処理は、例えば、１００〜８５０℃の温度範囲内で行うことができる。
After the resistance value changing process, the resist 20 is peeled off as shown in FIG. 1D, and the next wiring layer is formed in the normal multilayer wiring board process using the insulating
Note that after the formation of the resistance element, it is preferable to perform heat treatment at an appropriate stage of the above process in order to stabilize the resistance value. Said heat processing can be performed within the temperature range of 100-850 degreeC, for example.
以上説明したように、第１形態例の抵抗素子内蔵基板１Ａによれば、複数の抵抗素子２，２Ａの抵抗皮膜１１，１１ａを同一のめっき抵抗層から形成するので、工程の簡略化や低コスト化が可能となる。しかも、少なくとも一つの抵抗素子２ではめっき抵抗層をそのまま抵抗皮膜１１として利用するのに対して、他の抵抗素子２Ａではめっき抵抗層に抵抗値変化処理を施すことによって、めっき抵抗層とはシート抵抗が異なる抵抗皮膜１１ａを得ることができる。
なお、図１（ｄ）でレジスト２０を剥離する代わりに、例えば、開口部２１を絶縁性封止材料で封止することにより、抵抗値変化処理を施した抵抗素子２Ａを基板内に埋め込むことができる。この場合、絶縁層３がレジスト２０および前記絶縁性封止材料から構成された多層配線回路基板を製造することができる。
As described above, according to the resistance element built-in
Instead of removing the resist 20 in FIG. 1D, for example, the
次に、本発明の第２形態例の抵抗素子内蔵基板１Ｂについて説明する。
本発明において抵抗値変化処理は、抵抗値変化処理液の組成や濃度、処理条件等によって抵抗値変化の程度を調整することが可能である。従って、少なくとも一つの抵抗素子の抵抗皮膜に施す抵抗値変化処理と、他の抵抗素子の抵抗皮膜に施す抵抗値変化処理とで、それぞれ抵抗値変化の程度を変えることによって、抵抗皮膜のシート抵抗が異なる抵抗素子が内蔵された本発明の抵抗素子内蔵基板を得ることができる。
図２（ｇ）に示す第２形態例の抵抗素子内蔵基板１Ｂの場合は、抵抗値変化処理が施された第１の抵抗皮膜１１ａを有する第１の抵抗素子２Ａと、抵抗値変化処理が施された第２の抵抗皮膜１１ｂを有する第２の抵抗素子２Ｂとを備え、抵抗値変化処理が施された第１の抵抗皮膜１１ａのシート抵抗が、抵抗値変化処理が施された第２の抵抗皮膜１１ｂのシート抵抗と異なっている。
Next, the resistive element built-in substrate 1B according to the second embodiment of the present invention will be described.
In the present invention, the resistance value change process can adjust the degree of resistance value change according to the composition and concentration of the resistance value change processing solution, the processing conditions, and the like. Accordingly, the sheet resistance of the resistance film is changed by changing the degree of the resistance value change between the resistance value change process applied to the resistance film of at least one resistance element and the resistance value change process applied to the resistance film of the other resistance element. Thus, it is possible to obtain the resistance element built-in substrate of the present invention in which the resistance elements having different values are incorporated.
In the case of the resistance element built-in substrate 1B of the second embodiment shown in FIG. 2G, the
第２形態例の抵抗素子内蔵基板１Ｂの製造方法は、以下のとおりである。
まず、図２（ａ）に示すように絶縁基板１０上に複数の抵抗素子２，２，…を形成する。この段階における抵抗素子２，２，…は、抵抗値変化処理を施していないものであり、これらの抵抗素子２，２，…の形成方法は、特に限定されるものではなく、オメガプライやマクダーミットの方式が使用できる。
The manufacturing method of the resistive element built-in substrate 1B of the second embodiment is as follows.
First, a plurality of
次に、図２（ｂ）に示すように絶縁基板１０上を耐薬品性の第１のレジスト２０（第１の保護層）で保護し、抵抗値を変化させる抵抗素子２の抵抗皮膜１１を第１のレジスト２０の開口部２１に露出させる。
次に、開口部２１に露出された抵抗皮膜の抵抗値変化処理液への浸漬または散布によって抵抗値を上昇または低下させる。これにより、抵抗値変化処理された第１の抵抗皮膜１１ａを有する抵抗素子２Ａを得ることができる（図２（ｃ）参照）。
Next, as shown in FIG. 2B, the insulating
Next, the resistance value is increased or decreased by immersing or spraying the resistance film exposed to the
次に、第１のレジスト２０を剥離したのち、図２（ｄ）に示すように絶縁基板１０上を耐薬品性の第２のレジスト２２（第２の保護層）で保護し、抵抗値を変化させる抵抗素子２の抵抗皮膜１１を第２のレジスト２２の開口部２３に露出させる。この段階では、抵抗値変化処理を施した抵抗皮膜１１ａを有する抵抗素子２Ａ上には第２のレジスト２２を積層し、抵抗値変化処理を施していない抵抗素子２の抵抗皮膜１１は開口部２３に露出されるようにする。
次に、開口部２３に露出された抵抗皮膜１１の抵抗値変化処理液への浸漬または散布によって当該抵抗皮膜１１の抵抗値を変化させる。これにより、抵抗値変化処理された第２の抵抗皮膜１１ｂを有する抵抗素子２Ｂを得ることができる（図２（ｅ）参照）。
抵抗値変化処理後は、図２（ｆ）に示すように第２のレジスト２２を剥離したのち、図２（ｇ）に示すように絶縁層３を用いて通常の多層配線基板の工程で次の配線層を形成することで、配線層５や導通ビア４を含む抵抗素子２Ａ，２Ｂを内蔵した多層配線回路基板１Ｂを製造することができる。
抵抗素子の熱処理を行う場合は、第１形態例の抵抗素子内蔵基板１Ａの製造方法における熱処理の方法と同様にして行うことができる。
Next, after removing the first resist 20, the insulating
Next, the resistance value of the
After the resistance value changing process, the second resist 22 is peeled off as shown in FIG. 2 (f), and then the normal multilayer wiring board process is performed using the insulating
The heat treatment of the resistance element can be performed in the same manner as the heat treatment method in the method of manufacturing the resistance element built-in
第１及び第２の抵抗皮膜１１ａ，１１ｂの抵抗値変化は、めっき抵抗層より抵抗値を上昇させてもよいし、逆に抵抗値を低下させてもよい。従って、第１の抵抗皮膜１１ａと第２の抵抗皮膜１１ｂの両方が抵抗値変化処理を施したものである場合、本発明は、（１）〜（４）のいずれでも差し支えない。
（１） 第１の抵抗皮膜１１ａのシート抵抗を上昇させて第２の抵抗皮膜１１ｂのシート抵抗を低下させる。
（２） 第１の抵抗皮膜１１ａのシート抵抗を低下させて第２の抵抗皮膜１１ｂのシート抵抗を上昇させる。
（３） 第１の抵抗皮膜１１ａも第２の抵抗皮膜１１ｂもシート抵抗を上昇させるが、シート抵抗を上昇させた抵抗値変化量が互いに異なる。
（４） 第１の抵抗皮膜１１ａも第２の抵抗皮膜１１ｂもシート抵抗を低下させるが、シート抵抗を低下させた抵抗値変化量が互いに異なる。
The change in resistance value of the first and
(1) The sheet resistance of the
(2) The sheet resistance of the
(3) Although both the
(4) Although both the
以上説明したように、第２形態例の抵抗素子内蔵基板１Ｂによれば、複数の抵抗素子２の抵抗皮膜１１ａ，１１ｂを同一のめっき抵抗層から形成するので、工程の簡略化や低コスト化が可能となる。しかも、少なくとも一つの抵抗素子２Ａのめっき抵抗層に抵抗値変化処理を施した後に、他の抵抗素子２Ｂのめっき抵抗層に抵抗値変化の程度が異なる抵抗値変化処理を施すことによって、第１の抵抗素子２Ａの抵抗皮膜１１ａのシート抵抗と、第２の抵抗素子２Ｂの抵抗皮膜１１ｂのシート抵抗とを、互いに異なる抵抗値にすることができる。
As described above, according to the resistance element built-in substrate 1B of the second embodiment, the
以下、実施例１について図１を用いて詳細に説明する。実施例１の抵抗素子内蔵基板１Ａは、以下に説明する方法により製造することができる。
絶縁基板１０上に無電解Ｎｉめっきを用いて、厚さ０．５μｍのＮｉめっき膜からなる抵抗皮膜を形成する。Ｎｉめっき後に無電解銅めっき工程によって厚さ１μｍの銅めっき層を形成する。さらに、電気銅めっきによって厚さ１５μｍになる条件で銅めっき層の厚みを調整する。
配線パターン形状にフォトリソグラフィ工程とエッチング工程によって銅とＮｉの不要部分を除去し、配線パターン形状を得る。そして、レジスト剥離後に抵抗素子２，２，…を形成する部分以外に再度レジストパターンを形成する。さらに、ＣｕはエッチングするがＮｉをエッチングしないエッチング液（アルカリ性エッチング液）を使用して抵抗素子の銅層を除去する。これらの工程で、導体層１２を含む抵抗素子２，２，…を形成することができる（図１（ａ）参照）。
Hereinafter, Example 1 will be described in detail with reference to FIG. The resistance element-embedded
A resistance film made of a Ni plating film having a thickness of 0.5 μm is formed on the insulating
The wiring pattern shape is obtained by removing unnecessary portions of copper and Ni by a photolithography process and an etching process. Then, a resist pattern is formed again in addition to the portion where the
さらに抵抗素子２の抵抗皮膜１１のシート抵抗を調整するために、抵抗値変化処理を施す抵抗素子の抵抗皮膜が露出され、それ以外の抵抗素子が保護されるように、耐薬品性を有するレジストにより保護層２０を形成する。具体的には、日立化成工業製２７μｍ厚の感光性レジスト（ＲＹ−３２３７）を絶縁基板１０上の全面にラミネートしたのち、フォトリソグラフィ工程で露光、現像することで、抵抗値変化処理を施す抵抗素子の抵抗皮膜が露出されるようにパターニングし、レジスト２０に開口部２１を形成する（図１（ｂ）参照）。
次に、レジスト２０の開口部２１から露出した抵抗皮膜１１に対して抵抗値変化処理液の浸漬または噴霧の処理を施すことにより、抵抗値変化処理を施した抵抗皮膜１１ａが得られる（図１（ｃ）参照）。
抵抗値変化処理液として、１０容量％の硫酸溶液に３０ｇ／ｌの硫酸銅を溶かした溶液を用いることにより、抵抗皮膜上に薄膜の銅が析出し、抵抗皮膜のシート抵抗を大幅に低下させることができる。抵抗値変化処理液の温度は３０℃、浸漬時間は５分程度で良い。
これらのパターニングと処理を繰り返すことで、シート抵抗の異なる抵抗皮膜１１，１１ａを同じのめっき抵抗層から得ることが可能となった。
Further, in order to adjust the sheet resistance of the
Next, the
By using a solution in which 30 g / l copper sulfate is dissolved in a 10% by volume sulfuric acid solution as the resistance value change treatment solution, a thin film of copper is deposited on the resistance film, and the sheet resistance of the resistance film is greatly reduced. be able to. The temperature of the resistance value change processing solution may be 30 ° C., and the immersion time may be about 5 minutes.
By repeating these patterning and processing, it becomes possible to obtain the
抵抗値変化処理後に、図１（ｄ）に示すようにレジスト２０を除去したのち、代わりに熱硬化型の絶縁層３を貼付け、さらに、レーザー加工による絶縁層３への穴開けや導通ビア４および絶縁層３上の配線層５の形成など通常のプリント基板の多層配線基板工程を行う。
以上の工程により、図１（ｅ）に示すように、絶縁層３、導通ビア４、配線層５を含み、抵抗値変化処理が施されていない抵抗素子２と抵抗値変化処理が施された抵抗素子２Ａとを内蔵した多層配線基板１Ａを製造することができる。
After the resistance change process, after removing the resist 20 as shown in FIG. 1 (d), a thermosetting insulating
Through the above steps, as shown in FIG. 1E, the
以下、実施例２について図２を用いて詳細に説明する。
実施例２の抵抗素子内蔵基板１Ｂは、以下の方法により製造することができる。
実施例１と同様に抵抗素子２，２，…を絶縁基板１０の両面に形成する（図２（ａ）参照）。
Hereinafter, Example 2 will be described in detail with reference to FIG.
The resistance element built-in substrate 1B of Example 2 can be manufactured by the following method.
.. Are formed on both surfaces of the insulating
次に、少なくとも一つの抵抗素子が保護され、他の抵抗素子の抵抗皮膜が開口部２１に露出されるように、耐薬品性を有するレジスト２０を形成する。具体的には、日立化成工業製２７μｍ厚の感光性レジスト（ＲＹ−３２３７）を絶縁基板１０上の全面にラミネートしたのち、フォトリソグラフィ工程で露光、現像することで、抵抗値変化処理を施す抵抗素子の抵抗皮膜が露出されるようにパターニングし、第１のレジスト２０に開口部２１を形成する（図２（ｂ）参照）。
次に、第１のレジスト２０の開口部２１から露出した抵抗皮膜１１に対して抵抗値変化処理液の浸漬または噴霧の処理を施すことにより、抵抗値変化処理を施した抵抗皮膜１１ａが得られる（図２（ｃ）参照）。ここでは、塩化第二鉄液（１０％溶液）に３０℃で１分浸漬すると、抵抗皮膜１１ａの抵抗値は６０％程度上昇する。
Next, a resist 20 having chemical resistance is formed so that at least one resistance element is protected and the resistance film of the other resistance element is exposed to the
Next, the
次に、第１のレジスト２０を剥離した後、抵抗値変化処理を施した抵抗皮膜１１ａを有する抵抗素子２Ａが保護され、抵抗値変化処理を施していない抵抗素子２の抵抗皮膜１１が開口部２３に露出されるように、耐薬品性を有するレジスト２２を形成する。具体的には、日立化成工業製２７μｍ厚の感光性レジスト（ＲＹ−３２３７）を絶縁基板１０上の全面にラミネートしたのち、フォトリソグラフィ工程で露光、現像することで、抵抗値変化処理を施す抵抗素子の抵抗皮膜が露出されるようにパターニングし、第２のレジスト２２に開口部２３を形成する（図２（ｄ）参照）。
次に、第２のレジスト２２の開口部２３から露出した抵抗皮膜１１に対して抵抗値変化処理液の浸漬または噴霧の処理を施すことにより、抵抗値変化処理を施した抵抗皮膜１１ｂが得られる（図２（ｅ）参照）。ここでは、１０容量％硫酸に硫酸銅２０ｇ／ｌを入れた溶液で３０℃、１０分間浸漬すると、抵抗皮膜１１ｂの抵抗値は２０％程度低下する。
Next, after peeling off the first resist 20, the
Next, the
抵抗値変化処理後に、第２のレジスト２２を除去し、代わりに熱硬化型の絶縁層３を貼付け、さらに、レーザー加工による絶縁層３への穴開けや導通ビア４および絶縁層３上の配線層５の形成など通常のプリント基板の多層配線基板工程を行う。以上の工程により、図２（ｇ）に示すように、絶縁層３、導通ビア４、配線層５を含み、抵抗素子２Ａ，２Ｂを内蔵した多層配線基板１Ｂにおいて、シート抵抗の異なる抵抗皮膜１１ａ，１１ｂを同じめっき抵抗層から得ることが可能となった。
After the resistance value changing process, the second resist 22 is removed, and a thermosetting insulating
本発明の抵抗素子内蔵基板およびその製造方法は、配線回路基板上に実装されている実装部品を基板内部に内蔵しようというものである。実装部品を基板内部に取り込むことで、実装エリアにスペースが生まれより高機能な部品を実装することが可能となる。また、従来の基板サイズも小さくすることが可能となり、電子機器の軽薄短小化を促進する原動力ともなる。 The resistance element-embedded substrate and the manufacturing method thereof according to the present invention are intended to incorporate a mounting component mounted on a printed circuit board inside the substrate. By incorporating the mounting components into the board, a space is created in the mounting area, and it becomes possible to mount more sophisticated components. In addition, it is possible to reduce the size of a conventional substrate, which is a driving force for promoting the reduction in the size and thickness of electronic devices.
１Ａ，１Ｂ…抵抗素子内蔵基板、
２…抵抗皮膜に抵抗値変化処理を施していない抵抗素子、
２Ａ，２Ｂ…抵抗皮膜に抵抗値変化処理を施した抵抗素子、
１１…抵抗値変化処理を施していない抵抗皮膜、
１１ａ，１１ｂ…抵抗値変化処理を施した抵抗皮膜、
２０，２２…保護層（レジスト）。
1A, 1B ... resistance element built-in substrate,
2 ... Resistance element that has not been subjected to resistance value change treatment on the resistance film,
2A, 2B: Resistance element in which resistance value change treatment is applied to the resistance film,
11 ... Resistance film not subjected to resistance value change treatment,
11a, 11b ... resistance film subjected to resistance value change treatment,
20, 22 ... Protective layer (resist).
Claims (6)
少なくとも一つの抵抗素子の有する抵抗皮膜のシート抵抗は、他の抵抗素子の有する抵抗皮膜のシート抵抗と異なることを特徴とする抵抗素子内蔵基板。 In a resistance element built-in substrate having a plurality of resistance elements having a resistance film made of the same plating resistance layer,
A resistance element-embedded substrate, wherein a sheet resistance of a resistance film of at least one resistance element is different from a sheet resistance of a resistance film of another resistance element.
少なくとも一つの抵抗素子の有する抵抗皮膜を覆う保護層を設け、他の抵抗素子の有する抵抗皮膜に抵抗値変化処理を施すことを特徴とする抵抗素子内蔵基板の製造方法。 In a method of manufacturing a resistance element built-in substrate that includes a plurality of resistance elements having a resistance film made of the same plating resistance layer,
A method of manufacturing a resistance element-embedded substrate, comprising: providing a protective layer covering a resistance film of at least one resistance element; and subjecting the resistance film of another resistance element to a resistance value change process.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004351729A JP4626282B2 (en) | 2004-12-03 | 2004-12-03 | Manufacturing method of resistance element built-in substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004351729A JP4626282B2 (en) | 2004-12-03 | 2004-12-03 | Manufacturing method of resistance element built-in substrate |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006165117A true JP2006165117A (en) | 2006-06-22 |
| JP4626282B2 JP4626282B2 (en) | 2011-02-02 |
Family
ID=36666803
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004351729A Expired - Fee Related JP4626282B2 (en) | 2004-12-03 | 2004-12-03 | Manufacturing method of resistance element built-in substrate |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4626282B2 (en) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5012906B1 (en) * | 1970-10-09 | 1975-05-15 | ||
| JPS5378050A (en) * | 1976-12-21 | 1978-07-11 | Nitto Electric Ind Co | Multilayer resistance circuit board |
| JPH097809A (en) * | 1995-06-21 | 1997-01-10 | Rohm Co Ltd | Thin film resistor and its manufacturing method |
| JPH10275717A (en) * | 1997-03-31 | 1998-10-13 | Taiyo Yuden Co Ltd | Manufacture of chip resistor |
-
2004
- 2004-12-03 JP JP2004351729A patent/JP4626282B2/en not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5012906B1 (en) * | 1970-10-09 | 1975-05-15 | ||
| JPS5378050A (en) * | 1976-12-21 | 1978-07-11 | Nitto Electric Ind Co | Multilayer resistance circuit board |
| JPH097809A (en) * | 1995-06-21 | 1997-01-10 | Rohm Co Ltd | Thin film resistor and its manufacturing method |
| JPH10275717A (en) * | 1997-03-31 | 1998-10-13 | Taiyo Yuden Co Ltd | Manufacture of chip resistor |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4626282B2 (en) | 2011-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4242416B2 (en) | Method for manufacturing printed circuit board with landless via hole | |
| US6562250B1 (en) | Method for manufacturing wiring circuit boards with bumps and method for forming bumps | |
| CN115066109B (en) | Flexible circuit board with electroplated hard gold isolated pad and manufacturing method thereof | |
| JP4626282B2 (en) | Manufacturing method of resistance element built-in substrate | |
| JP2005222999A (en) | Method for manufacturing double-sided circuit wiring board | |
| KR100747020B1 (en) | Resistence embedded PCB and manufacturing method thereof | |
| TWI429349B (en) | A manufacturing method of a printed wiring board incorporating a resistive element | |
| JPH08107263A (en) | Manufacturing method of printed-wiring board | |
| JP2001196746A (en) | Printed wiring substrate and method for manufacturing printed wiring substrate | |
| JP4792761B2 (en) | Method for forming resistance element | |
| JP4701853B2 (en) | Multi-layer wiring board with built-in resistance element and resistance value adjustment method for the resistance element | |
| JP4687084B2 (en) | Method for manufacturing printed wiring board with built-in passive element | |
| TW201334646A (en) | The printed circuit board and the method for manufacturing the same | |
| JP4507779B2 (en) | Method for manufacturing printed wiring board with built-in resistance element | |
| JP4507780B2 (en) | Manufacturing method of printed wiring board with built-in resistor | |
| KR100736146B1 (en) | Method for fabricating the flexible circuit board | |
| JPH03225894A (en) | Manufacture of printed wiring board | |
| JP2000353726A (en) | Manufacture of film carrier | |
| JP2007027238A (en) | Resistive element and multilayer wiring board incorporating the same, and method of adjusting resistance value of resistive element | |
| JP4359990B2 (en) | Film carrier manufacturing method | |
| JPH06252529A (en) | Manufacture of printed wiring board | |
| JP4661338B2 (en) | Method for forming resistor | |
| JP2004179485A (en) | Printed wiring board and method of manufacturing the same | |
| JP2005240127A (en) | Resistance element and printing circuit board | |
| JP4359991B2 (en) | Film carrier manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071122 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100413 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100610 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101012 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101025 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131119 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |