JP2006156957A - 基準磁気抵抗を有する磁気ランダムアクセスメモリ及びその読出し方法 - Google Patents
基準磁気抵抗を有する磁気ランダムアクセスメモリ及びその読出し方法 Download PDFInfo
- Publication number
- JP2006156957A JP2006156957A JP2005265549A JP2005265549A JP2006156957A JP 2006156957 A JP2006156957 A JP 2006156957A JP 2005265549 A JP2005265549 A JP 2005265549A JP 2005265549 A JP2005265549 A JP 2005265549A JP 2006156957 A JP2006156957 A JP 2006156957A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- memory cell
- mram
- magnetic memory
- magnetic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
- G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
- H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Hall/Mr Elements (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Semiconductor Memories (AREA)
Abstract
【解決手段】 磁気ランダムアクセスメモリは、反強磁性層(12)とその上に形成されたピン層(13)とその上に形成されたトンネルバリア層(14)とその上に形成された自由層(15)を備える少なくとも一つの磁気メモリセルを含む。ピン層(13)と自由層(15)は、基準磁気抵抗状態を形成するように直交配置される。提供されたMRAM構造によって、アクセス精度が大幅に増加され且つアクセス速度が加速される。
【選択図】図1
Description
本願発明の第2発明は、互いに直交するように配置されるピン層と自由層は、磁気メモリセルの容易軸がフィルムコーティング外部磁界と引き続くアニーリング磁界を有するフォトマスクを垂直に貫通するように配置することによって製造される、前記第1発明に記載のMRAMである。
本願発明の第3発明は、金属層が、反強磁性層とピン層との間に形成されて両者の間の交換バイアスを減少する、前記第1発明に記載のMRAMである。
本願発明の第4発明は、前記金属層の深さは、10A(Å)未満である、前記第3発明に記載のMRAMである。
本願発明の第5発明は、前記ピン層が、少なくとも一つの強磁性層を備える、前記第1発明に記載のMRAMである。
本願発明の第6発明は、前記ピン層は、底部ピン層と底部ピン層上に形成された中間層と中間層上に形成された上部層とを備える、前記第1発明に記載のMRAMである。
本願発明の第7発明は、前記ピン層は、複数の人工反強磁性層を備える、前記第1発明に記載のMRAMである。
本願発明の第8発明は、前記人工反強磁性層の中間層の深さは、そのRKKY(Ruderman−Kittel−Kasuya−Yosida)結合層を減少するように調節される、前記第1発明に記載のMRAMである。
本願発明の第9発明は、前記自由層は、少なくとも一つの強磁性層を備える、前記第1発明に記載のMRAMである。
本願発明の第10発明は、前記自由層は、複数の人工反強磁性自由層を備える、前記第1発明に記載のMRAMである。
本願発明の第11発明は、基準磁気抵抗を有する磁気ランダムアクセスメモリであって、複数の磁気メモリセルを備え、各磁気メモリセルは、反強磁性層と、反強磁性層と結合して設けられるピン層と、ピン層と結合して設けられるトンネルバリア層と、トンネルバリア層と結合して設けられる自由層とを備え、ピン層と自由層の磁気ベクトルが基準磁気抵抗状態を形成するように互いに直交して配置され,書き込まれるべきメモリセルを選択するための複数の書込みワード線と、読み出されるべきメモリセルを選択するための複数の読出しワード線と、読み出されるべきメモリセルのためのスイッチとして、磁気メモリセルの各々に対応して読出しワード線に設けられる複数のトランジスタと、読出しワード線によって選択される磁気メモリセルに記憶されたデータを決定するために電流を提供するための複数の第1のビット線と、書込みワード線によって選択された磁気メモリセル中にデータを書き込むために電流を提供するため及び読出しワード線によって選択された磁気メモリセルのピン層の磁気ベクトルを回転するために電流を提供するための複数の第2のビット線と、読出しワード線によって選択された磁気メモリセルの第1の電流信号と選択された磁気メモリセルに隣接又はそれに近接する磁気メモリセルの第2の電流信号とを増幅して増幅された電流信号を出力するために夫々が第1のビット線に接続される複数の増幅器と、を更に備え、前記第2の電流信号が前記第1の電流信号と比較される基準信号である、磁気ランダムアクセスメモリ(MRAM)である。
本願発明の第12発明は、前記第2のビット線に接続される第1のマルチプレクサを更に備える、前記第11発明に記載のMRAMである。
本願発明の第13発明は、前記第1のビット線と第2のビット線に接続される第2のマルチプレクサを更に備える、前記第11発明に記載のMRAMである。
本願発明の第14発明は、ワード線の各々に接続される第3のマルチプレクサを更に備える、前記第11発明に記載のMRAMである。
本願発明の第15発明は、互いに直交するように配置されるピン層と自由層は、磁気メモリセルの容易軸がフィルムコーティング外部磁界と引き続くアニーリング磁界を有するフォトマスクを垂直に貫通するように配置することによって製造される、前記第11発明に記載のMRAMである。
本願発明の第16発明は、金属層が、反強磁性層とピン層との間に形成されて両者間の交換バイアスを減少する、前記第11発明に記載のMRAMである。
本願発明の第17発明は、前記金属層の深さは、10A未満である、前記第11発明に記載のMRAMである。
本願発明の第18発明は、前記ピン層が、少なくとも一つの強磁性層を備える、前記第11発明に記載のMRAMである。
本願発明の第19発明は、前記ピン層は、複数の人工反強磁性層を備える、前記第11発明に記載のMRAMである。
本願発明の第20発明は、前記人工反強磁性層の中間層の深さは、そのRKKY(Ruderman−Kittel−Kasuya−Yosida)結合層を減少するように調節される、前記第19発明に記載のMRAMである。
本願発明の第21発明は、前記自由層は、少なくとも一つの強磁性層を備える、前記第11発明に記載のMRAMである。
本願発明の第22発明は、前記自由層は、複数の人工反強磁性自由層を備える、前記第11発明に記載のMRAMである。
本願発明の第24発明は、前記隣接する磁気メモリセルと読出しワード線によって選択された磁気メモリセルは同じワード線上にあるが、異なるビット線上にある、前記第23発明に記載の読出し方法である。
本願発明の第25発明は、前記異なるビット線は、互いに隣接している前記第24発明に記載の読出し方法である。
本願発明の第26発明は、前記異なるビット線は、互いに隣接しない前記第24発明に記載の読出し方法である。
本願発明の第27発明は、前記隣接する磁気メモリセルと読出しワード線によって選択された磁気メモリセルは、異なるワード線上であって且つ異なるビット線上にあり、前記隣接する磁気メモリセルと読出しワード線によって選択された磁気メモリセルは、互いに対角線上に位置する、前記第23発明に記載の読出し方法である。
本願発明の第28発明は、異なるワード線が互いに隣接又は近接しており、異なるビット線が互いに隣接又は近接している、前記第27発明に記載の読出し方法である。
このような変更は、本発明の精神と範囲から逸脱していると見なされるべきではなく、当業者に自明であるこのような変更の全ては以下の請求項の範囲内に含まれることが意図されている。
20・・・・上部電極
30・・・・下部電極
11・・・・バッファ層
12・・・・反強磁性層
13A・・・上部ピン層
13B・・・中間層
13C・・・底部ピン層
14・・・・チャネルバリア層
15・・・・自由層
Claims (28)
- 基準磁気抵抗を有する磁気ランダムアクセスメモリであって、
反強磁性層と、反強磁性層と結合して設けられるピン層と、ピン層と結合して設けられるトンネルバリア層と、トンネルバリア層と結合して設けられる自由層とを備える少なくとも一つの磁気メモリセルを備え、
ピン層と自由層の磁気ベクトルが基準磁気抵抗状態を形成するように互いに直交して配置される、
磁気ランダムアクセスメモリ(MRAM)。 - 互いに直交するように配置されるピン層と自由層は、磁気メモリセルの容易軸がフィルムコーティング外部磁界と引き続くアニーリング磁界を有するフォトマスクを垂直に貫通するように配置することによって製造される、請求項1に記載のMRAM。
- 金属層が、反強磁性層とピン層との間に形成されて両者の間の交換バイアスを減少する、請求項1に記載のMRAM。
- 前記金属層の深さは、10A未満である、請求項3に記載のMRAM。
- 前記ピン層が、少なくとも一つの強磁性層を備える、請求項1に記載のMRAM。
- 前記ピン層は、底部ピン層と底部ピン層上に形成された中間層と中間層上に形成された上部層とを備える、請求項1に記載のMRAM。
- 前記ピン層は、複数の人工反強磁性層を備える、請求項1に記載のMRAM。
- 前記人工反強磁性層の中間層の深さは、そのRKKY(Ruderman−Kittel−Kasuya−Yosida)結合層を減少するように調節される、請求項1に記載のMRAM。
- 前記自由層は、少なくとも一つの強磁性層を備える、請求項1に記載のMRAM。
- 前記自由層は、複数の人工反強磁性自由層を備える、請求項1に記載のMRAM。
- 基準磁気抵抗を有する磁気ランダムアクセスメモリであって、
複数の磁気メモリセルを備え、各磁気メモリセルは、反強磁性層と、反強磁性層と結合して設けられるピン層と、ピン層と結合して設けられるトンネルバリア層と、トンネルバリア層と結合して設けられる自由層とを備え、ピン層と自由層の磁気ベクトルが基準磁気抵抗状態を形成するように互いに直交して配置され,
書き込まれるべきメモリセルを選択するための複数の書込みワード線と、
読み出されるべきメモリセルを選択するための複数の読出しワード線と、
読み出されるべきメモリセルのためのスイッチとして、磁気メモリセルの各々に対応して読出しワード線に設けられる複数のトランジスタと、
読出しワード線によって選択される磁気メモリセルに記憶されたデータを決定するために電流を提供するための複数の第1のビット線と、
書込みワード線によって選択された磁気メモリセル中にデータを書き込むために電流を提供するため及び読出しワード線によって選択された磁気メモリセルのピン層の磁気ベクトルを回転するために電流を提供するための複数の第2のビット線と、
読出しワード線によって選択された磁気メモリセルの第1の電流信号と選択された磁気メモリセルに隣接又はそれに近接する磁気メモリセルの第2の電流信号とを増幅して増幅された電流信号を出力するために夫々が第1のビット線に接続される複数の増幅器と、を更に備え、前記第2の電流信号が前記第1の電流信号と比較される基準信号である、磁気ランダムアクセスメモリ(MRAM)。 - 前記第2のビット線に接続される第1のマルチプレクサを更に備える、請求項11に記載のMRAM。
- 前記第1のビット線と第2のビット線に接続される第2のマルチプレクサを更に備える、請求項11に記載のMRAM。
- ワード線の各々に接続される第3のマルチプレクサを更に備える、請求項11に記載のMRAM。
- 互いに直交するように配置されるピン層と自由層は、磁気メモリセルの容易軸がフィルムコーティング外部磁界と引き続くアニーリング磁界を有するフォトマスクを垂直に貫通するように配置することによって製造される、請求項11に記載のMRAM。
- 金属層が、反強磁性層とピン層との間に形成されて両者間の交換バイアスを減少する、請求項11に記載のMRAM。
- 前記金属層の深さは、10A未満である、請求項16に記載のMRAM。
- 前記ピン層が、少なくとも一つの強磁性層を備える、請求項11に記載のMRAM。
- 前記ピン層は、複数の人工反強磁性層を備える、請求項1に記載のMRAM。
- 前記人工反強磁性層の中間層の深さは、そのRKKY(Ruderman−Kittel−Kasuya−Yosida)結合層を減少するように調節される、請求項19に記載のMRAM。
- 前記自由層は、少なくとも一つの強磁性層を備える、請求項11に記載のMRAM。
- 前記自由層は、複数の人工反強磁性自由層を備える、請求項11に記載のMRAM。
- 請求項1又は11に記載の基準磁気抵抗を有する磁気ランダムアクセスメモリの読出し方法であって、
読出しワード線によって磁気メモリセルを選択するステップと、
読出しワード線によって選択された磁気メモリセルに隣接又は近接する磁気メモリセルを基準として選択するステップと、
読出しワード線によって選択された磁気メモリセルのピン層を回転するために第2のビット線によって電流を提供するステップと、
読出しワード線によって選択された磁気メモリセルに記憶されたデータを決定するために第1のビット線によって電流を提供するステップと、
読出しワード線によって選択された磁気メモリセルの第1の電流信号と読み出しワード線によって選択された磁気メモリセルに隣接又は近接する磁気メモリセルの第2の電流信号とを増幅及び出力するステップと、を備える読出し方法。 - 前記隣接する磁気メモリセルと読出しワード線によって選択された磁気メモリセルは同じワード線上にあるが、異なるビット線上にある、請求項23に記載の読出し方法。
- 前記異なるビット線は、互いに隣接している請求項24に記載の読出し方法。
- 前記異なるビット線は、互いに隣接しない請求項24に記載の読出し方法。
- 前記隣接する磁気メモリセルと読出しワード線によって選択された磁気メモリセルは、異なるワード線上であって且つ異なるビット線上にあり、前記隣接する磁気メモリセルと読出しワード線によって選択された磁気メモリセルは、互いに対角線上に位置する、請求項23に記載の読出し方法。
- 異なるワード線が互いに隣接又は近接しており、異なるビット線が互いに隣接又は近接している、請求項27に記載の読出し方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW093137071A TWI261912B (en) | 2004-12-01 | 2004-12-01 | Magnetic random access memory with reference magnetic resistance and reading method thereof |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006156957A true JP2006156957A (ja) | 2006-06-15 |
Family
ID=36566583
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005265549A Pending JP2006156957A (ja) | 2004-12-01 | 2005-09-13 | 基準磁気抵抗を有する磁気ランダムアクセスメモリ及びその読出し方法 |
Country Status (3)
Country | Link |
---|---|
US (2) | US20060113619A1 (ja) |
JP (1) | JP2006156957A (ja) |
TW (1) | TWI261912B (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008034857A (ja) * | 2006-07-31 | 2008-02-14 | Magic Technologies Inc | 磁気トンネル接合素子およびその形成方法 |
JP2011520329A (ja) * | 2008-04-16 | 2011-07-14 | センター ナショナル ドゥ ラ リシェルシェ サイエンティフィック | 論理関数を実行するための磁気デバイス |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI320929B (en) * | 2006-04-18 | 2010-02-21 | Ind Tech Res Inst | Structure and access method for magnetic memory cell structure and circuit of magnetic memory |
TWI415124B (zh) * | 2007-08-09 | 2013-11-11 | Ind Tech Res Inst | 磁性隨機存取記憶體 |
US20100302838A1 (en) * | 2009-05-26 | 2010-12-02 | Magic Technologies, Inc. | Read disturb-free SMT reference cell scheme |
KR101739952B1 (ko) | 2011-02-25 | 2017-05-26 | 삼성전자주식회사 | 자기 메모리 장치 |
US9025364B2 (en) * | 2013-03-14 | 2015-05-05 | Micron Technology, Inc. | Selective self-reference read |
US10788547B2 (en) | 2019-01-17 | 2020-09-29 | Sandisk Technologies Llc | Voltage-controlled interlayer exchange coupling magnetoresistive memory device and method of operating thereof |
US11049538B2 (en) | 2019-01-17 | 2021-06-29 | Western Digital Technologies, Inc. | Voltage-controlled interlayer exchange coupling magnetoresistive memory device and method of operating thereof |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6791805B2 (en) * | 2001-05-03 | 2004-09-14 | Seagate Technology Llc | Current-perpendicular-to-plane spin valve reader with reduced scattering of majority spin electrons |
JP3853199B2 (ja) * | 2001-11-08 | 2006-12-06 | Necエレクトロニクス株式会社 | 半導体記憶装置及び半導体記憶装置の読み出し方法 |
US6654278B1 (en) * | 2002-07-31 | 2003-11-25 | Motorola, Inc. | Magnetoresistance random access memory |
JP2004086952A (ja) * | 2002-08-23 | 2004-03-18 | Renesas Technology Corp | 薄膜磁性体記憶装置 |
US7366009B2 (en) * | 2004-01-10 | 2008-04-29 | Honeywell International Inc. | Separate write and read access architecture for a magnetic tunnel junction |
US7411765B2 (en) * | 2005-07-18 | 2008-08-12 | Hitachi Global Storage Technologies Netherlands B.V. | CPP-GMR sensor with non-orthogonal free and reference layer magnetization orientation |
-
2004
- 2004-12-01 TW TW093137071A patent/TWI261912B/zh active
-
2005
- 2005-09-13 JP JP2005265549A patent/JP2006156957A/ja active Pending
- 2005-09-13 US US11/224,082 patent/US20060113619A1/en not_active Abandoned
-
2007
- 2007-05-01 US US11/797,160 patent/US20070200188A1/en not_active Abandoned
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008034857A (ja) * | 2006-07-31 | 2008-02-14 | Magic Technologies Inc | 磁気トンネル接合素子およびその形成方法 |
US8378330B2 (en) | 2006-07-31 | 2013-02-19 | Headway Technologies, Inc. | Capping layer for a magnetic tunnel junction device to enhance dR/R and a method of making the same |
JP2011520329A (ja) * | 2008-04-16 | 2011-07-14 | センター ナショナル ドゥ ラ リシェルシェ サイエンティフィック | 論理関数を実行するための磁気デバイス |
Also Published As
Publication number | Publication date |
---|---|
US20070200188A1 (en) | 2007-08-30 |
TWI261912B (en) | 2006-09-11 |
TW200620628A (en) | 2006-06-16 |
US20060113619A1 (en) | 2006-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4896341B2 (ja) | 磁気ランダムアクセスメモリ及びその作動方法 | |
JP2784439B2 (ja) | 磁気抵抗記憶素子、アレイおよび装置 | |
US7894246B2 (en) | Magnetoresistive element and magnetic memory | |
US7502248B2 (en) | Multi-bit magnetic random access memory device | |
JP3913971B2 (ja) | 磁気メモリ装置 | |
KR100816746B1 (ko) | 자기 메모리 셀 | |
JP4660529B2 (ja) | 二重接合磁気メモリデバイスの読み出し方法および二重接合磁気メモリデバイスへの書き込み方法 | |
JP2006156957A (ja) | 基準磁気抵抗を有する磁気ランダムアクセスメモリ及びその読出し方法 | |
US20090039450A1 (en) | Structure of magnetic memory cell and magnetic memory device | |
US20050237788A1 (en) | Magnetic memory and recording method thereof | |
JP2008084517A (ja) | 磁気ランダムアクセスメモリ及び抵抗ランダムアクセスメモリ | |
JP4474136B2 (ja) | 抵抗***点アレイ内のマルチビットメモリセルにおける読み出し動作 | |
JP2002334972A (ja) | 磁気メモリ装置 | |
US6801451B2 (en) | Magnetic memory devices having multiple bits per memory cell | |
JP5477419B2 (ja) | 磁気ランダムアクセスメモリ及びその動作方法 | |
CN111755050A (zh) | 非易失性存储器件 | |
JP2005520325A (ja) | 多段セルの磁気抵抗効果型ランダムアクセスメモリ | |
KR20170133072A (ko) | 저항성 메모리 장치 및 이를 포함하는 집적 회로 | |
US6980466B2 (en) | Soft-reference four conductor magnetic memory storage device | |
JP2004153182A (ja) | 磁気メモリ | |
US7751231B2 (en) | Method and integrated circuit for determining the state of a resistivity changing memory cell | |
JP2004087870A (ja) | 磁気抵抗効果素子および磁気メモリ装置 | |
JP2005251336A (ja) | 磁気抵抗ランダムアクセスメモリおよびその駆動方法 | |
JP2005513795A (ja) | サブミクロンメモリとして使用するのに適した高磁気安定性デバイス | |
JP5387908B2 (ja) | 磁性体装置及び磁気ランダムアクセスメモリ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090610 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090707 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20091006 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20091009 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100302 |