JP2006148213A - 映像処理装置 - Google Patents
映像処理装置 Download PDFInfo
- Publication number
- JP2006148213A JP2006148213A JP2004331829A JP2004331829A JP2006148213A JP 2006148213 A JP2006148213 A JP 2006148213A JP 2004331829 A JP2004331829 A JP 2004331829A JP 2004331829 A JP2004331829 A JP 2004331829A JP 2006148213 A JP2006148213 A JP 2006148213A
- Authority
- JP
- Japan
- Prior art keywords
- correction
- block
- correction gain
- shading
- correction value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/61—Noise processing, e.g. detecting, correcting, reducing or removing noise the noise originating only from the lens unit, e.g. flare, shading, vignetting or "cos4"
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Studio Devices (AREA)
- Color Television Image Signal Generators (AREA)
- Picture Signal Circuits (AREA)
Abstract
【課題】 周辺光量落ちシェーディングとダークシェーディングとを独立に補正することができ、より少ないブロックから各ブロックの補正値を精度良く補間することができる映像信号処理装置を提供すること。
【解決手段】 被写体を撮像する撮像素子2と、撮像素子2から生成された画像を構成する複数のブロックと対応した補正値を記憶するブロック補正値記憶部5cと、画像に含まれる対象画素の周辺に存在するブロックと対応した補正値を補間して補正ゲインを算出する補正ゲイン補間部5dと、補正ゲイン補間部5dによって算出された補正ゲインに基づいて画像に対するダークシェーディングの補正を行うダークシェーディング補正部5eと、補正ゲイン補間部5dによって算出された補正ゲインに基づいて画像に対する周辺光量落ちシェーディングの補正を行う周辺光量落ちシェーディング補正部5fとを備えて構成する。
【選択図】 図1
【解決手段】 被写体を撮像する撮像素子2と、撮像素子2から生成された画像を構成する複数のブロックと対応した補正値を記憶するブロック補正値記憶部5cと、画像に含まれる対象画素の周辺に存在するブロックと対応した補正値を補間して補正ゲインを算出する補正ゲイン補間部5dと、補正ゲイン補間部5dによって算出された補正ゲインに基づいて画像に対するダークシェーディングの補正を行うダークシェーディング補正部5eと、補正ゲイン補間部5dによって算出された補正ゲインに基づいて画像に対する周辺光量落ちシェーディングの補正を行う周辺光量落ちシェーディング補正部5fとを備えて構成する。
【選択図】 図1
Description
本発明は、映像信号に対してシェーディング補正を行う映像処理装置に関する。
従来の映像信号処理装置におけるシェーディング補正に関する技術としては、図14および図15に示すように被写体を撮像する撮像素子によって撮像された画像をブロックBkに分割し、分割されたブロックBk毎に1つずつ設定された光量補正データPcを補正値テーブル部211gから読み出すとともに、補正値生成部211hが各対象画素の位置に応じて光量補正データPcを重み付け演算して対象画素毎の補正値を生成し、周辺光量落ち補正部211eが、生成された補正値に基づいて各画素毎に周辺光量落ち補正するものが知られている(例えば、特許文献1参照。)。
また、従来の映像信号処理装置は、ブロックBk毎の光量補正データPcから各画素の補正ゲインを算出するが、この補正ゲインの算出方法として、図16に示すように対象画素Pxの属するブロックBkと、当該対象画素Pxの近傍で横方向、縦方向及び斜め方向に隣接する3つのブロックBkとの4つのブロックF1〜F4の基準光量補正データPc1〜Pc4を距離で重み付けをする4点線形補間法を用いる。
特開2001−275029号公報(第11−14頁、第5・9・10図)
しかしながら、上述の従来の映像信号処理装置は、周辺光量落ちシェーディングに対する補正のみを対象としているが、撮像素子からの映像信号には、周辺光量落ちシェーディングに加えて撮像素子の特性により生じる光量に依存しないダークシェーディングが存在するため、ダークシェーディングに対する補正を行っていないという問題がある。
また、上述の従来の映像信号処理装置が使用する4点線形補間法は、画像処理における補間方法の中では一般的に補間の精度が悪く、従来の映像信号処理装置を実用化する際には、一画面のブロックを細かく分割して補間によるブロック境界を目立たなくしているが、ブロック数とブロックに対応する補正値とを記憶するメモリ量を多くする必要があり、少ない記憶データ量から補正ができるというブロック分割によるシェーディング補正の利点が損なわれる問題がある。
本発明は、従来の問題を解決するためになされたもので、周辺光量落ちシェーディングとダークシェーディングとを独立に補正することができる映像信号処理装置を提供することを目的とする。また、より少ないブロックから各ブロックの補正値を精度良く補間し、補間した値から各画素に対する補正ゲインを算出する2段階の補間を行うことができ、複数のシェーディングの補正を行うことによる回路の規模を抑えながら、複数のシェーディング補正を共用することができる映像信号処理装置を提供することも目的とする。
本発明の映像信号処理装置は、被写体を撮像する撮像素子と、前記撮像素子から生成された画像を構成する複数のブロックと対応した補正値を記憶するブロック補正値記憶部と、前記画像に含まれる対象画素の周辺に存在する前記ブロックと対応した補正値を補間して補正ゲインを算出する補正ゲイン補間部と、前記補正ゲイン補間部によって算出された補正ゲインに基づいて前記画像に対するダークシェーディングの補正を行うダークシェーディング補正部と、前記補正ゲイン補間部によって算出された補正ゲインに基づいて前記画像に対する周辺光量落ちシェーディングの補正を行う周辺光量落ちシェーディング補正部とを備えた構成を有している。
この構成により、1ブロック毎に記憶する補正値から各画素の補正ゲインを補間して算出するため、記憶する補正値のデータ量を削減でき、また、周辺光量落ちシェーディングとダークシェーディングの補正部を独立に持つため、2種類のシェーディングを独立に補正することができる。
本発明の映像信号処理装置の前記補正ゲイン補間部は、前記対象画素を含む隣り合う4つの前記ブロックと対応する補正値に基づいて4点線形補間を行って補正ゲインを算出する第1の補正ゲイン算出機能と、前記第1の補正ゲイン算出部が算出した補正ゲインとなる補間値に基づいて再補間を行い補正ゲインを算出する第2の補正ゲイン算出機能の2つの補正ゲイン算出機能を備えた構成を有している。
この構成により、4点線形補間を行って補間値を算出し、算出した補間値に基づいて補正ゲインを算出する2段階の補間を行うため、従来用いられている4点線形補間だけによる補正値の補間に比べ補間の精度が向上し、ブロック境界を目立たなくすることができることにより、従来に比べブロック数を削減し記憶データ量を少なくすることができる。
本発明の映像信号処理装置の前記ブロック補正値記憶部は、前記ダークシェーディングおよび前記周辺光量落ちシェーディングの各補正と対応した補正値を前記ブロック毎に記憶する構成を有している。
この構成により、ダークシェーディングおよび周辺光量落ちシェーディングの各補正と対応した補正値を前記ブロック毎に記憶するため、各種のシェーディングの特性に応じて、各シェーディング毎に異なる補正値を独立して記憶できる。
本発明の映像信号処理装置の前記補正ゲイン補間部は、前記ブロック補正値記憶部が記憶した前記各補正と対応した補正値に基づいて前記各補正と対応した補正ゲインを算出する構成を有している。
この構成により、各シェーディングの補正と対応した補正値に基づいて各補正と対応した補正ゲインを算出するため、それぞれのシェーディング補正値の補間に個別の補正ゲイン補間部を設けることなく、それぞれのシェーディングと独立して補正ゲインを補間でき、それぞれのシェーディングの補正を1つの回路で共用して実現できることから、複数のシェーディング補正に対応することに伴う回路規模の増加を抑えることができる。
本発明の映像信号処理装置の前記撮像素子は、画素毎に異なる色フィルタを有し、前記色フィルタが規則性をもった順番で配置されている構成を有している。
この構成により、前記撮像素子からは、画像毎に異なる色フィルタを通った信号が規則性をもった順番で順次に出力されるため、それぞれが互いに異なるタイミングで出力された画素の特性に応じた補正ができる。
本発明の映像信号処理装置の前記ブロック補正値記憶部は、前記色フィルタと対応した補正値を前記ブロック毎に記憶する構成を有している。
この構成により、色フィルタと対応した補正値を前記ブロック毎に記憶するため、各色フィルタのシェーディング特性に応じて、各色フィルタ毎に異なる補正値を独立して記憶できる。
本発明の映像信号処理装置の前記補正ゲイン補間部は、前記ブロック補正値記憶部が記憶した前記色フィルタと対応した補正値に基づいて補正ゲインを算出する構成を有している。
この構成により、色フィルタと対応した補正値に基づいて補正ゲインを算出するため、色フィルタと対応した補正値の補間に個別の補正ゲイン補間部を設けることなく、それぞれの色フィルタと対応した補正ゲインを独立して補間できる。
本発明の映像信号処理装置の前記ダークシェーディング補正部および前記周辺光量落ちシェーディング補正部は、前記補正ゲイン補間部によって算出された前記色フィルタに対応した補正ゲインに基づいて色シェーディングを補正する構成を有している。
この構成により、色フィルタで独立した補正ゲインを用いて対応する画素のシェーディング補正ができるため、色シェーディングの補正ができる。
本発明の映像信号処理装置の前記ブロック補正値記憶部は、前記補正値を受信し、記憶している補正値から受信された補正値に書き換える通信手段を有する構成を有している。
この構成により、補正値を受信し、記憶している補正値から受信された補正値に書き換えるため、補正できるシェーディング特性が一意に決定されず、シェーディング特性に応じて、最も適切な補正値を各ブロック毎に記憶して補正を行うことができる。
本発明の映像信号処理装置の前記補正ゲイン補間部は、前記撮像素子が生成する画像のサイズに応じて前記ブロックのサイズを調整し、調整したサイズに応じて前記補正ゲインを算出する構成を有している。
この構成により、画像のサイズに応じてブロックのサイズを調整するため、一画面の大きさによらず補正を行うことができ、また、一画面の大きさの変更により記憶する補正値を更新することなく補正を行うことができる。
本発明の映像信号処理装置の前記補正ゲイン補間部は、任意に設定した領域に応じて補間方法を切替えて前記補正ゲインを算出する構成を有している。
この構成により、一画面中の各領域において複数の補間方法の中から対象の領域に適した補間をした補間ゲインを算出することができる。
本発明の映像信号処理装置の前記ブロック補正値記憶部は、ブロック補正値を記憶していないブロックに対し、前記ブロックの周辺に存在するブロックと対応した補正値に基づいて、記憶していないブロックのブロック補正値を算出する構成を有している。
この構成により、ブロック補正値記憶部が記憶する補正値の数を減らすことによるデータ量の削減や、ブロック補正値記憶部が記憶する補正値を書き換えるときにデータ転送量を削減することができる。
本発明の映像信号処理装置の前記補正ゲイン補間部は、前記撮像素子が画素の間引きを行って画像を生成するのに応じて、前記ブロックと対応した補正値を補間して補正ゲインを算出する構成を有している。
この構成により、前記撮像素子が画素の間引きを行っているときのブロックと対応した補正値を補間して補正ゲインを算出するため、前記撮像素子の前記間引きの有無に依らず同一の補正値を用いることでデータ量の削減ができる。
本発明の映像信号処理装置の前記補正ゲイン補間部は、前記撮像素子の光軸ずれに対して、補間するための各画素の水平垂直位置を調整し、調整した水平垂直位置に基づいて前記ブロック補正値記憶装置が記憶した補正値を補間する構成を有している。
この構成により、撮像素子の光軸ずれに対して、撮像素子固有のブロック補正値を記憶する必要がなくなり、水平垂直位置だけを調整することで光軸ずれに対応することができる。
本発明は、周辺光量落ちシェーディングとダークシェーディングとを含む複数のシェーディング補正を独立に行うことができ、また、より少ないブロックから各ブロックの補正値を精度良く補間し、補間した値から各画素に対する補正ゲインを算出する2段階の補間を行うことができ、複数のシェーディングの補正を行うことによる回路の規模を抑えながら、複数のシェーディング補正を共用することができる映像信号処理装置を提供するものである。
以下、本発明の実施の形態に係る映像信号処理装置について、図面を用いて説明する。
本発明の実施の形態に係る映像信号処理装置の装置構成図を図1に示す。図1に示した映像信号処理装置は、光を集光してフォーカス調整を行い被写体を結像するためのレンズ1と、レンズ1から集光された光を電気信号に変換する撮像素子2と、撮像素子2によって変換された電気信号に対してノイズ除去およびゲイン調整を行うアナログ前処理部3と、アナログ前処理部3によって処理された信号をデジタル信号に変換するA/D変換器4と、A/D変換器4によって変換されたデジタル信号に対してシェーディング補正を行うシェーディング補正回路5と、シェーディング補正回路5によって補正された信号に対してホワイトバランス制御を行うWB回路6と、WB回路6によってホワイトバランス制御された信号に対してガンマ補正を行うγ補正回路7と、γ補正回路7によってガンマ補正された信号に対して輝度信号処理と色差信号処理を行うY/C処理回路8とによって構成される。
なお、撮像素子2は、画素毎に異なる色フィルタを有する。ここで、撮像素子2が規則性をもった順番で順次に信号を出力する様子の一例を図2を参照して説明する。図2(A)は、撮像素子2の色フィルタの配列を示したものであり、RはRed、GはGreen、BはBlueの色フィルタが配置されたものである。このような色フィルタ配列を持つ全画素読出し方式の撮像素子の場合、撮像素子2から出力される信号は、図2(B)に示すように、緑(G)、青(B)、緑(G)、青(B)の順で繰り返して読み出すラインと、赤(R)、緑(G)、赤(R)、緑(G)の順で繰り返して読み出すラインとが交互に出力される。
また、撮像素子2は、画像から全ての画素の信号を読み出すようにしてもよいが、全ての画素の信号を読み出さなくてもよい。撮像素子2が画素の間引きを行って画像を生成する間引き駆動モードで駆動しているときには、例えば、図2(C)に示すように、撮像素子2が、数ラインおきにラインを読み出すなどして画素の間引きを行う。
また、図1に示したように、シェーディング補正回路5は、デジタル信号で表される画像を構成する画素のうち補正の対象となる対象画素の座標位置を表すHVカウンタ5aと、対象画素がどの色フィルタに該当するかを選択する色フィルタ選択部5bと、画像を構成する複数のブロックと対応した補正値を記憶するブロック補正値記憶部5cと、画像に含まれる対象画素の周辺に存在するブロックと対応した補正値を補間して補正ゲインを算出する補正ゲイン補間部5dと、補正ゲイン補間部5dによって算出された補正ゲインに基づいて画像に対するダークシェーディングの補正を行うダークシェーディング補正部5eと、補正ゲイン補間部5dによって算出された補正ゲインに基づいて画像に対する周辺光量落ちシェーディングの補正を行う周辺光量落ちシェーディング補正部5fとによって構成される。
以上のように構成された映像信号処理装置について、その動作を図面を参照して説明する。図3は、本発明の実施の形態における画像をブロックに分割した状態の一例について説明するための図である。
まず、図3に示すように、1画面に表示される画像を水平方向に8ブロック、垂直方向に6ブロック、合計48個のブロックに分割している。ブロック補正値記憶部5cは、分割したブロックの1つずつに補正値を記憶している。例えば、1つのブロック当たりダークシェーディングと周辺光量落ちシェーディングとの2種類のシェーディングについて各色フィルタ毎に補正値を1つずつ必要とし、色フィルタの種類をR、Gr、B、Gbの4種類とすれば、ブロック補正値記憶部5cは、合計で48×4×2=384個の補正値を記憶することになる。図3に示した例では、各ブロックBijの中央を補正の基準点Cijとし、ブロック補正値記憶部5cが記憶する補正値Cijは、予め実測に基づいて決められた値である。
なお、ブロック補正値記憶部5cは、撮像条件の違いによりシェーディング特性が変化した場合、利用者が入力した補正値を受信し、記憶している補正値から受信された補正値に書き換える通信手段(図示していない)を有するため、補正値は、一意に固定されずシェーディング特性に応じて任意にブロック補正値記憶部5cに記憶させることができる。また、撮像素子2が間引き駆動モードで駆動しているときには、補正ゲイン補間部5dが間引き駆動に合わせて補正値の補間を行い補正ゲインを求めるため、ブロック補正値記憶部5cは、撮像素子2の間引き駆動に合わせた補正値を記憶する必要はない。
図4は、本発明の実施の形態における補間に用いるためのブロックに対応する補正値を選択する処理を示した図である。上述したように、ブロック補正値記憶部5cは、ダークシェーディング用ブロック補正値50と周辺光量落ちシェーディング用ブロック補正値51に対応させて各色フィルタ毎に48個ずつの補正値を記憶している。HVカウンタ5aは、A/D変換器4によって順次出力される画素データをカウントすることにより、現在処理している対象画素の位置を保持し、色フィルタ選択部5bは、A/D変換器4によって出力される現時点の画素データに対応する色フィルタから少なくとも1つの種類を選択する。
ブロック補正値記憶部5cは、HVカウンタ5aが保持している対象画素の周辺に存在する4つのブロックを決定し、決定した4つのブロックと対応した補正値を384個の補正値の中から選択し、選択した補正値の中からダークシェーディング用ブロック補正値50または周辺光量落ちシェーディング用ブロック補正値51のうち何れかと対応する補正値をさらに選択し、選択した何れかと対応する補正値の中から色フィルタ選択部5bが選択した色フィルタと対応する補正値をさらに選択する。なお、ダークシェーディング用ブロック補正値50または周辺光量落ちシェーディング用ブロック補正値51のうち何れかと対応する補正値は、異なるタイミングで選択され切替えられる。ここで、ブロック補正値記憶部5cが選択した補正値を、4つのブロックと対応したブロック補正値A、B、C、Dとし、ブロック補正値記憶部5cは、選択したブロック補正値A、B、C、Dを補正ゲイン補間部5dに出力する。
次に、補正ゲイン補間部5dは、ブロック補正値A、B、C、Dを用いて2段階の補間を行う。図5は、本発明の実施の形態におけるブロック補正値を用いた第1段階の補間について説明するための図である。まず、第1段階の補間としては、補正ゲイン補間部5dは、補正値A、B、C、Dと対応するブロック、例えば、対象画素となる点Hxyが属するブロックBijと隣接する上下左右斜めのうち対象画素に距離が近い3つのブロックとの合計4ブロックを特定する。ここで、補正ゲイン補間部5dは、ブロックBij内の任意の点Hxyについて、特定した4ブロックに対応する各補正値を4点線形補間することにより補正ゲインHxyを算出する。
ところで、図6に示すように、第1段階の補間において4点線形補間によって補間できない画像の端部周辺の領域が存在する。図7は、第1段階の補間における画像の端部周辺の領域の補間処理について説明するための図である。図7に示したように、補正ゲイン補間部5dは、画像の端部周辺の領域に対する補正ゲインの算出において2点の線形補間を行って補正ゲインHxyを算出するか、または、ブロック補正値をそのまま補正ゲインHxyとする。
引き続き、一般的な4点線形の補間の方法について図8を参照して説明する。図8に示すように、4つのブロック補正値A、B、C、Dと対応する画像内の点で囲まれた領域の一辺の長さを長さRangeとし、囲まれた四角形領域の中にある任意の点H(p,q)を補正ゲインとなる補間値Hとすれば、補間値Hは(1)式で求まる。
しかし、(1)式で補間値Hを求める方法を用いて、周辺光量落ちシェーディングとダークシェーディングの両方の補正ゲインを同時に求めるには、補間値Hを算出するための補間回路が、周辺光量落ちシェーディング用の補間回路およびダークシェーディング用の補間回路の2つ必要となる。
そこで、本発明の実施の形態では、差分値を用いた4点線形補間法を行う。図9は、差分値を用いた4点線形補間法について説明するための図である。まず、補正ゲイン補間部5dは、図9に示すブロック補正値A、Cと対応する画像内の点を結ぶ線上にある任意の点H0(0,q)の補間値H0を(2)式で求める。
また、任意の点Hp(p,q)の補間値と点Hp+1(p+1,q)の補間値との差分値をHSとすれば、補正ゲイン補間部5dは、差分値HSを(3)式で求める。
(3)式で求めた差分値HSを用いて、補正ゲイン補間部5dは、任意の点Hp(p,q)の補間値Hpを(4)式で求める。
ここで、任意の点Hpの補間値を求めるために必要な補間値H0および差分値HSは、ブロック補正値A,B,C,Dに関わる領域において、各水平ラインで一度だけ算出すればよいため、周辺光量落ちシェーディングとダークシェーディングの両方の補正ゲインを求めるための数式となる(2)式および(3)式を計算する回路が共用できる。また、(2)式、(3)式、および(4)式で4点線形補間を実現した場合、(1)式で実現した場合と比べ、乗算器、除算器が少なくできるため、回路規模の削減ができる。
次に、補正ゲイン補間部5dは、第1段階の補間で求めた補間値Hを用いて第2段階の補間を行う。図10は、第2段階の補間方法について説明するための図である。図10に示したように、補正ゲイン補間部5dは、任意の点(x,y)に対する補正ゲインGxyを算出するため、第1段階の補間で求めた補間値Hpの中から、任意の点(x,y)の周囲の16点の補間値を抽出する。なお、図10に示したRangeは1ブロックの一辺の長さである。補正ゲイン補間部5dは、抽出した16点の補間値を平均した平均値を任意の点(x,y)に対する補正ゲインGxyとして算出する。以上のように、補正ゲイン補間部5dは、第2段階の補間で補正ゲインGxyを各画素(x,y)に対する補正ゲインとして決定する。
ところで、図11に示すように、第2段階の補間ができない画像の端部周辺の領域が存在する。補正ゲイン補間部5dは、図11に示したように、画像の端部周辺の領域に対する補正ゲインの算出において、第1段階の補間で得られた補正ゲインHxyを補正ゲインGxyとして決定する。
なお、撮像素子2が間引き駆動モードで駆動しているときには、補正ゲイン補間部5dは、ブロック補正値記憶部5cが記憶している間引き駆動に合わせた補正値を補間して画面に表示される画像に対する補正ゲインを算出する。また、補正ゲイン補間部5dは、撮像素子2が生成する画像のサイズに応じてブロックのサイズを調整し、調整したサイズに応じて補正ゲインを算出する。
図12は、補正ゲインを用いたシェーディング補正に係る構成図である。補正ゲイン補間部5dによって算出されたダークシェーディング補正ゲインは、ダークシェーディング補正部5eにおける補正処理に用いられ、補正ゲイン補間部5dによって算出された周辺光量落ちシェーディング補正ゲインは、周辺光量落ちシェーディング補正部5fにおける補正処理に用いられる。なお、ダークシェーディング補正部5eは、加算/減算器500を有し、周辺光量落ちシェーディング補正部5fは、乗算器501、ビットシフト器502、および加算器503を有している。
まず、加算/減算器500は、補正ゲイン補間部5dによって算出されたダークシェーディング補正ゲインと、A/D変換器4によって出力された画素データとを加算または減算することにより、ダークシェーディングの補正を行う。
次に、乗算器501は、ダークシェーディング補正部5eによって補正された画素データと、補正ゲイン補間部5dによって算出された周辺光量落ちシェーディング補正ゲインとを乗算し、ビットシフト器502は、乗算器501によって乗算された画素データのビットシフトを行う。さらに、加算器503は、ダークシェーディング補正部5eによって補正された画素データと、ビットシフト器502によってビットシフトされた画素データとを加算することにより、周辺光量落ちシェーディングの補正を行う。
ところで、本発明の実施の形態に係る映像信号処理装置においては、撮像素子2の光軸ずれが生ずることがある。ここでの光軸ずれとは、シェーディングの位置であり、レンズ1の位置ずれによって、図13に示すように、シェーディングの形自体は変わらずに位置だけがずれることがある。補正ゲイン補間部5dは、このような光軸ずれに対して画素の水平垂直位置を調整した補正ゲインを算出することができる。例えば、補正ゲイン補間部5dは、図5に示したように、ブロックBの位置を固定とし、補正値Cを適用する範囲の実線で示したブロックの位置を調整することにより、水平垂直位置を調整する。これにより、画像全体のブロック位置が調整され、補正値を変えることなく光軸ずれに対応できる。
以上説明したように、本発明の実施の形態に係る映像信号処理装置は、1ブロック毎に記憶する補正値から各画素の補正ゲインを補間して算出するため、記憶する補正値のデータ量を削減でき、また、周辺光量落ちシェーディングとダークシェーディングの補正部を独立に持つため、2種類のシェーディングを独立に補正することができる。
また、本発明の実施の形態に係る映像信号処理装置は、4点線形補間を行って補間値を算出し、算出した補間値に基づいて補正ゲインを算出する2段階の補間を行うため、従来用いられている4点線形補間だけによる補正値の補間に比べ補間の精度が向上し、ブロック境界を目立たなくすることができることにより、従来に比べブロック数を削減し記憶データ量を少なくすることができる。
また、本発明の実施の形態に係る映像信号処理装置は、各シェーディングの補正と対応した補正値に基づいて各補正と対応した補正ゲインを算出するため、それぞれのシェーディング補正値の補間に個別の補正ゲイン補間部を設けることなく、それぞれのシェーディングが独立して補正ゲインを補間でき、それぞれのシェーディングの補正を1つの回路で共用して実現できることから、複数のシェーディング補正に対応することに伴う回路の規模を抑えることができる。
なお、本発明の実施の形態では、1画面に表示される画像を48個のブロックに分割する例について説明したが、本発明では、その他のブロック分割数についても同様に実施可能である。また、撮像素子2を4種類の色フィルタで構成する例について説明したが、本発明では、その他の色フィルタで構成された場合についても同様に実施可能である。
以上のように、本発明に係る映像信号処理装置は、周辺光量落ちシェーディングとダークシェーディングとを独立に補正することができ、また、各画素に対する補正ゲインの算出に2段階の補間を行うことで、より少ないブロックから各ブロックの補正値を精度良く補間して補正ゲインを求めることができ、複数のシェーディングの補正を行うことによる回路の規模を抑えながら、複数のシェーディング補正を共用することができることにより、映像信号に対してシェーディング補正を行う映像処理装置等として有用である。
1 レンズ
2 撮像素子
3 アナログ前処理部
4 A/D変換器
5 シェーディング補正回路
5a HVカウンタ
5b 色フィルタ選択部
5c ブロック補正値記憶部
5d 補正ゲイン補間部
5e ダークシェーディング補正部
5f 周辺光量落ちシェーディング補正部
6 WB回路
7 γ補正回路
8 Y/C処理回路
50 ダークシェーディング用ブロック補正値
51 周辺光量落ちシェーディング用ブロック補正値
211e 周辺光量落ち補正部
211g 補正値テーブル部
211h 補正値生成部
500 加算/減算器
501 乗算器
502 ビットシフト器
503 加算器
2 撮像素子
3 アナログ前処理部
4 A/D変換器
5 シェーディング補正回路
5a HVカウンタ
5b 色フィルタ選択部
5c ブロック補正値記憶部
5d 補正ゲイン補間部
5e ダークシェーディング補正部
5f 周辺光量落ちシェーディング補正部
6 WB回路
7 γ補正回路
8 Y/C処理回路
50 ダークシェーディング用ブロック補正値
51 周辺光量落ちシェーディング用ブロック補正値
211e 周辺光量落ち補正部
211g 補正値テーブル部
211h 補正値生成部
500 加算/減算器
501 乗算器
502 ビットシフト器
503 加算器
Claims (14)
- 被写体を撮像する撮像素子と、
前記撮像素子から生成された画像を構成する複数のブロックと対応した補正値を記憶するブロック補正値記憶部と、
前記画像に含まれる対象画素の周辺に存在する前記ブロックと対応した補正値を補間して補正ゲインを算出する補正ゲイン補間部と、
前記補正ゲイン補間部によって算出された補正ゲインに基づいて前記画像に対するダークシェーディングの補正を行うダークシェーディング補正部と、
前記補正ゲイン補間部によって算出された補正ゲインに基づいて前記画像に対する周辺光量落ちシェーディングの補正を行う周辺光量落ちシェーディング補正部とを備えたことを特徴とする映像信号処理装置。 - 前記補正ゲイン補間部は、前記対象画素を含む隣り合う4つの前記ブロックと対応する補正値に基づいて4点線形補間を行って補正ゲインを算出する第1の補正ゲイン算出機能と、前記第1の補正ゲイン算出機能で算出した補正ゲインとなる補間値に基づいて再補間を行い補正ゲインを算出する第2の補正ゲイン算出機能の2つの補正ゲイン算出機能を有することを特徴とする請求項1に記載の映像信号処理装置。
- 前記ブロック補正値記憶部は、前記ダークシェーディングおよび前記周辺光量落ちシェーディングの各補正と対応した補正値を前記ブロック毎に記憶することを特徴とする請求項1または請求項2に記載の映像信号処理装置。
- 前記補正ゲイン補間部は、前記ブロック補正値記憶部が記憶した前記各補正と対応した補正値に基づいて前記各補正と対応した補正ゲインを算出することを特徴とする請求項1から請求項3までの何れかに記載の映像信号処理装置。
- 前記撮像素子は、画素毎に異なる色フィルタを有し、前記色フィルタが規則性をもった順番で配置されていることを特徴とする請求項1から請求項4までの何れかに記載の映像信号処理装置。
- 前記ブロック補正値記憶部は、前記色フィルタと対応した補正値を前記ブロック毎に記憶することを特徴とする請求項5に記載の映像信号処理装置。
- 前記補正ゲイン補間部は、前記ブロック補正値記憶部が記憶した前記色フィルタと対応した補正値に基づいて補正ゲインを算出することを特徴とする請求項6に記載の映像信号処理装置。
- 前記ダークシェーディング補正部および前記周辺光量落ちシェーディング補正部は、前記補正ゲイン補間部によって算出された前記色フィルタに対応した補正ゲインに基づいて色シェーディングを補正することを特徴とする請求項1から請求項7までの何れかに記載の映像信号処理装置。
- 前記ブロック補正値記憶部は、前記補正値を受信し、記憶している補正値から受信された補正値に書き換える通信手段を有することを特徴とする請求項1から請求項8までの何れかに記載の映像信号処理装置。
- 前記補正ゲイン補間部は、前記撮像素子が生成する画像のサイズに応じて前記ブロックのサイズを調整し、調整したサイズに応じて前記補正ゲインを算出することを特徴とする請求項1から請求項9までの何れかに記載の映像信号処理装置。
- 前記補正ゲイン補間部は、任意に設定した領域に応じて補間方法を切替えて前記補正ゲインを算出することを特徴とする請求項1から請求項10までの何れかに記載の映像信号処理装置。
- 前記ブロック補正値記憶部は、ブロック補正値を記憶していないブロックに対し、前記ブロックの周辺に存在するブロックと対応した補正値に基づいて、記憶していないブロックのブロック補正値を算出することを特徴とする請求項1から請求項11までの何れかに記載の映像信号処理装置。
- 前記補正ゲイン補間部は、前記撮像素子が画素の間引きを行って画像を生成するのに応じて、前記ブロックと対応した補正値を補間して補正ゲインを算出することを特徴とする請求項1から請求項12までの何れかに記載の映像信号処理装置。
- 前記補正ゲイン補間部は、前記撮像素子の光軸ずれに対して、補間するための各画素の水平垂直位置を調整し、調整した水平垂直位置に基づいて前記ブロック補正値記憶装置が記憶した補正値を補間することを特徴とする請求項1に記載の映像信号処理装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004331829A JP2006148213A (ja) | 2004-11-16 | 2004-11-16 | 映像処理装置 |
US11/719,374 US20090147110A1 (en) | 2004-11-16 | 2005-11-16 | Video Processing Device |
PCT/JP2005/021050 WO2006054607A1 (ja) | 2004-11-16 | 2005-11-16 | 映像処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004331829A JP2006148213A (ja) | 2004-11-16 | 2004-11-16 | 映像処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006148213A true JP2006148213A (ja) | 2006-06-08 |
Family
ID=36407147
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004331829A Withdrawn JP2006148213A (ja) | 2004-11-16 | 2004-11-16 | 映像処理装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20090147110A1 (ja) |
JP (1) | JP2006148213A (ja) |
WO (1) | WO2006054607A1 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100793938B1 (ko) | 2006-06-14 | 2008-01-16 | 주식회사 아이닉스 | 음영보상장치 및 보상방법 |
US20110279708A1 (en) * | 2010-05-12 | 2011-11-17 | Canon Kabushiki Kaisha | Image capture apparatus and control method thereof |
US8508655B2 (en) * | 2006-10-16 | 2013-08-13 | Sony Corporation | Lens apparatus, image capture apparatus, and method for correcting image quality |
JP2016005057A (ja) * | 2014-06-16 | 2016-01-12 | 株式会社ソシオネクスト | 画像処理装置、画像処理方法及び撮像装置 |
JP2016005190A (ja) * | 2014-06-18 | 2016-01-12 | 日本放送協会 | 画像補正装置、光学補正装置および画像補正用プログラム |
JP2017034385A (ja) * | 2015-07-30 | 2017-02-09 | 日本放送協会 | カメラ用のシェーディング補正装置 |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4803156B2 (ja) * | 2007-10-16 | 2011-10-26 | ソニー株式会社 | 固体撮像素子用の信号処理装置、信号処理装置を備えた撮像装置、信号処理方法、およびプログラム |
JP2010103642A (ja) * | 2008-10-21 | 2010-05-06 | Toshiba Corp | シェーディング補正装置 |
JP2011095933A (ja) * | 2009-10-28 | 2011-05-12 | Sony Corp | シェーディング補正方法、シェーディング補正値測定装置、撮像装置及びビームプロファイル測定装置 |
TWI458347B (zh) * | 2010-12-20 | 2014-10-21 | Ind Tech Res Inst | 影像擷取裝置及其方法 |
KR20140041890A (ko) * | 2011-07-28 | 2014-04-04 | 메사추세츠 인스티튜트 오브 테크놀로지 | 고해상도 표면 측정 시스템 및 방법 |
KR20150104662A (ko) * | 2014-03-05 | 2015-09-16 | 삼성디스플레이 주식회사 | 표시 장치 및 그 구동 방법 |
US9270961B2 (en) * | 2014-07-21 | 2016-02-23 | Samsung Electronics Co., Ltd. | Color shading correction using color channel consistency |
JP6795961B2 (ja) * | 2016-12-12 | 2020-12-02 | キヤノン株式会社 | 画像処理装置、画像処理装置の制御方法、及び、プログラム |
JP6622945B2 (ja) * | 2017-03-30 | 2019-12-18 | 富士フイルム株式会社 | 画像処理装置、画像処理方法、およびプログラム |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10210360A (ja) * | 1997-01-27 | 1998-08-07 | Minolta Co Ltd | デジタルカメラ |
JP4045516B2 (ja) * | 1998-04-05 | 2008-02-13 | ソニー株式会社 | シエーデイング補正回路 |
JP2002216136A (ja) * | 2001-01-23 | 2002-08-02 | Sony Corp | 距離算出方法及び撮像装置 |
JP2002237998A (ja) * | 2001-02-07 | 2002-08-23 | Sony Corp | 画面補正方法及び撮像装置 |
JP2003116048A (ja) * | 2001-10-05 | 2003-04-18 | Hitachi Kokusai Electric Inc | シェーディング補正方法 |
JP2003289474A (ja) * | 2002-03-27 | 2003-10-10 | Canon Inc | 画像処理装置、撮像装置、画像処理方法、プログラム、及びコンピュータ読み取り可能な記憶媒体 |
JP2003348604A (ja) * | 2002-05-28 | 2003-12-05 | Sharp Corp | 撮像装置および撮像方法 |
JP2005101829A (ja) * | 2003-09-24 | 2005-04-14 | Sanyo Electric Co Ltd | 信号処理装置 |
-
2004
- 2004-11-16 JP JP2004331829A patent/JP2006148213A/ja not_active Withdrawn
-
2005
- 2005-11-16 WO PCT/JP2005/021050 patent/WO2006054607A1/ja active Application Filing
- 2005-11-16 US US11/719,374 patent/US20090147110A1/en not_active Abandoned
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100793938B1 (ko) | 2006-06-14 | 2008-01-16 | 주식회사 아이닉스 | 음영보상장치 및 보상방법 |
US8508655B2 (en) * | 2006-10-16 | 2013-08-13 | Sony Corporation | Lens apparatus, image capture apparatus, and method for correcting image quality |
US20110279708A1 (en) * | 2010-05-12 | 2011-11-17 | Canon Kabushiki Kaisha | Image capture apparatus and control method thereof |
US8780228B2 (en) * | 2010-05-12 | 2014-07-15 | Canon Kabushiki Kaisha | Image capture apparatus and control method thereof |
JP2016005057A (ja) * | 2014-06-16 | 2016-01-12 | 株式会社ソシオネクスト | 画像処理装置、画像処理方法及び撮像装置 |
JP2016005190A (ja) * | 2014-06-18 | 2016-01-12 | 日本放送協会 | 画像補正装置、光学補正装置および画像補正用プログラム |
JP2017034385A (ja) * | 2015-07-30 | 2017-02-09 | 日本放送協会 | カメラ用のシェーディング補正装置 |
Also Published As
Publication number | Publication date |
---|---|
WO2006054607A1 (ja) | 2006-05-26 |
US20090147110A1 (en) | 2009-06-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2006054607A1 (ja) | 映像処理装置 | |
US9392241B2 (en) | Image processing apparatus and image processing method | |
JP4104571B2 (ja) | 歪曲補正装置及びこの歪曲補正装置を備えた撮像装置 | |
US8508625B2 (en) | Image processing apparatus | |
US20040150732A1 (en) | Image capturing apparatus | |
US8094230B2 (en) | Image processing apparatus, image processing method, and program | |
JP5014099B2 (ja) | 撮像装置及びその制御方法 | |
JP2005102134A (ja) | 画像処理装置および方法、記録媒体、並びにプログラム | |
US8284278B2 (en) | Image processing apparatus, imaging apparatus, method of correction coefficient calculation, and storage medium storing image processing program | |
JP2011040088A (ja) | 輝度変化に適応してノイズをフィルタリングする方法及びシステム | |
JP2009060329A (ja) | 画像処理装置及び画像処理方法、画像処理プログラム | |
JP2009188840A (ja) | プログレッシブ・インタレース変換方法、画像処理装置及び画像撮像装置 | |
JPH07298275A (ja) | ビデオカメラの信号処理回路 | |
JP6348762B2 (ja) | 画像処理装置、画像処理方法、画像処理プログラム | |
JP2014036262A (ja) | 撮像装置 | |
JP4133283B2 (ja) | 画像処理装置および画像処理方法、デジタルスチルカメラ | |
JP4394018B2 (ja) | シェーディング補正装置、シェーディング補正方法 | |
US20120287299A1 (en) | Image processing device, storage medium storing image processing program, and electronic camera | |
JP4994158B2 (ja) | 画像補正装置 | |
JP2008219230A (ja) | 撮像装置及び画像処理方法 | |
JP6553974B2 (ja) | カメラ用のシェーディング補正装置 | |
JP4262059B2 (ja) | 色相別色補正処理回路 | |
JP2012100170A (ja) | 撮像装置、ホワイトバランス調整方法及びホワイトバランス調整プログラム | |
JP4129019B2 (ja) | シェーディング補正方法 | |
JP4334496B2 (ja) | 画素信号処理装置、及び画素信号処理方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071107 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090724 |