JP2006148007A - Semiconductor device manufacturing method and semiconductor device manufactured thereby - Google Patents
Semiconductor device manufacturing method and semiconductor device manufactured thereby Download PDFInfo
- Publication number
- JP2006148007A JP2006148007A JP2004338969A JP2004338969A JP2006148007A JP 2006148007 A JP2006148007 A JP 2006148007A JP 2004338969 A JP2004338969 A JP 2004338969A JP 2004338969 A JP2004338969 A JP 2004338969A JP 2006148007 A JP2006148007 A JP 2006148007A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- interlayer insulating
- film
- dicing
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Dicing (AREA)
Abstract
Description
この発明は、半導体装置の製造方法とその製造方法によって製造された半導体装置に関し、詳しくは、半導体基板上に一括して形成された複数の半導体装置をダイシングブレードによってダイシングして個々の半導体装置を得る半導体装置の製造方法に関する。
BACKGROUND OF THE
この発明に関連する従来技術としては、スクライブライン上に配置されるアライメントマークを各半導体装置の保護膜と繋がるように形成した後、スクライブラインをダイシングすることにより、ダイシング後に部分的に残るアライメントマークの面積を大きくとり、残ったアライメントマークとその下地との密着力を確保することにより、部分的に残ったアライメントマークがダイシング時にかかる切削水の圧力などによって剥がれたり、捲れることにより後の実装工程で不良を引き起こすことを防止する半導体装置の製造方法が知られている（例えば、特許文献１参照）。
一般に、ＩＣやＬＳＩなどの半導体装置は、半導体基板（ウエハ）上に層間絶縁膜と回路配線を交互に順次形成し、半導体基板上の全領域を覆うように表面保護膜を形成した後、スクライブラインに沿ってダイシングを行い個々の半導体装置に分割することにより作製される。 In general, in a semiconductor device such as an IC or LSI, an interlayer insulating film and a circuit wiring are alternately and sequentially formed on a semiconductor substrate (wafer), a surface protective film is formed so as to cover the entire region on the semiconductor substrate, and then the scribe is performed. It is manufactured by dicing along a line and dividing into individual semiconductor devices.
しかし、上述の通り、半導体基板上に層間絶縁膜と回路配線の形成を繰り返して複数の半導体装置が一括して形成されるため、ダイシングされるスクライブラインには層間絶縁膜等の堆積物と、フォトリソ工程で必要となったアライメントマークや、線幅、アライメントずれ、エッチング工程における膜減り量などを測定するために必要となった工程モニターマークなど、半導体基板上に複数の半導体装置を形成するにあたって必要となった様々な構造物が多数配置された状態となっている。
このため、表面保護膜は堆積物と様々な構造物が配置されたままのスクライブライン上に形成されることとなる。
However, as described above, a plurality of semiconductor devices are collectively formed by repeating the formation of the interlayer insulating film and the circuit wiring on the semiconductor substrate. Therefore, the scribe line to be diced includes deposits such as an interlayer insulating film, When forming multiple semiconductor devices on a semiconductor substrate, such as alignment marks required in the photolithography process, process monitor marks required to measure line width, misalignment, film loss in the etching process, etc. Many necessary structures are arranged.
For this reason, the surface protective film is formed on the scribe line where the deposit and various structures are arranged.
このようなスクライブラインにダイシングブレードを当ててダイシングを行うと、各半導体装置の側面は、複数の層間絶縁膜の端面、すなわち層間絶縁膜の界面が露出した状態となる。
層間絶縁膜の界面は２つの層間絶縁膜が物理的に密着した領域であるため、水分や不純物等の侵入が他の部分よりも起こり易く、物理的、化学的な保護特性が弱くなっている。
水分や不純物が層間絶縁膜の界面から侵入するとデバイス特性の劣化や、回路配線の腐食による断線等が発生する恐れがある。
When dicing is performed by applying a dicing blade to such a scribe line, the side surfaces of each semiconductor device are exposed to the end surfaces of the plurality of interlayer insulating films, that is, the interfaces of the interlayer insulating films.
Since the interface between the two interlayer insulation films is a region where the two interlayer insulation films are physically in close contact with each other, intrusion of moisture, impurities, etc. is more likely to occur than other parts, and physical and chemical protection characteristics are weakened. .
If moisture or impurities enter from the interface of the interlayer insulating film, device characteristics may be deteriorated, or disconnection due to circuit wiring corrosion may occur.
また、上述のダイシング工程において、スクライブラインに存在する構造物は、その大半がダイシング時に研削されて無くなるが、構造物の一部は層間絶縁膜の界面に残った状態となる。
残った構造物は、ダイシング前よりも下地との接触面積が小さくなり、密着力が低下していることから、ダイシング時にかかる切削水の圧力等の外部応力によって剥がれたり、剥がれかかった状態となり易い。
このような状態のまま後の実装工程へ移されると、実装工程における不良誘発原因の１つとなり得る。
In the above-described dicing process, most of the structures existing on the scribe line are ground and removed during dicing, but a part of the structures remains at the interface of the interlayer insulating film.
The remaining structure has a smaller contact area with the base than before dicing, and the adhesion is reduced, so it tends to peel off due to external stress such as the pressure of cutting water applied during dicing. .
If it is moved to a subsequent mounting process in such a state, it can be one of the causes of failure in the mounting process.
また、仮に、実装工程において問題が発生しなかった場合でも、半導体装置の表面に異物を存在させる可能性が高まるため、半導体装置の信頼性の観点からみて好ましくない。
上述の従来の技術の項で紹介した製造方法では、ダイシング後のアライメントマークや工程モニターマーク等の構造物が剥がれたり捲れたりすることを防止できるが、剥がれたり捲れたりする可能性を皆無にするものではない。
また、層間絶縁膜の界面は露出した状態となるので、上述した水分や不純物の侵入を防ぐことはできない。
Further, even if no problem occurs in the mounting process, the possibility of foreign matter existing on the surface of the semiconductor device is increased, which is not preferable from the viewpoint of the reliability of the semiconductor device.
The manufacturing method introduced in the above-mentioned conventional technology section can prevent structures such as alignment marks and process monitor marks after dicing from being peeled off or twisted, but eliminates the possibility of peeling or twisting. It is not a thing.
In addition, since the interface of the interlayer insulating film is exposed, the above-described penetration of moisture and impurities cannot be prevented.
この発明は以上のような事情を考慮してなされたものであり、ダイシング後のアライメントマークや工程モニターマーク等の構造物の剥がれを皆無にでき、さらにはダイシング後に層間絶縁膜の界面を露出させることがない半導体装置の製造方法を提供するものである。 The present invention has been made in consideration of the above circumstances, and can eliminate the peeling of structures such as alignment marks and process monitor marks after dicing, and further expose the interface of the interlayer insulating film after dicing. The present invention provides a method for manufacturing a semiconductor device.
この発明は、スクライブラインによって複数の領域に規定される半導体基板上に層間絶縁膜と回路配線を交互に順次形成して複数の半導体装置を一括して形成し、スクライブラインに対応する所定幅の線状領域をエッチングして半導体基板の表面を露出させた後、半導体基板上の全領域を覆うように表面保護膜を形成し、線状領域の所定幅よりも狭い幅を有するダイシングブレードを用いて各半導体装置の各層間絶縁膜の端面に形成された表面保護膜を残しつつスクライブラインをダイシングし個々の半導体装置を得ることを特徴とする半導体装置の製造方法を提供するものである。 According to the present invention, a plurality of semiconductor devices are collectively formed by alternately forming interlayer insulating films and circuit wirings on a semiconductor substrate defined in a plurality of regions by a scribe line, and having a predetermined width corresponding to the scribe line. After etching the linear region to expose the surface of the semiconductor substrate, a surface protective film is formed so as to cover the entire region on the semiconductor substrate, and a dicing blade having a width narrower than a predetermined width of the linear region is used. The present invention also provides a method for manufacturing a semiconductor device, characterized in that individual semiconductor devices are obtained by dicing scribe lines while leaving a surface protective film formed on the end face of each interlayer insulating film of each semiconductor device.
この発明によれば、スクライブラインに対応する所定幅の線状領域をエッチングして半導体基板の表面を露出させた後に、半導体基板上の全領域を覆うように表面保護膜を形成し、線状領域の所定幅よりも狭い幅を有するダイシングブレードを用いて各半導体装置の各層間絶縁膜の端面に形成された表面保護膜を残しつつスクライブラインをダイシングして個々の半導体装置を得るので、得られた個々の半導体装置は層間絶縁膜の端面が表面保護膜によって覆われた状態となり、水分や不純物が層間絶縁膜の界面から侵入することを防止できる。この結果、デバイス特性の劣化や回路配線の腐食による断線等が防止される。 According to the present invention, after etching the linear region having a predetermined width corresponding to the scribe line to expose the surface of the semiconductor substrate, the surface protective film is formed so as to cover the entire region on the semiconductor substrate, Each semiconductor device is obtained by dicing the scribe line using a dicing blade having a width narrower than a predetermined width of the region while leaving the surface protective film formed on the end face of each interlayer insulating film of each semiconductor device. In the individual semiconductor devices thus formed, the end face of the interlayer insulating film is covered with the surface protective film, and moisture and impurities can be prevented from entering from the interface of the interlayer insulating film. As a result, degradation of device characteristics and disconnection due to circuit wiring corrosion are prevented.
さらに、スクライブラインに対応する所定幅の線状領域は、ダイシング前に半導体基板の表面が露出するまでエッチングされるので、アライメントマークや工程モニターマーク等の構造物はこのエッチング時に完全に除去されることとなり、ダイシング後に前記構造物が層間絶縁膜の界面から剥がれる可能性を皆無にすることができる。 Further, since the linear region having a predetermined width corresponding to the scribe line is etched until the surface of the semiconductor substrate is exposed before dicing, structures such as alignment marks and process monitor marks are completely removed during the etching. In other words, the possibility that the structure is peeled off from the interface of the interlayer insulating film after dicing can be eliminated.
また、仮に、上記のエッチング時に構造物が完全に除去されていなくても、上述の通り、スクライブラインに対応する線状領域のエッチング後に半導体基板上の全領域を覆うように表面保護膜が形成されるので、層間絶縁膜の端面は表面保護膜によって覆われた状態となり、ダイシングは層間絶縁膜の端面に形成された表面保護膜を残すように行われるので、構造物が剥がれる可能性はやはり皆無となる。 Moreover, even if the structure is not completely removed during the above etching, a surface protective film is formed so as to cover the entire region on the semiconductor substrate after etching the linear region corresponding to the scribe line as described above. Therefore, the end surface of the interlayer insulating film is covered with the surface protective film, and dicing is performed so as to leave the surface protective film formed on the end surface of the interlayer insulating film. None.
この発明による半導体装置の製造方法は、スクライブラインによって複数の領域に規定される半導体基板上に層間絶縁膜と回路配線を交互に順次形成して複数の半導体装置を一括して形成し、スクライブラインに対応する所定幅の線状領域をエッチングして半導体基板の表面を露出させた後、半導体基板上の全領域を覆うように表面保護膜を形成し、線状領域の所定幅よりも狭い幅を有するダイシングブレードを用いて各半導体装置の各層間絶縁膜の端面に形成された表面保護膜を残しつつスクライブラインをダイシングし個々の半導体装置を得ることを特徴とする。 According to the semiconductor device manufacturing method of the present invention, a plurality of semiconductor devices are collectively formed by alternately forming interlayer insulating films and circuit wirings on a semiconductor substrate defined in a plurality of regions by a scribe line. After etching the linear region with a predetermined width corresponding to the surface of the semiconductor substrate to expose the surface of the semiconductor substrate, a surface protective film is formed so as to cover the entire region of the semiconductor substrate, and a width narrower than the predetermined width of the linear region Each semiconductor device is obtained by dicing the scribe line while leaving the surface protective film formed on the end face of each interlayer insulating film of each semiconductor device using a dicing blade having the following.
この発明において半導体基板とは、複数の半導体装置を一括して形成するためのウエハ状のものを意味する。
半導体装置としては、層間絶縁膜の形成が必要となる半導体装置を意味し、例えば、集積回路（ＩＣ）や大規模集積回路（ＬＳＩ）が挙げられる。
In the present invention, the semiconductor substrate means a wafer-like one for forming a plurality of semiconductor devices at once.
The semiconductor device means a semiconductor device that requires formation of an interlayer insulating film, and examples thereof include an integrated circuit (IC) and a large scale integrated circuit (LSI).
また、この発明においてスクライブラインとは、半導体基板（ウエハ）から個々の半導体装置（ＩＣやＬＳＩ）を得るために、ダイシングブレードによってダイシングされる所定幅の線状領域を意味し、各半導体装置の外縁に沿うように規定される。 In the present invention, the scribe line means a linear region having a predetermined width that is diced by a dicing blade in order to obtain individual semiconductor devices (IC or LSI) from a semiconductor substrate (wafer). It is defined along the outer edge.
層間絶縁膜としては、隣接する回路配線を電気的に分離できる絶縁膜であればよく特に限定されるものではないが、誘電率が低く、回路配線との密着性に優れ、化学的・熱的に安定であるものが好ましい。
このような要件を満たす無機材料としては、例えば、酸化シリコン（ＳｉＯ2）、窒化シリコン（Ｓｉ3Ｎ4）、酸窒化シリコン（ＳｉＯＮ）、二酸化シリコンにリンをドープしたＰＳＧ（リンシリケートガラス）、二酸化シリコンにリンとホウ素をドープしたＢＰＳＧ（ホウ素リンシリケートガラス）、二酸化シリコンにフッ素をドープしたＳｉＯＦ（フッ素添加酸化シリコン）などを挙げることができ、有機材料としては、例えば、ポリイミド、有機シロキ酸ポリマーなどを挙げることができる。無機材料からなる層間絶縁膜は、例えば、プラズマＣＶＤ法、熱ＣＶＤ法、高密度プラズマＣＶＤ法、塗布法などによって形成でき、有機材料からなる層間絶縁膜は塗布法によって形成できる。
なお、上記した材料のうち、ＳｉＯＦは誘電率が低いという利点がある一方で、耐水性に課題があったが、この発明では上述の通り、層間絶縁膜の端面が表面保護膜で覆われるので、ＳｉＯＦの利用も可能である。
The interlayer insulating film is not particularly limited as long as it is an insulating film that can electrically separate adjacent circuit wirings. However, it has a low dielectric constant, excellent adhesion to circuit wirings, chemical and thermal properties. Stable ones are preferred.
Examples of inorganic materials that satisfy such requirements include silicon oxide (SiO 2 ), silicon nitride (Si 3 N 4 ), silicon oxynitride (SiON), PSG (phosphorus silicate glass) doped with phosphorus in silicon dioxide, BPSG (boron phosphorus silicate glass) in which silicon dioxide is doped with phosphorus and boron, SiOF (fluorine-doped silicon oxide) in which silicon dioxide is doped with fluorine, and the like. Examples of organic materials include polyimide and organic siloxy acid. A polymer etc. can be mentioned. The interlayer insulating film made of an inorganic material can be formed by, for example, a plasma CVD method, a thermal CVD method, a high density plasma CVD method, a coating method, or the like, and the interlayer insulating film made of an organic material can be formed by a coating method.
Of the above-mentioned materials, SiOF has an advantage of low dielectric constant, but has a problem with water resistance. In the present invention, as described above, the end surface of the interlayer insulating film is covered with the surface protective film. SiOF can also be used.
層間絶縁膜上に形成される回路配線は、例えば、アルミ、銅、若しくは合金としてのアルミ−シリコン、アルミ銅、アルミ−シリコン銅などで形成でき、形成法としては蒸着法、スパッタリング法、ＣＶＤ法などを利用することができる。 The circuit wiring formed on the interlayer insulating film can be formed of, for example, aluminum, copper, or aluminum-silicon as an alloy, aluminum copper, aluminum-silicon copper, etc., and the formation method is vapor deposition, sputtering, CVD Etc. can be used.
スクライブラインに対応した線状領域に対するエッチングは、例えば、ウェットエッチング、反応性イオンエッチング（ＲＩＥ）又はこれらの組合せによって行うことができる。
ダイシングとは、ダイシングブレードをスクライブラインに対応する所定幅の線状領域に当ててスクライブラインを切削し切断することを意味し、ダイシングブレードの幅は前記線状領域の幅よりも狭いものが用いられる。
Etching of the linear region corresponding to the scribe line can be performed by, for example, wet etching, reactive ion etching (RIE), or a combination thereof.
Dicing means that the dicing blade is applied to a linear region having a predetermined width corresponding to the scribe line, and the scribe line is cut and cut. The dicing blade is narrower than the linear region. It is done.
この発明による半導体装置の製造方法は、ダイシングを行う前に表面保護膜を選択的にエッチングして最上層の層間絶縁膜上に形成された回路配線の一部を露出させる工程を更に備えることが好ましい。
このような工程をさらに備えれば、ダイシングを行って個々の半導体装置を得る前に、外部の回路と接続するための電極部（電極パッド）を複数の半導体装置に対して一括して形成できるため、半導体装置の生産性を向上させることができる。
The method of manufacturing a semiconductor device according to the present invention may further comprise a step of selectively etching the surface protective film before dicing to expose a part of the circuit wiring formed on the uppermost interlayer insulating film. preferable.
If such a process is further provided, electrode parts (electrode pads) for connecting to external circuits can be collectively formed on a plurality of semiconductor devices before dicing is performed to obtain individual semiconductor devices. Therefore, the productivity of the semiconductor device can be improved.
また、この発明による半導体装置の製造方法において、表面保護膜はオキシナイトライド膜（酸窒化膜）又はシリコン窒化膜と、その上に積層されるＢＰＳＧ（ホウ素リンシリケートガラス）膜との積層構造を有していることが好ましい。
というのは、オキシナイトライド膜は、電気的信頼性と不純物の拡散ストッパ性に優れ、また、シリコン窒化膜はＮａイオンやＨ2Ｏに対する耐透過性に優れ、その上に積層されるＢＰＳＧ膜は軟化点が低いのでリフローによって平坦化し易いからである。
しかしながら、この発明において表面保護膜は、上記の構成に限られるものではなく、公知の様々なものを用いることができる。
In the method of manufacturing a semiconductor device according to the present invention, the surface protective film has a laminated structure of an oxynitride film (oxynitride film) or a silicon nitride film and a BPSG (boron phosphorus silicate glass) film laminated thereon. It is preferable to have.
This is because the oxynitride film is excellent in electrical reliability and impurity diffusion stopper properties, and the silicon nitride film is excellent in permeation resistance against Na ions and H 2 O, and is laminated on the BPSG film. This is because the softening point is low and it is easy to flatten by reflow.
However, in the present invention, the surface protective film is not limited to the above-described configuration, and various known ones can be used.
また、この発明による半導体装置の製造方法において、ダイシングブレードは、スクライブラインに対応した線状領域の所定幅よりも１０〜５０μｍ狭い幅を有することが好ましい。
というのは、この発明では上述の通り、各層間絶縁膜の端面に形成された表面保護膜を残しつつダイシングを行うので、線状領域の所定幅とダイシングブレードの幅の差が１０μｍ未満であると、ダイシングブレードの位置決め精度が厳しくなるからである。
一方、線状領域の所定幅とダイシングブレードの幅の差が５０μｍあれば、ダイシング後の各半導体装置において、層間絶縁膜の端面から半導体基板の端までに２５μｍの十分な余裕を確保できるので、これ以上薄いダイシングブレードを用いることはダイシングブレードの耐久性等に点からみてあまり意味がない。
In the method of manufacturing a semiconductor device according to the present invention, the dicing blade preferably has a width that is 10 to 50 μm narrower than a predetermined width of the linear region corresponding to the scribe line.
This is because, in the present invention, as described above, dicing is performed while leaving the surface protective film formed on the end face of each interlayer insulating film, so that the difference between the predetermined width of the linear region and the width of the dicing blade is less than 10 μm. This is because the positioning accuracy of the dicing blade becomes severe.
On the other hand, if the difference between the predetermined width of the linear region and the width of the dicing blade is 50 μm, each semiconductor device after dicing can secure a sufficient margin of 25 μm from the end surface of the interlayer insulating film to the end of the semiconductor substrate. Using a dicing blade thinner than this is not very meaningful in terms of durability of the dicing blade.
この発明は、別の観点からみると、上述のこの発明による半導体装置の製造方法によって製造された半導体装置であって、半導体基板上に交互に順次形成された層間絶縁膜および回路配線と、半導体装置を保護する表面保護膜とを備え、表面保護膜は最上層の層間絶縁膜の表面とその上に形成された回路配線、並びに、各層間絶縁膜の端面を覆うことを特徴とする半導体装置を提供するものでもある。 From another point of view, the present invention is a semiconductor device manufactured by the above-described method for manufacturing a semiconductor device according to the present invention, comprising an interlayer insulating film and circuit wirings alternately and sequentially formed on a semiconductor substrate, and a semiconductor A surface protection film for protecting the device, the surface protection film covering the surface of the uppermost interlayer insulating film, the circuit wiring formed thereon, and the end surface of each interlayer insulating film It is also what provides.
この発明による上述の半導体装置において、表面保護膜はオキシナイトライド膜又はシリコン窒化膜と、その上に積層されるＢＰＳＧ膜との積層構造を有していることが好ましい。その理由は上述の通りである。 In the above-described semiconductor device according to the present invention, the surface protective film preferably has a laminated structure of an oxynitride film or a silicon nitride film and a BPSG film laminated thereon. The reason is as described above.
以下、図面に示す実施例に基づいてこの発明を詳細に説明する。 Hereinafter, the present invention will be described in detail based on embodiments shown in the drawings.
この発明の実施例による半導体装置の製造方法とそれによって得られる半導体装置について図１〜５に基づいて説明する。
図１および図２はこの発明の実施例による半導体装置の製造方法において半導体基板上に半導体装置を製造する工程を示す説明図であり図１は半導体基板を平面的に見た状態を示し、図２は半導体基板を断面的に見た状態を示している。図３はスクライブラインに対応する線状領域をエッチングする工程を示す説明図、図４は表面保護膜の形成工程を示す説明図、図５はダイシングブレードを用いてスクライブラインに対応する線状領域をダイシングする工程を示す説明図である。
A method of manufacturing a semiconductor device according to an embodiment of the present invention and a semiconductor device obtained thereby will be described with reference to FIGS.
1 and 2 are explanatory views showing steps of manufacturing a semiconductor device on a semiconductor substrate in a method of manufacturing a semiconductor device according to an embodiment of the present invention. FIG. 1 shows a state in which the semiconductor substrate is viewed in plan view.
概して、実施例による半導体装置の製造方法は、スクライブライン２０によって複数の領域に規定される半導体基板１上に層間絶縁膜３，５，７と回路配線（図示せず）を交互に順次形成して複数の半導体装置１００を一括して形成する工程（図１および図２参照）と、スクライブライン２０に対応する所定幅の線状領域２０ａをエッチングして半導体基板１の表面を露出させる工程（図３参照）と、半導体基板１上の全領域を覆うように表面保護膜１１を形成する工程（図４参照）と、線状領域の所定幅Ｗ１よりも狭い幅Ｗ２を有するダイシングブレード３０を用いて各半導体装置１００の各層間絶縁膜３，５，７の端面に形成された表面保護膜１１を残しつつスクライブライン２０をダイシングし個々の半導体装置１００を得る工程（図５参照）とを備えている。
In general, in the method of manufacturing a semiconductor device according to the embodiment,
以下、順を追って詳しく説明する。
まず、図１および図２に示されるように、半導体基板１上に層間絶縁膜３，５，７と回路配線（図示せず）の形成を交互に順次繰り返し、複数の半導体装置１００を作製した後、半導体基板１の全領域にレジスト８を形成し、フォトリソ工程とエッチング工程によりスクライブライン２０とする線状領域のみを所定の幅Ｗ１で開口させる。
なお、スクライブライン２０に対応する線状領域２０ａには半導体装置１００を作製するにあたって必要となったアライメントマーク、工程モニターマーク等の各種マーク２，４，６が、半導体基板１上、或いは層間絶縁膜３，５上に形成されたままとなっている。
また、層間絶縁膜の材料としては、酸化シリコン、窒化シリコン、酸窒化シリコン、ＰＳＧ、ＢＰＳＧなど公知の材料から選択できるが、この発明では図５に示されるように、層間絶縁膜３，５，７の界面Ａが表面保護膜１１によって保護されるので、誘電率が低い点で優れるものの耐水性に課題があったＳｉＯＦの採用も可能である。
The details will be described below in order.
First, as shown in FIGS. 1 and 2, formation of interlayer insulating
In the
The material of the interlayer insulating film can be selected from known materials such as silicon oxide, silicon nitride, silicon oxynitride, PSG, and BPSG. In the present invention, as shown in FIG. 7 is protected by the surface
次いで、図３に示されるように、反応性イオンエッチング（ＲＩＥ）、ウェットエッチング、又はＲＩＥとウェットエッチングの組合せを利用し、半導体基板１の表面が露出するまで、スクライブライン２０に対応する線状領域２０ａをエッチングし、その後、不要となったレジスト８（図２参照）を除去する。
なお、ＲＩＥでエッチングを行う場合には、エッチングチャンバー内にＯ2を７ｓｃｃｍとＣＨＦ3を１２ｓｃｃｍ程度の流量で導入し、チャンバー内の圧力を２Ｐａに制御しながら２３０Ｗ程度のＲＦ出力で放電を発生させ、６０分程度エッチングを実施すればよい。
これにより、図２に示されていた、スクライブライン２０に対応する線状領域２０ａの層間絶縁膜３，５，７と半導体装置１００の製造工程で必要となった各種マーク２，４，６が除去される。
Next, as shown in FIG. 3, a reactive ion etching (RIE), wet etching, or a combination of RIE and wet etching is used to form a line corresponding to the
When etching is performed by RIE, O 2 is introduced into the etching chamber at a flow rate of 7 sccm and CHF 3 at a flow rate of about 12 sccm, and discharge is generated with an RF output of about 230 W while controlling the pressure in the chamber to 2 Pa. And etching may be performed for about 60 minutes.
As a result, the
次いで、図４に示されるように、半導体基板１上の全領域を覆うようにオキシナイトライド膜９（又はシリコン窒化膜）を１〜３μｍ程度の膜厚で成膜し、さらにその上にＢＰＳＧ膜１０を１〜３μｍ程度の膜厚で形成して表面保護膜１１とする。
Next, as shown in FIG. 4, an oxynitride film 9 (or silicon nitride film) is formed to a thickness of about 1 to 3 μm so as to cover the entire region on the
この後、最上層の層間絶縁膜７とその上に形成された回路配線を覆うようにレジストを形成し、フォトリソ工程とエッチング工程により表面保護膜の一部をエッチングし、前記回路配線中の電極パッド部のみを露出させた後、不要となったレジストを除去する。ここで留意されたいのは、上述の表面保護膜のエッチング工程において、除去されるのは電極パッド部に対応する部位のみであり、各半導体装置１００の各層間絶縁膜３，５，７の端面に形成された表面保護膜１１は除去されない点である。
なお、電極パッド部を露出させるために行われる上記のフォトリソ工程においては、スクライブライン２０に対応する線状領域２０ａのエッチング後も半導体基板１上に存在する半導体基板１を加工することにより形成されたアライメントマーク（図示せず）が利用される。
Thereafter, a resist is formed so as to cover the uppermost
The photolithography process performed to expose the electrode pad portion is formed by processing the
半導体装置１００の種類によっては、上記工程の後、さらにポリイミドを塗布し、後のパッケージング工程における応力緩和を図ってもよいが、この実施例ではポリイミドは塗布しない。
Depending on the type of the
次いで、図５に示されるように、スクライブライン２０に対応する線状領域２０ａの幅Ｗ１（１００μｍ）よりも１０μｍ以上狭い幅Ｗ２を有するダイシングブレード３０、すなわち９０μｍ以下の幅Ｗ２を有するダイシングブレード３０を用い、各層間絶縁膜３，５，７の端面に形成された表面保護膜１１を残しつつスクライブライン２０に対応する線状領域２０ａをダイシングする。
Next, as shown in FIG. 5, the
以上の工程により得られた個々の半導体装置１００は、層間絶縁膜３，５，７の端面に表面保護膜１１が形成されていることから、層間絶縁膜３，５，７の界面Ａも露出しておらず、層間絶縁膜３，５，７の界面Ａからの水分や不純物の侵入が防止されている。
また、上述の通り、スクライブライン２０に対応する線状領域２０ａは、ダイシング前にエッチングされることから、スクライブライン２０は複数の半導体装置を一括して製造するにあたって必要となったアライメントマークや工程モニターマーク等の各種マーク２，４，６が前記エッチングの際に完全に除去されている。
このため、上述のダイシング時に前記各種マーク２，４，６が層間絶縁膜３，５，７の界面から剥がれる可能性も当然皆無であり、後の実装工程における不良誘発が防止されている。
In the
Further, as described above, since the
For this reason, there is no possibility that the
１・・・半導体基板
２，４，６・・・各種マーク
３，５，７・・・層間絶縁膜
８・・・レジスト
９・・・オキシナイトライド膜
１０・・・ＢＰＳＧ膜
１１・・・表面保護膜
２０・・・スクライブライン
２０ａ・・・線状領域
３０・・・ダイシングブレード
１００・・・半導体装置
Ｗ１・・・線状領域の幅
Ｗ２・・・ダイシングブレードの幅
Ａ・・・層間絶縁膜の界面
DESCRIPTION OF
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004338969A JP2006148007A (en) | 2004-11-24 | 2004-11-24 | Semiconductor device manufacturing method and semiconductor device manufactured thereby |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004338969A JP2006148007A (en) | 2004-11-24 | 2004-11-24 | Semiconductor device manufacturing method and semiconductor device manufactured thereby |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2006148007A true JP2006148007A (en) | 2006-06-08 |
Family
ID=36627314
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004338969A Pending JP2006148007A (en) | 2004-11-24 | 2004-11-24 | Semiconductor device manufacturing method and semiconductor device manufactured thereby |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2006148007A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008130886A (en) * | 2006-11-22 | 2008-06-05 | Casio Comput Co Ltd | Manufacturing method of semiconductor device |
| KR100871693B1 (en) * | 2006-11-30 | 2008-12-05 | 삼성전자주식회사 | Semiconductor chip and method of producing the same |
| JP2011192846A (en) * | 2010-03-15 | 2011-09-29 | Seiko Instruments Inc | Semiconductor device and method of manufacturing the same |
| JP2012138449A (en) * | 2010-12-27 | 2012-07-19 | Teramikros Inc | Semiconductor device manufacturing method |
-
2004
- 2004-11-24 JP JP2004338969A patent/JP2006148007A/en active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008130886A (en) * | 2006-11-22 | 2008-06-05 | Casio Comput Co Ltd | Manufacturing method of semiconductor device |
| KR100871693B1 (en) * | 2006-11-30 | 2008-12-05 | 삼성전자주식회사 | Semiconductor chip and method of producing the same |
| JP2011192846A (en) * | 2010-03-15 | 2011-09-29 | Seiko Instruments Inc | Semiconductor device and method of manufacturing the same |
| KR101765928B1 (en) * | 2010-03-15 | 2017-08-07 | 에스아이아이 세미컨덕터 가부시키가이샤 | Semiconductor device and manufacturing method therefor |
| JP2012138449A (en) * | 2010-12-27 | 2012-07-19 | Teramikros Inc | Semiconductor device manufacturing method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100604903B1 (en) | Semiconductor wafer with improved step coverage and fabrication method of the same | |
| JP4619705B2 (en) | Semiconductor device | |
| US7241676B2 (en) | Semiconductor device and method for manufacturing the same | |
| US7977232B2 (en) | Semiconductor wafer including cracking stopper structure and method of forming the same | |
| US20140273453A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| US6358831B1 (en) | Method for forming a top interconnection level and bonding pads on an integrated circuit chip | |
| JP2002057212A (en) | Semiconductor device and manufacturing method therefor | |
| JP2004296905A (en) | Semiconductor device | |
| TW586162B (en) | Semiconductor chip mounting wafer | |
| JP2011009581A (en) | Process of producing semiconductor device and the semiconductor device | |
| JP2001308097A (en) | Semiconductor device and method of manufacturing | |
| JP2006148007A (en) | Semiconductor device manufacturing method and semiconductor device manufactured thereby | |
| JP2005183866A (en) | Semiconductor wafer and dicing method | |
| JP2008311586A (en) | Method for forming opening for wiring of alumina protective film and semiconductor device made by the method | |
| JPH0837289A (en) | Semiconductor device and manufacture thereof | |
| KR100681676B1 (en) | Method for forming pad in semiconductor device | |
| JPH08181146A (en) | Manufacture of semiconductor device | |
| KR100274974B1 (en) | Method for manufacturing metal interconnection of semiconductor device | |
| JP3510235B2 (en) | Method for manufacturing semiconductor device | |
| JP2006269837A (en) | Semiconductor element assembly, semiconductor element manufacturing method, and semiconductor element | |
| JPH0621218A (en) | Semiconductor device and its manufacture | |
| JPH0621217A (en) | Semiconductor device and its manufacture | |
| JP3156389B2 (en) | Method for manufacturing semiconductor device | |
| JP2004303784A (en) | Method for manufacturing semiconductor device | |
| KR100613382B1 (en) | Method of manufacturing semiconductor device |