JP2006141146A - 圧電インバータの異常電圧検出方法及び異常電圧検出回路 - Google Patents

圧電インバータの異常電圧検出方法及び異常電圧検出回路 Download PDF

Info

Publication number
JP2006141146A
JP2006141146A JP2004328672A JP2004328672A JP2006141146A JP 2006141146 A JP2006141146 A JP 2006141146A JP 2004328672 A JP2004328672 A JP 2004328672A JP 2004328672 A JP2004328672 A JP 2004328672A JP 2006141146 A JP2006141146 A JP 2006141146A
Authority
JP
Japan
Prior art keywords
voltage
output
abnormal voltage
circuit
abnormal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004328672A
Other languages
English (en)
Inventor
Hisashi Shibata
比佐志 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tamura Corp
Original Assignee
Tamura Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tamura Corp filed Critical Tamura Corp
Priority to JP2004328672A priority Critical patent/JP2006141146A/ja
Publication of JP2006141146A publication Critical patent/JP2006141146A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Circuit Arrangements For Discharge Lamps (AREA)
  • Dc-Dc Converters (AREA)
  • Inverter Devices (AREA)

Abstract


【課題】 より簡易な回路で、放電時に発生する異常電圧を検出する方法を提供し、放電時に発生する異常電圧を検出する専用の検出回路を設ける必要がない圧電インバータの遮断方法及び、上記の異常電圧検出方法を備えた圧電インバータを提供すること。
【解決手段】 放電に起因して生ずる出力電流ILのスパイクノイズによる異常電圧を異常電圧検出手段100及び101で検出し、異常電圧検出手段100及び101の出力信号を駆動制御手段11に出力し、前記交流電圧V3を遮断する。これにより、簡易な回路で放電時に発生する異常電圧を検出し、交流電圧V3を遮断することができる。
【選択図】 図3

Description

本発明は、冷陰極管の駆動装置やテレビジョン受像器、電子複写機、携帯電話等の高圧発生装置に使用される圧電トランスを用いた圧電インバータを、放電時に発生する異常電圧から保護する圧電インバータの遮断方法及び、その異常電圧を検出する異常電圧検出方法並びに、その異常電圧検出方法を備えた圧電インバータに関する。
液晶表示装置には、バックライト用光源に冷陰極管が使用され、その点灯装置にはインバータが使用されている。このインバータには輝度調整等のため、定電流回路が採用されており、冷陰極管は、定電流駆動により、例えば、1.5kV程度の高電圧、数mA程度の低電流で点灯させている。そして、インバータから交流出力が供給される冷陰極管を含む電流ルートは、トランスの高圧側端子から冷陰極管までの配線区間であり、トランスの端子、プリント配線板上の導体パターン、コネクタ、配線等、多数の部材を経由しているため長く、しかも、回路配線が細く、外圧により変形し易いものである。携帯電話機やノート型パーソナルコンピュータにあっては、冷陰極管点灯装置の設置空間はとりわけ狭く、インバータから冷陰極管に至る細い配線は外圧による変形を受け易い。
このようなインバータの電流ルートに断線が生じると、その断線で電流が遮断されるが、その電流が高圧定電流であるため、冷陰極管の電流ルートには、断線時、電圧上昇が起こり、断線個所で生起した放電が継続して電流ルートが維持されるおそれがある。電流ルートが維持されると、管電流が流れ、冷陰極管の点灯が持続する。点灯状態から動作異常を知ることができないため、その動作異常の発見が遅れることになる。係る異常状態の継続は好ましくないことである。そこで、液晶表示装置のバックライト用冷陰極管等、各種負荷に交流出力を供給するインバータに関し、回路配線の断線放電、高低圧部間の破壊放電、地絡放電等の異常を検出する必要がある、
上記の問題に対して、直流入力を交流出力に変換し、該交流出力を冷陰極管等の負荷に供給するインバータに関し、放電等による異常電圧を検出し、その異常電圧によって、直流入力を遮断する放電保護回路がある。(特許文献1参照。)この回路では、インバータの負荷に生じた断線放電が生じると、インバータの負荷に異常電圧が印加され、この異常電圧によって、検出回路に設けられたツェナーダイオードとトランジスタを導通させ、上記の検出回路に流れる電流により、直流入力とインバータ制御回路間に設けられたトランジスタを非道通にして遮断することができる。
特開H05−168230号公報
上述した放電保護回路では、インバータの負荷に生じた断線放電が生じると、インバータの負荷に異常電圧が印加され、この異常電圧によって、検出回路に設けられたツェナーダイオードとトランジスタを導通させ、上記の検出回路に流れる電流により、直流入力とインバータ制御回路間に設けられたトランジスタを非道通にして遮断することができ、インバータ回路を保護することができるものの、しかしながら、放電等による異常電圧を上記の検出回路で検出し、その検出回路に流れる電流で直流入力を遮断するため、専用の検出回路が必要になり、インバータの回路が複雑になるといった問題もあった。
本発明は、上記のような種々の課題に鑑みなされたものであり、その目的は、上述した放電保護回路より簡易な回路で、放電時に発生する異常電圧を検出する方法を提供することにある。また、放電時に発生する異常電圧を検出する専用の検出回路を設ける必要がない圧電インバータの遮断方法、上記の異常電圧検出方法を備えた圧電インバータ及び異常電圧検出回路を提供することにある。
上記目的達成のため、本発明の圧電インバータの異常電圧検出方法では、所定の周波数を持つ交流電圧を昇圧する圧電トランスを有する圧電インバータの異常電圧検出方法であって、放電に起因して生ずる出力電流のスパイクノイズによる異常電圧を検出することを特徴としている。これにより、簡易な回路で、放電時に発生する異常電圧を検出することができる。また、異常電圧を検出することにより、正常時に誤動作がなく、信頼性の高い保護回路を提供することができる。
また、本発明の圧電インバータでは、所定の周波数を持つ交流電圧を昇圧する圧電トランスと、該圧電トランスから出力された電流を検出する電流検出手段と、前記圧電トランスを駆動させるスイッチング素子を備える駆動手段と、前記電流検出手段により該駆動手段を制御する駆動制御手段と、を備えた圧電インバータであって、前記駆動制御手段は、放電に起因して生ずる出力電流のスパイクノイズによる異常電圧を検出する異常電圧検出手段を備え、該異常電圧検出手段の出力により、前記交流電圧を遮断することを特徴としている。これにより、放電時に発生する異常電圧を検出する専用の検出回路を設けることなく、既存の回路に異常電圧検出手段を追加して、放電時に発生する異常電圧を検出することができる。よって、圧電インバータ回路がより簡易になる。また、検出した異常電圧に基づいて、圧電トランスに入力される交流電圧を確実に遮断することができる。よって、放電時に発生する異常電圧から、圧電インバータ回路を保護することができる。
また、本発明の圧電インバータの遮断方法では、所定の周波数を持つ交流電圧を昇圧する圧電トランスと、該圧電トランスから出力された電流を検出する電流検出手段と、前記圧電トランスを駆動させるスイッチング素子を備える駆動手段と、前記電流検出手段により該駆動手段を制御する駆動制御手段と、を備えた圧電インバータであって、前記駆動制御手段は、放電に起因して生ずる出力電流のスパイクノイズによる異常電圧を検出する異常電圧検出手段と、前記スイッチング素子を開閉させるタイミングを制御する論理回路と、該論理回路を有する制御回路を備え、該制御回路は、更に制御回路を外的要因から保護する保護回路を備え、該保護回路は、前記異常電圧検出手段で検出された電圧を積算する積分手段と、該積算手段で積算された電圧と所定の電圧値を比較する積算電圧比較手段とを備え、前記論理回路は、前記異常電圧検出手段から出力された異常電圧検出信号または前記比較手段からの出力信号により、前記スイッチング素子を開閉させることを特徴している。
これにより、放電時に発生する異常電圧を検出する専用の検出回路を設けることなく、既存の回路に異常電圧検出手段を追加して、放電時に発生する異常電圧を検出することができる。よって、圧電インバータ回路がより簡易になる。また、検出した異常電圧に基づいて、圧電トランスに入力される交流電圧を確実に遮断することができる。よって、放電時に発生する異常電圧から、圧電インバータ回路を保護することができる。
また、本発明の圧電インバータの遮断方法では、前記制御回路は、圧電インバータ専用制御ICであることを特徴としている。これにより、圧電インバータ専用制御ICの外部
に異常電圧検出手段を接続するだけで、放電時に発生する異常電圧から、上記の圧電インバータ専用制御ICを容易に保護することができる。
また、本発明の圧電インバータの遮断方法では、前記異常電圧検出手段は、電界効果トランジスタと抵抗からなることを特徴としている。これにより、電子部品(電界効果トランジスタと抵抗)2個を追加しただけで、異常電圧を検出することができる。よって、圧電トランスの高圧側すなわち、冷陰極管等の各種負荷側に配設されたとしても、電子部品2個なので、回路配置上の自由度を高めることができる。更に、上記の電子部品は、異常電圧の検出によって部品破損しないので、遮断後、放電箇所に不具合がなければ、再投入することができる。
また、本発明の圧電インバータの異常電圧検出回路では、所定の周波数を持つ交流電圧を昇圧する圧電トランスと、該圧電トランスから出力された電流を検出する電流検出手段と、前記圧電トランスを駆動させるスイッチング素子を備える駆動手段と、前記電流検出手段により該駆動手段を制御する駆動制御手段と、を備えた圧電インバータの異常電圧検出回路であって、前記駆動制御手段は、放電に起因して生ずる出力電流のスパイクノイズによる異常電圧を検出する異常電圧検出手段を備え、該異常電圧検出手段は、電界効果トランジスタと抵抗から構成され、前記異常電圧検出手段の出力により、前記交流電圧を遮断することを特徴としている。
これにより、放電時に発生する異常電圧を検出する専用の検出回路を設けることなく、既存の回路に異常電圧検出手段を追加して、放電時に発生する異常電圧を検出することができる。よって、圧電インバータ回路がより簡易になる。また、検出した異常電圧に基づいて、圧電トランスに入力される交流電圧を確実に遮断することができる。よって、放電時に発生する異常電圧から、圧電インバータ回路を保護することができる。
本発明の実施の形態の一つについて、図面を参照して説明する。なお、以下に説明する実施の形態は特許請求の範囲にかかる発明を限定するものではなく、また実施の形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
はじめに、本発明の一の実施形態に係る圧電インバータの構成について図1乃至図2を参照して説明する。
図1は本発明の実施形態に係る圧電インバータの基本構成を示すブロック図である。図1において、圧電インバータの駆動制御手段11は、主に積分手段2とV−Fコンバータ3により構成され、駆動手段7を制御している。駆動手段7は、例えばインバータタイプのスイッチング電源を構成している。圧電トランス1は、駆動手段7から供給された交流電圧V3を昇圧し、負荷、例えば、冷陰極管RL等に出力している。また、負荷の圧電トランス対向端側には、出力電流ILを検出する電流検出手段8が配設されており、電流検出手段8の検出信号を駆動制御手段11にフィードバックさせて、圧電トランス1を制御している。
次に、このような構成の圧電インバータの動作を図2を参照しつつ説明する。図2は圧電トランス1の動作特性をグラフに示した図である。縦軸は昇圧比、横軸は周波数を表している。図1において、駆動制御手段11内の積分手段2は基準電圧V1が入力されると共に、電流検出手段8からの信号が入力され、両者の差の積分が出力される。つまり、基準電圧V1と電流検出手段8からの信号のレベルが等しくなるまで、積分手段2は前記2信号の差を出力する。この積分手段2の出力はV−Fコンバータ3に入力されるが、V−Fコンバータ3には予め初期値、つまり圧電トランス1の出力が低出力Vaとなる周波数faを与える電圧V20が設定されていて、その後、積分手段2の出力V2に対応した周波数fを出力する。V−Fコンバータ3の出力は駆動手段7に入力され、駆動手段7はこの周波数fに応じた電圧であって、同一周波数の交流電圧V3を圧電トランス1に与える。圧電トランス1では入力周波数fに応じて昇圧した交流電圧V4を発生し、負荷RLを駆動する。負荷RLに流れる出力電流ILは電流検出手段8により検出され、電圧信号に変換されて積分手段2に入力される。このように回路が安定であれば電流検出手段8の利得をkとおくと、出力電流ILが基準電圧V1に対して、IL=V1/k となるよう動作する。
そして、負荷RLを駆動すると、積分手段2に設定されている電圧と電流検出手段8により検出された出力電流ILに対応した電圧とが比較され、所定の出力を生ずるようV−Fコンバータ3の周波数fを下げる方向に動作する。圧電トランス1の共振点より右側の周波数であれば、周波数が低下するのに比例して出力が増大する。このようにして、圧電トランス1の出力が順次増大して行き、負荷である冷陰極管RLの点灯電圧Vbに達すると、冷陰極管RLが点灯する。ここで、例えば、冷陰極管RL付近で放電が起こり、冷陰極管RLに異常電圧が発生したとしても、発生した放電が継続して電流ルートが維持されるおそれがある。電流ルートが維持されると、管電流が流れ、冷陰極管RLの点灯が持続する。以上より、点灯状態から動作異常を知ることができないため、その動作異常の発見が遅れることになる。
そこで、図3に示す回路に、本発明の特徴的な部分である異常電圧検出手段100及び101を設け、放電等により発生する異常電圧を検出することとしている。
図3は本発明の特徴部分を示す圧電トランス1の制御回路図である。図3は、直流電圧Vccと、駆動手段7と、負荷である冷陰極管RLと、駆動制御手段11を示している。また、駆動手段7は、駆動手段7のスイッチング素子である電界効果トランジスタ20と、直流電圧Vccを交流に変換する電界効果トランジスタ40及び41と、インダクタンス44及び45と、接地42及び43とを示している。後述するが、電界効果トランジスタ40及び41は、V−Fコンバータ3から出力される動作信号により、オン・オフ動作を繰り返し、直流電圧Vccを所定の周波数fを持つ交流電圧V3に変換する。
また、図3は、駆動制御手段11に含まれる制御回路である圧電インバータ専用制御IC200と、本発明の特徴的な部分である異常電圧検出手段である電界効果トランジスタ100と抵抗101を示している。更に、圧電インバータ専用制御IC200は、積分手段の一部である積分器26と、積算電圧比較手段である比較器24と、比較器24の基準電圧を得るために設けられる直流電源25及び接地33を示している。積分器26は、オペアンプとコンデンサと基準電圧からなる公知の回路であるので、その動作とその回路構成を省略する。なお、上記の基準電圧は、本実施形態では図1に示した基準電圧V1である。積分器26と比較器24、直流電源25及び接地33で、圧電インバータ専用制御IC200の保護回路を構成している。更に、圧電インバータ専用制御IC200は、V−Fコンバータ3と、比較器23及び論理回路であるAND回路22を示している。また、抵抗32と、接地36と、抵抗30と、コンデンサ29と、接地35及びダイオード31は、電流検出手段8を構成している。ダイオード31は電圧を整流して直流レベルに変換する変換部として配設されている。抵抗30とコンデンサ29は整流回路として配設されている。
また、コンデンサ28は、ソフトスタートに用いられるコンデンサである。該コンデンサ28は起動時、例えば、電界効果トランジスタ20のオン動作時に流入する大きな突入電流を制限するために設けられている。本実施形態では、コンデンサ28は起動時に流入する突入電流によって、2.4Vまで充電されている。その他、コンデンサ27、接地34及びNOT回路21が示されている。コンデンサ27と接地34は、圧電インバータ専用制御IC200内にある積分器26と合わせて積分手段2を構成している。
ここで、正常時の各要素の動作を説明すると、直流電圧Vccは駆動手段7の電界効果トランジスタ20に供給される。電界効果トランジスタ20は、駆動制御手段11の一部である圧電インバータ専用制御IC200から出力された信号のタイミングで、オン・オフ動作を繰り返す。駆動制御手段11は、直流電圧Vccの電圧を一定に制御するため、圧電トランス1の入力電圧に関係している箇所から検出した電圧に基づく、図示しないフィードバック回路を有している。該フィードバック回路は、比較器を備え、上記の検出した電圧と三角波からなる基準電圧の差を圧電インバータ専用制御IC200内に設けられたAND回路22に出力する。AND回路22は、後述する比較器23から出力される信号、比較器24から出力される信号及び、上記フィードバック回路からの信号の全てが“High”のとき、“High”を出力する。AND回路22の出力信号は、駆動制御手段11内に設けられたNOT回路21で反転され、電界効果トランジスタ20に出力される。電界効果トランジスタ20は、駆動制御手段11から出力された信号が“Low”のとき、オン動作し、“High”のときにオフ動作する。すなわち、駆動制御手段11は、直流電圧Vccが増加すると、電界効果トランジスタ20がオン動作している時間を減少させて、電界効果トランジスタ20の出力電圧を減少させる。また、直流電圧Vccが減少すると、オン動作している時間を増加させて、電界効果トランジスタ20の出力電圧を増加させる。よって、上記の出力電圧は、予め決められた電圧になるようにフィードバック制御されている。
また、上記の出力電圧は、駆動手段7のインダクタンス44及び45を通過して、圧電トランス1に出力されている。インダクタンス44及び45と圧電トランス1の間には、電界効果トランジスタ40及び41が設けられており、該電界効果トランジスタ40及び41は、一方の端子を接地されている。上記の電界効果トランジスタ40及び41は、上述したように、V−Fコンバータ3に接続されている。V−Fコンバータ3は、電界効果トランジスタ40及び41をオン動作させるために動作信号を出力する。電界効果トランジスタ40又は41がオフ動作すると、電界効果トランジスタ40又は41には、電界効果トランジスタ20の出力電圧が印加される。V−Fコンバータ3から出力された動作信号により、電界効果トランジスタ40又は41がオン動作すると、電界効果トランジスタ40又は41に印加していた電圧は0Vになる。よって、V−Fコンバータ3から出力される動作信号に応答して、電界効果トランジスタ40及び41がオン・オフ動作することにより、電界効果トランジスタ20の出力電圧は、V−Fコンバータ3から出力される動作信号に応答した周波数fを持つ交流電圧V3に変換される。
上記のV−Fコンバータ3から出力される動作信号に基づいた所定の周波数fを有する変換された交流電圧V3は圧電トランス1に出力される。圧電トランス1は、入力された交流電圧V3を昇圧し、負荷である冷陰極管RLに昇圧した交流電圧V4を出力する。冷陰極管RLに流れる出力電流ILは、図1に示した電流検出手段8で検出されている。本実施形態に示す電流検出手段8は、上述したように、抵抗器30、32及び101と、ダイオード31と、コンデンサ29と、接地35及び36から構成されている。冷陰極管RLに流れる出力電流ILの一部は、図3に示した接地用抵抗32を通過し、接地36から放出される。また、出力電流ILの一部はダイオード31を通過し、整流回路を構成するコンデンサ29に蓄積され、抵抗30及び本発明の特徴的な部分である抵抗101を通過し接地35から放出される。正常時は、コンデンサ29、抵抗30及び抵抗101と抵抗32のインピーダンスにより、分配される電流が各要素に流れる。コンデンサ29又は抵抗30及び抵抗101に印加される所定の電圧が、圧電インバータ専用制御IC200の出力検出端子51に、検出信号として印加される。駆動制御手段11の一部である圧電インバータ専用制御IC200内に設けられた積分器26は、上記の検出信号として出力検出端子51に印加された電圧と基準電圧V1の差を積分して出力する。つまり、上記の検出信号による電圧と基準電圧V1が等しくなるまで、積分器26は出力し続ける。
積分器26は、V−Fコンバータ3に、上記の検出信号による電圧と基準電圧V1の差を積分した結果である積分器出力52を出力する。積分器出力52を出力されたV−Fコンバータ3は、積分器26からの出力に対応した周波数fを持つ動作信号を、電界効果トランジスタ40及び41に出力し、電界効果トランジスタ40及び41をオン・オフ動作させる。この電界効果トランジスタ40及び41のオン・オフ動作により、電界効果トランジスタ20の出力電圧を、上述したように交流電圧V3に変換する。変換された交流電圧V3は、圧電トランス1に出力される。圧電トランス1は、交流電圧V3の周波数fに応じて昇圧した交流電圧V4を出力する。
また、上述したように、積分器26と比較器24、直流電源25及び接地33は、圧電インバータ専用制御IC200の保護回路を構成している。この保護回路は、圧電インバータ専用制御IC200を回路配線の断線放電、高低圧部間の破壊放電、地絡放電等の異常電圧から保護するため、上記の異常電圧が発生した場合、直流電圧Vccを遮断している。また、上記の放電は、冷陰極管RLの経年劣化によって発生し易くなるので、冷陰極管RLが予め決められた年数、連続して使用された場合も、同様に直流電圧Vccを遮断している。ここで、この保護回路の動作を説明する。上述したように、積分器26は、出力検出端子51の電圧と基準電圧V1の差を積分し出力する。出力された積分器出力52は、比較器24にも出力される。比較器24は、積分器出力52と直流電源25の電圧値を比較して、AND回路22に出力する。積分器出力52が直流電源25の電圧値より高くなった場合には、“Low”を出力し、積分器出力52が直流電源25の電圧値よりも低い場合には“High”を出力する。比較器24は、回路配線の断線放電等により出力検出端子51に異常電圧が印加され、異常電圧が持続した場合、又は、冷陰極管RLが予め決められた年数、連続して使用された場合、積分器出力52の電圧値が直流電源25の電圧値より高くなる。比較器24は上述した場合のみ“Low”を出力する。出力検出端子51に異常電圧が印加されていない場合、又は、冷陰極管RLが予め決められた年数、連続して使用されていない場合、積分器出力52の電圧値は、直流電源25の電圧値より低くなるので、比較器24は“High”を出力する。
AND回路22は、比較器23の出力信号と、比較器24の出力信号と、上述したフィードバック回路から出力される出力信号の全てが、“High”の場合のみ、“High”を出力する。比較器23の出力信号が“Low”の場合は、他の出力信号に係らず“Low”を出力する。同様に、比較器24の出力信号が“Low”の場合は、他の出力信号に係らず、“Low”を出力する。AND回路22からの出力が“High”の場合、NOT回路21によって反転され、電界効果トランジスタ20をオン動作に制御する。逆に、AND回路22からの出力が“Low”の場合は、電界効果トランジスタ20をオフ動作に制御する。すなわち、比較器24が“Low”を出力すると、AND回路22は“Low”を出力し、NOT回路21は反転し、電界効果トランジスタ20のゲートには“High”が入力されるので、電界効果トランジスタ20はオフ動作する。よって、回路配線の断線放電等が発生した場合、又は、冷陰極管RLが予め決められた年数、連続して使用された場合、積分器26の積分器出力52が、直流電源25の電圧値より高くなるので、比較器24は“Low”を出力し、電界効果トランジスタ20をオフ動作させ、直流電圧Vccを遮断する。上記の場合以外は、比較器24は“High”を出力する。よって、圧電インバータ専用制御IC200の保護回路は、正常時、電界効果トランジスタ20の制御に関与しない。
ここで、比較器23は、図3に示したようにマイナス側端子に入力された三角波と、プラス側端子に入力されたDuty制御端子50の電圧、すなわち、コンデンサ28の電圧(本実施形態では図7に示すように2.4V)を比較し、“Low”又は“High”を出力する。マイナス側端子の電圧レベルが、プラス側端子のそれと同レベルか又は、高い場合は“Low”を出力する。マイナス側端子の電圧レベルが、プラス側端子のそれより低い場合は“High”を出力する。コンデンサ28は、上述したように、ソフトスタートコンデンサであり、起動時、例えば、電界効果トランジスタ20のオン動作時に流入する大きな突入電流を制限するために設けられている。コンデンサ28は起動時に流入する突入電流によって、2.4Vまで充電されている。比較器23のマイナス側端子に入力された電圧は、1.5V−2.0Vの電圧を持つ三角波に設定されているため、正常時、比較器23は“High”を出力する。よって、比較器23は、正常時、電界効果トランジスタ20の制御に関与しない。後述するが、回路配線の断線放電等により異常電圧が発生し、本発明の特徴部分である電界効果トランジスタ100がオン動作した場合に、Duty制御端子50の電圧が0Vになるので、比較器23は“Low”を出力し、電界効果トランジスタ20をオフにする。
以上より、本発明の特徴の部分を含む圧電トランス1の制御回路図の説明したが、以降、本発明の特徴的な部分である電界効果トランジスタ100と抵抗101により、放電時に発生する異常電圧を検出し、その検出信号により直流電圧Vccを遮断する方法について、図4乃至図7を参照して説明する。
図4は正常時における出力検出端子51に印加される電圧波形を示す図、図5は放電時における出力検出端子51に印加される電圧波形を示す図、図6は放電発生から出力遮断にいたるまでのフローチャート、図7は各端子の放電時における電圧波形である。
図4では正常時の圧電インバータ専用制御IC200の出力検出端子51に印加される電圧波形を、図5では放電時の出力検出端子51に印加される電圧波形を示している。図4及び図5は、縦軸に電圧を、横軸に時間を表している。図4に示すように、正常時、出力検出端子51には0.8V−1Vの交流電圧が印加されている。しかし、放電時、出力検出端子51に印加される電圧は図5に示すように変化する。放電時の出力電流ILにスパイクノイズが発生し、上記のスパイクノイズを起因とする異常電圧が発生する。そのため、図5に示されたように、本実施形態では、出力検出端子51に印加する電圧レベルは、8Vまで上昇している。
本発明では、上記のスパイクのノイズを起因とする異常電圧を検出して、直流電圧Vccを電界効果トランジスタ20で遮断することによって、圧電トランス1に供給される交流電圧V3を遮断している。図6に交流電圧V3を遮断するフローチャートを示している。図6では、まず、放電が発生すると(ステップS1)、出力検出端子51に異常電圧が発生する(ステップS2)。すると、電界効果トランジスタ100のゲート−ソース間に所定の動作電圧が印加されることになり、電界効果トランジスタ100はオンする(ステップS3)。本実施形態では、電界効果トランジスタ100の動作電圧は2.5Vに設定している。また、抵抗101は、抵抗30と共に、図5に示した異常電圧を分圧している。よって、分圧された電圧が2.5V以上になると、電界効果トランジスタ100はオンする。
電界効果トランジスタ100のオン動作により、Duty制御端子50に印加されていた電圧は0Vとなる(ステップS4)。すると上述したように、比較器23は、マイナス端子の電圧レベルとプラス側端子の電圧レベルを比較し、マイナス端子の電圧レベルがプラス側端子の電圧レベルより高いので、“Low”を出力する。AND回路22は、これにより、“Low”を出力する。NOT回路21は入力を反転し、電界効果トランジスタ20に“High”を出力する。電界効果トランジスタ20は、これによりオフ動作し、直流電圧Vccは遮断される。電界効果トランジスタ20のオフ動作により、直流電圧Vccは遮断され、圧電トランス1に交流電圧V3が供給されなくなるので、冷陰極管RLに出力電流ILは流れず、出力検出端子51に印加される電圧は0Vになる。電界効果トランジスタ100のゲート−ソース間電圧が所定の電圧値を下回り、電界効果トランジスタ100はオフ動作する。しかし、電界効果トランジスタ100のオフ動作によって、Duty制御端子50には、コンデンサ28に充電された電圧が再度印加される。すなわち、電界効果トランジスタ100のオン動作によって0Vになったものの、直流電圧Vccの遮断により電界効果トランジスタ100がオフ動作された後、Duty制御端子50にコンデンサ28に充電された電圧が再度印加される。Duty制御端子50の電圧は、図7に示すように、コンデンサ28に充電された電圧、すなわち2.4Vになるまで、過渡的に時間遅れを要する。
比較器23は、マイナス端子の電圧レベルとDuty制御端子50の電圧レベルを比較する。Duty制御端子50が所定の電圧値まで上昇すると、比較器23は“High”を出力する。よって、電界効果トランジスタ20には、“Low”が入力され、電界効果トランジスタ20はオン動作する。これにより、圧電トランス1に交流電圧V3が供給され、放電が継続される。また、ステップS2において、出力検出端子51に異常電圧が発生すると、積分器26は、出力検出端子51に印加された異常電圧と基準電圧V1との電圧差を積算する。更に、出力検出端子51の電圧レベルが0Vになると、駆動制御手段11のV−Fコンバータ3は、圧電トランス1の出力を増大させるため、周波数を低下させる。すなわち、V−Fコンバータ3は、電界効果トランジスタ40及び41に出力する動作信号の周期を長くする。これによって、圧電トランス1に入力される交流電圧V3の周波数は低下する。
図7では、Duty制御端子50、出力検出端子51及び積分器26の出力の電圧波形を示している。図7は、縦軸に電圧を、横軸に時間を表している。上述した放電時の各電子部品の動作を図7の各端子の波形と合わせて説明すると、上述した放電時の各電圧波形は、図7の時刻T1−T2間に表されている。時刻T1で放電が発生し、出力検出端子51の電圧レベルがインパルス状に上昇している。この上昇によって、電界効果トランジスタ100がオンし、Duty制御端子50の電圧レベルが0Vになる。直流電圧Vccが遮断され、出力検出端子51の電圧レベルが0Vに落ちる。これにより、電界効果トランジスタ100がオフする。その後、Duty制御端子50の電圧レベルが上昇し始め、所定値になると、時刻T2において再度電界効果トランジスタ100がオンし、Duty制御端子50の電圧レベルを0Vにしている。積分器26で出力検出端子51の電圧と基準電圧V1の差を積算する。また、駆動制御手段11のV−Fコンバータ3は、積分器出力52から、圧電トランス1から出力される交流電圧V4を高くするため、交流電圧V3の周波数を減少させる。すなわち、電界効果トランジスタ40及び41に出力する動作信号の周期を長くする。以後、時刻T3になるまで、この一連の動作を繰り返す。
この一連の動作を繰り返すと、駆動制御手段11のV−Fコンバータ3は、電界効果トランジスタ40及び41に出力する動作信号の周期を長くし、圧電トランス1に出力する交流電圧V3の周波数を低くする制御を続けるため、交流電圧V3の周波数が図2に示した圧電トランス1の共振点より左側に移行していく。共振点より左側では、交流電圧V3の周波数を低くしても、圧電トランス1の出力は増大せず、かえって出力は低下する。よって、一連の動作をさらに繰り返すと、交流電圧V3の周波数は、更に低下し、それと共に圧電トランス1の出力も低下し、図2に示した周波数fcに応じた電圧Vcで、放電が維持できなくなる。
図7の時刻T3は、駆動制御手段11のV−Fコンバータ3により、放電が維持できなくなった時刻である。この時刻以降、放電は維持されず、スパイクノイズを起因とする異常電圧は発生しない。つまり、電界効果トランジスタ100のゲート−ソース間に所定の電圧が印加されなくなり、Duty制御端子50は、コンデンサ28に充電された電圧値、本実施形態では2.4Vを印加され続ける。よって、比較器23は“High”を出力し続け、電界効果トランジスタ20はオン動作する。時刻T3以降、圧電トランス1の出力が低下し続けることにより、出力検出端子51の電圧レベルも低下する。積分器26は、出力検出端子51の電圧と基準電圧V1の差を積算し続ける。積分器26の出力が直流電源25の電圧値に到達すると、時刻T4で積分器26の出力は飽和する(ステップS5)。比較器24は、積分器26の出力が直流電源25の電圧値に到達すると、“Low”を出力し、電界効果トランジスタ20をオフ動作にする。よって、保護回路が動作し、直流電圧Vccは遮断される(ステップS6)。遮断後、本発明に係る保護回路は、保護動作による部品破損がないので、放電箇所に不具合がなければ、再投入を実施して、冷陰極管RLを再点灯させることができる。
以上のように、本実施形態の圧電インバータの異常電圧検出方法では、所定の周波数fを持つ交流電圧V3を昇圧する圧電トランス1を有する圧電インバータの異常電圧検出方法であって、放電に起因して生ずる出力電流ILのスパイクノイズによる異常電圧を検出した。これにより、簡易な回路で、放電時に発生する異常電圧を検出することができる。また、異常電圧を検出することにより、正常時に誤動作がなく、信頼性の高い保護回路を提供することができる。
また、本実施形態の圧電インバータでは、所定の周波数fを持つ交流電圧V3を昇圧する圧電トランス1と、圧電トランス1から出力された電流ILを検出する電流検出手段8と、圧電トランス1を駆動させるスイッチング素子20を備える駆動手段7と、電流検出手段8により駆動手段7を制御する駆動制御手段11と、を備えた圧電インバータであって、駆動制御手段11は、放電に起因して生ずる出力電流ILのスパイクノイズによる異常電圧を検出する異常電圧検出手段100及び101を備え、異常電圧検出手段100及び101の出力により、交流電圧V3を遮断した。これにより、放電時に発生する異常電圧を検出する専用の検出回路を設けることなく、既存の回路200に異常電圧検出手段100及び101を追加して、放電時に発生する異常電圧を検出することができる。よって、圧電インバータ回路がより簡易になる。また、検出した異常電圧に基づいて、圧電トランス1に入力される交流電圧V3を確実に遮断することができる。よって、放電時に発生する異常電圧から、圧電インバータ回路を保護することができる。
また、本実施形態の圧電インバータの遮断方法では、所定の周波数fを持つ交流電圧V3を昇圧する圧電トランス1と、圧電トランス1から出力された電流ILを検出する電流検出手段8と、圧電トランス1を駆動させるスイッチング素子20を備える駆動手段7と、電流検出手段8により駆動手段7を制御する駆動制御手段11と、を備えた圧電インバータであって、駆動制御手段11は、放電に起因して生ずる出力電流ILのスパイクノイズによる異常電圧を検出する異常電圧検出手段100及び101と、スイッチング素子20を開閉させるタイミングを制御する論理回路22と、論理回路22を有する制御回路200を備え、制御回路200は、更に制御回路200を外的要因から保護する保護回路24乃至26及び33を備え、保護回路24乃至26及び33は、異常電圧検出手段100及び101で検出された電圧を積算する積分手段2と、積算手段2で積算された電圧52と所定の電圧値25及び33を比較する積算電圧比較手段24とを備え、論理回路22は、異常電圧検出手段100及び101から出力された異常電圧検出信号または比較手段24からの出力信号により、スイッチング素子20を開閉させた。
これにより、放電時に発生する異常電圧を検出する専用の検出回路を設けることなく、既存の回路200に異常電圧検出手段100及び101を追加して、放電時に発生する異常電圧を検出することができる。よって、圧電インバータ回路がより簡易になる。また、検出した異常電圧に基づいて、圧電トランス1に入力される交流電圧V3を確実に遮断することができる。よって、放電時に発生する異常電圧から、圧電インバータ回路を保護することができる。
また、上記制御回路200は、圧電インバータ専用制御IC200である。これにより、圧電インバータ専用制御IC200の外部に異常電圧検出手段100及び101を接続するだけで、放電時に発生する異常電圧から、上記の圧電インバータ専用制御IC200を容易に保護することができる。
また、上記異常電圧検出手段100及び101は、電界効果トランジスタ100と抵抗101から構成した。これにより、電子部品(電界効果トランジスタ100と抵抗101)2個を追加しただけで、異常電圧を検出することができる。よって、圧電トランス1の高圧側すなわち、冷陰極管RL等の各種負荷側に配設されたとしても、電子部品2個なので、回路配置上の自由度を高めることができる。更に、上記の電子部品(電界効果トランジスタ100と抵抗101)は、異常電圧の検出によって部品破損しないので、遮断後、放電箇所に不具合がなければ、再投入することができる。
また、本実施形態の圧電インバータの異常電圧検出回路では、所定の周波数fを持つ交流電圧V3を昇圧する圧電トランス1と、圧電トランス1から出力された電流ILを検出する電流検出手段8と、圧電トランス1を駆動させるスイッチング素子20を備える駆動手段7と、電流検出手段8により駆動手段7を制御する駆動制御手段11と、を備えた圧電インバータ1の異常電圧検出回路であって、駆動制御手段11は、放電に起因して生ずる出力電流ILのスパイクノイズによる異常電圧を検出する異常電圧検出手段100及び101を備え、異常電圧検出手段100及び101は、電界効果トランジスタ100と抵抗101から構成され、異常電圧検出手段100及び101の出力により、交流電圧V3を遮断した。これにより、放電時に発生する異常電圧を検出する専用の検出回路を設けることなく、既存の回路200に異常電圧検出手段100及び101を追加して、放電時に発生する異常電圧を検出することができる。よって、圧電インバータ回路がより簡易になる。また、検出した異常電圧に基づいて、圧電トランス1に入力される交流電圧V3を確実に遮断することができる。よって、放電時に発生する異常電圧から、圧電インバータ回路を保護することができる。
なお、本発明の範囲は上述した実施形態に限られず、特許請求の範囲の記載に反しない限り、他の様々な実施形態に適用可能である。例えば、本発明の実施の形態では、異常電圧検出手段として電界効果トランジスタ100と抵抗101を用いているが、特にこれに限定されるものでなく、比較器と抵抗でも良い。その場合、比較器には、電界効果トランジスタ100の動作電圧(本実施形態では、2.4V)に等しい基準電圧を、比較器のプラス端子に入力し、抵抗101で分圧された電圧を比較器のマイナス端子に入力する必要がある。
また、本実施形態では、負荷として、冷陰極管RLを使用しているが、特にこれに限定されるものでなく、単なる抵抗負荷でも適用可能である。
また、本実施形態では、圧電インバータ専用制御IC200に異常電圧検出手段100及び101を用いているが、特にこれに限定されるものでなく、デッドタイムコントロール機能つきの制御ICであれば、他の制御ICにも適用可能である。
また、本実施形態では、電界効果トランジスタ100がオンしても、積分器26の出力が所定値にならないと、直流電圧Vccを遮断させていないが、特にこれに限定されるものでなく、電界効果トランジスタ100がオンしたら、直ちに直流電圧Vccを遮断しても良い。
また、本実施形態では、誤動作防止のため、抵抗101と抵抗30で異常電圧を分圧しているが、特にこれに限定されるものでなく、電界効果トランジスタ100のゲート−ソース間に動作電圧を供給できれば、適用可能である。ただし、本実施形態のように抵抗101と抵抗30で異常電圧を分圧する回路構成とすれば、抵抗101の抵抗値を変更することで、検出感度を変更することもできる。更に、正常時における誤動作防止にもつながる。
また、本実施形態では、電流検出手段8を抵抗器30、32及び101と、コンデンサ29と、ダイオード31と、接地35及び36とから構成しているが、特にこれに限定されるものでなく、出力電流ILを検出し、出力検出端子51に電圧を印加できれば、他の構成要素を有する回路でも良い。
また、本実施形態では、回路配線の断線放電等により異常電圧が発生した場合に、電界効果トランジスタ20をオフ動作させて、直流電圧Vccを遮断しているが、特にこれに限定されるものでなく、電界効果トランジスタ20を無くして、V−Fコンバータ3で制御される電界効果トランジスタ40及び41をオン動作させて、直流電圧Vccを遮断しても良い。この場合、V−Fコンバータ3と電界効果トランジスタ40及び41の間にドライブ回路を設けて、該ドライブ回路にNOT回路21を接続する。上記の回路は、直流電圧Vccが一定の場合に特に有効である。
圧電トランスを用いた圧電インバータを備えた回路であれば、例えば、冷陰極管の駆動装置やテレビジョン受像器、電子複写機、携帯電話等であっても適用可能である。
本発明の実施形態に係る圧電インバータの基本構成を示すブロック図である。 圧電トランスの動作特性をグラフに示した図である。 本発明の特徴の部分を示す圧電トランスの制御回路図である。 図3に示す正常時における出力検出端子に印加される電圧波形を示す図である。 図3に示す放電時における出力検出端子に印加される電圧波形を示す図である。 放電発生から出力遮断にいたるまでのフローチャートである。 図3に示す各端子の放電時における電圧波形を示す図である。
符号の説明
1 圧電トランス、2 積分手段、3 V−Fコンバータ、7 駆動手段、
8 電流検出手段、11 駆動制御手段、
20、40、41、100 電界効果トランジスタ、21 NOT回路、
22 AND回路、23、24 比較器、25 直流電源、26 積分器、
27、28、29 コンデンサ、30、32、101 抵抗、31 ダイオード、
33、34、35、36、42、43 接地、44、45 インダクタンス、
50 Duty制御端子、51 出力検出端子、52 積分器出力、
200 圧電インバータ専用制御IC、f 周波数、
RL 冷陰極管(負荷)、Vcc、V2 直流電圧、IL 出力電流
V1 基準電圧、V20 初期値、V3、V4 交流電圧

Claims (6)

  1. 所定の周波数を持つ交流電圧を昇圧する圧電トランスを有する圧電インバータの異常電圧検出方法であって、
    放電に起因して生ずる出力電流のスパイクノイズによる異常電圧を検出することを特徴とする圧電インバータの異常電圧検出方法。
  2. 所定の周波数を持つ交流電圧を昇圧する圧電トランスと、該圧電トランスから出力された電流を検出する電流検出手段と、前記圧電トランスを駆動させるスイッチング素子を備える駆動手段と、前記電流検出手段により該駆動手段を制御する駆動制御手段と、を備えた圧電インバータであって、
    前記駆動制御手段は、放電に起因して生ずる出力電流のスパイクノイズによる異常電圧を検出する異常電圧検出手段を備え、該異常電圧検出手段の出力により、前記交流電圧を遮断することを特徴とする圧電インバータ。
  3. 所定の周波数を持つ交流電圧を昇圧する圧電トランスと、該圧電トランスから出力された電流を検出する電流検出手段と、前記圧電トランスを駆動させるスイッチング素子を備える駆動手段と、前記電流検出手段により該駆動手段を制御する駆動制御手段と、を備えた圧電インバータであって、
    前記駆動制御手段は、放電に起因して生ずる出力電流のスパイクノイズによる異常電圧を検出する異常電圧検出手段と、前記スイッチング素子を開閉させるタイミングを制御する論理回路と、該論理回路を有する制御回路を備え、
    該制御回路は、更に制御回路を外的要因から保護する保護回路を備え、
    該保護回路は、前記異常電圧検出手段で検出された電圧を積算する積分手段と、該積算手段で積算された電圧と所定の電圧値を比較する積算電圧比較手段とを備え、
    前記論理回路は、前記異常電圧検出手段から出力された異常電圧検出信号または前記比較手段からの出力信号により、前記スイッチング素子を開閉させることを特徴とする圧電インバータの遮断方法。
  4. 前記制御回路は、圧電インバータ専用制御ICであることを特徴とする請求項3に記載の圧電インバータの遮断方法。
  5. 前記異常電圧検出手段は、電界効果トランジスタと抵抗からなることを特徴とする請求項3に記載の圧電インバータの遮断方法。
  6. 所定の周波数を持つ交流電圧を昇圧する圧電トランスと、該圧電トランスから出力された電流を検出する電流検出手段と、前記圧電トランスを駆動させるスイッチング素子を備える駆動手段と、前記電流検出手段により該駆動手段を制御する駆動制御手段と、を備えた圧電インバータの異常電圧検出回路であって、
    前記駆動制御手段は、放電に起因して生ずる出力電流のスパイクノイズによる異常電圧を検出する異常電圧検出手段を備え、
    該異常電圧検出手段は、電界効果トランジスタと抵抗から構成され、
    前記異常電圧検出手段の出力により、前記交流電圧を遮断することを特徴とする圧電インバータの異常電圧検出回路。
JP2004328672A 2004-11-12 2004-11-12 圧電インバータの異常電圧検出方法及び異常電圧検出回路 Pending JP2006141146A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004328672A JP2006141146A (ja) 2004-11-12 2004-11-12 圧電インバータの異常電圧検出方法及び異常電圧検出回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004328672A JP2006141146A (ja) 2004-11-12 2004-11-12 圧電インバータの異常電圧検出方法及び異常電圧検出回路

Publications (1)

Publication Number Publication Date
JP2006141146A true JP2006141146A (ja) 2006-06-01

Family

ID=36621536

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004328672A Pending JP2006141146A (ja) 2004-11-12 2004-11-12 圧電インバータの異常電圧検出方法及び異常電圧検出回路

Country Status (1)

Country Link
JP (1) JP2006141146A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109342806A (zh) * 2018-11-28 2019-02-15 上海节卡机器人科技有限公司 机器人的交流断线检测装置和方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55166662A (en) * 1979-06-14 1980-12-25 Matsushita Electric Ind Co Ltd High-voltage power source device for copying machine
JPH0973990A (ja) * 1995-09-04 1997-03-18 Minebea Co Ltd 圧電トランスを使用した冷陰極管点灯装置
JP2000323294A (ja) * 1999-05-13 2000-11-24 Seiko Instruments Inc 冷陰極管インバータ
JP2002063996A (ja) * 2000-08-15 2002-02-28 Murata Mfg Co Ltd 放電管点灯用高圧電源装置の異常保護回路
JP2002151287A (ja) * 2000-11-14 2002-05-24 Toko Inc 放電管点灯装置
JP2002186252A (ja) * 2000-12-13 2002-06-28 Toko Inc 圧電トランスの制御回路
JP2002231478A (ja) * 2000-11-29 2002-08-16 Harison Toshiba Lighting Corp 放電ランプ点灯装置および機器
JP2004064910A (ja) * 2002-07-30 2004-02-26 Amtran Technology Co Ltd 昇圧回路と電圧変換器
JP2004135489A (ja) * 2002-07-22 2004-04-30 Fujitsu Ltd インバータの電流検出方法、その電流検出回路、その異常検出方法、その異常検出回路、表示装置、情報処理装置、試験方法及び試験装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55166662A (en) * 1979-06-14 1980-12-25 Matsushita Electric Ind Co Ltd High-voltage power source device for copying machine
JPH0973990A (ja) * 1995-09-04 1997-03-18 Minebea Co Ltd 圧電トランスを使用した冷陰極管点灯装置
JP2000323294A (ja) * 1999-05-13 2000-11-24 Seiko Instruments Inc 冷陰極管インバータ
JP2002063996A (ja) * 2000-08-15 2002-02-28 Murata Mfg Co Ltd 放電管点灯用高圧電源装置の異常保護回路
JP2002151287A (ja) * 2000-11-14 2002-05-24 Toko Inc 放電管点灯装置
JP2002231478A (ja) * 2000-11-29 2002-08-16 Harison Toshiba Lighting Corp 放電ランプ点灯装置および機器
JP2002186252A (ja) * 2000-12-13 2002-06-28 Toko Inc 圧電トランスの制御回路
JP2004135489A (ja) * 2002-07-22 2004-04-30 Fujitsu Ltd インバータの電流検出方法、その電流検出回路、その異常検出方法、その異常検出回路、表示装置、情報処理装置、試験方法及び試験装置
JP2004064910A (ja) * 2002-07-30 2004-02-26 Amtran Technology Co Ltd 昇圧回路と電圧変換器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109342806A (zh) * 2018-11-28 2019-02-15 上海节卡机器人科技有限公司 机器人的交流断线检测装置和方法

Similar Documents

Publication Publication Date Title
JP5848898B2 (ja) 負荷駆動回路ならびにそれを用いた発光装置およびディスプレイ装置
US6954364B2 (en) Backlight inverter for liquid crystal display panel with self-protection function
US7638954B2 (en) Light emitting diode drive apparatus
KR100371792B1 (ko) 전원공급회로
US8248045B2 (en) Charge pump circuit with current detecting and method thereof
US8373641B2 (en) Power control system for LCD monitor
US8716954B2 (en) LED drive circuit
US6690591B2 (en) Single stage converter in LCD backlight inverter
KR20060124612A (ko) 직류-교류 변환 장치, 그 컨트롤러 ic 및 그 직류-교류변환 장치를 이용한 전자 기기
KR20070007727A (ko) 방전등 점등 회로
US7489531B2 (en) Inverter with improved overcurrent protection circuit, and power supply and electronic ballast therefor
US6376999B1 (en) Electronic ballast employing a startup transient voltage suppression circuit
EP1499166B1 (en) Inverter circuit for discharge lamps with a voltage step-up circuit for supplying the gate driver of the inverter switches
KR20080008021A (ko) 엘이디 백라이트 구동회로
US6815912B2 (en) Discharge lamp lighting apparatus and discharge lamp apparatus
JP2006141146A (ja) 圧電インバータの異常電圧検出方法及び異常電圧検出回路
US7525260B2 (en) Discharge lamp lighting apparatus
KR100673639B1 (ko) 백라이트 인버터
KR20050039606A (ko) 과전압 보호 회로를 갖는 유전체적으로 방해된 방전램프용 작동 회로
KR100489821B1 (ko) 백라이트 인버터의 오동작 방지회로
KR101048179B1 (ko) 백라이트용 인버터
JP2010148278A (ja) 過電圧保護機能付き電源回路、電源装置、画像形成装置および過電圧保護方法
JP4479918B2 (ja) 放電灯点灯装置
JP2008220113A (ja) 圧電トランス制御回路および圧電トランス制御方法
KR200332427Y1 (ko) 디스플레이장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071030

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100917

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100928

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110209