JP2006133994A - 解析装置、解析プログラム、および解析プログラムを記録したコンピュータ読取可能な記録媒体 - Google Patents

Abstract

【課題】 回路解析で扱う素子数が増大しても、高速に回路を解析できる。
【解決手段】 解析装置１００は、物性を表わす情報、配置を表わす情報、電気的な特性を表わす情報、ならびに接続情報を受付け、複数の情報に分割する管理部１０２と、電界の大きさおよび磁界の大きさ、物性を表わす情報、および配置を表わす情報を用いて、基板および配線それぞれの、予め定められた時点の電界の大きさおよび磁界の大きさのいずれかを算出する算出部１４０と、電界の大きさおよび磁界の大きさのいずれか、ならびに電流値および電圧値のいずれかを、相互に変換する変換部１４２と、電流値および電圧値のいずれか、分割された複数の情報のいずれか、ならびに電気的な特性を表わす情報を用いて、管理部１０２が分割した複数の情報のいずれかが表わす素子について、予め定められた時点の電流値および電圧値のいずれかを算出する回路解析部１０６とを含む。
【選択図】 図１

Description

本発明は、解析装置、解析プログラム、および解析プログラムを記録したコンピュータ読取可能な記録媒体に関し、特に、マクスウェル微分方程式を差分化して時間領域で解く有限差分時間領域法（以下ＦＤＴＤ法：Ｆｉｎｉｔｅ Ｄｉｆｆｅｒｎｃｅ Ｔｉｍｅ Ｄｏｍａｉｎ）とＳＰＩＣＥ（Ｓｉｍｕｌａｔｉｏｎ Ｐｒｏｇｒａｍ ｗｉｔｈ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ Ｅｍｐｈａｓｉｓ：カリフォルニア大学バークレイ校開発）に代表される回路解析法とを連携させて電流値、電圧値、電界強度、および磁界強度を求める解析装置、解析プログラム、および解析プログラムを記録したコンピュータ読取可能な記録媒体に関する。

従来の解析システムは、特許文献１に開示されるように、ネットワークを介して接続され、解析の対象となる領域を分割して並列に処理する、複数の情報処理装置からなる解析システムである。解析システムは、分割された解析の対象となる領域を、ＦＤＴＤ法に基づき、電界と磁界とについて解析する少なくとも２つの情報処理装置と、分割された解析の対象となる領域の等価回路を、回路シミュレーションによって解析する少なくとも２つの情報処理装置とを有する。電界と磁界とを解析する情報処理装置は、オーバーラップ領域の計算上の所定の時刻における電界の強さおよび磁界の強さの少なくとも一方を演算する第１の演算回路と、第１の演算回路により演算された、計算上の時刻におけるオーバーラップ領域の電界の強さおよび磁界の強さの少なくとも一方を、隣接する領域を解析する情報処理装置に送信する送信回路と、送信回路によって行われる送信と並列に、分割された解析対象となる領域のうちの、オーバーラップ領域以外の領域の計算上の時刻における電界の強さおよび磁界の強さの少なくとも一方を演算する第２の演算回路とを有する。

この解析システムにおいては、回路シミュレータにより解析する素子の寸法が波長に比べて十分小さいとし、１つのセル内に軸に平行に存在するとする。式（１）で表されるアンペアの法則は素子を含むＦＤＴＤセルに対して式（２）のように書き換えられる。

ここでＶはチップに印加される電圧、Ｃ＝εＡ／ΔｚはＦＤＴＤセルの静電容量（Ａ＝Δｘ・ΔｙはＦＤＴＤのセル面積、Δｚはその高さ）、Ｉ（Ｖ）（＝ＡＪ（Ｅ））は素子を流れる電流、Ｉは全セル電流Ａ・∇×Ｈ^{ｎ＋１／２}である。すなわち、ＦＤＴＤ法に基づき解析する情報処理装置と回路シミュレータとの結合は、並列に接続されたコンデンサＣ、定電流源Ｉ、素子の等価回路により表される。図９にその等価回路を示す。

次に、等価電流源法における、ＦＤＴＤ法に基づき解析する情報処理装置と回路シミュレータとのデータの受け渡しについて説明する。図１０はＦＤＴＤ法に基づき解析する情報処理装置と回路シミュレータとのデータの流れを、時間を追って示したものである。

時刻（ｎ−１）Δｔ_ｅｍにおける電界強度Ｅ^ｎ−１および時刻（ｎ−３／２）Δｔ_ｅｍにおける磁界強度Ｈ^{ｎ−３／２}が既知であるとする。時刻（ｎ−１／２）Δｔ_ｅｍにおける磁界強度Ｈ^{ｎ−１／２}はＥ^ｎ−１、Ｈ^{ｎ−３／２}を後述する式（４）に代入し求めることができる。しかしながら、時刻ｎΔｔ_ｅｍにおける電界強度Ｅ^ｎは素子を含むセルと含まないセルとで算出方法が異なる。素子を含まないセルの場合、電界強度Ｅ^ｎは後述する式（３）にＥ^ｎ−１およびＨ^{ｎ−１／２}を代入することにより算出される。素子を含むセルの場合、電界強度Ｅ^ｎは回路シミュレータを用いた回路解析により算出される。回路シミュレータは、図９の等価回路において、コンデンサの初期電圧値をＶ^ｎ−１＝Ｅ_ｚ ^ｎ−１Δｚ、等価電流源値をＩ＝Ａ・∇×Ｈ^{ｎ−１／２}として、時刻（ｎ−１）Δｔ_ｅｍよりｎΔｔ_ｅｍまで（時間の刻み幅は十分細かく取られる）の回路シミュレーションを行なうことにより、電界強度Ｅ^ｎを算出する。時刻ｎΔｔ_ｅｍにおける素子の電圧値Ｖ^ｎは素子を含むセルの電界強度Ｅ_ｚ ^ｎ＝Ｖ^ｎ／Δｚに変換されてＦＤＴＤ法に基づき解析する情報処理装置へと引き渡される。

等価電圧源法においても、同様にＦＤＴＤ法で求めた電界から等価電圧源値を求め、ＦＤＴＤ法で磁界を求める時刻における電流値を回路シミュレータにより解析し、磁界に変換してＦＤＴＤ法に基づき解析する情報処理装置に渡して解析を進める。

回路シミュレータについて簡単に説明する。回路シミュレータは、非線形素子を含む電気回路の過渡状態を解析するツールとして一般的に利用されている。また、集積回路を含む非常に多くのサブ回路をカバーするライブラリが、製造業者、ソフトウェア会社、大学関係者などにより提供されている。回路シミュレータにおける解析方法は、次の通りである。まず、解析対象となる回路の節点における電流／電圧値を変数とし、回路素子間の接続情報および回路素子のパラメータが記述されたネットリストに対して修正節点解析法を適用することで、非線形連立微分方程式を導出する。これを時間領域における差分とニュートン反復法とを用いて代数方程式に変換する。この代数方程式を解くことで解析時刻における回路の電流／電圧値を求めることができる。その後、時間領域における差分の分だけ解析時刻を進め、上記計算を繰返すことにより回路の電圧／電流の過渡状態を求める。

上記のような方法（ＦＤＴＤ法と回路シミュレータとを時間領域で連携させた数値シミュレーションにより、非線形回路素子を含む解析領域の電界強度、磁界強度、および回路過渡応答を解析する方法。以下「ハイブリット法」と称する。）を用いた解析では、ＦＤＴＤ法における電界強度および磁界強度と回路シミュレータにおける電流値および電圧値とが関係付けられる。

さらに、特許文献１では、高速に解析することを目的として、ハイブリット法をネットワークを介した複数の情報処理装置により構成される回路解析システムに拡張し、数値計算を並列に処理する方法について説明されている。

以下、特許文献１におけるハイブリット法について図１１を用いて説明する。なお、図１１は、各情報処理装置に対するハイブリット法処理の分配を説明する図である。

まず、ＦＤＴＤ法に基づき解析するコンピュータ（１）およびコンピュータ（２）の演算能力に応じて、回路素子を含む解析対象を複数の領域に分割し、上記コンピュータに割り当てる。この例ではコンピュータ（１）およびコンピュータ（２）に対して５対４の割合で分配している。また、このとき各領域の境界にオーバーラップ領域１３０を設ける。また、各領域の外周に吸収境界領域１３２を設ける。

電磁界解析を行なう各コンピュータでは、各領域の磁界強度を計算した後に、オーバーラップ領域１３０の磁界強度、ついでオーバーラップ領域１３０の電界強度の計算を優先して行い、そのオーバーラップ領域１３０の電界強度および磁界強度を、隣接する領域をＦＤＴＤに基づき解析するコンピュータに転送する。その後、領域（１）、領域（２）における電界強度、ついで磁界強度の計算がコンピュータ（１）およびコンピュータ（２）により並列に処理される。磁界強度の計算後、隣接する領域を解析したコンピュータよりオーバーラップ領域１３０の電界強度および磁界強度を受取り、次時刻におけるオーバーラップ領域１３０の磁界強度、ついで電界強度を計算する。以降、所望の時刻になるまで繰返し電磁界解析を行なう。

このとき、ハイブリット法で使用する回路解析もコンピュータ（３）およびコンピュータ（４）に領域毎に割り当てられる。回路解析は、以下の順序でＦＤＴＤ法と並列して行われる。まず、オーバーラップ領域１３０の磁界強度を計算した後に素子（Ａ）１３４および素子（Ｂ）１３６の周辺の磁界強度からハイブリット法における定電流値を算出する。次に各領域の回路方程式を並列して解くことにより、素子（Ａ）１３４および素子（Ｂ）１３６の電圧値を算出する。次に素子（Ａ）１３４および素子（Ｂ）１３６の電圧値を電界強度（素子を含むセルにおける電界強度）に変換する。次に、ＦＤＴＤ法を行なうコンピュータ（１）およびコンピュータ（２）に、電界強度を転送する。以降、上記のように各コンピュータによって繰返し並列に演算処理が進められる。

この発明によると、解析システム（ネットワークを介した複数の情報処理装置により構成される）において、ハイブリット法が適用されることにより、高速化を図ることができる。

特許文献２に係る情報処理装置は、複数の他の情報処理装置とともに、解析の対象となる領域を分割して、ＦＤＴＤ法により電界および磁界を解析する情報処理装置である。情報処理装置は、分割された領域であって、複数の他の情報処理装置のうちの少なくとも１つの情報処理装置が、電界または磁界を個々に解析するオーバーラップ領域の、計算上の所定の時刻における電界の強さおよび磁界の強さの少なくとも一方を演算する第１の演算装置と、オーバーラップ領域を解析する他の情報処理装置への、第１の演算装置により演算された、計算上の時刻におけるオーバーラップ領域の磁界の強さおよび電界の強さの少なくとも一方の送信を制御する送信制御装置と、送信制御装置により制御された送信と並列に、分割された領域のうちの、オーバーラップ領域が除外された領域の、計算上の時刻における電界の強さおよび磁界の強さの少なくとも一方を演算する第２の演算装置とを含む。

この発明によると、精度を劣化させることなく、複数の情報処理装置を用いて、より迅速に、ＦＤＴＤ法により、電界および磁界を解析できる。

非特許文献１は、ＦＤＴＤ法を用いて電子機器から放射される電磁波をシミュレーションするハイブリット法を開示する。この発明によると、簡単なアルゴリズムにより容易に電磁波をシミュレーションすることができる。

ＦＤＴＤ法について図１２を用いて簡単に説明する。ＦＤＴＤ法では電子機器のプリント基板やキャビティなどの構成物と周囲の空間を解析領域とすると、その解析領域を図１２に示すセルと呼ばれる微小な直方体に分割する。このとき、各セルに対して、セルを構成する物質に応じて透磁率、誘電率および導電率が与えられる。セルのｘ，ｙ，ｚ方向の各辺の長さはそれぞれΔｘ，Δｙ，Δｚとする。

次に、ベクトル量である電界強度Ｅおよび磁界強度Ｈの一方（以下の説明の場合は電界強度）のｘ，ｙ，ｚの各成分（Ｅ_ｘ，Ｅ_ｙ，Ｅ_ｚ）をセルの格子の各辺上に、もう一方（以下の説明の場合は磁界強度）のｘ，ｙ，ｚの各成分（Ｈ_ｘ，Ｈ_ｙ，Ｈ_ｚ）をセルの格子面の中央に格子面に対して垂直に配置する。

微分形式のマクスウェルの方程式に、時間および空間についての中心差分を用いることで、次の２式が得られる。

ここでσ，ε，μはそれぞれ導電率、誘電率、透磁率を表わす。

図１３にＦＤＴＤ法において時間の経過に対応する電界強度および磁界強度を算出する順序を示す。時間刻み幅をΔｔ_ｅｍとし、時刻（ｎ−１）Δｔ_ｅｍでの電界強度Ｅ^ｎ−１、時刻（ｎ−１／２）Δｔ_ｅｍでの磁界強度Ｈ^{ｎ−１／２}が既知であるとする。時刻ｎΔｔ_ｅｍでの電界強度Ｅ^ｎは式（３）にＥ^ｎ−１、Ｈ^{ｎ−１／２}を代入することにより算出される。続いて、磁界強度Ｈ^{ｎ＋１／２}は時刻（ｎ＋１／２）Δｔ_ｅｍにて、式（４）にＥ^ｎ、Ｈ^{ｎ−１／２}を代入することにより算出される。このように、ＦＤＴＤ法における電界強度Ｅおよび磁界強度Ｈは時間的に交互に算出される。

このとき、ＦＤＴＤ法における時間刻み幅Δｔ_ｅｍは、セルのサイズに対して式（５）に示すＣｏｕｒａｎｔ安定条件を満たす必要がある。

ここでｃは光速である。時間刻み幅に対して式（５）が満たされない場合、算出された値が発散してしまうことが一般に知られている。

また、開放領域の問題を扱う場合は解析領域の外壁で反射を生じてしまい誤差が生じるという問題がある。この問題は、ＦＤＴＤ法が閉領域の解析手法であるために生じる問題である。この問題に対して、解析領域の外壁に反射を生じさせないよう吸収境界と呼ばれる仮想的な境界を設ける必要がある。非特許文献１でもこれまでに提案された様々な吸収境界条件が紹介されている。

しかし、前述の特許文献１に開示された発明では、回路解析で扱う素子数が増大した場合、回路素子を数多く含む解析対象を高速に解析できないという問題点がある。回路解析に要する時間が増大するためである。特許文献２に開示された発明にも、同様の問題点がある。この問題点についてより具体的に説明する。回路シミュレータによる解析の過程で、変換された代数方程式は行列演算を用いて計算される。このときの行列の次数は回路の節点数に等しくなる。一般にｎ元の線形連立方程式をガウスの消去法などの解法を用いて解いた場合の計算量はｎ^３／３＋Ο（ｎ^２）程度となる。解析対象の回路規模が大きくなり節点数が増加するにつれ、計算量が急激に増大する。これが、解析時間を増大させる理由である。解析時間が増大することにより、計算コストも増大する。

非特許文献１に開示された発明では、素子数に関わらず、計算時間がＣＰＵ（Central Processing Unit）やメモリの動作速度によりほぼ決まってしまい、高速に解析することができないという問題点がある。
特開２００４−５４６４２号公報 特開２００３−２２３４２６号公報 宇野亨，「ＦＤＴＤ法による電磁界及びアンテナ解析」，第１版，コロナ社，１９９８年２月，ｐ２−１０

本発明は上述の問題点を解決するためになされたものであって、その目的は、回路解析で扱う素子数が増大しても、高速に回路を解析できる解析装置、解析プログラム、および解析プログラムを記録したコンピュータ読取可能な記録媒体を提供することにある。

上記目的を達成するために、本発明のある局面にしたがうと、解析装置は、基板および配線を構成する材料の物性を表わす情報、材料の配置を表わす情報、複数の素子の電気的な特性を表わす情報、ならびに複数の素子および複数の素子同士をつなぐ配線を表わす情報を受付けるための受付手段と、素子における電流および電圧により生じる電界の大きさおよび磁界の大きさ、物性を表わす情報、および配置を表わす情報を用いて、基板および配線それぞれの、予め定められた時点の電界の大きさおよび磁界の大きさのいずれかを算出するための第１の算出手段と、電界の大きさおよび磁界の大きさのいずれか、ならびに電流値および電圧値のいずれかを、相互に変換するための変換手段と、複数の素子および複数の素子同士をつなぐ配線を表わす情報を、素子および素子がつながる配線を表わす、複数の情報に分割するための分割手段と、第１の算出手段が算出した電界の大きさおよび磁界の大きさのいずれかから変換手段が変換した電流値および電圧値のいずれか、分割手段が分割した複数の情報のいずれか、ならびに電気的な特性を表わす情報を用いて、分割手段が分割した複数の情報のいずれかが表わす素子について、予め定められた時点の電流値および電圧値のいずれかを算出するための第２の算出手段とを含む。

すなわち、第１の算出手段は、素子における電流および電圧により生じる電界の大きさおよび磁界の大きさ、物性を表わす情報、および配置を表わす情報を用いて、基板および配線それぞれの、予め定められた時点の電界の大きさおよび磁界の大きさのいずれかを算出する。第２の算出手段は、第１の算出手段が算出した電界の大きさおよび磁界の大きさのいずれかから変換手段が変換した電流値および電圧値のいずれか、分割手段が分割した複数の情報のいずれか、ならびに電気的な特性を表わす情報を用いて、分割手段が分割した複数の情報のいずれかが表わす素子について、予め定められた時点の電流値および電圧値のいずれかを算出する。これにより、分割手段が分割した複数の情報のいずれかを用いて、分割手段が分割した複数の情報のいずれかが表わす素子について、電流値および電圧値のいずれかが算出されるので、回路解析で扱う素子数が増大しても、高速に電流値および電圧値のいずれかを算出できる。その結果、回路解析で扱う素子数が増大しても、高速に回路を解析できる解析装置を提供することができる。

また、上述の第２の算出手段は、修正接点解析法により電流値および電圧値のいずれかを算出するための手段を含むことが望ましい。

また、上述の分割手段は、素子がつながる配線を表わす情報が素子ごとに異なるように、複数の素子および複数の素子同士をつなぐ配線を表わす情報を、素子および素子がつながる配線を表わす、複数の情報に分割するための手段を含むことが望ましい。

すなわち、分割手段は、素子がつながる配線を表わす情報が素子ごとに異なるように、複数の素子および複数の素子同士をつなぐ配線を表わす情報を、素子および素子がつながる配線を表わす、複数の情報に分割する。素子がつながる配線を表わす情報を素子ごとに異なるようにすることは容易なことである。これにより、複数の素子および複数の素子同士をつなぐ配線を表わす情報を、素子および素子がつながる配線を表わす複数の情報に、容易に分割できる。複数の素子および複数の素子同士をつなぐ配線を表わす情報を分割することが容易なので、簡単な構造の装置によって複数の素子および複数の素子同士をつなぐ配線を表わす情報を分割できる。その結果、回路解析で扱う素子数が増大しても、高速に回路を解析でき、かつ装置を簡単な構造にできる解析装置を提供することができる。

また、上述の複数の情報に分割するための手段は、素子がつながる配線を表わす情報が配線の位置を表す情報を含むことにより、素子がつながる配線を表わす情報が素子ごとに異なるように、複数の素子および複数の素子同士をつなぐ配線を表わす情報を、素子および素子がつながる配線を表わす、複数の情報に分割するための手段を含むことが望ましい。

すなわち、複数の情報に分割するための手段は、素子がつながる配線を表わす情報が配線の位置を表す情報を含むことにより、素子がつながる配線を表わす情報が素子ごとに異なるように、複数の素子および複数の素子同士をつなぐ配線を表わす情報を、素子および素子がつながる配線を表わす、複数の情報に分割する。これにより、複数の素子および複数の素子同士をつなぐ配線を表わす情報を、素子および素子がつながる配線を表わす複数の情報に、より容易に分割できる。複数の素子および複数の素子同士をつなぐ配線を表わす情報を分割することがより容易なので、より簡単な構造の装置によって複数の素子および複数の素子同士をつなぐ配線を表わす情報を分割できる。その結果、回路解析で扱う素子数が増大しても、高速に回路を解析でき、かつ装置をより簡単な構造にできる解析装置を提供することができる。

また、上述の第１の算出手段は、有限差分時間領域法により前記電界の大きさおよび磁界の大きさのいずれかを算出するための手段を含むことが望ましい。

また、上述の第２の算出手段は、複数の素子それぞれについて、ニュートン反復法を利用するか否かを判断するための判断手段と、判断手段がニュートン反復法を利用すると判断した素子について、ニュートン反復法を利用して電流値および電圧値のいずれかを算出するための手段とを含むことが望ましい。

すなわち、電流値および電圧値を算出するための手段は、判断手段がニュートン反復法を利用すると判断した素子について、電流値および電圧値のいずれかを算出する。これにより、さらに高速に電流値および電圧値のいずれかを算出できる。その結果、回路解析で扱う素子数が増大しても、さらに高速に回路を解析できる解析装置を提供することができる。

また、上述の第１の算出手段および第２の算出手段は、それぞれ別個の少なくとも１台以上の計算機を含むことが望ましい。

本発明の他の局面にしたがうと、解析プログラムは、基板および配線を構成する材料の物性を表わす情報、材料の配置を表わす情報、複数の素子の電気的な特性を表わす情報、ならびに複数の素子および複数の素子同士をつなぐ配線を表わす情報を受付ける受付ステップと、素子における電流および電圧により生じる電界の大きさおよび磁界の大きさ、物性を表わす情報、および配置を表わす情報を用いて、基板および配線それぞれの、予め定められた時点の電界の大きさおよび磁界の大きさのいずれかを算出する第１の算出ステップと、電界の大きさおよび磁界の大きさのいずれか、ならびに電流値および電圧値のいずれかを、相互に変換する変換ステップと、複数の素子および複数の素子同士をつなぐ配線を表わす情報を、素子および素子がつながる配線を表わす、複数の情報に分割する分割ステップと、第１の算出ステップにおいて算出した電界の大きさおよび磁界の大きさから変換ステップにおいて変換した電流値および電圧値のいずれか、分割ステップにおいて分割した複数の情報のいずれか、ならびに電気的な特性を表わす情報を用いて、分割ステップにおいて分割した複数の情報のいずれかが表わす素子について、予め定められた時点の電流値および電圧値のいずれかを算出する第２の算出ステップとを含む各ステップをコンピュータに実行させる。

すなわち、回路解析で扱う素子数が増大しても、高速に回路を解析できる解析プログラムを提供することができる。

本発明の他の局面にしたがうと、記録媒体は、解析プログラムを記録した、コンピュータ読取り可能な記録媒体である。記録媒体は、基板および配線を構成する材料の物性を表わす情報、材料の配置を表わす情報、複数の素子の電気的な特性を表わす情報、ならびに複数の素子および複数の素子同士をつなぐ配線を表わす情報を受付ける受付ステップと、素子における電流および電圧により生じる電界の大きさおよび磁界の大きさ、物性を表わす情報、および配置を表わす情報を用いて、基板および配線それぞれの、予め定められた時点の電界の大きさおよび磁界の大きさを算出する第１の算出ステップと、電界の大きさおよび磁界の大きさのいずれか、ならびに電流値および電圧値のいずれかを、相互に変換する変換ステップと、複数の素子および複数の素子同士をつなぐ配線を表わす情報を、素子および素子がつながる配線を表わす、複数の情報に分割する分割ステップと、第１の算出ステップにおいて算出した電界の大きさおよび磁界の大きさから変換ステップにおいて変換した電流値および電圧値のいずれか、分割ステップにおいて分割した複数の情報のいずれか、ならびに電気的な特性を表わす情報を用いて、分割ステップにおいて分割した複数の情報のいずれかが表わす素子について、予め定められた時点の電流値および電圧値のいずれかを算出する第２の算出ステップとを含む各ステップをコンピュータに実行させるための解析プログラムを記録した、コンピュータ読取り可能な記録媒体である。

すなわち、回路解析で扱う素子数が増大しても、高速に回路を解析できる解析プログラムを記録したコンピュータ読取り可能な記録媒体を提供することができる。

本発明に係る解析装置、解析プログラム、および解析プログラムを記録したコンピュータ読取可能な記録媒体は、回路解析で扱う素子数が増大しても、高速に回路を解析できる。

以下、図面を参照しつつ、本発明の実施の形態について説明する。以下の説明では、同一の部品には同一の符号を付してある。それらの名称および機能も同一である。したがって、それらについての詳細な説明は繰返さない。

本実施の形態における解析装置１００は、物理構造情報、回路解析用情報、および各端子の配置情報で表される回路／電磁界連携情報をもとに、回路および電磁界を連携して解析する解析装置である。物理構造情報は、材料（プリント基板や配線など）の物性を表わす物性情報とそれらの材料の配置を表わす配置情報とで構成される情報である。回路解析用情報は、素子名、素子の電気的特性を表す情報、および素子の接続情報を対応付けたものを１つの単位とした、情報の集合である。接続情報は、素子に存在する端子と接続される配線のネット名とを対応付けたものである。これにより、複数の素子および複数の素子同士をつなぐ配線が表わされる。

図１を参照して、本実施の形態における解析装置１００は、管理部１０２と、電磁界解析部１０４と、回路解析部１０６とを含む。

管理部１０２は、解析対象の問題を電磁界解析副問題と複数の回路解析副問題に分解し、電磁界解析部１０４および回路解析部１０６にそれぞれ分配する。その際、管理部１０２は、接続情報を、素子に存在する端子と接続される配線のネット名が対応付けられた（すなわち、素子および素子がつながる配線を表わす）、複数の情報に分割する。その後、管理部１０２は、各副問題のパラメータから適切な同期タイムステップを導出し、ループカウンタを初期化する。その後はループカウンタを増加させながら同期タイミング毎に制御情報を送る。この制御情報は、電磁界解析部１０４と回路解析部１０６との間で連携処理や計算処理を行なわせるための情報である。このとき各ループにおいて、打ち切り時間や内部エネルギーの閾値などを判断材料として、終了判定が行なわれる。このようにして管理部１０２は全体の解析処理や計算処理の進捗を管理する。管理部１０２は、解析のために必要な情報の一部を記憶する装置でもある。管理部１０２が記憶する情報は、「リスト」と呼ばれるグループに対応付けられる。このようなグループに対応付けることで、管理部１０２は情報を効率的に処理する。「リスト」には、「処理前素子リスト」、「接続素子リスト」、および「連携ネット名リスト」が含まれる。

電磁界解析部１０４は、まず管理部１０２からの制御情報に基づき、回路解析部１０６と電圧値や電流値を交換する処理などの連携処理を行なう。その後、管理部１０２からの制御情報をもとに管理部１０２の指定した同期タイミングまで電磁界解析副問題を計算する。このとき、内部計算は独自の時間ステップを用いて行い、指定された同期タイミングに達するまで計算を繰返す。このように、電磁界解析部１０４は、連携処理と同期タイミングまでの計算とを繰返す。

回路解析部１０６は、管理部１０２からの制御情報に基づき、電磁界解析部１０４と電圧値や電流値を交換する処理などの連携処理を行なう。次に、管理部１０２からの制御情報をもとに独立した複数の回路解析副問題計算を計算する。その後、与えられた各々の回路解析副問題について独立した時間ステップを用いて計算を進め、同期タイミングに達するまで計算を進める。ただし、「独立した時間ステップ」の値が上述の同期タイミングを超える場合は、同期タイミングでの計算値が求められるよう「独立した時間ステップ」を調整する。以上のようにすべての回路解析副問題について同期タイミングまで計算を進める。このように、回路解析部１０６は、同期タイミングまでの副問題の計算と連携処理とを繰返す。

電磁界解析部１０４は、算出部１４０と、変換部１４２とを含む。算出部１４０は、素子における電流値および電圧値のいずれか、物性を表わす情報、および配置を表わす情報を用いて、基板および配線それぞれの、予め定められた時点の電界の大きさおよび磁界の大きさを算出する。変換部１４２は、電界の大きさおよび磁界の大きさのいずれか、ならびに電流値および電圧値のいずれかを、相互に変換する。

この解析装置１００は、図２に示すコンピュータハードウェアとＣＰＵ６２２により実行されるソフトウェアとにより実現される。図２を参照して、上述のコンピュータハードウェアは、液晶からなるディスプレイ６１０と（ディスプレイ６１０は、ＣＲＴ（Cathode-Ray Tube）からなるディスプレイであってもよい。しかし本実施の形態では、ディスプレイ６１０は液晶からなることとする）、コンピュータハードウェア自体を集中的に管理し、かつ制御するＣＰＵ６２２と、ＲＯＭ（Read Only Memory）またはＲＡＭ（Random Access Memory）を含んで構成されるメモリ６２４と、固定ディスク６２６と、ＦＤ（Flexible Disk）６３２が着脱自在に装着されて、装着されたＦＤ６３２にアクセスするＦＤ駆動装置６３０と、ＣＤ−ＲＯＭ（Compact Disk Read Only Memory）６４２が着脱自在に装着されて、装着されたＣＤ−ＲＯＭ６４２にアクセスするＣＤ−ＲＯＭ駆動装置６４０と、通信ネットワークとコンピュータハードウェアとを接続し、かつ通信するための通信インターフェィス６８０と、キーによる入力を受付けるキーボード６５０とを含む。これらの各部はバスを介して通信・接続される。コンピュータハードウェアには、カセット形式の磁気テープを着脱自在に装着してアクセスする磁気テープ装置が設けられてもよい。ただし本実施の形態では、そのような装置は設けられていないこととする。一般的にこうしたソフトウェアは、ＦＤ６３２やＣＤ−ＲＯＭ６４２などの記録媒体に格納されて流通し、ＦＤ駆動装置６３０やＣＤ−ＲＯＭ駆動装置６４０などにより記録媒体から読取られて固定ディスク６２６に一旦格納される。さらにメモリ６２４に読出されて、上述したＣＰＵ６２２により実行される。上述したコンピュータのハードウェア自体は一般的なものである。したがって、本発明の最も本質的な部分は、ＦＤ６３２やＣＤ−ＲＯＭ６４２などの記録媒体に記録されたソフトウェアである。

図３を参照して、解析装置１００で実行されるプログラムは、回路ならびに電界および磁界の解析に関し、以下のような制御構造を有する。

まず、ステップ２００（以下、ステップをＳと略す。）にて、管理部１０２（実際にはキーボード６５０）は物理構造情報と回路解析用情報とを受付ける。すなわち、管理部１０２は、基板および配線を構成する材料の物性を表わす情報、材料の配置を表わす情報、複数の素子の電気的な特性を表わす情報、ならびに複数の素子および複数の素子同士をつなぐ配線を表わす情報を受付ける。物理構造情報と回路解析用情報とが受付けられると、管理部１０２（実際にはＣＰＵ６２２およびメモリ６２４）は、その物理構造情報をもとに、次のステップを経て電磁界解析副問題（セルに関する情報のデータテーブル）を生成する。第１のステップにて、管理部１０２（実際にはＣＰＵ６２２）は、電磁界解析を実施しようとする回路の電磁界解析領域をセルに分割する。セルに分割するために、管理部１０２は、その電磁界解析領域に対し、配置情報をもとに、ｘ，ｙ，ｚ方向にメッシュを切る。すなわち、管理部１０２（実際にはＣＰＵ６２２）は、各セルに固有の番号と各セルのｘ，ｙ，ｚ方向の座標とを対応付けたデータテーブルを作成する（実際には、作成したデータテーブルをメモリ６２４が記憶する）。ＦＤＴＤ法により電磁界解析を行なうからである。電磁界解析領域をセルに分割するためのアルゴリズムは特に限定されない。第２のステップにて、管理部１０２（実際にはＣＰＵ６２２）は、各セルと各セルに存在する物質の物性情報とを関連付ける。すなわち、管理部１０２（実際にはＣＰＵ６２２）は、第１のステップにて作成したデータテーブルを、各セルに固有の番号、各セルの座標、および各セルに存在する物質の物性情報を対応付けたデータテーブルに改造する。このようにして改造されたデータテーブルが本実施の形態における電磁界解析副問題である。このとき、管理部１０２（実際にはＣＰＵ６２２）は、各セルが次のルールを満たすか否かを判断する。第１のルールは、同一のセルに、配置情報付きネット名（後述する）が同一となる素子が含まれないことである。第２のルールは、素子の間に空間がある場合、その空間に少なくとも１つのセルが存在することである。これにより、接続されていないはずの端子間が短絡されないように各セルのサイズが調整される。上述したルールが満たされていない場合、管理部１０２（実際にはＣＰＵ６２２）は、再び第１のステップに戻り、各セルのサイズがより小さくなるようにメッシュを切り直す。第３のステップにて、管理部１０２（実際にはＣＰＵ６２２）は、配置情報が存在する端子のネット名を新たなネット名に付け替える。新たなネット名は、もとのネット名に端子の配置情報を付加したものである。この配置情報は、素子と配線とを結ぶ端子の位置を表わす配置情報である。以下、この新たなネット名を「配置情報付きネット名」と呼ぶ。また、管理部１０２（実際にはメモリ６２４）は、配置情報付きネット名と実際の配置情報とを関連付けて登録する。このようにネット名を付け替えることで、それまで１つのネット名により一括して取扱われていた配線が、複数の別の配線として取扱われることとなる。複数の別の配線として取扱われるのは、配置情報が存在する（実在する素子に接続された）配線である。等価回路の素子に接続された配線は引き続き１つのネット名により取扱われる。実在する素子ごとに電圧値や電流値などを解析することができる。その結果、１つの物理構造情報から、複数の回路解析用情報が生成される。次に管理部１０２（実際にはＣＰＵ６２２およびメモリ６２４）は、上述の手順により生成された回路解析用情報から、複数の回路解析副問題を生成する。また、電磁界解析副問題と回路解析用情報とから、回路／電磁界解析連携情報を生成する。この回路解析副問題および回路／電磁界解析連携情報を生成するための処理は、後述するＳ２２０〜Ｓ２３４の処理に相当する。

Ｓ２０２にて、管理部１０２（実際にはＣＰＵ６２２）は、Ｓ２００の処理により生成した、複数の回路解析副問題を回路解析部１０６（実際にはＣＰＵ６２２）へ、電磁界解析副問題を電磁界解析部１０４（実際にはＣＰＵ６２２）へ分配する。Ｓ２０４にて、管理部１０２（実際にはＣＰＵ６２２）は電磁界解析副問題、回路解析副問題の同期ステップΔｔ_ｓｙｎｃを決定する。この同期ステップはΔｔ_ｓｙｎｃ＝ｋΔｔ_ｅｍ（ｋ＝１，２，・・・）のように定めることができる。求められる精度によりｋに様々な値を取ることができるが、よりｋを小さくするほどより高精度な結果を得ることができる。また、ループ変数ｉを「０」に初期化する。全体の同期処理は時刻ｉΔｔ_ｓｙｎｃ（ｉ＝０，１，２，・・・）に行なう。

Ｓ２０６にて、管理部１０２（実際にはＣＰＵ６２２）は、配置情報が存在する端子での電流値および電圧値と、その端子が含まれるセルの時刻ｉΔｔ_ｓｙｎｃにおける電界の値や磁界の値から等価電流源法や等価電圧源法により計算される電流値および電圧値とを交換することで、回路／電磁界解析連携処理を行なうよう制御信号を送信する（実際には、ＣＰＵ６２２において、制御信号の送信があったとみなす旨のステップを実施する）。変換部１４２（実際にはＣＰＵ６２２）は、管理部１０２から制御信号を受信すると、自らが等価電流源法や等価電圧源法により変換した電流値および電圧値を回路解析部１０６（実際にはＣＰＵ６２２）へ送信する（実際には、ＣＰＵ６２２において、制御信号の送信があったとみなす旨のステップを実施する）。回路解析部１０６は、管理部１０２から制御信号を受信すると、配置情報が存在する端子での電流値および電圧値を算出し（特に事情がある場合、いずれか一方であってもよいが、本実施の形態では両方を算出することとする）変換部１４２へ送信する。

Ｓ２０８にて、管理部１０２（実際にはＣＰＵ６２２）は、電磁界解析部１０４に電磁界解析副問題の時刻ｉΔｔ_ｓｙｎｃから時刻（ｉ＋１）Δｔ_ｓｙｎｃまでの解析計算を行なうよう制御信号を送信する。算出部１４０（実際にはＣＰＵ６２２）は解析計算を実施する。すなわち、変換部１４２は、回路解析部１０６が送信した配線および素子が互いに接続する位置における電流値および電圧値（いずれか一方であってもよいが、本実施の形態では両方を送信することとする）を、素子における電流および電圧により生じる電界の大きさおよび磁界の大きさに変換する（電流値および電圧値のいずれか一方が送信されたのであれば、その一方に対応する電界の大きさまたは磁界の大きさに変換されるが、本実施の形態では両方に変換されることとなる）。算出部１４０は、素子における電流および電圧により生じる電界の大きさおよび磁界の大きさ、物性を表わす情報、および配置を表わす情報を用いて、基板および配線それぞれの、予め定められた時点の電界の大きさおよび磁界の大きさ（特に事情がある場合、いずれか一方であってもよいが、本実施の形態では両方を送信することとする）を、基板および配線の位置ごとに算出する。電界の大きさおよび磁界の大きさが算出されると、変換部１４２は、算出部１４０が算出した電界の大きさおよび磁界の大きさを、配線および素子が互いに接続する位置における配線の電流値および電圧値に変換する。管理部１０２は、回路解析部１０６に複数の回路解析副問題それぞれの時刻ｉΔｔ_ｓｙｎｃから時刻（ｉ＋１）Δｔ_ｓｙｎｃまでの解析計算を行なうよう制御信号を送信する。回路解析部１０６（実際にはＣＰＵ６２２）は解析計算を実施する。本実施の形態の場合、回路解析部１０６は、回路方程式のうち非線形素子を含まない回路方程式の解法に関して、ニュートン反復法を省略する。これにより解析を更に高速化させることができる。図４は本実施の形態における解析装置１００で行われる各副問題の計算処理の進め方を表したものである。このように、どの時刻での状態を解析するかは、共通の同期タイミングでの状態を解析する場合を除き、副問題毎に独立して決定することができる。

Ｓ２１０にて、管理部１０２（実際にはＣＰＵ６２２）は、予め設定された時刻の閾値ｔ_ｔｈを（ｉ＋１）Δｔ_ｓｙｎｃが超えたか否かを判断する。閾値ｔ_ｔｈを（ｉ＋１）Δｔ_ｓｙｎｃが超えたかと判断した場合（Ｓ２１０にてＹＥＳ）、処理は終了する。もしそうでないと（Ｓ２１０にてＮＯ）、処理はＳ２１２へと移される。Ｓ２１２にて、管理部１０２（実際にはＣＰＵ６２２）は、ループ変数ｉに「１」を加える。

図５を参照して、解析装置１００で実行されるプログラムは、回路解析副問題および回路／電磁界解析連携情報の生成に関し、以下のような制御構造を有する。

Ｓ２２０にて、管理部１０２（実際にはメモリ６２４）は副問題リストを空にする。管理部１０２（実際にはメモリ６２４）は処理前素子リストにすべての素子を登録する。Ｓ２２２にて、管理部１０２（実際にはメモリ６２４）は、接続素子リスト、連携ネット名リストを空に（初期化）する。管理部１０２（実際にはＣＰＵ６２２）は、処理前素子リストから素子をひとつ取り出し、取り出した素子を探索基点素子に設定する。管理部１０２（実際にはＣＰＵ６２２）は、探索基点素子を接続素子リストに登録する。Ｓ２２４にて、管理部１０２（実際にはＣＰＵ６２２）は、探索基点素子の各端子に接続されている端子のネット名を抽出する。ネット名が抽出されると、管理部１０２（実際にはメモリ６２４）は、そのネット名に対応する端子に接続されているすべての素子のうち、接続素子リストに登録済みでない素子を接続素子リストに登録する。また、抽出したネット名が配置情報付きネット名であり、かつすでに連携ネット名リストに登録済みでなければ、管理部１０２（実際にはメモリ６２４）は、抽出したネット名を連携ネット名リストに登録する。Ｓ２２６にて、管理部１０２（実際にはメモリ６２４）は、処理前素子リストから探索基点素子を抹消する。

Ｓ２２８にて、管理部１０２（実際にはＣＰＵ６２２）は、接続素子リストと処理前素子リストの両方に登録されている素子がないか否かを判断する。接続素子リストと処理前素子リストの両方に登録されている素子がないと判断した場合（Ｓ２２８にてＹＥＳ）、処理はＳ２３０へと移される。もしそうでないと（Ｓ２２８にてＮＯ）、処理はＳ２３４へと移される。

Ｓ２３０にて、管理部１０２（実際にはメモリ６２４）は、接続素子リストに登録された素子、接続素子リストに登録された素子の端子に接続されているネット名、および接続素子リストに登録された素子の電気的特性を、回路解析副問題として登録する。管理部１０２（実際にはメモリ６２４）は、連携ネット名リストを複写し、これを登録した回路解析副問題と関連付ける。これ（回路解析副問題およびこれに関連付けられた連携ネット名リスト）が、各回路解析副問題と電磁界解析副問題を連携させるときに用いられる回路／電磁界解析連携情報となる。

Ｓ２３２にて、管理部１０２（実際にはＣＰＵ６２２）は、処理前素子リストが空か否かを判断する。処理前素子リストが空と判断した場合（Ｓ２３２にてＹＥＳ）、処理は終了する。もしそうでないと（Ｓ２３２にてＮＯ）、処理はＳ２２２へと移される。

Ｓ２３４にて、管理部１０２（実際にはＣＰＵ６２２）は、接続素子リストと処理前素子リストの両方に登録されている素子の任意の一つを探索基点素子に設定する。

図６を参照して、以上のような構造およびフローチャートに基づく、解析装置１００の動作について説明する。

図６はプリント基板１２８の上に素子（１）１１０および素子（２）１１２が実装されている回路の回路図である。図６に示す回路において、素子（１）１１０は理想的な抵抗素子、素子（２）１１２は非線形特性を持つダイオードとし、これらはハイブリット法において回路解析により電流／電圧の過渡応答を求めるものとする。また、素子（１）１１０は節点（１）１１６で配線（１）１１４と、節点（２）１１８で配線（２）１２０と接続されている。同様に素子（２）１１２は節点（３）１２２で配線（２）１２０と、節点（４）１２４で配線（３）１２６と接続されているものとする。

管理部１０２は図６に示す回路の物理構造情報と回路解析用情報とを受付ける。上述したように、物理構造情報は、物性情報と配置情報とを含む。図６に示す回路の物性情報は、素子（１）１１０、素子（２）１１２、配線（１）１１４、節点（１）１１６、節点（２）１１８、配線（２）１２０、節点（３）１２２、節点（４）１２４、配線（３）１２６、ならびにプリント基板１２８の誘電率および透磁率を含む。配置情報は、素子（１）１１０、素子（２）１１２、配線（１）１１４、配線（２）１２０、配線（３）１２６、ならびにプリント基板１２８の頂点の座標と、配線（２）１２０の屈曲点の座標と、節点（１）１１６、節点（２）１１８、節点（３）１２２、および節点（４）１２４の中心の座標とを含む。上述したように、回路解析用情報は、素子名、素子の電気的特性を表す情報、および素子の接続情報を対応付けたものを１つの単位とした、情報の集合である。本実施の形態における素子の電気的特性をあらわす情報は素子種別（抵抗、キャパシタ、インダクタ、トランジスタモデルなど。トランジスタモデルにはＢＳＩＭ（Berkeley Short-Channel IGFET Model）モデルなどが含まれる）と素子種別ごとに必要な抵抗値、キャパシタンス、インダクタンス、ＢＳＩＭモデルのパラメータなどの具体的な値である。たとえば素子種別が抵抗であれば、「素子種別ごとに必要な値」は抵抗値である。素子種別は素子名の頭文字などによって暗黙的に与えられてもよい。素子の接続情報は素子に存在する端子と接続される配線のネット名を対応付けたものである。本実施の形態においては、図６に示す回路に対応する回路解析用情報は次の表１のような形式で表される。

表１の１行目は素子（１）１１０の素子定義情報である。１列目に素子名「Ｒ１」が記載されている。ここで、素子名の頭文字「Ｒ」は素子種別が抵抗であることを示している。２列目に端子（１）と接続される配線（１）１１４のネット名「ｌｉｎｅ１」が、３列目に端子（２）と接続される配線（２）１２０のネット名「ｌｉｎｅ２」が記載されている。４列目は素子種別が抵抗である場合のパラメータとして素子（１）１１０の抵抗値５０（オーム）が記載されている。

表１の２行目は素子（２）１１２の素子定義情報である。１行目と同様に１列目に素子名「Ｄ１」が記載されている。また素子名の頭文字「Ｄ」により素子種別がダイオードであることを示している。２列目にアノード側端子に接続される配線（２）１２０のネット名「ｌｉｎｅ２」が、３列目にカソード側端子に接続される配線（３）１２６のネット名「ｌｉｎｅ３」が記載されている。４桁目は素子種別がダイオードである場合のパラメータとして飽和電流値ＩＳに１．１×１０^−１４(アンペア)を指定している。

また、素子（１）１１０の端子（２）に接続されるネット名「ｌｉｎｅ２」と、素子（２）１１２のアノード側端子に接続されるネット名「ｌｉｎｅ２」が同一であることで、素子（１）１１０の端子（２）と素子（２）１１２のアノード側端子が接続されていることを表している。

物理構造情報と回路解析用情報とが受付けられると、管理部１０２は、電磁界解析を実施しようとする回路の電磁界解析領域をセルに分割する。その結果、図６に示す回路の場合、碁盤の目のようにメッシュが切られることとなる。電磁界解析領域がセルに分割されると、管理部１０２は、各セルと各セルに存在する物質の物性情報とを関連付ける。この関連付けにより、１つのセルについては、各セルに固有の番号、各セルの座標、ならびに各セルに存在する物質の誘電率および透磁率が関連付けられることとなる。

関連付けが終了すると、管理部１０２は、各セルが上述したルールを満たすか否かを判断する。ルールが満たされていなければ、管理部１０２は、各セルのサイズがより小さくなるようにメッシュを切り直す。最終的には上述したルールが満たされることとなるので、管理部１０２は、配置情報が存在する端子のネット名を配置情報付きネット名に付け替える。

図６に示す回路の場合、表１の各ネット名の置き換えは以下の様に行われる。

端子（１）に接続されているネット名「ｌｉｎｅ１」を、端子（１）が実際に接続されている接点（１）１１６の配置情報（ｘ，ｙ，ｚ）＝（１，１，１）を付加した配置情報付きネット名「ｌｉｎｅ１＿ｘ（１）＿ｙ（１）＿ｚ（１）」に置き換える（端子（１）は表１の１行目のうち２桁目に記載されている）。このとき、管理部１０２は置き換えによって生成された配置情報付きネット名「ｌｉｎｅ１＿ｘ（１）＿ｙ（１）＿ｚ（１）」と実際の配置情報（ｘ，ｙ，ｚ）＝（１，１，１）を関連付けて登録する。このようなネット名置き換え処理により、新たな配置情報付きネット名が生成されるたびに、配置情報付きネット名と実際の配置情報と関連付けて登録する処理が行われるが、以降の説明では記載を省略する。同様に端子（２）に接続されているネット名「ｌｉｎｅ２」を端子が実際に接続されている接点（２）１１８の配置情報（ｘ，ｙ，ｚ）＝（２，１，１）を付加した配置情報付きネット名「ｌｉｎｅ２＿ｘ（２）＿ｙ（１）＿ｚ（１）」に置き換える（端子（２）は表１の１行目のうち３桁目に記載されている）。

表１の２行目も同様な置き換えを行うと、最終的に表１は表２のように置き換えられる。

表２では素子（１）１１０の端子（２）に接続されるネット名「ｌｉｎｅ２＿ｘ（２）＿ｙ（１）＿ｚ（１）」と、素子（２）１１２のアノード側端子に接続されるネット名「ｌｉｎｅ２＿ｘ（３）＿ｙ（１）＿ｚ（１）」とが異なっているため、表１で表現されていた素子（１）１１０の端子（２）と素子（２）１１２のアノード側端子との接続がこの置き換え作業により分断されたことになる。図６の例では存在しないが、実在の配線でなく、ある素子の等価回路を表現する時に用いられるネット名が存在する場合、そのようなネット名に関連付け得る配置情報が存在しないため、ネット名の置き換えは起こらず、回路が分断されることもない。

ネット名の置き換え処理が終了すると、管理部１０２は副問題リストを空にする。管理部１０２は処理前素子リストに全ての素子を登録する（Ｓ２２０）。図６で表される回路においては、表２における素子名「Ｒ１」の素子（１）１１０と素子名「Ｄ１」の素子（２）１１２の２つを処理前素子リストに登録する。

登録が終了すると、管理部１０２は、接続素子リスト、連携ネット名リストを空に（初期化）する。管理部１０２は、処理前素子リストから素子をひとつ取り出し、取り出した素子を探索基点素子に設定する。図６で示される回路においては、２つの素子のどちらか一方、たとえば素子名「Ｒ１」の素子（１）１１０を探索基点素子に設定する。その後管理部１０２は探索基点素子を接続素子リストに登録する（Ｓ２２２）。次に管理部１０２は探索基点素子の各端子に接続されているネット名を抽出する。この例においては、表２を参照して素子名「Ｒ１」の素子（１）１１０の各端子に接続されているネット名として「ｌｉｎｅ１＿ｘ（１）＿ｙ（１）＿ｚ（１）」、「ｌｉｎｅ２＿ｘ（２）＿ｙ（１）＿ｚ（１）」の２つを抽出する。

ネット名を抽出すると、管理部１０２は、それらのネット名が端子に接続されている全ての素子のうち、接続素子リストに登録済みでない素子を接続素子リストに登録する。これにより、探索基点素子の各端子と同一のネット名で接続された素子全てが接続素子リストに登録されていることになる。図６で示される回路の例においては、「ｌｉｎｅ１＿ｘ（１）＿ｙ（１）＿ｚ（１）」、「ｌｉｎｅ２＿ｘ（２）＿ｙ（１）＿ｚ（１）」の何れかが端子に接続されている素子は素子名「Ｒ１」の素子（１）１１０のみである。これはすでに接続素子リストに登録済みである。このため、接続素子リストに新たな素子は登録されない。また管理部１０２は、抽出したネット名のうち配置情報付きネット名であり、かつすでに連携ネット名リストに登録済みでないものを連携ネット名リストに登録する（Ｓ２２４）。この例の場合、「ｌｉｎｅ１＿ｘ（１）＿ｙ（１）＿ｚ（１）」、「ｌｉｎｅ２＿ｘ（２）＿ｙ（１）＿ｚ（１）」の２つを連携ネット名リストに登録する。登録が完了すると、管理部１０２は処理前素子リストから探索基点素子（素子名「Ｒ１」の素子（１）１１０）を抹消する（Ｓ２０６）。探索基点素子が抹消されると、管理部１０２は接続素子リストと処理前素子リストの両方に登録されている素子が無いか否かを判断する（Ｓ２２８）。この場合接続素子リストは素子名「Ｒ１」の素子（１）１１０の１つが登録された状態、処理前素子リストは素子名「Ｄ１」の素子（２）１１２の１つが登録された状態にあるので、（Ｓ２２８にてＹＥＳ）、管理部１０２は、接続素子リストに登録された素子、接続素子リストの各端子に接続されたネット名、及び接続素子リストに登録された素子の電気的特性をあらわす情報を、回路解析副問題として登録する。管理部１０２は連携ネット名リストを複写し、これを登録した回路解析副問題と関連付ける（Ｓ２３０）。この例においては表３で表される回路と、連携ネット名リストの複写「ｌｉｎｅ１＿ｘ（１）＿ｙ（１）＿ｚ（１）」、「ｌｉｎｅ２＿ｘ（２）＿ｙ（１）＿ｚ（１）」とが関連付けられる。

関連付けが終了すると、管理部１０２は、処理前素子リストが空か否かを判断する（Ｓ２３２）。まだ素子名「Ｄ１」の素子（２）１１２が登録されているので（Ｓ２３２にてＮＯ）、Ｓ２２２〜Ｓ２３２の処理が繰り返される。これにより表３と表４の２つの回路解析副問題と連携ネット名リストの複写「ｌｉｎｅ１＿ｘ（１）＿ｙ（１）＿ｚ（１）」、「ｌｉｎｅ２＿ｘ（２）＿ｙ（１）＿ｚ（１）」と「ｌｉｎｅ２＿ｘ（３）＿ｙ（１）＿ｚ（１）」、「ｌｉｎｅ３＿ｘ（４）＿ｙ（１）＿ｚ（１）」とがそれぞれ関連付けて生成される。

最終的に処理前素子リストが空になる（素子（１）１１０および素子（２）１１２についての回路解析副問題が生成される）と（Ｓ２３２にてＹＥＳ）、管理部１０２は、素子（１）１１０および素子（２）１１２についての回路解析副問題を回路解析部１０６へ、電磁界解析副問題を電磁界解析部１０４へ分配する（Ｓ２０２）。副問題が分配されると、管理部１０２は電磁界解析副問題、回路解析副問題の同期ステップΔｔ_ｓｙｎｃを決定する。また、管理部１０２はループ変数ｉを「０」に初期化する（Ｓ２０４）。変数が初期化されると、管理部１０２は、制御信号を送信する。変換部１４２は、管理部１０２から制御信号を受信すると、等価電流源法や等価電圧源法により計算される電流値および電圧値を回路解析部１０６へ送信する。このとき、素子（１）１１０および素子（２）１１２が存在するセルについては電流値および電圧値が計算されない。節点（１）１１６、節点（２）１１８、節点（３）１２２、および節点（４）１２４についての電流値および電圧値が回路解析部１０６へ送信される。回路解析部１０６は、管理部１０２から制御信号を受信すると、配置情報が存在する端子での電流値および電圧値を変換部１４２へ送信する（Ｓ２０６）。

ここで、等価電流源法における、算出部１４０、変換部１４２、および回路解析部１０６のデータの受け渡しについて説明する。時刻（ｎ−１）Δｔ_ｅｍにおける電界強度Ｅ^ｎ−１および時刻（ｎ−３／２）Δｔ_ｅｍにおける磁界強度Ｈ^{ｎ−３／２}が既知であるとする。時刻（ｎ−１／２）Δｔ_ｅｍにおける磁界強度Ｈ^{ｎ−１／２}はＥ^ｎ−１、Ｈ^{ｎ−３／２}を式（４）に代入し求めることができる。しかしながら、時刻ｎΔｔ_ｅｍにおける電界強度Ｅ^ｎは素子を含むセルと含まないセルとで算出方法が異なる。素子を含まないセルの場合、電界強度Ｅ^ｎは式（３）にＥ^ｎ−１およびＨ^{ｎ−１／２}を代入することにより算出される。素子を含むセルの場合、電界強度Ｅ^ｎは回路解析部１０６の回路解析により算出される。回路解析部１０６は、図７の等価回路において、コンデンサの初期電圧値をＶ^ｎ−１＝Ｅ_ｚ ^ｎ−１Δｚ、等価電流源値をＩ＝Ａ・∇×Ｈ^{ｎ−１／２}として、時刻（ｎ−１）Δｔ_ｅｍよりｎΔｔ_ｅｍまで（時間の刻み幅は十分細かく取られる）の回路シミュレーションを行なうことにより、時刻ｎΔｔ_ｅｍにおける素子の電圧値Ｖ^ｎを算出する。時刻ｎΔｔ_ｅｍにおける素子の電圧値Ｖ^ｎは変換部１４２によって素子を含むセルの電界強度Ｅ_ｚ ^ｎ＝Ｖ^ｎ／Δｚに変換される。変換された電界強度Ｅ_ｚ ^ｎは、算出部１４０へと引き渡される。

等価電圧源法においても、同様にＦＤＴＤ法で求めた電界から等価電圧源値を求め、ＦＤＴＤ法で磁界を求める時刻における電流値を回路解析部１０６により解析し、変換部１４２が磁界に変換して、算出部１４０に渡して解析を進める。これにより、算出部１４０は、有限差分時間領域法（本実施の形態の場合、ＦＤＴＤ法）により電界および磁界のいずれかの大きさを算出することとなる。

電流値および電圧値が送信されると、管理部１０２は、電磁界解析部１０４に電磁界解析副問題の時刻ｉΔｔ_ｓｙｎｃから時刻（ｉ＋１）Δｔ_ｓｙｎｃまでの解析計算を行なうよう制御信号を送信する。管理部１０２は、回路解析部１０６に複数の回路解析副問題それぞれの時刻ｉΔｔ_ｓｙｎｃから時刻（ｉ＋１）Δｔ_ｓｙｎｃまでの解析計算を行なうよう制御信号を送信する（Ｓ２０８）。

素子（２）１１２のダイオードの電圧−電流特性は式（６）で表されるものとする。

ただしＩ_ｐは電流値である。Ｖ_ｐは電圧値である。ｑは電気素量である。Ｔは絶対温度である。

回路解析部１０６が、節点（１）１１６、節点（２）１１８、節点（３）１２２、節点（４）１２４について修正節点解析法を適用すると以下の連立微分方程式を得る。

ただしＶ_ｎ（ｎ＝１，２，３，４）は電圧値である。Ｉ_ＤおよびＩ_Ｒは静電容量である。Ｃ_ＤおよびＣ_Ｒは静電容量である。Ｒは抵抗である。

ここで、式（７）の第一式と第二式および第三式と第四式は符号が異なるだけで同一の式である。また、Ｖ_２およびＶ_４はＦＤＴＤ法において電圧の基準点となるセルから電界を積分することにより求められる電位であるため定数として扱ってもよい。回路シミュレータはＦＤＴＤ法に対して素子端に発生する電圧差を送ればよいので、Ｖ_１−Ｖ_２＝Ｖ_Ｒ、Ｖ_３−Ｖ_４＝Ｖ_Ｄとすると式（７）は式（８）に書き換えられる。

これより、式（８）の第一式と第二式は互いに独立な変数であるため、それぞれの方程式を分離して解くことが可能である。すなわち、回路解析部１０６は、算出部１４０が算出した電界の大きさおよび磁界の大きさから変換部１４２が変換した電流値および電圧値のいずれか、管理部１０２が分割した複数の情報のいずれか、ならびに電気的な特性を表わす情報を用いて、管理部１０２が分割した複数の情報のいずれかが表わす素子について、予め定められた時点の電流値および電圧値のいずれかを算出することができる。また、回路解析部１０６は、修正節点解析法により電流値および電圧値のいずれかを算出することとなる。また、式（８）の第一式のように非線形素子を含まない回路においてはニュートン反復法を用いることなく解くことが可能である。式（８）の第一式と第二式を連立して解いた場合は、第二式が非線形特性の項を含んでいるため、本来ニュートン反復法を適用する必要のない第一式についてもニュートン反復法が適用されてしまい、計算コストが増加する。両式を分離して解いた場合は、第二式にのみニュートン反復法を適用することで、両式を連立して解いた場合と比較して、さらに計算コストを減少することが可能となる。回路解析部１０６は、解析計算として、それぞれの方程式を分離して解く。このため、回路解析部１０６は、予め複数の素子それぞれについて、ニュートン反復法を利用するか否かを判断する。その判断の後、回路解析部１０６は、自らがニュートン反復法を利用すると判断した素子について、ニュートン反復法を利用して電流値および電圧値のいずれかを算出する。式（８）の第一式と第二式は互いに独立な変数となる理由は、回路上で節点（２）１１８と節点（３）１２２が配線（２）１２０により繋がっていても、配線（２）１２０の部分をＦＤＴＤ法によって解析することにより、回路解析上、異なる変数として扱えるためである。

制御信号が送信されると、管理部１０２は、予め設定された時刻の閾値ｔ_ｔｈを（ｉ＋１）Δｔ_ｓｙｎｃが超えたか否かを判断する（Ｓ２１０）。当初は閾値ｔ_ｔｈを（ｉ＋１）Δｔ_ｓｙｎｃが超えないので（Ｓ２１０にてＮＯ）、管理部１０２は、ループ変数ｉに「１」を加える（Ｓ２１２）。変数に「１」が加えられると、Ｓ２０６〜Ｓ２１２の処理が繰返された後、ふたたび管理部１０２は、予め設定された時刻の閾値ｔ_ｔｈを（ｉ＋１）Δｔ_ｓｙｎｃが超えたか否かを判断する（Ｓ２１０）。最終的には閾値ｔ_ｔｈを（ｉ＋１）Δｔ_ｓｙｎｃが超えるので（Ｓ２１０にてＹＥＳ）、管理部１０２は、電磁界解析部１０４および回路解析部１０６（この場合、実際にはＣＰＵ６２２およびディスプレイ６１０）に解析計算の結果を出力させ、処理は終了する。

以上のようにして、本案施の形態に係る解析装置は、プリント基板とその上に実装された部品の挙動とを求める回路／電磁界連携解析において、回路設計後に回路解析を行なうための回路解析用情報などから、複雑な回路に対する解析の問題を、独立して計算できかつ単純に計算できる、電磁界解析副問題と複数の回路解析副問題とに効率的に分割する。解析の問題が分割されるので、回路方程式の連立数を低減させることができる。連立数が低減されると、回路の解析に要する解析時間は高速化する。また、本案施の形態に係る解析装置は、共通の同期タイミングで副問題同士の情報を交換する。同期タイミングの合間では、本案施の形態に係る解析装置は、各副問題の計算処理をそれぞれ独立して行なう。上述したように、一般にｎ元の線形連立方程式をガウスの消去法などの解法を用いて解いた場合の計算量はｎ^３／３＋Ο（ｎ^２）程度となる。第２項は解法によって異なるが、ｎが大きい場合は第１項が計算コストに対して支配的となるため、ここでは第１項のみ考慮し、ｎ^３／３とする。仮に回路方程式を２つに分割できたとすると、これら分割した回路方程式を１つの情報処理装置により逐次的に解いたときに要する計算コストは２・（ｎ／２）^３／３＝ｎ^３／１２程度となり、回路方程式を分割せずに解いた場合に比べて１／４程度に計算コストを削減できる。また、回路方程式を分割しているため、複数の情報処理装置を用いて並列に計算することも可能である。これにより、本案施の形態に係る解析装置は、回路を高速に解析することができる。その結果、回路解析で扱う素子数が増大しても、高速に回路を解析できる解析装置を提供できる。

なお、解析装置１００は、管理部１０２、電磁界解析部１０４、および回路解析部１０６をそれぞれ別個の少なくとも１台以上の計算機を含むように構成してもよい。この場合、各計算機はネットワークにより接続される。解析された情報はネットワークの間の通信により交換される。このような構成の一部の例について説明する。第１の計算機および第２の計算機が、それぞれ電磁界解析部１０４として動作することとする。第１の計算機および第２の計算機は、次の手順により計算上の時刻における電界の強さおよび磁界の強さを演算する。第１の手順は、電界または磁界を解析するオーバーラップ領域の、計算上の所定の時刻における電界の強さを演算する手順である。第２の手順は、第１の計算機が第２の計算機にオーバーラップ領域の電界の強さを送信する手順である。第２の手順は、第２の計算機が、送信と並列に、分割された領域のうちの、オーバーラップ領域が除外された領域の、計算上の時刻における電界の強さおよび磁界の強さを演算する手順である。

また、解析装置１００を複数の計算機により構成する場合、電磁界解析部１０４としての処理と回路解析部１０６としての処理をともに担当する計算機を含んでもよい。これにより、ネットワークを介さずに、回路／電磁界連携解析の情報を交換できる。電磁界解析部１０４としての処理と回路解析部１０６としての処理をともに担当するための処理を実現するためのプログラムが読込まれることにより、計算機が電磁界解析部１０４としての処理と回路解析部１０６としての処理をともに担当することとなってもよい。電磁界解析部１０４としての処理と回路解析部１０６としての処理をともに担当する計算機は、回路解析部１０６として単純な回路の挙動計算を行なう計算機であってもよい。これにより、単純な回路については複雑な回路の挙動を計算する計算機と連携することなく解析を実施できる。

また、回路解析部１０６を構成する計算機は、複数の回路解析副問題をそれぞれ計算する複数の計算機を含んでもよい。たとえば、ある２台の計算機が、上述したＳ２０８にて、それぞれ式（８）の第一式と第二式とを解いてもよい。これにより、各計算機で担当する回路方程式は領域全体の回路方程式に比べて連立数が減少するため、ガウスの消去法に要する計算量を考慮すると、回路規模が増大した場合の計算量を抑えることが可能となる。

また、回路解析部１０６を構成する１台の計算機が複数の回路解析副問題を計算する場合、その計算機は、いくつかの回路解析により得られた値を外部記録装置（不揮発メモリなど）に保存し、これらの値を入れ替えることにより、任意の数の回路解析を並行して計算してもよい。

また、変換部１４２は、回路解析部１０６に含まれていてもよい。変換部１４２は、電磁界解析部１０４および回路解析部１０６から独立した回路であってもよい。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

本発明の実施の形態に係る解析装置の全体構成図である。 本発明の実施の形態に係る解析装置を実現するコンピュータハードウェアの全体構成図である。 本発明の実施例に係る回路ならびに電界および磁界の解析処理の制御の手順を示すフローチャートである。 本発明の実施の形態に係る各副問題の計算処理の進め方を表わす図である。 本発明の実施例に係る回路解析副問題および回路／電磁界解析連携情報の生成処理の制御の手順を示すフローチャートである。 本発明の実施の形態において解析される回路の回路図である。 本発明の実施の形態において解析される素子（１）の等価回路図である。 本発明の実施の形態において解析される素子（２）の等価回路図である。 従来例に係るＦＤＴＤ法と回路シミュレータとを結合させた処理の等価回路を表わす図である。 従来例に係るＦＤＴＤ法と回路シミュレータとのデータの流れを時間を追って示した図である。 従来例に係る各情報処理装置に対する処理の分配を説明する図である。 従来例に係る解析方法を説明する図である。 従来例に係る電界強度および磁界強度を時間の経過に対応させて算出する順序を示す図である。

符号の説明

１００ 解析装置、１０２ 管理部、１０４ 電磁界解析部、１０６ 回路解析部、１１０ 素子（１）、１１２ 素子（２）、１１４ 配線（１）、１１６ 節点（１）、１１８ 節点（２）、１２０ 配線（２）、１２２ 節点（３）、１２４ 節点（４）、１２６ 配線（３）、１２８ プリント基板、１３０ オーバーラップ領域、１３２ 吸収境界領域、１３４ 素子（Ａ）、１３６ 素子（Ｂ）、１４０ 算出部、１４２ 変換部、６１０ ディスプレイ、６２２ ＣＰＵ、６２４ メモリ、６２６ 固定ディスク、６３０ ＦＤ駆動装置、６３２ ＦＤ、６４０ ＣＤ−ＲＯＭ駆動装置、６４２ ＣＤ−ＲＯＭ、６５０ キーボード、６８０ 通信インターフェース。

Claims (9)

1. 基板および配線を構成する材料の物性を表わす情報、前記材料の配置を表わす情報、複数の素子の電気的な特性を表わす情報、ならびに前記複数の素子および前記複数の素子同士をつなぐ配線を表わす情報を受付けるための受付手段と、
   前記素子における電流および電圧により生じる電界の大きさおよび磁界の大きさ、前記物性を表わす情報、および配置を表わす情報を用いて、前記基板および配線それぞれの、予め定められた時点の電界の大きさおよび磁界の大きさのいずれかを算出するための第１の算出手段と、
   電界の大きさおよび磁界の大きさのいずれか、ならびに電流値および電圧値のいずれかを、相互に変換するための変換手段と、
   前記複数の素子および複数の素子同士をつなぐ配線を表わす情報を、前記素子および素子がつながる配線を表わす、複数の情報に分割するための分割手段と、
   前記第１の算出手段が算出した電界の大きさおよび磁界の大きさのいずれかから前記変換手段が変換した電流値および電圧値のいずれか、前記分割手段が分割した複数の情報のいずれか、ならびに前記電気的な特性を表わす情報を用いて、前記分割手段が分割した複数の情報のいずれかが表わす素子について、前記予め定められた時点の電流値および電圧値のいずれかを算出するための第２の算出手段とを含む、解析装置。
2. 前記第２の算出手段は、修正接点解析法により前記電流値および電圧値のいずれかを算出するための手段を含む、請求項１に記載の解析装置。
3. 前記分割手段は、前記素子がつながる配線を表わす情報が前記素子ごとに異なるように、前記複数の素子および複数の素子同士をつなぐ配線を表わす情報を、前記素子および素子がつながる配線を表わす、複数の情報に分割するための手段を含む、請求項１に記載の解析装置。
4. 前記複数の情報に分割するための手段は、前記素子がつながる配線を表わす情報が前記配線の位置を表す情報を含むことにより、前記素子がつながる配線を表わす情報が前記素子ごとに異なるように、前記複数の素子および複数の素子同士をつなぐ配線を表わす情報を、前記素子および素子がつながる配線を表わす、複数の情報に分割するための手段を含む、請求項１に記載の解析装置。
5. 前記第１の算出手段は、有限差分時間領域法により前記電界の大きさおよび磁界の大きさのいずれかを算出するための手段を含む、請求項１に記載の解析装置。
6. 前記第２の算出手段は、
   前記複数の素子それぞれについて、ニュートン反復法を利用するか否かを判断するための判断手段と、
   前記判断手段が前記ニュートン反復法を利用すると判断した素子について、前記ニュートン反復法を利用して前記電流値および電圧値のいずれかを算出するための手段とを含む、請求項１に記載の解析装置。
7. 前記第１の算出手段および第２の算出手段は、それぞれ別個の少なくとも１台以上の計算機を含む、請求項１に記載の解析装置。
8. 基板および配線を構成する材料の物性を表わす情報、前記材料の配置を表わす情報、複数の素子の電気的な特性を表わす情報、ならびに前記複数の素子および前記複数の素子同士をつなぐ配線を表わす情報を受付ける受付ステップと、
   前記素子における電流および電圧により生じる電界の大きさおよび磁界の大きさ、前記物性を表わす情報、および配置を表わす情報を用いて、前記基板および配線それぞれの、予め定められた時点の電界の大きさおよび磁界の大きさのいずれかを算出する第１の算出ステップと、
   電界の大きさおよび磁界の大きさのいずれか、ならびに電流値および電圧値のいずれかを、相互に変換する変換ステップと、
   前記複数の素子および複数の素子同士をつなぐ配線を表わす情報を、前記素子および素子がつながる配線を表わす、複数の情報に分割する分割ステップと、
   前記第１の算出ステップにおいて算出した電界の大きさおよび磁界の大きさから前記変換ステップにおいて変換した電流値および電圧値のいずれか、前記分割ステップにおいて分割した複数の情報のいずれか、ならびに前記電気的な特性を表わす情報を用いて、前記分割ステップにおいて分割した複数の情報のいずれかが表わす素子について、前記予め定められた時点の電流値および電圧値のいずれかを算出する第２の算出ステップとを含む各ステップをコンピュータに実行させるための解析プログラム。
9. 基板および配線を構成する材料の物性を表わす情報、前記材料の配置を表わす情報、複数の素子の電気的な特性を表わす情報、ならびに前記複数の素子および前記複数の素子同士をつなぐ配線を表わす情報を受付ける受付ステップと、
   前記素子における電流および電圧により生じる電界の大きさおよび磁界の大きさ、前記物性を表わす情報、および配置を表わす情報を用いて、前記基板および配線それぞれの、予め定められた時点の電界の大きさおよび磁界の大きさを算出するための第１の算出手段と、
   前記素子における電流値および電圧値のいずれか、前記物性を表わす情報、および配置を表わす情報を用いて、前記基板および配線それぞれの、予め定められた時点の電界の大きさおよび磁界の大きさを算出する第１の算出ステップと、
   電界の大きさおよび磁界の大きさのいずれか、ならびに電流値および電圧値のいずれかを、相互に変換する変換ステップと、
   前記複数の素子および複数の素子同士をつなぐ配線を表わす情報を、前記素子および素子がつながる配線を表わす、複数の情報に分割する分割ステップと、
   前記第１の算出ステップにおいて算出した電界の大きさおよび磁界の大きさから前記変換ステップにおいて変換した電流値および電圧値のいずれか、前記分割ステップにおいて分割した複数の情報のいずれか、ならびに前記電気的な特性を表わす情報を用いて、前記分割ステップにおいて分割した複数の情報のいずれかが表わす素子について、前記予め定められた時点の電流値および電圧値のいずれかを算出する第２の算出ステップを含む各ステップをコンピュータに実行させるための解析プログラムを記録したコンピュータ読取り可能な記録媒体。

Images