JP2006133924A - Control device - Google Patents

Control device Download PDF

Info

Publication number
JP2006133924A
JP2006133924A JP2004320051A JP2004320051A JP2006133924A JP 2006133924 A JP2006133924 A JP 2006133924A JP 2004320051 A JP2004320051 A JP 2004320051A JP 2004320051 A JP2004320051 A JP 2004320051A JP 2006133924 A JP2006133924 A JP 2006133924A
Authority
JP
Japan
Prior art keywords
input
output
bus
speed
parallel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004320051A
Other languages
Japanese (ja)
Other versions
JP4346539B2 (en
Inventor
Hiromi Imai
博美 今井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2004320051A priority Critical patent/JP4346539B2/en
Publication of JP2006133924A publication Critical patent/JP2006133924A/en
Application granted granted Critical
Publication of JP4346539B2 publication Critical patent/JP4346539B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Programmable Controllers (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To enable a high-speed input/output module to perform inputting/outputting with no restrictions on the performance of the existing input/output bus, and without much changing the physical configuration of the existing input/output module and the input/output bus. <P>SOLUTION: The control device comprises an input/output module for performing inputting/outputting by the parallel transmission through a parallel input/output bus between a CPU module having a CPU and an input/output bus interface for performing a parallel input/output and an input/output bus interface, a high-speed input/output module for carrying out a serial transmission using one or more address buses of the parallel input/output buses or data buses, and a high-speed serial bus interface which is disposed in the CPU module, and performs inputting/outputting by the serial transmission faster than the parallel bus cycle, using one or more address buses of the parallel input/output buses or data buses with the high-speed input/output module. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、産業設備の制御システムなどに使用される制御装置に関する。   The present invention relates to a control device used in a control system for industrial equipment.

産業設備の制御システム、例えば上下水道システムや電鉄システムで使用される産業用のプログラミング可能な制御装置では、高信頼性と共に様々な入出力への対応や長期に亘っての適用が要求されている。   Industrial programmable control systems, such as industrial programmable control devices used in water and sewage systems and electric railway systems, are required to be compatible with various inputs and outputs and applied over a long period of time. .

例えば、制御装置としてプログラマブルコントローラ（ＰＬＣ）を例にとれば、これらの入出力への対応は、ＣＰＵ（Central processing unit）とは別な入出力モジュールを組み合わせて対応する。   For example, when a programmable controller (PLC) is taken as an example of the control device, the correspondence to these inputs / outputs corresponds to a combination of input / output modules different from a CPU (Central processing unit).

図７は従来のプログラマブルコントローラの入出力部分の構成図である。ＣＰＵモジュール１１のＣＰＵ１２は、入出力バスインタフェース１３を介してパラレル入出力バス１４に接続され、入出力バスインタフェース１３は、このパラレル入出力バス１４を介して複数の入出力モジュール１５とパラレル伝送による入出力を行う。   FIG. 7 is a configuration diagram of an input / output portion of a conventional programmable controller. The CPU 12 of the CPU module 11 is connected to the parallel input / output bus 14 via the input / output bus interface 13, and the input / output bus interface 13 is connected to the plurality of input / output modules 15 via the parallel input / output bus 14 by parallel transmission. Perform input / output.

これらの制御装置は長期に亘って使用されることが多く、種類の多い入出力モジュール１５も同様に適用される。一方システムの拡張や性能向上の要求については、ＣＰＵ１２の性能・機能向上や新規の入出力モジュール１５を適用していくことが一般的であるが、既存の入出力モジュール１５も使用するのでパラレル入出力バス１４としては既存のものが必要となる。既存のパラレル入出バス１４を使用する場合は、そのバス性能上の制約を受け、装置全体としての入出力性能が抑えられる。   These control devices are often used over a long period of time, and many types of input / output modules 15 are similarly applied. On the other hand, with regard to demands for system expansion and performance improvement, it is common to improve the performance and functions of the CPU 12 and apply a new input / output module 15. However, since the existing input / output module 15 is also used, parallel input is required. An existing output bus 14 is required. When the existing parallel input / output bus 14 is used, input / output performance of the entire apparatus is suppressed due to restrictions on the bus performance.

そこで、既存の入出力モジュール１５を利用できる形でバス性能を上げるために、新たな入出力バス１６を設けるようにしている。図８に示すように、ＣＰＵモジュール１１に既存の入出力バスインタフェース１３に加えて新入出力バスインタフェース１７を設け、既存の入出力モジュール１４の構造を維持した上で、新たな入出力バス１６を設ける。そして、その新たな入出力バス１６に高速の入出力モジュール１８を接続する構成としている。これにより、高速に入出力処理が行えるようにしている。   Therefore, a new input / output bus 16 is provided to improve the bus performance in such a way that the existing input / output module 15 can be used. As shown in FIG. 8, the CPU module 11 is provided with a new input / output bus interface 17 in addition to the existing input / output bus interface 13 to maintain the structure of the existing input / output module 14. Provide. The high-speed input / output module 18 is connected to the new input / output bus 16. As a result, input / output processing can be performed at high speed.

ここで、高速に入出力処理を行うものとして、計算機とプログラマブルコントローラとの間のデータ信号の送受信はデータ伝送手段で行い、計算機とプログラマブルコントローラとの間の制御信号の送受信は制御信号伝送手段で行い、計算機とプログラマブルコントローラとの間のお互いの割り込み要求を迅速に相手方に伝達し処理を移すようにするようにしたものがある（例えば、特許文献１参照）。
特開平７−３３４２１０号公報（図１） Here, as the one that performs high-speed input / output processing, the data transmission / reception between the computer and the programmable controller is performed by the data transmission means, and the control signal transmission / reception between the computer and the programmable controller is performed by the control signal transmission means. There is one in which a mutual interrupt request between the computer and the programmable controller is quickly transmitted to the other party and the process is transferred (for example, see Patent Document 1).
JP-A-7-334210 (FIG. 1)

ところが、特許文献１のものでは、計算機とプログラマブルコントローラとの間のお互いの割り込み要求を迅速に相手方に伝達し処理を移すものであるので、既存の入出力モジュールを残したままの処理ができるものではない。すなわち、制御装置のＣＰＵと入出力モジュールとを接続する入出力バス構成に関するものではない。   However, in Patent Document 1, since the interrupt request between the computer and the programmable controller is quickly transmitted to the other party and the process is transferred, the process can be performed with the existing input / output module remaining. is not. That is, it does not relate to an input / output bus configuration for connecting the CPU of the control device and the input / output module.

本発明の目的は、既存の入出力モジュールと入出力バスの物理構成を殆ど変えないで、高速な入出力モジュールの性能を既存の入出力バス性能の制限を受けないで入出力を行うことができる制御装置を提供することである。   The object of the present invention is to perform input / output without changing the physical configuration of the existing input / output module and the input / output bus, and without restricting the performance of the high-speed input / output module without being limited by the existing input / output bus performance. It is to provide a control device that can.

本発明の制御装置は、ＣＰＵ及びパラレル入出力を行う入出力バスインタフェースを有したＣＰＵモジュールと、前記入出力バスインタフェースとの間でパラレル入出力バスを介してパラレル伝送による入出力を行う入出力モジュールとを備えたプログラマブルコントローラにおいて、前記パラレル入出力バスに接続され前記パラレル入出力バスの１または複数のアドレスバスまたはデータバスを用いシリアル伝送を行う高速の入出力モジュールと、前記ＣＰＵモジュールに設けられ高速の入出力モジュールとの間で前記パラレル入出力バスの１または複数のアドレスバスまたはデータバスを用いてパラレルバスサイクルよりも高速なシリアル伝送による入出力を行う高速シリアルバスインタフェースとを備えたことを特徴とする。   The control device according to the present invention includes a CPU and a CPU module having an input / output bus interface for performing parallel input / output, and an input / output for performing input / output by parallel transmission via the parallel input / output bus between the input / output bus interface. In a programmable controller comprising a module, a high-speed input / output module connected to the parallel input / output bus and performing serial transmission using one or more address buses or data buses of the parallel input / output bus, and provided in the CPU module And a high-speed serial bus interface for performing input / output by serial transmission at a speed higher than that of a parallel bus cycle using one or a plurality of address buses or data buses of the parallel input / output bus. It is characterized by that.

本発明によれば、既存の入出力モジュールと入出力バスの物理構成を殆ど変えないで、新たな高速な入出力モジュールとの入出力が可能になり、新たな入出力バス構成を持ったボードを製作しなくとも制御装置の性能向上を図れる。また一般の高速シリアル伝送を用いることで、拡張性と信号処理による入出力の耐ノイズ性や信頼性を確保することができ保守管理作業も不要になる。   According to the present invention, it is possible to input / output with a new high-speed input / output module without changing the physical configuration of the existing input / output module and input / output bus, and a board having a new input / output bus configuration. It is possible to improve the performance of the control device even without manufacturing. In addition, by using general high-speed serial transmission, it is possible to ensure expandability and noise resistance and reliability of input / output by signal processing, and maintenance work is not required.

以下、本発明の実施の形態を説明する。図１は本発明の第１の実施の形態に係わる制御装置の入出力部分の構成図である。図１に示すように、ＣＰＵモジュール１１には既存の入出力バスインタフェース１３に加え、高速シリアルバスインタフェース１９が新たに設けられている。高速シリアルバスインタフェース１９は新たなバス２０を介して既存の入出力バス１４に接続されている。すなわち、高速シリアルバスインタフェース１９は、この新たなバス２０を介して既存の入出力バス１４のアドレスまたはデータバスのラインを共有経由して高速の入出力モジュール１８と接続されている。   Embodiments of the present invention will be described below. FIG. 1 is a configuration diagram of an input / output portion of the control device according to the first embodiment of the present invention. As shown in FIG. 1, the CPU module 11 is newly provided with a high-speed serial bus interface 19 in addition to the existing input / output bus interface 13. The high-speed serial bus interface 19 is connected to the existing input / output bus 14 via a new bus 20. In other words, the high-speed serial bus interface 19 is connected to the high-speed input / output module 18 via the new bus 20 via the address or data bus line of the existing input / output bus 14.

高速シリアル伝送は既存のバスサイクルより速いものを用い、例えばEthernet（登録商標）やＵＳＢなどに準じたものを使用する。高速の入出力モジュール１８はシリアル入出力を持ち新たなシリアルバス２０経由でＣＰＵ１２との通信を行う。   The high-speed serial transmission uses a faster one than the existing bus cycle, for example, the one according to Ethernet (registered trademark) or USB. The high-speed input / output module 18 has serial input / output and communicates with the CPU 12 via a new serial bus 20.

既存の入出力動作はＣＰＵ１２から入出力バスインタフェース１３により入出力バス１４を制御して行われる。入出力バス１４は、一般にアドレスバスとデータバスと制御バスとから構成される。高速の入出力モジュール１８は入出力バス１４のアドレスバスまたはデータバスに接続されているので、ＣＰＵ１２が入出力モジュール１５をアクセスするときに新たなシリアルバス２０としての信号は変化するが、このときのバスサイクル周波数とは帯域が違う（低い）ので高速の入出力モジュール１８の信号としては取り込まれない。   The existing input / output operation is performed by controlling the input / output bus 14 from the CPU 12 by the input / output bus interface 13. The input / output bus 14 is generally composed of an address bus, a data bus, and a control bus. Since the high-speed input / output module 18 is connected to the address bus or data bus of the input / output bus 14, the signal as the new serial bus 20 changes when the CPU 12 accesses the input / output module 15. Since the band is different (low) from the bus cycle frequency, it is not taken in as a signal of the high-speed input / output module 18.

一方、ＣＰＵ１２が高速の入出力モジュール１８をアクセスするときは、入出力バス１４のアドレスまたはデータ上にある新たなシリアルバス２０の信号は変化するが、入出力バス１４の制御信号によりアドレスまたはデータバスは開放かつ読み書きを禁止することができるので、入出力モジュール１５の信号として取り込まれない。   On the other hand, when the CPU 12 accesses the high-speed input / output module 18, the signal of the new serial bus 20 on the address or data of the input / output bus 14 changes, but the address or data is controlled by the control signal of the input / output bus 14. Since the bus can be opened and read / write prohibited, it is not captured as a signal of the input / output module 15.

図２は、本発明の第１の実施の形態における制御装置の詳細構成図である。ＣＰＵモジュール１１の入出力バスインタフェース１３は、パラレルバス制御回路２１と、アドレスデータバッファ２２と、制御信号バッファ２３とを有し、既存のパラレル入出力を行う。一方、ＣＰＵモジュール１１の高速シリアルバスインタフェース１９は、シリアル通信用のシリアル通信制御回路２４とシリアルトランシーバ２５とを有し、シリアルトランシーバ２５は入出バス１４のアドレスバスまたはデータバスに接続される。ＣＰＵモジュール１１と既存の入出力モジュール１５との接続は、ＣＰＵ１２からパラレルバス制御回路２１を介し、アドレスバスとデータバスと制御バスとからなる入出力バス１４を介して入出力を行う。   FIG. 2 is a detailed configuration diagram of the control device according to the first embodiment of the present invention. The input / output bus interface 13 of the CPU module 11 includes a parallel bus control circuit 21, an address data buffer 22, and a control signal buffer 23, and performs existing parallel input / output. On the other hand, the high-speed serial bus interface 19 of the CPU module 11 includes a serial communication control circuit 24 for serial communication and a serial transceiver 25, and the serial transceiver 25 is connected to the address bus or data bus of the input / output bus 14. Connection between the CPU module 11 and the existing input / output module 15 is input / output from the CPU 12 through the parallel bus control circuit 21 and through the input / output bus 14 including an address bus, a data bus, and a control bus.

入出力モジュール１５は、入出力回路２６、パラレルバス制御回路２７、アドレスデータバッファ２８、制御信号バッファ２９を有し、また、高速の入出力モジュール１８は、入出力回路３０、シリアル通信制御回路３１、シリアルトランシーバ３２を有している。新たな高速の入出力モジュール１８とＣＰＵモジュール１１との入出力はシリアルの通信で行う。ＣＰＵ１２はシリアル通信制御回路（マスター）２４からシリアルトランシーバ２５を介し、アドレスバスまたはデータバスに接続される。高速の入出力モジュール１８はシリアル通信回路（スレーブ）３１よりシリアルトランシーバ３２を介し同じくアドレスバスまたはデータバス内の特定のバス３３に接続され相互に通信を行う。   The input / output module 15 includes an input / output circuit 26, a parallel bus control circuit 27, an address data buffer 28, and a control signal buffer 29. The high-speed input / output module 18 includes an input / output circuit 30 and a serial communication control circuit 31. The serial transceiver 32 is included. Input / output between the new high-speed input / output module 18 and the CPU module 11 is performed by serial communication. The CPU 12 is connected to the address bus or the data bus from the serial communication control circuit (master) 24 via the serial transceiver 25. The high-speed input / output module 18 is connected to a specific bus 33 in the address bus or data bus from the serial communication circuit (slave) 31 via the serial transceiver 32 to communicate with each other.

制御装置のＣＰＵモジュール１１は入出力モジュール１５、高速の入出力モジュール１８から入力情報を受取り、それを演算処理しその結果を出力する。よって、これらはＣＰＵ１２の管理下で動作を行う。既存のパラレル入出力において、例えば１ＭＨｚ程度の制御バスサイクルでアドレスまたはデータを制御した場合、アドレスバスまたはデータバスの変化により、高速の入出力モジュール１８のシリアル通信制御回路３１入力は変化するが、例えば１０ＭＨｚのEthernet（登録商標）を用いれば、接続要求に該当する周波数での信号発信は無いので、通信が確立されず処理は行われない。   The CPU module 11 of the control device receives input information from the input / output module 15 and the high-speed input / output module 18, performs arithmetic processing on the input information, and outputs the result. Therefore, these operate under the control of the CPU 12. In the existing parallel input / output, for example, when the address or data is controlled by a control bus cycle of about 1 MHz, the input of the serial communication control circuit 31 of the high-speed input / output module 18 changes due to the change of the address bus or data bus. For example, if 10 MHz Ethernet (registered trademark) is used, there is no signal transmission at a frequency corresponding to the connection request, so communication is not established and processing is not performed.

一方、ＣＰＵ１２は高速の入出力モジュール１８のシリアル通信制御回路３１とアドレスバスまたはデータバスの一部の特定のバス３３を使って通信を行うが、制御バス３４にて動作を禁止できるので誤った処理は行われない。これら作用にて既存の入出力バス１４上で高速なシリアル通信を行うことができる。   On the other hand, the CPU 12 communicates with the serial communication control circuit 31 of the high-speed input / output module 18 by using a specific bus 33 which is a part of the address bus or the data bus. No processing is performed. With these actions, high-speed serial communication can be performed on the existing input / output bus 14.

第１の実施の形態によれば、高速の入出力モジュール１８はアドレスバスまたはデータバスの一部の特定のバス３３を使ってＣＰＵモジュール１１と通信を行うので、既存の入出力モジュールと入出力バスの物理構成を殆ど変ることなく、新たな高速な入出力モジュールとの入出力が可能になる。   According to the first embodiment, the high-speed input / output module 18 communicates with the CPU module 11 using the specific bus 33 which is a part of the address bus or the data bus. Input / output with a new high-speed input / output module becomes possible without changing the physical configuration of the bus.

次に、本発明の第２の実施の形態を説明する。図３は本発明の第２の実施の形態に係わる制御装置の入出力部分の構成図である。図３では、入出力バスインタフェース１３、入出力モジュール１５、制御バス３４の記載を省略している。この第２の実施の形態は、第１の実施の形態に対し、高速シリアルバスインタフェース１９は複数のシリアル伝送チャンネルを有し、それらを各々のパラレル入出力バス１４に配置し、１または複数個の高速の入出力モジュール１８とパラレルバスサイクルよりも高速なシリアル伝送による入出力を行うようにしたものである。すなわち、第１の実施の形態では、シリアルバスは１本ないしは１組で行ったが、図３の第２の実施の形態では複数のシリアルバスとして２チャンネルを設けたものである。図２と同一要素には同一符号を付し重複する説明は省略する。   Next, a second embodiment of the present invention will be described. FIG. 3 is a block diagram of the input / output portion of the control apparatus according to the second embodiment of the present invention. In FIG. 3, the description of the input / output bus interface 13, the input / output module 15, and the control bus 34 is omitted. In the second embodiment, in contrast to the first embodiment, the high-speed serial bus interface 19 has a plurality of serial transmission channels, which are arranged in each parallel input / output bus 14, and one or more. The high-speed input / output module 18 is used for input / output by serial transmission faster than the parallel bus cycle. That is, in the first embodiment, one or one serial bus is used, but in the second embodiment shown in FIG. 3, two channels are provided as a plurality of serial buses. The same elements as those in FIG.

図３において、高速シリアルバスインタフェース１９のシリアル通信制御回路２４は、２個のシリアル伝送チャンネルＣＨ１、ＣＨ２を有し、各々シリアルトランシーバ２５ａ、２５ｂは、入出力バス１４のアドレスバス及びデータバスの２組のＣＨ１、ＣＨ２ラインに接続される。高速の入力モジュール１８ａ、１８ｂは、各々スイッチまたはモジュール位置などから定まる入出力切替回路３５の選択により、それぞれＣＨ１、ＣＨ２に接続され、ＣＰＵモジュール１１とは１対１で通信する構成をとることができる。   In FIG. 3, the serial communication control circuit 24 of the high-speed serial bus interface 19 has two serial transmission channels CH1 and CH2, and the serial transceivers 25a and 25b are connected to the address bus and the data bus 2 of the input / output bus 14, respectively. Connected to a pair of CH1 and CH2 lines. The high-speed input modules 18a and 18b are connected to CH1 and CH2, respectively, according to the selection of the input / output switching circuit 35 determined from the switch or the module position. it can.

図３では、高速の入力モジュール１８ａはシリアル伝送チャンネルＣＨ１を選択しており、高速の入力モジュール１８ｂはシリアル伝送チャンネルＣＨ２を選択している場合を示している。入出力切替回路３５により、シリアル伝送チャンネルＣＨ１、ＣＨ２の接続を切り替えることになる。   FIG. 3 shows a case where the high-speed input module 18a selects the serial transmission channel CH1, and the high-speed input module 18b selects the serial transmission channel CH2. The input / output switching circuit 35 switches the connection of the serial transmission channels CH1 and CH2.

以上の説明では、シリアル通信制御回路２４が２個のシリアル伝送チャンネルＣＨ１、ＣＨ２を有した場合について説明したが、図４に示すように、シリアル伝送チャンネルＣＨ１、ＣＨ２に代えて、シリアル通信制御回路２４に２ポートのハブ３６を設けるようにしてもよい。この場合にも、図３の場合と同様に各々の高速入出力モジュール１８ａ、１８ｂとシリアル通信ができる。   In the above description, the case where the serial communication control circuit 24 has two serial transmission channels CH1 and CH2 has been described. However, instead of the serial transmission channels CH1 and CH2, as shown in FIG. 24 may be provided with a 2-port hub 36. Also in this case, serial communication can be performed with each of the high-speed input / output modules 18a and 18b as in the case of FIG.

また、シリアル通信制御回路２４に２ポートのハブ３６を設けることに代えて、図５に示すように、高速の入出力モジュール１８にハブ機能を設けるようにしてもよい。すなわち、各々の高速の入出力モジュール１８ａ、１８ｂにハブ３７を設け、ハブ３７の一部のポートを自己の入出力用に用い、残りのポートを他の高速の入出力モジュールとの通信用に用いる。   Instead of providing the 2-port hub 36 in the serial communication control circuit 24, a hub function may be provided in the high-speed input / output module 18 as shown in FIG. That is, each high-speed input / output module 18a, 18b is provided with a hub 37, some ports of the hub 37 are used for own input / output, and the remaining ports are used for communication with other high-speed input / output modules. Use.

図５において、ＣＰＵモジュール１１からのシリアルバスはＣＨ１のみで、各高速の入出力モジュール１８ａ、１８ｂに２ポートのハブ３７を設けている。ハブ３７の１ポートをその高速の入出力モジュール１８ａ、１８ｂの入出力用に割り当て、残りのポートを他の高速の入出力モジュール１８ａ、１８ｂやＣＰＵモジュール１１との通信用に割り当てる。図５では、ＣＰＵモジュール１１は高速の入出力モジュール１８ａとの通信はＣＨ１で、また高速の入出力モジュール１８ｂとの通信はＣＨ２とＣＨ１とを経由して行われている。   In FIG. 5, the serial bus from the CPU module 11 is only CH1, and a high-speed input / output module 18a, 18b is provided with a 2-port hub 37. One port of the hub 37 is allocated for input / output of the high-speed input / output modules 18a and 18b, and the remaining ports are allocated for communication with other high-speed input / output modules 18a and 18b and the CPU module 11. In FIG. 5, the CPU module 11 communicates with the high-speed input / output module 18a through CH1, and communicates with the high-speed input / output module 18b through CH2 and CH1.

一方、パラレル入出力バス１４のシリアル伝送に用いる近接するアドレスバスまたはデータバスに近接するバスをシリアル通信時にグランドまたは電源ラインに保つようにする。図６に示すように、ＣＰＵモジュール１１にガードドライブ３８を設け、入出力バス１４のシリアル信号が伝送されるバス３９の回りのバス４０にガードドライブ３８を接続し、シリアル通信中はガードドライブ３８によりラインレベルをグランドや電源ラインなど一定に保った構成にして耐ノイズ性の向上を図っている。   On the other hand, a bus close to the address bus or data bus used for serial transmission of the parallel input / output bus 14 is kept at the ground or power supply line during serial communication. As shown in FIG. 6, a guard drive 38 is provided in the CPU module 11, and the guard drive 38 is connected to a bus 40 around a bus 39 through which a serial signal of the input / output bus 14 is transmitted. During serial communication, the guard drive 38 is connected. Therefore, the line level is kept constant, such as ground and power supply line, to improve noise resistance.

第２の実施の形態によれば、第１の実施の形態の効果に加え、一般の高速シリアル伝送を用いることができ、拡張性と信号処理による入出力の耐ノイズ性や信頼性を確保することができ保守管理作業も不要になる。   According to the second embodiment, in addition to the effects of the first embodiment, general high-speed serial transmission can be used, and expandability and input / output noise resistance and reliability are ensured by signal processing. And maintenance work becomes unnecessary.

本発明の第１の実施の形態に係わる制御装置の入出力部分の構成図。The block diagram of the input-output part of the control apparatus concerning the 1st Embodiment of this invention. 本発明の第１の実施の形態における制御装置の詳細構成図。The detailed block diagram of the control apparatus in the 1st Embodiment of this invention. 本発明の第２の実施の形態に係わる制御装置の入出力部分の構成図。The block diagram of the input-output part of the control apparatus concerning the 2nd Embodiment of this invention. 本発明の第２の実施の形態に係わる制御装置の入出力部分の他の一例の構成図。The block diagram of another example of the input-output part of the control apparatus concerning the 2nd Embodiment of this invention. 本発明の第２の実施の形態に係わる制御装置の入出力部分の別の他の一例の構成図。The block diagram of another example of the input / output part of the control apparatus concerning the 2nd Embodiment of this invention. 本発明の第２の実施の形態に係わる制御装置の入出力部分のさらに別の他の一例の構成図。The block diagram of another example of the input-output part of the control apparatus concerning the 2nd Embodiment of this invention. 従来のプログラマブルコントローラの入出力部分の構成図。The block diagram of the input-output part of the conventional programmable controller. 従来のプログラマブルコントローラの入出力部分の他の一例の構成図。The block diagram of the other example of the input-output part of the conventional programmable controller.

符号の説明Explanation of symbols

１１…ＣＰＵモジュール、１２…ＣＰＵ、１３…入出力バスインタフェース、１４…パラレル入出力バス、１５…入出力モジュール、１６…新たな入出力バス、１７…新入出力バスインタフェース、１８…高速の入出力モジュール、１９…高速シリアルバスインタフェース、２０…シリアルバス、２１…パラレルバス制御回路、２２…アドレスデータバッファ、２３…制御信号バッファ、２４…シリアル通信制御回路、２５…シリアルトランシーバ、２６…入出力回路、２７…パラレルバス制御回路、２８…アドレスデータバッファ、２９…制御信号バッファ、３０…入出力回路、３１…シリアル通信制御回路、３２…シリアルトランシーバ、３３…特定のバス、３４…制御バス、３５…入出力切替回路、３６…ハブ、３７…ハブ、３８…ガードドライブ、３９…バス、４０…バス
DESCRIPTION OF SYMBOLS 11 ... CPU module, 12 ... CPU, 13 ... Input / output bus interface, 14 ... Parallel input / output bus, 15 ... Input / output module, 16 ... New input / output bus, 17 ... New input / output bus interface, 18 ... High-speed input / output Module: 19 ... High-speed serial bus interface, 20 ... Serial bus, 21 ... Parallel bus control circuit, 22 ... Address data buffer, 23 ... Control signal buffer, 24 ... Serial communication control circuit, 25 ... Serial transceiver, 26 ... I / O circuit 27 ... Parallel bus control circuit, 28 ... Address data buffer, 29 ... Control signal buffer, 30 ... I / O circuit, 31 ... Serial communication control circuit, 32 ... Serial transceiver, 33 ... Specific bus, 34 ... Control bus, 35 ... Input / output switching circuit, 36 ... Hub, 37 ... Hub, 38 ... Ga De drive, 39 ... bus, 40 ... Bus

Claims (6)

ＣＰＵ及びパラレル入出力を行う入出力バスインタフェースを有したＣＰＵモジュールと、前記入出力バスインタフェースとの間でパラレル入出力バスを介してパラレル伝送による入出力を行う入出力モジュールとを備えたプログラマブルコントローラにおいて、前記パラレル入出力バスに接続され前記パラレル入出力バスの１または複数のアドレスバスまたはデータバスを用いシリアル伝送を行う高速の入出力モジュールと、前記ＣＰＵモジュールに設けられ高速の入出力モジュールとの間で前記パラレル入出力バスの１または複数のアドレスバスまたはデータバスを用いてパラレルバスサイクルよりも高速なシリアル伝送による入出力を行う高速シリアルバスインタフェースとを備えたことを特徴とする制御装置。   Programmable controller comprising a CPU and a CPU module having an input / output bus interface for performing parallel input / output, and an input / output module for performing input / output by parallel transmission between the input / output bus interface via a parallel input / output bus A high-speed input / output module connected to the parallel input / output bus and performing serial transmission using one or more address buses or data buses of the parallel input / output bus; and a high-speed input / output module provided in the CPU module; And a high-speed serial bus interface for performing input / output by serial transmission at a speed higher than that of a parallel bus cycle using one or a plurality of address buses or data buses of the parallel input / output bus. . 前記高速シリアルバスインタフェースは複数のシリアル伝送チャンネルを有し、それらを各々のパラレル入出力バスに配置し、１または複数個の高速の入出力モジュールとパラレルバスサイクルよりも高速なシリアル伝送による入出力を行うことを特徴とする請求項１記載の制御装置。   The high-speed serial bus interface has a plurality of serial transmission channels, which are arranged in each parallel input / output bus, and input / output by one or a plurality of high-speed input / output modules and serial transmission faster than a parallel bus cycle. The control device according to claim 1, wherein: 前記高速シリアルバスインタフェースはシリアル伝送のハブを有し、そのハブの複数の入出力ポートをパラレル入出力バスに配置し、１または複数個の高速の入出力モジュールとパラレルバスサイクルよりも高速なシリアル伝送による入出力を行うことを特徴とする請求項１記載の制御装置。   The high-speed serial bus interface has a serial transmission hub, and a plurality of input / output ports of the hub are arranged in a parallel input / output bus, and one or a plurality of high-speed input / output modules and a serial faster than a parallel bus cycle. 2. The control apparatus according to claim 1, wherein input / output is performed by transmission. 高速の入出力モジュールは、複数のシリアル伝送チャンネルまたはハブの複数の入出力を切り替えて選択する機能を備えたことを特徴とする請求項２または３記載の制御装置。   4. The control device according to claim 2, wherein the high-speed input / output module has a function of switching and selecting a plurality of input / outputs of a plurality of serial transmission channels or hubs. 高速の入出力モジュールはハブ機能を有し、前記ハブ機能の一部のポートを自己の入出力用に用い、残りのポートを他の高速の入出力モジュールとの通信用に用いることを特徴とする請求項１ないし４のいずれか一記載の制御装置。   The high-speed input / output module has a hub function, wherein some ports of the hub function are used for own input / output, and the remaining ports are used for communication with other high-speed input / output modules. The control device according to any one of claims 1 to 4. 前記パラレル入出力バスのシリアル伝送に用いる近接するアドレスバスまたはデータバスに近接するバスをシリアル通信時にグランドまたは電源ラインに保つことを特徴とする請求項１ないし５のいずれか一記載の制御装置。   6. The control device according to claim 1, wherein a bus close to an address bus or a data bus used for serial transmission of the parallel input / output bus is kept at a ground or a power supply line during serial communication.
JP2004320051A 2004-11-04 2004-11-04 Control device Expired - Fee Related JP4346539B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004320051A JP4346539B2 (en) 2004-11-04 2004-11-04 Control device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004320051A JP4346539B2 (en) 2004-11-04 2004-11-04 Control device

Publications (2)

Publication Number Publication Date
JP2006133924A true JP2006133924A (en) 2006-05-25
JP4346539B2 JP4346539B2 (en) 2009-10-21

Family

ID=36727447

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004320051A Expired - Fee Related JP4346539B2 (en) 2004-11-04 2004-11-04 Control device

Country Status (1)

Country Link
JP (1) JP4346539B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010003041A (en) * 2008-06-19 2010-01-07 Koyo Electronics Ind Co Ltd Programmable controller system
JP2010102528A (en) * 2008-10-24 2010-05-06 Yokogawa Electric Corp Programmable logic controller
WO2016143101A1 (en) * 2015-03-11 2016-09-15 三菱電機株式会社 Cpu unit, target unit, and plc system
JP2017068663A (en) * 2015-09-30 2017-04-06 株式会社日立産機システム Programmable controller

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0343804A (en) * 1989-07-11 1991-02-25 Matsushita Electric Ind Co Ltd Sequence controller
JPH07334210A (en) * 1994-06-14 1995-12-22 Toshiba Corp Programmable controller system
JPH1185219A (en) * 1997-09-08 1999-03-30 Toshiba Corp Programmable controller
JPH11188678A (en) * 1997-12-22 1999-07-13 Sony Corp Robot device
JP2001333549A (en) * 2000-03-15 2001-11-30 Mitsubishi Electric Corp Power system protective control system and system constructing method therfor
JP2003152748A (en) * 2001-11-12 2003-05-23 Anywire:Kk Control/monitor signal transmission system

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0343804A (en) * 1989-07-11 1991-02-25 Matsushita Electric Ind Co Ltd Sequence controller
JPH07334210A (en) * 1994-06-14 1995-12-22 Toshiba Corp Programmable controller system
JPH1185219A (en) * 1997-09-08 1999-03-30 Toshiba Corp Programmable controller
JPH11188678A (en) * 1997-12-22 1999-07-13 Sony Corp Robot device
JP2001333549A (en) * 2000-03-15 2001-11-30 Mitsubishi Electric Corp Power system protective control system and system constructing method therfor
JP2003152748A (en) * 2001-11-12 2003-05-23 Anywire:Kk Control/monitor signal transmission system

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010003041A (en) * 2008-06-19 2010-01-07 Koyo Electronics Ind Co Ltd Programmable controller system
JP2010102528A (en) * 2008-10-24 2010-05-06 Yokogawa Electric Corp Programmable logic controller
WO2016143101A1 (en) * 2015-03-11 2016-09-15 三菱電機株式会社 Cpu unit, target unit, and plc system
KR20160120290A (en) 2015-03-11 2016-10-17 미쓰비시덴키 가부시키가이샤 Cpu unit, target unit, and plc system
JP6026051B1 (en) * 2015-03-11 2016-11-16 三菱電機株式会社 CPU unit, target unit and PLC system
CN106164791A (en) * 2015-03-11 2016-11-23 三菱电机株式会社 CPU element, object element and PLC system
KR101698303B1 (en) 2015-03-11 2017-01-19 미쓰비시덴키 가부시키가이샤 Cpu unit, target unit, and plc system
JP2017068663A (en) * 2015-09-30 2017-04-06 株式会社日立産機システム Programmable controller

Also Published As

Publication number Publication date
JP4346539B2 (en) 2009-10-21

Similar Documents

Publication Publication Date Title
US7526411B2 (en) Device for remote diagnostics of a field device
US20070214248A1 (en) Network management method, program, and system
CN103677916A (en) On-line reconfiguration system and method based on FPGA
CN105808493B (en) Serial bus system with coupling module
CN107391419B (en) Support general sequence busbar concentrator of many host computers and automobile-used host computer
CN101303677A (en) Method and system for controlling accessing direct memory as well as controller
US20100228902A1 (en) Kvm switch apparatus with bridging function
CN105703935A (en) Server system with function of automatic switching of shared network
JP4346539B2 (en) Control device
KR101593835B1 (en) PLC system
JP3992702B2 (en) Programmable logic blocks that can be used for asynchronous circuit design
KR101481296B1 (en) Remote terminal deivce and operating method thereof
CN107577202B (en) Automation system and method for operating the same
CN104698916A (en) Method for operating automation device
JP2008071285A (en) Data transmitting/receiving system between processors
JP7052929B2 (en) Information processing device and communication switching method
JP4339338B2 (en) Apparatus provided with card bus device and access control method thereof
JP2015060370A (en) Numerical control device with built-in robot controller
JP7438464B2 (en) Communication control system, control device, communication control method, and communication control program
CN110958503B (en) Bandwidth distribution device and method
JP5346254B2 (en) Control device and control method for semiconductor manufacturing apparatus
KR100871835B1 (en) Memory system and method of signaling of the same
KR100783758B1 (en) Method for the communication of expansion modules
KR100430235B1 (en) Circuit for controlling data transfer between system board and sub-board using common data/address bus line
KR100464036B1 (en) Information exchange apparatus for multiprocessor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070905

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090623

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090625

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090714

R151 Written notification of patent or utility model registration

Ref document number: 4346539

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120724

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130724

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees