JP2006128909A - 電圧発生回路およびこれを用いたオーディオ信号処理装置 - Google Patents
電圧発生回路およびこれを用いたオーディオ信号処理装置 Download PDFInfo
- Publication number
- JP2006128909A JP2006128909A JP2004312502A JP2004312502A JP2006128909A JP 2006128909 A JP2006128909 A JP 2006128909A JP 2004312502 A JP2004312502 A JP 2004312502A JP 2004312502 A JP2004312502 A JP 2004312502A JP 2006128909 A JP2006128909 A JP 2006128909A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- generation circuit
- bias
- amplifier
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
【課題】
オーディオ信号処理装置の電源起動時に時定数をもつ電圧を発生する電圧発生回路およびこれを用いたオーディオ信号処理装置を提供する。
【解決手段】
入力信号と基準電位が供給される増幅器40と、前記増幅器の出力レベルを検出し、該検出結果に応じて制御信号を発生する制御回路(30)と、前記制御回路からの制御信号に応じて起動時のバイアス電圧を増加させ、前記増幅器に前記基準電位を供給する可変バイアス発生回路20とを有し、起動時に増幅器に供給する電圧に時定数を持たせて増加することにより、ボツ音などを低減させる。
【選択図】図1
オーディオ信号処理装置の電源起動時に時定数をもつ電圧を発生する電圧発生回路およびこれを用いたオーディオ信号処理装置を提供する。
【解決手段】
入力信号と基準電位が供給される増幅器40と、前記増幅器の出力レベルを検出し、該検出結果に応じて制御信号を発生する制御回路(30)と、前記制御回路からの制御信号に応じて起動時のバイアス電圧を増加させ、前記増幅器に前記基準電位を供給する可変バイアス発生回路20とを有し、起動時に増幅器に供給する電圧に時定数を持たせて増加することにより、ボツ音などを低減させる。
【選択図】図1
Description
本発明は、オーディオアンプなどに使用されるオーディオ信号処理の電源起動時に電圧を供給する電圧発生回路およびこれを用いたオーディオ信号処理装置に関する。
従来ヘッドフォンやスピーカーを駆動するアナログ回路構成の電圧発生回路において、その回路を起動させるときに、急峻なパルスが発生して、スピーカーからいわゆるボツ音(またはポップ音)が発生していた。
図7に従来の電圧発生回路200の回路構成を示す。図7において、電圧発生回路200はバイアス回路、増幅回路とスピーカー245で構成されている。電圧発生回路200において、電源VDDがSW216を介して抵抗R223の一方の端子に接続され、抵抗R223の他方の端子は抵抗R211の一方の端子に接続され、他方の端子はGND(グランド)に接続されている。また抵抗R223と抵抗R211の共通接続点はキャパシタC213を介してGND(グランド)に接続されている。さらにこの共通接続点は増幅器(演算増幅器)240の非反転入力端子に接続されている。
入力信号が供給される抵抗R241が増幅器240の反転入力端子に接続され、また増幅器240の出力VOと非反転入力端子間に抵抗R242が接続されている。この出力VOは抵抗R243の一方の端子に接続され、他方の端子はスイッチSW215の一方の端子に接続され、他方の端子はGNDに接続されている。
さらに、増幅器240の出力VOはカップリングキャパシタ(カップリング容量)VOCAP(244)に接続され、カップリングキャパシタVOCAP(244)の出力はスピーカー245に接続されている。
また、スイッチSW216は制御信号PDによってON/OFF制御され、VDDからの電源が供給または停止され、スイッチSW215は制御信号PDによりON時に、抵抗R243を介して、演算増幅器240の出力端子とGND間が接続され、カップリングキャパシタVOCAPに充電された電荷を放電する。
図7に従来の電圧発生回路200の回路構成を示す。図7において、電圧発生回路200はバイアス回路、増幅回路とスピーカー245で構成されている。電圧発生回路200において、電源VDDがSW216を介して抵抗R223の一方の端子に接続され、抵抗R223の他方の端子は抵抗R211の一方の端子に接続され、他方の端子はGND(グランド)に接続されている。また抵抗R223と抵抗R211の共通接続点はキャパシタC213を介してGND(グランド)に接続されている。さらにこの共通接続点は増幅器(演算増幅器)240の非反転入力端子に接続されている。
入力信号が供給される抵抗R241が増幅器240の反転入力端子に接続され、また増幅器240の出力VOと非反転入力端子間に抵抗R242が接続されている。この出力VOは抵抗R243の一方の端子に接続され、他方の端子はスイッチSW215の一方の端子に接続され、他方の端子はGNDに接続されている。
さらに、増幅器240の出力VOはカップリングキャパシタ(カップリング容量)VOCAP(244)に接続され、カップリングキャパシタVOCAP(244)の出力はスピーカー245に接続されている。
また、スイッチSW216は制御信号PDによってON/OFF制御され、VDDからの電源が供給または停止され、スイッチSW215は制御信号PDによりON時に、抵抗R243を介して、演算増幅器240の出力端子とGND間が接続され、カップリングキャパシタVOCAPに充電された電荷を放電する。
増幅器(演算増幅器)240は抵抗R241およびR242で反転増幅器を構成する。その出力VOにカップリングキャパシタVOCAP(244)が接続され、このカップリングキャパシタVOCAP(244)を放電させるための抵抗R243も接続されている。カップリングキャパシタVOCAP244の放電を制御するためのスイッチSW215をNch(Nチャンネル)MOSトランジスタで構成している。この回路動作終了時に、制御信号PDを供給してSW215をONさせてカップリングキャパシタVOCAP244にチャージされていた電荷を抵抗R243を介してグランドに放電する。
バイアス回路は抵抗R223、R211及び制御用SW216で構成され、このバイアス回路で発生したバイアス電圧(BIAS)を演算増幅器240の非反転入力端子に供給する。電源VDDと抵抗R223間に接続されたスイッチSW216をPch(Pチャンネル)MOSトランジスタで構成し、電源投入時、制御信号PDにより電源をONしBIASに基準電圧を発生するようにしている。
また、バイアス抵抗R211とR223の共通接続点に接続されている外付けキャパシタC213は時定数をもつ回路として動作するように設定されている。スイッチSW216がON時、演算増幅器240の非反転入力端子に供給するBIAS(バイアス)を急激な立ち上り波形とすることを防止し、電圧の立ち上がりに時定数をもたせ、電圧が徐々に増加するようにしている。
バイアス回路は抵抗R223、R211及び制御用SW216で構成され、このバイアス回路で発生したバイアス電圧(BIAS)を演算増幅器240の非反転入力端子に供給する。電源VDDと抵抗R223間に接続されたスイッチSW216をPch(Pチャンネル)MOSトランジスタで構成し、電源投入時、制御信号PDにより電源をONしBIASに基準電圧を発生するようにしている。
また、バイアス抵抗R211とR223の共通接続点に接続されている外付けキャパシタC213は時定数をもつ回路として動作するように設定されている。スイッチSW216がON時、演算増幅器240の非反転入力端子に供給するBIAS(バイアス)を急激な立ち上り波形とすることを防止し、電圧の立ち上がりに時定数をもたせ、電圧が徐々に増加するようにしている。
次に、図7に示した電圧発生回路200の動作について説明する。
制御信号PDが入力されたとき、電源VDDと抵抗R223間に接続されたスイッチSW216がONになり、電源VDDから抵抗R223と抵抗R211と外付け容量(キャパシタ)C213に電圧が供給される。その結果、キャパシタC213と抵抗R213の共通接続点のBIAS(バイアス;電圧)が急激に立ち上がることができず、グランドレベルから抵抗R223,R211、キャパシタC213で構成される回路の時定数にしたがい緩やかに所定バイアス電圧まで上昇する。そのときの各ポイントの波形を図8に示す。図8(B)の曲線iに示すように、出力VOはバイアス電圧の時定数で穏やかに上昇しているが、電圧レベルがゼロ付近の、曲線iの変化の大きい領域、即ち一番急峻に立ち上がっているところの微分成分(曲線j)の電圧(図8(D))がそのままヘッドフォンやスピーカーに出力される(図8(C),(D))。
制御信号PDが入力されたとき、電源VDDと抵抗R223間に接続されたスイッチSW216がONになり、電源VDDから抵抗R223と抵抗R211と外付け容量(キャパシタ)C213に電圧が供給される。その結果、キャパシタC213と抵抗R213の共通接続点のBIAS(バイアス;電圧)が急激に立ち上がることができず、グランドレベルから抵抗R223,R211、キャパシタC213で構成される回路の時定数にしたがい緩やかに所定バイアス電圧まで上昇する。そのときの各ポイントの波形を図8に示す。図8(B)の曲線iに示すように、出力VOはバイアス電圧の時定数で穏やかに上昇しているが、電圧レベルがゼロ付近の、曲線iの変化の大きい領域、即ち一番急峻に立ち上がっているところの微分成分(曲線j)の電圧(図8(D))がそのままヘッドフォンやスピーカーに出力される(図8(C),(D))。
したがって、図8(B)に示すように、電源ON時、演算増幅器240の出力VOから出力された信号(図8(B)の曲線i)をカップリングキャパシタVOCAP244とスピーカー245の抵抗成分で微分し、この微分した電圧(図8(C)パルス波形k)がスピーカー245から出力されるので、この微分波形を小さくしてボツ音を低減する必要があり、そのため、外部キャパシタC213または抵抗R211、R223の値を大きくし、時定数を大きくする必要がある。
上述したように、オーディオ信号処理回路に用いられる電圧発生回路でボツ音を低減させるためには外付け容量やバイアス抵抗を大きくし時定数を大きくすることが必要であるが、外付け容量を大きくすることは実装面積を大きくする問題が発生し、またバイアス抵抗を大きくすることはノイズレベル(熱雑音)を悪化させることにつながる。さらに時定数を大きくすることは起動時間が長くなってしまうといった問題がある。本発明では上記問題を全て解決する電圧発生回路を提供するものである。
本発明の電圧発生回路は、入力信号と基準電圧が供給される増幅器と、前記増幅器の出力レベルを検出し、該検出結果に応じて制御信号を発生する制御回路と、前記制御回路からの制御信号に応じて起動時のバイアス電圧を発生させ、前記増幅器に前記基準電位を供給する可変バイアス発生回路とを有する。
本発明の電圧発生回路は、入力信号と基準電圧が供給される増幅器と、前記増幅器の出力レベルを検出し、該検出結果に応じて制御信号を発生する制御回路と、前記制御回路からの制御信号に応じて起動時のバイアス電圧を発生させ、所定のバイアス電圧に達したとき、固定バイアスに切り換えられる可変バイアス発生回路とを有する。
本発明の電圧発生回路は、信号入力端子とバイアス供給端子と出力端子を有する増幅器と、前記増幅器の出力端子に入力端子の一方が接続され、他方が第1の基準電位に接続された複数の比較器と、第2の基準電位と前記バイアス供給端子間に接続され、前記比較器からの制御信号に応じて電流が制御される複数の電流源と、前記複数の電流源から出力された電流を蓄積し、前記バイアス供給端子に電圧を供給するキャパシタとを有する。
本発明の電圧発生回路は、信号入力端子とバイアス供給端子と出力端子を有する増幅器と、前記増幅器の出力端子に入力端子の一方が接続され、他方が第1の基準電位に接続された複数の比較器と、第2の基準電位と前記バイアス供給端子間に接続され、前記比較器からの制御信号に応じて電流が制御される複数の電流源と、第2の基準電位と固定バイアス回路に接続され、前記比較器からの制御信号によりオン/オフ制御されるスイッチと、前記複数の電流源から出力された電流を蓄積し、前記バイアス供給端子に電圧を供給するキャパシタとを有する。
本発明のオーディオ信号処理装置は、オーディオ信号処理装置に電源を供給する電圧発生回路と、前記電圧発生回路で増幅されたオーディオ信号がキャパシタを介してスピーカに供給されるオーディオ信号処理装置であって、前記電圧発生回路は、入力信号と基準電位が供給される増幅器と、前記増幅器の出力レベルを検出し、該検出結果に応じて制御信号を発生する制御回路と、前記制御回路からの制御信号に応じて起動時のバイアス電圧を発生させ、前記増幅器に前記基準電位を供給する可変バイアス発生回路とを有する。
本発明のオーディオ信号処理装置は、オーディオ信号処理装置に電源を供給する電圧発生回路と、前記電圧発生回路で増幅されたオーディオ信号がキャパシタを介してスピーカに供給されるオーディオ信号処理装置であって、前記電圧発生回路は、入力信号と基準電位が供給される増幅器と、前記増幅器の出力レベルを検出し、該検出結果に応じて制御信号を発生する制御回路と、前記制御回路からの制御信号に応じて起動時のバイアス電圧を発生させ、所定のバイアス電圧に達したとき、固定バイアスに切り換えられる可変バイアス発生回路とを有する。
本発明は、増幅器の出力を電圧比較器でモニタしそこからの制御信号を定電流と抵抗で構成された可変式バイアス回路に入力することで、起動時のバイアス電圧を緩やかに増加し所定のバイアス電圧に達したところで定電流と抵抗で構成された可変バイアス発生回路を切離し、対称に配置された抵抗バイアスに切り換えることにより、信号処理回路に供給する電圧の立ち上がり波形を緩やかにした。
増幅器の出力を電圧比較器でモニタしそこからの制御信号を定電流に入力し、その電流を抵抗に流し込むことで電圧に変化させ、その電圧をバイアス電圧として使用することにより、信号処理回路のオフセットの影響を受けない電圧発生回路とする。
また、クロックや時間的制御を必要とせず、電源投入後自動的に所望の電圧を発生するようにした。
増幅器の出力を電圧比較器でモニタしそこからの制御信号を定電流に入力し、その電流を抵抗に流し込むことで電圧に変化させ、その電圧をバイアス電圧として使用することにより、信号処理回路のオフセットの影響を受けない電圧発生回路とする。
また、クロックや時間的制御を必要とせず、電源投入後自動的に所望の電圧を発生するようにした。
本発明は、時定数を決める外付け容量やバイアス源を構成する抵抗を大きくすることなく、ボツ音を低減することができるため、外付け容量の実装面積縮小およびバイアス源のノイズレベル(熱雑音)の低減を実現することができる。また、出力電圧をモニタしながらバイアス電圧を制御するため、演算増幅器のオフセットの影響を受けない。さらに、バイアス源を定電流と抵抗で構成することで、電源ノイズの影響を低減することが実現できる。また、クロックや時間的な特殊制御を必要としないため、CPU(マイクロコンピュータ)等の負荷を低減することが実現できる。
図1に本発明の電圧発生回路50の実施形態例を示す。図1において、電圧発生回路50は、抵抗R11,R23とスイッチSW16からなる抵抗バイアス回路10、外部(外付け)キャパシタC13、可変電流源I21,I22、抵抗R24,R25からなる可変バイアス(発生)回路20、コンパレータCMP31,CMP32,・・・,CMP33からなる電圧比較器30、抵抗R41,R42,R43、スイッチSW15からなる演算増幅器(信号処理回路)40で構成されている。この電圧発生回路50の出力VOにカップリングキャパシタVOCAP44とスピーカー45が構成されている。
抵抗バイアス回路10において、電源VDDにスイッチSW16の一方の端子が接続され、他方の端子が抵抗R23の一方の端子に接続されている。このスイッチSW16と抵抗R23の共通接続点をBIASと記載する。抵抗R23の他方の端子は抵抗R11の一方の端子と外部キャパシタC13の一方の端子にそれぞれ接続されている。抵抗R11の他方の端子と、外部キャパシタC13の他方の端子はそれぞれグランド(GND)に接続されている。
電源VDDと抵抗R23の一方の端子間に接続されたスイッチSW16はNch(Nチャンネル)MOSFETを用いて構成することができる。しかしこれ以外のデバイスで構成されたスイッチでも良い。
電源VDDと抵抗R23の一方の端子間に接続されたスイッチSW16はNch(Nチャンネル)MOSFETを用いて構成することができる。しかしこれ以外のデバイスで構成されたスイッチでも良い。
回路動作原理を説明するため、まず抵抗バイアス回路10の回路構成を図3に示す。抵抗2R(R23)と一方がグランドに接続されている抵抗2R(R11)が直列接続され、その共通接続点とグランド間にキャパシタ容量C(C13)が接続されている。
これを変換した等価回路を図4(A)に示す。図4(A)はいわゆる抵抗RAとキャパシタCAで構成された積分回路である。いま抵抗RAの入力端子にステップ状の電圧VIが供給されたとすると、出力VOに発生する電圧は図4(B)に示すように、0VからVI(VDD)まで、立ち上がりが時定数τ=RA*CA(*印は乗算記号とする)を持った波形で増加する。この立ち上がり波形を図4(B)の曲線fに示す。
もし抵抗RAまたはキャパシタCAのどちらか一方または同時に時定数τが小さくなるように設定すると、時間に対して、出力(電圧)VOは0Vから急峻に立ち上がり、図3においては電源VDDを抵抗R11とR23で分割した値の電圧に向かって急激に増加する。
一方抵抗RまたはキャパシタCのどちらか一方または同時に時定数τが大きくなるように設定すると、時間に対して緩やかに増加する。図3においては、出力(電圧)VOは0Vから電源VDDを抵抗R11とR23で分割した値の電圧に向かってに緩やかに増加する。
この時間ゼロ付近の電圧の立ち上がりがボツ音の発生に大きく影響を及ぼし、実際はその立ち上がり波形を微分した波形の電圧でボツ音の大きさが決まる。
これを変換した等価回路を図4(A)に示す。図4(A)はいわゆる抵抗RAとキャパシタCAで構成された積分回路である。いま抵抗RAの入力端子にステップ状の電圧VIが供給されたとすると、出力VOに発生する電圧は図4(B)に示すように、0VからVI(VDD)まで、立ち上がりが時定数τ=RA*CA(*印は乗算記号とする)を持った波形で増加する。この立ち上がり波形を図4(B)の曲線fに示す。
もし抵抗RAまたはキャパシタCAのどちらか一方または同時に時定数τが小さくなるように設定すると、時間に対して、出力(電圧)VOは0Vから急峻に立ち上がり、図3においては電源VDDを抵抗R11とR23で分割した値の電圧に向かって急激に増加する。
一方抵抗RまたはキャパシタCのどちらか一方または同時に時定数τが大きくなるように設定すると、時間に対して緩やかに増加する。図3においては、出力(電圧)VOは0Vから電源VDDを抵抗R11とR23で分割した値の電圧に向かってに緩やかに増加する。
この時間ゼロ付近の電圧の立ち上がりがボツ音の発生に大きく影響を及ぼし、実際はその立ち上がり波形を微分した波形の電圧でボツ音の大きさが決まる。
可変バイアス(発生)回路20において、電源VDDに可変電流源I21の一方の端子が接続され、他方の端子が抵抗R24の一方の端子に接続される。抵抗R24の他方の端子は上述のBIASに接続される。また、電源VDDに可変電流源I22の一方の端子が接続され、他方の端子が抵抗R25の一方の端子に接続される。抵抗R25の他方の端子は上述のBIASに接続される。
可変電流源I21,I22は電圧比較器30から出力される制御信号により、たとえばCMP0(31)は可変電流源I21を、またCMP1(32)は可変電流源I22をON/OFF制御し、またはCMP0(31),CMP1(32)の出力レベルに応じて電流量が制御される。
この可変電流源I21,I22から出力された電流は、R24,R25を介して外部キャパシタC13に流れる。その結果、所定の時定数に従って抵抗R24,R25と外部キャパシタC13の共通接続点であるBIASの電圧が増加する。
この可変電流源I21,I22から出力された電流は、R24,R25を介して外部キャパシタC13に流れる。その結果、所定の時定数に従って抵抗R24,R25と外部キャパシタC13の共通接続点であるBIASの電圧が増加する。
演算増幅器40について、演算増幅器40の非反転入力端子には上述したBIASが接続され、出力端子は反転入力端子に抵抗R42を介して接続されている。また反転入力端子は抵抗R41が接続され、この抵抗R41を介して信号(オーディオ信号など)が入力される。
演算増幅器40の出力端子はさらに抵抗R43の一方の端子に接続され、他方の端子はスイッチSW15の一方の端子に接続され、他方の端子はグランドに接続されている。
演算増幅器40の出力端子はさらに抵抗R43の一方の端子に接続され、他方の端子はスイッチSW15の一方の端子に接続され、他方の端子はグランドに接続されている。
電源VDDがONすると、演算増幅器40の非反転入力端子に供給される電圧(BIAS)が所望の時定数で増加する。
演算増幅器40の出力VOと抵抗R43に接続されているSW15は、この電圧発生回路50の電源VDDがOFFのときまたはその直前に、PD信号がたとえばハイレベルとなり、SW15をONに設定して、カップリングキャパシタVOCAP44に蓄積されていた電荷を放電し、次の電源投入時に発生するボツ音の発生を予め防止する。
あるいは、SW15をたとえばPchMOSFETで構成すると、電源ONと同時に、制御信号PDのローレベルの信号を供給してスイッチSW15をONにして、抵抗R43の他方の端子をグランドに接続することにより、出力で発生してVOCAP44に蓄積された電荷、すなわちボツ音を発生する電荷を放電する。これにより、電源投入時に発生するいわゆるボツ音、ノイズを更に減らすことができる。
演算増幅器40の出力VOと抵抗R43に接続されているSW15は、この電圧発生回路50の電源VDDがOFFのときまたはその直前に、PD信号がたとえばハイレベルとなり、SW15をONに設定して、カップリングキャパシタVOCAP44に蓄積されていた電荷を放電し、次の電源投入時に発生するボツ音の発生を予め防止する。
あるいは、SW15をたとえばPchMOSFETで構成すると、電源ONと同時に、制御信号PDのローレベルの信号を供給してスイッチSW15をONにして、抵抗R43の他方の端子をグランドに接続することにより、出力で発生してVOCAP44に蓄積された電荷、すなわちボツ音を発生する電荷を放電する。これにより、電源投入時に発生するいわゆるボツ音、ノイズを更に減らすことができる。
電圧比較器30について、電圧比較器30は演算増幅器40の出力に比較器CMP0(31)の一方の入力が接続され、他方の入力は第1の基準電位に接続される。CMP1(32)の一方の入力も演算増幅器40の出力(端子)VOに接続され、他方の入力は第2の基準電位に接続される。
以下同様に、可変電流源に対応してCMPn(33)を設け、CMPn(33)の一方の入力は演算増幅器40の出力VOに接続され、他の入力はたとえばステップ状に増加し互いに異なる電圧に設定した基準電位に接続され、その結果演算増幅器40の出力レベルを基準電圧と比較しながらたとえば段階的に検出する。
また各CMP0(31),CMP1(32),・・・の各出力は、それぞれ可変電流源I21,I22,・・・に制御信号を供給し、またCMPn(33)の出力はスイッチSW14の制御端子に制御信号を供給して、ON/OFF制御する。
この各CMP0(31),CMP1(32),・・・,CMPn(33)に供給する基準電位は0Vから電源VDDを抵抗R11とR23で分割した値の電圧の範囲にたとえばステップ上に設定されている。また、特にVOの電圧変化の大きいところに細かく基準電位を対応させ、VOの急激な立ち上がりを防止するようにすることもできる。
以下同様に、可変電流源に対応してCMPn(33)を設け、CMPn(33)の一方の入力は演算増幅器40の出力VOに接続され、他の入力はたとえばステップ状に増加し互いに異なる電圧に設定した基準電位に接続され、その結果演算増幅器40の出力レベルを基準電圧と比較しながらたとえば段階的に検出する。
また各CMP0(31),CMP1(32),・・・の各出力は、それぞれ可変電流源I21,I22,・・・に制御信号を供給し、またCMPn(33)の出力はスイッチSW14の制御端子に制御信号を供給して、ON/OFF制御する。
この各CMP0(31),CMP1(32),・・・,CMPn(33)に供給する基準電位は0Vから電源VDDを抵抗R11とR23で分割した値の電圧の範囲にたとえばステップ上に設定されている。また、特にVOの電圧変化の大きいところに細かく基準電位を対応させ、VOの急激な立ち上がりを防止するようにすることもできる。
電源VDDが投入され、演算増幅器40の出力VOの電圧をV1とすると、この電圧V1がCMP0(31)の基準電位(VREF0)より高いとCMP0(31)から制御信号が出力され、可変電流源I21の電流を制御する。たとえばスイッチをONして電流を流す。すると、この電流は抵抗R24を介してキャパシタC13に電流を流す。それに伴いBIAS電圧は上昇する。
次に、VOの電圧がさらに上昇しV2になり、CMP1(32)の基準電位(VREF1)以上になると、CMP1(32)の出力から制御信号が出力され、可変電流源I22に供給される。その結果可変電流源I22から電流が流れ、上述したように外部キャパシタC13に電流が蓄積され、BIASの電圧がさらに上昇する。以下同様に動作を繰り返す。
外部キャパシタC13で発生する電圧は、出力(電圧)VOに対応する電圧以上になると、注入される電流とバランスをとるため抵抗R11を介して放電される。充電と放電を繰り返しながら演算増幅器40の設定BIASの近傍まで増加する。
そして、VOが所定バイアスまで上昇すると、そのときのVOに対応する電圧がたとえばCMPn(33)で検出され、その出力信号でスイッチSW16制御し、たとえばONしてBIASすなわち抵抗R11とR23の共通接続点が、抵抗バイアスした電圧に設定される。その後、可変電流源I21,I22,・・・はOFFされる。
次に、VOの電圧がさらに上昇しV2になり、CMP1(32)の基準電位(VREF1)以上になると、CMP1(32)の出力から制御信号が出力され、可変電流源I22に供給される。その結果可変電流源I22から電流が流れ、上述したように外部キャパシタC13に電流が蓄積され、BIASの電圧がさらに上昇する。以下同様に動作を繰り返す。
外部キャパシタC13で発生する電圧は、出力(電圧)VOに対応する電圧以上になると、注入される電流とバランスをとるため抵抗R11を介して放電される。充電と放電を繰り返しながら演算増幅器40の設定BIASの近傍まで増加する。
そして、VOが所定バイアスまで上昇すると、そのときのVOに対応する電圧がたとえばCMPn(33)で検出され、その出力信号でスイッチSW16制御し、たとえばONしてBIASすなわち抵抗R11とR23の共通接続点が、抵抗バイアスした電圧に設定される。その後、可変電流源I21,I22,・・・はOFFされる。
次に、図1と図2を用いて電圧発生回路50の全体回路の動作について述べる。この電圧発生回路50は、ヘッドフォンやスピーカーを駆動するアナログ回路構成の電圧発生回路において、その回路を起動させるときに発生するボツ音を低減するために、その演算増幅器のバイアスをある時定数をもって緩やかに立ち上げる構成をとる。
電源VDDが投入され、演算増幅器40の出力VOの電圧をV1とすると、この電圧V1がCMP0(31)の基準電位(VREF0)より高いとCMP0(31)から制御信号が出力され、可変電流源I21の電流を制御する。たとえばスイッチをONして電流を流す。するとこの電流は抵抗R24を介して外部キャパシタC13に電流が蓄積され、それに伴い電圧は上昇する。
次に、VOの電圧がさらに上昇しV2になり、CMP1(32)の基準電位(VREF1)以上になると、CMP1(32)の出力から制御信号が出力され、可変電流源I22に供給される。その結果可変電流源I22から電流が流れ、I21とI22が加算された電流が上述したように外部キャパシタC13に蓄積され、BIASの電圧が上昇する。以下同様に動作を繰り返す。この電圧増加について図2(B)の曲線bに示す。
このように、電圧発生回路50に電源VDDが投入されるとバイアス電圧が電圧値ゼロから可変バイアス発生回路より外付け容量(外部キャパシタ)C13にはじめは少ない電流で充電されてそこに発生する電圧は緩やかに上昇する。それに伴い、バイアス電圧の上昇と同じ速度で演算増幅器の出力VOも上昇する。また、VOの上昇電圧に応じて複数の電圧比較器から可変バイアス発生回路に制御信号が入力される。
そして、VOが所定バイアスまで上昇すると、そのときのVOに対応する電圧をたとえばCMPn(33)で検出し、これに対応する出力信号でスイッチSW16制御し、たとえばONしてBIASすなわち抵抗R11とR23の抵抗分割比で決まる電圧(抵抗バイアス電圧)を演算増幅器40に供給する。
さらに、制御信号を発生するために、演算増幅器40の入力に供給されるBIAS(バイアスス電圧)を用いるのではなく、演算増幅器40の出力をモニタしているので、演算増幅器40にオフセット電圧があった場合でもその影響を受けないように起動することができる。また、可変電流源の消費電流を削減するために、可変バイアス発生回路20を用いてBIASが所定の電圧まで上昇したところで可変バイアス発生回路20を抵抗バイアス回路10に切り換えている。
次に、VOの電圧がさらに上昇しV2になり、CMP1(32)の基準電位(VREF1)以上になると、CMP1(32)の出力から制御信号が出力され、可変電流源I22に供給される。その結果可変電流源I22から電流が流れ、I21とI22が加算された電流が上述したように外部キャパシタC13に蓄積され、BIASの電圧が上昇する。以下同様に動作を繰り返す。この電圧増加について図2(B)の曲線bに示す。
このように、電圧発生回路50に電源VDDが投入されるとバイアス電圧が電圧値ゼロから可変バイアス発生回路より外付け容量(外部キャパシタ)C13にはじめは少ない電流で充電されてそこに発生する電圧は緩やかに上昇する。それに伴い、バイアス電圧の上昇と同じ速度で演算増幅器の出力VOも上昇する。また、VOの上昇電圧に応じて複数の電圧比較器から可変バイアス発生回路に制御信号が入力される。
そして、VOが所定バイアスまで上昇すると、そのときのVOに対応する電圧をたとえばCMPn(33)で検出し、これに対応する出力信号でスイッチSW16制御し、たとえばONしてBIASすなわち抵抗R11とR23の抵抗分割比で決まる電圧(抵抗バイアス電圧)を演算増幅器40に供給する。
さらに、制御信号を発生するために、演算増幅器40の入力に供給されるBIAS(バイアスス電圧)を用いるのではなく、演算増幅器40の出力をモニタしているので、演算増幅器40にオフセット電圧があった場合でもその影響を受けないように起動することができる。また、可変電流源の消費電流を削減するために、可変バイアス発生回路20を用いてBIASが所定の電圧まで上昇したところで可変バイアス発生回路20を抵抗バイアス回路10に切り換えている。
図2は上記動作の波形を示す図である。図2に示すように、電源VDDが投入されると、図2(B)の曲線Cに示すように、起動時はじめは緩やかにバイアス電圧を上昇させ、ある電圧からは上昇する電圧幅を大きくし起動時間を短縮させる(図2(B)の曲線b)。また、起動時のVOの傾きの微分成分がスピーカー44に現れてくるため(図2(C)の波形d)、この傾きを小さくすることでさらにボツ音を低減させることができる。また、図1に示す電圧発生回路50で定電流を用いて外部キャパシタC13を充電する理由は次の通りである。図3中にある抵抗バイアス回路10の等価回路を図4(A)に示す。この入力電圧VIと出力電圧VOの関係は、
となり、この数式(1)をグラフに表したのが図4(B)である。図4(B)よりVOの電圧値ゼロからの傾きがボツ音として発生してしまうため、この傾きを小さくすることが必要である。更に、傾きを小さくする回路を図5に示す。図5(A)におけるVOは、
となり、この数式(2)をグラフにしたものが図5(B)である。図5(B)よりVOの電圧値ゼロからの傾きは図4(B)に比べ小さくなっていることが分かる。以上の関係より定電流で容量(電流)を充電しながらバイアスを立ち上げる方がボツ音低減には有利である。
つぎに、図5の動作原理を用いた本発明の他の実施形態例である電圧発生回路100を図6に示す。
図6において、電圧発生回路100は、可変電流源I121,I122、抵抗R111からなる可変バイアス(発生)回路120、外部キャパシタC113、コンパレータCMP0(131),CMP1(132),・・・,CMPn(133)から成る電圧比較器130、抵抗R141,R142,R143、スイッチSW115からなる演算増幅器(オーディオ信号処理回路)140で構成されている。この電圧発生回路100の出力VOにカップリングキャパシタVOCAP144とスピーカー145が構成されている。
図6において、電圧発生回路100は、可変電流源I121,I122、抵抗R111からなる可変バイアス(発生)回路120、外部キャパシタC113、コンパレータCMP0(131),CMP1(132),・・・,CMPn(133)から成る電圧比較器130、抵抗R141,R142,R143、スイッチSW115からなる演算増幅器(オーディオ信号処理回路)140で構成されている。この電圧発生回路100の出力VOにカップリングキャパシタVOCAP144とスピーカー145が構成されている。
可変バイアス(発生)回路120において、電源VDDに可変電流源I121の一方の端子が接続され、他方の端子が抵抗R111の一方の端子に接続される。また抵抗R111の他方の端子はグランドに接続される。また、電源VDDに可変電流源I122の一方の端子が接続され、他方の端子が抵抗R111の一方の端子に接続され、この端子をBIASと記載する。
また電源VDDに可変電流源I123の一方の端子が接続され、他方の端子が上述の抵抗R111の一方の端子に接続される。
更にこれらの可変電流源I121,I122,I123と抵抗R111の共通接続点(BIAS)は更に外部キャパシタC113の一方に接続され、この外部キャパシタC113の他方はグランドに接続される。
また電源VDDに可変電流源I123の一方の端子が接続され、他方の端子が上述の抵抗R111の一方の端子に接続される。
更にこれらの可変電流源I121,I122,I123と抵抗R111の共通接続点(BIAS)は更に外部キャパシタC113の一方に接続され、この外部キャパシタC113の他方はグランドに接続される。
可変電流源I121,I122,I123は電圧比較器130から出力される制御信号により、たとえばCMP10(131)は可変電流源I121を、またCMP11(32)は可変電流源I22を、CMPn1はI123をそれぞれON/OFFまたはCMP10(131),CMP1(132),CMPn1(133)の出力レベルに応じて電流量が制御される。
この可変電流源I121,I122,I123から出力された電流は、外部キャパシタC113に流れる。外部キャパシタC113に蓄積される電流(電圧)が制御信号に対応する電圧より増加すると抵抗R111を介して放電され、共通接続点BIASの電圧が設定値になるよう充放電を繰り返しバランスして所定の電圧に落ち着く。
またこの外部キャパシタC113で発生する電圧は、図5(B)に示すように、電源投入時の電圧の立ち上がりは小さいく、線形であるため、その微分値は一定となる。その結果、演算増幅器140の出力VOから導出される出力電圧はカップリングキャパシタVOCAP144とスピーカー145の抵抗成分で微分され、その微分されたパルス波形の振幅は小さくなり、ボツ音も低減されることになる。
この可変電流源I121,I122,I123から出力された電流は、外部キャパシタC113に流れる。外部キャパシタC113に蓄積される電流(電圧)が制御信号に対応する電圧より増加すると抵抗R111を介して放電され、共通接続点BIASの電圧が設定値になるよう充放電を繰り返しバランスして所定の電圧に落ち着く。
またこの外部キャパシタC113で発生する電圧は、図5(B)に示すように、電源投入時の電圧の立ち上がりは小さいく、線形であるため、その微分値は一定となる。その結果、演算増幅器140の出力VOから導出される出力電圧はカップリングキャパシタVOCAP144とスピーカー145の抵抗成分で微分され、その微分されたパルス波形の振幅は小さくなり、ボツ音も低減されることになる。
演算増幅器140について、演算増幅器140の非反転入力端子には上述したBIASが接続され、出力端子は反転入力端子に抵抗R142を介して接続されている。また反転入力端子には抵抗R141が接続され、この抵抗R141を介してたとえばオーディオ信号が入力される。
演算増幅器140の出力VOはさらに抵抗R143の一方の端子に接続され、抵抗R143の他方の端子はスイッチSW115の一方の端子に接続される。またスイッチSW115の他方の端子はグランドに接続されている。
演算増幅器140の出力VOはさらに抵抗R143の一方の端子に接続され、抵抗R143の他方の端子はスイッチSW115の一方の端子に接続される。またスイッチSW115の他方の端子はグランドに接続されている。
スイッチSW1A(115)がPchMOSFETで構成されている場合、電圧発生回路100の電源がOFFされる直前に、制御信号PDによりON状態にされる。すると、カップリングキャパシタVOCAP114に充電されていた電荷を抵抗R143とこのスイッチSW1A(115)を介して放電され、次の電源投入の際のボツ音発生を防止する。
一方スイッチSW1A(115)がNchMOSFETで構成されていると、電源VDDの投入時ON状態に設定される。演算増幅器140の非反転入力端子に供給される電圧(BIAS)が所望の時定数で増加すると、制御信号PDによりスイッチSW115がON状態に設定されているので、カップリングキャパシタVOCAP144とスピーカー145の抵抗成分で発生したパルス電圧をR143を介してグランドに放電し、出力で発生したボツ音、ノイズを低減することもできる。
一方スイッチSW1A(115)がNchMOSFETで構成されていると、電源VDDの投入時ON状態に設定される。演算増幅器140の非反転入力端子に供給される電圧(BIAS)が所望の時定数で増加すると、制御信号PDによりスイッチSW115がON状態に設定されているので、カップリングキャパシタVOCAP144とスピーカー145の抵抗成分で発生したパルス電圧をR143を介してグランドに放電し、出力で発生したボツ音、ノイズを低減することもできる。
電圧比較器130について、電圧比較器130は演算増幅器140の出力に比較器CMP10(131)の一方の入力が接続され、他方の入力は第1の基準電位(VREF0A)に接続される。CMP11(132)の一方の入力も演算増幅器140の出力VOに接続され、他方の入力は第2の基準電位(VREF1A)に接続される。
以下同様に接続し、可変電流源I123に対応してCMPn1(133)を設け、CMPn1(133)の一方の入力は演算増幅器140の出力VOに接続し、他の入力はたとえばステップ上に増加し互いに異なる電圧に設定した基準電位(VREFn−1A)に接続する。
また各CMP10(131),CMP11(132),・・・,CMPn1(133)の各出力は、それぞれ可変電流源I121,I122,・・・,I123に制御信号を供給し、ON/OFF制御、または電流量を可変する。
この各CMP10(131),CMP11(132),・・・,CMPn1(133)に供給する基準電位は0Vから演算増幅器140の動作範囲の上限の間(BIASの上限電圧)を複数に分割した電圧を設定していて、VOの急激な立ち上がりを防止するようにする。
以下同様に接続し、可変電流源I123に対応してCMPn1(133)を設け、CMPn1(133)の一方の入力は演算増幅器140の出力VOに接続し、他の入力はたとえばステップ上に増加し互いに異なる電圧に設定した基準電位(VREFn−1A)に接続する。
また各CMP10(131),CMP11(132),・・・,CMPn1(133)の各出力は、それぞれ可変電流源I121,I122,・・・,I123に制御信号を供給し、ON/OFF制御、または電流量を可変する。
この各CMP10(131),CMP11(132),・・・,CMPn1(133)に供給する基準電位は0Vから演算増幅器140の動作範囲の上限の間(BIASの上限電圧)を複数に分割した電圧を設定していて、VOの急激な立ち上がりを防止するようにする。
電源VDDが投入され、演算増幅器140の出力VOの電圧をV1Aとすると、この電圧V1AがCMP10(131)の基準電位(VREF0A)より高いとCMP10(131)から制御信号が出力され、可変電流源I121の電流を制御する。たとえばスイッチをONして電流を流す。するとこの電流は抵抗R111を介して電流が流れると共に、外部キャパシタC113に電流を蓄積する。それに伴い電圧は上昇する。
次に、VOの電圧がさらに上昇したとえばV2Aになり、CMP11(132)の基準電位(VREF1A)以上になると、CMP11(132)の出力から制御信号が出力され、可変電流源I122に供給される。その結果可変電流源I122から電流が流れ、上述したように外部キャパシタC113に電流が蓄積され、BIASの電圧がさらに上昇する。以下同様に動作を繰り返す。
次に、VOの電圧がさらに上昇したとえばV2Aになり、CMP11(132)の基準電位(VREF1A)以上になると、CMP11(132)の出力から制御信号が出力され、可変電流源I122に供給される。その結果可変電流源I122から電流が流れ、上述したように外部キャパシタC113に電流が蓄積され、BIASの電圧がさらに上昇する。以下同様に動作を繰り返す。
次に、図6に示す電圧発生回路100の動作について述べる。
図1に示した実施形態例では最終的に抵抗バイアスに切り換える方式であるが、図6に示す実施形態例ではバイアス起動後も可変電流源と抵抗でバイアス電圧を発生する。これは演算増幅器140の出力と電圧比較器130に設定される基準電圧と比較して、その制御信号により可変電流源をON/OFF制御し、BIAS電圧の設定値を決めることができることによる。即ち、電圧比較器130を構成するCMP10(131),CMP11(132),CMPn1(133)の基準バイアスを任意に設定することにより、可変電流源を制御して、演算増幅器140のBIASとなるようにする。
図1に示した実施形態例では最終的に抵抗バイアスに切り換える方式であるが、図6に示す実施形態例ではバイアス起動後も可変電流源と抵抗でバイアス電圧を発生する。これは演算増幅器140の出力と電圧比較器130に設定される基準電圧と比較して、その制御信号により可変電流源をON/OFF制御し、BIAS電圧の設定値を決めることができることによる。即ち、電圧比較器130を構成するCMP10(131),CMP11(132),CMPn1(133)の基準バイアスを任意に設定することにより、可変電流源を制御して、演算増幅器140のBIASとなるようにする。
電源VDDが投入され、演算増幅器140の出力VOの電圧をV1Aとすると、この電圧V1AがCMP10(131)の基準電位(VREF0A)より高いとCMP10(131)から制御信号が出力され、可変電流源I121の電流を制御する。たとえばスイッチをONして電流を流す。するとこの電流は外部キャパシタC113に電流が蓄積され、それに伴い電圧は上昇する。
次に、VOの電圧がさらに上昇しV2Aになり、CMP11(132)の基準電位(VREF1A)以上になると、CMP11(132)の出力から制御信号が出力され、可変電流源I122に供給される。その結果可変電流源I122から電流が流れ、上述したように外部キャパシタC113に電流が蓄積され、BIASの電圧が上昇する。以下同様に動作を繰り返す。
このように、この回路に電源VDDが投入されるとバイアス電圧が電圧値ゼロから可変バイアス発生回路より外部キャパシタC113に電流が充電され、BIASの電圧が上昇する。
このBIAS電圧は、はじめは少ない定電流で充電されて、可変電流源(I121,I122,I123)からの電流が加算されるに伴い、緩やかに上昇する。バイアス電圧の上昇と同じ速度で演算増幅器140の出力VOも上昇する。VOの上昇電圧に応じて電圧比較器より可変バイアス発生回路に制御信号が入力され、さらに可変電流源(I121,I122,I123)が増加され電流量も増え、BIASで設定された電圧に近づく。以下同様な動作を繰り返し、所望のBIAS電圧が得られる。キャパシタC113に蓄積された電流(電圧)が制御電圧より大きいと抵抗R111を介してGNDに放電され、制御信号に対応する電圧に落ち着くようになる。
次に、VOの電圧がさらに上昇しV2Aになり、CMP11(132)の基準電位(VREF1A)以上になると、CMP11(132)の出力から制御信号が出力され、可変電流源I122に供給される。その結果可変電流源I122から電流が流れ、上述したように外部キャパシタC113に電流が蓄積され、BIASの電圧が上昇する。以下同様に動作を繰り返す。
このように、この回路に電源VDDが投入されるとバイアス電圧が電圧値ゼロから可変バイアス発生回路より外部キャパシタC113に電流が充電され、BIASの電圧が上昇する。
このBIAS電圧は、はじめは少ない定電流で充電されて、可変電流源(I121,I122,I123)からの電流が加算されるに伴い、緩やかに上昇する。バイアス電圧の上昇と同じ速度で演算増幅器140の出力VOも上昇する。VOの上昇電圧に応じて電圧比較器より可変バイアス発生回路に制御信号が入力され、さらに可変電流源(I121,I122,I123)が増加され電流量も増え、BIASで設定された電圧に近づく。以下同様な動作を繰り返し、所望のBIAS電圧が得られる。キャパシタC113に蓄積された電流(電圧)が制御電圧より大きいと抵抗R111を介してGNDに放電され、制御信号に対応する電圧に落ち着くようになる。
上述したように、図6に示す演算増幅器140および電圧比較器130は図1の実施形態例と同じであるが、電圧比較器130からの制御信号を可変電流源(I121,I122,I123)に入力し、その電流と抵抗R11と外部キャパシタC113で可変バイアス発生回路120を構成する回路部分が異なる。
この方式も演算増幅器140の出力電圧をモニタしてバイアス電圧を制御するので、演算増幅器140にオフセットがあった場合でもその影響を受けないように起動することができる。また、図1の実施形態例では最終的なバイアス電圧源を抵抗バイアスで構成しているため、電源ノイズの影響を低減するためには抵抗値または外付け容量を大きくする必要があったが、図6の実施形態例では電源ノイズの影響を受けないようにするために、電源側に定電流を使用するため抵抗値または外付け容量を大きくすることなく、電源ノイズの影響をさらに低減することができる。
この方式も演算増幅器140の出力電圧をモニタしてバイアス電圧を制御するので、演算増幅器140にオフセットがあった場合でもその影響を受けないように起動することができる。また、図1の実施形態例では最終的なバイアス電圧源を抵抗バイアスで構成しているため、電源ノイズの影響を低減するためには抵抗値または外付け容量を大きくする必要があったが、図6の実施形態例では電源ノイズの影響を受けないようにするために、電源側に定電流を使用するため抵抗値または外付け容量を大きくすることなく、電源ノイズの影響をさらに低減することができる。
図6の外部キャパシタC113に電流が充電されて発生す電圧は、図5(B)の曲線gに示すように、電源投入時において、VOの電圧値ゼロからの傾きは図4(B)に比べ小さくなっていることが分かる。VOのゼロの電圧近傍で、そのVO波形を微分した信号がボツ音であるので、図5(B)の示した電源投入時の波形の微分値が図4(B)の波形の微分値より小さい。
したがって、以上の関係より図6における電圧発生回路は定電流で容量を充電しながらバイアスを立ち上げているので、さらにボツ音を低減することができる。
したがって、以上の関係より図6における電圧発生回路は定電流で容量を充電しながらバイアスを立ち上げているので、さらにボツ音を低減することができる。
以上の述べたように、電圧発生回路とこれを用いたオーディオ信号処理装置は、時定数を決める外部キャパシタやバイアス電圧源を構成する抵抗を大きくすることなく、ボツ音を低減することができるため、外付け容量(外部キャパシタ)の実装面積縮小およびバイアス電圧源のノイズレベル(熱雑音)の低減を実現することができる。また、演算増幅器などの出力電圧をモニタしながらバイアス電圧を制御するため、演算増幅器などのオフセットの影響を受けない。さらに、バイアス電圧源を定電流または可変電流源と抵抗で構成することで、電源ノイズの影響を低減することが実現できる。また、クロックや時間的な特殊制御を必要としないため、CPU(マイクロコンピュータ)等の負荷を低減することが実現できる。
10…抵抗バイアス回路、30,130…電圧比較器、31〜33,131〜133…コンパレータ(CMP0〜CMPn,CMP10〜CMPn1)、40,140,240…演算増幅器、44,144,244…カップリングキャパシタ(VOCAP)、45,145,245…スピーカー、R11,R23〜R25,R41〜R43,R111,R141〜R143,R221,R223,R141〜R243…抵抗、C13,C113,C213…キャパシタ、SW16,SW15,SW115,SW216、SW215…スイッチ。
Claims (23)
- 入力信号と基準電圧が供給される増幅器と、
前記増幅器の出力レベルを検出し、該検出結果に応じて制御信号を発生する制御回路と、
前記制御回路からの制御信号に応じて起動時のバイアス電圧を発生させ、前記増幅器に前記基準電位を供給する可変バイアス発生回路と
を有する電圧発生回路。 - 前記制御回路は複数の比較器を有し、前記増幅器の出力レベルに応じて前記比較器から制御信号を出力する
請求項1記載の電圧発生回路。 - 前記可変バイアス発生回路は複数の電流源を有し、前記制御回路からの制御信号に応じて制御され、電流量を可変する
請求項1記載の電圧発生回路。 - 前記可変バイアス発生回路は外部キャパシタを有し、該キャパシタに電流を蓄積し前記基準電位を発生する
請求項1記載の電圧発生回路。 - 入力信号と基準電圧が供給される増幅器と、
前記増幅器の出力レベルを検出し、該検出結果に応じて制御信号を発生する制御回路と、
前記制御回路からの制御信号に応じて起動時のバイアス電圧を発生させ、所定のバイアス電圧に達したとき、固定バイアスに切り換えられる可変バイアス発生回路と
を有する電圧発生回路。 - 前記制御回路は複数の比較器を有し、前記増幅器の出力レベルに応じて前記比較器から制御信号を出力する
請求項5記載の電圧発生回路。 - 前記可変バイアス発生回路は複数の電流源を有し、前記制御回路からの制御信号に応じて制御され、電流量を可変する
請求項6記載の電圧発生回路。 - 前記可変バイアス発生回路は外部キャパシタを有し、該キャパシタに電流を蓄積し前記基準電位を発生する
請求項6記載の電圧発生回路。 - 信号入力端子とバイアス供給端子と出力端子を有する増幅器と、
前記増幅器の出力端子に入力端子の一方が接続され、他方が第1の基準電位に接続された複数の比較器と、
第2の基準電位と前記バイアス供給端子間に接続され、前記比較器からの制御信号に応じて電流が制御される複数の電流源と、
前記複数の電流源から出力された電流を蓄積し、前記バイアス供給端子に電圧を供給するキャパシタと
を有する電圧発生回路。 - 前記バイアス供給端子は更に抵抗に接続され、バイアス電圧を発生する
請求項9記載の電圧発生回路。 - 前記キャパシタは外部キャパシタとする
請求項9記載の電圧発生回路。 - 信号入力端子とバイアス供給端子と出力端子を有する増幅器と、
前記増幅器の出力端子に入力端子の一方が接続され、他方が第1の基準電位に接続された複数の比較器と、
第2の基準電位と前記バイアス供給端子間に接続され、前記比較器からの制御信号に応じて電流が制御される複数の電流源と、
第2の基準電位と固定バイアス回路に接続され、前記比較器からの制御信号によりオン/オフ制御されるスイッチと、
前記複数の電流源から出力された電流を蓄積し、前記バイアス供給端子に電圧を供給するキャパシタと
を有する電圧発生回路。 - 前記固定バイアス回路は第1と第2抵抗で構成され、該抵抗の共通接続点がバイアス供給端子に接続され、固定バイアス電圧を発生する
請求項12記載の電圧発生回路。 - 前記キャパシタは外部キャパシタとする
請求項12記載の電圧発生回路。 - 前記スイッチは前記増幅器の出力が所定値に達した時、前記比較器からの制御信号によりオンされる
請求項12記載の電圧発生回路。 - オーディオ信号処理装置に電源を供給する電圧発生回路と、
前記電圧発生回路で増幅されたオーディオ信号がキャパシタを介してスピーカに供給されるオーディオ信号処理装置であって、
前記電圧発生回路は、
入力信号と基準電位が供給される増幅器と、
前記増幅器の出力レベルを検出し、該検出結果に応じて制御信号を発生する制御回路と、
前記制御回路からの制御信号に応じて起動時のバイアス電圧を発生させ、前記増幅器に前記基準電位を供給する可変バイアス発生回路と
を有するオーディオ信号処理装置。 - 前記制御回路は複数の比較器を有し、前記増幅器の出力レベルに応じて前記比較器から制御信号を出力する
請求項16記載のオーディオ信号処理装置。 - 前記可変バイアス発生回路は、複数の電流源を有し、前記制御回路からの制御信号に応じて制御され、電流量を可変する
請求項16記載のオーディオ信号処理装置。 - 前記可変バイアス発生回路は外部キャパシタを有し、該キャパシタに電流を蓄積し前記基準電位を発生する
請求項16記載のオーディオ信号処理装置。 - オーディオ信号処理装置に電源を供給する電圧発生回路と、
前記電圧発生回路で増幅されたオーディオ信号がキャパシタを介してスピーカに供給されるオーディオ信号処理装置であって、
前記電圧発生回路は、
入力信号と基準電位が供給される増幅器と、
前記増幅器の出力レベルを検出し、該検出結果に応じて制御信号を発生する制御回路と、
前記制御回路からの制御信号に応じて起動時のバイアス電圧を発生させ、所定のバイアス電圧に達したとき、固定バイアスに切り換えられる可変バイアス発生回路と
を有するオーディオ信号処理装置。 - 前記制御回路は複数の比較器を有し、前記増幅器の出力レベルに応じて前記比較器から制御信号を出力する
請求項20記載のオーディオ信号処理装置。 - 前記可変バイアス発生回路は、複数の電流源を有し、前記制御回路からの制御信号に応じて制御され、電流量を可変する
請求項20記載のオーディオ信号処理装置。 - 前記可変バイアス発生回路は外部キャパシタを有し、該キャパシタに電流を蓄積し前記基準電位を発生する
請求項20記載のオーディオ信号処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004312502A JP2006128909A (ja) | 2004-10-27 | 2004-10-27 | 電圧発生回路およびこれを用いたオーディオ信号処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004312502A JP2006128909A (ja) | 2004-10-27 | 2004-10-27 | 電圧発生回路およびこれを用いたオーディオ信号処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006128909A true JP2006128909A (ja) | 2006-05-18 |
Family
ID=36723141
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004312502A Pending JP2006128909A (ja) | 2004-10-27 | 2004-10-27 | 電圧発生回路およびこれを用いたオーディオ信号処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006128909A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100983854B1 (ko) | 2007-03-01 | 2010-09-28 | 후지쯔 세미컨덕터 가부시키가이샤 | 전압 제어 회로 |
JP2013203209A (ja) * | 2012-03-28 | 2013-10-07 | Anden | 車両接近通報装置 |
JP2020088443A (ja) * | 2018-11-16 | 2020-06-04 | 株式会社東芝 | 信号生成回路 |
EP3675518A4 (en) * | 2017-10-31 | 2020-10-21 | Huawei Technologies Co., Ltd. | AUDIO PLAYBACK CIRCUIT AND AUDIO PLAYBACK DEVICE |
CN112735488A (zh) * | 2021-02-25 | 2021-04-30 | 桂林航天工业学院 | 一种可拆分音乐盒 |
-
2004
- 2004-10-27 JP JP2004312502A patent/JP2006128909A/ja active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100983854B1 (ko) | 2007-03-01 | 2010-09-28 | 후지쯔 세미컨덕터 가부시키가이샤 | 전압 제어 회로 |
JP2013203209A (ja) * | 2012-03-28 | 2013-10-07 | Anden | 車両接近通報装置 |
EP3675518A4 (en) * | 2017-10-31 | 2020-10-21 | Huawei Technologies Co., Ltd. | AUDIO PLAYBACK CIRCUIT AND AUDIO PLAYBACK DEVICE |
US11139784B2 (en) | 2017-10-31 | 2021-10-05 | Huawei Technologies Co., Ltd. | Audio play circuit and audio play device |
JP2020088443A (ja) * | 2018-11-16 | 2020-06-04 | 株式会社東芝 | 信号生成回路 |
JP7273484B2 (ja) | 2018-11-16 | 2023-05-15 | 株式会社東芝 | 信号生成回路 |
CN112735488A (zh) * | 2021-02-25 | 2021-04-30 | 桂林航天工业学院 | 一种可拆分音乐盒 |
CN112735488B (zh) * | 2021-02-25 | 2023-04-11 | 桂林航天工业学院 | 一种可拆分音乐盒 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9743196B2 (en) | System and method for a programmable voltage source | |
US9337722B2 (en) | Fast power-up bias voltage circuit | |
US6573693B2 (en) | Current limiting device and electrical device incorporating the same | |
JP5280176B2 (ja) | ボルテージレギュレータ | |
JP4363457B2 (ja) | 電力制御装置、スピーカ装置および電力制御方法 | |
JP2010266957A (ja) | レギュレータ回路 | |
JP2016208361A (ja) | オーディオ回路、それを用いた車載用オーディオ装置、オーディオコンポーネント装置、電子機器 | |
US9257942B2 (en) | Audio amplifier apparatus | |
JP2006128909A (ja) | 電圧発生回路およびこれを用いたオーディオ信号処理装置 | |
JP2010130136A (ja) | オーディオ信号処理回路およびチャージポンプ回路の制御方法 | |
US20200235710A1 (en) | Transducer driver circuitry | |
CN109075753B (zh) | 半导体集成电路、传感器读取装置及传感器读取方法 | |
US8085030B2 (en) | Voltage generator having a dynamic resistors feedback control | |
KR20090034718A (ko) | 음성출력장치 및 음성출력 방법 | |
US7969232B2 (en) | Booster and voltage detection method thereof | |
JP2009094568A (ja) | 三角波生成回路 | |
JP5499431B2 (ja) | 三角波発生回路 | |
JP2008152433A (ja) | ボルテージレギュレータ | |
JP4183957B2 (ja) | ミュート回路および基準電圧発生回路 | |
JP2010171790A (ja) | バイアス電位発生回路 | |
CN112788509B (zh) | 麦克风组件、集成电路和操作音频电路的方法 | |
JP6027444B2 (ja) | オーディオ信号処理回路およびそれを用いた車載用オーディオ装置、オーディオコンポーネント装置、電子機器 | |
JP5383397B2 (ja) | 過電圧保護回路 | |
TWI448872B (zh) | 電流供應系統、使用此電流供應系統的類比數位轉換器以及電流供應方法 | |
US8432194B2 (en) | Bias potential generating circuit |