JP2006128567A - 半導体パッケージのプリント配線板への接続方法 - Google Patents

半導体パッケージのプリント配線板への接続方法 Download PDF

Info

Publication number
JP2006128567A
JP2006128567A JP2004318225A JP2004318225A JP2006128567A JP 2006128567 A JP2006128567 A JP 2006128567A JP 2004318225 A JP2004318225 A JP 2004318225A JP 2004318225 A JP2004318225 A JP 2004318225A JP 2006128567 A JP2006128567 A JP 2006128567A
Authority
JP
Japan
Prior art keywords
adhesive film
solder
wiring board
array package
bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004318225A
Other languages
English (en)
Other versions
JP2006128567A5 (ja
Inventor
Koichiro Kawate
恒一郎 川手
Yoshiaki Sato
義明 佐藤
Yoshikazu Kadoma
美和 門間
Yoshihisa Kawate
良尚 川手
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
3M Innovative Properties Co
Original Assignee
3M Innovative Properties Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 3M Innovative Properties Co filed Critical 3M Innovative Properties Co
Priority to JP2004318225A priority Critical patent/JP2006128567A/ja
Priority to PCT/US2005/037287 priority patent/WO2006049853A2/en
Priority to US11/577,921 priority patent/US20090127692A1/en
Priority to KR1020077012273A priority patent/KR20070084607A/ko
Priority to EP05812409A priority patent/EP1810325A2/en
Priority to CNB2005800382096A priority patent/CN100550329C/zh
Priority to TW094137985A priority patent/TW200620513A/zh
Publication of JP2006128567A publication Critical patent/JP2006128567A/ja
Publication of JP2006128567A5 publication Critical patent/JP2006128567A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】信頼性をもって容易に操作できる半導体パッケージと配線板の電気接続方法。
【解決手段】はんだバンプ２を有するバンプアレイパッケージ１の表面に熱流動性でかつ熱硬化性の接着フィルム３を配置し、前記はんだバンプと前記接着フィルムとからなる平坦な表面を有するバンプアレイパッケージを形成すること、前記はんだバンプと接着フィルムとからなる平坦な表面を配線板５上に配置し、前記接着フィルムの硬化を完了させるのに十分な温度であってかつ前記はんだの融解温度より高い温度に加熱することで、バンプアレイパッケージを配線板に接続するバンプアレイパッケージを配線板に電気接続するための方法。
【選択図】図１

Description

本発明は、半導体パッケージのプリント配線板への接続方法に関する。
半導体チップの入出力端子をはんだバンプとして二次元状に配列したボールグリッドアレイ（ＢＧＡ）やチップスケールパッケージ（ＣＳＰ）などのエリアバンプアレイパッケージは半導体装置の小型化のために極めて有効な方法であり、今日の多くの半導体パッケージに採用されている。
エリアバンプアレイパッケージをプリント配線板に接続した場合、プリント配線板の熱膨張率とパッケージの熱膨張率が異なるために、はんだ接合部に熱応力が作用する。この熱応力によって電気接続が解除されることがあり、接続信頼性が損なわれるという問題がある。この問題を回避するために、はんだ接合部に生じる半導体パッケージとプリント配線板との間の隙間にアンダーフィル材料が用いられる。通常、はんだバンプ（はんだボール）を配線板と接合した後に、半導体パッケージと基板との間に毛細管現象を利用して流し込む液状樹脂タイプのアンダーフィル材料が使用されてきた（この方法は「後入れ」と呼ばれる）。
半導体パッケージは、電子機器の高密度化に対応して小型化するとともに、その機能の増大に伴って入出力端子の数が増大している。その結果、バンプ間の距離を狭くする必要があり、また、これに対応してはんだボールの直径は小さくなっている。したがって、半導体パッケージと配線板との間の隙間も狭くなり、液状タイプの樹脂を流し込む工程が難しくなっている。また、高密度化の要求から、プリント配線板上に搭載した半導体パッケージの近傍に別の部品を搭載する必要があり、液状樹脂の注入をさらに困難なものとしている。
このような背景の中で、封止用樹脂をはんだボールの接続前にいれる、先入れアンダーフィル技術も考案されている。特許文献１（米国特許第６，６２４，２１６号明細書）及び特許文献２（米国特許第５，１２８，７４６号明細書）は、フラックス成分を含むアンダーフィル接着剤を提案している。しかし、フラックスとしての特性と封止材料としての特性を両立させることが難しく、液状樹脂の後入れに比べると特性が落ちると考えられている。先入れアンダーフィル接着剤は、通常、酸無水物などの強酸を含む。酸成分の残存は硬化した材料の絶縁性を悪化させる。例えば、酸の残存によりイオンマイグレーションが生じ、絶縁性を悪化させることがある。
一方、特許文献３（米国特許第６，２９７，５６０号明細書）及び特許文献４（米国特許第６，２２８，６７８号明細書）は、はんだボールを形成する前に封止樹脂を塗布し、半導体チップの入出力端子部分をエッチングやレーザー加工などの方法によって除去して孔を開け、この孔のあいた部分にはんだペーストを入れ、リフロー工程で溶融してはんだボールとして配線板に接合する方法が提案されている。この方法はウエハレベルでのチップへの加工には向いているが、個片化されたチップを含むパッケージに適用するのは著しく困難である。
特許文献５（米国特許第６，２６５，７７６号明細書）は、はんだボールにフラックスを塗布し、アンダーフィル接着剤をその上からコーティングし、それを配線板に接続する方法を開示している。はんだボールの先端部分には表面エネルギーの低いフラックスがあるので、アンダーフィル接着剤ははじかれ、ボール先端部分にはアンダーフィル接着剤が存在せず、その周囲のみが接着剤樹脂で封止された構造となる。この技術では、アンダーフィル接着剤がボール先端部に付着しないようにするためには、溶剤に溶解させた樹脂溶液としてアンダーフィル接着剤を塗布し、乾燥させる必要があり、そのため、プロセスが複雑化する。また、はんだボールの先端部分が***した状態となっており、接続加工時の配線板とパッケージ上のはんだボール先端との接触の際に、配線板とパッケージとの間に隙間を生じ、十分な充填が行なえなくなることも懸念される。
一方、特許文献６（特開２００３−２４３４４７号公報)は、半導体素子の配線板との電気接続方法であって、熱硬化性接着シートを介して、尖った形状の突起電極を配線板に加圧し、そして加熱硬化させることによる接続方法を開示している。この方法によると加圧の際に、半導体素子側の電極と配線板側のランドとの電気接触を確実にするために、電極は尖った形状の先端部を有する突起電極であることが要求されている。この場合にも、接続加工時の配線板と半導体素子上の突起電極との接触の際に、配線板と半導体素子との間に隙間を生じ、十分な充填が行なえなくなるという懸念がある。
米国特許第６，６２４，２１６号明細書 米国特許第５，１２８，７４６号明細書 米国特許第６，２９７，５６０号明細書 米国特許第６，２２８，６７８号明細書 米国特許第６，２６５，７７６号明細書 特開２００３−２４３４４７号公報
そこで、本発明の１つの目的は、接続信頼性を確保することができ、容易に操作することができる半導体パッケージの配線板への電気接続方法を提供することである。
本発明の別の目的は、上記の電気接続方法に用いることができる熱硬化性接着フィルム付き半導体パッケージを提供することである。
本発明は、１つの態様によると、はんだバンプを有するバンプアレイパッケージの表面に熱流動性でかつ熱硬化性の接着フィルムを配置すること、
前記はんだバンプと前記接着フィルムとからなる平坦な表面を有するバンプアレイパッケージを形成すること、
前記はんだバンプと接着フィルムとからなる平坦な表面を配線板上に配置し、前記接着フィルムの硬化を完了させるのに十分な温度であってかつ前記はんだの融解温度より高い温度に加熱することで、バンプアレイパッケージを配線板に接続すること、
の工程を含む、
バンプアレイパッケージを配線板に電気接続するための方法が提供される。
このような方法のより具体的な態様によると、
半導体チップの入出力端子として複数のはんだバンプを平面状に有するバンプアレイパッケージを配線板に電気接続するための方法であって、
前記バンプアレイパッケージのはんだバンプを有する面に対して、熱流動性でかつ熱硬化性の接着フィルムを配置すること、
前記接着フィルムが流動するには十分な温度であるが、前記接着フィルムの硬化を完了させるには不十分な温度であって、かつ、前記はんだの融解温度よりも低い温度において、平坦な表面を有する板状体で前記接着フィルムを加圧することで、前記はんだバンプの各々の先端が部分的に平坦化して表面に露出した状態となった、各はんだバンプと接着フィルムとからなる平坦な表面を有するバンプアレイパッケージを形成すること、
前記はんだバンプと接着フィルムとからなる平坦な表面を配線板上に配置し、前記接着フィルムの硬化を完了させるのに十分な温度であってかつ前記はんだの融解温度より高い温度に加熱することで、バンプアレイパッケージを配線板に接続すること、
の工程を含む、
上記のバンプアレイパッケージを配線板に電気接続するための方法が提供される。
本発明の別の態様によると、はんだバンプの各々の先端が部分的に平坦化して表面に露出した状態となっており、そのため、各はんだバンプと接着フィルムとからなる平坦な表面を有する、接着フィルム付きバンプアレイパッケージが提供される。
より具体的な態様によると、半導体チップの入出力端子として複数のはんだバンプを平面状に有するバンプアレイパッケージを用意し、前記バンプアレイパッケージのはんだバンプを有する面に対して、熱流動性でかつ熱硬化性の接着フィルムを配置すること、前記接着フィルムが流動するには十分な温度であるが、前記接着フィルムの硬化を完了させるには不十分な温度であって、かつ、前記はんだの融解温度よりも低い温度において、平坦な表面を有する板状体で前記接着フィルムを加圧することにより得られる、上記の接着フィルム付きバンプアレイパッケージが提供される。
本発明の方法では、毛細管現象を利用した液状樹脂を用いる方法と異なり、高密度化されたバンプアレイパッケージを配線板に電気接続する際に、有効にかつ効率よく実施することができる。
また、本発明の方法では、溶剤を用いないドライプロセスであるから、溶剤除去工程を必要とせず、また、溶剤によるパッケージの汚染の問題がない。
また、接着フィルムにフラックスを含有する必要がないので、従来のフラックスを配線板側に塗布した後に接続工程を行うことができる。
また、本発明の方法では、レーザー加工などの微細加工を伴わないので、個片化されたチップからなるパッケージにおいても簡単に適用できる。
また、本発明の方法では、接続工程の前に、バンプアレイパッケージのはんだバンプ面に対して、接着フィルムを配置し、それを加熱及び加圧することで、接着フィルムを流動化させ、はんだを露出した状態で平坦な表面を得ることができる。表面が平坦であるから、配線板と隙間なく接触することができる。このため、次の接続工程時に、接着フィルムの樹脂が十分に充填した状態で硬化及びはんだ溶融を行なうことができる。
以下において、本発明を好適な実施形態に基づいて説明する。本発明の実施形態は以下の具体的な態様に限定されるものではない。
最初に、図面にそって本発明を説明する。図１は、バンプアレイパッケージを配線板に電気接続するための方法の工程図を示している。「バンプアレイパッケージ」とは、半導体チップの入出力端子として複数のはんだバンプを平面状に有する半導体パッケージである。具体的には、ボールグリッドアレイ（ＢＧＡ）、チップスケールパッケージ（ＣＳＰ）、ウエハーレベルＣＳＰなどのエリアバンプアレイパッケージが挙げられる。バンプアレイパッケージ１の上には、一般に球状曲面の表面を有するはんだバンプ２を有する。パッケージ１のはんだバンプ２の側に、熱流動性でかつ熱硬化性の接着フィルム３を配置し（図１（ａ））、その後、平坦な表面を有する加熱板４で加熱及び加圧することで、接着フィルム３を流動化させ、はんだバンプの周囲に流れ出させ、はんだバンプ２の先端部を部分的に平坦化させた状態で露出させる。これにより、接着フィルム３と、はんだパンプ２の露出面とからなる平坦な表面を有する、接着フィルム３付きパッケージ１を得る（図１（ｂ））。通常、バンプアレイパッケージのはんだバンプの上に接着フィルムを配置し、ポリテトラフルオロエチレン（ＰＴＦＥ）フィルムやシリコーン処理したポリエステルフィルムなどの剥離性フィルムによって覆い、該フィルム上に温度及び圧力をかけることで上記工程を行なうことができる。また、このような加熱及び加圧工程はパルスヒートボンダーなどのサーマルボンダーを用いて行なえる。ボンダーヘッドはチップサイズより大きいものを用いるべきであり、応力はチップに対して垂直方向に加えられるべきである。加熱板４での加熱温度は接着フィルム３が流動するには十分な温度であるが、接着フィルム３の硬化を完了させるには不十分な温度であって、かつ、前記はんだの融解温度よりも低い温度である。加圧の圧力は、はんだバンプ２の各々の先端が平坦化して表面に露出した状態となるの十分な圧力である。なお、上記の温度及び圧力は、選択される接着フィルムの樹脂組成及びはんだの融点などによって決まるものであり、限定されない。一般には、本発明の方法では、６０〜１７０℃の流動化温度を有しかつ１７０〜２６０℃の硬化温度を有する樹脂成分を含む接着フィルム及び１８０〜３００℃の融点のはんだを用いることが好ましい。この場合には、約１００〜１８０℃程度の加熱温度及び１〜１０秒の加熱時間、５〜１００Ｎ／ｃｍ２の加圧圧力が好適に用いられる。
なお、「流動化温度」はポリマー樹脂の粘度が１０，０００Ｐａ・ｓ以下になる温度であり、平行板型粘度計（プラストメータ）又は粘弾性測定機により測定でき、「硬化温度」は熱硬化性ポリマーの硬化反応が６０分で５０％以上進行する温度であり、粘弾性測定機又は示差走査熱量計（ＤＳＣ）により測定できる。なお、用語「硬化を完了させるには不十分な温度」とは硬化温度より低い温度を一般に意味するが、硬化温度よりも高い温度であっても、短時間の加熱であれば、部分的にしか硬化が起こらず、したがって、かかる短時間加熱の場合には硬化温度より高い温度も包含することが意図される。
次に、得られた接着フィルム３付きパッケージ１の、はんだバンプ２と接着フィルム３とからなる平坦な表面を、配線板５上に配置し（図１（ｃ））、前記接着フィルム３の硬化を完了させるのに十分な温度であってかつ前記はんだの融解温度より高い温度に加熱することで、バンプアレイパッケージを配線板に接続する（図１（ｄ））。配線板は一般にプリント配線板であって、通常、ガラスエポキシなどの樹脂基板上に形成された銅配線を有するものである。ビスマレイミド・トリアジン樹脂（ＢＴ−レジン）、ポリイミド、アラミドベースの樹脂板を基板として用いることもできる。バンプアレイパッケージの配線板への接続のための温度は、選択される接着フィルムの樹脂組成及びはんだの融点などによって決まるものであり、限定されない。本発明の方法では、上記の接着フィルム及びはんだを用いる場合には、約１８０〜２８０℃程度の加熱温度及び３０〜３００秒の加熱時間を用いることで、良好な接続が可能である。この工程において、接着フィルムの樹脂成分の膨張及びはんだの溶融により、溶融したはんだが押出され、配線板上の配線と接続が形成される。なお、接着フィルム３付きパッケージ１を配線板５の上に配置する前に、はんだによる接続を促進するために、配線板５の接続されるべき部分にフラックスを塗布することが好ましい。フラックスは、従来から当業界において一般に使用されている通常のフラックスを用いることができる。接着フィルム３付きパッケージ１を配線板５の上に配置した後、上記の加熱温度に設定されたリフローオーブンに通過させることで、この接続工程を行なうことができる。
本発明の方法では、ある温度に加熱すると、流動性を発現し、さらに加熱することで硬化する熱流動性でかつ熱硬化性の樹脂（以下において、「熱硬化性樹脂」とも言う）を含む接着フィルム（以下において、「熱硬化接着フィルム」、「接着フィルム」とも言う）を用いる。このような熱硬化性樹脂は熱可塑性成分と熱硬化性成分との両方を含む樹脂である。熱可塑性成分と熱硬化性成分とは同一のポリマー化合物中に存在しても、又は、熱可塑性樹脂と、熱硬化性樹脂との混合物であってもよい。熱可塑性成分と熱硬化性成分とが同一のポリマー化合物中に存在する場合の例としては、ポリカプロラクトン変性エポキシ樹脂、ゴム変性エポキシ樹脂などのように、熱可塑性成分で変性されたエポキシ樹脂が挙げられる。さらに別の例としては、熱可塑性樹脂の基本構造にエポキシ基などの熱硬化性基を有するコポリマー樹脂であることができる。このようなコポリマー樹脂としては、例えば、エチレンとグリシジル（メタ）アクリレートとのコポリマーが挙げられる。熱可塑性成分と熱硬化性成分との両方を含む樹脂は、単独で使用してもよいし、又は、さらに別の熱可塑性成分及び／又は熱硬化性成分を含んでもよい。例えば、ポリカプロラクトン変性エポキシ樹脂において、ポリカプロラクトンの分子量が大きい場合には、別の熱可塑性樹脂を含む必要なく、単独で使用できる。充分な熱流動性を確保できるからである。一方、ポリカプロラクトンの分子量が低い場合には他の熱可塑性樹脂を含ませることが有利であることもあり、樹脂組成は当業者により適宜決定されるべきである。
接着フィルムのために特に好適に使用できる接着剤組成物は、カプロラクトン変性エポキシ樹脂を含む熱硬化性接着剤組成物である。
このような熱硬化性接着剤組成物は、通常結晶相を有している。特に、この結晶相は、カプロラクトン変性のエポキシ樹脂（以下、「変性エポキシ樹脂」とも言う。）を主成分として含んでいる。変性エポキシ樹脂は、熱硬化性接着剤組成物に適度な可とう性を付与して、熱硬化性接着剤の粘弾性的特性を改善することができるようになっている。その結果、熱硬化性接着剤が硬化前でも凝集力を備え、加熱により粘着力を発現するようになる。また、この変性エポキシ樹脂は、通常のエポキシ樹脂と同様、加温により三次元網目構造をもった硬化物になり、熱硬化性接着剤に凝集力を付与することができる。
かかる変性エポキシ樹脂は、初期接着力の向上の観点から、通常は約１００〜約９,０００、好適には約２００〜約５,０００、より好適には約５００〜約３,０００のエポキシ当量を有している。このようなエポキシ当量を備えた変性エポキシ樹脂は、例えば、ダイセル化学工業（株）からプラクセルTMＧシリーズの商品名で市販されている。
熱硬化性接着剤組成物は、上述の変性エポキシ樹脂と組み合わせて、好ましくは、メラミン／イソシアヌル酸付加物（以下、「メラミン／イソシアヌル酸錯体」とも言う。）を含有する。有用なメラミン／イソシアヌル酸錯体は、例えば日産化学工業からMC-600の商品名で市販されており、熱硬化性接着剤組成物の強靭化、熱硬化前における熱硬化性接着剤組成物のタックの低減、また、熱硬化性接着剤組成物の吸湿及び流動性の抑制に効果的である。また、この成分ははんだ付け工程において接着剤の粘度を調節する、特に粘度を上げるのに有効である。もし、接着剤の粘度が低すぎると、接着剤はチップ領域からはみ出して広がってしまう。一方、接着剤の粘度が高すぎると、はんだ付け工程を阻害してしまう。それ故、接着剤の粘度は厳格に制御されるべきであり、この材料は粘度調節剤として機能する。熱硬化性接着剤組成物は、上記の効果を損なうことなく硬化後の脆性を防止するために、このメラミン／イソシアヌル酸錯体を、１００重量部の変性エポキシ樹脂に対して、通常１〜２００重量部の範囲、好適には２〜１００重量部の範囲、より好適には３〜５０重量部の範囲で含有していることができる。
さらに、熱硬化性接着剤組成物には、上述のフェノキシ樹脂と組み合せて又はそれとは独立に、第２のエポキシ樹脂（以下、単に「エポキシ樹脂」とも言う。）がさらに含まれてもよい。この第二のエポキシ樹脂は、本発明の範囲を逸脱しない限り特に限定されず、例えば、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、ビスフェノールＡジグリシジルエーテル型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、フルオレンエポキシ樹脂、グリシジルアミン樹脂、脂肪族エポキシ樹脂、臭素化エポキシ樹脂、フッ素化エポキシ樹脂などが使用可能である。このようなエポキシ樹脂も、変性エポキシ樹脂と同様にフェノキシ樹脂と相溶し易く、熱硬化性接着剤組成物からのブリードはほとんどない。特に、熱硬化性接着剤組成物が、１００重量部の変性エポキシ樹脂に対して、好適には５０〜２００重量部、より好適には６０〜１４０重量部の第２のエポキシ樹脂を含有していると、耐熱性向上の点で有利である。
本発明の実施において、特に、ビスフェノールＡジグリシジルエーテル型エポキシ樹脂（以下、「ジグリシジルエーテル型エポキシ樹脂」とも言う。）を好ましい第二のエポキシ樹脂として使用することができる。このジグリシジルエーテル型エポキシ樹脂は、液状であり、例えば、熱硬化性接着剤組成物の高温特性を改善することができる。例えば、このジグリシジルエーテル型エポキシ樹脂を使用することによって、高温での硬化による耐薬品性やガラス転移温度を改善することが可能となる。また、硬化剤の適用範囲が広がるほか、硬化条件も比較的緩やかである。このようなジグリシジルエーテル型エポキシ樹脂は、例えば、ダウ・ケミカル（ジャパン）社からD.E.R.TM３３２の商品名で市販されている。別の好ましい第二のエポキシ樹脂は東都化成社からYD128で市販されている。 熱硬化性接着剤組成物には、硬化剤を必要に応じて添加し、変性エポキシ樹脂及び第２のエポキシ樹脂の硬化反応に供することもできる。この硬化剤は、所望とする効果を奏する限り、使用量及び種類が特に限定されるものではない。しかし、耐熱性の向上の観点からは、１００重量部の変性エポキシ樹脂及び必要な第２のエポキシ樹脂に対し、通常は１〜５０重量部の範囲、好適には２〜４０重量部の範囲、より好適には５〜３０重量部の範囲で硬化剤を含んでいる。また、硬化剤としては、以下に列挙するものに限定されるわけではないけれども、例えばアミン硬化剤、酸無水物、ジシアンジアミド、カチオン重合触媒、イミダゾール化合物、ヒドラジン化合物、フェノール等が使用可能である。特に、ジシアンジアミドは、室温での熱的安定性を有する観点から有望な硬化剤として挙げることができる。また、ジグリシジルエーテル型エポキシ樹脂との関係では、脂環式ポリアミン、ポリアミド、アミドアミン又はその変性物を使用することが望ましい。
上記熱硬化性接着剤組成物からなる接着フィルムは、接着フィルムの総質量を基準として、３５〜１００％の有機物粒子を加えることで以下のような効果が奏せられる。有機物粒子の添加により、樹脂は塑性流動性を示す。このような性質を有する樹脂は比較的高い圧力ではんだバンプを押し当てた場合、樹脂が流動してはんだバンプの貫通を可能ならしめ、はんだバンプを表面に露出させることができる。一方、有機物粒子が熱硬化性接着剤組成物の過度の流動性を抑制し、加熱板によるはんだバンプの露出工程において、流れ出してしまうことを防止する。また、配線板との接続工程において、加熱の際に、配線板に付着している水分が蒸発して水蒸気圧が作用する場合があるが、その場合にも樹脂が流動して気泡を閉じ込めることがない。
また、添加される有機物粒子は、アクリル系樹脂、スチレン−ブタジエン系樹脂、スチレン−ブタジエン−アクリル系樹脂、メラミン樹脂、メラミン−イソシアヌレート付加物、ポリイミド、シリコーン樹脂、ポリエーテルイミド、ポリエーテルスルフォン、ポリエステル、ポリカーボネート、ポリエーテルエーテルケトン、ポリベンゾイミダゾール、ポリアリレート、液晶ポリマー、オレフィン系樹脂、エチレン−アクリル共重合体などの粒子が使用され、そのサイズは、１０μｍ以下、好ましくは５μｍ以下とされる。
接着フィルムはシリカ、酸化アルミニウム、ガラスビーズなどの無機充填剤を含んでもよい。無機充填剤は硬化後の接着フィルムの熱膨張係数を低く抑制することができるので、接線部の熱応力を回避することができる。
上記の接着フィルムの厚さは、はんだバンプの高さよりも薄いことが望ましい。この場合に、接着フィルムとバンプアレイパッケージを加熱圧着すると、はんだバンプが接着フィルムを貫通し、はんだボールの先端が平坦になって露出した状態で、接着フィルム付きパッケージを得ることができるからである。限定するわけではないが、はんだバンプの高さは通常、５０〜１０００μｍであるから、接着フィルムの厚さはそれに対応して、２５〜５００μｍであることが好ましい。接着フィルムの厚さ／はんだバンプの高さは好ましくは０．３〜０．８である。
はんだバンプは、上記のとおり、通常、球形であり、５０〜１０００μｍの高さを有する。バンプの高さは、もとの高さの５０〜９０％にまで押し潰されて先端部分が部分的に平坦化されること、すなわち、バンプが高さ方向に１０〜５０％変形されることが好ましい。このような範囲であると、接続工程時に、接着フィルムの膨張により、溶融したはんだが押出され、良好に接続工程が行われるからである。
以下において、本発明の方法を実施例を用いて説明する。
バンプアレイパッケージ及び配線板
バンプアレイパッケージとして、Top Line社より購入したボールグリッドアレイ（ＢＧＡ）を用いた。図２にその底面図を示す。このＢＧＡは８×８ｍｍのサイズであり、はんだボールは０．５ｍｍピッチで、はんだボール高さ０．３１ｍｍ（錫／鉛はんだ）で、外周に１４×１４個、内周に１２×１２個で配置されており、ポリイミド（ＰＩ）インターポーザーを含む半導体パッケージであった。
一方、配線板として、ガラスエポキシ基板（厚さ０．５ｍｍ）上に、バンプアレイパッケージのはんだボールピッチに対応するピッチで導電パターンを形成したものを用いた。
接着フィルム
下記の表１に示す組成で接着剤樹脂溶液を形成し、それをシリコーン処理ポリエチレンテレフタレート（ＰＥＴ）フィルム上にナイフコーティングにより塗布し、１００℃のオーブン内で２０分間乾燥し、厚さ２５μｍのフィルムを得た。同様の作業をさらに５回行い、これらのフィルム６枚を１２０℃で熱ラミネートし、厚さ１５０μｍの接着フィルムを形成した。
Figure 2006128567
上記のバンプアレイパッケージのはんだボール面を上にし、上記接着フィルムをはんだボールの上に配置し、厚さ５０μｍのシリコーン処理したＰＥＴフィルムを介して、パルスヒートボンダー（ＴＣＷ−２１５／ＮＡ−６６（商品名）、日本アビオニクス社製）のサーマルヘッドを５０Ｎの荷重でプレスして熱圧着した。サーマルヘッドの温度は室温から１３０℃まで２秒間で昇温し、その温度で１秒間保持した後に、１６０℃にまで１秒間で昇温し、３秒間保持した。この結果、はんだボールは完全に接着フィルムを貫通し、その先端が平坦化して、図１（ｂ）に示すような断面を有する、接着フィルム付きバンプアレイパッケージを得た。
一方、上記のボールピッチに対応した導電パターンを有する配線板の接続部分にフラックス（デルタラックス５２３Ｈ（商品名）、千住金属工業株式会社製）を塗布し、上記の接着フィルム付きバンプアレイパッケージを、接着フィルムが配線板の導電パターンの接続部分と一致するように重ね合わせた。これをはんだリフローオーブン（予備加熱ゾーン１５０℃、最大温度２４０℃）に、合計で１８０秒間かけて通して、はんだ付けを行った。
電気接続は図３に示すように、Ａ〜Ｄの４箇所の接続が行われれば、Ｔ１とＴ２との回路の接続が得られるようになっている。したがって、上記の例では、２４個のＴ１とＴ２とを結ぶ回路が形成される。はんだリフロー後、配線板上の端子Ｔ１とＴ２との間の抵抗測定を行なったところ、２４つ全ての回路が接続されていることが確認された。又、このサンプルを−４０℃〜８０℃のヒートサイクル（各温度で３０分）を１０００サイクル行なったところ、抵抗上昇は５％以下であった。
本発明の方法の工程図を示す。 バンプアレイパッケージの底面図を示す。 実施例で用いた回路の説明図を示す。
符号の説明
１ バンプアレイパッケージ
２ はんだバンプ
３ 接着フィルム
４ 加熱板
５ 配線板

Claims (10)

  1. はんだバンプを有するバンプアレイパッケージの表面に熱流動性でかつ熱硬化性の接着フィルムを配置すること、
    前記はんだバンプと前記接着フィルムとからなる平坦な表面を有するバンプアレイパッケージを形成すること、
    前記はんだバンプと接着フィルムとからなる平坦な表面を配線板上に配置し、前記接着フィルムの硬化を完了させるのに十分な温度であってかつ前記はんだの融解温度より高い温度に加熱することで、バンプアレイパッケージを配線板に接続すること、
    の工程を含む、
    バンプアレイパッケージを配線板に電気接続するための方法。
  2. 半導体チップの入出力端子として複数のはんだバンプを平面状に有するバンプアレイパッケージを配線板に電気接続するための方法であって、
    前記バンプアレイパッケージのはんだバンプを有する面に対して、熱流動性でかつ熱硬化性の接着フィルムを配置すること、
    前記接着フィルムが流動するには十分な温度であるが、前記接着フィルムの硬化を完了させるには不十分な温度であって、かつ、前記はんだの融解温度よりも低い温度において、平坦な表面を有する板状体で前記接着フィルムを加圧することで、前記はんだバンプの各々の先端が部分的に平坦化して表面に露出した状態となった、各はんだバンプと接着フィルムとからなる平坦な表面を有するバンプアレイパッケージを形成すること、
    前記はんだバンプと接着フィルムとからなる平坦な表面を配線板上に配置し、前記接着フィルムの硬化を完了させるのに十分な温度であってかつ前記はんだの融解温度より高い温度に加熱することで、バンプアレイパッケージを配線板に接続すること、
    の工程を含む、
    請求項１記載のバンプアレイパッケージを配線板に電気接続するための方法。
  3. 前記熱流動性でかつ熱硬化性の接着フィルムは、熱可塑性成分と熱硬化性成分の両方を含む、請求項１又は２記載の方法。
  4. 前記熱流動性でかつ熱硬化性の接着フィルムは、カプロラクトン変性エポキシ樹脂を含む熱硬化性接着剤組成物からなる、請求項３記載の方法。
  5. 前記熱流動性でかつ熱硬化性の接着フィルムは、前記接着フィルムの総質量を基準として、３５〜１００％の有機物粒子を含む、請求項１〜４のいずれか１項記載の方法。
  6. 前記はんだバンプと接着フィルムとからなる平坦な表面を配線板上に配置する前に、前記配線板の接続すべき部分にフラックスを塗布する工程を含む、請求項１〜５のいずれか１項記載の方法。
  7. バンプアレイパッケージを配線板に接続する工程ははんだリフローオーブン中で行なわれる、請求項１〜６のいずれか１項記載の方法。
  8. はんだバンプの各々の先端が部分的に平坦化して表面に露出した状態となっており、そのため、各はんだバンプと接着フィルムとからなる平坦な表面を有する、接着フィルム付きバンプアレイパッケージ。
  9. はんだボールのバンプの高さがもとの高さの５０〜９０％の高さにまで押し潰されて先端が部分的に平坦化されている、請求項８記載の接着フィルム付きバンプアレイパッケージ。
  10. 半導体チップの入出力端子として複数のはんだバンプを平面状に有するバンプアレイパッケージを用意し、前記バンプアレイパッケージのはんだバンプを有する面に対して、熱流動性でかつ熱硬化性の接着フィルムを配置すること、前記接着フィルムが流動するには十分な温度であるが、前記接着フィルムの硬化を完了させるには不十分な温度であって、かつ、前記はんだの融解温度よりも低い温度において、平坦な表面を有する板状体で前記接着フィルムを加圧することにより得られる、請求項８又は９記載の接着フィルム付きバンプアレイパッケージ。
JP2004318225A 2004-11-01 2004-11-01 半導体パッケージのプリント配線板への接続方法 Pending JP2006128567A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2004318225A JP2006128567A (ja) 2004-11-01 2004-11-01 半導体パッケージのプリント配線板への接続方法
PCT/US2005/037287 WO2006049853A2 (en) 2004-11-01 2005-10-14 Method of connecting a semiconductor package to a printed wiring board
US11/577,921 US20090127692A1 (en) 2004-11-01 2005-10-14 Method of connecting a semiconductor package to a printed wiring board
KR1020077012273A KR20070084607A (ko) 2004-11-01 2005-10-14 인쇄 회로 기판에 반도체 패키지를 접속하는 방법
EP05812409A EP1810325A2 (en) 2004-11-01 2005-10-14 Method of connecting a semiconductor package to a printed wiring board
CNB2005800382096A CN100550329C (zh) 2004-11-01 2005-10-14 将半导体封装连接到印刷线路板上的方法
TW094137985A TW200620513A (en) 2004-11-01 2005-10-28 Method of connecting a semiconductor package to a printed wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004318225A JP2006128567A (ja) 2004-11-01 2004-11-01 半導体パッケージのプリント配線板への接続方法

Publications (2)

Publication Number Publication Date
JP2006128567A true JP2006128567A (ja) 2006-05-18
JP2006128567A5 JP2006128567A5 (ja) 2007-12-06

Family

ID=36216812

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004318225A Pending JP2006128567A (ja) 2004-11-01 2004-11-01 半導体パッケージのプリント配線板への接続方法

Country Status (7)

Country Link
US (1) US20090127692A1 (ja)
EP (1) EP1810325A2 (ja)
JP (1) JP2006128567A (ja)
KR (1) KR20070084607A (ja)
CN (1) CN100550329C (ja)
TW (1) TW200620513A (ja)
WO (1) WO2006049853A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008136352A1 (ja) * 2007-04-27 2008-11-13 Sumitomo Bakelite Company Limited 半導体ウエハーの接合方法および半導体装置の製造方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5336700B2 (ja) * 2006-11-30 2013-11-06 ローム株式会社 半導体装置およびそれを用いた電子機器
US9024455B2 (en) 2010-05-26 2015-05-05 Hitachi Chemical Company, Ltd. Semiconductor encapsulation adhesive composition, semiconductor encapsulation film-like adhesive, method for producing semiconductor device and semiconductor device
KR100891537B1 (ko) * 2007-12-13 2009-04-03 주식회사 하이닉스반도체 반도체 패키지용 기판 및 이를 갖는 반도체 패키지
JP5662855B2 (ja) * 2011-03-25 2015-02-04 株式会社日立製作所 プリント基板の製造装置および製造方法
JP5864367B2 (ja) * 2011-06-16 2016-02-17 日東電工株式会社 蛍光接着シート、蛍光体層付発光ダイオード素子、発光ダイオード装置およびそれらの製造方法
JP5970071B2 (ja) 2011-09-30 2016-08-17 インテル・コーポレーション デバイス構造の製造方法および構造
US8815706B2 (en) * 2012-01-20 2014-08-26 Infineon Technologies Ag Methods of forming semiconductor devices
US9472531B2 (en) 2015-02-06 2016-10-18 Semigear, Inc. Device packaging facility and method, and device processing apparatus utilizing phthalate
US9824998B2 (en) 2015-02-06 2017-11-21 Semigear, Inc. Device packaging facility and method, and device processing apparatus utilizing DEHT
KR102476430B1 (ko) * 2015-12-08 2022-12-09 린텍 가부시키가이샤 다이싱 시트 및 다이싱 시트의 제조 방법
CN108307591A (zh) * 2017-01-13 2018-07-20 奥特斯奥地利科技与***技术有限公司 通过在安装于部件承载件材料之前用附着物覆盖部件制造的部件承载件
CN109047965B (zh) * 2018-09-20 2021-02-19 北京机械设备研究所 一种多管脚封装器件的焊接工装及其使用方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01263112A (ja) * 1988-04-15 1989-10-19 Fujitsu Ltd 半導体封止用エポキシ樹脂組成物
JPH11289033A (ja) * 1998-04-03 1999-10-19 Toshiba Corp 液状エポキシ樹脂組成物および樹脂封止型半導体装置
JPH11307586A (ja) * 1998-04-23 1999-11-05 Matsushita Electric Works Ltd 半導体装置とその製造方法、実装方法および用途
JP2000040711A (ja) * 1998-07-23 2000-02-08 Sony Corp 樹脂封止型半導体装置とその製造方法
JP2000311923A (ja) * 1999-02-22 2000-11-07 Mitsubishi Electric Corp 半導体装置の製造方法および半導体装置
JP2001326246A (ja) * 2000-05-12 2001-11-22 Mitsui Chemicals Inc 半導体チップをプリント配線基板に装着する方法及びその方法の実施に用いる装着用シート
JP2001526464A (ja) * 1997-12-08 2001-12-18 ミネソタ マイニング アンド マニュファクチャリング カンパニー Ｚ軸の電気的接続を行う方法および装置
JP2002118148A (ja) * 2000-10-11 2002-04-19 Mitsui Chemicals Inc プリント配線基板に半導体チップを装着する方法及びその方法の実施に用いる装着用シート

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5128746A (en) * 1990-09-27 1992-07-07 Motorola, Inc. Adhesive and encapsulant material with fluxing properties
US5543585A (en) * 1994-02-02 1996-08-06 International Business Machines Corporation Direct chip attachment (DCA) with electrically conductive adhesives
US5932682A (en) * 1995-12-19 1999-08-03 International Business Machines Corporation Cleavable diepoxide for removable epoxy compositions
JP2001510944A (ja) * 1997-07-21 2001-08-07 アギラ テクノロジーズ インコーポレイテッド 半導体フリップチップ・パッケージおよびその製造方法
US6228678B1 (en) * 1998-04-27 2001-05-08 Fry's Metals, Inc. Flip chip with integrated mask and underfill
US6265776B1 (en) * 1998-04-27 2001-07-24 Fry's Metals, Inc. Flip chip with integrated flux and underfill
US6746896B1 (en) * 1999-08-28 2004-06-08 Georgia Tech Research Corp. Process and material for low-cost flip-chip solder interconnect structures
US6518675B2 (en) * 2000-12-29 2003-02-11 Samsung Electronics Co., Ltd. Wafer level package and method for manufacturing the same
US6624216B2 (en) * 2002-01-31 2003-09-23 National Starch And Chemical Investment Holding Corporation No-flow underfill encapsulant
US6869832B2 (en) * 2003-02-07 2005-03-22 Lockheed Martin Corporation Method for planarizing bumped die
EP1557880A1 (en) * 2004-01-21 2005-07-27 Nitto Denko Corporation Resin composition for encapsulating semiconductor

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01263112A (ja) * 1988-04-15 1989-10-19 Fujitsu Ltd 半導体封止用エポキシ樹脂組成物
JP2001526464A (ja) * 1997-12-08 2001-12-18 ミネソタ マイニング アンド マニュファクチャリング カンパニー Ｚ軸の電気的接続を行う方法および装置
JPH11289033A (ja) * 1998-04-03 1999-10-19 Toshiba Corp 液状エポキシ樹脂組成物および樹脂封止型半導体装置
JPH11307586A (ja) * 1998-04-23 1999-11-05 Matsushita Electric Works Ltd 半導体装置とその製造方法、実装方法および用途
JP2000040711A (ja) * 1998-07-23 2000-02-08 Sony Corp 樹脂封止型半導体装置とその製造方法
JP2000311923A (ja) * 1999-02-22 2000-11-07 Mitsubishi Electric Corp 半導体装置の製造方法および半導体装置
JP2001326246A (ja) * 2000-05-12 2001-11-22 Mitsui Chemicals Inc 半導体チップをプリント配線基板に装着する方法及びその方法の実施に用いる装着用シート
JP2002118148A (ja) * 2000-10-11 2002-04-19 Mitsui Chemicals Inc プリント配線基板に半導体チップを装着する方法及びその方法の実施に用いる装着用シート

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008136352A1 (ja) * 2007-04-27 2008-11-13 Sumitomo Bakelite Company Limited 半導体ウエハーの接合方法および半導体装置の製造方法
US8039305B2 (en) 2007-04-27 2011-10-18 Sumitomo Bakelite Company, Ltd. Method for bonding semiconductor wafers and method for manufacturing semiconductor device

Also Published As

Publication number Publication date
CN100550329C (zh) 2009-10-14
WO2006049853A3 (en) 2006-08-24
CN101103449A (zh) 2008-01-09
KR20070084607A (ko) 2007-08-24
TW200620513A (en) 2006-06-16
WO2006049853A2 (en) 2006-05-11
EP1810325A2 (en) 2007-07-25
US20090127692A1 (en) 2009-05-21

Similar Documents

Publication Publication Date Title
US20090127692A1 (en) Method of connecting a semiconductor package to a printed wiring board
JP5191627B2 (ja) フィルム状接着剤およびこれを用いた半導体装置の製造方法
KR20000062333A (ko) 반도체 장치의 제법
JP2007500455A (ja) 予備適用アンダーフィル封入剤の使用方法
KR101712046B1 (ko) 언더필재, 및 이것을 사용한 반도체 장치의 제조 방법
WO2006118033A1 (ja) シート状アンダーフィル材および半導体装置の製造方法
TWI637021B (zh) 底部塡充材料及使用其之半導體裝置的製造方法
JP4449325B2 (ja) 半導体用接着フィルム、半導体装置、及び半導体装置の製造方法。
JP2006216758A (ja) プリント回路基板の接続方法
US20170221787A1 (en) Underfill material and method for manufacturing semiconductor device using the same
JP2009242508A (ja) 接着剤及び接合体
TWI649842B (zh) 底部塡充材料及使用其之半導體裝置的製造方法
JP2005264109A (ja) フィルム状接着剤およびこれを用いた半導体装置の製造方法
JPH10335389A (ja) 半導体装置およびそれに用いるシート状封止材料
JP2001223227A (ja) 半導体封止用樹脂組成物および半導体装置
JP2003049145A (ja) 半導体装置用接着剤組成物およびそれを用いた半導体装置用接着シート
JP5712884B2 (ja) フィルム状接着剤およびこれを用いた半導体装置の製造方法
JP2000302841A (ja) エポキシ樹脂組成物
JP2003142529A (ja) 接着フィルム、それを用いた半導体パッケージまたは半導体装置、および半導体パッケージまたは半導体装置の製造方法
JP2008085264A (ja) 半導体装置
JP5912611B2 (ja) フィルム状接着剤
WO2000049087A1 (en) Epoxy resin composition
JP5925460B2 (ja) フィルム状接着剤およびこれを用いた半導体装置の製造方法
JP4876882B2 (ja) フリップチップ実装方法
JP2021093412A (ja) アンダーフィル用のシート状樹脂組成物、及びそれを用いた半導体装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071023

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071023

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100723

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100803

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110104