JP2006128288A - 成膜方法、半導体装置の製造方法、半導体装置、プログラムおよび記録媒体 - Google Patents

成膜方法、半導体装置の製造方法、半導体装置、プログラムおよび記録媒体 Download PDF

Info

Publication number
JP2006128288A
JP2006128288A JP2004312497A JP2004312497A JP2006128288A JP 2006128288 A JP2006128288 A JP 2006128288A JP 2004312497 A JP2004312497 A JP 2004312497A JP 2004312497 A JP2004312497 A JP 2004312497A JP 2006128288 A JP2006128288 A JP 2006128288A
Authority
JP
Japan
Prior art keywords
film
film forming
gas
substrate
processed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004312497A
Other languages
English (en)
Other versions
JP2006128288A5 (ja
Inventor
Yasuhiko Kojima
康彦 小島
直樹 ▲吉▼井
Naoki Yoshii
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2004312497A priority Critical patent/JP2006128288A/ja
Priority to KR1020077009588A priority patent/KR100889401B1/ko
Priority to US11/718,100 priority patent/US7846839B2/en
Priority to PCT/JP2005/018287 priority patent/WO2006046386A1/ja
Priority to CNB2005800371462A priority patent/CN100477119C/zh
Priority to KR1020087027067A priority patent/KR100922905B1/ko
Publication of JP2006128288A publication Critical patent/JP2006128288A/ja
Publication of JP2006128288A5 publication Critical patent/JP2006128288A5/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C23C16/0281—Deposition of sub-layers, e.g. to promote the adhesion of the main coating of metallic sub-layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】 半導体装置のＣｕ拡散防止膜とＣｕ配線との密着力を良好とし、半導体装置の信頼性を良好とする。
【解決手段】 被処理基板上にＣｕ膜を成膜する成膜方法であって、前記被処理基板上に形成されたＣｕ拡散防止膜上に密着膜を形成する第１の工程と、前記密着膜上にＣｕ膜を成膜する第２の工程と、を有し、前記密着膜はＰｄを含むことを特徴とする成膜方法。
【選択図】 図１

Description

本発明は、被処理基板上のＣｕ拡散防止膜上にＣｕ膜を形成する成膜方法と、これを用いた半導体装置の製造方法および半導体装置、また当該成膜方法を動作させるプログラム、および当該プログラムを記録した記憶媒体に関する。
近年、半導体装置の高性能化に伴い、半導体デバイスの高集積化が進んで微細化の要求が著しくなっており、配線ルールは０．１μｍ以下の領域へと開発が進んでいる。また、配線材料は配線遅延の影響の少ない、抵抗値の低いＣｕが用いられている。
そのため、Ｃｕ成膜技術と微細配線技術の組み合わせが、近年の微細化した多層配線技術の重要なキーテクノロジーとなっている。
例えば、半導体装置などの配線に、Ｃｕ配線を用いる場合には、Ｃｕ配線の周囲に形成された絶縁層中にＣｕが拡散してしまう懸念があるため、Ｃｕ配線と絶縁層の間にＣｕ拡散防止膜（またはバリア膜、下地膜などと呼ばれる場合も有る）を形成することが一般的となっている。
特開２００４−１９３４９９号公報
しかし、この場合、Ｃｕ配線は、従来用いられてきたＣｕ拡散防止膜、例えばＴａ膜やＴａＮ膜などとの密着性が悪く、Ｃｕ配線とＣｕ拡散防止膜の間で剥離が生じる場合があり、例えば半導体装置の信頼性の低下などの問題が生じていた。
また、例えば、半導体装置の製造工程において、膜剥がれの他にも、特に熱工程後にＣｕの凝集が生じる場合があり、また、このように密着性が悪く、凝集が生じる状態で形成されたＣｕ配線では、Ｃｕ配線中を流れる電流密度が高くなった場合に、電子の界面拡散に起因するエレクトロマイグレーションによる配線の劣化が生じ、またストレスマイグレーションによって配線劣化、または破損してしまう懸念が生じていた。
このため、例えばＣｕ拡散防止膜とＣｕ配線との間にＲｕよりなる密着膜を形成する方法が試みられているが、Ｃｕ拡散防止膜とＣｕ配線との間で充分な密着力を保持するには至っておらず、またＣｕの凝集性の改善も充分ではなく、実用レベルには達していない。
そこで、本発明では上記の問題を解決した、新規で有用な成膜方法と、これを用いた半導体装置の製造方法および半導体装置、また当該成膜方法を動作させるプログラム、および当該プログラムを記録した記憶媒体を提供することを目的としている。
本発明の具体的な課題は、Ｃｕ拡散防止膜とＣｕ配線との密着力を良好とする成膜方法と、これを用いた半導体装置の製造方法および半導体装置、また当該成膜方法を動作させるプログラム、および当該プログラムを記録した記憶媒体を提供することである。
本発明は上記の課題を解決するために、
請求項１に記載したように、
被処理基板上にＣｕ膜を成膜する成膜方法であって、
前記被処理基板上に形成されたＣｕ拡散防止膜上に密着膜を形成する第１の工程と、
前記密着膜上に前記Ｃｕ膜を成膜する第２の工程と、を有し、
前記密着膜はＰｄを含むことを特徴とする成膜方法により、また、
請求項２に記載したように、
前記密着膜は、Ｃｕを含むことを特徴とする請求項１記載の成膜方法により、また、
請求項３に記載したように、
前記Ｃｕ拡散防止膜は、前記被処理基板上に形成された絶縁膜を覆うように形成されていることを特徴とする請求項１または２記載の成膜方法により、また、
請求項４に記載したように、
前記絶縁膜にはパターン形状が形成されており、前記Ｃｕ拡散防止膜は当該パターン形状にそって形成されていることを特徴とする請求項３記載の成膜方法により、また、
請求項５に記載したように、
前記密着膜は、ＰＶＤ法により成膜されることを特徴とする請求項１乃至４のうち、いずれか１項記載の成膜方法により、また、
請求項６に記載したように、
前記密着膜は、成膜ガスと還元ガスを用いたＣＶＤ法により成膜されることを特徴とする請求項１乃至４のうち、いずれか１項記載の成膜方法により、また、
請求項７に記載したように、
前記成膜ガスは、Ｐｄ（ｈｆａｃ）２、（Ｃ５Ｈ５）Ｐｄ（ａｌｌｙｌ）、およびＰｄ（ａｌｌｙｌ）２のいずれかであることを特徴とする請求項６記載の成膜方法により、また、
請求項８に記載したように、
前記第１の工程は、
前記被処理基板上に成膜ガスを供給する成膜ガス工程と、
前記被処理基板上から当該成膜ガスを除去する成膜ガス除去工程と、
前記被処理基板上に還元ガスを供給する還元ガス工程と、
前記被処理基板上から当該還元ガスを除去する還元ガス除去工程と、を有することを特徴とする請求項１乃至４のうち、いずれか１項記載の成膜方法により、また、
請求項９に記載したように、
前記成膜ガスは、Ｐｄ（ｈｆａｃ）２、（Ｃ５Ｈ５）Ｐｄ（ａｌｌｙｌ）、およびＰｄ（ａｌｌｙｌ）２のいずれかであることを特徴とする請求項８記載の成膜方法により、また、
請求項１０に記載したように、
前記還元ガスは、プラズマ励起して用いられることを特徴とする請求項８または９記載の成膜方法により、また、
請求項１１に記載したように、
前記第２の工程は、
前記被処理基板上にＣｕ成膜ガスを供給するＣｕ成膜ガス工程と、
前記被処理基板上から当該Ｃｕ成膜ガスを除去するＣｕ成膜ガス除去工程と、
前記被処理基板上にＣｕ還元ガスを供給するＣｕ還元ガス工程と、
前記被処理基板上から当該Ｃｕ還元ガスを除去するＣｕ還元ガス除去工程と、を有することを特徴とする、請求項１乃至１０のうち、いずれか１項記載の成膜方法により、また、
請求項１２に記載したように、
前記Ｃｕ成膜ガスは、Ｃｕ（ｈｆａｃ）２、Ｃｕ（ａｃａｃ）2、Ｃｕ（ｄｐｍ）2、Ｃｕ（ｄｉｂｍ）2、Ｃｕ（ｉｂｐｍ）2、Ｃｕ（ｅｄｍｄｄ）２、Ｃｕ（ｈｆａｃ）ＴＭＶＳ、および、Ｃｕ（ｈｆａｃ）ＣＯＤよりなる群より選択されることを特徴とする請求項１１記載の成膜方法により、また、
請求項１３に記載したように、
前記Ｃｕ還元ガスは、プラズマ励起して用いられることを特徴とする請求項１１または１２項記載の成膜方法により、また、
請求項１４に記載したように、
Ｃｕ配線部を有する半導体装置の製造方法であって、
被処理基板上の絶縁層に形成されたパターン形状にそって形成されたＣｕ拡散防止膜上に、密着膜を形成する第１の工程と、
前記密着膜上に前記Ｃｕ配線部を形成する第２の工程と、を有し、
前記密着膜はＰｄを含むことを特徴とする半導体装置の製造方法により、また、
請求項１５に記載したように、
前記密着膜は、Ｃｕを含むことを特徴とする請求項１４記載の半導体装置の製造方法により、また、
請求項１６に記載したように、
前記密着膜は、ＰＶＤ法により成膜されることを特徴とする請求項１４または１５記載の半導体装置の製造方法により、また、
請求項１７に記載したように、
前記密着膜は、成膜ガスと還元ガスを用いたＣＶＤ法により成膜されることを特徴とする請求項１４または１５記載の半導体装置の製造方法により、また、
請求項１８に記載したように、
前記成膜ガスは、Ｐｄ（ｈｆａｃ）２、（Ｃ５Ｈ５）Ｐｄ（ａｌｌｙｌ）、およびＰｄ（ａｌｌｙｌ）２のいずれかであることを特徴とする請求項１７記載の半導体装置の製造方法により、また、
請求項１９に記載したように、
前記第１の工程は、
前記被処理基板上に成膜ガスを供給する成膜ガス工程と、
前記被処理基板上から当該成膜ガスを除去する成膜ガス除去工程と、
前記被処理基板上に還元ガスを供給する還元ガス工程と、
前記被処理基板上から当該還元ガスを除去する還元ガス除去工程と、を有することを特徴とする請求項１４または１５記載の半導体装置の製造方法により、また、
請求項２０に記載したように、
前記成膜ガスは、Ｐｄ（ｈｆａｃ）２、（Ｃ５Ｈ５）Ｐｄ（ａｌｌｙｌ）、およびＰｄ（ａｌｌｙｌ）２のいずれかであることを特徴とする請求項１９記載の半導体装置の製造方法により、また、
請求項２１に記載したように、
前記還元ガスは、プラズマ励起して用いられることを特徴とする請求項１９また２０記載の半導体装置の製造方法により、また、
請求項２２に記載したように、
前記第２の工程は、
前記被処理基板上にＣｕ成膜ガスを供給するＣｕ成膜ガス工程と、
前記被処理基板上から当該Ｃｕ成膜ガスを除去するＣｕ成膜ガス除去工程と、
前記被処理基板上にＣｕ還元ガスを供給するＣｕ還元ガス工程と、
前記被処理基板上から当該Ｃｕ還元ガスを除去するＣｕ還元ガス除去工程と、を有することを特徴とする、請求項１４乃至２１のうち、いずれか１項記載の半導体装置の製造方法により、また、
請求項２３に記載したように、
前記Ｃｕ成膜ガスは、Ｃｕ（ｈｆａｃ）２、Ｃｕ（ａｃａｃ）2、Ｃｕ（ｄｐｍ）2、Ｃｕ（ｄｉｂｍ）2、Ｃｕ（ｉｂｐｍ）2、Ｃｕ（ｅｄｍｄｄ）２、Ｃｕ（ｈｆａｃ）ＴＭＶＳ、および、Ｃｕ（ｈｆａｃ）ＣＯＤよりなる群より選択されることを特徴とする請求項２２記載の半導体装置の製造方法により、また、
請求項２４に記載したように、
前記Ｃｕ還元ガスは、プラズマ励起して用いられることを特徴とする請求項２２または２３記載の半導体装置の製造方法により、また、
請求項２５に記載したように、
被処理基板上に形成された絶縁層と、
前記絶縁層中に形成されたＣｕ配線部と、
前記絶縁層と前記Ｃｕ配線部の間に形成されたＣｕ拡散防止膜と、を有する半導体装置であって、
前記Ｃｕ配線部と前記Ｃｕ拡散防止膜の間にＰｄを含む密着膜を有することを特徴とする半導体装置により、また、
請求項２６に記載したように、
前記密着膜は、Ｃｕを含むことを特徴とする請求項２５記載の半導体装置により、また、
請求項２７に記載したように、
前記Ｃｕ拡散防止膜は、Ｔａ、ＴａＮ、ＴａＣＮｘ、Ｗ、ＷＮ、ＷＣＮｘ、ＴｉＮ、ＴａＳｉＮ、およびＴｉＳｉＮよりなる群より選択されるいずれかの材料を含むことを特徴とする請求項２５または２６記載の半導体装置により、また、
請求項２８に記載したように、
前記絶縁層は、シリコン酸化膜、フッ素添加シリコン酸化膜、ＳｉＯＣ膜、有機高分子膜、および多孔質膜のいずれかを含むことを特徴とする請求項２５乃至２７のうち、いずれか１項記載の半導体装置により、また、
請求項２９に記載したように、
被処理基板上に形成されたＣｕ拡散防止膜とＣｕ配線部との間に、Ｐｄを含む密着膜を形成する、成膜装置による成膜方法をコンピュータに動作させるプログラムであって、
前記被処理基板上に成膜ガスを供給する成膜ガス工程と、
前記被処理基板上から当該成膜ガスを除去する成膜ガス除去工程と、
前記被処理基板上に還元ガスを供給する還元ガス工程と、
前記被処理基板上から当該還元ガスを除去する還元ガス除去工程と、を有することを特徴とするプログラムにより、また、
請求項３０に記載したように、
前記成膜ガスは、Ｐｄ（ｈｆａｃ）２、（Ｃ５Ｈ５）Ｐｄ（ａｌｌｙｌ）、およびＰｄ（ａｌｌｙｌ）２のいずれかであることを特徴とする請求項２９記載のプログラムにより、また、
請求項３１に記載したように、
前記還元ガスは、プラズマ励起して用いられることを特徴とする請求項２９または３０記載のプログラムにより、また、
請求項３２に記載したように、
請求項２９乃至３１のうち、いずれか１項記載のプログラムを記憶した記録媒体により、また、
請求項３３に記載したように、
被処理基板上に形成されたＣｕ拡散防止膜とＣｕ配線部との間に、Ｐｄを含む密着膜を形成する、成膜装置であって、
前記被処理基板上に成膜ガスを供給する成膜ガス工程と、
前記被処理基板上から当該成膜ガスを除去する成膜ガス除去工程と、
前記被処理基板上に還元ガスを供給する還元ガス工程と、
前記被処理基板上から当該還元ガスを除去する還元ガス除去工程と、を実行する制御装置を備えた成膜装置により、解決する。
本発明によれば、半導体装置のＣｕ拡散防止膜とＣｕ配線との密着力を良好とすることが可能となり、半導体装置の信頼性を良好とすることが可能となる。
次に、本発明の実施の形態に関して図面に基づき、以下に説明する。
図１は、本発明の実施例１による成膜方法を示すフローチャートである。
図１を参照するに、まず、処理が開始されると、ステップ１（図中Ｓ１と表記、以下同様）において被処理基板上に形成された、Ｃｕ拡散防止膜上に、密着膜を形成する。例えば、当該Ｃｕ拡散防止膜は、被処理基板上に形成された絶縁層のパターニング形状にそって形成されている。当該密着膜は、Ｃｕ拡散防止膜と密着性が良好であって、さらに後の工程で形成される、Ｃｕ膜との密着性が良好である特徴を有している。
次に、ステップ２で、前記ステップ１で形成された密着膜上にＣｕ膜を形成し、例えばＣｕ配線を形成する。本ステップでＣｕ膜を形成してＣｕ配線を形成した後、必要に応じて、例えばＣＭＰ（化学機機械研磨）工程や、さらにＣＭＰ工程後にさらに上層の配線構造を形成するなどの工程を実施して、例えば多層配線構造を有する半導体装置を形成する。
前記密着膜を構成する材料としては、Ｒｕを用いる場合があったが、Ｃｕ拡散防止膜とＣｕ膜との密着性を充分に改善するには至らず、またＣｕの凝集を充分に抑制することが困難となっていた。
そこで、本実施例による成膜方法では、密着膜にＰｄを含む膜を用いている。密着膜がＰｄを含むようにすると、おもに密着膜とＣｕの界面近傍において、活性な金属であるＰｄとＣｕとの合金化が促進し、その結果当該密着膜とＣｕの密着性が良好となると考えられる。また、密着膜に、特にＰｄを用いた場合には、他の材料を用いた場合に比べてより密着性が良好となることが本発明の発明者により、見出された。この場合、Ｃｕの凝集が抑制され、エレクトロマイグレーション、ストレスマイグレーションが抑制されると考えられる。
また、本実施例による成膜方法を用いた場合、Ｃｕ拡散防止膜の表面がＰｄを含む密着膜で保護されるため、例えばＣｕ配線を形成する前に被処理基板が酸素を含む雰囲気に曝された場合に、Ｃｕ拡散防止膜の酸化を防止することが可能となる。例えば、Ｃｕ拡散防止膜にＴａを含む膜を用いた場合、Ｃｕ拡散防止膜が露出した状態で酸素を含む雰囲気に放置されるとＴａは容易に酸化され、Ｃｕ拡散防止膜上には、Ｔａの酸化物が形成されてしまう。Ｔａの酸化物は、Ｃｕ膜との密着性が悪く、Ｃｕ膜を形成した場合に剥離の原因となってしまう懸念があり、またＴａの酸化物が形成されることでＣｕ拡散防止膜の比抵抗が増大する場合がある。
一方、Ｐｄを含む密着膜は、例えばＴａと比べると酸化されにくく、また、仮に酸化された場合でも、Ｐｄの酸化物はＴａの酸化物に比べて比抵抗が小さいため、密着膜を含むＣｕ拡散防止膜の比抵抗の増大が抑制され、デバイス特性の劣化が抑制される効果を奏する。
次に、本実施例による成膜方法を用いて、半導体装置を製造する一例を以下に示す。
図２（Ａ）〜（Ｃ）、図３（Ｄ）〜（Ｅ）は、図１に示した成膜方法を用いて半導体装置を製造する一例を、手順を追って示したものである。
まず、図２（Ａ）を参照するに、シリコンからなる半導体基板（被処理基板）上に形成されたＭＯＳトランジスタなどの素子（図示せず）を覆うように絶縁膜、例えばシリコン酸化膜１０１が形成されている。当該素子に電気的に接続されている、例えばタングステンからなる配線層（図示せず）と、これに接続された、例えばＣｕからなる配線層１０２が形成されている。
また、前記シリコン酸化膜１０１上には、配線層１０２を覆うように、第１の絶縁層１０３が形成されている。前記絶縁層１０３には、パターン形状である、例えば溝部１０４ａおよびホール部１０４ｂが形成されている。前記溝部１０４ａおよびホール部１０４ｂには、Ｃｕにより形成された、トレンチ配線とビア配線からなる配線部１０４が形成され、これが前述の配線層１０２と電気的に接続された構成となっている。
また、前記第１の絶縁層１０３と前記配線部１０４の間には、当該第１の絶縁層１０３の側にはＣｕ拡散防止膜１０４Ａが、また前記配線部１０４の側にはＰｄを含む密着膜１０４Ｂが形成されている。前記Ｃｕ拡散防止膜１０４Ａは、前記配線部１０４から前記第１の絶縁層１０３へＣｕが拡散するのを防止する機能を有する。さらに、前記配線部１０４および前記第１の絶縁層１０３の上を覆うように第２の絶縁層１０６が形成されている。本実施例では、前記第２の絶縁層１０６に、本発明による成膜方法を適用して、密着膜およびＣｕ膜を形成する方法を示す。なお、前記配線部１０４と前記密着膜１０４Ｂに関しても、以下に示す実施例に記載した方法で同様に形成することが可能である。
図２（Ｂ）に示す工程では、前記第２の絶縁層１０６に、パターン形状、例えば、溝部１０７ａおよびホール部１０７ｂを、例えばドライエッチング法などによって形成する。
次に図２（Ｃ）に示す工程において、前記溝部１０７ａおよび前記ホール部１０７ｂの内壁面にそって前記第２の絶縁層１０６上、および前記配線部１０４の露出面に、Ｃｕ拡散防止膜１０７Ａの成膜を行う。前記Ｃｕ拡散防止膜１０７Ａは、例えばこの場合ＴａＮ膜よりなり、例えばスパッタ法などの方法により、形成することが可能である。
次に、図３（Ｄ）に示す工程において、前記溝部１０７ａおよび前記ホール部１０７ｂの内壁面にそって、前記Ｃｕ拡散防止膜１０７Ａ上に、例えばスパッタ法などのＰＶＤ法により、Ｐｄを含む密着膜１０７Ｂを形成する。また、当該密着膜１０７Ｂは、Ｐｄに加えて、Ｃｕを含むようにしてもよく、当該密着膜１０７ＢがＰｄとＣｕとを含むと、さらに当該密着膜１０７Ｂと当該密着膜１０７Ｂ上に形成される後述するＣｕ配線部との密着性が良好となる。
また、当該密着膜１０７Ｂは、様々な成膜方法で形成することが可能であり、ＰＶＤ法のほかにＣＶＤ法、被処理基板上に複数のガスを交互に供給する方法（このような成膜方法をＡＬＤ法、Atomic Layer Deposition法と呼ぶ場合もある）などによって形成することが可能である。このような前記密着膜１０７Ｂを形成する装置や具体的な成膜方法の詳細に関しては図４以下で後述する。
次に図３（Ｅ）に示す工程において、Ｃｕ膜を成膜し、前記溝部１０７ａおよび前記ホール部１０７ｂを含む、前記密着膜１０７Ｂの上に、前記溝部１０７ａおよび前記ホール部１０７ｂを埋設するようにして、Ｃｕよりなる配線部１０７を形成する。また、当該配線部１０７は、様々な成膜方法で形成することが可能であり、ＰＶＤ法やＣＶＤ法、被処理基板上に複数のガスを交互に供給する方法（ＡＬＤ法）、もしくは、メッキ法によって、またはこれらのいずれかの方法を組み合わせることによって形成することが可能である。
この場合、前記密着膜１０７Ｂ上に、まずシード層となるＣｕ膜を形成し、次に当該シード層上にＣｕ膜を埋設するようにして形成する方法がある。また、シード層を形成せずにＣｕ膜を埋設するようにして形成する方法もある。
また、当該シード層を形成する方法としては、例えばＰＶＤ法を用いることが可能であり、またＣＶＤ法を用いた場合にはカバレッジが良好となり好適であり、また被処理基板上に複数のガスを交互に供給する方法（ＡＬＤ法）を用いた場合にはカバレッジがさらに良好となり、さらに好適である。また、当該シード層を形成した後にＣｕ膜を埋設するように形成する方法としては、例えば、ＰＶＤ法、ＣＶＤ法、被処理基板上に複数のガスを交互に供給する方法（ＡＬＤ法）の他に、メッキ法を用いることも可能である。また、シード層を形成せずに、Ｃｕ膜を埋設するようにして形成する方法を用いる場合、ＰＶＤ法、ＣＶＤ法、被処理基板上に複数のガスを交互に供給する方法（ＡＬＤ法）のいずれかの方法を用いることが可能である。
従来は、Ｃｕ拡散防止膜とＣｕ膜の密着性が悪いという問題があったが、本実施例では当該問題を解決し、Ｃｕよりなる配線部の剥離の可能性が低く、信頼性の高い多層配線構造を形成することが可能となり、信頼性の高い半導体装置を形成することが可能となる。
また、本工程の後に、さらに前記第２の絶縁層１０６の上部に第２＋ｎ（ｎは自然数）の絶縁層を形成し、それぞれの絶縁層に本発明による成膜方法を適用してＣｕよりなる配線部などを形成することが可能である。
また、本実施例では、Ｃｕ拡散防止膜にはＴａＮからなる積層膜を用いているが、これに限定されるものではなく、様々なＣｕ拡散防止膜を用いることが可能であり、例えば、Ｔａ、ＴａＮ、ＴａＣＮｘ、Ｗ、ＷＮ、ＷＣＮｘ、ＴｉＮ、ＴａＳｉＮ、およびＴｉＳｉＮよりなる群より選択されるいずれかの材料を含む膜や、またはこれらの積層膜などを組み合わせてＣｕ拡散防止膜として用いることが可能である。これらのＣｕ拡散防止膜を用いた場合に、本実施例によるＰｄを含む密着膜は、Ｃｕ配線部と当該Ｃｕ拡散防止膜の密着力を良好とする効果を奏する。
また、前記第１の絶縁層１０３または前記第２の絶縁層１０６には、様々な材料を用いることが可能であり、例えば、シリコン酸化膜（ＳｉＯ２膜）、フッ素添加シリコン酸化膜（ＳｉＯＦ膜）、ＳｉＣＯ膜、ポリマー膜などの有機高分子膜、またはこれらの膜を多孔質とした多孔質膜（ポーラス膜）などを用いることが可能である。
次に、前記密着膜１０７Ｂを成膜する成膜装置の例について、図４〜図５に基づき、説明する。
図４は、本実施例による密着膜を成膜することが可能な成膜装置の一例である、ＣＶＤ成膜装置１０を模式的に示した図である。
図４を参照するに、ＣＶＤ成膜装置１０は、例えば、上部が開口した、略円筒形の処理容器１１と、当該処理容器１１の開口部を塞ぐように、当該処理容器１１上に設置された、例えば、いわゆるシャワーヘッド構造を有する供給部１３を有している。
前記処理容器１１と前記供給部１３によって画成される、前記処理容器１１内部の空間である処理空間１１Ａの底部には、例えば半導体ウェハなどの被処理基板Ｗを保持する保持台１２が設置されている。前記保持台１２は、例えばヒータなどの加熱手段１２Ａを有し、被処理基板を加熱する構造となっている。
前記処理容器１１の底部には、排気口１１Ｂに接続された、例えば真空ポンプなどの排気手段１４が設置され、前記処理空間を排気することが可能に構成され、前記処理空間は、例えば、減圧状態となるように排気される。
前記供給部１３には、バルブ１５Ａが付された供給ライン１５が接続され、さらに当該供給ライン１５には、バルブ１６Ａが付され、成膜ガス源１６Ｂに接続された成膜ガス供給ライン１６と、バルブ１７Ａが付され、還元ガス源１７Ｂに接続された還元ガスライン１７とがそれぞれ接続されている。
例えば、前記処理空間１１Ａに成膜ガスを供給する場合には、前記バルブ１６Ａ、１５Ａを開放して、前記成膜ガス源１６Ｂから前記供給部１３を介して成膜ガスを供給する。同様に、前記処理空間１１Ａに還元ガスを供給する場合には、前記バルブ１７Ａ，１５Ａを開放して、前記還元ガス源１７Ｂから前記供給部１３を介して還元ガスを供給する。
このようにして供給された成膜ガスと還元ガスが、加熱された被処理基板上で反応し、当該被処理基板上に密着膜を形成することが可能となる。
また、例えば、前記供給部１３や前記保持台１２には、高周波電力が印加されるようにしてもよい。
例えば、被処理基板上のＣｕ拡散防止膜上にＰｄを含む密着膜の一例として、例えば、Ｐｄ膜を形成する場合、前記成膜ガスとして、Ｐｄ（ｈｆａｃ）２、（Ｃ５Ｈ５）Ｐｄ（ａｌｌｙｌ）、およびＰｄ（ａｌｌｙｌ）２のいずれか、また、例えば還元ガスとしては、Ｈ２を用いることが可能である。また、ＣＶＤ成膜装置にて用いる成膜ガスは、常温・常圧では液体のものや固体のものを気化または昇華して用いることが可能であり、これらの成膜に係る原料をプリカーサと呼ぶ場合がある。
また、上記の成膜ガスと還元ガスを用いて形成されたＰｄ膜は、僅かな不純物（例えば僅かな有機物など）を含む場合もあるが、このような場合も含めて本実施例ではＰｄ膜と定義している。また、当該Ｐｄ膜に必要に応じて様々な添加物を添加して用いることも可能であるが、Ｃｕ配線部との密着力を確保するためには、密着膜はＰｄを主成分とすることが好ましい。
また、前記ＣＶＤ成膜装置１０の、成膜に係る動作は、図示を省略する記憶媒体とコンピュータを内蔵した制御装置１０Ｓにより、制御される。例えば、バルブ１５Ａ，１６Ａ，１７Ａなどの開閉や、前記加熱手段１２Ａの温度制御などの動作などは、前記制御装置１０Ｓによって制御される。
また、このようなＣＶＤ成膜装置は、例えばＣｕ拡散防止膜や、Ｃｕ膜を形成する場合にも用いることが可能である。
例えば、Ｃｕ膜を形成する場合には、成膜ガスとして、Ｃｕ（ｈｆａｃ）２、Ｃｕ（ａｃａｃ）2、Ｃｕ（ｄｐｍ）2、Ｃｕ（ｄｉｂｍ）2、Ｃｕ（ｉｂｐｍ）2、Ｃｕ（ｅｄｍｄｄ）２、Ｃｕ（ｈｆａｃ）ＴＭＶＳ、および、Ｃｕ（ｈｆａｃ）ＣＯＤよりなる群より選択されるいずれかを用いることが可能である。例えば前記ＣＶＤ装置１０では、Ｃｕ配線部を形成する場合に、シード層の形成や、シード層形成後の埋め込みに用いることが可能でありまたはシード層を形成する事無く埋め込みによりＣｕ配線部を形成することもできる。
次に、図５には、本実施例による密着膜を成膜することが可能な成膜装置の一例である、ＡＬＤ成膜装置２０を模式的に示す。
図５を参照するに、ＡＬＤ成膜装置２０の概略は、内部に被処理基板Ｗを収納する処理容器２１を有し、当該処理容器２１内に形成される処理空間２１Ａの被処理基板上に、ガスライン２４およびガスライン２９を介して、それぞれ成膜ガスおよび還元ガスが供給される構造になっている。
前記処理空間２１Ａには、ガスライン２４とガスライン２９より、成膜ガスと還元ガスを交互に供給することで、被処理基板の反応表面への吸着を経由して原子層・分子層に近いレベルで成膜を行ない、これらの工程を繰り返し、いわゆるＡＬＤ法により、被処理基板Ｗ上に所定の厚さの薄膜を形成することが可能となっている。このようなＡＬＤ法で形成された膜は、成膜温度が低温でありながら、不純物が少なく高品質な膜質が得られると同時に、微細パターンに成膜するにあたっては、良好なカバレッジ特性を得ることができる。
次に、当該成膜装置２０の詳細についてみると、前記処理容器２１の内部には略円板状の基板保持台２２が設置され、前記基板保持台２２の中心には被処理基板である半導体被処理基板Ｗが載置される。前記基板保持台２２には例えばヒータよりなる加熱手段２２Ａが内蔵されて前記被処理基板Ｗを所望の温度に加熱することが可能な構造となっている。
前記基板処理容器２１内の処理空間２１Ａは、排気口２１Ｂに接続される、図示しない排気手段により真空排気され、前記処理空間２１Ａを減圧状態とすることが可能である。また、前記被処理基板Ｗは、前記処理容器２１に設置された図示しないゲートバルブより前記処理容器２１内に搬入もしくは搬出される。
また、前記処理容器２１内には、前記基板保持台２２に対向するように、例えばニッケルやアルミニウムなどからなる略円筒状のシャワーヘッド部２３が設置されており、前記シャワーヘッド部２３の側壁面および当該シャワーヘッド部２３と前記処理容器２１の間には、例えば石英やＳｉＮ、ＡｌＮなどのセラミックなどからなるインシュレータ２３Ａが設けられている。
また、前記シャワーヘッド部２３上の、前記処理容器２１の壁面には開口部が設けられて、絶縁体からなるインシュレータ２３Ｂが設置されている。前記インシュレータ２３Ｂには、高周波電源３２に接続された導入線３２Ａが挿通され、前記導入線３２Ａは前記シャワーヘッド部２３に接続されて、前記導入線３２Ａによって前記シャワーヘッド部２３には高周波電源が印加される構造となっている。
また、前記処理空間２１Ａに、成膜ガスを供給する前記ガスライン２４と、前記処理空間２１Ａに、還元ガスを供給するガスライン２９は、前記シャワーヘッド部２３に接続され、成膜ガスと還元ガスは、当該シャワーヘッド部２３を介して前記処理空間２１Ａに供給される構造になっている。また、前記ガスライン２４およびガスライン２９にはそれぞれ、インシュレータ２４ａおよび２９ａが挿入されており、ガスラインが高周波電力から隔絶される構造になっている。
また、前記ガスライン２４には、当該ガスライン２４に成膜ガスを供給するライン２６と、当該ガスライン２４に、例えばパージガスまたはキャリアガスなどを供給するガスライン２５が接続されている。
一方、前記ガスライン２９には、当該ガスライン２９に還元ガスを供給するガスライン３０と、当該ガスライン２９に、例えばパージガスなどを供給するガスライン３１が接続されている。
まず、前記ガスライン２６についてみると、当該ガスライン２６は、例えば、Ｐｄ（Ｈｆａｃ）２などの、原料（プリカーサ）２８Ａが保持された原料容器２８に接続されており、また前記ガスライン２６には、例えば液体質量流量コントローラ２６Ｄと、気化器２６Ｃ、バルブ２６Ａ、バルブ２６Ｂが設置されている。当該原料容器２８には、バルブ２７Ａが付されたガスライン２７が接続され、例えばＨｅなどの不活性ガスを前記原料容器２８に導入し、原料２８Ａを前記ガスライン２６側に押し出すことが可能になっている。前記ライン２６に供給された、例えば液体よりなる原料は、前記液体質量流量コントローラ２６Ｄによって流量が制御され、さらに前記気化器２６Ｃによって気化され、成膜ガスとなる。
また、前記ガスライン２５には、質量流量コントローラ２５Ｃと、バルブ２５Ａ、２５Ｂが付され、図示を省略する、例えばＡｒなどのガス供給源に接続されている。前記ガスライン２４からは、前記ガスライン２５から供給されるＡｒなどのキャリアガスと共に、前記ガスライン２６から供給される成膜ガスが、前記シャワーヘッド部２３を介して前記処理空間２１Ａに供給される構造になっている。
一方、前記ガスライン２９に接続された、前記ガスライン３０には、図示を省略する、還元ガスである例えばＨ２ガスの供給源が接続され、質量流量コントローラ３０Ｃと、バルブ３０Ａ、３０Ｂが付されて、前記ガスライン２９に供給される還元ガスの流量が制御される構造になっている。
また、前記ガスライン２９にパージガスを供給するための前記ガスライン３１には、パージガスである、例えば、Ａｒガスの供給源が接続され、質量流量コントローラ３１Ｃと、バルブ３１Ａ，３１Ｂが付され、供給されるパージガスの流量が制御される構造になっている。
また、被処理基板上のＣｕ拡散防止膜上に形成される密着膜の一例として、例えば、Ｐｄ膜を形成する場合、前記成膜ガスとして、Ｐｄ（ｈｆａｃ）２、（Ｃ５Ｈ５）Ｐｄ（ａｌｌｙｌ）、およびＰｄ（ａｌｌｙｌ）２のいずれか、また、例えば還元ガスとしては、Ｈ２を用いることが可能である。また、ＡＬＤ成膜装置にて用いる成膜ガスは、常温・常圧では液体のものや固体のものを気化または昇華して用いることが可能であり、これらの成膜に係る原料をプリカーサと呼ぶ場合がある。この場合、必要に応じてプリカーサを気化または昇華して用いればよい。
また、このようなＡＬＤ成膜装置は、例えばＣｕ拡散防止膜や、Ｃｕ膜を形成する場合にも用いることが可能である。
例えば、Ｃｕ膜を形成する場合には、成膜ガスとして、Ｃｕ（ｈｆａｃ）２、Ｃｕ（ａｃａｃ）2、Ｃｕ（ｄｐｍ）2、Ｃｕ（ｄｉｂｍ）2、Ｃｕ（ｉｂｐｍ）2、Ｃｕ（ｅｄｍｄｄ）２、Ｃｕ（ｈｆａｃ）ＴＭＶＳ、および、Ｃｕ（ｈｆａｃ）ＣＯＤよりなる群より選択されるいずれかを用いることが可能である。例えば前記成膜装置２０では、Ｃｕ配線部を形成する場合に、シード層を形成することや、またはシード層を形成する事無く埋め込みによりＣｕ配線部を形成することが可能である。
また、前記成膜装置２０の、成膜に係る動作は、記憶媒体と、コンピュータ（ＣＰＵ）を内蔵した制御装置２０Ｓにより、制御される。例えば、バルブ２５Ａ，２５Ｂ，２６Ａ，２６Ｂ，２７Ａ，３０Ａ，３０Ｂ，３１Ａ，３１Ｂの開閉や、前記加熱手段２２Ａの温度制御や前記高周波電源３２の動作などは、前記制御装置２０Ｓによって制御される。また、前記制御装置２０Ｓの動作は記憶媒体に記憶されたプログラムにより行われる構造になっている。
図６は、前記制御装置２０Ｓの構造を模式的に示した図である。図６を参照するに、前記制御装置２０Ｓは、ＣＰＵ（コンピュータ）Ｃと、メモリＭ、例えばハードディスクなどの記憶媒体Ｈ、取り外し可能な記憶媒体である記憶媒体Ｒ、およびネットワーク接続手段Ｎを有し、さらにこれらが接続されるバスＢｕを有しており、当該バスＢｕは、例えばバルブや加熱手段と接続される構造となっている。前記記憶媒体Ｈには、成膜装置を動作させるプログラムが記録されているが、当該プログラムは、例えば記憶媒体Ｒ，またはネットワーク接続手段ＮＴを介して入力することも可能である。
例えば、前記ＡＬＤ成膜装置２０を用いて、密着膜やＣｕ膜などの成膜を行う場合には、前記記憶媒体Ｈに記録されたプログラム（これをレシピと呼ぶ場合がある）によって前記制御装置２０ＳがＡＬＤ成膜装置２０を、以下に示すように動作させる。
例えば、前記ＡＬＤ成膜装置２０によって、密着膜を形成する場合の、具体的な動作を示すフローチャートを、図７および図８に示す。
まず、図７を参照するに、成膜処理が開始されると、ステップ１００おいて、前記バルブ２５Ａ，２５Ｂ，２６Ａ，２６Ｂ，２７Ａが開放され、気化した前記原料２８Ａが、前記ガスライン２５から供給されるＡｒと共に、前記ガスライン２４を介して、前記処理空間２１Ａに供給される。
本ステップにおいて、成膜ガスである、例えばＰｄ（ｈｆａｃ）２が被処理基板上に供給されることで、被処理基板上に前記成膜ガスが吸着される。
次に、ステップ２００で、前記バルブ２５Ａ，２５Ｂ，２６Ａ，２６Ｂ，２７Ａを閉じて前記処理空間２１Ａへの成膜ガスの供給を停止し、前記被処理基板上に吸着していない、未吸着で前記処理空間２１Ａに残留していた成膜ガスを、前記排気口２１Ｂより前記処理容器２１Ａの外へと排出する。この場合、前記バルブ２５Ａ，２５Ｂ、および前記バルブ３１Ａ，３１Ｂ、を開放して、それぞれ前記ガスライン２４およびガスライン２９からパージガスとしてＡｒを導入して、前記処理空間２１Ａをパージしてもよい。この場合、速やかに残留した成膜ガスが処理空間より排出される。所定の時間のパージが終了後、前記バルブ２５Ａ，２５Ｂ、および前記バルブ３１Ａ、３１Ｂを閉じる。
次に、ステップ３００において、前記バルブ３０Ａ，３０Ｂを開放し、前記質量流量コントローラ３０Ｃで流量を制御することで、還元ガスであるＨ2ガスが前記ガスライン２９より前記処理空間２１Ａに供給され、被処理基板Ｗ上に吸着している前記成膜ガス（Ｐｄ（ｈｆａｃ）２）と反応し、例えば被処理基板上に形成されたＣｕ拡散防止膜上にＰｄ膜が形成される。
次に、ステップ４００で、前記バルブ３０Ａ，３０Ｂを閉じて前記処理空間２１Ａへの還元ガスの供給を停止し、前記被処理基板上の前記成膜ガスと反応していない前記処理空間２１Ａに残留していた還元ガスを、前記排気口２１Ｂより前記処理容器２１Ａの外へと排出する。この場合、前記バルブ２５Ａ，２５Ｂ、および前記バルブ３１Ａ，３１Ｂ、を開放して、それぞれ前記ガスライン２４およびガスライン２９からパージガスとしてＡｒを導入して、前記処理空間２１Ａをパージしてもよい。この場合、速やかに残留した還元ガスや、または副生成物などが、処理空間より排出される。所定の時間のパージが終了後、前記バルブ２５Ａ，２５Ｂ、および前記バルブ３１Ａ，３１Ｂを閉じる。
次に、ステップ５００においては、被処理基板上に必要な膜厚の薄膜を形成するために、必要に応じて成膜工程を再びステップ１００に戻し、所望の膜厚となるまでステップ１００〜４００からなる、いわゆるＡＬＤ法による成膜工程である工程を繰り返した後に、成膜を終了する。
このようなＡＬＤ法によって形成された膜は、膜中不純物が少なく膜質が良好であり、またパターン形状に成膜する場合のカバレッジが良好である特長を有している。
また、上記の図７に示した成膜方法は、図８に示すように変更することも可能である。図８は、図７に示した成膜方法の変更例を示したフローチャートである。ただし図中、先に説明した部分には同一の参照符号を付し、説明を省略する。
図８を参照するに、本図に示す成膜方法では、図７のステップ３００に相当するステップ３００Ａにおいて、ステップ３００で行われる動作に加えてさらに、前記高周波電源３２より前記シャワーヘッド部２３に高周波電力を印加して、前記処理空間２１Ａにてプラズマ励起を行っている。この場合、前記処理空間のＨ2が解離されて、Ｈ+／Ｈ*（水素イオンと水素ラジカル）となるため、被処理基板Ｗ上に吸着している前記成膜ガス（Ｐｄ（ｈｆａｃ）２）との反応が促進され、効率よくＰｄ膜を形成することが可能となる。このように、必要に応じて前記高周波電力３２より高周波電力を印加し、処理空間にプラズマを励起することでガスが解離されるようにしてもよい。
次に、本実施例による成膜方法を用いて、Ｃｕ拡散防止膜上にＣｕ膜を形成した場合のＳＥＭ（走査型電子顕微鏡）写真を示す。
図９（Ａ）は、シリコン酸化膜（ＳｉＯ２膜）上にＣｕ拡散防止膜であるＴａＮ膜を形成し、当該ＴａＮ膜上に、本実施例による成膜方法を用いて、プリカーサにＰｄ（ｈｆａｃ）２を用いて、密着膜であるＰｄ膜を形成し、当該密着膜上にＣｕ膜を形成した場合の断面ＳＥＭ写真であり、図９（Ｂ）は、図９（Ａ）に示す構造を斜め方向（Ｃｕ膜側）からみたＳＥＭ写真である。
図９（Ａ），（Ｂ）を参照するに、Ｃｕ拡散防止膜上に、剥がれや凝集が抑制されて、良好にＣｕ膜が形成されている様子がわかる。
また、図１０（Ａ）はシリコン酸化膜上にＣｕ拡散防止膜であるＴａ／ＴａＮ膜を形成し、当該Ｔａ／ＴａＮ膜上に、Ｃｕ膜を形成した場合の、すなわち密着膜を形成しない場合の断面ＳＥＭ写真であり、図１０（Ｂ）は、図１０（Ａ）に示す構造を斜め方向（Ｃｕ膜側）からみたＳＥＭ写真である。
図１０（Ａ），（Ｂ）を参照するに、Ｃｕ拡散防止膜上に密着膜が形成されていない場合には、例えば当該ＳＥＭ写真にみられるようにＣｕの凝集が生じる場合があり、またＣｕ拡散防止膜とＣｕ膜の密着性を確保することが困難であることがわかる。また、この場合には、エレクトロマイグレーション耐性に問題が生じる場合がある。
また、図１１（Ａ）は、シリコン酸化膜上にＣｕ拡散防止膜であるＴａＮ膜を形成し、当該ＴａＮ膜上に、Ｒｕ膜を形成し、当該Ｒｕ膜上にＣｕ膜を形成した場合の断面ＳＥＭ写真であり、図１１（Ｂ）は、図１１（Ａ）に示す構造を斜め方向（Ｃｕ膜側）からみたＳＥＭ写真である。
図１１（Ａ），（Ｂ）を参照するに、Ｃｕ拡散防止膜上にＲｕ膜が形成され、当該Ｒｕ膜上にＣｕ膜が形成されている場合、密着膜が形成されていない場合にくらべてＣｕの凝集が改善しているもののその効果は充分ではなく、凝集により島状に形成されたＣｕが観察され、このような状態ではＣｕ拡散防止膜とＣｕ膜の密着性を確保することが困難であることが容易に推測できる。また、このように形成されたＣｕ膜の場合、エレクトロマイグレーション耐性に問題が生じる可能性がある。
上記の図９（Ａ），（Ｂ）、図１０（Ａ），（Ｂ），および図１１（Ａ），（Ｂ）からわかるように、本実施例による成膜方法によってＰｄを含む密着膜を形成することにより、Ｃｕ拡散防止膜にＣｕ膜を形成する場合のＣｕの凝集が抑制され、そのためにＣｕ膜とＣｕ拡散防止膜の密着性が良好となる効果を奏することがわかる。また、この場合、エレクトロマイグレーションやストレスマイグレーションに対する耐性も改善されると推察される。
以上、本発明を好ましい実施例について説明したが、本発明は上記の特定の実施例に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。
本発明によれば、半導体装置のＣｕ拡散防止膜とＣｕ配線との密着力を良好とすることが可能となり、半導体装置の信頼性を良好とすることが可能となる。
実施例１による成膜方法を示すフローチャート（その１）である。 （Ａ）〜（Ｃ）は、実施例１による半導体装置の製造方法を手順を追って示した図（その１）である。 （Ｄ）〜（Ｅ）は、実施例１による半導体装置の製造方法を手順を追って示した図（その２）である。 実施例１による成膜方法を実施可能なＣＶＤ成膜装置の一例を示す図である。 実施例１による成膜方法を実施可能なＡＬＤ成膜装置の一例を示す図である。 図５の装置に用いる制御装置の構成を模式的に示した図である。 図５の装置を用いて成膜を行う方法を示すフローチャート（その１）である。 図５の装置を用いて成膜を行う方法を示すフローチャート（その２）である。 （Ａ），（Ｂ）は、Ｃｕ拡散防止膜上にＣｕ膜を形成した状態を示すＳＥＭ写真（その１）である。 （Ａ），（Ｂ）は、Ｃｕ拡散防止膜上にＣｕ膜を形成した状態を示すＳＥＭ写真（その２）である。 （Ａ），（Ｂ）は、Ｃｕ拡散防止膜上にＣｕ膜を形成した状態を示すＳＥＭ写真（その３）である。
符号の説明
１０ ＣＶＤ成膜装置
２０ ＡＬＤ成膜装置
１１，２１ 処理容器
１２，２２ 保持台
１２Ａ，２２Ａ 加熱手段
１３ 供給部
１３Ａ ガス孔
２３ シャワーヘッド部
２３Ａ，２３Ｂ，２４ａ，２９ａ インシュレータ
２８ 原料容器
２８Ａ 原料
３２ 高周波電源
１０Ｓ，２０Ｓ 制御装置
ＨＤ１，ＨＤ２ 記録媒体
１５,１６，１７,２４,２５，２６，２７，２９，３０，３１ ライン
１５Ａ，１６Ａ，１７Ａ，２５Ａ，２５Ｂ，２６Ａ，２６Ｂ，２７Ａ，３０Ａ，３０Ｂ，３１Ａ，３１Ｂ バルブ
２５Ｃ，２６Ｄ，３０Ｃ，３１Ｃ 質量流量コントローラ
２６Ｃ 気化器
１０１ シリコン酸化膜
１０２ 配線層層
１０３，１０６ 絶縁層
１０４，１０７ 配線部
１０４ａ，１０７ａ 溝部
１０４ｂ，１０７ｂ ホール部
１０４Ａ，１０７Ａ Ｃｕ拡散防止膜
１０４Ｂ，１０７Ｂ 密着膜

Claims (33)

  1. 被処理基板上にＣｕ膜を成膜する成膜方法であって、
    前記被処理基板上に形成されたＣｕ拡散防止膜上に密着膜を形成する第１の工程と、
    前記密着膜上に前記Ｃｕ膜を成膜する第２の工程と、を有し、
    前記密着膜はＰｄを含むことを特徴とする成膜方法。
  2. 前記密着膜は、Ｃｕを含むことを特徴とする請求項１記載の成膜方法。
  3. 前記Ｃｕ拡散防止膜は、前記被処理基板上に形成された絶縁膜を覆うように形成されていることを特徴とする請求項１または２記載の成膜方法。
  4. 前記絶縁膜にはパターン形状が形成されており、前記Ｃｕ拡散防止膜は当該パターン形状にそって形成されていることを特徴とする請求項３記載の成膜方法。
  5. 前記密着膜は、ＰＶＤ法により成膜されることを特徴とする請求項１乃至４のうち、いずれか１項記載の成膜方法。
  6. 前記密着膜は、成膜ガスと還元ガスを用いたＣＶＤ法により成膜されることを特徴とする請求項１乃至４のうち、いずれか１項記載の成膜方法。
  7. 前記成膜ガスは、Ｐｄ（ｈｆａｃ）２、（Ｃ５Ｈ５）Ｐｄ（ａｌｌｙｌ）、およびＰｄ（ａｌｌｙｌ）２のいずれかであることを特徴とする請求項６記載の成膜方法。
  8. 前記第１の工程は、
    前記被処理基板上に成膜ガスを供給する成膜ガス工程と、
    前記被処理基板上から当該成膜ガスを除去する成膜ガス除去工程と、
    前記被処理基板上に還元ガスを供給する還元ガス工程と、
    前記被処理基板上から当該還元ガスを除去する還元ガス除去工程と、を有することを特徴とする請求項１乃至４のうち、いずれか１項記載の成膜方法。
  9. 前記成膜ガスは、Ｐｄ（ｈｆａｃ）２、（Ｃ５Ｈ５）Ｐｄ（ａｌｌｙｌ）、およびＰｄ（ａｌｌｙｌ）２のいずれかであることを特徴とする請求項８記載の成膜方法。
  10. 前記還元ガスは、プラズマ励起して用いられることを特徴とする請求項８または９記載の成膜方法。
  11. 前記第２の工程は、
    前記被処理基板上にＣｕ成膜ガスを供給するＣｕ成膜ガス工程と、
    前記被処理基板上から当該Ｃｕ成膜ガスを除去するＣｕ成膜ガス除去工程と、
    前記被処理基板上にＣｕ還元ガスを供給するＣｕ還元ガス工程と、
    前記被処理基板上から当該Ｃｕ還元ガスを除去するＣｕ還元ガス除去工程と、を有することを特徴とする、請求項１乃至１０のうち、いずれか１項記載の成膜方法。
  12. 前記Ｃｕ成膜ガスは、Ｃｕ（ｈｆａｃ）２、Ｃｕ（ａｃａｃ）2、Ｃｕ（ｄｐｍ）2、Ｃｕ（ｄｉｂｍ）2、Ｃｕ（ｉｂｐｍ）2、Ｃｕ（ｅｄｍｄｄ）２、Ｃｕ（ｈｆａｃ）ＴＭＶＳ、および、Ｃｕ（ｈｆａｃ）ＣＯＤよりなる群より選択されることを特徴とする請求項１１記載の成膜方法。
  13. 前記Ｃｕ還元ガスは、プラズマ励起して用いられることを特徴とする請求項１１または１２項記載の成膜方法。
  14. Ｃｕ配線部を有する半導体装置の製造方法であって、
    被処理基板上の絶縁層に形成されたパターン形状にそって形成されたＣｕ拡散防止膜上に、密着膜を形成する第１の工程と、
    前記密着膜上に前記Ｃｕ配線部を形成する第２の工程と、を有し、
    前記密着膜はＰｄを含むことを特徴とする半導体装置の製造方法。
  15. 前記密着膜は、Ｃｕを含むことを特徴とする請求項１４記載の半導体装置の製造方法。
  16. 前記密着膜は、ＰＶＤ法により成膜されることを特徴とする請求項１４または１５記載の半導体装置の製造方法。
  17. 前記密着膜は、成膜ガスと還元ガスを用いたＣＶＤ法により成膜されることを特徴とする請求項１４または１５記載の半導体装置の製造方法。
  18. 前記成膜ガスは、Ｐｄ（ｈｆａｃ）２、（Ｃ５Ｈ５）Ｐｄ（ａｌｌｙｌ）、およびＰｄ（ａｌｌｙｌ）２のいずれかであることを特徴とする請求項１７記載の半導体装置の製造方法。
  19. 前記第１の工程は、
    前記被処理基板上に成膜ガスを供給する成膜ガス工程と、
    前記被処理基板上から当該成膜ガスを除去する成膜ガス除去工程と、
    前記被処理基板上に還元ガスを供給する還元ガス工程と、
    前記被処理基板上から当該還元ガスを除去する還元ガス除去工程と、を有することを特徴とする請求項１４または１５記載の半導体装置の製造方法。
  20. 前記成膜ガスは、Ｐｄ（ｈｆａｃ）２、（Ｃ５Ｈ５）Ｐｄ（ａｌｌｙｌ）、およびＰｄ（ａｌｌｙｌ）２のいずれかであることを特徴とする請求項１９記載の半導体装置の製造方法。
  21. 前記還元ガスは、プラズマ励起して用いられることを特徴とする請求項１９また２０記載の半導体装置の製造方法。
  22. 前記第２の工程は、
    前記被処理基板上にＣｕ成膜ガスを供給するＣｕ成膜ガス工程と、
    前記被処理基板上から当該Ｃｕ成膜ガスを除去するＣｕ成膜ガス除去工程と、
    前記被処理基板上にＣｕ還元ガスを供給するＣｕ還元ガス工程と、
    前記被処理基板上から当該Ｃｕ還元ガスを除去するＣｕ還元ガス除去工程と、を有することを特徴とする、請求項１４乃至２１のうち、いずれか１項記載の半導体装置の製造方法。
  23. 前記Ｃｕ成膜ガスは、Ｃｕ（ｈｆａｃ）２、Ｃｕ（ａｃａｃ）2、Ｃｕ（ｄｐｍ）2、Ｃｕ（ｄｉｂｍ）2、Ｃｕ（ｉｂｐｍ）2、Ｃｕ（ｅｄｍｄｄ）２、Ｃｕ（ｈｆａｃ）ＴＭＶＳ、および、Ｃｕ（ｈｆａｃ）ＣＯＤよりなる群より選択されることを特徴とする請求項２２記載の半導体装置の製造方法。
  24. 前記Ｃｕ還元ガスは、プラズマ励起して用いられることを特徴とする請求項２２または２３記載の半導体装置の製造方法。
  25. 被処理基板上に形成された絶縁層と、
    前記絶縁層中に形成されたＣｕ配線部と、
    前記絶縁層と前記Ｃｕ配線部の間に形成されたＣｕ拡散防止膜と、を有する半導体装置であって、
    前記Ｃｕ配線部と前記Ｃｕ拡散防止膜の間にＰｄを含む密着膜を有することを特徴とする半導体装置。
  26. 前記密着膜は、Ｃｕを含むことを特徴とする請求項２５記載の半導体装置。
  27. 前記Ｃｕ拡散防止膜は、Ｔａ、ＴａＮ、ＴａＣＮｘ、Ｗ、ＷＮ、ＷＣＮｘ、ＴｉＮ、ＴａＳｉＮ、およびＴｉＳｉＮよりなる群より選択されるいずれかの材料を含むことを特徴とする請求項２５または２６記載の半導体装置。
  28. 前記絶縁層は、シリコン酸化膜、フッ素添加シリコン酸化膜、ＳｉＯＣ膜、有機高分子膜、および多孔質膜のいずれかを含むことを特徴とする請求項２５乃至２７のうち、いずれか１項記載の半導体装置。
  29. 被処理基板上に形成されたＣｕ拡散防止膜とＣｕ配線部との間に、Ｐｄを含む密着膜を形成する、成膜装置による成膜方法をコンピュータに動作させるプログラムであって、
    前記被処理基板上に成膜ガスを供給する成膜ガス工程と、
    前記被処理基板上から当該成膜ガスを除去する成膜ガス除去工程と、
    前記被処理基板上に還元ガスを供給する還元ガス工程と、
    前記被処理基板上から当該還元ガスを除去する還元ガス除去工程と、を有することを特徴とするプログラム。
  30. 前記成膜ガスは、Ｐｄ（ｈｆａｃ）２、（Ｃ５Ｈ５）Ｐｄ（ａｌｌｙｌ）、およびＰｄ（ａｌｌｙｌ）２のいずれかであることを特徴とする請求項２９記載のプログラム。
  31. 前記還元ガスは、プラズマ励起して用いられることを特徴とする請求項２９または３０記載のプログラム。
  32. 請求項２９乃至３１のうち、いずれか１項記載のプログラムを記憶した記録媒体。
  33. 被処理基板上に形成されたＣｕ拡散防止膜とＣｕ配線部との間に、Ｐｄを含む密着膜を形成する、成膜装置であって、
    前記被処理基板上に成膜ガスを供給する成膜ガス工程と、
    前記被処理基板上から当該成膜ガスを除去する成膜ガス除去工程と、
    前記被処理基板上に還元ガスを供給する還元ガス工程と、
    前記被処理基板上から当該還元ガスを除去する還元ガス除去工程と、を実行する制御装置を備えた成膜装置。
JP2004312497A 2004-10-27 2004-10-27 成膜方法、半導体装置の製造方法、半導体装置、プログラムおよび記録媒体 Pending JP2006128288A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2004312497A JP2006128288A (ja) 2004-10-27 2004-10-27 成膜方法、半導体装置の製造方法、半導体装置、プログラムおよび記録媒体
KR1020077009588A KR100889401B1 (ko) 2004-10-27 2005-10-03 성막 방법, 반도체 장치의 제조 방법, 반도체 장치,프로그램 및 기록매체
US11/718,100 US7846839B2 (en) 2004-10-27 2005-10-03 Film forming method, semiconductor device manufacturing method, semiconductor device, program and recording medium
PCT/JP2005/018287 WO2006046386A1 (ja) 2004-10-27 2005-10-03 成膜方法、半導体装置の製造方法、半導体装置、プログラムおよび記録媒体
CNB2005800371462A CN100477119C (zh) 2004-10-27 2005-10-03 成膜方法、半导体装置的制造方法、半导体装置和成膜装置
KR1020087027067A KR100922905B1 (ko) 2004-10-27 2005-10-03 성막 방법, 반도체 장치의 제조 방법, 반도체 장치, 프로그램 및 기록매체

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004312497A JP2006128288A (ja) 2004-10-27 2004-10-27 成膜方法、半導体装置の製造方法、半導体装置、プログラムおよび記録媒体

Publications (2)

Publication Number Publication Date
JP2006128288A true JP2006128288A (ja) 2006-05-18
JP2006128288A5 JP2006128288A5 (ja) 2007-11-22

Family

ID=36227632

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004312497A Pending JP2006128288A (ja) 2004-10-27 2004-10-27 成膜方法、半導体装置の製造方法、半導体装置、プログラムおよび記録媒体

Country Status (5)

Country Link
US (1) US7846839B2 (ja)
JP (1) JP2006128288A (ja)
KR (2) KR100889401B1 (ja)
CN (1) CN100477119C (ja)
WO (1) WO2006046386A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007142329A1 (ja) * 2006-06-08 2007-12-13 Tokyo Electron Limited 成膜装置、成膜方法、コンピュータプログラムおよび記憶媒体
JP2008057042A (ja) * 2006-09-01 2008-03-13 Asm Japan Kk 金属配線構造用のルテニウム膜の形成方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7776740B2 (en) 2008-01-22 2010-08-17 Tokyo Electron Limited Method for integrating selective low-temperature ruthenium deposition into copper metallization of a semiconductor device
US8247030B2 (en) * 2008-03-07 2012-08-21 Tokyo Electron Limited Void-free copper filling of recessed features using a smooth non-agglomerated copper seed layer
KR102628795B1 (ko) * 2018-07-30 2024-01-25 삼성디스플레이 주식회사 표시 기판, 이의 제조 방법 및 이를 포함하는 표시 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001023989A (ja) * 1999-03-09 2001-01-26 Applied Materials Inc 化学気相堆積により堆積した銅の密着性を高める方法
JP2002203859A (ja) * 2000-11-02 2002-07-19 Ebara Corp 配線形成方法及び半導体装置
JP2003514115A (ja) * 1999-11-02 2003-04-15 ユニバーシティー オブ マサチューセッツ パターン基板およびパターンなし基板上に金属および金属合金被膜を形成するための化学流体被着
US20040028882A1 (en) * 2002-08-09 2004-02-12 Andricacos Panayotis C. Structure comprising an interlayer of palladium and/or platinum and method for fabrication thereof
WO2004068576A2 (en) * 2003-01-23 2004-08-12 Advanced Micro Devices, Inc. Method of forming a catalyst containing layer over a patterned dielectric

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5306666A (en) * 1992-07-24 1994-04-26 Nippon Steel Corporation Process for forming a thin metal film by chemical vapor deposition
US6249055B1 (en) * 1998-02-03 2001-06-19 Advanced Micro Devices, Inc. Self-encapsulated copper metallization
JP4155372B2 (ja) 1999-03-08 2008-09-24 株式会社トリケミカル研究所 配線膜形成方法
KR100358952B1 (ko) * 2000-04-06 2002-10-31 주식회사 에버테크 화학기상증착 장치 및 그 방법
JP4083968B2 (ja) * 2000-11-02 2008-04-30 株式会社東芝 半導体装置の製造方法
KR20020034956A (ko) * 2000-11-02 2002-05-09 마에다 시게루 배선형성방법 및 반도체장치
KR100805843B1 (ko) * 2001-12-28 2008-02-21 에이에스엠지니텍코리아 주식회사 구리 배선 형성방법, 그에 따라 제조된 반도체 소자 및구리 배선 형성 시스템
JP4007822B2 (ja) * 2002-02-14 2007-11-14 富士通株式会社 配線構造の形成方法
JP2004193499A (ja) 2002-12-13 2004-07-08 Applied Materials Inc 半導体装置、その製造方法、及びその製造装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001023989A (ja) * 1999-03-09 2001-01-26 Applied Materials Inc 化学気相堆積により堆積した銅の密着性を高める方法
JP2003514115A (ja) * 1999-11-02 2003-04-15 ユニバーシティー オブ マサチューセッツ パターン基板およびパターンなし基板上に金属および金属合金被膜を形成するための化学流体被着
JP2002203859A (ja) * 2000-11-02 2002-07-19 Ebara Corp 配線形成方法及び半導体装置
US20040028882A1 (en) * 2002-08-09 2004-02-12 Andricacos Panayotis C. Structure comprising an interlayer of palladium and/or platinum and method for fabrication thereof
WO2004068576A2 (en) * 2003-01-23 2004-08-12 Advanced Micro Devices, Inc. Method of forming a catalyst containing layer over a patterned dielectric

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007142329A1 (ja) * 2006-06-08 2007-12-13 Tokyo Electron Limited 成膜装置、成膜方法、コンピュータプログラムおよび記憶媒体
JP2008057042A (ja) * 2006-09-01 2008-03-13 Asm Japan Kk 金属配線構造用のルテニウム膜の形成方法

Also Published As

Publication number Publication date
KR20070058667A (ko) 2007-06-08
KR20080106373A (ko) 2008-12-04
WO2006046386A1 (ja) 2006-05-04
KR100922905B1 (ko) 2009-10-22
US20090032950A1 (en) 2009-02-05
CN100477119C (zh) 2009-04-08
US7846839B2 (en) 2010-12-07
CN101065836A (zh) 2007-10-31
KR100889401B1 (ko) 2009-03-20

Similar Documents

Publication Publication Date Title
JP5683038B2 (ja) 成膜方法
JP5550566B2 (ja) 半導体デバイスのＣｕメタライゼーションへ選択的低温Ｒｕ堆積を統合する方法
US20050272247A1 (en) Substrate processing method and fabrication process of a semiconductor device
JP2008244298A (ja) 金属膜の成膜方法、多層配線構造の形成方法、半導体装置の製造方法、成膜装置
WO2007142329A1 (ja) 成膜装置、成膜方法、コンピュータプログラムおよび記憶媒体
TW200949948A (en) Semiconductor device manufacturing method, semiconductor device, electronic device, semiconductor manufacturing apparatus and storage medium
TWI827553B (zh) 用於內連線的釕金屬特徵部填補
JP2010212601A (ja) ＣＶＤ−Ｒｕ膜の形成方法および半導体装置の製造方法
TW200834733A (en) Semiconductor device and method for manufacturing the same
US9779950B2 (en) Ruthenium film forming method, film forming apparatus, and semiconductor device manufacturing method
JP2019062142A (ja) 選択成膜方法および半導体装置の製造方法
WO2008010371A1 (fr) Procédé de fabrication de dispositif semi-conducteur, appareil de fabrication de dispositif semi-conducteur, programme informatique et support de stockage
KR100922905B1 (ko) 성막 방법, 반도체 장치의 제조 방법, 반도체 장치, 프로그램 및 기록매체
JP5025679B2 (ja) 半導体装置
TWI609095B (zh) 用於氮化錳整合之方法
WO2008042691A2 (en) Processing system containing a hot filament hydrogen radical source for integrated substrate processing
JP2006024668A (ja) 半導体装置の製造方法
JP2006148089A (ja) 成膜方法
JP2010189693A (ja) Ｃｕ膜の成膜方法および記憶媒体
JP2006024667A (ja) 半導体装置の製造方法
TW202315118A (zh) 經摻雜之含鉭阻障膜
JP2012074714A (ja) 半導体装置の製造方法
JP2010212323A (ja) Ｃｕ膜の成膜方法および記憶媒体
JP2006147895A (ja) 半導体装置の製造方法
JP2006024666A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071004

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071004

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110802

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111129