JP2006126346A - Liquid crystal display apparatus and driving method therefor - Google Patents

Liquid crystal display apparatus and driving method therefor Download PDF

Info

Publication number
JP2006126346A
JP2006126346A JP2004312511A JP2004312511A JP2006126346A JP 2006126346 A JP2006126346 A JP 2006126346A JP 2004312511 A JP2004312511 A JP 2004312511A JP 2004312511 A JP2004312511 A JP 2004312511A JP 2006126346 A JP2006126346 A JP 2006126346A
Authority
JP
Japan
Prior art keywords
liquid crystal
signal
frame
scanning
period
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004312511A
Other languages
Japanese (ja)
Inventor
Hiroshi Sato
啓史 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Display Corp
Original Assignee
Kyocera Display Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Display Corp filed Critical Kyocera Display Corp
Priority to JP2004312511A priority Critical patent/JP2006126346A/en
Publication of JP2006126346A publication Critical patent/JP2006126346A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a liquid crystal display apparatus of which the display performance is improved and a driving method therefor. <P>SOLUTION: The liquid crystal display apparatus which displays an image by applying an electric field to liquid crystal and by sequentially displaying a frame, includes: a plurality of scanning lines and signal lines which are formed on a first substrate; a plurality of switching elements which are arranged near intersections of the plurality of scanning lines and the signal lines and are connected to the scanning lines; a plurality of pixel electrodes which are connected to the plurality of switching elements; a scanning line driving circuit for supplying a scanning signal to the plurality of signal lines; and a signal driving circuit for supplying a display signal to the plurality of signal lines. In a frame period from starting one frame to starting next frame, a sequential scanning period for sequentially scanning the plurality of scanning lines and a blank period in which the scanning signal driving circuit stops the sequential scanning of the scanning line and the plurality of switching elements are set to be in a OFF state, are included. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は液晶表示装置及びその駆動方法に関する。   The present invention relates to a liquid crystal display device and a driving method thereof.

近年、高度な映像・情報化社会の本格的な進展やマルチメディアシステムの急速な普及に伴い、液晶表示装置の重要性はますます増大している。液晶表示装置は、低消費電力・薄型・軽量などの利点を有することから、携帯端末機器などの表示装置として幅広く応用されている。このような液晶表示装置に用いられる液晶パネルは、例えば、マトリクス状に配列した画素電極と、この画素電極に接続されたＴＦＴ（Thin film transistor）のようなスイッチング素子とが設けられた素子基板と、画素電極に対向する対向電極が形成された対向基板と、これら両基板の間に挟持された液晶とを有する。   In recent years, the importance of liquid crystal display devices has been increasing along with the full-scale progress of an advanced video and information society and the rapid spread of multimedia systems. Since liquid crystal display devices have advantages such as low power consumption, thinness, and light weight, they are widely applied as display devices for portable terminal devices. A liquid crystal panel used in such a liquid crystal display device includes, for example, an element substrate on which pixel electrodes arranged in a matrix and switching elements such as TFTs (Thin Film Transistors) connected to the pixel electrodes are provided. A counter substrate on which a counter electrode facing the pixel electrode is formed, and a liquid crystal sandwiched between the two substrates.

従来、ＴＦＴによる液晶表示装置の駆動方法としては、液晶に印加する電圧を変化させることにより、液晶の配列を変化させ、透過率を変化させることによって階調表示を行う方法が用いられていた。この方法は、透過率が変化し始める閾値電圧と、これ以上電圧を加えても透過率が変化しない飽和電圧との間で、階調に応じて電圧を変化させることによって透過率を変化させ、階調表示を行う。   Conventionally, as a method of driving a liquid crystal display device using TFTs, a method of performing gradation display by changing the transmittance applied by changing the alignment of the liquid crystal by changing the voltage applied to the liquid crystal has been used. In this method, the transmittance is changed by changing the voltage according to the gradation between a threshold voltage at which the transmittance starts to change and a saturation voltage at which the transmittance does not change even when a voltage is applied more than this, Perform gradation display.

液晶表示装置を直流電圧によって駆動すると、例えば、液晶成分の分解、液晶パネル中の不純物による汚染が進行し、表示画像の焼き付きなどの問題が発生する。そこで、一般的に、フレームごとに駆動電圧の極性を変えるフレーム反転駆動方式や、ゲート線（走査線）ごとに駆動電圧の極性を変えるライン反転駆動方式、画素ごとに駆動電圧の極性を変えるドット反転駆動などの交流駆動方式が用いられる（例えば、特許文献１参照。）。
特開１１−３３７９７５号公報 When the liquid crystal display device is driven by a DC voltage, for example, decomposition of liquid crystal components and contamination due to impurities in the liquid crystal panel proceed, and problems such as burn-in of a display image occur. Therefore, generally, a frame inversion driving method for changing the polarity of the driving voltage for each frame, a line inversion driving method for changing the polarity of the driving voltage for each gate line (scanning line), and a dot for changing the polarity of the driving voltage for each pixel. An AC driving method such as inversion driving is used (for example, see Patent Document 1).
JP 11-337975 A

液晶表示装置において階調表示を行う場合、ゲート線を介して走査信号電圧を印加し、スイッチング素子を導通状態にする。そして、スイッチング素子を導通状態にした状態で、ソース線を介して画素電極に階調に応じた表示信号を印加する。このようにして、画素電極と対向電極との間に、表示信号に応じた電荷を蓄積する。電荷蓄積後は、走査信号をオフレベルとしスイッチング素子を非導通状態にしても、各電極における電荷の蓄積状態は、液晶容量や蓄積容量などによって保持される。   When gray scale display is performed in a liquid crystal display device, a scanning signal voltage is applied through a gate line, and the switching element is turned on. Then, a display signal corresponding to the gradation is applied to the pixel electrode through the source line while the switching element is in a conductive state. In this way, charges corresponding to the display signal are accumulated between the pixel electrode and the counter electrode. After charge accumulation, even if the scanning signal is turned off and the switching element is turned off, the charge accumulation state in each electrode is held by a liquid crystal capacitor, a storage capacitor, or the like.

このように、各スイッチング素子を駆動させ、蓄積させる電荷量を階調に応じて制御すると、画素ごとに液晶の配向状態が変化して光の透過率が変わり、画素ごとに明るさを変化させることができる。このようにして、階調表示することが可能となる。   In this way, when each switching element is driven and the amount of charge to be stored is controlled according to the gradation, the alignment state of the liquid crystal changes for each pixel, the light transmittance changes, and the brightness changes for each pixel. be able to. In this way, gradation display is possible.

蓄積した電荷は液晶容量や蓄積容量によって保持されるため、各画素の液晶層に表示信号を印加するのは一部の期間のみでよい。したがって、マトリクス状に配設された複数の画素を駆動する場合には、同一ゲート線に接続された複数の画素に同時に走査信号を印加し、表示信号をソース線を介して各画素に印加する。その後、順次ゲート線を切換え、表示信号を印加すればよい。   Since the accumulated charge is held by a liquid crystal capacitor or a storage capacitor, a display signal may be applied to the liquid crystal layer of each pixel only during a part of the period. Therefore, when driving a plurality of pixels arranged in a matrix, a scanning signal is simultaneously applied to a plurality of pixels connected to the same gate line, and a display signal is applied to each pixel via a source line. . Thereafter, the gate lines may be sequentially switched and a display signal may be applied.

ところが、各画素において、駆動電圧が印加されない期間においても、結合容量の影響及び電荷のリークによって、その電位が変化する。このような電位変動によって、特に、中間調領域では画質の劣化が目立ってしまう。この問題は、特にフレーム反転駆動方式において顕著となる。広く知られているように、フレーム反転駆動方式は、各画素電極の駆動電圧の極性を、フレームごとに反転させる反転駆動が行われる。すなわち、フレーム反転駆動方式は面反転駆動方式であり、画像表示領域を構成する全画素電極の駆動電圧の極性を全て同じにして、一定周期で駆動電圧を反転させる方式である。   However, in each pixel, even during a period in which the driving voltage is not applied, the potential changes due to the influence of the coupling capacitance and charge leakage. Due to such potential fluctuation, deterioration of image quality becomes conspicuous particularly in the halftone region. This problem is particularly noticeable in the frame inversion driving method. As is widely known, the frame inversion driving method performs inversion driving in which the polarity of the driving voltage of each pixel electrode is inverted for each frame. In other words, the frame inversion driving method is a surface inversion driving method, in which the driving voltages of all the pixel electrodes constituting the image display region are all made the same in polarity and the driving voltage is inverted at a constant period.

図７、図８及び図９を用いて、上述した問題について説明する。以下においては、フレーム反転駆動方式の液晶表示装置を例として説明する。図７は、このような問題を説明するための表示画像を表す図である。また、図８及び図９は図７に対応した各画素の電位を説明するための波形図であり、図８は図７中のＡ点、図９はＢ点における電位波形を説明する図である。ここで示す問題は、縦クロストーク現象である。   The above problem will be described with reference to FIGS. 7, 8, and 9. Hereinafter, a liquid crystal display device using a frame inversion driving method will be described as an example. FIG. 7 is a diagram showing a display image for explaining such a problem. 8 and 9 are waveform diagrams for explaining the potential of each pixel corresponding to FIG. 7. FIG. 8 is a diagram for explaining the potential waveform at point A in FIG. 7, and FIG. is there. The problem shown here is the vertical crosstalk phenomenon.

図７は、表示画面の中央に矩形の黒を、その他の表示画面全体に中間調のグレーを表示するための表示信号を液晶パネルに供給しているときの表示画像を示している。液晶パネルはノーマリホワイトとする。図７に示すように、黒表示部分の上の部分（Ａ点）では本来表示すべきグレーよりも暗い表示となり、黒表示部分の下の部分（Ｂ点）では本来表示すべきグレーよりも明るい表示となってしまう。   FIG. 7 shows a display image when a liquid crystal panel is supplied with a display signal for displaying rectangular black in the center of the display screen and halftone gray on the other display screens as a whole. The liquid crystal panel is normally white. As shown in FIG. 7, the portion above the black display portion (point A) is darker than the gray that should be displayed, and the portion below the black display portion (point B) is brighter than the gray that should be displayed originally. It becomes display.

画像を表示しているときの各画素電極の電位を示す波形図を図８（Ａ点）及び図９（Ｂ点）に示す。Ａ点とＢ点とは、同一のソース線Ｌｓに接続されている。図８及び図９において、Ｖｇａ、ＶｇｂはそれぞれＡ点及びＢ点におけるゲート線に印加されるゲート線電位波形、Ｖｓは点Ａ及びＢを通過するソース線Ｌｓに印加されるソース線電位波形、Ｖｃｏｍは画素電極に対向するコモン電極の電位波形を示している。また、画素電極の電位波形は、縦クロストークの影響を考慮しない理想的な場合を破線（Ｖａ及びＶｂ）で、縦クロストークの影響を考慮した実際の画素電極の電位波形を実線（Ｖａ’及びＶｂ’）で示している。   Waveform diagrams showing the potential of each pixel electrode when an image is displayed are shown in FIG. 8 (point A) and FIG. 9 (point B). Point A and point B are connected to the same source line Ls. 8 and 9, Vga and Vgb are gate line potential waveforms applied to the gate lines at points A and B, respectively, Vs is a source line potential waveform applied to the source line Ls passing through points A and B, and Vcom indicates a potential waveform of the common electrode facing the pixel electrode. The potential waveform of the pixel electrode is a broken line (Va and Vb) in an ideal case where the influence of vertical crosstalk is not taken into consideration, and the potential waveform of the actual pixel electrode in consideration of the influence of vertical crosstalk is a solid line (Va ′). And Vb ′).

図８及び図９において、Ｎ及び（Ｎ＋１）で示される期間は、Ａ点及びＢ点の画素にＮフレーム及び（Ｎ＋１）フレームに対応する表示信号が与えられている期間を示している。Ｎフレームは各画素を正極性駆動しており、（Ｎ＋１）フレームは、負極性駆動している。図８中のＴａおよび図９中のＴｂは、黒表示部分の画素に表示信号を与えている期間に対応する。   8 and 9, periods indicated by N and (N + 1) indicate periods in which display signals corresponding to the N frame and the (N + 1) frame are supplied to the pixels at the points A and B, respectively. In the N frame, each pixel is driven in the positive polarity, and in the (N + 1) frame, the negative polarity is driven. Ta in FIG. 8 and Tb in FIG. 9 correspond to a period in which a display signal is applied to the pixels in the black display portion.

図８に示すように、Ａ点においては、タイミングｔａで走査信号が印加され、Ａ点の画素のＴＦＴはオンとなる。そして、Ａ点の画素電極にＮフレームのグレー表示に対応した表示信号が印加される。Ａ点の次のラインに表示信号が印加されるタイミングでは、Ａ点のＴＦＴはオフである。すなわち、Ａ点の画素電極に蓄積されたグレー表示に対応する電荷は、液晶容量及び蓄積容量によって、次に書き込みが行われるまで保持される。次のフレームにおいては、ソース電極の電位は反転され、Ａ点の画素には負極性の表示信号が印加される。この電位も次のフレームまで保持される。図９に示すように、Ｂ点についてもＡ点と同様に表示信号が与えられる。   As shown in FIG. 8, at point A, a scanning signal is applied at timing ta, and the TFT of the pixel at point A is turned on. A display signal corresponding to gray display of N frames is applied to the pixel electrode at point A. At the timing when the display signal is applied to the line next to the point A, the TFT at the point A is off. That is, the charge corresponding to the gray display accumulated in the pixel electrode at the point A is held by the liquid crystal capacitor and the storage capacitor until the next writing is performed. In the next frame, the potential of the source electrode is inverted, and a negative display signal is applied to the pixel at point A. This potential is also held until the next frame. As shown in FIG. 9, a display signal is given to point B as well as point A.

しかしながら、画素電極の電位Ｖａ及びＶｂは、ＴＦＴがオフとなっている期間においても、結合容量などによって、ソース線電位Ｖｓの影響を受ける。すなわち、Ｔａの期間ではＡ点の画素電極の電位Ｖａは、ソース線電位Ｖｓの影響を受けて、グレーの表示信号のレベルよりも高い電位Ｖａ’となってしまい、本来表示すべきグレーよりも暗く表示されてしまう。一方、図９において、Ｔｂの期間では、Ｂ点の画素電極の電位Ｖｂは、極性反転後のソース線電位Ｖｓの影響を受けるため、グレーの表示信号のレベルよりも低い電位Ｖｂ’となってしまい、本来表示すべきグレーよりも明るく表示されてしまう。   However, the pixel electrode potentials Va and Vb are affected by the source line potential Vs due to the coupling capacitance and the like even during the period in which the TFT is off. That is, during the period of Ta, the potential Va of the pixel electrode at the point A is affected by the source line potential Vs and becomes a potential Va ′ higher than the level of the gray display signal, which is higher than the gray to be originally displayed. It appears dark. On the other hand, in FIG. 9, during the period Tb, the potential Vb of the pixel electrode at the point B is affected by the source line potential Vs after the polarity inversion, and thus becomes a potential Vb ′ lower than the level of the gray display signal. As a result, it is displayed brighter than the gray that should be displayed.

上記の問題の他、表示画面全体をグレー表示した場合、表示画面の上部は暗く、下部が明るく表示される問題（輝度傾斜現象）がある。図１０は、この輝度傾斜現象の問題を説明する図である。また、図１１及び図１２は図１０に対応した各画素電極の電位を説明するための波形図であり、図１１は図１０中の一番上のゲート線の中央付近の画素であるＣ点、図１２は表示画面の中央付近の画素Ｄ点について説明する図である。   In addition to the above problems, when the entire display screen is displayed in gray, there is a problem that the upper part of the display screen is dark and the lower part is displayed brightly (brightness gradient phenomenon). FIG. 10 is a diagram for explaining the problem of the luminance gradient phenomenon. 11 and 12 are waveform diagrams for explaining the potential of each pixel electrode corresponding to FIG. 10, and FIG. 11 is a pixel C near the center of the uppermost gate line in FIG. FIG. 12 is a diagram for explaining a pixel D near the center of the display screen.

図１０は、表示画面全体を中間調のグレー表示するための表示信号を液晶パネル１０に供給している場合の表示画像を示している。図１０に示すように、表示画面の上部から下部にかけて本来表示すべきグレーから徐々に明るい表示となってしまう。   FIG. 10 shows a display image in the case where a display signal for displaying the entire display screen in a gray-scale gray level is supplied to the liquid crystal panel 10. As shown in FIG. 10, the display gradually becomes brighter from gray to be originally displayed from the upper part to the lower part of the display screen.

このような画像を表示しているときのＣ点及びＤ点の画素電極の電位を示す波形図を、図１１（Ｃ点）及び図１２（Ｄ点）に示す。Ｃ点とＤ点とは、同一のソース線Ｌｓに接続されている。図１１及び図１２において、図８、図９と同様に、Ｖｇｃ、ＶｇｄはそれぞれＣ点、Ｄ点におけるゲート線に印加されるゲート線電位波形、Ｖｓは点Ｃ及びＤを通過するソース線Ｌｓに印加されるソース線電位波形、Ｖｃｏｍは画素電極に対向するコモン電極の電位波形を示している。また、画素電極の電位波形は、輝度傾斜を引き起こさない理想的な場合を破線（Ｖｃ及びＶｄ）で、実際の画素電極の電位波形を実線（Ｖｃ’及びＶｄ’）で示している。Ｎ、（Ｎ＋１）の意味は図８、９と同様である。図１１及び図１２において、Ｃ点、Ｄ点において、Ｎフレームは正極性駆動、（Ｎ＋１）フレームは負極性駆動を行う。   Waveform diagrams showing the potentials of the pixel electrodes at points C and D when such an image is displayed are shown in FIGS. 11 (C) and 12 (D). The points C and D are connected to the same source line Ls. 11 and 12, Vgc and Vgd are the gate line potential waveforms applied to the gate lines at points C and D, respectively, and Vs is the source line Ls passing through points C and D, as in FIGS. The source line potential waveform applied to, Vcom indicates the potential waveform of the common electrode facing the pixel electrode. The potential waveform of the pixel electrode is indicated by a broken line (Vc and Vd) in an ideal case that does not cause a luminance gradient, and the potential waveform of the actual pixel electrode is indicated by a solid line (Vc ′ and Vd ′). The meanings of N and (N + 1) are the same as those in FIGS. 11 and 12, at the points C and D, the N frame performs positive polarity driving, and the (N + 1) frame performs negative polarity driving.

図１１に示すように、Ｃ点ではソース電極の極性反転は、Ｃ点の画素のＴＦＴがオンとなるタイミングと略同時である。したがって、Ｃ点の画素電極の電位Ｖｃは、極性反転の影響を受けることなく一定に保たれる。すなわち、Ｃ点においては、理想的な電位が保持されＶｃとＶｃ’は等しくなる。   As shown in FIG. 11, at the point C, the polarity inversion of the source electrode is substantially simultaneously with the timing when the TFT of the pixel at the point C is turned on. Therefore, the potential Vc of the pixel electrode at the point C is kept constant without being affected by polarity inversion. That is, at point C, an ideal potential is maintained and Vc and Vc ′ are equal.

しかしながら、Ｄ点ではソース線Ｌｓの極性反転時に、ソース線画素電極間の容量の結合などにより、画素電極の電位が変動してしまう。図１２に示すように、Ｎフレームに対応する走査間隔期間（対応ゲート線が走査される時間間隔）内において、ソース電極の極性が反転している期間では、本来のグレーの表示信号電圧のレベルよりも低い電位Ｖｄ’となり、明るい表示となる。画素電極の電圧の実効値は、ソース電極の極性反転によって画素電極電位が低下する期間が長いほど小さくなってしまう。すなわち、表示画面の上部から下部にかけてだんだんと明るい表示となる。   However, at the point D, when the polarity of the source line Ls is reversed, the potential of the pixel electrode fluctuates due to the coupling of the capacitance between the source line pixel electrodes. As shown in FIG. 12, the level of the original gray display signal voltage during the period in which the polarity of the source electrode is inverted within the scanning interval period (time interval at which the corresponding gate line is scanned) corresponding to the N frame. Lower potential Vd ′, resulting in a bright display. The effective value of the voltage of the pixel electrode becomes smaller as the period during which the pixel electrode potential decreases due to the polarity inversion of the source electrode becomes longer. That is, the display gradually becomes brighter from the top to the bottom of the display screen.

本発明は上記のような事情を背景になされたものであって、本発明の目的は、液晶表示装置の表示特性を向上することである。   The present invention has been made in the background as described above, and an object of the present invention is to improve the display characteristics of a liquid crystal display device.

本発明の第１の態様にかかる液晶表示装置は、第一の基板と第二の基板との間に液晶を挟持し、前記液晶に電界を印加して、フレームを順次表示することによって画像表示を行う液晶表示装置であって、前記第１の基板上に形成された複数の走査線及び信号線と、前記複数の走査線及び信号線の交点近傍に配置され、上記走査線に接続された複数のスイッチング素子と、前記複数のスイッチング素子に接続された複数の画素電極と、前記複数の走査線に走査信号を供給する走査線駆動回路と、前記複数の信号線に表示信号を供給する信号線駆動回路と、を備え、一つのフレームの開始から次のフレームの開始までのフレーム期間において、前記複数の走査線を順次走査する順次走査期間と、前記走査信号駆動回路が前記走査線の順次走査を停止し前記複数のスイッチング素子がＯＦＦ状態にセットされるブランク期間と、を有するものである。これによって、表示性能を向上させることができる。   The liquid crystal display device according to the first aspect of the present invention displays an image by sandwiching liquid crystal between a first substrate and a second substrate, applying an electric field to the liquid crystal, and sequentially displaying frames. A plurality of scanning lines and signal lines formed on the first substrate, and disposed near intersections of the plurality of scanning lines and signal lines, and connected to the scanning lines. A plurality of switching elements, a plurality of pixel electrodes connected to the plurality of switching elements, a scanning line driving circuit for supplying a scanning signal to the plurality of scanning lines, and a signal for supplying a display signal to the plurality of signal lines A line driving circuit, and a sequential scanning period for sequentially scanning the plurality of scanning lines in a frame period from the start of one frame to the start of the next frame, and the scanning signal driving circuit sequentially detects the scanning lines. Stop scanning Wherein the plurality of switching elements is to have a blank period which is set to the OFF state, the. Thereby, the display performance can be improved.

本発明の第２の態様にかかる液晶表示装置は、上記の液晶表示装置において、前記ブランク期間は前記フレーム期間の１／８以上であるものである。これによって、より表示性能を向上させることができる。   The liquid crystal display device according to a second aspect of the present invention is the above liquid crystal display device, wherein the blank period is 1/8 or more of the frame period. Thereby, the display performance can be further improved.

本発明の第３の態様にかかる液晶表示装置は、上記の液晶表示装置において、前記ブランク期間は前記フレーム期間の１／４以上であるものである。これによって、さらに表示性能を向上させることができる。   The liquid crystal display device according to a third aspect of the present invention is the above liquid crystal display device, wherein the blank period is ¼ or more of the frame period. Thereby, the display performance can be further improved.

本発明の第４の態様にかかる液晶表示装置は、上記の液晶表示装置において、前記ブランク期間は、前記フレーム期間における連続した一つの期間であるものである。これによって、容易に制御することが可能である。   In the liquid crystal display device according to a fourth aspect of the present invention, in the above liquid crystal display device, the blank period is one continuous period in the frame period. Thus, it is possible to easily control.

本発明の第５の態様にかかる液晶表示装置は、上記の液晶表示装置において、
前記ブランク期間は、フレームの全ての表示信号が前記画素電極に書き込まれた後に設けられているものである。これによって、容易に制御することが可能である。 A liquid crystal display device according to a fifth aspect of the present invention is the above liquid crystal display device,
The blank period is provided after all display signals of the frame are written to the pixel electrodes. Thus, it is possible to easily control.

本発明の第６の態様にかかる液晶表示装置は、上記の液晶表示装置における前記ブランク期間において、前記信号線駆動回路は一定電位の表示信号を出力するものである。これによって、ブランク期間における消費電力の増加を抑制することが可能である。   In the liquid crystal display device according to the sixth aspect of the present invention, the signal line driving circuit outputs a display signal having a constant potential during the blank period in the liquid crystal display device. This can suppress an increase in power consumption during the blank period.

本発明の第７の態様にかかる液晶表示装置は、上記の液晶表示装置において、前記液晶表示装置はフレーム反転駆動方式によって画像表示を行うものである。本発明は、このような場合に、特に効果が高い。   A liquid crystal display device according to a seventh aspect of the present invention is the above liquid crystal display device, wherein the liquid crystal display device displays an image by a frame inversion driving method. The present invention is particularly effective in such a case.

本発明の第８の態様にかかる液晶表示装置の駆動方法は、第１の基板と第２の基板との間に液晶を挟持し、前記液晶に電界を印加して、それぞれスイッチング素子を有する複数の画素から構成される表示領域において画像表示する液晶表示装置の駆動方法であって、
複数のフレームを順次表示し、
前記複数のフレームのそれぞれについて、一フレームの表示開始から次のフレームの表示開始までのフレーム期間において、前記複数の画素のスイッチング素子がＯＦＦ状態にセットされるブランク期間を有する。これによって、表示性能を向上させることができる。 According to an eighth aspect of the present invention, there is provided a driving method for a liquid crystal display device in which a liquid crystal is sandwiched between a first substrate and a second substrate, an electric field is applied to the liquid crystal, and each has a switching element. A method of driving a liquid crystal display device that displays an image in a display region composed of pixels of
Display multiple frames sequentially,
Each of the plurality of frames has a blank period in which switching elements of the plurality of pixels are set to an OFF state in a frame period from the start of display of one frame to the start of display of the next frame. Thereby, the display performance can be improved.

本発明の第９の態様にかかる液晶表示装置の駆動方法は、上記の方法において、前記ブランク期間は前記フレーム期間の１／８以上である。これによって、確実に表示性能の向上をすることが可能である。   In the method of driving a liquid crystal display device according to the ninth aspect of the present invention, the blank period is 1/8 or more of the frame period. As a result, the display performance can be improved reliably.

本発明によって、表示性能を向上した液晶表示装置及びその駆動方法を提供できる。   According to the present invention, a liquid crystal display device with improved display performance and a driving method thereof can be provided.

以下に、本発明を適用可能な実施の形態について図を用いて説明する。以下の説明は、本発明の実施形態を説明するものであり、本発明が以下の実施形態に限定されるものではない。説明の明確化のため、以下の記載及び図面は、適宜、省略及び簡略化がなされている。又、当業者であれば、以下の実施形態の各要素を、本発明の範囲において容易に変更、追加、変換することが可能である。   Embodiments to which the present invention can be applied will be described below with reference to the drawings. The following description is to describe the embodiment of the present invention, and the present invention is not limited to the following embodiment. For clarity of explanation, the following description and drawings are omitted and simplified as appropriate. Moreover, those skilled in the art can easily change, add, and convert each element of the following embodiments within the scope of the present invention.

本発明の実施の形態にかかる表示装置について、図１を参照して説明する。ここでは、表示装置としてＴＮタイプのアクティブマトリクス型の液晶表示装置を例として説明する。図１は、本実施の形態にかかる液晶表示装置１００のブロック図である。液晶表示装置１００は、画像表示を行う液晶パネル１０１と、制御信号、表示データ及び電源などを供給する駆動制御回路１０２、ゲートドライバ１０３、ソースドライバ１０４、グラフィックコントローラ１０５などから構成される。好ましくは、駆動制御回路１０２、ゲートドライバ１０３及びソースドライバ１０４は、ＧＲＡＭ（Graphic Random Access Memory）を含む１つの半導体チップ内に組み込まれる。   A display device according to an embodiment of the present invention will be described with reference to FIG. Here, a TN type active matrix liquid crystal display device will be described as an example of the display device. FIG. 1 is a block diagram of a liquid crystal display device 100 according to the present embodiment. The liquid crystal display device 100 includes a liquid crystal panel 101 that displays an image, a drive control circuit 102 that supplies control signals, display data, power, and the like, a gate driver 103, a source driver 104, a graphic controller 105, and the like. Preferably, the drive control circuit 102, the gate driver 103, and the source driver 104 are incorporated in one semiconductor chip including a GRAM (Graphic Random Access Memory).

複数の画素から構成される表示領域を有する液晶パネル１０１は、ＴＦＴ（Thin Film Transistor）アレイ基板（不図示）と対向配置される対向基板（不図示）との間に液晶を挟持した構成を有している。ＴＦＴアレイ基板には、水平方向にゲート線（走査線）、垂直方向にソース線（信号線）がそれぞれ形成されており、ゲート線とソース線の交差点付近にはＴＦＴが設けられている。また、ゲート線とソース線との間にマトリクス状に形成された複数の画素電極を有している。ＴＦＴのゲートがゲート線に、ソースがソース線に、ドレインが画素電極に、それぞれ接続される。   A liquid crystal panel 101 having a display area composed of a plurality of pixels has a configuration in which liquid crystal is sandwiched between a TFT (Thin Film Transistor) array substrate (not shown) and a counter substrate (not shown) arranged to face each other. is doing. On the TFT array substrate, gate lines (scanning lines) are formed in the horizontal direction, and source lines (signal lines) are formed in the vertical direction, and TFTs are provided near the intersections of the gate lines and the source lines. In addition, a plurality of pixel electrodes are formed in a matrix between the gate line and the source line. The gate of the TFT is connected to the gate line, the source is connected to the source line, and the drain is connected to the pixel electrode.

一方、対向基板上にはコモン電極及びＲ（赤）、Ｇ（緑）Ｂ（青）のカラーフィルタが形成されている。コモン電極は、実際には画素電極と対向するように対向基板の略全面に形成される透明電極である。各ゲート線にはゲートドライバ１０３から走査信号が供給される。各走査信号によって、各ゲート線に接続されているすべてのＴＦＴが同時にオンとなる。そして、ソースドライバ１０４から各ソース線に表示信号が供給され、画素電極に表示信号に応じた電荷が蓄積される。   On the other hand, a common electrode and R (red), G (green) and B (blue) color filters are formed on the counter substrate. The common electrode is actually a transparent electrode formed on the substantially entire surface of the counter substrate so as to face the pixel electrode. A scanning signal is supplied from the gate driver 103 to each gate line. All TFTs connected to each gate line are turned on simultaneously by each scanning signal. Then, a display signal is supplied from the source driver 104 to each source line, and charges corresponding to the display signal are accumulated in the pixel electrode.

表示信号が書き込まれた画素電極とコモン電極との電位差に応じて、画素電極とコモン電極間の液晶の配列が変化する。これによって、バックライト（不図示）から入射される光の透過量を制御する。液晶パネル１０１の各画素は、透過する光量に応じた色の濃淡とＲＧＢいずれかの色表示によりさまざまな色合いの表示を行う。なお、モノクロ表示の場合は、カラーフィルタを設けなくてもよい。   The arrangement of the liquid crystal between the pixel electrode and the common electrode changes in accordance with the potential difference between the pixel electrode and the common electrode where the display signal is written. Thereby, the transmission amount of light incident from a backlight (not shown) is controlled. Each pixel of the liquid crystal panel 101 displays various shades of color according to the amount of light transmitted and any one of RGB colors. In the case of monochrome display, a color filter may not be provided.

駆動制御回路１０２は、電気的に液晶パネル１０１に接続される。駆動制御回路１０２は、駆動電圧生成回路１０６、走査信号制御回路１０７、表示信号制御回路１０８及びタイミング制御回路１０９などからなる。駆動電圧生成回路１０６はＤＣ／ＤＣコンバータ（不図示）を備え、外部電源から供給されるＤＣ電源から、各回路へ供給される電圧を生成する。ＤＣ／ＤＣコンバータからの電圧は、各伝送配線を介してゲートドライバ１０３、ソースドライバ１０４及び駆動制御回路１０２内に設けられた各ロジック回路に供給される。また、駆動電圧生成回路１０６は、コモン電極用の電圧を生成する。   The drive control circuit 102 is electrically connected to the liquid crystal panel 101. The drive control circuit 102 includes a drive voltage generation circuit 106, a scanning signal control circuit 107, a display signal control circuit 108, a timing control circuit 109, and the like. The drive voltage generation circuit 106 includes a DC / DC converter (not shown), and generates a voltage supplied to each circuit from a DC power supply supplied from an external power supply. A voltage from the DC / DC converter is supplied to each logic circuit provided in the gate driver 103, the source driver 104, and the drive control circuit 102 via each transmission line. The drive voltage generation circuit 106 generates a voltage for the common electrode.

グラフィックコントローラ１０５は、ＲＧＢ信号などのビデオデータが記憶されているＶＲＡＭ（Video Random Access Memory）（不図示）を備えている。グラフィックコントローラ１０５から、駆動制御回路１０２に対して、同期信号とビデオデータが転送される。転送されたビデオデータは、表示信号制御回路１０８に入力され、表示データに変換される。   The graphic controller 105 includes a VRAM (Video Random Access Memory) (not shown) in which video data such as RGB signals is stored. A synchronization signal and video data are transferred from the graphic controller 105 to the drive control circuit 102. The transferred video data is input to the display signal control circuit 108 and converted into display data.

また、タイミング制御回路１０９には、グラフィックコントローラ１０５から同期信号が入力される。同期信号は、例えば、１画素分の表示信号の入力サイクルであるドットクロック信号、水平同期信号Ｈｓｙｎｃ、垂直同期信号Ｖｓｙｎｃなどを含む。タイミング制御回路１０９は受信した信号を処理し、ゲートドライバ１０３及びソースドライバ１０４へ供給すべき各種制御信号を、必要なタイミングで出力する。   In addition, a synchronization signal is input from the graphic controller 105 to the timing control circuit 109. The synchronization signal includes, for example, a dot clock signal that is an input cycle of a display signal for one pixel, a horizontal synchronization signal Hsync, a vertical synchronization signal Vsync, and the like. The timing control circuit 109 processes the received signal and outputs various control signals to be supplied to the gate driver 103 and the source driver 104 at a necessary timing.

タイミング制御回路１０９は、ゲートドライバ１０３、ソースドライバ１０４へいくつかの種類の同期信号を含む制御信号を供給する。ゲートドライバ１０３及びソースドライバ１０４は、制御信号に従ったタイミングで、走査信号あるいは表示信号の出力を行う。   The timing control circuit 109 supplies a control signal including several types of synchronization signals to the gate driver 103 and the source driver 104. The gate driver 103 and the source driver 104 output a scanning signal or a display signal at a timing according to the control signal.

ゲートドライバ１０３へは、スタートパルス信号、クロック信号、及びイネーブル信号などが、タイミング制御回路１０９から入力される。スタートパルス信号がＯＮ信号を出力するゲート線を選択し、イネーブル信号が走査信号の出力制御を行うことによって、各ゲート線において順次ＯＮ信号が出力される。典型的には、ゲートドライバ１０３は、１行目から後段の行に向けて、各行の画素を順次走査するように走査信号を出力する。   A start pulse signal, a clock signal, an enable signal, and the like are input from the timing control circuit 109 to the gate driver 103. The gate signal from which the start pulse signal outputs the ON signal is selected, and the enable signal controls the output of the scanning signal, whereby the ON signal is sequentially output from each gate line. Typically, the gate driver 103 outputs a scanning signal so as to sequentially scan pixels in each row from the first row toward the subsequent row.

ソースドライバ１０４は、液晶パネル１０１の各ソース線に対して、表示信号を供給する。タイミング制御部１０９から指示されるタイミングで、グラフィックコントローラ１０５から転送される表示データに基づいて生成した表示信号を、ソース線に供給する。   The source driver 104 supplies a display signal to each source line of the liquid crystal panel 101. A display signal generated based on display data transferred from the graphic controller 105 is supplied to the source line at a timing instructed by the timing control unit 109.

ソースドライバ１０４から入力される表示信号が、ＴＦＴのソース／ドレインを介して画素電極に供給され、画素電極に階調に応じた表示信号を印加する。そして、画素電極と対向電極との間の液晶に電界を印加する。このように、各スイッチング素子を駆動させ、蓄積させる電荷量を階調に応じて制御すると、画素ごとに液晶の配向状態が変化して光の透過率が変わり、画素ごとに明るさを変化させることができる。   A display signal input from the source driver 104 is supplied to the pixel electrode via the source / drain of the TFT, and a display signal corresponding to the gradation is applied to the pixel electrode. Then, an electric field is applied to the liquid crystal between the pixel electrode and the counter electrode. In this way, when each switching element is driven and the amount of charge to be stored is controlled according to the gradation, the alignment state of the liquid crystal changes for each pixel, the light transmittance changes, and the brightness changes for each pixel. be able to.

以下に、図を参照して本実施の形態にかかる液晶表示装置の駆動方法について説明する。本実施形態の液晶表示装置において、フレーム期間内においてブランク期間が設定される。ここで、フレーム期間とは、一つのフレームの表示信号出力を開始してから次のフレームの表示信号出力を開始するまでの期間を言う。又、ブランク期間において、ゲート線の順次走査が停止される。各ゲート線の電位はオフレベルにあり、全てのＴＦＴがＯＦＦ状態にセットされている。ブランク期間を設けることによって、縦クロストーク現象や輝度傾斜現象による画像品質の低下を抑制することができる。   A method for driving the liquid crystal display device according to the present embodiment will be described below with reference to the drawings. In the liquid crystal display device of this embodiment, a blank period is set within the frame period. Here, the frame period refers to a period from the start of display signal output of one frame to the start of display signal output of the next frame. Further, the sequential scanning of the gate lines is stopped during the blank period. The potential of each gate line is at the off level, and all TFTs are set to the OFF state. By providing the blank period, it is possible to suppress a decrease in image quality due to a vertical crosstalk phenomenon or a luminance gradient phenomenon.

ブランク期間においては、各画素に表示信号が供給されないため、同一の画像の表示が続けられる。好ましくは、ブランク期間はフレーム期間の１／８以上、さらに好ましくは１／４以上に設定される。より確実な画像品質の向上を図るためには、フレーム期間の１／２以上をブランク期間に設定することがより好ましい。   In the blank period, since the display signal is not supplied to each pixel, the display of the same image is continued. Preferably, the blank period is set to 1/8 or more, more preferably 1/4 or more of the frame period. In order to improve the image quality more reliably, it is more preferable to set the blank period to ½ or more of the frame period.

ブランク期間は、好ましくは一つの連続期間としてフレーム期間において設定される。さらに好ましくは、フレーム期間において走査線（ゲート線）の順次走査が終了した後の期間、つまり、各表示フレームの走査開始（表示信号出力開始）タイミングの間に設定される。なお、ブランク期間を複数の分割された期間から構成し、一フレーム期間において分散して設定することも可能である。つまり、一つのフレームの順次走査期間を分割し、各順次走査期間の間に分割されたブランク期間を設定する。   The blank period is preferably set in the frame period as one continuous period. More preferably, it is set in a period after the sequential scanning of the scanning lines (gate lines) is completed in the frame period, that is, during the scanning start (display signal output start) timing of each display frame. It is also possible to configure the blank period from a plurality of divided periods and to set the blank period in a distributed manner. That is, a sequential scanning period of one frame is divided, and a blank period divided between the sequential scanning periods is set.

以下に、本形態の液晶表示装置の方法を具体的に説明する。ここで、図２、図３及び図４を参照して、フレーム期間の後半１／２をブランク期間とした好ましい例を示す。ここでは、フレーム反転駆動行っている場合を例として説明する。フレーム期間の前半１／２の期間は順次走査期間であり、従来のようにフレームに対応する表示信号を選択されたラインの画素に順次出力する。ブランク期間においては、各ソース線に対して黒表示に対応する表示信号を出力する。このとき、各ゲート線にはＴＦＴをオフとする信号が供給される。   Hereinafter, a method of the liquid crystal display device of this embodiment will be specifically described. Here, with reference to FIG. 2, FIG. 3, and FIG. 4, the preferable example which made the second half of the frame period the blank period is shown. Here, a case where frame inversion driving is performed will be described as an example. The first half of the frame period is a sequential scanning period, and the display signal corresponding to the frame is sequentially output to the pixels of the selected line as in the conventional case. In the blank period, a display signal corresponding to black display is output to each source line. At this time, a signal for turning off the TFT is supplied to each gate line.

このように、好ましくはブランク期間において、各ソース線に出力される表示信号は一定電圧とされるが、ブランク期間において表示信号を変化させることも可能である。また、表示領域内の各ソース線に出力される表示信号は同一電圧とされる。なお、以下においてはフレーム反転駆動として、コモン電極電位Ｖｃｏｍを中心電位として、ソース線電位を正または負の極性に反転する方式を例として説明するが、コモン電極電位Ｖｃｏｍの極性を周期的に反転してもよい。また、ノーマリホワイトの液晶パネルを用いているものとする。   As described above, the display signal output to each source line is preferably a constant voltage in the blank period, but the display signal can be changed in the blank period. In addition, the display signal output to each source line in the display area is set to the same voltage. In the following description, the frame inversion drive is described as an example of a method of inverting the source line potential to a positive or negative polarity with the common electrode potential Vcom as the center potential. However, the polarity of the common electrode potential Vcom is periodically inverted. May be. It is assumed that a normally white liquid crystal panel is used.

図２（ａ）は、表示画面の中央に矩形の黒を、その他の表示画面全体を中間調のグレーを表示するための表示信号を液晶パネル１０に供給している場合の表示画像を示している。Ａ点とＢ点とは、同一のソース線Ｌｓに接続されている。図２（ｂ）は、一フレーム期間におけるソース線Ｌｓの表示信号の変化を示している。グレーの表示信号、黒の表示信号、グレーの表示信号を対応する画素電極に供給した後、ブランク期間において黒に相当する一定電圧の表示信号にセットされている。   FIG. 2A shows a display image in the case where a display signal for displaying a rectangular black in the center of the display screen and a halftone gray on the other display screens is supplied to the liquid crystal panel 10. Yes. Point A and point B are connected to the same source line Ls. FIG. 2B shows a change in the display signal of the source line Ls in one frame period. After the gray display signal, the black display signal, and the gray display signal are supplied to the corresponding pixel electrodes, the display signal is set to a constant voltage corresponding to black in the blank period.

図３及び図４を参照して、図２のＡ点、Ｂ点における画素電極の電位変化を詳細に説明する。図３は、図２に示した画像を表示しているときのＡ点における画素電極の電位変化を説明する波形図である。また、図４はＢ点における画素電極の電位変化を説明する図である。   With reference to FIGS. 3 and 4, the potential change of the pixel electrode at points A and B in FIG. 2 will be described in detail. FIG. 3 is a waveform diagram for explaining a change in the potential of the pixel electrode at point A when the image shown in FIG. 2 is displayed. FIG. 4 is a diagram for explaining a change in the potential of the pixel electrode at point B.

図３及び図４において、Ｖｇａ、ＶｇｂはそれぞれＡ点及びＢ点におけるゲート線に印加されるゲート線電位波形、Ｖｓは点Ａ及びＢを通過するソース線に印加されるソース線電位（表示信号）波形、Ｖｃｏｍは画素電極に対向するコモン電極の電位波形を示している。また、画素電極の電位波形は、クロストークを考慮しない理想的な場合を破線（Ｖａ及びＶｂ）で、クロストークを考慮した実際の画素電極の電位波形を実線（Ｖａ’及びＶｂ’）で示している。   3 and 4, Vga and Vgb are the gate line potential waveforms applied to the gate lines at points A and B, respectively, and Vs is the source line potential applied to the source line passing through points A and B (display signal). ) A waveform, Vcom, indicates a potential waveform of the common electrode facing the pixel electrode. The potential waveform of the pixel electrode is indicated by broken lines (Va and Vb) in an ideal case where crosstalk is not taken into consideration, and the actual potential waveform of the pixel electrode in consideration of crosstalk is indicated by a solid line (Va ′ and Vb ′). ing.

図３及び図４において、Ｎ及び（Ｎ＋１）で示される期間は、Ａ点及びＢ点の画素にＮフレーム及び（Ｎ＋１）フレームに対応する表示信電圧が与えられている期間を示している。Ｎフレームは各画素を正極性駆動しており、（Ｎ＋１）フレームは負極性駆動している。図３中のＴａ、図４中のＴｂは、図２における黒表示部分の画素に表示信号を供給している期間に対応する。図３、４中のＴは、ブランク期間に対応する。本実施の形態では、ブランク期間において、黒表示に対応する電圧を印加している例を示す。   3 and 4, periods indicated by N and (N + 1) indicate periods in which display signal voltages corresponding to the N frame and the (N + 1) frame are applied to the pixels at the points A and B, respectively. In the N frame, each pixel is driven with a positive polarity, and the (N + 1) frame is driven with a negative polarity. Ta in FIG. 3 and Tb in FIG. 4 correspond to a period during which a display signal is supplied to the pixels in the black display portion in FIG. 3 and 4 corresponds to a blank period. In this embodiment, an example in which a voltage corresponding to black display is applied in a blank period is shown.

図３に示すように、Ａ点においては、タイミングｔａで走査信号電圧が印加され、Ａ点の画素のＴＦＴはオンとなる。そして、Ａ点の画素電極にＮフレームのグレー表示に対応した表示信号が供給される。Ａ点の次のラインに表示信号が供給されるタイミングでは、Ａ点のＴＦＴはオフである。すなわち、Ａ点の画素電極に蓄積されたグレー表示に対応する電荷は、液晶容量及び蓄積容量によって、次に書き込みが行われるまで保持される。   As shown in FIG. 3, at point A, a scanning signal voltage is applied at timing ta, and the TFT of the pixel at point A is turned on. A display signal corresponding to gray display of N frames is supplied to the pixel electrode at point A. At the timing when the display signal is supplied to the line next to the point A, the TFT at the point A is off. That is, the charge corresponding to the gray display accumulated in the pixel electrode at the point A is held by the liquid crystal capacitor and the storage capacitor until the next writing is performed.

（Ｎ＋１）フレームでソース電極の電位は反転され、Ａ点の画素には負極性の表示信号が印加される。この駆動電位も次のフレームまで保持される。図４に示すように、Ｂ点についてもＡ点と同様に、タイミングｔｂでＢ点の画素に蓄積された正極性のＮフレーム表示信号電位は、液晶容量及び蓄積容量によって保持され、（Ｎ＋１）フレームでソース電極の電位は反転され、Ｂ点の画素には負極性の表示信号が印加される。   In (N + 1) frame, the potential of the source electrode is inverted, and a negative display signal is applied to the pixel at point A. This drive potential is also held until the next frame. As shown in FIG. 4, the positive N frame display signal potential accumulated in the pixel at the point B at the timing tb is held by the liquid crystal capacitor and the storage capacitor for the point B as well as the point A, and (N + 1) The potential of the source electrode is inverted in the frame, and a negative display signal is applied to the pixel at point B.

従来、図７に示すように、フレーム反転駆動を用いた場合、液晶パネルの中央の矩形の黒表示の上の部分では（図７中Ａ点）では本来表示すべきグレーよりも暗い表示となり、下の部分（図７中Ｂ点）では本来表示すべきグレーよりも明るい表示となってしまっていた。画素電極の電位ＶａはＴＦＴがオフとなっている期間においても、結合容量などによって、ソース線電位Ｖｓの影響を受けるためである。つまり、図３中の期間Ｔａにおいて、Ａ点の画素電極の電位はソース線電位によって引き上げられている。一方、図４中の期間Ｔｂにおいては、Ｂ点の画素電極の電位はソース線電位によって引き下げられている。このため、上記のような表示色変化が生じていた。   Conventionally, as shown in FIG. 7, when frame inversion driving is used, the upper part of the central black display of the liquid crystal panel (point A in FIG. 7) is darker than the gray to be originally displayed, In the lower part (point B in FIG. 7), the display is brighter than the gray that should be originally displayed. This is because the potential Va of the pixel electrode is affected by the source line potential Vs due to the coupling capacitance or the like even during the period in which the TFT is off. That is, in the period Ta in FIG. 3, the potential of the pixel electrode at the point A is raised by the source line potential. On the other hand, in the period Tb in FIG. 4, the potential of the pixel electrode at the point B is lowered by the source line potential. For this reason, the display color change as described above has occurred.

しかし、本実施の形態では、フレーム期間の後半１／２の期間にブランク期間Ｔが設けられている。ブランク期間Ｔの間、各ゲート線にはＴＦＴをオフ状態とする走査信号を供給し、各ソース線には黒表示に対応する表示信号を供給する。ブランク期間Ｔにおいて、ＴＦＴは全てオフとなっているので、画素電極に蓄積されていた電荷は、液晶容量、蓄積容量などによってそのまま保持される。   However, in the present embodiment, the blank period T is provided in the second half of the frame period. During the blank period T, a scanning signal for turning off the TFT is supplied to each gate line, and a display signal corresponding to black display is supplied to each source line. In the blank period T, all TFTs are turned off, so that the charges accumulated in the pixel electrode are held as they are by the liquid crystal capacitance, the storage capacitance, and the like.

ブランク期間Ｔの間、各画素電極はソース線の電位によって同様の影響を受けている。図３、４の例においては、Ｎフレームに対応する画素電位が引き上げられている。このため、走査順序（ゲート線）の異なる画素に対するソース線電位による影響が異なる時間（Ｔａ、Ｔｂ）が、相対的に短くなる。これによって、同一色を表示するラインが異なる画素の間において、画素電極電位の実効値が従来のものよりも近づくので、画素間の表示色の相違を低減することができる。このように、従来の液晶表示装置よりも高品位の表示を行うことができる。   During the blank period T, each pixel electrode is similarly affected by the potential of the source line. 3 and 4, the pixel potential corresponding to the N frame is raised. For this reason, the time (Ta, Tb) in which the influence of the source line potential on the pixels having different scanning orders (gate lines) is relatively short. As a result, the effective value of the pixel electrode potential is closer to that between the pixels having different lines displaying the same color than the conventional one, so that the display color difference between the pixels can be reduced. In this manner, display with higher quality than that of a conventional liquid crystal display device can be performed.

ブランク期間を使用した画像表示において、例えば、グラフィックコントローラ１０５は、通常画像のビデオデータにブランク期間に相当するブランク期間データを加えたデータを生成し、駆動制御回路１０２に出力する。表示信号制御回路１０８は、通常の順次走査期間（フレーム期間の前半１／２期間）においては通常画像のビデオデータに対応する表示データを出力する。ブランク期間において、表示信号制御回路１０８はグラフィックコントローラ１０５からのブランク期間データに対応した表示データをソースドライバ１０４に出力する。ソースドライバ１０４は、入力された表示データに対応した表示信号を出力する。   In the image display using the blank period, for example, the graphic controller 105 generates data obtained by adding blank period data corresponding to the blank period to video data of a normal image, and outputs the data to the drive control circuit 102. The display signal control circuit 108 outputs display data corresponding to video data of a normal image during a normal sequential scanning period (the first half of the frame period). In the blank period, the display signal control circuit 108 outputs display data corresponding to the blank period data from the graphic controller 105 to the source driver 104. The source driver 104 outputs a display signal corresponding to the input display data.

走査信号制御回路は、フレーム期間前の半順次走査期間において、通常の制御信号をゲートドライバ１０３に出力する。ブランク期間において、ゲートドライバ１０３が各ゲート線に選択信号を出力しないように、ゲートドライバ１０３に制御信号を出力する。なお、表示信号制御回路１０８がブランク期間の表示データを生成すること、あるいは、ソースドライバ１０４内に一定の電圧を出力する回路を形成し、ブランク期間において、その回路からの表示信号を出力するように、液晶表示装置１００を構成することも可能である。   The scanning signal control circuit outputs a normal control signal to the gate driver 103 in the semi-sequential scanning period before the frame period. In the blank period, a control signal is output to the gate driver 103 so that the gate driver 103 does not output a selection signal to each gate line. Note that the display signal control circuit 108 generates display data in the blank period or forms a circuit that outputs a constant voltage in the source driver 104 and outputs a display signal from the circuit in the blank period. In addition, the liquid crystal display device 100 can be configured.

ここで、フレーム周波数を従来と同じとして、各画素への書き込み速度を早くする。あるいは、各画素への１フレームの書き込み速度を従来と同じとして、フレーム周波数を従来の２倍に設定してもよい。なお、本実施形態においては、フレーム反転駆動を例として説明した。このように、本発明はフレーム反転の場合において特に効果が高いが、例えば、ゲート線ごとに反転駆動を行うライン反転駆動などにも適用可能である。   Here, the frame frequency is the same as the conventional one, and the writing speed to each pixel is increased. Alternatively, the frame frequency may be set to twice that of the prior art, with the writing speed of one frame to each pixel being the same as that of the prior art. In the present embodiment, the frame inversion driving is described as an example. As described above, the present invention is particularly effective in the case of frame inversion. However, the present invention can also be applied to, for example, line inversion driving that performs inversion driving for each gate line.

続いて、従来問題となっていた輝度傾斜現象について説明する。表示画面全体をグレー表示した場合、表示画面の上部は暗く、下部が明るく表示されてしまう。このような問題に対しても、上述の駆動方法を用いることによって、表示品質を向上することができる。図５及び図６は、このような問題を説明するための液晶の駆動電位を示す波形図であり、図５は液晶パネルの一番上のゲート線の中央の画素であるＣ点、図６は表示画面の中央の画素Ｄ点における駆動波形を示す図である。ここでは、ブランク期間Ｔにおいて、画像表示を行っているグレーと同じ表示に対応する電圧（表示信号）をソース線に印加している例を示している。   Next, the luminance gradient phenomenon that has been a problem in the past will be described. When the entire display screen is displayed in gray, the upper part of the display screen is dark and the lower part is brightly displayed. Even for such a problem, display quality can be improved by using the above driving method. 5 and 6 are waveform diagrams showing the driving potential of the liquid crystal for explaining such a problem, and FIG. 5 is a point C that is the center pixel of the top gate line of the liquid crystal panel. These are figures which show the drive waveform in the pixel D point of the center of a display screen. Here, in the blank period T, an example is shown in which a voltage (display signal) corresponding to the same display as gray in which image display is performed is applied to the source line.

図５及び図６は、本実施形態にかかる駆動方法を用いて、このような画像を表示しているときのＣ点及びＤ点における各電極の電位を示す波形図である。Ｃ点とＤ点とは、同一のソース線Ｌｓに接続されている。図５及び図６において、図３及び図４と同様に、Ｖｇｃ、ＶｇｄはそれぞれＣ点及びＤ点におけるゲート線に印加されるゲート線電位波形、Ｖｓは点Ａ及びＢを通過するソース線に印加されるソース線電位波形、Ｖｃｏｍは画素電極に対向するコモン電極の電位波形を示している。   5 and 6 are waveform diagrams showing the potential of each electrode at points C and D when such an image is displayed using the driving method according to the present embodiment. The points C and D are connected to the same source line Ls. 5 and 6, Vgc and Vgd are the gate line potential waveforms applied to the gate lines at points C and D, respectively, and Vs is the source line passing through points A and B, as in FIGS. The applied source line potential waveform, Vcom, indicates the potential waveform of the common electrode facing the pixel electrode.

また、画素電極の電位波形は、ソース線電位からの影響がない理想的な場合を破線（Ｖｃ及びＶｄ）で、実際の画素電極の電位波形を実線（Ｖｃ’及びＶｄ’）で示している。図５、図６において、Ｎ、（Ｎ＋１）は図３、４と同様の意味であり、Ｎフレームは正極性駆動、（Ｎ＋１）フレームは、負極性駆動を行う。   The potential waveform of the pixel electrode is indicated by a broken line (Vc and Vd) in an ideal case where there is no influence from the source line potential, and the potential waveform of the actual pixel electrode is indicated by a solid line (Vc ′ and Vd ′). . 5 and 6, N and (N + 1) have the same meanings as in FIGS. 3 and 4, and the N frame performs positive polarity driving, and the (N + 1) frame performs negative polarity driving.

図５に示すように、上述したように一フレーム期間の後半１／２にブランク期間Ｔを設ける。一フレーム期間の前半１／２の期間は従来のように表示を行う表示信号を印加し、ブランク期間において、ソース線からグレー表示に対応する表示信号を印加する。ブランク期間において、各ゲート線は接続されている各ＴＦＴをオフとする信号を伝送する。   As shown in FIG. 5, the blank period T is provided in the latter half of one frame period as described above. In the first half of one frame period, a display signal for display is applied as in the prior art, and in the blank period, a display signal corresponding to gray display is applied from the source line. In the blank period, each gate line transmits a signal for turning off each connected TFT.

Ｃ点では表示信号の極性反転は、Ｃ点の画素のＴＦＴがオンとなるタイミングと略同時である。したがって、Ｃ点の画素の画素電極の電位Ｖｃは、極性反転の影響を受けることなく一定に保たれる。したがって、Ｃ点においては、理想的な駆動電位が保持されＶｃとＶｃ’は等しくなる。   At point C, the polarity inversion of the display signal is substantially simultaneously with the timing at which the TFT of the pixel at point C is turned on. Therefore, the potential Vc of the pixel electrode of the pixel at the point C is kept constant without being affected by polarity inversion. Therefore, at the point C, an ideal driving potential is maintained and Vc and Vc ′ are equal.

一方、図６に示すように、表示画面の中央であるＤ点においても、タイミングｔｄで、ＴＦＴがオンとなる信号が供給され、表示信号電圧を印加する。蓄積された電荷は、液晶容量及び蓄積容量などによって保持される。最下の走査線に接続された画素への書き込みが終わった後、ブランク期間Ｔの間ソース電極にはグレーの表示に対応した電圧が印加される。その間、ゲート線からはＴＦＴとオフとする信号を印加する。その後、ブランク期間Ｔが終わると、ソース線の表示信号が負極性に反転する。ソース線電位の変化に伴い、画素電極電位Ｖｄも引き下げられる。さらに、次の（Ｎ＋１）フレームの書き込みを行うため、Ｄ点の画素のＴＦＴはオンとなり、Ｄ点の画素電極にグレー表示に対応した負極性の表示信号が供給される。   On the other hand, as shown in FIG. 6, also at point D, which is the center of the display screen, a signal for turning on the TFT is supplied at timing td, and a display signal voltage is applied. The accumulated charge is held by a liquid crystal capacitor and a storage capacitor. After the writing to the pixel connected to the lowermost scanning line is completed, a voltage corresponding to gray display is applied to the source electrode during the blank period T. Meanwhile, a signal for turning off the TFT is applied from the gate line. Thereafter, when the blank period T ends, the display signal of the source line is inverted to the negative polarity. As the source line potential changes, the pixel electrode potential Vd is also lowered. Further, in order to perform writing of the next (N + 1) frame, the TFT of the pixel at the point D is turned on, and a negative display signal corresponding to gray display is supplied to the pixel electrode at the point D.

従来、表示画面全体を中間調のグレーを表示するための表示信号を液晶パネルに供給している場合、表示画面の上部から下部にかけて本来表示すべきグレーからだんだんと明るい表示となっていた。Ｄ点では極性反転時に、ソース線と画素電極間の容量のカップリングにより、画素電位が変動するためである。   Conventionally, when a display signal for displaying halftone gray is supplied to the liquid crystal panel on the entire display screen, the display gradually becomes brighter from the gray to be originally displayed from the top to the bottom of the display screen. This is because at the point D, the pixel potential fluctuates due to capacitive coupling between the source line and the pixel electrode during polarity reversal.

しかし、本実施形態のようにブランク期間Ｔを設けることによって、画素電極電位Ｖｄが、本来の電位から変動している期間の割合が減少する。つまり、Ｃ点とＤ点における画素電極電位の実効値が近づく。つまり、ライン（ゲート線）が異なる画素間における画素電極電位の実効値が近づき、その表示色の相違を低減することができる。これによって、輝度傾斜減少の問題を軽減させることができ、表示性能の向上を行うことができる。   However, by providing the blank period T as in the present embodiment, the ratio of the period in which the pixel electrode potential Vd varies from the original potential decreases. That is, the effective value of the pixel electrode potential at the points C and D approaches. That is, the effective value of the pixel electrode potential between pixels with different lines (gate lines) approaches, and the difference in display color can be reduced. As a result, the problem of decrease in luminance gradient can be reduced, and display performance can be improved.

本実施の形態における液晶表示装置の構成の一例を示すブロック図である。It is a block diagram which shows an example of a structure of the liquid crystal display device in this Embodiment. 本実施の形態における駆動方法を説明するための図である。It is a figure for demonstrating the drive method in this Embodiment. 同図２Ａ点に対応する各電極の電位波形及びタイミングを示す図である。It is a figure which shows the electric potential waveform and timing of each electrode corresponding to the FIG. 2A point. 同図２Ｂ点に対応する各電極の電位波形及びタイミングを示す波形図である。It is a wave form diagram which shows the electric potential waveform and timing of each electrode corresponding to the same FIG. 2B point. 本実施の形態における各電極の電位波形及びタイミングを示す波形図である。It is a wave form diagram which shows the electric potential waveform and timing of each electrode in this Embodiment. 本実施の形態における各電極の電位波形及びタイミングを示す波形図である。It is a wave form diagram which shows the electric potential waveform and timing of each electrode in this Embodiment. 従来の液晶表示装置における、縦クロストーク現象を説明するための図である。It is a figure for demonstrating the vertical crosstalk phenomenon in the conventional liquid crystal display device. 同図７Ａ点に対応する各電極の電位波形を示す波形図である。It is a wave form diagram which shows the electric potential waveform of each electrode corresponding to FIG. 7A point. 同図７Ｂ点に対応する各電極の電位波形を示す波形図である。It is a wave form diagram which shows the electric potential waveform of each electrode corresponding to the same FIG. 7B point. 従来の液晶表示装置における輝度傾斜現象を説明するための図である。It is a figure for demonstrating the brightness | luminance inclination phenomenon in the conventional liquid crystal display device. 同図１０Ｃ点に対応する各電極の電位波形を示す波形図である。It is a wave form diagram which shows the electric potential waveform of each electrode corresponding to FIG. 10C point. 同図１０Ｄ点に対応する各電極の電位波形を示す波形図である。It is a wave form diagram which shows the electric potential waveform of each electrode corresponding to the FIG. 10D point.

符号の説明Explanation of symbols

１００ 液晶表示装置
１０１ 液晶パネル
１０２ 駆動制御回路
１０３ ゲートドライバ
１０４ ソースドライバ
１０５ グラフィックコントローラ
１０６ 駆動電圧生成回路
１０７ 走査信号制御回路
１０８ 表示信号制御回路
１０９ タイミング制御回路 DESCRIPTION OF SYMBOLS 100 Liquid crystal display device 101 Liquid crystal panel 102 Drive control circuit 103 Gate driver 104 Source driver 105 Graphic controller 106 Drive voltage generation circuit 107 Scan signal control circuit 108 Display signal control circuit 109 Timing control circuit

Claims (9)

第一の基板と第二の基板との間に液晶を挟持し、前記液晶に電界を印加して、フレームを順次表示することによって画像表示を行う液晶表示装置であって、
前記第１の基板上に形成された複数の走査線及び信号線と、
前記複数の走査線及び信号線の交点近傍に配置され、上記走査線に接続された複数のスイッチング素子と、
前記複数のスイッチング素子に接続された複数の画素電極と、
前記複数の走査線に走査信号を供給する走査線駆動回路と、
前記複数の信号線に表示信号を供給する信号線駆動回路と、を備え、
一つのフレームの開始から次のフレームの開始までのフレーム期間において、前記複数の走査線を順次走査する順次走査期間と、前記走査信号駆動回路が前記走査線の順次走査を停止し前記複数のスイッチング素子がＯＦＦ状態にセットされるブランク期間と、を有する、
液晶表示装置。 A liquid crystal display device that displays an image by sandwiching a liquid crystal between a first substrate and a second substrate, applying an electric field to the liquid crystal, and sequentially displaying frames,
A plurality of scanning lines and signal lines formed on the first substrate;
A plurality of switching elements disposed near intersections of the plurality of scanning lines and signal lines and connected to the scanning lines;
A plurality of pixel electrodes connected to the plurality of switching elements;
A scanning line driving circuit for supplying a scanning signal to the plurality of scanning lines;
A signal line driving circuit for supplying a display signal to the plurality of signal lines,
In a frame period from the start of one frame to the start of the next frame, a sequential scanning period for sequentially scanning the plurality of scanning lines, and the scanning signal driving circuit stops the sequential scanning of the scanning lines and the plurality of switching A blank period during which the element is set to the OFF state,
Liquid crystal display device. 前記ブランク期間は前記フレーム期間の１／８以上である、請求項１に記載の液晶表示装置。   The liquid crystal display device according to claim 1, wherein the blank period is 1/8 or more of the frame period. 前記ブランク期間は前記フレーム期間の１／４以上である、請求項１に記載の液晶表示装置。   The liquid crystal display device according to claim 1, wherein the blank period is ¼ or more of the frame period. 前記ブランク期間は、前記フレーム期間における連続した一つの期間である、請求項１、２又は３に記載の液晶表示装置。   The liquid crystal display device according to claim 1, wherein the blank period is one continuous period in the frame period. 前記ブランク期間は、フレームの全ての表示信号が前記画素電極に書き込まれた後に設けられている、請求項４に記載の液晶表示装置。   The liquid crystal display device according to claim 4, wherein the blank period is provided after all display signals of a frame are written to the pixel electrodes. 前記ブランク期間において、前記信号線駆動回路は一定電位の表示信号を出力する、請求項１〜５のいずれか一項に記載の液晶表示装置。   The liquid crystal display device according to claim 1, wherein the signal line driver circuit outputs a display signal having a constant potential in the blank period. 前記液晶表示装置はフレーム反転駆動方式によって画像表示を行う、請求項１〜６いずれか一項に記載の液晶表示装置。   The liquid crystal display device according to claim 1, wherein the liquid crystal display device displays an image by a frame inversion driving method. 第１の基板と第２の基板との間に液晶を挟持し、前記液晶に電界を印加して、それぞれスイッチング素子を有する複数の画素から構成される表示領域において画像表示する液晶表示装置の駆動方法であって、
複数のフレームを順次表示し、
前記複数のフレームのそれぞれについて、一フレームの表示開始から次のフレームの表示開始までのフレーム期間において、前記複数の画素のスイッチング素子がＯＦＦ状態にセットされるブランク期間を有する、
液晶表示装置の駆動方法。 Driving a liquid crystal display device in which a liquid crystal is sandwiched between a first substrate and a second substrate, an electric field is applied to the liquid crystal, and an image is displayed in a display region composed of a plurality of pixels each having a switching element. A method,
Display multiple frames sequentially,
For each of the plurality of frames, a blank period in which switching elements of the plurality of pixels are set in an OFF state in a frame period from the start of display of one frame to the start of display of the next frame,
A driving method of a liquid crystal display device. 前記ブランク期間は前記フレーム期間の１／８以上である請求項８に記載の液晶表示装置の駆動方法。   The method of driving a liquid crystal display device according to claim 8, wherein the blank period is ８ or more of the frame period.
JP2004312511A 2004-10-27 2004-10-27 Liquid crystal display apparatus and driving method therefor Pending JP2006126346A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004312511A JP2006126346A (en) 2004-10-27 2004-10-27 Liquid crystal display apparatus and driving method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004312511A JP2006126346A (en) 2004-10-27 2004-10-27 Liquid crystal display apparatus and driving method therefor

Publications (1)

Publication Number Publication Date
JP2006126346A true JP2006126346A (en) 2006-05-18

Family

ID=36721178

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004312511A Pending JP2006126346A (en) 2004-10-27 2004-10-27 Liquid crystal display apparatus and driving method therefor

Country Status (1)

Country Link
JP (1) JP2006126346A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008292851A (en) * 2007-05-25 2008-12-04 Nano Loa Inc Liquid crystal device and driving method for the same
JP2016066082A (en) * 2010-08-31 2016-04-28 株式会社半導体エネルギー研究所 Display device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008292851A (en) * 2007-05-25 2008-12-04 Nano Loa Inc Liquid crystal device and driving method for the same
WO2008146867A1 (en) * 2007-05-25 2008-12-04 Nano Loa, Inc. Liquid crystal device and method for driving liquid crystal device
JP2016066082A (en) * 2010-08-31 2016-04-28 株式会社半導体エネルギー研究所 Display device

Similar Documents

Publication Publication Date Title
US9548031B2 (en) Display device capable of driving at low speed
US8907883B2 (en) Active matrix type liquid crystal display device and drive method thereof
KR100895303B1 (en) Liquid crystal display and driving method thereof
US11081040B2 (en) Pixel circuit, display device and driving method
US20040017344A1 (en) Liquid-crystal display device and driving method thereof
KR101798489B1 (en) Device for generating gamma, LCD and Method for driving the LCD
US20120327137A1 (en) Display device and display driving method
US8217929B2 (en) Electro-optical device, driving method, and electronic apparatus with user adjustable ratio between positive and negative field
JP2000310767A (en) Liquid crystal display device and its driving method
US20060227628A1 (en) Display driver and display driving method
US20150015564A1 (en) Display device
KR101585687B1 (en) Liquid crystal display
JP4417839B2 (en) Liquid crystal display
KR100389027B1 (en) Liquid Crystal Display and Driving Method Thereof
KR20080002237A (en) Gate driving circuit, liquid crystal display using the same and driving method thereof
US20110115768A1 (en) Method of driving electro-optical device, electro-optical device, and electronic apparatus
KR101389232B1 (en) Liquid crystal display
JP2009116122A (en) Display driving circuit, display device and display driving method
KR101985245B1 (en) Liquid crystal display
WO2010125716A1 (en) Display device and drive method for display devices
JP2005091781A (en) Display device and method for driving the same
KR100853215B1 (en) Liquid crystal display
JP2007140191A (en) Active matrix type liquid crystal display device
JP2006126346A (en) Liquid crystal display apparatus and driving method therefor
KR20160035142A (en) Liquid Crystal Display Device and Driving Method the same