JP2006108135A - Method of manufacturing crystalline semiconductor film and crystalline semiconductor film - Google Patents

Method of manufacturing crystalline semiconductor film and crystalline semiconductor film Download PDF

Info

Publication number
JP2006108135A
JP2006108135A JP2004288567A JP2004288567A JP2006108135A JP 2006108135 A JP2006108135 A JP 2006108135A JP 2004288567 A JP2004288567 A JP 2004288567A JP 2004288567 A JP2004288567 A JP 2004288567A JP 2006108135 A JP2006108135 A JP 2006108135A
Authority
JP
Japan
Prior art keywords
semiconductor film
crystalline semiconductor
film according
crystal
crystalline
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004288567A
Other languages
Japanese (ja)
Inventor
Tomohiro Kimura
知洋 木村
Takuto Yasumatsu
拓人 安松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2004288567A priority Critical patent/JP2006108135A/en
Publication of JP2006108135A publication Critical patent/JP2006108135A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method of manufacturing a crystalline semiconductor film configured from crystal grain in which a crystal orientation is equal and the mean particle size of the crystal grain is microfabricated to about 4 μm or less. <P>SOLUTION: The method of manufacturing the crystalline semiconductor film includes (a) a step of forming an amorphous semiconductor film 104 on a substrate 101, (b) a step of giving a catalyst element 106 for expediting to crystallize the amorphous semiconductor film 104, and (c) a step of crystallizing the amorphous semiconductor film 104 by heating in an atmosphere containing steam to obtain a crystalline semiconductor film 104b. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、結晶質半導体膜の製造方法および結晶質半導体膜、ならびに結晶質半導体膜を用いて作製される半導体装置等に関する。   The present invention relates to a method for manufacturing a crystalline semiconductor film, a crystalline semiconductor film, and a semiconductor device manufactured using the crystalline semiconductor film.

従来のＣＲＴ（Ｃａｔｈｏｄｅ−ｒａｙ Ｔｕｂｅ）を用いた表示装置に換えて、液晶表示装置や有機ＥＬ表示装置など、厚み（奥行き）の小さいフラットパネルディスプレイの需要が近年高まってきている。こうしたフラットパネルディスプレイでは、薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ）に代表される薄膜半導体素子がスイッチング素子として用いられる。たとえば、アクティブマトリクス型の液晶表示装置では、マトリクス状に配置された数十万以上の画素電極のそれぞれに１つ以上のＴＦＴを設け、画素電極に供給する電荷をＴＦＴによって制御している。   In recent years, demand for flat panel displays having a small thickness (depth) such as a liquid crystal display device and an organic EL display device has been increasing in place of a display device using a conventional CRT (Cathode-ray Tube). In such a flat panel display, a thin film semiconductor element typified by a thin film transistor (TFT) is used as a switching element. For example, in an active matrix liquid crystal display device, one or more TFTs are provided for each of hundreds of thousands or more of pixel electrodes arranged in a matrix, and charges supplied to the pixel electrodes are controlled by the TFTs.

ＴＦＴは、ＣＶＤ法などによって形成される厚さ数十ｎｍ〜数百ｎｍの半導体膜を備えている。非晶質シリコン膜は、ＴＦＴに用いることのできる薄膜半導体の１つであり、形成が容易であるという利点を備える。しかし、非晶質シリコン膜の半導体特性は十分ではなく、非晶質シリコン膜を用いて形成されるＴＦＴのトランジスタ特性は低いという問題があった。   The TFT includes a semiconductor film having a thickness of several tens of nm to several hundreds of nm formed by a CVD method or the like. An amorphous silicon film is one of thin film semiconductors that can be used for TFTs, and has an advantage that it can be easily formed. However, the semiconductor characteristics of the amorphous silicon film are not sufficient, and there is a problem that the transistor characteristics of the TFT formed using the amorphous silicon film are low.

ＴＦＴの特性を向上させるため、多結晶シリコン、微結晶シリコン等の結晶性を有する半導体膜が用いられている。これらの結晶性半導体膜は、まず非晶質半導体膜を形成し、その後加熱して結晶化することによって製造される。例えば、多結晶半導体膜を形成する方法として、アモルファスシリコン膜などの非晶質半導体膜をエキシマレーザ照射することによって溶融（再）結晶化させる方法（エキシマレーザアニール法）と、非晶質半導体膜が溶融する温度までは加熱せずに６００℃前後で熱処理することによって結晶成長させる方法（固相成長法）とが知られている。前者のエキシマレーザアニール法は、基板の温度を大きく上昇させずに、非晶質半導体膜のみに高いエネルギーを与えることができるなどの利点を有しているが、再現性などの点で問題がある。後者の固相成長法は、低温での熱処理によって容易に再結晶化できるなどの利点を有しているが、ガラス基板を用いる場合、ガラスの歪点温度（約５９３℃）よりも若干高い温度で加熱しなければならないため、大基板を用いた場合に反りなどの問題が生じる。   In order to improve the characteristics of the TFT, a semiconductor film having crystallinity such as polycrystalline silicon or microcrystalline silicon is used. These crystalline semiconductor films are manufactured by first forming an amorphous semiconductor film and then heating to crystallize. For example, as a method of forming a polycrystalline semiconductor film, an amorphous semiconductor film such as an amorphous silicon film is melted (re) crystallized by excimer laser irradiation (an excimer laser annealing method), an amorphous semiconductor film There is known a method of growing a crystal (solid phase growth method) by performing a heat treatment at around 600 ° C. without heating up to a temperature at which it melts. The former excimer laser annealing method has an advantage that high energy can be given only to the amorphous semiconductor film without greatly increasing the temperature of the substrate, but there is a problem in terms of reproducibility. is there. The latter solid phase growth method has an advantage that it can be easily recrystallized by a heat treatment at a low temperature. However, when a glass substrate is used, the temperature is slightly higher than the strain point temperature of glass (about 593 ° C.). Therefore, when a large substrate is used, problems such as warping occur.

ガラス基板上に良好な結晶質半導体層を得る方法として、特許文献１には、結晶化を促進する作用を有する触媒元素（例えばニッケルなど）を非晶質半導体層に添加した後、加熱処理（結晶化アニール）を施すことにより、従来より低温・短時間の加熱処理で、結晶の配向性が揃った良好な半導体膜を製造する方法が提案されている。この方法によって得られる結晶質半導体は、１つの結晶核から結晶成長し、結晶方位がおおむね揃った柱状結晶の集合（ドメイン）から構成されており、ドメインの平均粒径は約１００μｍ〜数百μｍである。   As a method for obtaining a good crystalline semiconductor layer on a glass substrate, Patent Document 1 discloses that a catalyst element (for example, nickel) having an action of promoting crystallization is added to an amorphous semiconductor layer, followed by heat treatment ( There has been proposed a method of manufacturing a good semiconductor film with uniform crystal orientation by performing heat treatment at a lower temperature and in a shorter time than conventional crystallization annealing. The crystalline semiconductor obtained by this method is composed of a set of columnar crystals (domains) grown from one crystal nucleus and having a substantially uniform crystal orientation, and the average grain size of the domains is about 100 μm to several hundred μm. It is.

特許文献２は、特許文献１の改良技術を開示している。詳細には特許文献２には、結晶化アニール時の昇温速度を適切に制御することによって結晶核の発生密度を高くし、ＴＦＴのチャネル形成領域内に複数の結晶粒を存在させることにより、ＴＦＴ特性のバラツキ（例えば移動度、オン電流値、オフ電流値等）が抑制された結晶質半導体膜を製造する方法が開示されている。
特開平９−３１２４０４号公報 特開２００３−７７８３３号公報 特開２００２−３１３７９６号公報 特開平６−３３３８２４号公報 Patent Document 2 discloses an improved technique of Patent Document 1. Specifically, Patent Document 2 discloses that the generation rate of crystal nuclei is increased by appropriately controlling the temperature rising rate during crystallization annealing, and a plurality of crystal grains are present in the channel formation region of the TFT. A method of manufacturing a crystalline semiconductor film in which variation in TFT characteristics (for example, mobility, on-current value, off-current value, etc.) is suppressed is disclosed.
JP-A-9-312404 Japanese Patent Laid-Open No. 2003-77833 JP 2002-313796 A JP-A-6-333824

前述したＴＦＴ特性のバラツキは、近年、ＴＦＴ駆動電圧の低電圧化などの要求に伴い、重大な問題になっている。   The above-described variation in TFT characteristics has become a serious problem with the recent demand for lowering the TFT drive voltage.

ＴＦＴ特性のバラツキは、例えば、結晶質シリコンの結晶粒の界面（結晶粒界）がＴＦＴのチャネル形成領域に存在すると発生しやすくなる。そこで、上記の問題を解決する手段の一つとして、ＴＦＴのチャネル形成領域内に複数の結晶粒が存在し得るような、平均粒径の小さい結晶質半導体膜を作製することが考えられる。最近では、配線幅が小さくなるとともに、ＴＦＴのチャネル形成領域のサイズ（チャネル長、チャネル幅）も小さくなっているため、平均粒径が小さい結晶質半導体膜を効率よく作製できる方法が要望されている。   The variation in TFT characteristics is likely to occur when, for example, the interface (crystal grain boundary) of crystal grains of crystalline silicon exists in the channel formation region of the TFT. Thus, as one means for solving the above problem, it is conceivable to produce a crystalline semiconductor film having a small average grain size so that a plurality of crystal grains may exist in the channel formation region of the TFT. Recently, as the wiring width is reduced and the size of the channel formation region (channel length, channel width) of the TFT is also reduced, a method for efficiently producing a crystalline semiconductor film having a small average grain size is desired. Yes.

特許文献２は、このような観点から提案された技術であるが、結晶化アニールの際、非晶質半導体膜の加熱温度に応じて昇温速度を適切に制御しなければならないため、量産に適用するのが難しい。また、特許文献２の方法によって得られた結晶構造は、特許文献２の図１１（Ｂ）に示されているように、同一面内において曲折または枝分かれした複数のドメインから構成されている点で、結晶方位がそろったドメインから構成されている特許文献１の結晶構造（特許文献２の図１９（Ｂ）を参照。）とは相違している。   Patent Document 2 is a technique proposed from such a viewpoint, but it is necessary to appropriately control the rate of temperature rise in accordance with the heating temperature of the amorphous semiconductor film during crystallization annealing. Difficult to apply. Further, as shown in FIG. 11B of Patent Document 2, the crystal structure obtained by the method of Patent Document 2 is composed of a plurality of domains bent or branched in the same plane. This is different from the crystal structure of Patent Document 1 (see FIG. 19B of Patent Document 2) that is composed of domains with aligned crystal orientations.

本発明は上記事情に鑑みてなされたものであり、その目的は、結晶方位がそろったドメイン（本明細書では「結晶粒」と呼ぶ。）から構成された結晶質半導体膜であって、結晶粒の平均粒径が約４μｍ以下に微細化された結晶質半導体膜の製造方法等を提供することにある。   The present invention has been made in view of the above circumstances, and an object of the present invention is a crystalline semiconductor film composed of domains having uniform crystal orientation (referred to as “crystal grains” in this specification), An object of the present invention is to provide a method for producing a crystalline semiconductor film in which the average grain size of the grains is refined to about 4 μm or less.

本発明の結晶質半導体膜の製造方法は、（ａ）基板の上に非晶質半導体膜を形成する工程と、（ｂ）前記非晶質半導体膜に結晶化を促進する触媒元素を付与する工程と、（ｃ）水蒸気を含む雰囲気下で加熱することによって前記非晶質半導体膜を結晶化し、結晶質半導体膜を得る工程とを包含する。   The method for producing a crystalline semiconductor film according to the present invention includes: (a) a step of forming an amorphous semiconductor film on a substrate; and (b) applying a catalyst element for promoting crystallization to the amorphous semiconductor film. And (c) a step of crystallizing the amorphous semiconductor film by heating in an atmosphere containing water vapor to obtain a crystalline semiconductor film.

ある好ましい実施形態において、前記工程（ｃ）は、前記非晶質半導体膜４００℃以上の温度に加熱してから水蒸気を導入する工程を含む。   In a preferred embodiment, the step (c) includes a step of introducing water vapor after the amorphous semiconductor film is heated to a temperature of 400 ° C. or higher.

ある好ましい実施形態において、前記工程（ｃ）は、大気圧以上の圧力下で行われる。   In a preferred embodiment, the step (c) is performed under a pressure equal to or higher than atmospheric pressure.

ある好ましい実施形態において、前記工程（ｃ）は、５００〜８００℃の範囲を１０℃／分以上の昇温速度で加熱する工程を含む。   In a preferred embodiment, the step (c) includes a step of heating a range of 500 to 800 ° C. at a temperature rising rate of 10 ° C./min or more.

ある好ましい実施形態において、前記工程（ｃ）は、５００〜８００℃の範囲を１００℃／分以上の昇温速度で加熱する工程を含む。   In a preferred embodiment, the step (c) includes a step of heating a range of 500 to 800 ° C. at a temperature rising rate of 100 ° C./min or more.

ある好ましい実施形態において、前記工程（ｃ）は、不活性ガスに水蒸気を混合する工程を含む。   In a preferred embodiment, the step (c) includes a step of mixing water vapor with an inert gas.

ある好ましい実施形態において、前記工程（ｃ）は、５００〜１０００℃に加熱された不活性ガスを導入する工程を含む。   In a preferred embodiment, the step (c) includes a step of introducing an inert gas heated to 500 to 1000 ° C.

ある好ましい実施形態において、前記不活性ガスの流量は、１〜１００Ｌ／ｍｉｎである。   In a preferred embodiment, the flow rate of the inert gas is 1 to 100 L / min.

ある好ましい実施形態において、前記不活性ガスは、希ガスまたは窒素ガスである。   In a preferred embodiment, the inert gas is a noble gas or nitrogen gas.

ある好ましい実施形態において、前記工程（ｃ）は、前記触媒元素の半導体化合物を結晶核として結晶成長する過程を含む。   In a preferred embodiment, the step (c) includes a step of crystal growth using the catalytic compound semiconductor compound as a crystal nucleus.

ある好ましい実施形態において、前記工程（ｃ）で得られた前記結晶質半導体膜を溶融再結晶化する工程（ｄ）をさらに含む。   In a preferred embodiment, the method further includes a step (d) of melt recrystallization of the crystalline semiconductor film obtained in the step (c).

ある好ましい実施形態において、前記工程（ｄ）は、前記結晶質半導体膜に光線を照射する工程を含む。   In a preferred embodiment, the step (d) includes a step of irradiating the crystalline semiconductor film with light.

ある好ましい実施形態において、前記工程（ｄ）は、前記結晶質半導体膜にレーザ光を照射する工程を含む。   In a preferred embodiment, the step (d) includes a step of irradiating the crystalline semiconductor film with a laser beam.

ある好ましい実施形態において、前記工程（ｂ）において、前記触媒元素は、Ｎｉ、Ｃｏ、Ｐｄ、Ｐｔ、Ｃｕ、Ａｇ、Ａｕ、Ｉｎ、Ｓｎ、ＡｌおよびＳｂよりなる群から選択される少なくとも一種である。   In a preferred embodiment, in the step (b), the catalyst element is at least one selected from the group consisting of Ni, Co, Pd, Pt, Cu, Ag, Au, In, Sn, Al, and Sb. .

ある好ましい実施形態において、前記工程（ｂ）において、前記触媒元素はＮｉである。   In a preferred embodiment, in the step (b), the catalytic element is Ni.

ある好ましい実施形態において、前記非晶質半導体膜は実質的にシリコンから構成され、前記触媒元素の前記半導体化合物はシリサイドである。   In a preferred embodiment, the amorphous semiconductor film is substantially composed of silicon, and the semiconductor compound of the catalytic element is silicide.

また、本発明の結晶質半導体膜は、上記のいずれかの結晶質半導体膜の製造方法によって製造される。   The crystalline semiconductor film of the present invention is manufactured by any one of the above-described methods for manufacturing a crystalline semiconductor film.

ある好ましい実施形態において、前記結晶質半導体膜は、ＥＢＳＰ（Ｅｌｅｃｔｒｏｎ Ｂａｃｋ Ｓｃａｔｔｅｒｉｎｇ Ｐａｔｔｅｒｎ）法によって結晶質半導体表面の結晶方位を測定したとき、方位差がすべて１０°未満の結晶からなる結晶粒から構成されている。   In a preferred embodiment, the crystalline semiconductor film is composed of crystal grains composed of crystals whose orientation difference is less than 10 ° when the crystal orientation of the surface of the crystalline semiconductor is measured by an EBSP (Electron Back Scattering Pattern) method. ing.

ある好ましい実施形態において、前記結晶粒の平均粒径は４μｍ以下である。   In a preferred embodiment, the average grain size of the crystal grains is 4 μm or less.

本発明の半導体装置は、上記のいずれかの結晶質半導体膜を備えている。   The semiconductor device of the present invention includes any one of the above crystalline semiconductor films.

本発明の表示装置は、上記の半導体装置を備えている。   A display device of the present invention includes the above-described semiconductor device.

本発明によれば、水蒸気雰囲気下で結晶化アニールが行われるため、結晶粒の平均粒径が約４μｍ以下（具体的には、約０．３μｍ〜約４μｍ）に微細化された結晶質半導体膜が得られる。その結果、ＴＦＴのチャネル形成領域に複数の結晶粒を存在させることが可能になり、ＴＦＴ特性のバラツキが少ない結晶質半導体装置が、簡便な製造プロセスにて得られる。また、本発明によれば、結晶方位がそろった結晶粒から構成された結晶質半導体膜が得られるため、高移動度の良好なＴＦＴ特性が得られる。したがって、本発明の結晶質半導体膜は、画素スイッチングＴＦＴだけでなく、周辺駆動回路部を構成するＴＦＴにも使用することができる。   According to the present invention, since the crystallization annealing is performed in a water vapor atmosphere, the crystalline semiconductor whose average grain size is refined to about 4 μm or less (specifically, about 0.3 μm to about 4 μm). A membrane is obtained. As a result, a plurality of crystal grains can be present in the channel formation region of the TFT, and a crystalline semiconductor device with little variation in TFT characteristics can be obtained by a simple manufacturing process. In addition, according to the present invention, since a crystalline semiconductor film composed of crystal grains with uniform crystal orientation can be obtained, good TFT characteristics with high mobility can be obtained. Therefore, the crystalline semiconductor film of the present invention can be used not only for the pixel switching TFT but also for the TFT constituting the peripheral drive circuit portion.

本願発明者は、ＴＦＴの微細化に伴って生じるＴＦＴ特性のバラツキを解消するため、結晶粒の平均粒径が小さい結晶質半導体膜を作製すべく検討を重ねてきた。一般に結晶粒の大きさは、結晶核の発生密度によって決定され、結晶核の発生密度が大きいほど結晶粒の平均粒径は小さくなることが知られている。このような観点から、特許文献２では、「結晶核の発生密度を高くするためには、非晶質シリコン膜中に存在するダングリングボンド（シリコン原子の端部が、結合に関与しない不対電子で占められていること。「未結合手」とも呼ばれる。）やボイドなどの欠陥の数を多くしてシリコン同士が結合しない（欠陥が修復されない）ようにすればよい。」という知見に到達し、結晶化アニール時の昇温速度を制御することによって結晶粒の粒径を小さくしている。   The inventor of the present application has repeatedly studied to produce a crystalline semiconductor film in which the average grain size of the crystal grains is small in order to eliminate variations in TFT characteristics caused by TFT miniaturization. In general, the size of crystal grains is determined by the generation density of crystal nuclei, and it is known that the larger the generation density of crystal nuclei, the smaller the average grain diameter of crystal grains. From this point of view, Patent Document 2 states that “in order to increase the generation density of crystal nuclei, dangling bonds existing in the amorphous silicon film (the unpaired state in which the ends of silicon atoms are not involved in the bonding). (It is also called “unbonded hands”.) The number of defects such as voids can be increased so that silicon is not bonded to each other (defects are not repaired). The grain size of the crystal grains is reduced by controlling the rate of temperature increase during crystallization annealing.

しかしながら、特許文献２のように昇温速度を制御する方法は、概して、温度管理が困難であり、生産効率などが低下する恐れがある。また、特許文献２の方法によって得られた結晶質半導体膜の結晶構造は、特許文献１の方法によって得られた結晶構造とは異なっている。   However, generally, the method of controlling the rate of temperature increase as in Patent Document 2 is difficult to manage temperature, and production efficiency and the like may be reduced. Further, the crystal structure of the crystalline semiconductor film obtained by the method of Patent Document 2 is different from the crystal structure obtained by the method of Patent Document 1.

そこで本願発明者は、特許文献２で開示された上記知見、すなわち、「非晶質シリコン膜中に存在するダングリングボンドやボイドなどの欠陥の数を多くして結晶核の発生密度を高くする。」という知見をベースにしながら、特許文献２の方法よりも生産効率が高く、しかも特許文献１と同様の結晶構造を備えた結晶質半導体膜を提供するため、さらに検討を重ねた。その結果、結晶化アニール時における加熱雰囲気を、従来のように窒素雰囲気下で行うのではなく、水蒸気雰囲気下で行うことによって上記の目的を達成できることを見出し、本発明を完成した。   Therefore, the inventor of the present application described the above-mentioned knowledge disclosed in Patent Document 2, that is, “the number of defects such as dangling bonds and voids existing in the amorphous silicon film is increased to increase the generation density of crystal nuclei. In order to provide a crystalline semiconductor film having higher production efficiency than the method of Patent Document 2 and having a crystal structure similar to that of Patent Document 1, further studies were made. As a result, the present inventors have found that the above object can be achieved by performing the heating atmosphere during crystallization annealing not in a nitrogen atmosphere as in the prior art but in a water vapor atmosphere, thereby completing the present invention.

このような構成を採用することにより、結晶質半導体を構成する結晶粒の平均粒径が小さくなるメカニズムは詳細には不明であるが、以下のように考えられる。   The mechanism by which the average grain size of the crystal grains constituting the crystalline semiconductor is reduced by adopting such a configuration is unknown in detail, but is considered as follows.

まず、はじめに、特許文献２に開示された「非晶質シリコン膜中に存在するダングリングボンドやボイドなどの欠陥の数を多くすることにより、結晶核の発生密度が高くなる」メカニズムの要旨を説明する。   First, the gist of the mechanism disclosed in Patent Document 2 “the generation density of crystal nuclei is increased by increasing the number of defects such as dangling bonds and voids present in the amorphous silicon film”. explain.

一般に、プラズマＣＶＤ法などによって得られる非晶質シリコン膜には、シリコン同士が結合せず、１つのシリコン原子に対して２つ以上の水素原子が結合した水素（Ｈ−Ｓｉ−Ｈ、（Ｈ−Ｓｉ−Ｈ）ｎ、Ｈ2＝Ｓｉ−Ｈなど、以下、「結合水素」と呼ぶ場合がある。）や、シリコン原子と結合していない水素（Ｈ、Ｈ2、以下、「非結合水素」と呼ぶ場合がある。）が局在している。このような結合水素や非結合水素が非晶質シリコン膜中に存在すると、これらの周辺には、ダングリングボンドやボイドが形成されやすいことが知られている。シリコン同士が結合した「結晶質シリコン」を得るという観点からすれば、上記のダングリングボンドやボイドは「欠陥」と位置付けられるため、通常は、このような「欠陥」の数は少ないほど良いと考えられる。 In general, in an amorphous silicon film obtained by a plasma CVD method or the like, silicon is not bonded to each other, and hydrogen in which two or more hydrogen atoms are bonded to one silicon atom (H—Si—H, (H such as -Si-H) n, H 2 = Si-H, hereinafter sometimes referred to as "bonded hydrogen".) and the hydrogen that is not bound to a silicon atom (H, H 2, hereinafter, "non-bonded hydrogen Is sometimes localized.) Is localized. It is known that when such bonded hydrogen and non-bonded hydrogen exist in the amorphous silicon film, dangling bonds and voids are likely to be formed around these. From the viewpoint of obtaining “crystalline silicon” in which silicon is bonded to each other, the dangling bonds and voids described above are positioned as “defects”. Therefore, the smaller the number of such “defects”, the better. Conceivable.

しかしながら、本発明のように結晶化促進作用を有する触媒元素を非晶質シリコンに添加して結晶質シリコンを作製する場合、非晶質シリコン中にボイドやダングリングボンドの「欠陥」が存在すると、低温（例えば４００℃以下）での加熱処理によっても触媒元素のシリコン化合物（以下、「シリサイド」と呼ぶ場合がある。）が形成され、粒径の小さいシリサイドが高密度で生成し、結晶核の発生密度が高くなることが判明した。   However, when a crystalline silicon is produced by adding a catalytic element having a crystallization promoting action to amorphous silicon as in the present invention, voids or dangling bond “defects” exist in the amorphous silicon. Even when heat treatment is performed at a low temperature (for example, 400 ° C. or lower), a silicon compound as a catalytic element (hereinafter sometimes referred to as “silicide”) is formed, and silicide with a small particle size is formed at a high density. It became clear that the generation density of became high.

したがって、結晶核の発生密度を高くするためには、非晶質シリコン膜中に存在するダングリングボンドやボイドなどの欠陥の数を多くすることが有効であると考えられる。   Therefore, in order to increase the generation density of crystal nuclei, it is considered effective to increase the number of defects such as dangling bonds and voids existing in the amorphous silicon film.

ここで、所望の平均粒径を得るために重要なことは、単純に、ダングリングボンドなどの欠陥が多い非晶質シリコン膜を作製するだけではなく、上記の欠陥が修復されてシリコン同士が結合され難いような非晶質シリコン膜を作製するということである。本発明のように水蒸気雰囲気下で非晶質半導体膜を加熱すると、上記の欠陥を含む非晶質シリコン膜の表面で、水蒸気（Ｈ2Ｏ）は、水素原子（Ｈ）とＯＨとに解離し、水素原子が効率よく発生するようになる。すなわち、結晶化アニール時において、上記の欠陥中に水素原子が絶えず供給され続けることになる。その結果、本発明の方法によれば、結晶化アニール中に上記の欠陥が修復され難くなり、シリコン同士は結合し難くなると考えられる。特に本発明では、好ましくは、基板を急速に加熱することができ、高温の水蒸気雰囲気に接触させることが可能なＲＴＡ（ラピッドサーマルアニール）装置を用いて結晶化アニールを行っているため、結晶化アニール中に上記の欠陥が修復されにくい状態が実現されていると推測される。なお、水蒸気雰囲気下で結晶化アニールを行うことにより、アニールによる熱的効果のために欠陥は減少するが、本発明では、上記のようにシリコン同士は結合し難くなる環境に曝されているため、その減少の程度は抑えられると考えられる。その結果、結晶核の発生密度も高くなり、平均粒径の小さい結晶粒が得られると推察される。 Here, in order to obtain a desired average particle diameter, it is important not only to produce an amorphous silicon film having many defects such as dangling bonds, but also to repair the above-described defects so that That is, an amorphous silicon film that is not easily bonded is manufactured. When an amorphous semiconductor film is heated in a water vapor atmosphere as in the present invention, water vapor (H 2 O) is dissociated into hydrogen atoms (H) and OH on the surface of the amorphous silicon film containing the above-described defects. As a result, hydrogen atoms are generated efficiently. That is, at the time of crystallization annealing, hydrogen atoms are continuously supplied into the defects. As a result, according to the method of the present invention, it is considered that the above-described defects are hardly repaired during crystallization annealing, and silicon is hardly bonded to each other. In particular, in the present invention, crystallization annealing is preferably performed using an RTA (rapid thermal annealing) apparatus that can rapidly heat the substrate and can be brought into contact with a high-temperature steam atmosphere. It is presumed that a state in which the above-described defects are hardly repaired during annealing is realized. By performing crystallization annealing in a water vapor atmosphere, defects are reduced due to the thermal effect of annealing, but in the present invention, silicon is exposed to an environment in which it is difficult to bond together as described above. The degree of the decrease is considered to be suppressed. As a result, the generation density of crystal nuclei is increased, and it is presumed that crystal grains having a small average particle diameter can be obtained.

なお、特許文献４の実施例には、非晶質シリコンを水素還元雰囲気下で結晶化アニールする方法が開示されているが、この方法は、本発明のように水素原子を供給する技術ではないため、所望とする結晶粒の平均粒径が小さい結晶質シリコンは得られないと考えられる。特許文献４に開示されている方法によれば、水素は水素分子（Ｈ2分子）として非晶質シリコンに供給されるため、非晶質シリコン膜の表面では、主に、水素分子による物理的吸着が起こり、本発明のように水素原子が解離して発生することはない。前述したとおり、平均粒径が小さい結晶質シリコン膜を得るためには、非晶質シリコン膜に水素原子が供給されることが必要であり、特許文献４のように水素原子が発生しない雰囲気下で結晶化アニールを行っても、シリコン同士が結合し難くなる雰囲気を実現することは困難である。したがって、本発明と特許文献４とは異なる方法であり、得られる結晶粒の平均粒径も異なっている。 In the example of Patent Document 4, a method of annealing crystallization of amorphous silicon in a hydrogen reducing atmosphere is disclosed, but this method is not a technique for supplying hydrogen atoms as in the present invention. Therefore, it is considered that crystalline silicon having a small average grain size of desired crystal grains cannot be obtained. According to the method disclosed in Patent Document 4, since hydrogen is supplied to amorphous silicon as hydrogen molecules (H 2 molecules), the surface of the amorphous silicon film is mainly physically made of hydrogen molecules. Adsorption occurs and hydrogen atoms are not dissociated and generated as in the present invention. As described above, in order to obtain a crystalline silicon film having a small average grain size, it is necessary to supply hydrogen atoms to the amorphous silicon film, and in an atmosphere in which hydrogen atoms are not generated as in Patent Document 4. Even if crystallization annealing is performed, it is difficult to realize an atmosphere in which silicon is hardly bonded to each other. Therefore, the present invention and Patent Document 4 are different methods, and the average grain size of the obtained crystal grains is also different.

なお、非晶質シリコン中に水素原子を供給する方法としては、上記の水蒸気雰囲気下で結晶化アニールを行う方法のほか、結晶化アニールを行う前に水素プラズマ処理を行う方法が挙げられる。水素プラズマ処理の詳細は、後記する。   As a method for supplying hydrogen atoms into amorphous silicon, in addition to the method of performing crystallization annealing in the above-described water vapor atmosphere, a method of performing hydrogen plasma treatment before performing crystallization annealing can be given. Details of the hydrogen plasma treatment will be described later.

本発明による結晶質半導体膜の製造方法は、（ａ）基板の上に非晶質半導体膜を形成する工程と、（ｂ）前記非晶質半導体膜に結晶化を促進する触媒元素を付与する工程と、（ｃ）水蒸気を含む雰囲気下で加熱することによって前記非晶質半導体膜を結晶化し、結晶質半導体膜を得る工程とを包含する。本発明は、上記工程（ｃ）において、触媒元素が導入された非晶質半導体膜を、水蒸気を含む雰囲気下で加熱することに特徴がある。   The method for producing a crystalline semiconductor film according to the present invention includes (a) a step of forming an amorphous semiconductor film on a substrate, and (b) applying a catalytic element for promoting crystallization to the amorphous semiconductor film. And (c) a step of crystallizing the amorphous semiconductor film by heating in an atmosphere containing water vapor to obtain a crystalline semiconductor film. The present invention is characterized in that in the step (c), the amorphous semiconductor film into which the catalytic element is introduced is heated in an atmosphere containing water vapor.

以下、図１（Ａ）〜（Ｇ）を参照しながら、半導体の代表例であるシリコンを用いて結晶質半導体膜を製造する方法の実施形態、および半導体装置の製造方法を説明する。ただし、本発明の製造方法はシリコン膜に限定されず、ゲルマニウム膜、ゲルマニウムとシリコンとの混成膜（シリコン・ゲルマニウム膜）などについても適用することができる。   Hereinafter, an embodiment of a method for manufacturing a crystalline semiconductor film using silicon, which is a typical example of a semiconductor, and a method for manufacturing a semiconductor device will be described with reference to FIGS. However, the manufacturing method of the present invention is not limited to a silicon film, and can also be applied to a germanium film, a mixed film of germanium and silicon (silicon / germanium film), or the like.

本実施形態では、ｎチャネル型ＴＦＴをガラス基板上に作製する方法について説明する。本実施形態によって得られるＴＦＴは、アクティブマトリクス型の液晶表示装置や有機ＥＬ表示装置の画素部分はもちろん、ドライバー回路を構成する素子としても利用することができる。図１は、ここで説明するｎチャネル型ＴＦＴの作製工程を示す断面図であり、（Ａ）→（Ｇ）の順にしたがって作製工程が順次進行する。   In this embodiment, a method for manufacturing an n-channel TFT on a glass substrate will be described. The TFT obtained by this embodiment can be used not only as a pixel part of an active matrix type liquid crystal display device or an organic EL display device but also as an element constituting a driver circuit. FIG. 1 is a cross-sectional view showing a manufacturing process of an n-channel TFT described here, and the manufacturing process sequentially proceeds in the order of (A) → (G).

まず、図１（Ａ）に示すように、基板１０１に非晶質シリコン膜１０４を形成する（工程（ａ））。本実施形態では、基板１０１上に非晶質シリコン膜１０４を形成する前に、酸化シリコンからなる下地膜１０３を形成している。これにより、基板１０１中の不純物が非晶質シリコン膜１０４に拡散するのを防ぐことができる。   First, as shown in FIG. 1A, an amorphous silicon film 104 is formed on a substrate 101 (step (a)). In this embodiment, the base film 103 made of silicon oxide is formed before the amorphous silicon film 104 is formed on the substrate 101. Thereby, it is possible to prevent impurities in the substrate 101 from diffusing into the amorphous silicon film 104.

基板１０１は非晶質シリコン膜１０４を支持するとともに、非晶質シリコン膜１０４から形成される結晶質シリコン膜および結晶質シリコン膜を用いて形成される半導体装置を支持する。基板１０１は、非晶質シリコン膜１０４に施される熱処理等を含む種々の半導体装置製造工程の最高温度において実質的に変形しないことが好ましい。また、結晶質シリコン膜を用いて形成される半導体装置の電気的特性に悪影響を与えないよう、非晶質シリコン膜１０４が形成される基板１０１の表面は絶縁性を備えており、半導体装置製造工程において曝される温度において非晶質シリコン膜１０４と反応したり、基板１０１から非晶質シリコン膜１０４へ、基板１０１に含まれる物質が拡散しないことが好ましい。   The substrate 101 supports the amorphous silicon film 104 and also supports a crystalline silicon film formed from the amorphous silicon film 104 and a semiconductor device formed using the crystalline silicon film. It is preferable that the substrate 101 is not substantially deformed at the highest temperature in various semiconductor device manufacturing processes including heat treatment performed on the amorphous silicon film 104. In addition, the surface of the substrate 101 on which the amorphous silicon film 104 is formed has insulating properties so as not to adversely affect the electrical characteristics of the semiconductor device formed using the crystalline silicon film. It is preferable that the substance contained in the substrate 101 does not diffuse from the substrate 101 to the amorphous silicon film 104 at a temperature exposed in the process.

非晶質シリコン膜１０４は、プラズマＣＶＤ法、スパッタ法などによって形成される。好ましいのはプラズマＣＶＤ法であり、これにより、低温でしかも高速に非晶質シリコン膜を成膜できる。具体的には、ＳｉＨ4とＨ2との混合ガスを用いたプラズマＣＶＤ法が好ましい。非晶質シリコン膜１０４のサイズや厚さは作製する半導体装置の構造やサイズに合わせて、適宜最適な値を選択し得る。ＴＦＴを作製する場合には、非晶質シリコン膜１０４は、たとえば、３０ｎｍから１００ｎｍの厚さを有する。 The amorphous silicon film 104 is formed by a plasma CVD method, a sputtering method, or the like. A plasma CVD method is preferable, and an amorphous silicon film can be formed at a low temperature and at a high speed. Specifically, a plasma CVD method using a mixed gas of SiH 4 and H 2 is preferable. The size and thickness of the amorphous silicon film 104 can be appropriately selected as appropriate in accordance with the structure and size of the semiconductor device to be manufactured. In the case of manufacturing a TFT, the amorphous silicon film 104 has a thickness of 30 nm to 100 nm, for example.

基板１０４の種類は特に限定されず、ガラス基板、石英基板などが用いられる。後述するように本発明では、低温で短時間の加熱処理によって結晶化を行うことができるので、耐熱性が高く、かつ熱収縮性が殆どない高価な石英基板に換えて、安価なガラス基板を用いることができる。   The type of the substrate 104 is not particularly limited, and a glass substrate, a quartz substrate, or the like is used. As will be described later, in the present invention, crystallization can be performed by low-temperature and short-time heat treatment, so that an inexpensive glass substrate is used instead of an expensive quartz substrate having high heat resistance and almost no heat shrinkability. Can be used.

次に、結晶質シリコンの結晶化を促進する触媒元素１０６を非晶質シリコン膜１０４に付与する（工程（ｂ））。   Next, a catalytic element 106 that promotes crystallization of crystalline silicon is applied to the amorphous silicon film 104 (step (b)).

触媒元素１０６としては、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銅（Ｃｕ）、銀（Ａｇ）、金（Ａｕ）、インジウム（Ｉｎ）、スズ（Ｓｎ）、アルミニウム（Ａｌ）、アンチモン（Ｓｂ）から選ばれた一種または複数種の元素を用いることが望ましい。これらから選ばれた一種または複数種類の元素であれば、微量で結晶化助長の効果がある。それらの中でも、特にＮｉを用いた場合に最も顕著な効果を得ることができる。触媒元素１０６は単独では作用せず、非晶質シリコン膜１０４と結合してシリサイド化することで結晶成長に作用する。そのときの結晶構造が、非晶質シリコン膜１０４の結晶化時に一種の鋳型のように作用し、非晶質シリコン膜１０４の結晶化を促す。Ｎｉは２つのＳｉとＮｉＳｉ2を形成する。ＮｉＳｉ2は螢石型の結晶構造を示し、その結晶構造は、単結晶ケイ素のダイヤモンド構造と非常に類似したものである。しかも、ＮｉＳｉ2はその格子定数が５．４０６Å（０．５４０６ｎｍ）であり、結晶質シリコンのダイヤモンド構造での格子定数５．４３０Å（０．５４３０ｎｍ）に非常に近い値をもつ。よって、ＮｉＳｉ2は、非晶質シリコン膜１０４を結晶化させるための鋳型としては最適なものであり、本発明における触媒元素１０６としては、特にＮｉを用いるのが最も望ましい。 As the catalyst element 106, nickel (Ni), cobalt (Co), palladium (Pd), platinum (Pt), copper (Cu), silver (Ag), gold (Au), indium (In), tin (Sn) It is desirable to use one or more elements selected from aluminum (Al) and antimony (Sb). One or more kinds of elements selected from these have an effect of promoting crystallization in a very small amount. Among them, the most remarkable effect can be obtained particularly when Ni is used. The catalytic element 106 does not act alone, but acts on crystal growth by being bonded to the amorphous silicon film 104 and silicided. The crystal structure at that time acts as a kind of template when the amorphous silicon film 104 is crystallized, and promotes crystallization of the amorphous silicon film 104. Ni forms two Si and NiSi 2 . NiSi 2 exhibits a meteorite-type crystal structure, which is very similar to the diamond structure of single crystal silicon. Moreover, NiSi 2 has a lattice constant of 5.406 Å (0.5406 nm), which is very close to the lattice constant of 5.430 Å (0.5430 nm) in the diamond structure of crystalline silicon. Therefore, NiSi 2 is optimal as a template for crystallizing the amorphous silicon film 104, and it is most desirable to use Ni as the catalyst element 106 in the present invention.

触媒元素１０６を導入する方法としては、スパッタ法、蒸着法、メッキ法、イオンドーピング法、ＣＶＤ法、スピンコート法などが挙げられる。スピンコート法は、触媒元素１０６の溶液または分散液を基板上に塗布して乾燥させる方法であり、溶液または分散液中の触媒元素の濃度を調整することによって、非晶質シリコン膜１０４に導入する触媒元素１０６の量を調整することができる。   Examples of the method for introducing the catalyst element 106 include a sputtering method, a vapor deposition method, a plating method, an ion doping method, a CVD method, and a spin coating method. The spin coating method is a method in which a solution or dispersion of the catalyst element 106 is applied onto a substrate and dried, and is introduced into the amorphous silicon film 104 by adjusting the concentration of the catalyst element in the solution or dispersion. The amount of the catalytic element 106 to be adjusted can be adjusted.

非晶質シリコン膜１０４中の触媒元素１０６の濃度は、１×１０16ａｔｏｍｓ／ｃｍ3以上１×１０18ａｔｏｍｓ／ｃｍ3以下程度が好ましい。触媒元素１０６の濃度が１×１０16ａｔｏｍｓ／ｃｍ3未満であると、結晶成長が不十分となり、非晶質領域が多く残ってしまう。他方、触媒元素１０６の濃度が１×１０18ａｔｏｍｓ／ｃｍ3を超えると、半導体装置のチャネル領域を形成した場合、触媒元素がリークの原因となるおそれがある。 The concentration of the catalytic element 106 in the amorphous silicon film 104 is preferably about 1 × 10 16 atoms / cm 3 or more and about 1 × 10 18 atoms / cm 3 or less. When the concentration of the catalyst element 106 is less than 1 × 10 16 atoms / cm 3 , crystal growth becomes insufficient and many amorphous regions remain. On the other hand, if the concentration of the catalytic element 106 exceeds 1 × 10 18 atoms / cm 3 , the catalytic element may cause a leak when the channel region of the semiconductor device is formed.

触媒元素１０６を非晶質シリコン膜１０４に導入する工程は、後述の結晶核形成工程の前であれば、基板１０１上に非晶質シリコン膜１０４を形成する前または後のいずれに行ってもよい。なお、通常は、本実施形態に示すように、基板１０１上に非晶質シリコン膜１０４を形成する前に、基板１０１上に酸化シリコンからなる下地膜１０３を形成して、基板１０１中の不純物が非晶質シリコン膜１０４に拡散するのを防ぐ。非晶質シリコン膜１０４の表面が疎水性であるのに対して、下地膜１０３の表面は親水性であるので、親水性の溶媒を用いてスピンコートする場合には、下地膜１０３上に塗布する方が、非晶質シリコン膜１０４上に塗布するよりも安定に塗布することができる。触媒元素１０６を基板１０１上または下地膜１０３上に導入した場合、非晶質シリコン膜１０４の下面から結晶成長が開始する。   The step of introducing the catalytic element 106 into the amorphous silicon film 104 may be performed before or after the formation of the amorphous silicon film 104 on the substrate 101 as long as it is before the crystal nucleus forming step described later. Good. Normally, as shown in this embodiment, before forming the amorphous silicon film 104 on the substrate 101, a base film 103 made of silicon oxide is formed on the substrate 101, and impurities in the substrate 101 are formed. Is prevented from diffusing into the amorphous silicon film 104. Since the surface of the amorphous silicon film 104 is hydrophobic, the surface of the base film 103 is hydrophilic. Therefore, when spin coating is performed using a hydrophilic solvent, the surface of the base film 103 is coated on the base film 103. This makes it possible to apply more stably than application on the amorphous silicon film 104. When the catalytic element 106 is introduced onto the substrate 101 or the base film 103, crystal growth starts from the lower surface of the amorphous silicon film 104.

触媒元素１０６を含む溶液をスピンコート法によって、表面濃度が１×１０12ａｔｏｍｓ／ｃｍ2以上１×１０14ａｔｏｍｓ／ｃｍ2以下となるように、基板上または非晶質シリコン膜上に塗布し、乾燥させる。表面濃度が１×１０12ａｔｏｍｓ／ｃｍ2未満の場合、結晶成長が不十分となり非晶質領域が多く残る。表面濃度が１×１０14ａｔｏｍｓ／ｃｍ2を超えると、触媒元素がリークの原因となるおそれがある。なお、触媒元素１０６の表面濃度は、全反射蛍光Ｘ線分析（ＴＲＸＲＦ）法などによって測定することができる。 A solution containing the catalyst element 106 is applied onto a substrate or an amorphous silicon film by spin coating so that the surface concentration is 1 × 10 12 atoms / cm 2 or more and 1 × 10 14 atoms / cm 2 or less. ,dry. When the surface concentration is less than 1 × 10 12 atoms / cm 2 , crystal growth is insufficient and many amorphous regions remain. If the surface concentration exceeds 1 × 10 14 atoms / cm 2 , the catalytic element may cause a leak. Note that the surface concentration of the catalytic element 106 can be measured by a total reflection fluorescent X-ray analysis (TRXRF) method or the like.

触媒元素（例えばニッケル）１０６を含む溶液は、水、メタノール、エタノール、ｎ−プロパノール、ｉ−プロパノールおよびアセトンからなる群から選ばれた少なくとも一種の溶媒を含むことが好ましい。触媒元素１０６としてニッケルを用いる場合、酢酸ニッケルを上記溶媒に溶解することにより、ニッケルを基板１０１上または非晶質シリコン膜１０４上に均一に塗布することができる。   The solution containing the catalytic element (for example, nickel) 106 preferably contains at least one solvent selected from the group consisting of water, methanol, ethanol, n-propanol, i-propanol, and acetone. In the case where nickel is used as the catalyst element 106, nickel can be uniformly coated on the substrate 101 or the amorphous silicon film 104 by dissolving nickel acetate in the solvent.

また低電圧でのＤＣ（直流）スパッタリング法によっても、同様にニッケルなどの触媒元素１０６を導入することができる。この際、ＤＣ電圧を低くすることによって、非常に低濃度の触媒元素１０６の導入が可能となる。例えば、ＤＣ電圧を２００Ｖ〜６００Ｖ程度にする。   Similarly, the catalytic element 106 such as nickel can be introduced also by a DC (direct current) sputtering method at a low voltage. At this time, it is possible to introduce a very low concentration of the catalytic element 106 by reducing the DC voltage. For example, the DC voltage is set to about 200V to 600V.

基板１０１上または非晶質シリコン膜１０４上に塗布された触媒元素１０６は、下記の結晶核形成工程での加熱によって非晶質シリコン膜１０４中に取り込まれる。   The catalytic element 106 applied on the substrate 101 or the amorphous silicon film 104 is taken into the amorphous silicon film 104 by heating in the following crystal nucleus forming step.

次に、水蒸気を含む雰囲気下で加熱することによって非晶質シリコン膜１０４を結晶化し、結晶質シリコン膜１０４ａを得る（工程（ｃ））。前述したように、本発明では、水蒸気を含む雰囲気下で非晶質半導体膜を加熱することに特徴があり、これにより、所望とする平均粒径の小さい結晶質半導体膜が得られる。   Next, the amorphous silicon film 104 is crystallized by heating in an atmosphere containing water vapor to obtain a crystalline silicon film 104a (step (c)). As described above, the present invention is characterized in that the amorphous semiconductor film is heated in an atmosphere containing water vapor, whereby a desired crystalline semiconductor film having a small average particle diameter can be obtained.

シリコンの再配列を防止し、結晶核の発生密度を高めて平均粒径の小さい結晶質シリコンを効率よく得るためには、上記工程（ｃ）は、大気圧以上の圧力下で、水蒸気を含む雰囲気に曝しながら行うことが好ましい。水蒸気は、基板の加熱時から導入してもよいし、例えば、４００℃以上の温度に昇温してから導入しても良い。   In order to prevent the rearrangement of silicon, increase the generation density of crystal nuclei, and efficiently obtain crystalline silicon having a small average particle diameter, the step (c) includes water vapor at a pressure of atmospheric pressure or higher. It is preferable to carry out while exposing to the atmosphere. The water vapor may be introduced when the substrate is heated, or may be introduced after the temperature is raised to 400 ° C. or higher, for example.

装置内を水蒸気雰囲気に制御する方法としては、気化器を用いて水蒸気と不活性ガスを混合させて行う方法、バブリングにより不活性ガスに水蒸気を混合させて行う方法などが挙げられる。雰囲気制御の簡便性などを考慮すると、気化器を用いる方法が好ましい。上記方法に用いられる不活性ガスとしては、希ガス（Ｈｅ（ヘリウム）、Ｎｅ（ネオン）、Ａｒ（アルゴン）、Ｋｒ（クリプトン）、Ｘｅ（キセノン）、Ｒｎ（ラドン））、または窒素ガスが挙げられる。これらは単独で使用しても良いし、２種以上を併用しても良い。   Examples of the method for controlling the inside of the apparatus to a water vapor atmosphere include a method in which water vapor and an inert gas are mixed using a vaporizer, a method in which water vapor is mixed with an inert gas by bubbling, and the like. Considering the simplicity of atmosphere control and the like, a method using a vaporizer is preferable. Examples of the inert gas used in the above method include noble gases (He (helium), Ne (neon), Ar (argon), Kr (krypton), Xe (xenon), Rn (radon)), or nitrogen gas. It is done. These may be used alone or in combination of two or more.

詳細には、例えば、５００〜１０００℃に加熱された不活性ガスを、１〜１００Ｌ／ｍｉｎの流量で導入する「ホットガスフロー」を行うことが好ましい。例えば、気化器を用いて「ホットガスフロー」を実施する場合、まず、気化器を用いて水蒸気を発生させ、不活性ガス中に水蒸気を導入する。ここで、不活性ガスと水蒸気との混合比率は、不活性ガスの流量を１０Ｌ／ｍｉｎとした場合、水蒸気を約１ｓｃｃｍ〜１５ｓｃｃｍの範囲に制御することが好ましい。   Specifically, for example, it is preferable to perform “hot gas flow” in which an inert gas heated to 500 to 1000 ° C. is introduced at a flow rate of 1 to 100 L / min. For example, when “hot gas flow” is performed using a vaporizer, first, water vapor is generated using the vaporizer, and the water vapor is introduced into the inert gas. Here, the mixing ratio of the inert gas and the water vapor is preferably controlled so that the water vapor is in the range of about 1 sccm to 15 sccm when the flow rate of the inert gas is 10 L / min.

上記の工程（ｃ）は、ＲＴＡ装置を用いることが好ましい。ＲＴＡ装置は、基板を短時間で急速に加熱することができるため、例えばガラス基板を用いて結晶質半導体膜を作製する場合、ガラスの歪点以上の温度で加熱しても、ガラス基板に反りが発生しないという利点がある。また、基板の昇温速度を広範囲に制御できるという利点もある。   In the step (c), it is preferable to use an RTA apparatus. Since the RTA apparatus can rapidly heat the substrate in a short time, for example, when a crystalline semiconductor film is produced using a glass substrate, the glass substrate warps even when heated at a temperature higher than the strain point of the glass. There is an advantage that does not occur. Further, there is an advantage that the temperature rising rate of the substrate can be controlled in a wide range.

本発明に用いられるＲＴＡ装置としては、例えば、複数のＩＲヒーターによる加熱ゾーンと、ハロゲンランプやキセノンランプ等によるランプ加熱による加熱ゾーンとを有するインライン式のＲＴＡ装置が挙げられる。あるいは、基板を均一に加熱することが可能な孔あき板などの拡散装置を備えた装置（ガソニックス社製「ＲＴＳ７０００」、「ＭＣＡ７０００」）を用いてもよい。後者のＲＴＡ装置を用いることにより、基板の温度制御や水蒸気雰囲気の制御がより行われやすくなり、上述したホットガスフローを実施しやすい。後者のＲＴＡ装置の詳細は、特許文献３に記載されている。   Examples of the RTA apparatus used in the present invention include an inline RTA apparatus having a heating zone by a plurality of IR heaters and a heating zone by lamp heating by a halogen lamp, a xenon lamp or the like. Alternatively, an apparatus (“RTS7000”, “MCA7000” manufactured by Gasonics) equipped with a diffusion device such as a perforated plate capable of uniformly heating the substrate may be used. By using the latter RTA apparatus, the temperature control of the substrate and the control of the water vapor atmosphere are more easily performed, and the above-described hot gas flow is easily performed. Details of the latter RTA apparatus are described in Patent Document 3.

上記工程（ｃ）において、加熱処理は、触媒元素のシリコン化合物（シリサイド）が形成され、シリサイドを結晶核として非晶質半導体が結晶化するまで行われる。加熱処理は、従来のように窒素ガス雰囲気下でＲＴＡ装置を用いて結晶化アニールするときと同様にして行えばよい。従って、本発明では、特許文献２のように昇温速度を厳密に制御する必要はない。   In the step (c), the heat treatment is performed until a silicon compound (silicide) as a catalytic element is formed and the amorphous semiconductor is crystallized using the silicide as a crystal nucleus. The heat treatment may be performed in the same manner as in the conventional crystallization annealing using an RTA apparatus in a nitrogen gas atmosphere. Therefore, in the present invention, it is not necessary to strictly control the temperature rising rate as in Patent Document 2.

例えば、以下のようにして加熱処理を行うことが好ましい。まず、室温から、シリサイドの結晶核が形成されるまでの温度（約３００〜４００℃）を、例えば、炉を用いて加熱する場合は好ましくは１０〜１２０℃／分の昇温速度で、ＲＴＡ装置を用いて加熱する場合は好ましくは約１００℃／分の昇温速度で加熱し、当該温度で所定時間（約１〜３０分）保持する。保持時間は、結晶化させたい領域の面積やシリコン膜の厚さなどに依存するため、これらに応じて適切に制御すればよい。その後、当該温度から結晶化までの温度（約５００〜８００℃）を加熱する。本実施形態では、ガラス基板を用いても反りなどが生じないよう、特に、上記の５００〜８００℃の範囲における昇温速度を適切に制御することが好ましい。例えば、熱処理炉を用いる場合は、上記温度範囲を１０℃／分の昇温速度で加熱することが好ましい。また、ＲＴＡ装置を用いる場合は、上記温度範囲を１００℃／分以上の昇温速度で加熱することが好ましい。より好ましくは３００℃／分以上である。   For example, it is preferable to perform the heat treatment as follows. First, the temperature from the room temperature to the formation of silicide nuclei (about 300 to 400 ° C.), for example, when heating using a furnace, is preferably 10 to 120 ° C./min at a temperature increase rate of RTA. When heating using an apparatus, it is preferably heated at a rate of temperature increase of about 100 ° C./min and held at that temperature for a predetermined time (about 1 to 30 minutes). Since the holding time depends on the area of the region to be crystallized, the thickness of the silicon film, and the like, it may be appropriately controlled according to these. Then, the temperature from the said temperature to crystallization (about 500-800 degreeC) is heated. In the present embodiment, it is particularly preferable to appropriately control the rate of temperature rise in the above-mentioned range of 500 to 800 ° C. so that no warpage or the like occurs even when a glass substrate is used. For example, when using a heat treatment furnace, it is preferable to heat the said temperature range with the temperature increase rate of 10 degree-C / min. Moreover, when using an RTA apparatus, it is preferable to heat the said temperature range with the temperature increase rate of 100 degree-C / min or more. More preferably, it is 300 ° C./min or more.

具体的には、例えば前者のインライン式のＲＴＡ装置を用いる場合、シリサイドの結晶核が形成されるまでの加熱工程は、ＩＲヒーターによる加熱ゾーンで行い、結晶核形成後、結晶成長での加熱工程は、ランプ加熱による加熱ゾーンで行うことが好ましい。各加熱工程における昇温速度や基板温度は、各加熱ゾーンの温度や基板搬送速度、ランプのパワーなどによって制御することができる。この加熱処理によって、非晶質シリコン膜は結晶化されて結晶質シリコン膜が得られる。   Specifically, for example, when the former in-line RTA apparatus is used, the heating process until the formation of the crystal nuclei of the silicide is performed in a heating zone using an IR heater, and after the formation of the crystal nuclei, the heating process for crystal growth Is preferably performed in a heating zone by lamp heating. The heating rate and substrate temperature in each heating step can be controlled by the temperature of each heating zone, the substrate transport speed, the lamp power, and the like. By this heat treatment, the amorphous silicon film is crystallized to obtain a crystalline silicon film.

また、後者のＲＴＡ装置を用いる場合、シリサイドの結晶核が形成されるまでの加熱工程は、チャンバーのロードポジションで行い、結晶核形成後、結晶成長での加熱工程は、チャンバーのロードポジションから６５０℃の均熱ゾーンに基板を一気に移動させることによって行うことが好ましい。   When the latter RTA apparatus is used, the heating process until the silicide crystal nuclei are formed is performed at the load position of the chamber, and after the formation of the crystal nuclei, the heating process for crystal growth is performed 650 from the load position of the chamber. It is preferable to carry out by moving the substrate to the soaking zone at 0 ° C. at once.

このようにして得られた結晶質シリコン膜（活性領域、あるいは活性領域の少なくともチャネル領域の形成に用いられる）は、その結晶の面配向が主に〈１１１〉晶帯面で構成されている。さらに具体的には、結晶質半導体膜の面配向の割合は、〈１１１〉晶帯面の中でも、特に（１１０）面配向と（２１１）面配向とで全体の５０％以上の領域が占められている。一般的に触媒元素を用いない結晶化では、半導体膜下地の絶縁体の影響（特に非晶質二酸化ケイ素の場合）の影響で、結晶質半導体膜の面配向は、（１１１）に向きやすい。これに対して、非晶質半導体膜に触媒元素を添加し結晶化させた場合に得られる結晶質半導体膜の面配向が主に〈１１１〉晶帯面で構成される様子を模式的に図２（Ａ）に示す。図２（Ａ）において、２８１は下地絶縁体、２８２は未結晶化領域の非晶質半導体層、２８３は結晶質半導体層、２８４は結晶成長のドライビングフォースとなっている触媒元素の半導体化合物である。   The thus obtained crystalline silicon film (used for forming the active region or at least the channel region of the active region) is mainly composed of the <111> crystal zone plane. More specifically, the ratio of the plane orientation of the crystalline semiconductor film occupies a region of 50% or more of the (110) plane orientation and (211) plane orientation in the <111> crystal zone plane. ing. In general, in crystallization without using a catalytic element, the plane orientation of the crystalline semiconductor film tends to be (111) due to the influence of the insulator underlying the semiconductor film (particularly in the case of amorphous silicon dioxide). On the other hand, a schematic diagram showing how the plane orientation of a crystalline semiconductor film obtained when a catalytic element is added to an amorphous semiconductor film and crystallized is mainly composed of <111> crystal zone planes. 2 (A). In FIG. 2A, 281 is a base insulator, 282 is an amorphous semiconductor layer in an uncrystallized region, 283 is a crystalline semiconductor layer, and 284 is a semiconductor compound of a catalytic element serving as a driving force for crystal growth. is there.

図２（Ａ）に示すように、触媒元素の半導体化合物２８４が結晶成長の最前線に存在し、隣接する非晶質領域２８２を紙面右方向に向かって次々と結晶化していくのであるが、このとき触媒元素の半導体化合物２８４は、〈１１１〉方向に向かって強く成長する性質がある。その結果、得られる結晶質半導体膜の面方位としては、図２（Ａ）に示すように〈１１１〉晶帯面が現れる。   As shown in FIG. 2A, the catalytic compound semiconductor compound 284 is present at the forefront of crystal growth, and the adjacent amorphous regions 282 are crystallized one after another toward the right side of the drawing. At this time, the semiconductor compound 284 of the catalytic element has a property of growing strongly toward the <111> direction. As a result, as the plane orientation of the obtained crystalline semiconductor film, a <111> crystal zone plane appears as shown in FIG.

図２（Ｂ）には、〈１１１〉晶帯面を示す。図２（Ｂ）において、横軸は（−１００）面からの傾斜角度で、縦軸は表面エネルギーを表す。グループ２８５は、〈１１１〉晶帯面となる結晶面である。（１００）面と（１１１）面は〈１１１〉晶帯面ではないが、比較のために示してある。   FIG. 2B shows a <111> crystal zone plane. In FIG. 2B, the horizontal axis represents the inclination angle from the (-100) plane, and the vertical axis represents the surface energy. The group 285 is a crystal plane that becomes a <111> crystal zone plane. The (100) plane and the (111) plane are not <111> crystal zone planes, but are shown for comparison.

また、図２（Ｃ）には、結晶方位の標準三角形を示す。ここで、〈１１１〉晶帯面の分布は、破線のようになる。数字は代表的な極点の指数である。これらの〈１１１〉晶帯面の中でも、本発明で得られる結晶質半導体膜では、特に（１１０）面あるいは（２１１）面が優勢配向となり、これらの面が全体の５０％以上を占めるときに優位性が得られる。これらの２つの結晶面は他の面に比べてホール移動度が非常に高く、Ｎチャネル型ＴＦＴに比べ性能の劣るＰチャネル型ＴＦＴの性能を特に向上でき、ＣＭＯＳ回路においてもバランスがとり易いというメリットがある。   FIG. 2C shows a standard triangle of crystal orientation. Here, the distribution of the <111> crystal zone plane is as shown by a broken line. The numbers are typical pole indices. Among these <111> crystal zone planes, in the crystalline semiconductor film obtained by the present invention, the (110) plane or (211) plane is predominantly oriented, and these planes occupy 50% or more of the entire plane. Superiority is obtained. These two crystal planes have a very high hole mobility compared to the other planes, and can particularly improve the performance of P-channel TFTs, which are inferior to N-channel TFTs, and are easily balanced in CMOS circuits. There are benefits.

本発明により得られた結晶質半導体膜の面方位分布の例を図３に示す。図３はＥＢＳＰの測定結果で、個々の微小領域に分けてその結晶方位を特定し、それをつなぎ合わせてマッピングしたものである。図３（Ａ）は、本発明の結晶質半導体層における面方位分布のデータに基づいて、隣接する各マッピング点間の面方位の傾角が一定値以下（ここでは１０°以下）のものを同色で塗り分け、個々の結晶粒（結晶粒：ほぼ同一の面方位を有する領域）の分布を浮かび上がらせたものである。また、図３（Ｂ）には、図２（Ｃ）で説明した結晶方位の標準三角形を示す。   An example of the plane orientation distribution of the crystalline semiconductor film obtained by the present invention is shown in FIG. FIG. 3 shows the measurement results of EBSP. The crystal orientation is divided into individual minute regions, and these are connected and mapped. FIG. 3A shows the same color when the tilt angle of the plane orientation between adjacent mapping points is less than a certain value (here, 10 ° or less) based on the plane orientation distribution data in the crystalline semiconductor layer of the present invention. The distribution of individual crystal grains (crystal grains: regions having substantially the same plane orientation) is highlighted. FIG. 3B shows the standard triangle of the crystal orientation described in FIG.

図３（Ｂ）からわかるように、本発明による結晶質シリコン膜は、概ね〈１１１〉晶帯面に乗った面配向を示しており、特に（１１０）と（２１１）に強く配向しているのがわかる。また、本発明では、水蒸気雰囲気下で結晶化アニール処理を行うことによって核発生密度が増大し、図３（Ｂ）に示される個々の結晶粒の平均粒径は、２μｍ〜２．２μｍの範囲に分布している。なお、本実施形態において、結晶粒の平均粒径は、画像処理装置を用い、観察視野（５１μｍ×１０２μｍ）における、結晶方位が１０°未満の結晶領域の面積円相当径（直径）を求め、その平均を平均粒径として算出した。   As can be seen from FIG. 3B, the crystalline silicon film according to the present invention generally exhibits a plane orientation on the <111> crystal zone, and is particularly strongly oriented in (110) and (211). I understand. In the present invention, the nucleation density is increased by performing a crystallization annealing treatment in a water vapor atmosphere, and the average grain size of each crystal grain shown in FIG. 3B is in the range of 2 μm to 2.2 μm. Is distributed. In the present embodiment, the average grain size of crystal grains is obtained by using an image processing apparatus to obtain an equivalent area diameter (diameter) of a crystal region having a crystal orientation of less than 10 ° in an observation field (51 μm × 102 μm). The average was calculated as the average particle size.

本実施形態には、前述した工程（ａ）および前述した工程（ｂ）を行った後、以下のようにして水素プラズマ処理を行い、その後に結晶化アニール工程を行う方法も包含される。水素プラズマ処理を行うことにより、非晶質シリコン中に水素原子が供給されるため、ＳｉＨ2などの結合水素が増加するとともにボイドも増加し、結晶核の発生密度が上昇する。ここで、上記の結晶化アニール工程は、従来のように窒素雰囲気下で行ってもよいし、前述したように水素雰囲気下で行ってもよい。前者の場合は、例えば、炉を用いて５３０〜６００℃で３０分〜８時間のアニール処理を行う方法や、ランプ等を熱源として用いるＲＴＡ装置でアニール処理を行う方法などが挙げられる。後者の場合は、前述した工程（ｃ）を参照することができる。後者の場合は、水素プラズマ処理と水蒸気雰囲気下での結晶化アニール処理とにより、ＳｉＨ2などの結合水素などがますます増加するため、結晶核の発生密度がさらに上昇すると考えられる。 The present embodiment also includes a method in which, after performing the above-described step (a) and the above-described step (b), a hydrogen plasma treatment is performed as follows, followed by a crystallization annealing step. By performing the hydrogen plasma treatment, hydrogen atoms are supplied into the amorphous silicon, so that bond hydrogen such as SiH 2 increases and voids increase, and the generation density of crystal nuclei increases. Here, the crystallization annealing step may be performed in a nitrogen atmosphere as in the prior art, or may be performed in a hydrogen atmosphere as described above. In the former case, for example, a method of performing an annealing treatment at 530 to 600 ° C. for 30 minutes to 8 hours using a furnace, a method of performing an annealing treatment with an RTA apparatus using a lamp or the like as a heat source, and the like can be mentioned. In the latter case, the step (c) described above can be referred to. In the latter case, it is considered that the generation density of crystal nuclei is further increased due to an increase in bonded hydrogen such as SiH 2 due to the hydrogen plasma treatment and the crystallization annealing treatment in a water vapor atmosphere.

水素プラズマ処理は、例えば、以下のようにして行われる。まず、上述した結合水素などの生成が実用的な速度で進行するよう、プラズマ処理装置は、３００℃から６００℃の温度で基板を加熱するための加熱機構を備えていることが好ましい。たとえば、保持した基板を加熱するための加熱機構を備え、マイクロ波によって、チャンバに導入するＨ2ガスをプラズマ状態に分解することが可能なマイクロ波プラズマ処理装置を用いることができる。 The hydrogen plasma treatment is performed as follows, for example. First, it is preferable that the plasma processing apparatus includes a heating mechanism for heating the substrate at a temperature of 300 ° C. to 600 ° C. so that the generation of the above-described bonded hydrogen proceeds at a practical speed. For example, a microwave plasma processing apparatus that includes a heating mechanism for heating the held substrate and can decompose the H 2 gas introduced into the chamber into a plasma state by microwaves can be used.

図４は、このようなマイクロ波プラズマ装置の構造を概略的に示している。マイクロ波プラズマ処理装置は、マイクロ波発生装置９、チャンバ１１および真空ポンプ１４を備える。マイクロ波発生装置９で発生した２．４５ＧＨｚのマイクロ波は、導波路１０を通って、チャンバ１１に導かれる。チャンバ１１には真空ポンプ１１が接続されており、チャンバ１１内を所定の真空度に保つことができる。また、加熱機構を備えた試料台１３が内部に設けられている。   FIG. 4 schematically shows the structure of such a microwave plasma apparatus. The microwave plasma processing apparatus includes a microwave generator 9, a chamber 11, and a vacuum pump 14. The 2.45 GHz microwave generated by the microwave generator 9 is guided to the chamber 11 through the waveguide 10. A vacuum pump 11 is connected to the chamber 11 so that the inside of the chamber 11 can be maintained at a predetermined degree of vacuum. A sample stage 13 having a heating mechanism is provided inside.

図４に示す構造を備えた試料１２（本実施形態では、非晶質シリコン膜が形成された基板）を試料台１３上に保持し、チャンバ１１内を排気する。また、配管１５から水素ガスを導入し、チャンバ１１内の真空度が１５Ｔｏｒｒになるように調節する。マイクロ波発生装置９からマイクロ波を５００Ｗのパワーで照射するとともに、加熱機構によって試料１２を４００℃に加熱し、生成した水素プラズマ１６に試料１２を１０分間曝す。生成した水素プラズマ１６により、多数の結合水素が導入された非晶質シリコンが得られる。   A sample 12 having a structure shown in FIG. 4 (in this embodiment, a substrate on which an amorphous silicon film is formed) is held on the sample stage 13 and the chamber 11 is evacuated. Further, hydrogen gas is introduced from the pipe 15 and the degree of vacuum in the chamber 11 is adjusted to 15 Torr. The microwave generator 9 irradiates the microwave with a power of 500 W, heats the sample 12 to 400 ° C. by the heating mechanism, and exposes the sample 12 to the generated hydrogen plasma 16 for 10 minutes. The generated hydrogen plasma 16 provides amorphous silicon into which a large number of bonded hydrogen is introduced.

続いて、図１（Ｂ）に示すように、上記の結晶化アニール処理によって得られた結晶質シリコン膜１０４ａに光線１０７を照射する（工程（ｄ））。これにより、結晶質シリコン膜１０４ａは再結晶化され、結晶性を向上させた結晶質シリコン膜１０４ｂが形成される。このようにして得られた結晶質シリコン膜１０４ｂは、レーザ照射による溶融固化過程によって結晶欠陥が低減され、より高品質な結晶質シリコン膜となる。   Subsequently, as shown in FIG. 1B, the crystalline silicon film 104a obtained by the above crystallization annealing treatment is irradiated with a light beam 107 (step (d)). As a result, the crystalline silicon film 104a is recrystallized to form a crystalline silicon film 104b with improved crystallinity. The crystalline silicon film 104b thus obtained has a crystal defect reduced by a melting and solidifying process by laser irradiation, and becomes a higher quality crystalline silicon film.

尚、このレーザ照射工程後においても、レーザ照射前の結晶面配向及び結晶粒状態はそのまま維持され、ＥＢＳＰ測定において大きな変化は見られない。但し、結晶質シリコン膜１０４ｂ表面にはリッジが発生しており、その平均表面粗さＲａは４〜９ｎｍとなっている。   Even after this laser irradiation step, the crystal plane orientation and crystal grain state before laser irradiation are maintained as they are, and no significant change is observed in the EBSP measurement. However, a ridge is generated on the surface of the crystalline silicon film 104b, and the average surface roughness Ra is 4 to 9 nm.

上記工程（ｄ）では、レーザビームなどの光線１０７を用い、結晶質シリコン１０４ａの少なくとも一部は溶融させないようにして再結晶を行うことが好ましい。結晶質シリコン１０４ａのすべてを溶融させた場合、再結晶化後に得られる結晶質シリコン膜１０４ｂは、触媒物質によって得られた結晶とは整合性のない多数の微結晶シリコンを含んでしまうからである。このような微結晶シリコンの半導体特性は触媒物質を用いて作製した結晶質シリコンよりも劣っている。このような理由から、この工程（ｄ）では、電気炉など結晶質シリコン膜１０４ａの全体を加熱する装置を用いるのは好ましくなく、レーザビームなどの光線１０７を照射することによって結晶質シリコン膜１０４ａの一部分を加熱することが好ましい。   In the step (d), recrystallization is preferably performed using a light beam 107 such as a laser beam so that at least a part of the crystalline silicon 104a is not melted. This is because when all of the crystalline silicon 104a is melted, the crystalline silicon film 104b obtained after recrystallization contains a large number of microcrystalline silicon that is inconsistent with the crystal obtained by the catalyst material. . Such semiconductor characteristics of microcrystalline silicon are inferior to crystalline silicon manufactured using a catalytic material. For this reason, in this step (d), it is not preferable to use a device for heating the entire crystalline silicon film 104a such as an electric furnace, and the crystalline silicon film 104a is irradiated by irradiating a light beam 107 such as a laser beam. It is preferable to heat a part of

好ましくは、波長４００ｎｍ以下のエキシマレーザ光を用い、多結晶半導体膜表面におけるエネルギー密度が２００ｍＪ／ｃｍ2以上４５０ｍＪ／ｃｍ2以下の範囲内で照射を行なう。これにより、結晶性改善効果を向上させることができる。 Preferably, using the following excimer laser light wavelength 400 nm, the energy density in the polycrystalline semiconductor film surface is carried out by irradiating in 200 mJ / cm 2 or more 450 mJ / cm 2 or less. Thereby, the crystallinity improvement effect can be improved.

具体的には、ＸｅＣｌエキシマレーザ（波長３０８ｎｍ、パルス幅４０ｎｓｅｃ）やＫｒＦエキシマレーザ（波長２４８ｎｍ）などのレーザ光が用いられる。このときのレーザ光のビームサイズは、基板１０１表面で長尺形状となるように成型されており、長尺方向に対して垂直方向に順次走査を行うことで、基板全面の再結晶化を行う。このとき、ビームの一部が重なるようにして走査することで、結晶質シリコン膜１０４ａの任意の一点において、複数回のレーザ照射が行われ、均一性の向上が図れる。このときのレーザ光のエネルギーは、低すぎると結晶性改善効果が小さく、高すぎると前工程で得られた結晶質シリコン膜１０４ａの結晶状態がリセットされてしまうため、適切な範囲に設定する必要がある。このようにして、固相結晶化により得られた結晶質シリコン膜１０４ａは、レーザ照射による溶融固化過程により結晶欠陥が低減され、より高品質な結晶質シリコン膜１０４ｂとなる。尚、このレーザ照射工程後においても、レーザ照射前の結晶面配向及び結晶粒状態はそのまま維持され、ＥＢＳＰ測定において大きな変化は見られない。但し、結晶質シリコン膜１０４ｂ表面にはリッジが発生しており、その平均表面粗さＲａは４〜９ｎｍとなっている。   Specifically, laser light such as XeCl excimer laser (wavelength 308 nm, pulse width 40 nsec) or KrF excimer laser (wavelength 248 nm) is used. The beam size of the laser beam at this time is shaped to be a long shape on the surface of the substrate 101, and the entire surface of the substrate is recrystallized by sequentially scanning in the direction perpendicular to the long direction. . At this time, by scanning so that a part of the beams overlap, laser irradiation is performed a plurality of times at any one point of the crystalline silicon film 104a, and uniformity can be improved. If the energy of the laser beam at this time is too low, the crystallinity improving effect is small, and if it is too high, the crystalline state of the crystalline silicon film 104a obtained in the previous step is reset. There is. In this way, the crystalline silicon film 104a obtained by solid-phase crystallization is reduced in crystal defects by a melting and solidifying process by laser irradiation, and becomes a higher quality crystalline silicon film 104b. Even after this laser irradiation step, the crystal plane orientation and crystal grain state before laser irradiation are maintained as they are, and no significant change is observed in the EBSP measurement. However, a ridge is generated on the surface of the crystalline silicon film 104b, and the average surface roughness Ra is 4 to 9 nm.

さらに、上記の結晶成長工程を行った後、熱酸化処理を行なうことにより、結晶中の欠陥が低減されて半導体装置の特性が向上し、ばらつきの少ない安定した半導体装置を得ることができる。具体的には、例えば石英基板を用いた場合、常圧にて、約８５０〜１１００℃の温度で約０．１〜５時間加熱してドライ酸化（Ｏ2酸化）を行う。また、ガラス基板を用いた場合、約５〜２０気圧の雰囲気下、約５５０〜６５０℃の温度で約０．５〜５時間加熱してスチーム酸化（Ｈ2Ｏ酸化）を行う。 Furthermore, by performing the thermal oxidation treatment after performing the above-described crystal growth step, defects in the crystal are reduced, the characteristics of the semiconductor device are improved, and a stable semiconductor device with little variation can be obtained. Specifically, for example, when a quartz substrate is used, dry oxidation (O 2 oxidation) is performed by heating at normal pressure and a temperature of about 850 to 1100 ° C. for about 0.1 to 5 hours. When a glass substrate is used, steam oxidation (H 2 O oxidation) is performed by heating at a temperature of about 550 to 650 ° C. for about 0.5 to 5 hours in an atmosphere of about 5 to 20 atm.

次に、このようにして得られた結晶質シリコン膜４に、公知の半導体製造プロセスを施して種々の半導体装置を作製する。抵抗やキャパシタを同時に、または、その後に形成し、各種の駆動回路やメモリ、論理回路などを構成してもよい。   Next, a known semiconductor manufacturing process is performed on the crystalline silicon film 4 obtained in this way to manufacture various semiconductor devices. Resistors and capacitors may be formed at the same time or afterwards to form various drive circuits, memories, logic circuits, and the like.

以下では、ｎチャネル型ＴＦＴガラス基板上に作製する方法について説明する。   Hereinafter, a method for manufacturing over an n-channel TFT glass substrate will be described.

図１（Ｃ）に示すように、結晶質シリコン膜１０４ｂ上にフォトレジストによるマスク１０８を形成する。このときのマスク１０８の配置としては、結晶質シリコン膜１０４ｂの一部がマスク１０８により島状にマスクされた状態となっており、このマスクに覆われている領域の結晶質シリコン膜が後のＴＦＴの活性領域（半導体層）を構成するようになっている。   As shown in FIG. 1C, a photoresist mask 108 is formed over the crystalline silicon film 104b. As for the arrangement of the mask 108 at this time, a part of the crystalline silicon film 104b is masked in an island shape by the mask 108, and the crystalline silicon film in the region covered by this mask is formed later. An active region (semiconductor layer) of the TFT is configured.

その後、結晶質シリコン膜１０４ｂの不要な部分を除去して素子間分離を行う。この工程により、図１（Ｄ）に示すように、後にＴＦＴの活性領域（ソース／ドレイン領域、チャネル領域）となる島状の結晶質シリコン膜１１４が形成される。   Thereafter, unnecessary portions of the crystalline silicon film 104b are removed, and element isolation is performed. By this step, as shown in FIG. 1D, an island-like crystalline silicon film 114 that will later become an active region (source / drain region, channel region) of the TFT is formed.

次に、上記の活性領域となる結晶質シリコン膜１１４を覆うように厚さ２０〜１５０ｎｍ、ここでは１００ｎｍの酸化シリコン膜をゲート絶縁膜１１５として成膜する。酸化シリコン膜の形成には、ここではＴＥＯＳ（Ｔｅｔｒａ Ｅｔｈｏｘｙ Ｏｒｔｈｏ Ｓｉｌｉｃａｔｅ）を原料とし、酸素とともに基板温度１５０〜６００℃、好ましくは３００〜４５０℃で、ＲＦプラズマＣＶＤ法で分解・堆積した。あるいはＴＥＯＳを原料としてオゾンガスとともに減圧ＣＶＤ法もしくは常圧ＣＶＤ法によって、基板温度を３５０〜６００℃、好ましくは４００〜５５０℃として形成してもよい。また、成膜後、ゲート絶縁膜自身のバルク特性および結晶質シリコン膜／ゲート絶縁膜の界面特性を向上するために、不活性ガス雰囲気下で５００〜６００℃で１〜４時間のアニールを行ってもよい。   Next, a silicon oxide film having a thickness of 20 to 150 nm, here 100 nm, is formed as the gate insulating film 115 so as to cover the crystalline silicon film 114 serving as the active region. In the formation of the silicon oxide film, TEOS (Tetra Ethoxy Ortho Silicate) is used as a raw material here, and is decomposed and deposited by RF plasma CVD at a substrate temperature of 150 to 600 ° C., preferably 300 to 450 ° C. together with oxygen. Alternatively, the substrate temperature may be 350 to 600 ° C., preferably 400 to 550 ° C. by TEOS as a raw material together with ozone gas by a low pressure CVD method or a normal pressure CVD method. After film formation, annealing is performed at 500 to 600 ° C. for 1 to 4 hours in an inert gas atmosphere in order to improve the bulk characteristics of the gate insulating film itself and the interface characteristics of the crystalline silicon film / gate insulating film. May be.

引き続いて、スパッタリング法によって、厚さ４００〜８００ｎｍ、例えば６００ｎｍのアルミニウムを成膜する。そして、アルミニウム膜をパターニングして、ゲート電極１１６を形成する。さらに、このアルミニウムの電極の表面を陽極酸化して、表面に酸化物層１１７を形成する。この状態が図１（Ｅ）に相当する。ここで、本実施形態が液晶表示装置等の画素ＴＦＴとして適用される場合は、ゲート電極１１６は、平面的にはゲートバスラインを同時構成している。陽極酸化は、酒石酸が１〜５％含まれたエチレングリコール溶液中で行い、最初一定電流で２２０Ｖまで電圧を上げ、その状態で１時間保持して終了させる。得られた酸化物層１１７の厚さは３００ｎｍである。なお、この酸化物層１１７は、後のイオンドーピング工程において、オフセットゲート領域を形成する厚さとなるので、オフセットゲート領域の長さを上記陽極酸化工程で決めることができる。   Subsequently, an aluminum film having a thickness of 400 to 800 nm, for example, 600 nm is formed by sputtering. Then, the aluminum film is patterned to form the gate electrode 116. Further, the surface of the aluminum electrode is anodized to form an oxide layer 117 on the surface. This state corresponds to FIG. Here, when the present embodiment is applied as a pixel TFT of a liquid crystal display device or the like, the gate electrode 116 simultaneously constitutes a gate bus line in a plan view. The anodic oxidation is performed in an ethylene glycol solution containing 1 to 5% tartaric acid, and the voltage is first increased to 220 V at a constant current, and the state is maintained for 1 hour to complete the process. The thickness of the obtained oxide layer 117 is 300 nm. Note that since the oxide layer 117 has a thickness for forming an offset gate region in a subsequent ion doping step, the length of the offset gate region can be determined in the anodic oxidation step.

次に、図１（Ｆ）に示すように、イオンドーピング法によって、ゲート電極１１６とその周囲の酸化物層１１７をマスクとして活性領域にＮ型不純物（リン）１２２を注入する。ドーピングガスとして、フォスフィン（ＰＨ3）を用い、加速電圧を６０〜９０ｋＶ、例えば８０ｋＶ、ドーズ量を１×１０15〜８×１０15ｃｍ-2、例えば２×１０15ｃｍ-2とする。この工程により、不純物が注入された領域は後にＴＦＴのソース／ドレイン領域１３０となり、ゲート電極１１６およびその周囲の酸化層１１７にマスクされ不純物が注入されない領域は、後にＴＦＴのチャネル領域１１９となる。 Next, as shown in FIG. 1F, an N-type impurity (phosphorus) 122 is implanted into the active region by ion doping using the gate electrode 116 and the surrounding oxide layer 117 as a mask. As the doping gas, phosphine (PH 3 ) is used, the acceleration voltage is set to 60 to 90 kV, for example, 80 kV, and the dose amount is set to 1 × 10 15 to 8 × 10 15 cm −2 , for example, 2 × 10 15 cm −2 . By this step, the region into which the impurity is implanted later becomes the source / drain region 130 of the TFT, and the region not masked by the gate electrode 116 and its surrounding oxide layer 117 becomes the channel region 119 of the TFT later.

その後、４５０〜６００℃で１〜１０時間、例えば５５０℃で４時間の加熱処理によって、イオン注入したＮ型不純物（リン（Ｐ））１２２の活性化を行うと同時に、上記の不純物導入工程で結晶性が劣化した部分の結晶性を改善させる。この加熱処理により、チャンネル領域内の触媒物質であるニッケルは、ソース領域およびドレイン領域内のＰによって捕捉（ゲッタリング）され、ソース領域およびドレイン領域内に移動する。このため、チャンネル領域２０内の平均ニッケル濃度は、１×１０14ａｔｏｍｓ／ｃｍ3となる。また、ドープされたＰが活性化し、ソース領域１９およびドレイン領域がｎ+型となる。したがって、ＴＦＴのオフ電流の上昇を抑えることができる。実験によれば、チャンネル領域２０内の平均ニッケル濃度が１×１０14ａｔｏｍｓ／ｃｍ3以下であれば、良好なトランジスタ領域を得ることができる。 Thereafter, the ion-implanted N-type impurity (phosphorus (P)) 122 is activated by heat treatment at 450 to 600 ° C. for 1 to 10 hours, for example, at 550 ° C. for 4 hours, and at the same time as the impurity introduction step. Improve the crystallinity of the part where the crystallinity has deteriorated. By this heat treatment, nickel which is a catalyst substance in the channel region is captured (gettered) by P in the source region and the drain region, and moves into the source region and the drain region. Therefore, the average nickel concentration in the channel region 20 is 1 × 10 14 atoms / cm 3 . Further, the doped P is activated, and the source region 19 and the drain region become n + type. Therefore, an increase in the off current of the TFT can be suppressed. According to experiments, when the average nickel concentration in the channel region 20 is 1 × 10 14 atoms / cm 3 or less, a good transistor region can be obtained.

続いて、図１（Ｇ）に示すように、厚さ６００ｎｍ程度の酸化シリコン膜あるいは窒化シリコン膜を層間絶縁膜１３４として形成する。酸化シリコン膜を用いる場合には、ＴＥＯＳを原料として、これと酸素とのプラズマＣＶＤ法、もしくはオゾンとの減圧ＣＶＤ法あるいは常圧ＣＶＤ法によって形成すれば、段差被覆性に優れた良好な層間絶縁膜が得られる。また、ＳｉＨ4とＮＨ3を原料ガスとしてプラズマＣＶＤ法で成膜された窒化シリコン膜を用いれば、活性領域／ゲート絶縁膜の界面へ水素原子を供給し、ＴＦＴ特性を劣化させる不対結合手を低減する効果がある。 Subsequently, as shown in FIG. 1G, a silicon oxide film or a silicon nitride film having a thickness of about 600 nm is formed as an interlayer insulating film 134. When a silicon oxide film is used, good interlayer insulation with excellent step coverage can be achieved by forming TEOS as a raw material by plasma CVD with oxygen, low pressure CVD with ozone, or atmospheric pressure CVD. A membrane is obtained. In addition, if a silicon nitride film formed by plasma CVD using SiH 4 and NH 3 as a source gas is used, hydrogen atoms are supplied to the active region / gate insulating film interface and the dangling bonds that degrade TFT characteristics There is an effect of reducing.

次に、層間絶縁膜１３４にコンタクトホールを形成して、金属材料、例えば、窒化チタンとアルミニウムの二層膜によってＴＦＴの電極・配線１３５を形成する。窒化チタン膜は、アルミニウムが半導体層に拡散するのを防止する目的のバリア膜として設けられる。本ＴＦＴ１３６を画素ＴＦＴとして用いる場合には、画素電極をスイッチングする素子であるので、もう一方のドレイン電極には、ＩＴＯなど透明導電膜からなる画素電極を設ける。この場合、他方の電極は、ソースバスラインを構成することになり、ソースバスラインを介してビデオ信号が供給され、ゲートバスライン１１６のゲート信号に基づいて画素電極に必要な電荷が書き込まれる。また、本ＴＦＴは薄膜集積回路などにも簡単に応用でき、その場合にはゲート電極１１６上にもコンタクトホールを形成し、必要とする配線を施せばよい。   Next, a contact hole is formed in the interlayer insulating film 134, and a TFT electrode / wiring 135 is formed of a two-layer film of a metal material, for example, titanium nitride and aluminum. The titanium nitride film is provided as a barrier film for the purpose of preventing aluminum from diffusing into the semiconductor layer. When this TFT 136 is used as a pixel TFT, it is an element for switching the pixel electrode, and therefore, the other drain electrode is provided with a pixel electrode made of a transparent conductive film such as ITO. In this case, the other electrode constitutes a source bus line, a video signal is supplied via the source bus line, and a necessary charge is written to the pixel electrode based on the gate signal of the gate bus line 116. Further, the TFT can be easily applied to a thin film integrated circuit or the like. In that case, a contact hole may be formed on the gate electrode 116 and necessary wiring may be provided.

そして最後に、窒素雰囲気あるいは水素雰囲気下で３５０℃、１時間のアニールを行い、図１（Ｇ）に示すＴＦＴ１３６を完成させる。さらに必要に応じて、ＴＦＴ１３６を保護する目的で、ＴＦＴ１３６上に窒化シリコン膜などからなる保護膜を設けてもよい。   Finally, annealing is performed at 350 ° C. for 1 hour in a nitrogen atmosphere or a hydrogen atmosphere to complete the TFT 136 shown in FIG. Further, if necessary, a protective film made of a silicon nitride film or the like may be provided on the TFT 136 for the purpose of protecting the TFT 136.

以上の実施形態にしたがって作製したＴＦＴは、ＴＦＴのチャネル形成領域のサイズが結晶質シリコンの結晶粒の平均粒径よりも大きいため、結晶粒径の界面がＴＦＴのチャネル形成領域に存在することはない。また、ＴＦＴのチャネル形成領域には、複数の結晶粒が存在するため、結晶粒間で結晶方位の差が見られたとしても、ＴＦＴ特性は平均化されるため、結果的に、ＴＦＴ特性のバラツキを抑えることができる。   In the TFT manufactured according to the above embodiment, since the size of the channel formation region of the TFT is larger than the average grain size of the crystalline silicon crystal grains, the interface of the crystal grain size exists in the channel formation region of the TFT. Absent. In addition, since there are a plurality of crystal grains in the channel formation region of the TFT, even if a difference in crystal orientation is observed between the crystal grains, the TFT characteristics are averaged. Variations can be suppressed.

さらに、このようにして得られたＴＦＴは、電界効果移動度が３００ｃｍ2／Ｖｓ程度、閾値電圧が１．５Ｖ程度と非常に高性能であるにもかかわらず、従来例で頻繁に見られたＴＦＴオフ動作時のリーク電流の異常な増大が全く無く、単位Ｗ当たり０．数ｐＡ以下と非常に低い値を安定して示した。この値は、触媒元素を用いずに作製した従来のＴＦＴと比べても全く差が無いものであり、ＴＦＴの不良発生率は１／１００００個以下であり、製造歩留まりを大きく向上することができた。また、繰り返し測定やバイアスや温度ストレスによる耐久性試験を行っても、ほとんど特性劣化は見られず、従来のものと比べて非常に信頼性が高かった。 Further, the TFT obtained in this manner was frequently seen in the conventional example, although the field effect mobility was about 300 cm 2 / Vs and the threshold voltage was about 1.5 V, which was very high performance. There is no abnormal increase in leakage current at the time of TFT off operation, and 0. A very low value of several pA or less was stably shown. This value is completely different from that of a conventional TFT manufactured without using a catalytic element, and the defect occurrence rate of TFT is 1 / 10,000 or less, which can greatly improve the manufacturing yield. It was. In addition, even after repeated measurements and durability tests due to bias and temperature stress, there was almost no deterioration in characteristics, and the reliability was very high compared to the conventional one.

（実験例）
以下、本発明による結晶質半導体膜の製造方法の実験例を、より具体的に説明する。 (Experimental example)
Hereinafter, experimental examples of the method for manufacturing a crystalline semiconductor film according to the present invention will be described more specifically.

まず、ガラス基板上にプラズマＣＶＤ法によって厚さ３００〜５００ｎｍ程度の酸化ケイ素からなる下地膜を形成した。   First, a base film made of silicon oxide having a thickness of about 300 to 500 nm was formed on a glass substrate by plasma CVD.

次に、プラズマＣＶＤ法あるいは減圧ＣＶＤ法によって、厚さ５０ｎｍの真性(ｉ型)の非晶質シリコン膜を下地膜上に形成した。本実験例では、平行平板式のプラズマＣＶＤ装置を用い、３００℃の基板加熱温度および８０ｍＷ／ｃｍ2のＲＦパワー密度で、ＳｉＨ4ガスおよびＨ2ガスを材料ガスに用いた。 Next, an intrinsic (i-type) amorphous silicon film having a thickness of 50 nm was formed on the base film by plasma CVD or low pressure CVD. In this experimental example, a parallel plate type plasma CVD apparatus was used, and SiH 4 gas and H 2 gas were used as material gases at a substrate heating temperature of 300 ° C. and an RF power density of 80 mW / cm 2 .

次に、非晶質シリコン膜表面上にニッケルの微量添加を行った。ニッケルの微量添加は、ニッケルを溶解した溶液を非晶質シリコン膜上に保持し、スピナーにより溶液を基板上に均一に延ばし乾燥させることによって行った。ここでは、溶質としては酢酸ニッケルを用い、溶媒としては水を用い、溶液中のニッケル濃度は１０ｐｐｍとなるようにした。この状態が図１（Ａ）の状態に相当する。このとき、添加する触媒元素の量は極微量であり、ａ−Ｓｉ膜表面上の触媒元素濃度は、全反射蛍光Ｘ線分析（ＴＲＸＲＦ）法によって管理される。本実験例では、４×１０12ａｔｏｍｓ／ｃｍ2程度であった。 Next, a small amount of nickel was added on the surface of the amorphous silicon film. A small amount of nickel was added by holding a solution in which nickel was dissolved on an amorphous silicon film, and uniformly extending the solution on a substrate with a spinner and drying the solution. Here, nickel acetate was used as the solute, water was used as the solvent, and the nickel concentration in the solution was 10 ppm. This state corresponds to the state shown in FIG. At this time, the amount of the catalytic element to be added is extremely small, and the concentration of the catalytic element on the surface of the a-Si film is managed by the total reflection X-ray fluorescence analysis (TRXRF) method. In this experimental example, it was about 4 × 10 12 atoms / cm 2 .

次に、上記の非晶質シリコン膜を、水蒸気雰を含む雰囲気下で加熱した。この加熱処理により、非晶質シリコン膜表面に添加されたニッケルが非晶質シリコン膜中に拡散すると共に、シリサイド化が起こり、それを核として非晶質シリコン膜の結晶化が進行する。その結果、非晶質シリコン膜は結晶化されて結晶質シリコン膜となる。   Next, the amorphous silicon film was heated in an atmosphere including a water vapor atmosphere. By this heat treatment, nickel added to the surface of the amorphous silicon film is diffused into the amorphous silicon film, and silicidation occurs, and the crystallization of the amorphous silicon film proceeds using this as a nucleus. As a result, the amorphous silicon film is crystallized to become a crystalline silicon film.

本実験例ではＲＴＡ装置（ガソニックス社製「ＲＴＳ７０００」）を用い、以下のようにして結晶化アニールを行った。   In this experimental example, crystallization annealing was performed as follows using an RTA apparatus (“RTS7000” manufactured by Gasonics).

まず、ガラス基板に反りが生じないようにするため、室温から４００℃までの範囲を１分間で昇温させた後、１分間保持した。その後、以下の方法によって水蒸気を導入し、水蒸気雰囲気下で３００℃／分の加熱速度で６７５℃または７００℃まで昇温した後、７分間（６７５℃まで昇温した場合）または４分間（７００℃まで昇温した場合）保持した。その後、３００℃／分の冷却速度で４００℃まで冷却した後、４００℃で１分間保持し、その後、室温までを１分間で冷却した。水蒸気雰囲気は、バブリングにより、Ｎ2ガス中に水蒸気を導入して行った。 First, in order to prevent the glass substrate from warping, the temperature was raised from room temperature to 400 ° C. over 1 minute and then held for 1 minute. Thereafter, water vapor is introduced by the following method, and the temperature is raised to 675 ° C. or 700 ° C. at a heating rate of 300 ° C./min in a water vapor atmosphere, and then 7 minutes (when the temperature is raised to 675 ° C.) or 4 minutes (700 (When the temperature was raised to 0 ° C.). Then, after cooling to 400 degreeC with the cooling rate of 300 degreeC / min, it hold | maintained at 400 degreeC for 1 minute, and cooled to room temperature in 1 minute after that. The steam atmosphere was performed by introducing steam into the N 2 gas by bubbling.

なお、本実験例では基板温度を最大で７００℃まで加熱しており、この温度は、ガラス基板の歪点を超えている。しかしながら、本実験例では、当該加熱温度における保持時間が非常に短いため、反りなどは見られなかった。   In this experimental example, the substrate temperature is heated up to 700 ° C., and this temperature exceeds the strain point of the glass substrate. However, in this experimental example, since the holding time at the heating temperature was very short, no warp or the like was observed.

比較のため、窒素雰囲気下で同様の実験を行った。具体的には、室温から４００℃までの範囲を１分間で昇温させた後、１分間保持した。その後、３００℃／分の加熱速度で６７５℃または７００℃まで昇温した後、窒素雰囲気下で８分間（６７５℃まで昇温した場合）または５分間（７００℃まで昇温した場合）保持した。その後の冷却処理は、水蒸気雰囲気下の場合と同様にして行った。   For comparison, the same experiment was performed in a nitrogen atmosphere. Specifically, the temperature was raised from room temperature to 400 ° C. over 1 minute, and then held for 1 minute. Thereafter, the temperature was raised to 675 ° C. or 700 ° C. at a heating rate of 300 ° C./min, and then held for 8 minutes (when the temperature was raised to 675 ° C.) or 5 minutes (when the temperature was raised to 700 ° C.) in a nitrogen atmosphere. . Subsequent cooling treatment was performed in the same manner as in a steam atmosphere.

従来例として、ＲＴＡ装置の代わりに電気炉を用い、同様の実験を行った。具体的には、電気炉内にて窒素雰囲気中で核発生密度が最大になる条件、本実験例では、室温から５８０℃の範囲を１０℃／分の昇温速度で昇温した後、５８０℃で１時間保持した。その後１０℃／分の冷却速度で２５０℃まで冷却した。   As a conventional example, a similar experiment was performed using an electric furnace instead of the RTA apparatus. Specifically, in a condition in which the nucleus generation density is maximized in a nitrogen atmosphere in an electric furnace, in this experimental example, after raising the temperature from room temperature to 580 ° C. at a rate of temperature increase of 10 ° C./min, 580 Hold at 1 ° C. for 1 hour. Thereafter, it was cooled to 250 ° C. at a cooling rate of 10 ° C./min.

このようにして得られた結晶粒の平均粒径を、前述した方法によって測定した。これらの結果を表１にまとめて示す。   The average grain size of the crystal grains thus obtained was measured by the method described above. These results are summarized in Table 1.

Figure 2006108135
Figure 2006108135

表１より、結晶化アニール処理を水蒸気雰囲気下で行った実験番号１および２（本発明例）の結晶粒は、いずれも、平均粒径が２．０〜２．２μｍと小さい。これに対し、窒素雰囲気下で行った実験番号３および４（従来例）、ならびに電気炉で行った実験番号５（従来例）は、結晶粒の平均粒径が３．７〜６．０μｍと大きくなった。   From Table 1, the crystal grains of Experiment Nos. 1 and 2 (examples of the present invention) in which the crystallization annealing treatment was performed in a water vapor atmosphere both have an average grain size as small as 2.0 to 2.2 μm. On the other hand, in Experiment Nos. 3 and 4 (conventional example) conducted in a nitrogen atmosphere and Experiment No. 5 (conventional example) conducted in an electric furnace, the average grain size of the crystal grains was 3.7 to 6.0 μm. It became bigger.

本発明によれば、簡便な製造プロセスにより、結晶粒の平均粒径が約４μｍ以下と小さい結晶質半導体膜が得られるため、閾値電圧Ｖｔｈなどのバラツキが少なく、ＴＦＴ特性のバラツキが少ない結晶質半導体装置が実現できる。   According to the present invention, since a crystalline semiconductor film having an average grain size as small as about 4 μm or less can be obtained by a simple manufacturing process, there is little variation in threshold voltage Vth and the like, and there is little variation in TFT characteristics. A semiconductor device can be realized.

本発明の結晶性半導体膜は、液晶表装置や有機および無機ＥＬ表示装置などのフラットパネルディスプレイ用のＴＦＴに好適に用いることができる。また、その他の種々の半導体装置に好適に用いることができる。   The crystalline semiconductor film of the present invention can be suitably used for TFTs for flat panel displays such as liquid crystal surface devices and organic and inorganic EL display devices. Further, it can be suitably used for various other semiconductor devices.

（Ａ）から（Ｇ）は、本実施形態による半導体装置の製造工程を示す模式的な断面図である。(A) to (G) are schematic cross-sectional views illustrating the manufacturing steps of the semiconductor device according to the present embodiment. （Ａ）から（Ｃ）は、本発明によって得られる結晶質半導体膜における結晶配向の状態を説明するための図である。(A) to (C) are diagrams for explaining the state of crystal orientation in a crystalline semiconductor film obtained by the present invention. （Ａ）から（Ｂ）は、本発明によって得られる結晶質半導体膜における結晶配向の状態を示す図であり、後方散乱電子回折像（ＥＢＳＰ）の測定結果を画像処理した図である。(A) to (B) are diagrams showing the state of crystal orientation in the crystalline semiconductor film obtained by the present invention, and are images obtained by subjecting the measurement results of the backscattered electron diffraction image (EBSP) to image processing. マイクロ波プラズマ装置の構造を概略的に示した図である。It is the figure which showed the structure of the microwave plasma apparatus roughly.

符号の説明Explanation of symbols

９ マイクロ波発生装置
１０ 波導波路
１１ チャンバ
１２ 試料
１３ 試料台
１４ 真空ポンプ
１５ 配管
１６ 水素プラズマ
１０１ ガラス基板
１０３ 下地膜
１０４ 非晶質半導体膜
１０４ａ 結晶質半導体膜（結晶質シリコン膜）
１０４ｂ 高品質な結晶質半導体膜（結晶質シリコン膜）
１０６ 触媒元素（ニッケル）
１０７ レーザ光
１０８ マスク
１１４ 結晶質シリコン膜
１１５ ゲート絶縁膜
１１６ ゲート電極
１１７ 酸化物層
１１９ 不純物が注入されない領域
１２２ Ｎ型不純物（リン）
１３０ 不純物が注入された領域
１３４ 層間絶縁膜
１３５ 電極・配線
１３６ ＴＦＴ（半導体素子） DESCRIPTION OF SYMBOLS 9 Microwave generator 10 Wave waveguide 11 Chamber 12 Sample 13 Sample stand 14 Vacuum pump 15 Piping 16 Hydrogen plasma 101 Glass substrate 103 Underlayer 104 Amorphous semiconductor film 104a Crystalline semiconductor film (crystalline silicon film)
104b High quality crystalline semiconductor film (crystalline silicon film)
106 Catalytic element (nickel)
107 Laser beam 108 Mask 114 Crystalline silicon film 115 Gate insulating film 116 Gate electrode 117 Oxide layer 119 Region not doped with impurities 122 N-type impurity (phosphorus)
130 Region in which impurities are implanted 134 Interlayer insulating film 135 Electrode / wiring 136 TFT (semiconductor element)

Claims (21)

（ａ）基板の上に非晶質半導体膜を形成する工程と、
（ｂ）前記非晶質半導体膜に結晶化を促進する触媒元素を付与する工程と、
（ｃ）水蒸気を含む雰囲気下で加熱することによって前記非晶質半導体膜を結晶化し、結晶質半導体膜を得る工程と、
を包含する結晶質半導体膜の製造方法。 (A) forming an amorphous semiconductor film on the substrate;
(B) adding a catalyst element for promoting crystallization to the amorphous semiconductor film;
(C) crystallization of the amorphous semiconductor film by heating in an atmosphere containing water vapor to obtain a crystalline semiconductor film;
A method for producing a crystalline semiconductor film including 前記工程（ｃ）は、前記非晶質半導体膜を４００℃以上の温度に加熱してから水蒸気を導入する工程を含む、請求項１に記載の結晶質半導体膜の製造方法。   The method for producing a crystalline semiconductor film according to claim 1, wherein the step (c) includes a step of introducing water vapor after heating the amorphous semiconductor film to a temperature of 400 ° C. or higher. 前記工程（ｃ）は、大気圧以上の圧力下で行われる請求項１または２に記載の結晶質半導体膜の製造方法。   The method for manufacturing a crystalline semiconductor film according to claim 1, wherein the step (c) is performed under a pressure equal to or higher than atmospheric pressure. 前記工程（ｃ）は、５００〜８００℃の範囲を１０℃／分以上の昇温速度で加熱する工程を含む請求項１から３のいずれかに記載の結晶質半導体膜の製造方法。   4. The method for producing a crystalline semiconductor film according to claim 1, wherein the step (c) includes a step of heating a range of 500 to 800 ° C. at a temperature rising rate of 10 ° C./min or more. 前記工程（ｃ）は、５００〜８００℃の範囲を１００℃／分以上の昇温速度で加熱する工程を含む請求項４に記載の結晶質半導体膜の製造方法。   The method for producing a crystalline semiconductor film according to claim 4, wherein the step (c) includes a step of heating a range of 500 to 800 ° C. at a temperature rising rate of 100 ° C./min or more. 前記工程（ｃ）は、不活性ガスに水蒸気を混合する工程を含む請求項１から５のいずれかに記載の結晶質半導体膜の製造方法。   The method for manufacturing a crystalline semiconductor film according to claim 1, wherein the step (c) includes a step of mixing water vapor with an inert gas. 前記工程（ｃ）は、５００〜１０００℃に加熱された不活性ガスを導入する工程を含む請求項６記載の結晶質半導体膜の製造方法。   The method for manufacturing a crystalline semiconductor film according to claim 6, wherein the step (c) includes a step of introducing an inert gas heated to 500 to 1000 ° C. 前記不活性ガスの流量は、１〜１００Ｌ／ｍｉｎである請求項６または７に記載の結晶質半導体膜の製造方法。   The method for producing a crystalline semiconductor film according to claim 6 or 7, wherein a flow rate of the inert gas is 1 to 100 L / min. 前記不活性ガスは、希ガスまたは窒素ガスである請求項６から８のいずれかに記載の結晶質半導体膜の製造方法。   The method for manufacturing a crystalline semiconductor film according to claim 6, wherein the inert gas is a rare gas or a nitrogen gas. 前記工程（ｃ）は、前記触媒元素の半導体化合物を結晶核として結晶成長する過程を含む請求項１から９のいずれかに記載の結晶質半導体膜の製造方法。   The method for producing a crystalline semiconductor film according to claim 1, wherein the step (c) includes a process of crystal growth using the semiconductor compound of the catalytic element as a crystal nucleus. 前記工程（ｃ）で得られた前記結晶質半導体膜を溶融再結晶化する工程（ｄ）をさらに含む請求項１から１０のいずれかに記載の結晶質半導体膜の製造方法。   The method for producing a crystalline semiconductor film according to claim 1, further comprising a step (d) of melting and recrystallizing the crystalline semiconductor film obtained in the step (c). 前記工程（ｄ）は、前記結晶質半導体膜に光線を照射する工程を含む請求項１１に記載の結晶質半導体膜の製造方法。   The method of manufacturing a crystalline semiconductor film according to claim 11, wherein the step (d) includes a step of irradiating the crystalline semiconductor film with light. 前記工程（ｄ）は、前記結晶質半導体膜にレーザ光を照射する工程を含む請求項１２に記載の結晶質半導体膜の製造方法。   The method for manufacturing a crystalline semiconductor film according to claim 12, wherein the step (d) includes a step of irradiating the crystalline semiconductor film with a laser beam. 前記工程（ｂ）において、前記触媒元素は、Ｎｉ、Ｃｏ、Ｐｄ、Ｐｔ、Ｃｕ、Ａｇ、Ａｕ、Ｉｎ、Ｓｎ、ＡｌおよびＳｂよりなる群から選択される少なくとも一種である、請求項１から１３のいずれかに記載の結晶質半導体膜の製造方法。   In the step (b), the catalyst element is at least one selected from the group consisting of Ni, Co, Pd, Pt, Cu, Ag, Au, In, Sn, Al, and Sb. A method for producing a crystalline semiconductor film according to any one of the above. 前記工程（ｂ）において、前記触媒元素はＮｉである請求項１４に記載の結晶質半導体膜の製造方法。   The method for producing a crystalline semiconductor film according to claim 14, wherein in the step (b), the catalytic element is Ni. 前記非晶質半導体膜は実質的にシリコンから構成され、前記触媒元素の前記半導体化合物はシリサイドである、請求項１から１５のいずれかに記載の結晶質半導体膜の製造方法。   The method for manufacturing a crystalline semiconductor film according to claim 1, wherein the amorphous semiconductor film is substantially made of silicon, and the semiconductor compound of the catalytic element is silicide. 請求項１から１６のいずれかに記載の結晶質半導体膜の製造方法によって製造された結晶質半導体膜。   A crystalline semiconductor film manufactured by the method for manufacturing a crystalline semiconductor film according to claim 1. 前記結晶質半導体膜は、ＥＢＳＰ（Ｅｌｅｃｔｒｏｎ Ｂａｃｋ Ｓｃａｔｔｅｒｉｎｇ Ｐａｔｔｅｒｎ）法によって結晶質半導体表面の結晶方位を測定したとき、方位差がすべて１０°未満の結晶からなる結晶粒から構成されている請求項１７に記載の結晶質半導体膜。   18. The crystalline semiconductor film according to claim 17, wherein the crystalline semiconductor film is composed of crystal grains each having an orientation difference of less than 10 ° when the crystal orientation of the surface of the crystalline semiconductor is measured by an EBSP (Electron Back Scattering Pattern) method. The crystalline semiconductor film described. 前記結晶粒の平均粒径は４μｍ以下である請求項１８に記載の結晶質半導体膜。   The crystalline semiconductor film according to claim 18, wherein an average grain size of the crystal grains is 4 μm or less. 請求項１７から１９のいずれかに記載の結晶質半導体膜を備える半導体装置。   A semiconductor device comprising the crystalline semiconductor film according to claim 17. 請求項２０に記載の半導体装置を備える表示装置。
A display device comprising the semiconductor device according to claim 20.
JP2004288567A 2004-09-30 2004-09-30 Method of manufacturing crystalline semiconductor film and crystalline semiconductor film Pending JP2006108135A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004288567A JP2006108135A (en) 2004-09-30 2004-09-30 Method of manufacturing crystalline semiconductor film and crystalline semiconductor film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004288567A JP2006108135A (en) 2004-09-30 2004-09-30 Method of manufacturing crystalline semiconductor film and crystalline semiconductor film

Publications (1)

Publication Number Publication Date
JP2006108135A true JP2006108135A (en) 2006-04-20

Family

ID=36377544

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004288567A Pending JP2006108135A (en) 2004-09-30 2004-09-30 Method of manufacturing crystalline semiconductor film and crystalline semiconductor film

Country Status (1)

Country Link
JP (1) JP2006108135A (en)

Similar Documents

Publication Publication Date Title
JP3621151B2 (en) Method for manufacturing semiconductor device
KR100297318B1 (en) Method of manufacturing a semiconductor device
US6919237B2 (en) Process for fabricating thin film transistors
US6949418B2 (en) Method of manufacturing semiconductor device
US7049183B2 (en) Semiconductor film, method for manufacturing semiconductor film, semiconductor device, and method for manufacturing semiconductor device
JPWO2006038351A1 (en) Crystalline semiconductor film and manufacturing method thereof
JP3432187B2 (en) Method for manufacturing semiconductor device
JP4360826B2 (en) Semiconductor film and manufacturing method thereof
JP2002261040A (en) Heat treatment device and method for manufacturing semiconductor device
JP3059337B2 (en) Semiconductor device and manufacturing method thereof
JP3981532B2 (en) Manufacturing method of semiconductor device
JP4027052B2 (en) Polycrystalline semiconductor thin film and manufacturing method thereof
JP2006108136A (en) Method of manufacturing crystalline semiconductor film and crystalline semiconductor film
JP2006108135A (en) Method of manufacturing crystalline semiconductor film and crystalline semiconductor film
JP3973960B2 (en) Method for manufacturing semiconductor device
JP3573969B2 (en) Semiconductor device manufacturing method
JP2003197529A (en) Semiconductor device
JP3190518B2 (en) Semiconductor device manufacturing method
JPH11289096A (en) Thin film transistor
JP2002198312A (en) Method for manufacturing semiconductor device
JP2002076004A (en) Method of manufacturing semiconductor device
JP2003077833A (en) Manufacturing method of polycrystalline semiconductor thin film
JP2002246327A (en) Heat treatment device and manufacturing method for semiconductor device
JPH08293468A (en) Manufacture of semiconductor
JP2002043331A (en) Method for fabricating semiconductor device