JP2006093755A

JP2006093755A - フレーム同期方式

Info

Publication number: JP2006093755A
Application number: JP2004272711A
Authority: JP
Inventors: Shigenori Kaneshiro; 繁徳金城; Kenichi Suzuki; 健一鈴木; Hiroyuki Harada; 洋之原田; Daisuke Akui; 大輔阿久井; Hiroshi Ochi; 博尾知
Original assignee: MG WAVE KK
Current assignee: MG WAVE KK
Priority date: 2004-09-21
Filing date: 2004-09-21
Publication date: 2006-04-06

Abstract

【課題】ディジタル通信システムにおいて、マルチパスフェージング環境、低ＳＮＲ環境、周波数オフセットが存在する環境にあっても正確な同期を実現するフレーム同期方式を提供する。
【解決手段】２種類の同期用系列によって生成される同期用プリアンブルと、第1のマッチドフィルタ、ＤＢＰＳＫ復調部、第２のマッチドフィルタ、同期位置判定部より構成される同期回路を用いてフレーム同期を実現する。
【選択図】なし

Description

本発明はディジタル通信システムのフレーム同期方式に関する。

ディジタル通信においては通信を開始する前にフレーム同期操作を行う必要がある。フレーム同期操作は送信機・受信機の間で既知の信号系列を用いて行われるのが一般的である。

図１に従来使用されていたフレーム同期方法を示す。従来法では図1（ａ）に示すように、データ系列の先頭に振幅０のシンボル（以降ヌルシンボル）を挿入したものを1つのフレームとして用いる。

従来方式のフレームについて移動平均処理を行うとその出力は図１（ｂ）のようになる。移動平均出力はヌルシンボル区間の終端で最小値となり、ヌルシンボル区間の終了タイミング以降漸次上昇する。従って移動平均出力が最小値をとる時刻情報を利用することでフレーム同期が可能となる。

従来法では、移動平均出力の最小値から所定のレベルだけ大きい比較レベルという値を設ける。この比較レベルよりも移動平均出力が大きくなるタイミングを検出し、このタイミングを補正することで、ヌルシンボル区間の終了タイミングに一致したフレーム同期を得るようになっている（図１（ｃ））。
特許公開平８−１０２７６９

伝送路の利得が時間的に変化しない静的なマルチパス環境では、移動平均出力の最小値はノイズの影響によってのみ変動し、その他の要因によって変動する可能性は低い。このため従来技術は、静的なマルチパス環境においては安定したフレーム同期を実現することが可能である。しかしながら、伝送路の信号電力対雑音電力比（ＳｉｇｎａｌｔｏＮｏｉｓｅＲａｔｉｏ：ＳＮＲ）が時間的に変化するマルチパスフェージング環境においては移動平均出力の最小値がノイズだけでなく伝送路の影響によっても変動するため、同期誤りを起こす可能性が高くなる。

また従来法では、移動平均処理を行う際に受信信号の電力を求めず電圧値を用いた加算を行っている。このためＳＮＲが低い場合にも耐性を有するが、周波数同期誤りに起因する周波数オフセットに対しては耐性を有さない。一方、移動平均処理において電力値を用いた加算を行うと周波数オフセットに対しては耐性を持つが、ＳＮＲが低い場合には耐性を持たないことになる。

本発明はかかる問題点に鑑みてなされたものであって、ディジタル通信システムにおいて、ＳＮＲが時間的に変化するマルチパスフェージング環境にあり、かつ、周波数オフセットが存在する場合においても正確な同期を実現するフレーム同期方式を提供することを目的とする。

本発明は上記の課題を解決するための１つ目の手段として以下のの手段をとる。すなわち１つ目の手段は、ディジタル通信システムのフレーム同期方式に関して、すぐれた自己相関特性を有する第１の同期用系列ｗ１および第２の同期用系列ｗ２’より構成される同期用プリアンブルを用いることを特徴とするフレーム同期方式である。

本発明は上記の課題を解決するための２つ目の手段として以下の手段をとる。すなわち２つ目の手段は、ディジタル通信システムのフレーム同期方式に関して、請求項１に記載のプリアンブルを先頭に持つ受信信号を入力とし、ｗ１との相関をとる第1のマッチドフィルタおよびＤＢＰＳＫ復調部およびｗ２との相関を取る第２のマッチドフィルタおよび同期位置決定部から構成されるフレーム同期回路を用いることを特徴とするフレーム同期方式である。

本発明は、上述のフレーム同期方式を用いることにより、マルチパスフェージング環境下、かつ、周波数オフセットが大きな環境下においても高精度なフレーム同期処理が可能となる。

以下、本発明の実施形態について説明する。

まずプリアンブルの構成について説明する。本発明で用いるプリアンブルはすぐれた自己相関特性をもつ第１の同期用系列ｗ１および第２の同期用系列ｗ２’より構成されることを特徴とする。第１の同期用系列ｗ１は系列の長さがＮ１であり、次式で与えられる。

第２の同期系列ｗ２’は長さＮ２−１の系列ｗ２によって与えられる。ｗ２を次式に示す。但しｗ２（ｉ）＝｛＋１，−１｝（ｉ＝０、１、…、Ｎ２−２）である。

第２の同期系列ｗ２’はｗ２をＤＢＰＳＫ変調することによって得られる。系列の長さはＮ２であり、次式で与えられる。

同期用プリアンブルＳはｗ１、ｗ２’を用いて次式で表現される。また、系列の長さはＮ１×Ｎ２となる。

ｗ２（ｉ）＝｛＋１、−１｝より、ＤＢＰＳＫ変調して得られるｗ２’もまたｗ２’（ｉ）＝｛＋１、−１｝（ｉ＝０，１，…，Ｎ２−１）である。したがってｓ０〜ｓＮ２−１の電力値は一定となるので、同期用プリアンブルｓをＡＧＣ、ＡＦＣ操作に使用することが可能となる。送信機では上述の方法で作成したプリアンブルを、送信するデータの先頭に付加して送信する。尚、系列ｗ２には自己相関特性の優れた系列（例えばＢａｒｋｅｒ系列等）を適用する。

次にフレーム同期回路について説明する。図２は本発明のフレーム同期回路の実施例である。ここでアンテナはアンテナ１〜アンテナｎのｎ（但しｎ>＝１）本としている。図２の回路はｗ１との相関を取るための第１のマッチドフィルタ（以降１ｓｔＭＦ）２１１〜２１ｎ、ＤＢＰＳＫ復調部２２１〜２２ｎ、最大比合成（ＭＲＣ）部２３、ｗ２との相関を取るための第２のマッチドフィルタ（以降２ｎｄＭＦ）２４、および同期位置判定部２５よりなる。

図３に１ｓｔＭＦ部２１１〜２１ｎの構成を示す。１ｓｔＭＦ部２１１〜２１ｎは、遅延子３１１〜３１Ｎ_１−１、乗算器３２１〜３２Ｎ_１、加算器３３１〜３３Ｎ_１−１から成る。ここで乗算器３２１〜３２Ｎ_１の係数は同期用プリアンブルｗ１の複素共役である（図中の上付き＊印は複素共役を意味する）。すなわち１ｓｔＭＦ部２１１〜２１ｎでは受信信号とｗ１との相互相関処理が行われる。

ＤＢＰＳＫ復調部２２１〜２２ｎでは、１ｓｔＭＦ出力のＤＢＰＳＫ復調を行う。図４にＤＢＰＳＫ復調器構成を示す。ＤＢＰＳＫ復調器２１２１〜２２ｎは遅延子４１、複素共役演算部４２、ミキサー４３、乗算器４４、実部演算部４５より成る。遅延子４１には、１ｓｔＭＦ出力のＮ１サンプル前の信号が保持される。従ってＤＢＰＳＫ復調器の前段では現在の１ｓｔＭＦ出力とそのＮ１サンプル前の時刻の信号を用いて遅延検波が行なわれる。遅延検波が行なわれた信号は、符号反転、実部演算が行われ最大比合成部へと送られる。ＤＢＰＳＫ復調操作は周波数オフセットに対して耐性を持たせる為に行われる。

ｎ個のＤＢＰＳＫ復調器出力は最大比合成部２３において最大比合成が行われる。但し受信アンテナ数ｎ＝１の場合、最大比合成部２３は省略してもよい。

図５は２ｎｄＭＦ部２４の構成を示したものである。２ｎｄＭＦ部２４は遅延子５１１〜５１Ｎ_２−２、乗算器５２１〜５２Ｎ_２−１、加算器５３１〜５３Ｎ_２−２から成る。ここで遅延子５１１〜５１Ｎ_２−２の遅延量は、ｗ１の系列長Ｎ１である。また、乗算器５２１〜５２Ｎ_２−１には系列ｗ２が与えられる。従って２ｎｄＭＦでは最大比合成後の出力とｗ２との相互相関が行われ、最大比合成出力がｗ２と等しいとき、あるいは相似であるときにピーク値をとる。すなわち、同期用プリアンブルの末尾の時刻において２ｎｄＭＦ出力はピーク値をとることになる。

図６に判定部２５の同期位置判定アルゴリズムを示す。時刻ｉにおける２ｎｄＭＦ出力をｓ（ｉ）とする。判定部ではまず、ｓ（ｉ）が閾値ｔｈｒを超えるかどうかを見る（６０１〜６０４）。

閾値ｔｈｒを超えると、判定部はｓ（ｉ）をｍａｘに、時刻ｉをＰおよびτに保持する。次に、ｓ（ｉ）＞ｍａｘなるｓ（ｉ）を検出し、もしｓ（ｉ）＞ｍａｘなるｓ（ｉ）があれば、ｍａｘおよびＰを更新する。この操作をτ＜ｉ＜τ＋Ｎ１において行い、最終的に得られたＰを同期位置とする（６０７〜６１１）。

すなわち判定部２５では、２ｎｄＭＦ出力が閾値を超えた後のＮ１シンボルの間で２ｎｄＭＦ出力が最大となる時刻を同期位置と判定する。判定部においてこのようなアルゴリズムを用いるのは、マルチパス伝送路において減衰の最も小さいパスに同期タイミングを合わせるためである。

以上説明したように、本発明のフレーム同期方式では、自己相関特性の優れた系列ｗ１と系列ｗ２をＤＢＰＳＫ変調した系列ｗ２’とのクロネッカー積によって得られるプリアンブルを用い、第１のマッチドフィルタにおいて系列ｗ１との相関をとり、その後ＤＢＰＳＫ復調を行い、第２のマッチドフィルタにおいて系列ｗ２との相関を取ることによって得られる信号のピーク値を検出することで同期タイミングを検出する方式を採用している。これによりＳＮＲに対してロバストなだけでなく、マルチパスフェージング環境や周波数オフセットが存在する環境においても耐性を持つフレーム同期方式が実現される。

従来のフレーム同期法の概念図である。フレーム同期回路の全体図である。１ｓｔＭＦを示す図である。ＤＢＰＳＫ復調部を示す図である。２ｎｄＭＦを示す図である。同期位置の検出方法を示すフローチャートである。

符号の説明

２１１〜２１ｎ第１のマッチドフィルタ
２２１〜１２ｎＤＢＰＳＫ復調部
２３最大比合成部
２４第２のマッチドフィルタ
２５同期位置判定部

Claims

ディジタル通信システムのフレーム同期方式に関して、優れた自己相関特性を有する２種類の同期用系列より構成される同期用プリアンブルを用いることを特徴とするフレーム同期方式。
上記請求項１において、系列長Ｎ１の第１の同期用系列ｗ１と、系列長Ｎ２−１の系列ｗ２のＤＢＰＳＫ変調により得られる系列長Ｎ２なる第２の同期用系列ｗ２’のクロネッカー積によって生成される同期用プリアンブルを用いることを特徴とするフレーム同期方式。
ディジタル通信システムのフレーム同期方式に関して、請求項１に記載のプリアンブルを先頭に持つ受信信号を入力とし、ｗ１との相関をとる第１のマッチドフィルタおよびＤＢＰＳＫ復調部および最大比合成部およびｗ２との相関を取る第２のマッチドフィルタおよび同期位置決定部から構成されるフレーム同期回路を用いることを特徴とするフレーム同期方式。