JP2006086221A - 集合基板、並びに該集合基板の製造方法及び該集合基板を用いた電子部品搭載基板の製造方法 - Google Patents

集合基板、並びに該集合基板の製造方法及び該集合基板を用いた電子部品搭載基板の製造方法 Download PDF

Info

Publication number
JP2006086221A
JP2006086221A JP2004267317A JP2004267317A JP2006086221A JP 2006086221 A JP2006086221 A JP 2006086221A JP 2004267317 A JP2004267317 A JP 2004267317A JP 2004267317 A JP2004267317 A JP 2004267317A JP 2006086221 A JP2006086221 A JP 2006086221A
Authority
JP
Japan
Prior art keywords
break groove
electronic component
substrate
collective substrate
break
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004267317A
Other languages
English (en)
Inventor
Yasunobu Hayashi
泰伸 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2004267317A priority Critical patent/JP2006086221A/ja
Publication of JP2006086221A publication Critical patent/JP2006086221A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16152Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Structure Of Printed Boards (AREA)

Abstract

【課題】 製造工程中の様々な衝撃等により、ブレイク溝を起点とした所望でない割れが生じ難く、かつ子基板に分割するに際しては、容易にかつ確実に分割することを可能とする集合基板を得る。
【解決手段】 少なくとも一方の主面1bにおいて、複数の子基板1cの境界部にブレイク溝1aが形成されている集合基板本体1と、集合基板本体1のブレイク溝1a内において、ブレイク溝を平面視した場合該ブレイク溝の少なくとも一部に配置されるように、かつブレイク溝の底部に空間1dを残すように補強材8が設けられている、集合基板。
【選択図】 図1

Description

本発明は、複数の子基板が面方向に連ねられて一体化されており、後工程で各子基板にブレイクされる集合基板及びその製造方法に関し、より詳細には、該集合基板をブレイクするための構造が改良されている集合基板及びその製造方法並びに電子部品搭載基板の製造方法に関する。
従来、基板上に様々な電子部品が搭載されている電子部品搭載基板は、以下のようにして製造されていた。先ず、ブレイク溝が形成された集合基板を用意する。次に、該集合基板内の各子基板上に、表面実装されるチップ型電子部品や、ボンディングワイヤなどにより基板上の電極と接合されるベアチップ型電子部品などを実装する。次に、これらの電子部品を保護するために、金属などからなるケースを各子基板上に固定する。しかる後、ブレイク溝に沿って集合基板をブレイクする。
しかしながら、表面実装型電子部品の実装の際の衝撃、ICなどのベアチップ型電子部品実装時の加熱による反りの矯正のために加えられる力、ワイヤボンディングを行う際の衝撃、あるいはケース搭載時の衝撃などにより、ブレイク溝を起点として所望でない割れが生じることがあった。
上記のような所望でない割れを防止するために、下記の特許文献1には、割れ防止用導体膜を用いた集合基板が開示されている。図10(a)及び(b)は、特許文献1に記載の集合基板の平面図及びその要部を示す模式的部分切欠正面断面図である。
集合基板101では、上面に、複数の子基板101aに分割するための複数本のブレイク溝101b,101cが形成されている。複数本のブレイク溝101bと、複数本のブレイク溝101cとは、互いに直交するように延ばされている。他方、図10(b)に示されているように、ブレイク溝101cが設けられている部分の下方には、割れ防止用導体膜102,103が積層されている。割れ防止用導体膜102,103は、ブレイク溝101cの下方において、ブレイク溝101cの両側に至るように配置されている。
従って、上記のような様々な衝撃が加わった場合でも、ブレイク溝101cに沿って所望でない割れが生じ難いとされている。
他方、集合基板の割れを防止するものではないが、下記の特許文献2には、ブレイク溝の対向部分を樹脂等で封止した構造が開示されている。すなわち、図11(a)及び(b)に示すように、特許文献2に記載の集合基板201では、複数の子基板201aが縦方向及び横方向にブレイク溝201cを介して連ねられている。ここでは、ブレイク溝201cが、樹脂層202で被覆されている。この樹脂層202を設けることにより、めっき処理時のマスキングテープを集合基板201の下面に強固に密着させることができ、集合基板201とマスキングテープとの間の隙間をなくすことができるとされている。そして、それによって、めっき液の厚膜回路204側への侵入が防止されると記載されている。
特開2001−251024号公報 特開2003−101171号公報
特許文献1に記載の集合基板101では、基板内に割れ防止用導体膜102,103が配置されて、ブレイク溝101cを起点とした所望でない割れの抑制が図られていた。しかしながら、このような構造では、上述した各種衝撃の強度が比較的大きかった場合には、割れを確実に抑制することはできなかった。
他方、特許文献2に記載の構成では、ブレイク溝201cが樹脂層202で被覆されているものの、この樹脂層202は、あくまでもマスキングテープに密着させるために設けられているものにすぎなかった。従って、樹脂層202を構成する材料はこのような観点から選ばれており、上述した各種衝撃が加わった際に、ブレイク溝201cを起点として所望でない割れを抑制し得るものでは必ずしもなかった。
また、特許文献2に記載のように、ブレイク溝201cにおいて、機械的強度に優れた樹脂により樹脂層202を構成した場合には、マスキングテープとの密着力が低下し、特許文献2に記載の発明の目的である、めっき液の侵入を確実に防止することができないおそれがある。
上記のように、従来の集合基板では、様々な製造工程で加わる衝撃によりブレイク溝を起点として所望でない割れが生じることを防止することは困難であった。もっとも、このような割れを抑制するには、所望でない割れが生じ難いようにブレイク溝の深さを浅くしたりする方法等も考えられる。しかし、ブレイク溝を起点とした割れを過度に抑制した場合には、集合基板を複数の子基板に分割する際のブレイク工程において集合基板を確実にブレイク溝に沿って分割することができなくなる。
よって、本発明の目的は、様々な衝撃による、ブレイク溝を起点とした所望でない割れを効果的に抑制することができ、しかも複数の子基板への分割に際してはブレイク溝に沿って確実に分割され得る集合基板、並びに該集合基板の製造方法及び該集合基板を用いた電子部品搭載基板の製造方法を提供することにある。
本発明のある広い局面によれば、少なくとも一方主面において、複数の子基板の境界部分にブレイク溝が形成されている集合基板本体と、前記ブレイク溝を平面視した場合該ブレイク溝の少なくとも一部において、該ブレイク溝の底部に空間を残すように設けられている補強材とを備えることを特徴とする集合基板が提供される。
上記補強材としては、好ましくは樹脂からなる補強材が用いられる。
本発明に係る集合基板の製造方法は、複数の子基板が面方向に沿って連ねられて一体化されており、少なくとも一方主面において前記子基板間の境界部分にブレイク溝が形成されている集合基板本体を用意する工程と、前記ブレイク溝の底部に空間を残すように、かつ該ブレイク溝を平面視した場合、該ブレイク溝の少なくとも一部に配置されるように補強材を形成する工程とを備えることを特徴とする。
本発明に係る集合基板の製造方法のある特定の局面では、前記補強材をブレイク溝に形成するに際し、流体状の樹脂をブレイク溝に注入し、硬化させることにより補強材を形成する。
本発明に係る電子部品搭載基板の製造方法は、本発明に係る集合基板を用意する工程と、前記集合基板の集合基板本体の少なくとも一方主面に電子部品を搭載する工程と、前記電子部品を搭載した後に、集合基板をブレイク溝に沿ってブレイクし、複数の子基板に分割する工程とを備えることを特徴とする。
本発明に係る電子部品搭載基板の製造方法のある特定の局面では、前記電子部品の少なくとも一部を覆うようにケースを集合基板本体に搭載する工程がさらに備えられている。
本発明に係る集合基板では、集合基板本体の少なくとも一方主面において、複数の子基板の境界部分にブレイク溝が形成されており、該ブレイク溝内に、ブレイク溝の底部に空間を残すように補強材が設けられている。従って、上記補強材の存在により、集合基板に様々な衝撃が加わったとしても、ブレイク溝を起点とした所望でない割れが生じ難い。すなわち、補強材により、所望でない上記割れを抑制することが可能とされている。
そして、集合基板を、複数の子基板にブレイク溝に沿って分割するに際しては、該ブレイク溝内に設けられた補強材の下方には上記空間が残存しているため、該空間の存在により確実にかつ容易にブレイク溝を起点として集合基板を分割することができる。
よって、本発明の集合基板では、上記ブレイク溝の底部に空間を残すようにブレイク溝に補強材が設けられているため、集合基板や電子部品搭載基板の製造に際しての様々な段階における衝撃によるブレイク溝を起点とした所望でない割れを確実に抑制することができ、他方、集合基板を複数の子基板に分割するに際しては、ブレイク溝に沿って確実に集合基板を分割することができる。
上記補強材が樹脂からなる場合には、一般に集合基板材料として用いられるセラミックスなどに比べて適度な弾性を有するため、補強材による良好な補強効果を得ることができる。また、樹脂からなる補強材の場合には、樹脂を溶融もしくは軟化させた状態でブレイク溝に注入し、硬化させることによりブレイク溝に補強材を容易に配置することができる。
本発明に係る集合基板の製造方法では、集合基板本体のブレイク溝の底部に空間を残すように、かつブレイク溝を平面視した場合、該ブレイク溝の少なくとも一部に配置されるように補強材が形成される。従って、本発明の集合基板を該製造方法に従って得ることができ、それによって製造工程時等に加わる衝撃による所望でない割れを確実に抑制することができるとともに、複数の子基板に確実に分割することができる集合基板を提供することが可能となる。
上記補強材をブレイク溝に形成するに際し、流体状の樹脂をブレイク溝に注入し、硬化させることにより補強材を形成する場合には、流体状の樹脂をブレイク溝に注入する操作を容易に行うことができるため、補強材を容易に形成することができる。特に、流体状の樹脂の粘度や注入時の圧力や樹脂の粒径を制御するだけで、補強材の下方に空間を残すように、補強材を確実に形成することができる。
本発明に係る電子部品搭載基板の製造方法では、本発明の集合基板を用意した後に、該集合基板本体の少なくとも一方主面に電子部品を搭載し、電子部品を搭載した後に、集合基板をブレイク溝に沿ってブレイクすることにより、子基板単位の電子部品搭載基板が得られる。従って、集合基板において、ブレイク溝の少なくとも一部に上記補強材がブレイク溝の底部に空間を残すように形成されているので、各工程における様々な衝撃によりブレイク溝を起点として所望でない割れが生じ難い。しかも、上記補強材の下方に空間が存在しているため、上記集合基板をブレイク溝に沿って確実にブレイクすることにより、個々の電子部品搭載基板を確実にかつ安定に得ることができる。
本発明に係る電子部品搭載基板の製造方法において、電子部品の少なくとも一部を覆うようにケースを集合基板に搭載する工程をさらに備える場合には、本発明に従って、ケース内に電子部品が囲繞されている構造の電子部品搭載基板を提供することが可能となる。また、上記ケースとして金属ケースを各子基板上に接合する際には、比較的大きな衝撃が加わるが、このような衝撃が加わったとしても、ブレイク溝を起点とした所望でない割れを確実に抑制することができる。
以下、図面を参照しつつ、本発明の具体的な実施形態を説明することにより、本発明を明らかにする。
図1(a),(b)〜図4を参照して、本発明の第1の実施形態に係る集合基板及び電子部品搭載用基板の製造方法を説明する。
図1(a)に示すように、本実施形態では、集合基板本体1をまず用意する。集合基板本体1は、本実施形態では、複数枚のセラミックグリーンシートを積層し、焼成することにより得られている。より具体的には、セラミックグリーンシートに、ビアホール電極を形成するための穴をパンチングもしくはレーザー加工により形成する。この穴に、導電ペーストを充填し、ビアホール電極を形成する。ビアホール電極が形成されたセラミックグリーンシートの表面に導電ペーストをスクリーン印刷し、配線パターンを形成する。このようにして、ビアホール電極及び配線パターンが形成されたセラミックグリーンシートを得る。
また、同様にして、配線パターンのみが形成されたセラミックグリーンシート、ビアホール電極のみが形成されたセラミックグリーンシート、電極が形成されていないセラミックグリーンシートなどを用意する。上記のような種々のセラミックグリーンシートを適宜の枚数積層し、積層体を得る。この積層体を圧着した後、適宜スルーホール加工等を施す。
また、ブレイク溝を形成するために、上記積層体の少なくとも一方面に溝を形成する。しかる後、上記積層体を焼成することにより、集合基板本体1が得られる。
集合基板本体1では、上面1b上に、複数本のブレイク溝1aが形成されている。このブレイク溝1aは、最終的に分割される複数の子基板1c,1cの境界に設けられている。本実施形態では、複数の子基板1cは、平面視した場合に、縦方向及び横方向にマトリックス状に配置されている。そして、隣り合う子基板1c,1c間に、ブレイク溝1aが形成されている。
本実施形態では、ブレイク溝1aは、断面V字状であるが、断面U字状などの形状を有していてもよい。すなわち、ブレイク溝1aは、開口部から深さ方向に進むにつれて、幅が狭くなる断面形状を有する限り適宜の形状とされ得る。
上記集合基板本体1を構成するセラミック材料は特に限定されず、アルミナなどの絶縁性セラミックスを用いることができる。
図1(a)では、集合基板本体1内のビアホール電極等の図示は省略されている。もっとも、集合基板本体1の上面には、配線パターンとして電極ランド2a,2b,3a,3b,4a,4bが形成されている。
次に、電極ランド2a,2b上に、フリップチップボンディング工法により、電子部品5を実装する。電子部品5では、下面に金属バンプ5a,5bが接合されている。この金属バンプ5a,5bが、電極ランド2a,2bに半田などを用いて接合されている。
他方、電子部品5の側方においては、表面実装型の電子部品6を、上記電極ランド3a,3bに表面実装する。
次に、図1(b)に示すように、フリップチップボンディング工法により搭載された電子部品5の下方の空間を充填するように、樹脂層7を形成する。同時に、ブレイク溝1a,1b内に、樹脂層7と同じ樹脂により補強材8を形成する。この樹脂層7及び補強材8を構成する樹脂は、同一であるが、異なる樹脂により構成されてもよい。
本実施形態では、上記樹脂として流体状のエポキシ系樹脂やシリコーン系樹脂が用いられ、以下の方法により付与する。すなわち、流体状の樹脂を、例えばディスペンサーから吐出し、樹脂層7を形成する部分に塗布するとともに、ブレイク溝1a内に注入する。この場合の樹脂の粘度及び注入圧力を制御することにより、ブレイク溝1aの底部に空間1dを残すように樹脂を注入することができる。
しかる後、上記樹脂を硬化することにより、樹脂層7及び補強材8が形成される。樹脂の硬化方法は特に限定されず、湿気硬化、光や熱を付与することによる硬化方法など、樹脂に応じた適宜の方法を用いることができる。
図1(b)に示すように、補強材8は、ブレイク溝1aにおいて、ブレイク溝の底部に空間1dを残すようにブレイク溝1aに形成されている。なお、図2に模式的平面図で示すように、ブレイク溝1aにおいて、補強材8は、平面視した場合、部分的に設けられている。もっとも、補強材8は、ブレイク溝1aの全長にわたり形成されてもよい。すなわち、補強材8は、ブレイク溝を平面視した場合、その少なくとも一部に形成されればよい。また、補強材8は、子基板の最も強度の低い1辺に少なくとも存在すればよい。本実施形態の集合基板は、上記ブレイク溝1aに補強材8が形成されている構造を有することを特徴とする。
図3(a)に示すように、次に、電極ランド4a,4b間の領域に、マウンターを用いてベアチップ型の電子部品9を搭載する。電子部品9を、ボンディングワイヤ10a,10bにより、電極ランド4a,4bに電気的に接続する。
次に、上記電子部品9を覆うように、樹脂層11を付与し、硬化させることにより、電子部品9を保護する。
しかる後、図3(b)に示すように、各子基板1c上に、下方に開いた開口を有する金属ケース12をマウンターにより搭載し、接着剤(図示せず)もしくははんだを用いて固定する。このようにして、子基板1cと金属ケース12とで覆われた空間に、前述した複数の電子部品5,6,9が封止されたことになる。
上記ベアチップ型電子部品9の搭載、ボンディングワイヤ10a,10bによる接合作業、並びに金属ケース12の搭載に際しては、集合基板本体1に比較的大きな衝撃が加わる。しかしながら、ブレイク溝1a内には、補強材8が形成されているため、これらの衝撃により、ブレイク溝1aを起点とした所望でない割れは生じ難い。
最後に、集合基板1をブレイク溝1aに沿って分割すればよい。この分割に際しては、補強材8が存在するものの、補強材8の下方に空間1dが存在しているため、前述した衝撃よりも若干大きな力を加えるだけで、集合基板1を、複数の子基板1cに確実に分割することができる。よって、図4に示すように、子基板1c上に、金属ケースが固定されたキャップ付きの電子部品を本実施形態に従って安定にかつ高い歩留りで提供することが可能となる。
なお、本願発明者の実験によれば、上記補強材8を設けなかった従来法では、製造工程に途中でブレイク溝1aを起点とした所望でない割れが約3%程度生じていたのに対し、本実施形態では、このような所望でない割れを0.1%に低減し得ることが確かめられている。
また、従来、樹脂層7のように、フリップチップ工法により搭載される電子部品5の近傍にブレイク溝1aを配置することはできなかった。これは、フリップチップ工法により電子部品5を搭載する工程や、樹脂層7をアンダーフィル層として形成する工程において比較的大きな衝撃が集合基板本体に加わるため、このような電子部品5の近傍にブレイク溝1aを配置することができなかったことによる。
しかしながら、本実施形態では、上記のように、ブレイク溝1aを、電子部品5の近傍に配置することができる。これは、ブレイク溝1aに補強材8を構成する樹脂を注入する工程を樹脂層7を構成するための樹脂の塗布と同一工程で行うことができることによる。従って、本実施形態によれば、アンダーフィル層としての樹脂層7を形成する必要がある電子部品において、電子部品の小型化を図ることができる。
なお、本実施形態では集合基板本体1の一方主面としての1b側にのみブレイク側1aが形成されていたが、図1(b)に想像線で示すように、他方主面である下面側にもブレイク溝Aを設け、該ブレイク溝Aに、補強材Bをブレイク溝Aの底部に空間を残すように形成してもよい。
図5(a),(b)及び図6(a),(b)は、本発明の第2の実施形態の電子部品搭載基板の製造方法を説明するための各部分切欠正面断面図である。
本実施形態では、図5(a)に示すように、図1(a)に示した集合基板本体1と同様の集合基板本体21を用意する。集合基板本体21は、集合基板本体1と同様にして得られ、かつ上面21bにブレイク溝21a,21aを有する。ブレイク溝21aは、隣り合う子基板21cの境界に設けられている。
本実施形態では、集合基板本体21の上面には、電極ランド22a,22b,23a,23bが形成されている。
そして、まず、電極ランド22a,22b上に、フリップチップボンディング工法により電子部品5が実装されている。電子部品5は、図1に示した電子部品5と同様に、下面に金属バンプ5a,5bを有する。金属バンプ5a,5bが、電極ランド22a,22bに半田などを用いて接合される。
他方、表面実装型の電子部品6が、電極ランド23a,23b上にリフロー半田法により実装されている。もっとも、電子部品6の実装に際しては、リフロー半田に代えて、導電性接着剤等を用いてもよい。
次に、図5(b)に示すように、樹脂層27及び補強材28を形成するために、ディスペンサーから流体状の樹脂を付与する。この樹脂としては、第1の実施形態で樹脂層7及び補強材8を構成するのに用いたのと同じ樹脂を用いることができる。もっとも、樹脂層27及び補強材28は他の樹脂により構成されていてもよい。
また、補強材28は、補強材8と同様に、下方に空間21dを残すようにブレイク溝21a内に形成される。
そして、図6(a)に示すように、上方から金属ケース32を固定し、しかる後ブレイク溝21aに沿って分割することにより、図6(b)に示す電子部品搭載基板を得ることができる。
本実施形態においても、金属ケース32の搭載時に大きな衝撃力が加わるが、補強材28の存在により、ブレイク溝21aに沿った所望でない割れを確実に抑制することができる。また、空間21dが設けられているため、子基板21c,21c間で集合基板本体21を分割する際には、確実にブレイク溝21aに沿って分割することができる。
図7(a),(b)〜図9を参照して、本発明の第3の実施形態を説明する。
第3の実施形態では、集合基板本体51は、セラミックスからなり、一方の主面51bに開いた比較的大きな容積を有するキャビティ51cが設けられている。また、主面51bにおいては、複数本のブレイク溝51aが形成されている。ブレイク溝51aは、隣り合う子基板51d,51dの境界に設けられている。すなわち、図7(a)に示されているブレイク溝51a,51aで挟まれた部分が、1つの子基板51dを構成している。本実施形態においても、子基板51dは、平面視した際に、縦方向及び横方向にマトリックス状に配置されている。そして、各子基板51dにおいて、1つのキャビティ51cが設けられている。
本実施形態では、ブレイク溝51aは、第1の実施形態のブレイク溝1aと同様に構成されている。他方、キャビティ51cは、比較的大きな容積を有する。
上記集合基板本体51を用意した後に、キャビティ51c内にベアチップ型電子部品52を搭載する。ベアチップ型電子部品52は、絶縁性接着剤あるいは導電性接着剤を用いて、キャビティ51c内に固定されている。そして、次に、ボンディングワイヤ53a,53bを用いて、電子部品52と、集合基板本体51のキャビティ51c内に設けられた電極ランド54a,54bとを電気的に接続する。
次に、図7(b)に示すように、電子部品52を保護するために、キャビティ51c内に樹脂55を注入する。同時に、同じ樹脂を用い、ブレイク溝51a内に、同じ樹脂を注入し、補強材56を形成する。この場合においても、補強材56は、ブレイク溝51aの底部に空間51eを残すように注入される。
注入された樹脂が硬化することにより、樹脂層55及び補強材56が完成される。
しかる後、図8(a)に示すように、集合基板本体51を上下逆転し、他方の主面51f上に、表面実装型電子部品57,58を表面実装する。
次に、図8(b)に示すように、表面実装型電子部品57,58を囲繞するように、金属ケース59を導電性接着剤もしくは絶縁性接着剤を用いて固定する。この場合、金属ケース59は、前述した第1,第2の実施形態の場合と同様に、マウンターなどの装置を用いて搭載される。
従って、表面実装型の電子部品57,58の搭載時、及び金属ケース59の搭載時に、大きな衝撃が集合基板本体51に加わる。しかしながら、ブレイク溝51aが設けられている部分では、上記補強材56により補強されているため、ブレイク溝51aに沿った割れを確実に抑制することができる。
しかる後、図9に示すように、集合基板本体51をブレイク溝51aに沿って分割する。この場合には、空間51eが存在するため、上述した衝撃力より僅かな大きな力を加えるだけで、確実にブレイク溝51aに沿って集合基板本体51を分割することができる。従って、図9に示すように、個々の子基板51dを用いた電子部品搭載基板60が得られる。
第1〜第3の実施形態では、いずれも、金属ケース付きの電子部品搭載基板の製造方法につき説明したが、本発明に係る集合基板及び集合基板の製造方法により得られる集合基板は、金属ケースを有しない電子部品搭載基板の製造にも用いることができる。また、本発明は、電子部品が搭載されない集合基板に適用してもよい。
(a)及び(b)は、本発明の第1の実施形態に係る電子部品搭載用基板を製造する工程を示す各部分切欠正面断面図。 本発明の第1の実施形態において用意される集合基板を示す平面図。 (a)及び(b)は、本発明の第1の実施形態に係る電子部品搭載用基板を製造する工程を示す各部分切欠正面断面図。 第1の実施形態で得られた電子部品搭載基板を示す正面断面図。 (a)及び(b)は、本発明の第2の実施形態に係る電子部品搭載用基板を製造する工程を示す各部分切欠正面断面図。 (a)及び(b)は、本発明の第2の実施形態に係る電子部品搭載用基板を製造する工程を示す各部分切欠正面断面図。 (a)及び(b)は、本発明の第3の実施形態に係る電子部品搭載用基板を製造する工程を示す各部分切欠正面断面図。 (a)及び(b)は、本発明の第3の実施形態に係る電子部品搭載用基板を製造する工程を示す各部分切欠正面断面図。 第3の実施形態で得られた電子部品搭載基板の正面断面図。 (a)は、従来の集合基板の一例を示す平面図、(b)は、その要部を示す部分切欠正面断面図。 (a)及び(b)は、従来の集合基板の他の例を説明するための部分切欠正面断面図及びその要部を示す平面図。
符号の説明
1…集合基板本体
1a…ブレイク溝
1b…上面(一方主面)
1c…子基板
1d…空間
2a,2b…電極ランド
3a,3b…電極ランド
4a,4b…電極ランド
5…電子部品
5a,5b…金属バンプ
6…電子部品
7…樹脂層
8…補強材
9…電子部品
10a,10b…ボンディングワイヤ
11…樹脂層
12…金属ケース
21…集合基板本体
21a…ブレイク溝
21b…上面
21c…子基板
21d…空間
51…集合基板本体
51a…ブレイク溝
51b…主面
51c…キャビティ
51d…子基板
51e…空間
51f…主面
52…電子部品
53a,53b…ボンディングワイヤ
55…樹脂層
56…補強材
59…金属ケース
60…電子部品搭載基板

Claims (6)

  1. 少なくとも一方主面において、複数の子基板の境界部分にブレイク溝が形成されている集合基板本体と、
    前記ブレイク溝を平面視した場合該ブレイク溝の少なくとも一部において、該ブレイク溝の底部に空間を残すように設けられている補強材とを備えることを特徴とする集合基板。
  2. 前記補強材が樹脂からなることを特徴とする、請求項1に記載の集合基板。
  3. 複数の子基板が面方向に沿って連ねられて一体化されており、少なくとも一方主面において前記子基板間の境界部分にブレイク溝が形成されている集合基板本体を用意する工程と、
    前記ブレイク溝の底部に空間を残すように、かつ該ブレイク溝を平面視した場合、該ブレイク溝の少なくとも一部に配置されるように補強材を形成する工程とを備えることを特徴とする、集合基板の製造方法。
  4. 前記補強材をブレイク溝に形成するに際し、流体状の樹脂をブレイク溝に注入し、硬化させる、請求項3に記載の集合基板の製造方法。
  5. 請求項1に記載の集合基板を用意する工程と、
    前記集合基板の集合基板本体の少なくとも一方主面に電子部品を搭載する工程と、
    前記電子部品を搭載した後に、集合基板をブレイク溝に沿ってブレイクし、各子基板単位に分割する工程とを備える、電子部品搭載基板の製造方法。
  6. 前記電子部品を覆うようにケースを集合基板本体に搭載する工程をさらに備える、請求項5に記載の電子部品搭載基板の製造方法。
JP2004267317A 2004-09-14 2004-09-14 集合基板、並びに該集合基板の製造方法及び該集合基板を用いた電子部品搭載基板の製造方法 Pending JP2006086221A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004267317A JP2006086221A (ja) 2004-09-14 2004-09-14 集合基板、並びに該集合基板の製造方法及び該集合基板を用いた電子部品搭載基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004267317A JP2006086221A (ja) 2004-09-14 2004-09-14 集合基板、並びに該集合基板の製造方法及び該集合基板を用いた電子部品搭載基板の製造方法

Publications (1)

Publication Number Publication Date
JP2006086221A true JP2006086221A (ja) 2006-03-30

Family

ID=36164490

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004267317A Pending JP2006086221A (ja) 2004-09-14 2004-09-14 集合基板、並びに該集合基板の製造方法及び該集合基板を用いた電子部品搭載基板の製造方法

Country Status (1)

Country Link
JP (1) JP2006086221A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101154605B1 (ko) 2010-10-29 2012-06-08 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
US9282626B2 (en) 2010-10-20 2016-03-08 Lg Innotek Co., Ltd. Printed circuit board and method for manufacturing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9282626B2 (en) 2010-10-20 2016-03-08 Lg Innotek Co., Ltd. Printed circuit board and method for manufacturing the same
KR101154605B1 (ko) 2010-10-29 2012-06-08 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법

Similar Documents

Publication Publication Date Title
JP4367414B2 (ja) 部品内蔵モジュールおよびその製造方法
JP4337822B2 (ja) 積層型電子部品の製造方法
KR101194713B1 (ko) 모듈, 배선판 및 모듈의 제조 방법
US7382628B2 (en) Circuit-component-containing module
JP5892388B2 (ja) 樹脂封止型モジュール
KR20160091050A (ko) 전자부품 내장 기판 및 그 제조방법
JP5614566B2 (ja) 多層基板の製造方法および多層基板
JP5054440B2 (ja) 電子部品内蔵基板の製造方法及び電子部品内蔵基板
US9674970B2 (en) Module board and manufacturing method thereof
JP4725817B2 (ja) 複合基板の製造方法
US6284984B1 (en) Printed circuit board, for mounting BGA elements and a manufacturing method of a printed circuit board for mounting BGA elements
JP4752612B2 (ja) 突起電極付き回路基板の製造方法
JP6767204B2 (ja) 電子部品搭載用基板、電子装置および電子モジュール
US20130050957A1 (en) Electronic component incorporating board and composite module
JP2012064600A (ja) 多層基板およびその製造方法
JP4650194B2 (ja) シールドケース付き電子部品の製造方法及びシールドケース付き電子部品
JP2005026573A (ja) 部品内蔵モジュールの製造方法
JP2006086221A (ja) 集合基板、並びに該集合基板の製造方法及び該集合基板を用いた電子部品搭載基板の製造方法
JP2009099816A (ja) 半導体装置とその製造方法および半導体装置の実装方法
WO2012165111A1 (ja) 多層基板の製造方法および多層基板
JP2017103426A (ja) 半導体パッケージおよびパッケージ・オン・パッケージ
WO2008004423A1 (fr) Carte de câblage ayant un conducteur en forme de colonne et son procédé de fabrication
JP5817388B2 (ja) 部品内蔵基板
WO2013099360A1 (ja) モジュールおよびこれを備えるモジュール搭載部品
JP4558004B2 (ja) 電子部品、シールドカバー、多数個取り用母基板、配線基板及び電子機器