JP2006081018A - 積層型方向性結合器 - Google Patents

Abstract

【課題】パターン配置に要する面積の低減が容易な積層型方向性結合器を提供する。
【解決手段】積層型方向性結合器が、電磁的に結合する第１、第２のインダクタンス素子を有する第１の電磁結合素子と、互いに電磁的に結合する第３、第４のインダクタンス素子を有する第２の電磁結合素子と、第２，第３のインダクタンス素子を電気的に並列接続する接続部と、第１、第２の電磁結合素子間に配置される平板電極と、を具備する。第１〜第４のインダクタンス素子が積層方向に配置されていることから、インダクタンス素子の電極パターンに要する面積の低減が容易である。
【選択図】図１

Description

本発明は、積層型方向性結合器に関する。

携帯電話や無線ＬＡＮ等の無線情報機器に積層型方向性結合器が用いられる。
ここで、無線情報機器で複数の周波数を利用する場合があることから、複数の周波数を取り扱い可能なデュアルバンド型の積層型方向性結合器が用いられる。
なお、周波数帯域毎に独立して電気特性を最適化ができ、主線路間のアイソレーションが優れた積層型方向性結合器に関する技術が開示されている（特許文献１参照）。
特開２００２−３３０００８

しかしながら、特許文献１記載の積層型方向性結合器では結合器が平面上に並列して配置されているため、結合器の電極パターンの配置に必要な面積が大きくなり易く、積層型方向性結合器の小型化の障害となっていた。
上記に鑑み、本発明は電極パターン配置に要する面積の低減が容易な積層型方向性結合器を提供することを目的とする。

上記目的を達成するために、本発明に係る積層型方向性結合器は、積層して配置され、かつ互いに電磁的に結合する第１、第２のインダクタンス素子を有する第１の電磁結合素子と、前記第１の電磁結合素子と積層して配置される第２の電磁結合素子であって、積層して配置され、かつ互いに電磁的に結合する第３、第４のインダクタンス素子を有する第２の電磁結合素子と、前記第２，第３のインダクタンス素子を電気的に並列接続する接続部と、前記第１、第２の電磁結合素子間に配置される平板電極と、を具備することを特徴とする。

本発明によれば、パターン配置に要する面積の低減が容易な積層型方向性結合器を提供できる。

以下、図面を参照して、本発明の実施の形態を詳細に説明する。
図１は本発明の一実施形態に係る積層型方向性結合器１０の回路構成を表す回路図である。
図１に示すように積層型方向性結合器１０は、端子Ｔ１〜Ｔ６，インダクタンス素子Ｌ１〜Ｌ４を備える。インダクタンス素子Ｌ１、Ｌ２間、およびインダクタンス素子Ｌ３、Ｌ４間は電磁的に結合され、電磁結合素子を構成する。

端子Ｔ１，Ｔ３それぞれに信号が入力される。例えば、第１の周波数（一例として、０．９ＧＨｚ）の第１の信号が端子Ｔ１に、第２の周波数（一例として、１．７ＧＨｚ）の第２の信号が端子Ｔ３に入力される。なお、この２つの信号の入力は、どちらか一方のみが行われ、同時には行われないのが通例である。
端子Ｔ１，Ｔ３にそれぞれ入力される第１、第２の信号は、端子Ｔ２、Ｔ４から出力される。また、端子Ｔ１，Ｔ３から端子Ｔ２、Ｔ４への信号の流れによってインダクタンス素子Ｌ１、Ｌ４それぞれに磁界が発生し、その磁界によってインダクタンス素子Ｌ２、Ｌ３に信号が誘起されることで、端子Ｔ５から第１、第２の信号それぞれに対応する信号が出力される。

このようにして、端子Ｔ１，Ｔ３に入力される第１、第２の信号に対応して、端子Ｔ５に信号が出力される。この結果、端子Ｔ５を用いて端子Ｔ１，Ｔ３それぞれに入出力される第１、第２の周波数の信号をモニタすることができる。
ここで、端子Ｔ６は、終端抵抗を介してグランドに接続されるのが通例であり、消費電力の低減のために、端子Ｔ１，Ｔ３から信号が入力されたときに端子Ｔ６から出力される信号の強度が小さい方が好ましい。

以上のように、端子Ｔ１への信号の入力に対応して端子Ｔ２，Ｔ５からの信号の出力が行われる。このとき、他の端子Ｔ３，Ｔ４，Ｔ６からはほとんど信号が出力されない。また、端子Ｔ３への信号の入力に対応して端子Ｔ４，Ｔ５からの信号の出力が行われる。このとき、他の端子Ｔ１，Ｔ２，Ｔ６からはほとんど信号が出力されない。逆にいえば、このような出力特性となるように、インダクタンス素子Ｌ１〜Ｌ４の結合関係が調節される。

図２は、積層型方向性結合器１０の外観を表す斜視図である。
積層型方向性結合器１０は、基板１１〜２１を重ね合わせて構成される。基板１１〜２１に、例えば、ガラスセラミック（比誘電率εｒ＝８、ｔanδ＝３×１０^-3）からなる２０１２（２．０mm×１．２５mm）タイプの基板を用い、厚膜印刷により銀ペースト等を印刷した電極パターンが形成される。
なお、基板１１〜２１は、ガラスセラミック以外のセラミック素材であっても良い。

各基板１１〜２１の側辺には所定の端子となる切り欠き部３１〜３８が形成されている。この切り欠き部３１〜３８は、積層時に基板１１〜２１の積層方向で一致し、積層方向に延びる溝部を構成する。この溝部に銀ペーストを印刷することで、端子Ｔ１〜Ｔ６等として機能することになる。切り欠き部３１〜３６はそれぞれ、端子Ｔ１〜Ｔ６に対応する。また、切り欠き部３７，３８は、グランドに接続するための接地端子（「グランド端子」ともいう）Ｇに対応する。

図３は、積層型方向性結合器１０を構成する基板１１〜２１を分離した状態を表す分解斜視図である。なお、基板２１は、積層型方向性結合器１０（特に、後述の電極５６１）を外界から保護するためのものであり、電極が形成されていないことから、図示を省略している。

基板１１は、それぞれ切り欠き部３１〜３８に接続されるランドパターン（実装用の電極のパターン）１１１ａ〜１１１ｈ（図示せず）を下面に有する。ランドパターン１１１ａ〜１１１ｆはそれぞれ端子Ｔ１〜Ｔ６に，ランドパターン１１１ｇ、１１１ｈは接地端子Ｇに対応する。
基板１１は、上面に接地（グランド）用の平板電極１１２および接続部１１３の電極パターンを有する。平板電極１１２は、接続部１１３によって接地端子Ｇに接続され、後述する線路１２１等を外界の電気的影響から保護し、積層型方向性結合器１０の特性の安定を図っている。

基板１２は、上面に線路１２１および接続部１２２、１２３の電極パターンを有する。線路１２１は、インダクタンス素子Ｌ４として機能するものであり、後述の線路１３１，１４１と電磁的に結合される。
接続部１２２、１２３はそれぞれ、端子Ｔ３，Ｔ４に電気的に接続される。

基板１３は、上面に線路１３１および接続部１３２、１３３の電極パターンを有する。線路１３１は、後述する線路１４１と電気的に接続される。線路１３１，１４１は同一の方向に巻き回され、全体で１つのインダクタンス素子Ｌ３として機能する。前述のように、線路１３１、１４１は、線路１２１と電磁的に結合される。このようにインダクタンス素子Ｌ３を線路１３１，１４１の組み合わせで構成したのは、基板の面積を増加させることなく、線路長（コイルの巻き数）を確保するためである。
接続部１３２、１３３はそれぞれ、端子Ｔ６および後述のビア１４４に接続される。

基板１４は、上面に線路１４１および接続部１４２、１４３の電極パターンを有する。接続部１４３には基板１４を貫通するビア１４４が配置される。
接続部１４２は、端子Ｔ５に接続される。接続部１４３は、ビア１４４を経由して接続部１３３と電気的に接続される。

基板１５は、上面に接地（グランド）用の平板電極１５１および接続部１５２の電極パターンを有する。平板電極１５１は、接続部１５２によって、接地端子Ｇに接続され、線路１４１、および後述の線路１６１間の電磁的な干渉を防止している。即ち、平板電極１５１は、インダクタンス素子Ｌ１，Ｌ２（第１の電磁結合素子）とインダクタンス素子Ｌ３，Ｌ４（第２の電磁結合素子）間での信号の混入を防止している。

基板１６は、上面に線路１６１および接続部１６２、１６３の電極パターンを有する。線路１６１は、後述する線路１７１と電気的に接続される。線路１６１，１７１は同一の方向に巻き回され、全体で１つのインダクタンス素子Ｌ２として機能する。線路１６１、１７１は、後述の線路１９１と電磁的に結合される。このようにインダクタンス素子Ｌ２を線路１６１，１７１の組み合わせで構成したのは、基板の面積を増加させることなく、線路長を確保するためである。
接続部１６２、１６３はそれぞれ、端子Ｔ６および後述のビア１７４に接続される。

図３に示すように、インダクタンス素子Ｌ２及びＬ３それぞれを構成する線路がスパイラル状に巻かれている。ここで、第２のインダクタンス素子Ｌ２および第３のインダクタンス素子Ｌ３それぞれを構成する線路１６１，１７１および線路１３１，１４１でのスパイラルの巻き方向が同一方向であることが好ましい。積層体としてみたときの、それぞれのスパイラルの巻き方向を同一方向にすることで、基板１６、１３（基板１７、１４も）へのパターンの印刷に同一のスクリーンマスクを用いることが可能となる。スクリーンマスクの枚数、ひいては製造コストを低減できる利点がある。

基板１７は、上面に線路１７１および接続部１７２、１７３の電極パターンを有する。接続部１７３には基板１７を貫通するビア１７４が配置される。
接続部１７２は、端子Ｔ５に接続される。接続部１７３は、ビア１７４を経由して接続部１６３と電気的に接続される。

基板１８は、上面に線路１８１および接続部１８２、１８３の電極パターンを有する。線路１８１は、端子Ｔ１と後述の線路１８１とを接続するためのものである。接続部１８２、１８３はそれぞれ、端子Ｔ１および後述のビア１９４と電気的に接続される。
なお、必要であれば、線路１８１を後述の線路１９１と同一の方向に巻き回して、線路１８１、１９１全体として１つのインダクタンス素子として機能させることも可能である。

基板１９は、上面に線路１９１および接続部１９２、１９３の電極パターンを有する。接続部１９３には基板１９を貫通するビア１９４が配置される。線路１９１は、インダクタンス素子Ｌ１として機能するものであり、線路１６１，１７１と電磁的に結合される。
接続部１９２は、端子Ｔ２に電気的に接続される。接続部１９３は、ビア１９４、線路１８１を介して端子Ｔ１に電気的に接続される。

基板２０は、上面に接地（グランド）用の平板電極２０１および接続部２０２の電極パターンを有する。平板電極２０１は、接続部２０２によって、接地端子Ｇに接続され、線路１９１等を外界の電気的影響から保護し、積層型方向性結合器１０の特性の安定を図っている。

以上のように、積層型方向性結合器１０は、インダクタンス素子Ｌ１〜Ｌ４が縦方向（積層方向）に配置されている。このため、基板１１〜２０の面積を低減し、積層型方向性結合器１０の小型化を図ることが容易である。これは次に述べる比較例と対比するとより明瞭となる。

（比較例）
積層型方向性結合器１０の比較例として、同一平面上に複数のインダクタンス素子を配置した積層型方向性結合器５０を説明する。
図４は比較例に係る積層型方向性結合器５０の回路構成を表す回路図である。
図４に示すように積層型方向性結合器５０は、端子Ｔ１〜Ｔ６，インダクタンス素子Ｌ１〜Ｌ４を備える。インダクタンス素子Ｌ１、Ｌ２間、およびインダクタンス素子Ｌ３、Ｌ４間が電磁的に結合されている。
なお、対応関係の判りやすさの関係で、実施形態と比較例とで、端子Ｔ１〜Ｔ６，インダクタンス素子Ｌ１〜Ｌ６に同一の記号を用いているが、これらが電気的特性を含め完全に同一の素子であることを要する訳ではない。

積層型方向性結合器５０でも、積層型方向性結合器１０と同様に、端子Ｔ１への信号の入力に対応して端子Ｔ２，Ｔ５からの信号の出力が行われる。また、端子Ｔ３への信号の入力に対応して端子Ｔ４，Ｔ５からの信号の出力が行われる。

図５は、積層型方向性結合器５０を構成する基板を分離した状態を表す分解斜視図である。
積層型方向性結合器５０は、基板５１〜５６を積層して構成される。
基板５１の上面に接地用の平板電極５１１および接続部５１２の電極パターンを有する。平板電極５１１は、接続部５１２によって、接地端子Ｇに接続され、後述する線路５２１等を外界の電気的影響から保護している。

基板５２の上面に線路５２１、５２２および接続部５２３、５２４の電極パターンを有する。線路５２１，５２２はそれぞれ、端子Ｔ１、Ｔ４と後述の線路５３１、５３２とを接続するためのものである。接続部５２３，５２４はそれぞれ、ビアを介して線路５３１，５３２と電気的に接続される。

基板５３の上面に線路５３１、５３２および接続部５３３、５３４の電極パターンを有する。接続部５３３、５３４それぞれにビアが配置される。線路５３１，５３２はそれぞれ、インダクタンス素子Ｌ１，Ｌ４として機能し、それらの両端には、端子Ｔ２、Ｔ３と線路５２１、５２２とが接続される。

基板５４の上面に線路５４１、５４２および接続部５４３、５４４の電極パターンを有する。線路５４１，５４２はインダクタンス素子Ｌ２，Ｌ３として機能し、その一端には、端子Ｔ５、Ｔ６が接続される。線路５４１，５４２の他端は、ビアおよび後述の線路５５１を介して互いに電気的に接続される。

基板５５の上面に線路５５１および接続部５５２，５５３の電極パターンを有する。接続部５５２，５５３はビアを介して線路５４１、５４２と電気的に接続される。
基板５６の上面に接地用の平板電極５６１および接続部５６２の電極パターンを有する。平板電極５６１は、接続部５６２によって、接地端子Ｇに接続される。

以上のように、積層型方向性結合器５０では、インダクタンス素子Ｌ１、Ｌ４およびインダクタンス素子Ｌ２、Ｌ３それぞれが同一平面上に配置されている。このため、上記実施形態と比して、基板５１〜５６の面積を低減し、積層型方向性結合器５０の小型化を図ることが困難である。

（積層型方向性結合器１０の特性）
積層型方向性結合器１０の電気的特性を比較例と対比して説明する。
ここで、積層型方向性結合器１０では、上方から下方に向かってインダクタンス素子Ｌ１〜Ｌ４が配置されているが、その配列の順序を変更した。

図６は、積層型方向性結合器１０の電気的特性をシミュレーションした結果を示す表である。
実施例１〜６は、積層型方向性結合器１０の基板の積層の順序を変更したものであり、このうち実施例１は図３の上方から下方に向かってインダクタンス素子Ｌ１〜Ｌ４が配置されている。

バンド１，２について、挿入損失（Insertion Loss）、反射損失（Return Loss）、結合度（カップリング：Coupling）、分離度（アイソレーション：Isolation）を求めた。バンド１，２はそれぞれ、０．８９３〜０．９６０ＧＨｚ，１．４２９〜１．４５３ＧＨｚとし、結合度および分離度はこれらの周波数範囲での最小値とした。
分離度Ｉは、端子Ｔ１、Ｔ４間（Ｉ１４）、端子Ｔ１、Ｔ３間（Ｉ１３）、端子Ｔ１，Ｔ６間（Ｉ１６）、端子Ｔ３、Ｔ６間（Ｉ３６）、端子Ｔ２，Ｔ３間（Ｉ２３）それぞれでの値を求めた。即ち、分離度Ｉ１４、Ｉ１３、Ｉ１６、Ｉ３６、Ｉ２はそれぞれ、バンド１の入力とバンド２の出力間、バンド１の入力とバンド２の入力間、バンド１の入力と終端間、バンド２の入力と終端間、バンド１の出力とバンド２の入力間に対応する。

実施例１が端子Ｔ１，Ｔ６間（Ｉ１６）、端子Ｔ３，Ｔ６間（Ｉ３６）の分離度が良好であった。これは端子Ｔ１，Ｔ３に入力される信号をモニタしたときに終端抵抗での電力損失が小さいことを意味する。結合度と分離度の差（「Ｉ１６−Ｃ１」および「Ｉ３６−Ｃ２」）においても実施例１が最も良好であった。
他の項目（挿入損失、反射損失、結合度、他の分離度（Ｉ１４，Ｉ１３、Ｉ２３）においても他の場合と劣らない結果が得られた。
以上のように、実施例１（インダクタンス素子Ｌ１〜Ｌ２の順に配置された場合、言い換えればインダクタンス素子Ｌ２，Ｌ３が対向している場合）が良好な特性を示した。

次に実施例１と比較例のそれぞれにつき積層型方向性結合器を作成し、電気的特性を測定した結果について説明する。
図７、８はそれぞれ、実施例１、比較例のバンド１での挿入損失ＩＬ１，反射損失ＲＬ１の周波数特性を表すグラフである。また、図９、１０はそれぞれ、実施例１、比較例のバンド１での結合度Ｃ１，分離度Ｉ１６の周波数特性を表すグラフである。これら図７〜１０は、端子Ｔ１から信号を入力した場合に相当する。

図１１、１２はそれぞれ、実施例１、比較例のバンド２での挿入損失ＩＬ２，反射損失ＲＬ２の周波数特性を表すグラフである。また、図１３、１４はそれぞれ、実施例１、比較例のバンド２での結合度Ｃ２，分離度Ｉ３６の周波数特性を表すグラフである。これら図１１〜１４は、端子Ｔ３から信号を入力した場合に相当する。

図１５、１６はそれぞれ、実施例１、比較例の分離度Ｉ１４，Ｉ１３，Ｉ２３の周波数特性を表すグラフである。なお、図１５では分離度Ｉ１４，Ｉ２３のグラフが近接しているため、図上では１つのラインとして表されている。

図１７は、図７〜１６の結果をまとめた表であり、図６に対応している。
実測では、実施例１と比較例１で分離度Ｉ１６、Ｉ３６に実質的な相違は確認されなかったが、反射損失ＲＬ１，ＲＬ２のバランスが良好である。
以上のように、シミュレーションおよび実測の双方において、実施例１は比較例と勝るとも劣らぬ電気的特性が得られた。

（その他の実施形態）
本発明の実施形態は上記の実施形態に限られず拡張、変更可能であり、拡張、変更した実施形態も本発明の技術的範囲に含まれる。

本発明の一実施形態に係る積層型方向性結合器の回路構成を表す回路図である。 本発明の一実施形態に係る積層型方向性結合器の外観を表す斜視図である。 本発明の一実施形態に係る積層型方向性結合器を構成する基板を分離した状態を表す分解斜視図である。 本発明の比較例に係る積層型方向性結合器の回路構成を表す回路図である。 本発明の比較例に係る積層型方向性結合器を構成する基板を分離した状態を表す分解斜視図である。 積層型方向性結合器の電気的特性をシミュレーションした結果を示す表である。 本発明の実施例に係る積層型方向性結合器のバンド１での挿入損失，反射損失の周波数特性を表すグラフである。 本発明の比較例に係る積層型方向性結合器のバンド１での挿入損失，反射損失の周波数特性を表すグラフである。 本発明の実施例に係る積層型方向性結合器のバンド１での結合度，分離度の周波数特性を表すグラフである。 本発明の比較例に係る積層型方向性結合器のバンド１での結合度，分離度の周波数特性を表すグラフである。 本発明の実施例に係る積層型方向性結合器のバンド２での挿入損失，反射損失の周波数特性を表すグラフである。 本発明の比較例に係る積層型方向性結合器のバンド２での挿入損失，反射損失の周波数特性を表すグラフである。 本発明の実施例に係る積層型方向性結合器のバンド２での結合度，分離度の周波数特性を表すグラフである。 本発明の比較例に係る積層型方向性結合器のバンド２での結合度，分離度の周波数特性を表すグラフである。 本発明の実施例に係る積層型方向性結合器の分離度の周波数特性を表すグラフである。 本発明の比較例に係る積層型方向性結合器の分離度の周波数特性を表すグラフである。 図７〜１６の結果をまとめた表である。

符号の説明

１０…積層型方向性結合器
Ｌ１〜Ｌ４…インダクタンス素子
Ｔ１〜Ｔ６…端子

Claims (3)

1. 積層して配置され、かつ互いに電磁的に結合する第１のインダクタンス素子と、第２のインダクタンス素子とを有する第１の電磁結合素子と、
   前記第１の電磁結合素子と積層して配置される第２の電磁結合素子であって、積層して配置され、かつ互いに電磁的に結合する第３のインダクタンス素子と、第４のインダクタンス素子とを有する第２の電磁結合素子と、
   前記第２のインダクタンス素子と，前記第３のインダクタンス素子とを電気的に並列接続する接続部と、
   前記第１の電磁結合素子と、前記第２の電磁結合素子との間に配置される平板電極と、
   を具備することを特徴とする積層型方向性結合器。
2. 前記第２のインダクタンス素子と、前記第３のインダクタンス素子とが、前記平板電極を夾んで、対向して配置される
   ことを特徴とする請求項１記載の積層型方向性結合器。
3. 前記第２のインダクタンス素子および前記第３のインダクタンス素子が、スパイラル状の線路からなり、これらスパイラル状の線路の巻き方向が同一であることを特徴とする請求項１又は２記載の積層型方向性結合器。

Images