JP2006079417A - ハードウェア/ソフトウェア協調検証システム - Google Patents
ハードウェア/ソフトウェア協調検証システム Download PDFInfo
- Publication number
- JP2006079417A JP2006079417A JP2004263821A JP2004263821A JP2006079417A JP 2006079417 A JP2006079417 A JP 2006079417A JP 2004263821 A JP2004263821 A JP 2004263821A JP 2004263821 A JP2004263821 A JP 2004263821A JP 2006079417 A JP2006079417 A JP 2006079417A
- Authority
- JP
- Japan
- Prior art keywords
- verification
- circuit
- logic circuit
- hardware
- operation model
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
【解決手段】 A回路の動作をC言語等で記述したA回路動作モデル3が設けられたシステムシミュレータ1と、A回路の論理回路4が設けられ、システムシミュレータ1と同期して協調検証が行われるハードウェアエミュレータ2とを有する。A回路動作モデル3と論理回路4は、上記協調検証においていずれかが使用されるように選択可能に構成されている。
【選択図】図1
Description
図1は、本発明の第1の実施形態であるソフトウェア/ハードウェア協調検証システムの主要部の構成を示すブロック図である。このソフトウェア/ハードウェア協調検証システムは、LSIのシステムレベルの検証、より具体的には、RTL設計によって作成したハードウェア部分とソフトウェア仕様の間に不整合がないかどうかを検証するものであって、その構成はシステムシミュレータ1とハードウェアエミュレータ2からなる。
この等価性の検証では、既存のRTLの回路に対して、新たに動作モデルを作成し、その作成した動作モデルとRTLの回路との等価性が検証される。図2に、既存のRTLの回路に対して新たに作成した動作モデルの等価性を検証する一手順を示す。
この機能検証では、A回路として論理等価性が確認済みの動作モデル3および論理回路4が用いられ、B回路の機能検証が以下のようにして実行される。なお、A回路の論理等価性の確認には、上述した「(1)A回路の動作モデル3と論理回路4の論理等価性の検証」を用いることができる。
上述した第1の実施形態の協調検証システムにおいて、システムシミュレータ1に形成する動作モデルとハードウェアエミュレータ2上に形成する論理回路の動作レベルが異なる機能回路は複数であってもよい。ここでは、そのような機能回路を複数有する協調検証システムについて説明する。
上述した第1および第2の実施形態において、切り替え可能とする機能回路をCプロセッサとしてもよい。ここでは、Cプロセッサの動作モデルおよび論理回路がそれぞれシステムシミュレータおよびハードウェアエミュレータに設けられた形態について説明する。
2 ハードウェアエミュレータ
3 A回路動作モデル
4、5 論理回路
6 クロック生成回路
7 Cプロセッサ動作モデル
8 RAMモデル
9 タイミング調整回路
10、11 セレクタ
Claims (14)
- 少なくとも1つの機能回路の動作を所定の言語で記述した動作モデルが設けられたシステムシミュレータと、
前記機能回路の論理回路が設けられ、前記システムシミュレータと同期して協調検証が行われるハードウェアエミュレータとを有し、
前記動作モデルと前記論理回路は、前記協調検証においていずれかが使用されるように選択可能に構成されている、ハードウェア/ソフトウェア協調検証システム。 - 前記動作モデルと前記論理回路のいずれかを選択する選択部と、
前記選択部に前記論理回路を選択させた状態で前記協調検証を行わせて第1の検証結果を取得し、前記選択部に前記動作モデルを選択させた状態で前記協調検証を行わせて第2の検証結果を取得し、該取得した第1および第2の検証結果を比較して前記動作モデルと前記論理回路の論理等価性を判断する制御部とをさらに有する、請求項1に記載のハードウェア/ソフトウェア協調検証システム。 - 前記動作モデルと前記論理回路のいずれかを選択する選択部と、
前記協調検証の動作レベルが、クロック動作の精度を重視した検証が行われる第1の動作レベルと、スピードを優先した検証が行われる第2の動作レベルとからなり、前記第1の動作レベルに対する選択対象として前記論理回路が、前記第2の動作レベルに対する選択対象として前記動作モデルがそれぞれ設定されたテーブルと、
前記第1の動作レベルを選択する旨の入力を受け付けると、前記テーブルの内容から前記論理回路が選択対象であると判断して、前記選択部に前記論理回路を選択させ、前記第2の動作レベルを選択する旨の入力を受け付けると、前記テーブルの内容から前記動作モデルが選択対象であると判断し、前記選択部に前記動作モデルを選択させる制御部とをさらに有する、請求項1に記載のハードウェア/ソフトウェア協調検証システム。 - 前記所定の言語が、クロック概念のない言語である、請求項1乃至3のいずれか1項に記載のハードウェア/ソフトウェア協調検証システム。
- 前記機能回路がプロセッサである、請求項1乃至3のいずれか1項に記載のハードウェア/ソフトウェア協調検証システム。
- 前記機能回路は複数あり、各機能回路ごとに前記動作モデルおよび論理回路の選択が可能に構成されている、請求項1乃至3のいずれか1項に記載のハードウェア/ソフトウェア協調検証システム。
- 少なくとも1つの機能回路の動作を所定の言語で記述した動作モデルが設けられたシステムシミュレータと、前記機能回路の論理回路が設けられ、前記システムシミュレータと同期して協調検証が行われるハードウェアエミュレータとを有するコンピュータシステムにおいて行われるハードウェア/ソフトウェア協調検証方法であって、
前記機能回路として前記論理回路を選択した状態で前記協調検証を行う第1のステップと、
前記機能回路として前記動作モデルを選択した状態で前記協調検証を行う第2のステップと、
前記第1および第2のステップの協調検証でそれぞれ取得した検証結果を比較して前記動作モデルと前記論理回路の論理等価性を判断する第3のステップとを含むハードウェア/ソフトウェア協調検証方法。 - 少なくとも1つの機能回路の動作を所定の言語で記述した動作モデルが設けられたシステムシミュレータと、前記機能回路の論理回路が設けられ、前記システムシミュレータと同期して協調検証が行われるハードウェアエミュレータとを有するコンピュータシステムにおいて行われるハードウェア/ソフトウェア協調検証方法であって、
前記協調検証の動作レベルが、クロック動作の精度を重視した検証が行われる第1の動作レベルと、スピードを優先した検証が行われる第2の動作レベルとからなり、前記第1の動作レベルに対する選択対象として前記論理回路が、前記第2の動作レベルに対する選択対象として前記動作モデルがそれぞれ設定されたテーブルを参照するステップと、
前記第1の動作レベルを選択する旨の入力を受け付けると、前記テーブルの内容から前記論理回路が選択対象であると判断し、前記機能回路として前記論理回路を選択して前記協調検証を行うステップと、
前記第2の動作レベルを選択する旨の入力を受け付けると、前記テーブルの内容から前記動作モデルが選択対象であると判断し、前記機能回路として前記動作モデルを選択して前記協調検証を行うステップとを含むハードウェア/ソフトウェア協調検証方法。 - 前記所定の言語が、クロック概念のない言語である、請求項7または8に記載のハードウェア/ソフトウェア協調検証方法。
- 前記機能回路がプロセッサである、請求項7または8に記載のハードウェア/ソフトウェア協調検証方法。
- 少なくとも1つの機能回路の動作を所定の言語で記述した動作モデルが設けられたシステムシミュレータと、前記機能回路の論理回路が設けられ、前記システムシミュレータと同期して協調検証が行われるハードウェアエミュレータとを有するコンピュータシステムにおいて用いられるプログラムであって、
前記機能回路として前記論理回路を選択した状態で前記協調検証を行う第1の処理と、
前記機能回路として前記動作モデルを選択した状態で前記協調検証を行う第2の処理と、
前記第1および第2の処理の協調検証でそれぞれ取得した検証結果を比較して前記動作モデルと前記論理回路の論理等価性を判断する第3の処理とをコンピュータに実行させるプログラム。 - 少なくとも1つの機能回路の動作を所定の言語で記述した動作モデルが設けられたシステムシミュレータと、前記機能回路の論理回路が設けられ、前記システムシミュレータと同期して協調検証が行われるハードウェアエミュレータとを有するコンピュータシステムにおいて用いられるプログラムであって、
前記協調検証の動作レベルが、クロック動作の精度を重視した検証が行われる第1の動作レベルと、スピードを優先した検証が行われる第2の動作レベルとからなり、前記第1の動作レベルに対する選択対象として前記論理回路が、前記第2の動作レベルに対する選択対象として前記動作モデルがそれぞれ設定されたテーブルを参照する処理と、
前記第1の動作レベルを選択する旨の入力を受け付けると、前記テーブルの内容から前記論理回路が選択対象であると判断し、前記機能回路として前記論理回路を選択して前記協調検証を行う処理と、
前記第2の動作レベルを選択する旨の入力を受け付けると、前記テーブルの内容から前記動作モデルが選択対象であると判断し、前記機能回路として前記動作モデルを選択して前記協調検証を行う処理とをコンピュータに実行させるプログラム。 - 前記所定の言語が、クロック概念のない言語である、請求項11または12に記載のプログラム。
- 前記機能回路がプロセッサである、請求項11または12に記載のプログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004263821A JP4484048B2 (ja) | 2004-09-10 | 2004-09-10 | ハードウェア/ソフトウェア協調検証システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004263821A JP4484048B2 (ja) | 2004-09-10 | 2004-09-10 | ハードウェア/ソフトウェア協調検証システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006079417A true JP2006079417A (ja) | 2006-03-23 |
JP4484048B2 JP4484048B2 (ja) | 2010-06-16 |
Family
ID=36158808
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004263821A Expired - Fee Related JP4484048B2 (ja) | 2004-09-10 | 2004-09-10 | ハードウェア/ソフトウェア協調検証システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4484048B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009522652A (ja) * | 2005-12-30 | 2009-06-11 | ケイデンス・デザイン・システムズ・インコーポレーテッド | 単一のマスターモデルから異なる抽象化レベルの複数のモデルを生成するシステムと方法 |
CN117313650A (zh) * | 2023-11-28 | 2023-12-29 | 苏州元脑智能科技有限公司 | 一种芯片测试验证方法及其应用装置 |
-
2004
- 2004-09-10 JP JP2004263821A patent/JP4484048B2/ja not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009522652A (ja) * | 2005-12-30 | 2009-06-11 | ケイデンス・デザイン・システムズ・インコーポレーテッド | 単一のマスターモデルから異なる抽象化レベルの複数のモデルを生成するシステムと方法 |
CN117313650A (zh) * | 2023-11-28 | 2023-12-29 | 苏州元脑智能科技有限公司 | 一种芯片测试验证方法及其应用装置 |
CN117313650B (zh) * | 2023-11-28 | 2024-03-01 | 苏州元脑智能科技有限公司 | 一种芯片测试验证方法及其应用装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4484048B2 (ja) | 2010-06-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1093619B1 (en) | System and method for identifying finite state machines and verifying circuit designs | |
US8839164B2 (en) | Power state transition verification for electronic design | |
KR19980032933A (ko) | 에뮬레이션 및 시뮬레이션을 이용한 설계 검증 방법 및 장치 | |
US6185726B1 (en) | System and method for efficiently designing integrated circuit devices | |
US7533211B2 (en) | Cross-bar switching in an emulation environment | |
WO2003054748A1 (en) | Circuit synthesis method using technology parameters extracting circuit | |
US20040230934A1 (en) | System and method for emulating systems with multiple field programmable gate arrays | |
JP2009009318A (ja) | 非同期回路検証用のプログラムデータ生成方法、非同期回路検証方法及び非同期回路検証装置 | |
Zhang et al. | Challenges in building an open-source flow from RTL to bundled-data design | |
JP4484048B2 (ja) | ハードウェア/ソフトウェア協調検証システム | |
JP2006318121A (ja) | 遅延付加rtl論理シミュレーション方法および装置 | |
US7031900B1 (en) | Static scheduling of test cases | |
JPWO2006025412A1 (ja) | 論理検証方法、論理モジュールデータ、デバイスデータおよび論理検証装置 | |
JPH10261002A (ja) | 設計支援方法および設計支援装置 | |
US7080335B2 (en) | Methods for modeling latch transparency | |
JP5450973B2 (ja) | 回路検証装置および回路検証方法 | |
JP6949440B2 (ja) | ベクタ生成装置及びベクタ生成用プログラム | |
Haar | Design Reconstruction for Partial Reconfigurable FPGA Systems | |
JPH06148293A (ja) | 論理回路テスト回路 | |
JP2001235522A (ja) | テストベクタ作成装置 | |
JP2005316595A (ja) | 回路記述間の等価性検証方法および回路記述間の等価性検証プログラム | |
JP2972499B2 (ja) | 論理回路遅延シミュレータ装置 | |
JP2001331544A (ja) | シミュレーション方法および装置 | |
US20090292519A1 (en) | Circuit simulating apparatus and method thereof | |
JPH05190669A (ja) | 集積回路の設計フロー方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060210 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070813 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091120 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091202 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100201 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100303 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100316 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130402 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130402 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140402 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |