JP2006079301A

JP2006079301A - Power supply circuit

Info

Publication number: JP2006079301A
Application number: JP2004261794A
Authority: JP
Inventors: Akimitsu Inoue; 昭光井上
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2004-09-09
Filing date: 2004-09-09
Publication date: 2006-03-23

Abstract

<P>PROBLEM TO BE SOLVED: To suppress the sinking or overshoot of an operating voltage by quickening the response speed of an operational amplifier when a microcomputer is changed from a pausing state to a start state, or from the start state to the dormant state. <P>SOLUTION: The constant currents of each amplifier are increased/decreased according to a control signal IS to be outputted from a delay control circuit 5. The delay control circuit 5 changes a clock stop signal STP to an H level when a dormant state rush signal SL is changed to an H level, and changes the control signal IS to an L level after the lapse of the tc time. Also, when the pausing status rush signal SL is changed to the L level, the control signal IS is changed to the H level, and the clock stop signal STP is changed to the L level after the lapse of the td time. That is, when a microcomputer 2 stops and starts clock generation, each operational amplifier is held in a status that the constant currents are increased, and that the responding speed is high. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

この発明は、マイクロコンピュータの電源回路に関し、詳しくは、マイクロコンピュータが低消費電力状態になったときに、外部からの注入電流により一時的に休止状態から起動状態に変化したときにおけるマイクロコンピュータの動作電圧のオーバーシュート、または、マイクロコンピュータが起動状態から休止状態に戻るときの動作電圧の沈み込みを制御することができる電源回路に関する。 BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power supply circuit for a microcomputer. The present invention relates to a power supply circuit capable of controlling voltage overshoot or operation voltage sink when a microcomputer returns from a start state to a sleep state.

本出願人は、この種の電源回路として、車両に備えられたＥＣＵ（電子制御装置）を構成するマイクロコンピュータ（以下、マイコンと略す）の電源回路を提案した（特許文献１）。図４は、その電源回路の主要構成を示す回路図である。
図４において、ＩＣ外部と記載された範囲は、ＥＣＵ上の回路を意味し、この回路とＩＣ内部の回路とにより、車両に備えられたバッテリから供給される電圧ＶＢ（ここでは１２Ｖ）をマイコン動作用の電圧Ｖｃｃ（ここでは５Ｖ）に変換する回路を構成する。また、ＩＣ内部と記載された範囲は、マイコン２と、マイコン２に供給される電源の電圧変動を制御する電圧制御回路とから構成される。
バッテリから供給される１２Ｖ電圧は、トランジスタ（ＰＮＰ型バイポーラトランジスタ）１８によって５Ｖに降圧され、入力端子２３を介して動作電圧としてマイコン２に与えられる。入力端子２３に現れる５Ｖは、抵抗３０、３１および３２によって電圧Ｖａ（ここでは２Ｖ）に分圧され、オペアンプ１００の非反転入力端子に印加されており、その反転入力端子には、基準電圧源４から発生した基準電圧Ｖｒ（ここでは２Ｖ）が印加されている。
例えば、マイコン２に供給されている動作電源が目標電圧の５Ｖよりも低くなると、オペアンプ１００の出力がハイレベル（以下、Ｈレベルという）からローレベル（以下、Ｌレベルという）に変化し、トランジスタ（Ｎチャンネル型ＭＯＳトランジスタ）１２０のゲート電圧が低下し、トランジスタ１２０がオフになる。これにより、入力端子２０における電圧がプルアップされ、トランジスタ（ＮＰＮ型バイポーラトランジスタ）１７がオンし、トランジスタ１８がオンするため、動作電圧は５Ｖに復帰する。つまり、オペアンプ１００は、電圧偏差に基づいてトランジスタ１８のオン状態（エミッタ・コレクタ間電圧）を変えることにより、動作電圧Ｖｃｃを５Ｖに制御する。
また、マイコン２に供給されている動作電圧が５Ｖよりも高くなると、オペアンプ１００の出力がＬからＨに変化し、オペアンプ２００の出力がＬからＨに変化する。これにより、シンクトランジスタ（Ｎチャンネル型ＭＯＳトランジスタ）２１０がオンし、入力端子２３からマイコン２に流れ込む電流の一部は、シンクトランジスタ２１０に流れ込むため、動作電圧は５Ｖに復帰する。 The present applicant has proposed a power supply circuit of a microcomputer (hereinafter abbreviated as a microcomputer) constituting an ECU (Electronic Control Device) provided in the vehicle as this type of power supply circuit (Patent Document 1). FIG. 4 is a circuit diagram showing the main configuration of the power supply circuit.
In FIG. 4, the range described as the IC outside means a circuit on the ECU, and a voltage VB (here, 12 V) supplied from a battery provided in the vehicle is reduced by this circuit and a circuit inside the IC. A circuit for converting to an operating voltage Vcc (here, 5 V) is formed. The range described as “inside the IC” includes a microcomputer 2 and a voltage control circuit that controls voltage fluctuations of the power supplied to the microcomputer 2.
The 12V voltage supplied from the battery is stepped down to 5V by the transistor (PNP type bipolar transistor) 18 and supplied to the microcomputer 2 as an operating voltage via the input terminal 23. 5V appearing at the input terminal 23 is divided into a voltage Va (2V in this case) by resistors 30, 31 and 32 and applied to the non-inverting input terminal of the operational amplifier 100. The inverting input terminal has a reference voltage source. A reference voltage Vr generated from 4 (here, 2 V) is applied.
For example, when the operating power supplied to the microcomputer 2 becomes lower than the target voltage of 5 V, the output of the operational amplifier 100 changes from a high level (hereinafter referred to as H level) to a low level (hereinafter referred to as L level). The gate voltage of the (N-channel MOS transistor) 120 is lowered, and the transistor 120 is turned off. As a result, the voltage at the input terminal 20 is pulled up, the transistor (NPN bipolar transistor) 17 is turned on, and the transistor 18 is turned on, so that the operating voltage returns to 5V. In other words, the operational amplifier 100 controls the operating voltage Vcc to 5V by changing the ON state (emitter-collector voltage) of the transistor 18 based on the voltage deviation.
Further, when the operating voltage supplied to the microcomputer 2 becomes higher than 5V, the output of the operational amplifier 100 changes from L to H, and the output of the operational amplifier 200 changes from L to H. As a result, the sink transistor (N-channel MOS transistor) 210 is turned on, and a part of the current flowing into the microcomputer 2 from the input terminal 23 flows into the sink transistor 210, so that the operating voltage returns to 5V.

ところで、エンジンが停止しているときは、バッテリＢの消耗を防止するため、ＥＣＵは、低消費電力状態に変化する。図３（ａ）は、マイコン２の低消費電力状態における動作状態を示すタイムチャートである。マイコン２に備えられたＣＰＵ３は、低消費電力状態において、クロック信号を生成する起動状態（ウェークアップ状態ともいう）と、クロック信号を生成しない休止状態（スリープ状態ともいう）とを間欠的に繰り返す。ＣＰＵ３は、休止状態に突入するときに、休止状態に突入したことを示す休止状態突入信号ＳＬを発生し、それがマイコン２のクロック信号を停止させるクロック停止信号ＳＴＰとしてマイコン２に入力され、マイコン２のクロック信号生成が停止し、休止状態に突入する。そして、休止状態に突入してからｔｂ時間（例えば１秒）経過すると、休止状態突入信号ＳＬの出力が停止し、マイコン２のクロック信号生成が再開され、マイコン２はｔａ時間（例えば１ミリ秒）起動状態になる。このように、マイコン２は、休止状態になっているときに定期的に起動状態に変化し、外部入力の有無を監視する。なお、休止状態に変化している時間は、クロック信号とは無関係の発振回路によって計測される。 By the way, when the engine is stopped, the ECU changes to a low power consumption state in order to prevent the battery B from being consumed. FIG. 3A is a time chart showing the operating state of the microcomputer 2 in the low power consumption state. The CPU 3 provided in the microcomputer 2 intermittently repeats a startup state (also referred to as a wake-up state) in which a clock signal is generated and a halt state (also referred to as a sleep state) in which a clock signal is not generated in a low power consumption state. When the CPU 3 enters the hibernation state, the CPU 3 generates a hibernation state entry signal SL indicating that the hibernation state has been entered, and this is input to the microcomputer 2 as a clock stop signal STP for stopping the clock signal of the microcomputer 2. The clock signal generation of No. 2 is stopped and the sleep state is entered. Then, when tb time (for example, 1 second) elapses after entering the hibernation state, the output of the hibernation state entry signal SL is stopped, the clock signal generation of the microcomputer 2 is resumed, and the microcomputer 2 takes ta time (for example, 1 millisecond). ) Enters the activated state. As described above, the microcomputer 2 periodically changes to the activated state when it is in the dormant state, and monitors the presence or absence of external input. Note that the time during which the state is changed to the dormant state is measured by an oscillating circuit that is not related to the clock signal.

特願２００４−１７３６６Japanese Patent Application No. 2004-17366

ところで、休止状態から起動状態に変化するときは、マイコン２が消費する消費電流Ｉｒが急増（例えば、２００μＡから５０ｍＡ）するため、その瞬間にマイコン２の動作電圧は５Ｖから低下する。この場合、前述したように、オペアンプ１００の出力がＬレベル、トランジスタ１２０がオフ、トランジスタ１７がオン、トランジスタ１８がオンという制御が行われ、５Ｖへの復帰が行われる。
しかし、オペアンプ１００の応答速度が遅いと、トランジスタ１８をオンするタイミングが遅れ、マイコン２の動作電圧が５Ｖから沈み込んでしまい、マイコン２の動作保証最低電圧（例えば４．５Ｖ）を下回り、パワーオンリセットしてしまうおそれがある。
また、起動状態から休止状態に変化するときは、マイコン２の消費電流Ｉｒが急減するため、その瞬間にマイコン２の動作電圧は５Ｖから上昇する。この場合、前述したように、オペアンプ１００の出力がＨレベル、オペアンプ２００の出力がＨレベル、トランジスタ２１０がオンという制御が行われ、５Ｖへの復帰が行われる。
しかし、オペアンプ１００，２００の応答速度が遅いと、トランジスタ２１０をオンするタイミングが遅れ、マイコン２の動作電圧が５Ｖをオーバーシュートしてしまい、マイコン２の動作保証最高電圧（例えば７Ｖ）を上回り、マイコン２が破壊されてしまうおそれがある。
特に、休止状態におけるＥＣＵの消費電力を低減するため、オペアンプ１００，２００の定電流値は極力小さくなるように設定されているので、オペアンプ１００，２００の応答速度が遅くなるおそれが大きい。なお、電圧安定化用のコンデンサ１２の容量を大きくすることにより、休止状態から起動状態に変化するときの消費電流Ｉｒの急増をある程度抑制することは可能であるが、ＥＣＵの小型化に伴い、コンデンサ１２を大型化することが困難であるという問題が発生する。 By the way, when changing from the hibernation state to the activation state, the current consumption Ir consumed by the microcomputer 2 rapidly increases (for example, from 200 μA to 50 mA), and the operating voltage of the microcomputer 2 decreases from 5 V at that moment. In this case, as described above, control is performed such that the output of the operational amplifier 100 is L level, the transistor 120 is off, the transistor 17 is on, and the transistor 18 is on, and the return to 5V is performed.
However, if the response speed of the operational amplifier 100 is slow, the timing at which the transistor 18 is turned on is delayed, the operating voltage of the microcomputer 2 sinks from 5V, and falls below the operation guaranteed minimum voltage (for example, 4.5V) of the microcomputer 2, and the power There is a risk of on-reset.
Further, when changing from the activated state to the hibernated state, the current consumption Ir of the microcomputer 2 is suddenly reduced, so that the operating voltage of the microcomputer 2 rises from 5V at that moment. In this case, as described above, control is performed such that the output of the operational amplifier 100 is at the H level, the output of the operational amplifier 200 is at the H level, and the transistor 210 is turned on.
However, when the response speed of the operational amplifiers 100 and 200 is slow, the timing for turning on the transistor 210 is delayed, the operating voltage of the microcomputer 2 overshoots 5V, exceeding the operation guaranteed maximum voltage (for example, 7V) of the microcomputer 2, The microcomputer 2 may be destroyed.
In particular, since the constant current values of the operational amplifiers 100 and 200 are set to be as small as possible in order to reduce the power consumption of the ECU in the hibernation state, the response speed of the operational amplifiers 100 and 200 is likely to be slow. Although it is possible to suppress the rapid increase of the consumption current Ir when changing from the hibernation state to the start-up state by increasing the capacity of the voltage stabilizing capacitor 12, There is a problem that it is difficult to increase the size of the capacitor 12.

そこでこの発明は、マイコンが休止状態から起動状態、または、起動状態から休止状態に変化するときのオペアンプの応答速度を速くすることにより、動作電圧の沈み込みやオーバーシュートを抑制することができる電源回路を実現することを目的とする。 Therefore, the present invention provides a power supply capable of suppressing the sinking of the operating voltage and overshooting by increasing the response speed of the operational amplifier when the microcomputer changes from the hibernation state to the start state or from the start state to the hibernation state. The purpose is to realize a circuit.

この発明は、上記目的を達成するため、請求項１に記載の発明では、低消費電力状態になっている間は、クロック信号の生成を停止した休止状態と、クロック信号を生成している起動状態とを間欠的に繰り返すマイクロコンピュータへ電源を供給する電源回路において、前記電源の電圧変化を検出するとともに、その検出結果に対応した信号に基づいて前記マイクロコンピュータへの電流供給量を制御することにより、前記電源の電圧変動を制御する電圧制御回路と、前記マイクロコンピュータが休止状態から起動状態に変化するときは、その変化のタイミングよりも早いタイミングで、前記電圧制御回路の定電流値を、前記マイクロコンピュータが前記休止状態のときよりも増加させ、かつ、前記マイクロコンピュータが起動状態から休止状態に変化するときは、前記マイクロコンピュータが前記休止状態に変化するタイミングよりも遅いタイミングで、前記マイクロコンピュータが起動状態のときの前記定電流値を、前記マイクロコンピュータが前記休止状態のときの定電流値に減少させる遅延制御回路とを備えたという技術的手段を用いる。
なお、後述する実施形態におけるオペアンプ１００，２００、トランジスタ１２０，１２１，２１０、抵抗３０，３１，３２、バイパス線２７および基準電圧源４を有する電圧制御回路７が請求項１の電圧抑制回路に対応する。 In order to achieve the above object, according to the first aspect of the present invention, in the first aspect of the present invention, the sleep state in which the generation of the clock signal is stopped while the low power consumption state is in effect, and the activation in which the clock signal is generated are generated. In a power supply circuit that supplies power to a microcomputer that intermittently repeats the state, the voltage change of the power supply is detected, and the current supply amount to the microcomputer is controlled based on a signal corresponding to the detection result Thus, when the microcomputer changes from a sleep state to a startup state, the voltage control circuit that controls voltage fluctuations of the power supply, the constant current value of the voltage control circuit at a timing earlier than the change timing, The microcomputer is increased from the hibernation state, and the microcomputer is hibernated from the start state. When the microcomputer is in the hibernation state, the constant current value when the microcomputer is in the start state is set at a timing later than the timing when the microcomputer is changed into the hibernation state. The technical means of providing a delay control circuit for reducing the current value is used.
The voltage control circuit 7 having operational amplifiers 100 and 200, transistors 120, 121, and 210, resistors 30, 31, and 32, a bypass line 27, and a reference voltage source 4 in an embodiment described later corresponds to the voltage suppression circuit of claim 1. To do.

請求項２に記載の発明では、請求項１に記載の電源回路において、前記マイクロコンピュータは、前記休止状態に突入したときに、前記休止状態に突入したことを示す休止状態突入信号を前記遅延制御回路へ出力するとともに、前記遅延制御回路からクロック信号の生成を停止させるためのクロック停止信号を入力している間は、前記クロック信号の生成を停止し、前記制御回路は、入力している前記休止状態突入信号が停止したときに前記定電流値を、前記マイクロコンピュータが前記休止状態のときよりも増加させるとともに、その増加したタイミングから遅れて前記クロック停止信号を前記マイクロコンピュータへ出力し、かつ、前記休止状態突入信号が入力されたときは、前記クロック停止信号を前記マイクロコンピュータへ出力するとともに、その出力したタイミングから遅れて前記定電流値を前記休止状態のときの定電流値に減少させるという技術的手段を用いる。 According to a second aspect of the present invention, in the power supply circuit according to the first aspect, when the microcomputer enters the hibernation state, the microcomputer performs the delay control on a hibernation state ingress signal indicating that the microcomputer has entered the hibernation state. While outputting to the circuit and inputting the clock stop signal for stopping the generation of the clock signal from the delay control circuit, the generation of the clock signal is stopped, and the control circuit inputs the Increasing the constant current value when the hibernation state inrush signal is stopped as compared to when the microcomputer is in the hibernation state, and outputting the clock stop signal to the microcomputer with a delay from the increased timing; and When the sleep state rush signal is input, the clock stop signal is output to the microcomputer. Together, using the technical means of reducing the constant current value is delayed from the timing the output to the constant current value when the hibernation.

請求項３に記載の発明では、請求項１または請求項２に記載の電源回路において、前記電圧制御回路は、前記電源の電圧低下を検出するとともに、その検出結果に対応した第１の検出信号を出力する第１のオペアンプと、前記電源の電圧上昇を検出するとともに、その検出結果に対応した第２の検出信号を出力する第２のオペアンプとを備えており、前記第１の検出信号の変化に基づいて前記電源の電圧を上昇させ、かつ、前記第２の検出信号の変化に基づいて前記電源の電圧を低下させ、前記定電流値は、前記第１および第２のオペアンプの定電流値であるという技術的手段を用いる。
なお、後述する実施形態におけるオペアンプ１００が上記第１のオペアンプに対応し、オペアンプ２００が第２のオペアンプに対応する。 According to a third aspect of the present invention, in the power supply circuit according to the first or second aspect, the voltage control circuit detects a voltage drop of the power supply and a first detection signal corresponding to the detection result. And a second operational amplifier that outputs a second detection signal corresponding to the detection result, and detects a rise in the voltage of the power supply. The voltage of the power supply is increased based on the change, and the voltage of the power supply is decreased based on the change of the second detection signal, and the constant current value is the constant current of the first and second operational amplifiers. Use technical means of value.
Note that the operational amplifier 100 in an embodiment described later corresponds to the first operational amplifier, and the operational amplifier 200 corresponds to the second operational amplifier.

請求項４に記載の発明では、請求項３に記載の電源回路において、前記第１および第２のオペアンプは、定電流が流れる回路に直列に接続された複数の抵抗と、これら複数の抵抗のうち、所定の抵抗間に接続されており、スイッチング動作によって前記定電流の流れる経路を切り替えるスイッチング素子とをそれぞれ備えており、前記遅延制御回路は、前記各スイッチング素子をそれぞれスイッチング動作させて前記各定電流の流れる経路を切り替えることにより前記定電流値をそれぞれ増減するという技術的手段を用いる。
なお、後述する実施形態における抵抗１０１，１０２が上記複数の抵抗に対応し、トランジスタ１０３がスイッチング素子に対応する。 According to a fourth aspect of the present invention, in the power supply circuit according to the third aspect, the first and second operational amplifiers include a plurality of resistors connected in series to a circuit through which a constant current flows, and the plurality of resistors. A switching element that is connected between predetermined resistors and switches a path through which the constant current flows by a switching operation, and the delay control circuit performs a switching operation of each of the switching elements, respectively. The technical means of increasing or decreasing the constant current value by switching the path through which the constant current flows is used.
Note that resistors 101 and 102 in the embodiments described later correspond to the plurality of resistors, and the transistor 103 corresponds to a switching element.

（請求項１に係る発明の効果）
請求項１に係る発明では、遅延制御回路は、マイクロコンピュータが休止状態から起動状態に変化するときは、その変化のタイミングよりも早いタイミングで、電圧制御回路の定電流値を、マイクロコンピュータが休止状態のときよりも増加させることができるため、電圧制御回路の応答速度を速くすることができる。
従って、電圧制御回路の応答速度が遅いことにより、電源の電圧低下を抑制するタイミングが遅れてしまい、マイクロコンピュータの動作電圧が動作保証電圧から沈み込んでしまうおそれがない。また、マイクロコンピュータの動作保証最低電圧を下回り、マイクロコンピュータがパワーオンリセットしてしまうおそれがない。
また、遅延制御回路は、マイクロコンピュータが起動状態から休止状態に変化するときは、マイクロコンピュータが休止状態に変化するタイミングよりも遅いタイミングで、マイクロコンピュータが起動状態のときの電圧制御回路の定電流値を、マイクロコンピュータが休止状態のときの定電流値に減少させることができる。つまり、マイクロコンピュータが休止状態に変化するタイミングのときは、電圧制御回路の定電流値が増加した状態を維持することができる。
従って、電圧制御回路の応答速度が遅いことにより、電源の電圧上昇を抑制するタイミングが遅れてしまい、マイクロコンピュータの動作電圧が動作保証電圧をオーバーシュートしてしまうおそれがない。また、マイクロコンピュータの絶対最大定格電圧を上回り、マイクロコンピュータが破壊されてしまうおそれがない。 (Effect of the invention according to claim 1)
In the invention according to claim 1, when the microcomputer changes from the hibernation state to the start-up state, the microcomputer sets the constant current value of the voltage control circuit at a timing earlier than the change timing. Since the voltage can be increased more than in the state, the response speed of the voltage control circuit can be increased.
Therefore, since the response speed of the voltage control circuit is slow, the timing for suppressing the voltage drop of the power supply is delayed, and there is no possibility that the operating voltage of the microcomputer will sink from the guaranteed operating voltage. In addition, there is no possibility that the microcomputer will be power-on reset because it is below the minimum operation guaranteed voltage of the microcomputer.
In addition, the delay control circuit is a constant current of the voltage control circuit when the microcomputer is in the start state at a timing later than the timing when the microcomputer is changed to the stop state when the microcomputer changes from the start state to the stop state. The value can be reduced to a constant current value when the microcomputer is in a quiescent state. That is, at the timing when the microcomputer changes to the hibernation state, the state where the constant current value of the voltage control circuit is increased can be maintained.
Therefore, since the response speed of the voltage control circuit is slow, the timing for suppressing the voltage rise of the power supply is delayed, and there is no possibility that the operation voltage of the microcomputer will overshoot the operation guarantee voltage. Further, the absolute maximum rated voltage of the microcomputer is exceeded, and there is no possibility that the microcomputer will be destroyed.

（請求項２に係る発明の効果）
請求項２に係る発明では、遅延制御回路は、マイクロコンピュータから出力された休止状態突入信号を入力することにより、マイクロコンピュータが休止状態に突入したことを検知することができる。また、マイクロコンピュータは、遅延制御回路から出力されたクロック停止信号を入力している間は、クロック信号の生成を停止する。
そして、遅延制御回路は、マイクロコンピュータから入力している休止状態突入信号が停止したとき、つまりマイクロコンピュータが起動状態に変化しようとしたときは、直ちにクロック停止信号の出力を停止するのではなく、電圧制御回路の定電流値を、マイクロコンピュータが休止状態のときよりも増加させるとともに、その増加したタイミングから遅れてクロック停止信号をマイクロコンピュータへ出力する。
従って、マイクロコンピュータが休止状態から起動状態に変化するときは、電圧制御回路を定電流値の増加した応答速度の速い状態に維持することができるため、電圧制御回路の応答速度が遅いことにより、電源の電圧低下を抑制するタイミングが遅れてしまい、マイクロコンピュータの動作電圧が動作保証電圧から沈み込んでしまうおそれがない。
また、遅延制御回路は、マイクロコンピュータからの休止状態突入信号を入力したときは、クロック停止信号をマイクロコンピュータへ出力するが、その出力と同時に電圧制御回路の定電流値を休止状態の定電流値に減少させるのではなく、その出力したタイミングから遅れて減少させる。
従って、マイクロコンピュータが起動状態から休止状態に変化するときは、電圧制御回路を定電流値の増加した応答速度の速い状態に維持することができるため、電圧制御回路の応答速度が遅いことにより、電源の電圧上昇を抑制するタイミングが遅れてしまい、マイクロコンピュータの動作電圧が動作保証電圧をオーバーシュートしてしまうおそれがない。 (Effect of the invention according to claim 2)
In the invention according to claim 2, the delay control circuit can detect that the microcomputer has entered the hibernation state by inputting the hibernation state intrusion signal output from the microcomputer. Further, the microcomputer stops generating the clock signal while the clock stop signal output from the delay control circuit is being input.
The delay control circuit does not immediately stop the output of the clock stop signal when the hibernation state rush signal input from the microcomputer stops, that is, when the microcomputer tries to change to the start state, The constant current value of the voltage control circuit is increased as compared with when the microcomputer is in a halt state, and a clock stop signal is output to the microcomputer with a delay from the increased timing.
Therefore, when the microcomputer changes from the hibernation state to the start-up state, the voltage control circuit can be maintained in a state where the constant current value is increased and the response speed is high. There is no possibility that the timing for suppressing the voltage drop of the power supply will be delayed and the operating voltage of the microcomputer will sink from the guaranteed operating voltage.
The delay control circuit outputs a clock stop signal to the microcomputer when a hibernation inrush signal is input from the microcomputer. At the same time, the delay control circuit outputs the constant current value of the voltage control circuit to the hibernation constant current value. Rather than reducing the output timing, the output timing is decreased after the output timing.
Therefore, when the microcomputer changes from the start state to the hibernation state, the voltage control circuit can be maintained in a fast response speed with an increased constant current value. There is no possibility that the timing for suppressing the voltage rise of the power supply is delayed and the operating voltage of the microcomputer overshoots the operation guarantee voltage.

（請求項３に係る発明の効果）
特に、請求項３に係る発明のように、オペアンプを用いて電源の電圧低下および上昇を検出し、その検出結果に対応した検出信号の変化に基づいて電源の電圧変動を制御する構成の電源回路の場合は、マイクロコンピュータの消費電力を低減するため、オペアンプの定電流値が小さく設定されるため、オペアンプの応答速度が遅くなるおそれが大きい。
そこで、そのような構成の電源回路であっても、請求項１または請求項２に係る発明を適用することにより、マイクロコンピュータが休止状態から起動状態、または、起動状態から休止状態に変化するときに、オペアンプの定電流値がマイクロコンピュータの休止状態時の定電流値よりも増加した応答速度の速い状態を維持するようにしておくことにより、応答速度が遅いことによる動作電圧の沈み込み、または、オーバーシュートの発生をなくすことができる。
また、オペアンプの定電流値を増加する必要のない期間は、オペアンプの定電流値を極力小さくすることができるため、電源回路の消費電力を極力低減することもできる。 (Effect of the invention according to claim 3)
In particular, as in the invention according to claim 3, a power supply circuit configured to detect voltage drop and rise of a power supply using an operational amplifier and control voltage fluctuation of the power supply based on a change in a detection signal corresponding to the detection result In this case, in order to reduce the power consumption of the microcomputer, the constant current value of the operational amplifier is set small, so that the response speed of the operational amplifier is likely to be slow.
Therefore, even in the case of the power supply circuit having such a configuration, when the microcomputer changes from the hibernation state to the start state or from the start state to the hibernation state by applying the invention according to claim 1 or claim 2. In addition, by maintaining the state where the response speed of the operational amplifier is higher than the constant current value of the microcomputer in the hibernation state, the operating voltage sinks due to the slow response speed, or The occurrence of overshoot can be eliminated.
In addition, during the period when the constant current value of the operational amplifier does not need to be increased, the constant current value of the operational amplifier can be reduced as much as possible, so that the power consumption of the power supply circuit can be reduced as much as possible.

（請求項４に係る発明の効果）
第１および第２のオペアンプは、定電流が流れる回路に直列に接続された複数の抵抗と、これら複数の抵抗のうち、所定の抵抗間に接続されており、スイッチング動作によって定電流の流れる経路を切り替えるスイッチング素子とをそれぞれ備えるという比較的簡易な構成を用いることにより、従来の課題を解決することができるため、電源回路のコスト低減に寄与することができる。 (Effect of the invention according to claim 4)
The first and second operational amplifiers have a plurality of resistors connected in series to a circuit through which a constant current flows, and are connected between predetermined resistors among the plurality of resistors, and a path through which the constant current flows by switching operation Since the conventional problems can be solved by using a relatively simple configuration including switching elements for switching between the two, it is possible to contribute to cost reduction of the power supply circuit.

この発明を実施するための最良の形態について図１ないし図３を参照して説明する。図１は、この実施形態に係る電源回路を示す回路図であり、図２は図１に示す電源回路に備えられたオペアンプの回路図である。図３（ｂ）は休止状態突入信号、クロック停止信号およびオペアンプの定電流の変化を示すタイミングチャートである。なお、図４に示した従来の電源回路と同じ構成については同じ符号を使用し、説明を簡略化または省略する。 The best mode for carrying out the present invention will be described with reference to FIGS. FIG. 1 is a circuit diagram showing a power supply circuit according to this embodiment, and FIG. 2 is a circuit diagram of an operational amplifier provided in the power supply circuit shown in FIG. FIG. 3B is a timing chart showing changes in the sleep state inrush signal, the clock stop signal, and the constant current of the operational amplifier. The same components as those of the conventional power supply circuit shown in FIG. 4 are denoted by the same reference numerals, and the description thereof is simplified or omitted.

電源回路１は、シリーズレギュレータ方式の定電圧電源回路であり、車両に搭載されたバッテリのバッテリ電圧ＶＢ（ここでは１２Ｖ）を入力し、マイコン２およびその他のＩＣ内部回路の動作電圧Ｖｃｃ（ここでは５Ｖ）を端子２３に生成する。ＩＣ６の外部において、バッテリ電源線１９と端子２３との間には、抵抗１６とＰＮＰ型トランジスタ１８とが直列に接続されており、端子２３とグランド線２４との間には平滑用のコンデンサ１２が接続されており、端子２３と端子２２との間には位相補償用のコンデンサ１１が接続されている。端子２０とバッテリ電源線１９との間には抵抗１３が接続されており、端子２０とグランド線２４との間にはコンデンサ１０が接続されている。バッテリ電源線１９とグランド線２４との間には抵抗１４，１５およびＮＰＮ型トランジスタ１７が直列に接続されており、そのトランジスタ１７のベースは端子２１に接続されている。 The power supply circuit 1 is a series regulator type constant voltage power supply circuit, which receives a battery voltage VB (here 12V) of a battery mounted on a vehicle, and operates as an operating voltage Vcc (herein) of the microcomputer 2 and other IC internal circuits. 5V) is generated at the terminal 23. Outside the IC 6, the resistor 16 and the PNP transistor 18 are connected in series between the battery power supply line 19 and the terminal 23, and the smoothing capacitor 12 is connected between the terminal 23 and the ground line 24. The phase compensation capacitor 11 is connected between the terminal 23 and the terminal 22. A resistor 13 is connected between the terminal 20 and the battery power line 19, and a capacitor 10 is connected between the terminal 20 and the ground line 24. Resistors 14 and 15 and an NPN transistor 17 are connected in series between the battery power line 19 and the ground line 24, and the base of the transistor 17 is connected to the terminal 21.

電源回路１の回路構成のうちＩＣ６の内部に設けられた構成部分は以下のようになっている。つまり、電源線２６にはＣＰＵ３を備えたマイコン２が接続されており、マイコン２で消費された消費電流Ｉｒは、電源回路の負荷電流として供給される。端子２３に接続された電源線２６とグランド線２５との間には、抵抗３０，３１，３２の直列回路からなる分圧回路が接続されており、その抵抗３１および抵抗３２の共通接続点はオペアンプ１００の非反転入力端子に接続されている。オペアンプ１００の反転入力端子には、バンドギャップ基準電圧回路などの基準電圧源４から基準電圧Ｖｒが与えられる。
オペアンプ１００の出力端子は、Ｎチャンネル型ＭＯＳトランジスタ１２０のゲートに接続されており、そのトランジスタ１２０のドレインは、端子２０，２１に接続されており、ソースはグランド線２５に接続されている。また、オペアンプ１００の出力端子は、Ｎチャンネル型ＭＯＳトランジスタ１２１のソース・ドレイン間を介して端子２２に接続されており、そのトランジスタ１２１のゲートは図示しない電源線に接続されている。トランジスタ１２１は抵抗として機能し、上記コンデンサ１１とともに位相補償用回路を構成している。 Of the circuit configuration of the power supply circuit 1, the components provided in the IC 6 are as follows. In other words, the microcomputer 2 having the CPU 3 is connected to the power line 26, and the consumption current Ir consumed by the microcomputer 2 is supplied as a load current of the power circuit. A voltage dividing circuit composed of a series circuit of resistors 30, 31, and 32 is connected between the power supply line 26 connected to the terminal 23 and the ground line 25. The common connection point of the resistors 31 and 32 is The non-inverting input terminal of the operational amplifier 100 is connected. The inverting input terminal of the operational amplifier 100 is supplied with a reference voltage Vr from a reference voltage source 4 such as a band gap reference voltage circuit.
The output terminal of the operational amplifier 100 is connected to the gate of the N-channel MOS transistor 120, the drain of the transistor 120 is connected to the terminals 20 and 21, and the source is connected to the ground line 25. The output terminal of the operational amplifier 100 is connected to the terminal 22 between the source and drain of the N-channel MOS transistor 121, and the gate of the transistor 121 is connected to a power supply line (not shown). The transistor 121 functions as a resistor and constitutes a phase compensation circuit together with the capacitor 11.

電源線２６とグランド線２５との間には、電流の流し込み経路を形成するようにバイパス線２７が接続されており、そのバイパス線２７にはＮチャンネル型ＭＯＳトランジスタ２１０が直列に接続されている。オペアンプ２００の非反転入力端子はオペアンプ１００の出力端子に接続されており、反転入力端子は抵抗３０および抵抗３１の共通接続点に接続されている。オペアンプ２００の出力端子は、トランジスタ２１０のゲートに接続されている。オペアンプ１００，２００および基準電圧源４は電源電圧Ｖｃｃの供給を受けて動作する。この実施形態では、電源電圧Ｖｃｃが目標電圧である５Ｖに等しいときにオペアンプ１００に与えられる検出電圧Ｖａは基準電圧Ｖｒ（例えば１．４Ｖ）と等しく、後述するシンク動作中にオペアンプ２００に与えられる検出電圧Ｖｂは、トランジスタ１２０の閾値Ｖｔ＋α（例えばＶｔ＋α＝１．７５Ｖ）となるように抵抗３０，３１，３２の値および基準電圧Ｖｒが設定されている。上記オペアンプ１００，２００、トランジスタ１２０，１２１，２１０、抵抗３０，３１，３２、バイパス線２７および基準電圧源４を有する回路が電圧制御回路７を構成する。 A bypass line 27 is connected between the power line 26 and the ground line 25 so as to form a current flow path, and an N-channel MOS transistor 210 is connected in series to the bypass line 27. . The non-inverting input terminal of the operational amplifier 200 is connected to the output terminal of the operational amplifier 100, and the inverting input terminal is connected to the common connection point of the resistor 30 and the resistor 31. The output terminal of the operational amplifier 200 is connected to the gate of the transistor 210. The operational amplifiers 100 and 200 and the reference voltage source 4 operate with supply of the power supply voltage Vcc. In this embodiment, the detection voltage Va applied to the operational amplifier 100 when the power supply voltage Vcc is equal to the target voltage of 5V is equal to the reference voltage Vr (for example, 1.4V), and is applied to the operational amplifier 200 during the sink operation described later. As the detection voltage Vb, the values of the resistors 30, 31, and 32 and the reference voltage Vr are set so that the threshold value Vt + α of the transistor 120 (for example, Vt + α = 1.75V). A circuit including the operational amplifiers 100 and 200, transistors 120, 121 and 210, resistors 30, 31 and 32, bypass line 27 and reference voltage source 4 constitutes a voltage control circuit 7.

ＩＣ６には、オペアンプ１００，２００の定電流値を所定のタイミングで増減するための遅延制御回路５が備えられている。遅延制御回路５は、ＮＡＮＤ回路Ｎ１，Ｎ２および遅延回路Ｄ１，Ｄ２を備える。ＮＡＮＤ回路Ｎ１の反転入力端子Ｎ１ａおよびＮＡＮＤ回路Ｎ２の入力端子Ｎ２ａの共通接続点は、マイコン２のＣＰＵ３と接続されている。ＮＡＮＤ回路Ｎ１の出力端子Ｎ１ｃには遅延回路Ｄ１が接続されており、ＮＡＮＤ回路Ｎ２の出力端子Ｎ２ｃには遅延回路Ｄ２が接続されている。遅延回路Ｄ１の出力端子はＮＡＮＤ回路Ｎ２の入力端子Ｎ２ｂに接続されており、遅延回路Ｄ２の出力端子はＮＡＮＤ回路Ｎ１の入力端子Ｎ１ｂに接続されている。ＮＡＮＤ回路Ｎ１の出力端子Ｎ１ｃはマイコン２と接続されており、ＮＡＮＤ回路２の出力端子Ｎ２ｃは、オペアンプ１００，２００に接続されている。この実施形態では、遅延回路Ｄ１，Ｄ２は、例えばＮＯＴ回路を偶数個（２ｎ個）直列に接続して構成されている。 The IC 6 is provided with a delay control circuit 5 for increasing or decreasing the constant current values of the operational amplifiers 100 and 200 at a predetermined timing. The delay control circuit 5 includes NAND circuits N1, N2 and delay circuits D1, D2. A common connection point of the inverting input terminal N1a of the NAND circuit N1 and the input terminal N2a of the NAND circuit N2 is connected to the CPU 3 of the microcomputer 2. A delay circuit D1 is connected to the output terminal N1c of the NAND circuit N1, and a delay circuit D2 is connected to the output terminal N2c of the NAND circuit N2. The output terminal of the delay circuit D1 is connected to the input terminal N2b of the NAND circuit N2, and the output terminal of the delay circuit D2 is connected to the input terminal N1b of the NAND circuit N1. An output terminal N1c of the NAND circuit N1 is connected to the microcomputer 2, and an output terminal N2c of the NAND circuit 2 is connected to the operational amplifiers 100 and 200. In this embodiment, the delay circuits D1 and D2 are configured by connecting, for example, an even number (2n) of NOT circuits in series.

図２に示すように、オペアンプ１００は、定電流部１００ａ、差動部１００ｂおよび出力部１００ｃを備える。定電流部１００ａにおいて、電源線１１５とグランド線１１４との間には、Ｐチャンネル型ＭＯＳトランジスタ１０４、抵抗１０１，１０２が直列に接続されている。抵抗１０１，１０２の共通接続点には、Ｎチャンネル型ＭＯＳトランジスタ１０３のドレインが接続されており、そのソースはグランド線１１４に接続されている。トランジスタ１０３のゲートは、上記ＮＡＮＤ回路Ｎ２の出力端子Ｎ２ｃと接続されている。つまり、ＮＡＮＤ回路Ｎ２の出力端子Ｎ２ｃから出力される制御信号ＩＳがＬレベルのときはトランジスタ１０３はオフの状態となり、定電流ｉ１の大きさは、抵抗１０１，１０２により決定される。また、制御信号ＩＳがＨレベルに変化すると、トランジスタ１０３がオンとなり、定電流ｉ１は、抵抗１０１により決定された大きさとなり、トランジスタ１０３がオフのときよりも増加する。 As shown in FIG. 2, the operational amplifier 100 includes a constant current unit 100a, a differential unit 100b, and an output unit 100c. In the constant current unit 100a, a P-channel MOS transistor 104 and resistors 101 and 102 are connected in series between the power supply line 115 and the ground line 114. The drain of the N-channel MOS transistor 103 is connected to the common connection point of the resistors 101 and 102, and the source is connected to the ground line 114. The gate of the transistor 103 is connected to the output terminal N2c of the NAND circuit N2. That is, when the control signal IS output from the output terminal N2c of the NAND circuit N2 is at the L level, the transistor 103 is turned off, and the magnitude of the constant current i1 is determined by the resistors 101 and 102. Further, when the control signal IS changes to the H level, the transistor 103 is turned on, and the constant current i1 has a magnitude determined by the resistor 101, and is larger than when the transistor 103 is off.

差動部１００ｂにおいて、電源線１１５に接続された電源線１１６には、Ｐチャンネル型ＭＯＳトランジスタ１０６のドレインが接続されており、そのトランジスタ１０６のゲートは、定電流部１００ａのトランジスタ１０４のゲートと接続されている。つまり、トランジスタ１０４，１０６はカレントミラー回路を構成しており、トランジスタ１０４のドレイン・ソース間に流れる電流ｉ１と同じ電流ｉ１がトランジスタ１０６のドレイン・ソース間に流れる。
トランジスタ１０６のドレインには、Ｐチャンネル型ＭＯＳトランジスタ１０７，１０９のドレインがそれぞれ並列に接続されており、トランジスタ１０７，１０９のドレインはＮチャンネル型ＭＯＳトランジスタ１０８，１１０のドレインにそれぞれ接続されている。トランジスタ１０８，１１０のソースはそれぞれグランド線１１４に接続されている。トランジスタ１０７のゲートには、基準電圧源４から供給される基準電圧Ｖｒ（図１）が与えられる。トランジスタ１０９のゲートには、検出電圧Ｖａ（図１）が与えられる。
また、トランジスタ１０８のゲートは出力部１００ｃのトランジスタ１０５のゲートと接続されている。つまり、トランジスタ１０５，１０８はカレントミラー回路を構成しており、トランジスタ１０５のドレイン・ソース間に流れる電流ｉ２と同じ電流ｉ２がトランジスタ１０８のドレイン・ソース間に流れる。 In the differential unit 100b, the power supply line 116 connected to the power supply line 115 is connected to the drain of the P-channel MOS transistor 106, and the gate of the transistor 106 is connected to the gate of the transistor 104 of the constant current unit 100a. It is connected. That is, the transistors 104 and 106 constitute a current mirror circuit, and the same current i1 that flows between the drain and source of the transistor 104 flows between the drain and source of the transistor 106.
The drains of the transistor 106 are connected in parallel to the drains of the P-channel MOS transistors 107 and 109, respectively. The drains of the transistors 107 and 109 are connected to the drains of the N-channel MOS transistors 108 and 110, respectively. The sources of the transistors 108 and 110 are connected to the ground line 114, respectively. A reference voltage Vr (FIG. 1) supplied from the reference voltage source 4 is applied to the gate of the transistor 107. A detection voltage Va (FIG. 1) is applied to the gate of the transistor 109.
The gate of the transistor 108 is connected to the gate of the transistor 105 of the output unit 100c. That is, the transistors 105 and 108 constitute a current mirror circuit, and the same current i2 that flows between the drain and source of the transistor 105 flows between the drain and source of the transistor 108.

出力部１００ｃにおいて、電源線１１６とグランド線１１４との間には、Ｐチャンネル型ＭＯＳトランジスタ１１１のソースが接続されており、そのトランジスタ１１１のドレインはＮチャンネル型ＭＯＳトランジスタ１０５のドレインと接続されており、トランジスタ１０５のソースはグランド線１１４に接続されている。また、電源線１１６には、Ｐチャンネル型ＭＯＳトランジスタ１１２のソースが接続されており、そのゲートは、トランジスタ１１１のゲートと接続されている。つまり、トランジスタ１１１，１１２はカレントミラー回路を構成しており、トランジスタ１１１のドレイン・ソース間に流れる電流と同じ電流がトランジスタ１１２のドレイン・ソース間に流れる。
また、トランジスタ１１２のドレインには、Ｎチャンネル型ＭＯＳトランジスタ１１３のドレインが接続されており、そのトランジスタ１１３のゲートはトランジスタ１１０のゲートと接続されている。つまり、トランジスタ１１０，１１３はカレントミラー回路を構成しており、トランジスタ１１０のドレイン・ソース間に流れる電流ｉ３と同じ電流ｉ３がトランジスタ１１３のドレイン・ソース間に流れる。
そして、非反転入力端子および反転入力端子にそれぞれ与えられた電圧差は、トランジスタ１０７，１０８に流れる電流ｉ２と、トランジスタ１０９，１１０に流れる電流ｉ３との差（ｉ２−ｉ３）となって現れ、その差を有する電流がアンプ出力ＯＳとなってオペアンプ１００から出力される。なお、オペアンプ２００はオペアンプ１００と同じ構成であるため説明を省略する。 In the output unit 100 c, the source of the P-channel MOS transistor 111 is connected between the power supply line 116 and the ground line 114, and the drain of the transistor 111 is connected to the drain of the N-channel MOS transistor 105. The source of the transistor 105 is connected to the ground line 114. The power source line 116 is connected to the source of a P-channel MOS transistor 112, and the gate thereof is connected to the gate of the transistor 111. That is, the transistors 111 and 112 constitute a current mirror circuit, and the same current that flows between the drain and source of the transistor 111 flows between the drain and source of the transistor 112.
The drain of the transistor 112 is connected to the drain of the N-channel MOS transistor 113, and the gate of the transistor 113 is connected to the gate of the transistor 110. That is, the transistors 110 and 113 form a current mirror circuit, and the same current i3 that flows between the drain and source of the transistor 110 flows between the drain and source of the transistor 113.
Then, the voltage difference applied to the non-inverting input terminal and the inverting input terminal respectively appears as a difference (i2-i3) between the current i2 flowing through the transistors 107 and 108 and the current i3 flowing through the transistors 109 and 110, A current having the difference becomes an amplifier output OS and is output from the operational amplifier 100. The operational amplifier 200 has the same configuration as that of the operational amplifier 100, and thus description thereof is omitted.

次に、電源回路１の動作を説明する。なお、低消費電力状態ではない通常状態における動作は、図４に示した従来の電源回路の動作と同じであるため、ここでは低消費電力状態に変化したときの動作を説明する。
マイコン２のＣＰＵ３は、低消費電力状態において休止状態に突入すると、Ｈレベルの休止状態突入信号ＳＬを遅延制御回路５へ出力する（図３（ｂ）のｔ１）。その休止状態突入信号ＳＬは、遅延制御回路５のＮＡＮＤ回路Ｎ１の反転入力端子Ｎ１ａおよびＮＡＮＤ回路Ｎ２の入力端子Ｎ２ａにそれぞれ入力され、ＮＡＮＤ回路Ｎ１の出力端子Ｎ１ｃからＨレベルの信号がクロック停止信号ＳＴＰとしてマイコン２へ出力される（図３（ｂ）のｔ１）。これにより、マイコン２は休止状態に変化する。このとき、ＮＡＮＤ回路Ｎ１の出力端子Ｎ１ｃから出力されたＨレベルの信号は、遅延回路Ｄ１を通過することにより、ｔｃ時間（図３（ｂ））遅れてもう一方のＮＡＮＤ回路Ｎ２の入力端子Ｎ２ｂに入力される。 Next, the operation of the power supply circuit 1 will be described. Since the operation in the normal state that is not the low power consumption state is the same as that of the conventional power supply circuit shown in FIG. 4, the operation when the state is changed to the low power consumption state will be described here.
When the CPU 3 of the microcomputer 2 enters the hibernation state in the low power consumption state, the CPU 3 outputs the hibernation state intrusion signal SL of H level to the delay control circuit 5 (t1 in FIG. 3B). The pause state inrush signal SL is input to the inverting input terminal N1a of the NAND circuit N1 and the input terminal N2a of the NAND circuit N2 of the delay control circuit 5, respectively, and an H level signal is output from the output terminal N1c of the NAND circuit N1 as a clock stop signal. It is output to the microcomputer 2 as STP (t1 in FIG. 3B). Thereby, the microcomputer 2 changes to a dormant state. At this time, the H level signal output from the output terminal N1c of the NAND circuit N1 passes through the delay circuit D1, thereby delaying by tc time (FIG. 3B) and the input terminal N2b of the other NAND circuit N2. Is input.

つまり、ＮＡＮＤ回路Ｎ２の出力端子Ｎ２ｃから出力される制御信号ＩＳは、遅延回路Ｄ１から出力されるＨレベルの信号を入力するまでのｔｃ時間中は、Ｈレベルを維持する。これにより、各オペアンプ１００，２００の定電流部１００ａを構成するトランジスタ１０３はｔｃ時間中はオンした状態となり、定電流部１００ａに流れる定電流ｉ１は、抵抗１０１からトランジスタ１０３に流れるため、抵抗１０１，１０２を流れるときよりも増加した状態が維持される。
従って、マイコン２が休止状態に突入し、動作電圧が５Ｖよりも低くなったときであっても、各オペアンプ１００，２００は、定電流値が増加した応答速度の速い状態を維持するため、トランジスタ１８をオフするタイミングが遅れ、マイコン２の動作電圧がオーバーシュートしてしまい、マイコン２の動作保証最低電圧（例えば５．５Ｖ）を上回ることはない。
そして、ＮＡＮＤ回路Ｎ２は、入力端子Ｎ２ａにＨレベルの休止状態突入信号ＳＬを入力してからｔｃ時間経過後に、遅延回路Ｄ１からＨレベルの信号を入力し、出力端子Ｎ２ｃから出力している制御信号ＩＳをＨレベルからＬレベルに変化させる（図３（ｂ）のｔ２）。これにより、各オペアンプ１００，２００の定電流部１００ａのトランジスタ１０３がオフし、定電流ｉ１は抵抗１０１，１０２を流れるため、定電流が減少し、休止状態に変化する。 That is, the control signal IS output from the output terminal N2c of the NAND circuit N2 maintains the H level during the time tc until the H level signal output from the delay circuit D1 is input. As a result, the transistor 103 constituting the constant current unit 100a of each operational amplifier 100, 200 is turned on during the time tc, and the constant current i1 flowing through the constant current unit 100a flows from the resistor 101 to the transistor 103. , 102 is maintained in an increased state as compared with the case of flowing through.
Therefore, even when the microcomputer 2 enters the hibernation state and the operating voltage becomes lower than 5 V, each of the operational amplifiers 100 and 200 maintains the fast response speed with the increased constant current value. The timing for turning off 18 is delayed, the operating voltage of the microcomputer 2 overshoots, and does not exceed the operation-guaranteed minimum voltage (for example, 5.5 V) of the microcomputer 2.
The NAND circuit N2 receives the H level signal from the delay circuit D1 and outputs it from the output terminal N2c after the time tc has elapsed since the H level hibernation inrush signal SL was input to the input terminal N2a. The signal IS is changed from H level to L level (t2 in FIG. 3B). As a result, the transistor 103 of the constant current section 100a of each operational amplifier 100, 200 is turned off, and the constant current i1 flows through the resistors 101, 102. Therefore, the constant current decreases and changes to a resting state.

そして、マイコン２が休止状態に突入してからｔｂ時間（図３（ｂ））経過すると、マイコン２のＣＰＵ３は、休止状態から起動状態になるために休止状態突入信号ＳＬをＨレベルからＬレベルに変化させる。これにより、ＮＡＮＤ回路Ｎ２の出力端子Ｎ２ｃから出力されている制御信号ＩＳはＬレベルからＨレベルに変化するため、各オペアンプ１００，２００の定電流部１００ａのトランジスタ１０３がオンし、定電流ｉ１は抵抗１０１からトランジスタ１０３を流れるため増加する。
そして、Ｌレベルに変化した休止状態突入信号ＳＬは、もう一方のＮＡＮＤ回路Ｎ１の反転入力端子Ｎ１ａに入力され、ＮＡＮＤ回路Ｎ２から出力されたＨレベルの信号は、遅延回路Ｄ２からｔｄ時間遅れて出力され、ＮＡＮＤ回路Ｎ１の入力端子Ｎ１ｂに入力される。つまり、ＮＡＮＤ回路Ｎ１の出力は、制御信号ＩＳがＨレベルに変化してからｔｄ時間経過後にＨレベルからＬレベルに変化し、クロック停止信号ＳＴＰがＨレベルからＬレベルに変化する（図３（ｂ）のｔ４）。これにより、マイコン２がクロックの生成を開始し、休止状態から起動状態に変化する。
つまり、各オペアンプ１００，２００の定電流が増加し、応答速度が速くなった状態になってからマイコン２がクロックの生成を開始するため、トランジスタ１８をオンする、またはトランジスタ２１０をオフするタイミングが遅れ、マイコン２の動作電圧が５Ｖから沈み込んでしまい、マイコン２の動作保証電圧（例えば４．５Ｖ）を下回ることがない。また、マイコン２の動作電圧がパワーオンリセット電圧を下回り、リセットがかかることもない。 When tb time (FIG. 3B) elapses after the microcomputer 2 enters the hibernation state, the CPU 3 of the microcomputer 2 changes the hibernation state entry signal SL from the H level to the L level in order to change from the hibernation state to the start state. To change. As a result, the control signal IS output from the output terminal N2c of the NAND circuit N2 changes from the L level to the H level, so that the transistor 103 of the constant current unit 100a of each operational amplifier 100, 200 is turned on, and the constant current i1 is Increased because the transistor 103 flows from the resistor 101.
Then, the sleep state inrush signal SL changed to the L level is input to the inverting input terminal N1a of the other NAND circuit N1, and the H level signal output from the NAND circuit N2 is delayed by td time from the delay circuit D2. Output to the input terminal N1b of the NAND circuit N1. That is, the output of the NAND circuit N1 changes from the H level to the L level after the elapse of td time after the control signal IS changes to the H level, and the clock stop signal STP changes from the H level to the L level (FIG. 3 ( b) t4). As a result, the microcomputer 2 starts generating the clock and changes from the sleep state to the start state.
That is, since the constant current of each operational amplifier 100, 200 increases and the response speed is increased, the microcomputer 2 starts generating the clock, so the timing at which the transistor 18 is turned on or the transistor 210 is turned off. Due to the delay, the operating voltage of the microcomputer 2 sinks from 5V and does not fall below the operation guarantee voltage (for example, 4.5V) of the microcomputer 2. Further, the operating voltage of the microcomputer 2 is lower than the power-on reset voltage, and resetting is not performed.

［実施形態の効果］
（１）以上のように、上記実施形態に係る電源回路１を使用すれば、遅延制御回路５は、マイコン２が休止状態から起動状態に変化するときは、その変化のタイミングよりも早いタイミングで、オペアンプ１００，２００の定電流を、マイコンが休止状態のときよりも増加させることができるため、オペアンプ１００，２００の応答速度を速くすることができる。
従って、オペアンプ１００，２００の応答速度が遅いことにより、トランジスタ１８をオンするタイミングが遅れてしまい、マイコン２の動作電圧が動作保証電圧下限より沈み込んでしまうおそれがない。また、マイコン２のパワーオンリセット電圧を下回り、マイコン２がパワーオンリセットしてしまうおそれがない。
また、遅延制御回路５は、マイコン２が起動状態から休止状態に変化するときは、マイコン２が休止状態に変化するタイミングよりも遅いタイミングで、マイコン２が起動状態のときのオペアンプ１００，２００の定電流を、マイコン２が休止状態のときの定電流に減少させることができる。つまり、マイコン２が休止状態に変化するタイミングのときは、オペアンプ１００，２００の定電流が増加した状態を維持することができる。
従って、オペアンプ１００，２００の応答速度が遅いことにより、トランジスタ１８をオフするタイミングが遅れてしまい、マイコン２の動作電圧が動作保証電圧上限よりオーバーシュートしてしまうおそれがない。また、マイコン２の絶対最大定格電圧を上回り、マイコン２が破壊されてしまうおそれがない。 [Effect of the embodiment]
(1) As described above, when the power supply circuit 1 according to the above-described embodiment is used, the delay control circuit 5 has a timing earlier than the timing of the change when the microcomputer 2 changes from the hibernation state to the startup state. Since the constant currents of the operational amplifiers 100 and 200 can be increased as compared with when the microcomputer is in a sleep state, the response speed of the operational amplifiers 100 and 200 can be increased.
Accordingly, since the response speed of the operational amplifiers 100 and 200 is slow, the timing for turning on the transistor 18 is delayed, and there is no possibility that the operating voltage of the microcomputer 2 will sink below the guaranteed operating voltage lower limit. In addition, there is no possibility that the microcomputer 2 will perform a power-on reset because the voltage is lower than the power-on reset voltage of the microcomputer 2.
Further, when the microcomputer 2 changes from the start state to the hibernation state, the delay control circuit 5 has a timing later than the timing at which the microcomputer 2 changes to the hibernation state, and the operational amplifiers 100 and 200 when the microcomputer 2 is in the start state. The constant current can be reduced to a constant current when the microcomputer 2 is in a resting state. That is, at the timing when the microcomputer 2 changes to the hibernation state, the state where the constant currents of the operational amplifiers 100 and 200 are increased can be maintained.
Accordingly, since the response speed of the operational amplifiers 100 and 200 is slow, the timing for turning off the transistor 18 is delayed, and there is no possibility that the operating voltage of the microcomputer 2 will overshoot the upper limit of the guaranteed operating voltage. Moreover, the absolute maximum rated voltage of the microcomputer 2 is exceeded, and there is no possibility that the microcomputer 2 will be destroyed.

（２）特に、電源回路１は、オペアンプを用いて動作電圧の変動を検出し、その検出結果に対応した検出信号の変化に基づいて動作電圧の変動を抑制する構成であるため、ＩＣ６の消費電力を低減するため、オペアンプの定電流値は極力小さく設定されるが、マイコン２が起動状態から休止状態、または休止状態から起動状態に変化するときは、オペアンプの定電流値が増加した応答速度の速い状態を維持することができるので、マイコン２の動作電圧のオーバーシュートおよび沈み込みを抑制することができる。
また、オペアンプの定電流を増加する必要のない期間は、定電流を極力小さくすることができるため、電源回路１の消費電力を極力低減することもできる。
（３）また、オペアンプ１００，２００が、定電流ｉ１が流れる回路に直列に接続された抵抗１０１，１０２と、抵抗１０１と抵抗１０２との間にドレインが接続されたトランジスタ１０３とを備えるという比較的簡易な構成を用いることにより、上記各効果を奏することができるため、電源回路１のコスト低減に寄与することができる。 (2) In particular, the power supply circuit 1 is configured to detect fluctuations in the operating voltage using an operational amplifier and suppress fluctuations in the operating voltage based on changes in the detection signal corresponding to the detection result. In order to reduce power, the constant current value of the operational amplifier is set as small as possible. However, when the microcomputer 2 changes from the activated state to the inactive state or from the inactive state to the activated state, the response speed at which the constant current value of the operational amplifier increases. Therefore, overshooting and sinking of the operating voltage of the microcomputer 2 can be suppressed.
Further, since the constant current can be minimized as long as the constant current of the operational amplifier does not need to be increased, the power consumption of the power supply circuit 1 can be reduced as much as possible.
(3) Comparison in which the operational amplifiers 100 and 200 include resistors 101 and 102 connected in series to a circuit through which the constant current i1 flows, and a transistor 103 having a drain connected between the resistor 101 and the resistor 102. Since the above effects can be achieved by using a simple configuration, it is possible to contribute to cost reduction of the power supply circuit 1.

この発明の実施形態に係る電源回路を示す回路図である。1 is a circuit diagram showing a power supply circuit according to an embodiment of the present invention. 図１に示す電源回路に備えられたオペアンプの回路図である。FIG. 2 is a circuit diagram of an operational amplifier provided in the power supply circuit shown in FIG. 1. 図３（ａ）は、マイコン２の低消費電力状態における動作状態を示すタイムチャートであり、図３（ｂ）は休止状態突入信号、クロック停止信号およびオペアンプの定電流の変化を示すタイミングチャートである。FIG. 3A is a time chart showing the operating state of the microcomputer 2 in the low power consumption state, and FIG. 3B is a timing chart showing changes in the sleep state inrush signal, the clock stop signal, and the constant current of the operational amplifier. is there. 従来の電源回路の主要構成を示す回路図である。It is a circuit diagram which shows the main structures of the conventional power supply circuit.

符号の説明Explanation of symbols

１・・電源回路、２・・マイコン、３・・ＣＰＵ、４・・基準電圧源、５・・遅延制御回路、６・・ＩＣ、７・・電圧制御回路、１００・・オペアンプ（第１のオペアンプ）、２００・・オペアンプ（第２のオペアンプ）、Ｄ１，Ｄ２・・遅延回路。 1 .... Power supply circuit 2..Microcomputer 3 .... CPU 4 .... reference voltage source 5 .... delay control circuit 6 .... IC 7 .... voltage control circuit 100 ...... operational amplifier (first Operational amplifier), 200... Operational amplifier (second operational amplifier), D1, D2 .. delay circuit.

Claims

低消費電力状態になっている間は、クロック信号の生成を停止した休止状態と、クロック信号を生成している起動状態とを間欠的に繰り返すマイクロコンピュータへ電源を供給する電源回路において、
前記電源の電圧変化を検出するとともに、その検出結果に対応した信号に基づいて前記マイクロコンピュータへの電流供給量を制御することにより、前記電源の電圧変動を制御する電圧制御回路と、
前記マイクロコンピュータが休止状態から起動状態に変化するときは、その変化のタイミングよりも早いタイミングで、前記電圧制御回路の定電流値を、前記マイクロコンピュータが前記休止状態のときよりも増加させ、かつ、前記マイクロコンピュータが起動状態から休止状態に変化するときは、前記マイクロコンピュータが前記休止状態に変化するタイミングよりも遅いタイミングで、前記マイクロコンピュータが起動状態のときの前記定電流値を、前記マイクロコンピュータが前記休止状態のときの定電流値に減少させる遅延制御回路と、
を備えたことを特徴とする電源回路。 While in the low power consumption state, in the power supply circuit that supplies power to the microcomputer that intermittently repeats the sleep state in which the generation of the clock signal is stopped and the activation state in which the clock signal is generated,
A voltage control circuit that controls voltage fluctuation of the power supply by detecting a voltage change of the power supply and controlling a current supply amount to the microcomputer based on a signal corresponding to the detection result;
When the microcomputer changes from a hibernation state to an activation state, the constant current value of the voltage control circuit is increased at a timing earlier than the timing of the change, compared to when the microcomputer is in the hibernation state, and When the microcomputer changes from the start state to the hibernation state, the constant current value when the microcomputer is in the start state is set at a timing later than the timing at which the microcomputer changes to the hibernation state. A delay control circuit for reducing the constant current value when the computer is in the sleep state;
A power supply circuit comprising:

前記マイクロコンピュータは、
前記休止状態に突入したときに、前記休止状態に突入したことを示す休止状態突入信号を前記遅延制御回路へ出力するとともに、前記遅延制御回路からクロック信号の生成を停止させるためのクロック停止信号を入力している間は、前記クロック信号の生成を停止し、
前記制御回路は、
入力している前記休止状態突入信号が停止したときに前記定電流値を、前記マイクロコンピュータが前記休止状態のときよりも増加させるとともに、その増加したタイミングから遅れて前記クロック停止信号を前記マイクロコンピュータへ出力し、かつ、前記休止状態突入信号が入力されたときは、前記クロック停止信号を前記マイクロコンピュータへ出力するとともに、その出力したタイミングから遅れて前記定電流値を前記休止状態のときの定電流値に減少させることを特徴とする請求項１に記載の電源回路。 The microcomputer is
When entering the pause state, a pause state entry signal indicating that the pause state has been entered is output to the delay control circuit, and a clock stop signal for stopping generation of a clock signal from the delay control circuit is provided. While inputting, stop generating the clock signal,
The control circuit includes:
The constant current value is increased when the input pause signal is stopped, compared to when the microcomputer is in the sleep state, and the clock stop signal is delayed from the increased timing. When the hibernation state intrusion signal is input, the clock stop signal is output to the microcomputer, and the constant current value is delayed from the output timing. The power supply circuit according to claim 1, wherein the power supply circuit is reduced to a current value.

前記電圧制御回路は、
前記電源の電圧低下を検出するとともに、その検出結果に対応した第１の検出信号を出力する第１のオペアンプと、
前記電源の電圧上昇を検出するとともに、その検出結果に対応した第２の検出信号を出力する第２のオペアンプとを備えており、
前記第１の検出信号の変化に基づいて前記電源の電圧を上昇させ、かつ、前記第２の検出信号の変化に基づいて前記電源の電圧を低下させ、
前記定電流値は、
前記第１および第２のオペアンプの定電流値であることを特徴とする請求項２に記載の電源回路。 The voltage control circuit includes:
A first operational amplifier that detects a voltage drop of the power supply and outputs a first detection signal corresponding to the detection result;
A second operational amplifier that detects a voltage increase of the power supply and outputs a second detection signal corresponding to the detection result;
Increasing the voltage of the power source based on a change in the first detection signal, and decreasing the voltage of the power source based on a change in the second detection signal;
The constant current value is
The power supply circuit according to claim 2, wherein the power supply circuit has constant current values of the first and second operational amplifiers.

前記第１および第２のオペアンプは、
定電流が流れる回路に直列に接続された複数の抵抗と、
これら複数の抵抗のうち、所定の抵抗間に接続されており、スイッチング動作によって前記定電流の流れる経路を切り替えるスイッチング素子とをそれぞれ備えており、
前記遅延制御回路は、
前記各スイッチング素子をそれぞれスイッチング動作させて前記各定電流の流れる経路を切り替えることにより前記定電流値をそれぞれ増減することを特徴とする請求項３に記載の電源回路。 The first and second operational amplifiers are:
A plurality of resistors connected in series to a circuit through which a constant current flows;
Among the plurality of resistors, each of the resistors is connected between predetermined resistors, and each switching element switches a path through which the constant current flows through a switching operation.
The delay control circuit includes:
The power supply circuit according to claim 3, wherein the constant current value is increased or decreased by switching each of the switching elements to switch a path through which the constant current flows.