JP2006078235A - Charge detection circuit and image sensor equipped therewith - Google Patents
Charge detection circuit and image sensor equipped therewith Download PDFInfo
- Publication number
- JP2006078235A JP2006078235A JP2004260281A JP2004260281A JP2006078235A JP 2006078235 A JP2006078235 A JP 2006078235A JP 2004260281 A JP2004260281 A JP 2004260281A JP 2004260281 A JP2004260281 A JP 2004260281A JP 2006078235 A JP2006078235 A JP 2006078235A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- charge
- initialization period
- voltage
- detection circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Measurement Of Radiation (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
Description
本発明は、Ｘ線センサ等の画像センサ等に用いられる電荷検出回路の制御方法に関するものである。 The present invention relates to a method for controlling a charge detection circuit used in an image sensor such as an X-ray sensor.
放射線の２次元画像検出器として、平面型Ｘ線画像センサが知られている。このＸ線画像センサは、Ｘ線を感知して電荷を発生する光電変換層を行列状の薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）アレイの上に配置した構造を有しており、発生した電荷を各画素電極に蓄積した後、各行ごとにＴＦＴを順次オンにして画像データを読み出す。 A planar X-ray image sensor is known as a two-dimensional image detector for radiation. This X-ray image sensor has a structure in which a photoelectric conversion layer that senses X-rays and generates charges is arranged on a matrix-like thin film transistor (TFT) array, After accumulation in the pixel electrode, the image data is read by sequentially turning on the TFTs for each row.
この画像センサは、例えば、特許文献１に開示されているような２次元行列構造の画像検出器であり、ガラス基板上に形成された光電変換層側の面に、行列状に配置された複数の画素と、行方向と平行に延びる走査線と、列方向と平行に延びるデータ線とを備えている。各走査線は走査駆動回路に接続されており、データ線は読み取り回路に接続されている。
This image sensor is, for example, an image detector having a two-dimensional matrix structure as disclosed in
ここで、走査駆動回路が所定の一本の走査線にハイレベルの電圧を出力する場合、その走査線に接続されている全ての画素の各蓄積容量に保持されている信号電荷が、各画素に対応するそれぞれのデータ線に流出する。データ線に流出した信号電荷の電荷量は、読み取り回路によってその電荷量が読み取られる。このように、走査駆動回路が各走査線に順次ハイレベルの電圧を出力し、読み取り回路が全ての画素電極に対応する信号電荷を読み取る。 Here, when the scanning drive circuit outputs a high level voltage to a predetermined scanning line, the signal charges held in the storage capacitors of all the pixels connected to the scanning line are It flows out to each data line corresponding to. The charge amount of the signal charge flowing out to the data line is read by the reading circuit. Thus, the scanning drive circuit sequentially outputs a high level voltage to each scanning line, and the reading circuit reads the signal charges corresponding to all the pixel electrodes.
次に、画像センサに用いられる上記読み取り回路について説明する。図１２は、信号電荷がデジタルデータとして出力されるまでの１入力対応の読み取り回路のブロック図である。 Next, the reading circuit used for the image sensor will be described. FIG. 12 is a block diagram of a reading circuit corresponding to one input until signal charges are output as digital data.
読み取り回路は、電荷感応増幅器（Charge Sensitive Amplifier，以下、ＣＳＡと称する）１０１，主増幅器（以下、ＭＡと称する）１０２、サンプルホールド回路（以下、Ｓ／Ｈと称する）１０３、マルチプレクサ１０４、アナログデジタル変換器（Analog-to-Digital Converter，以下、ＡＤＣと称する）１０５、およびラッチ回路（以下、ＬＣとする）１０６がこの順で直列に接続される構成である。
The reading circuit includes a charge sensitive amplifier (hereinafter referred to as CSA) 101, a main amplifier (hereinafter referred to as MA) 102, a sample hold circuit (hereinafter referred to as S / H) 103, a
この読み取り回路においては、まず、ＣＳＡ１０１が、データ線ＤＬから入力された信号電荷を読み取り、電圧を出力する。ＣＳＡ１０１から出力された電圧は、必要に応じてＭＡ１０２で増幅され、Ｓ／Ｈ１０３にて標本化（サンプリング）されると共にデータ電圧として保持される。ＣＳＡ１０１からＳ／Ｈ１０３までの系統が複数ある場合、保持された複数のデータ電圧は、そのうちの１つがマルチプレクサ１０４により選択されてＡＤＣ１０５に入力され、デジタル信号に変換される。変換されたデジタル信号は、ＬＣ１０６にて保持される。
In this reading circuit, first, the
続いて、上記のＣＳＡ１０１およびＭＡ１０２の構成について説明する。図１３は、ＣＳＡ１０１およびＭＡ１０２の構成を示している。
Next, the configuration of the CSA 101 and the
図１３に示すように、ＣＳＡ１０１は、信号電荷の電荷量を電圧として読み出すために、演算増幅器ＯＡ１１、帰還コンデンサＣｆ１１、リセットスイッチＣＳＡＷ１１から構成される。
As shown in FIG. 13, the
演算増幅器ＯＡ１１の反転入力と出力とは帰還コンデンサＣｆ１１を介して接続されており、負帰還回路を構成している。また、リセットスイッチＣＳＡＳＷ１１は、帰還コンデンサＣｆ１１と並列に接続されており、帰還コンデンサＣｆ１１に蓄積された電荷を放電してリセット（初期化）する。さらに、演算増幅器ＯＡ１１の非反転入力端子には基準電位Ｖｒｅｆ（ＧＮＤ）が入力されており、演算増幅器ＯＡ１１の反転入力端子にデータ線ＤＬが接続されている。なお、ここでは基準電位ＶｒｅｆをＧＮＤ電位としているが、特にＧＮＤに限定されるものではない。 The inverting input and the output of the operational amplifier OA11 are connected via a feedback capacitor Cf11 to constitute a negative feedback circuit. The reset switch CSASW11 is connected in parallel with the feedback capacitor Cf11, and resets (initializes) by discharging the charge accumulated in the feedback capacitor Cf11. Further, the reference potential Vref (GND) is input to the non-inverting input terminal of the operational amplifier OA11, and the data line DL is connected to the inverting input terminal of the operational amplifier OA11. Although the reference potential Vref is set to the GND potential here, it is not particularly limited to the GND.
上記のように構成されるＣＳＡ１０１は、制御信号Ｃ＿ＣＳＡがハイのときにリセットスイッチＣＳＡＳＷ１１がオンとなることにより初期化される。この初期化によって、それ以前の動作で帰還コンデンサＣｆ１１に蓄積されていた電荷が放出され、ＣＳＡ１０１の出力電位はＶｒｅｆ（ＧＮＤ）となり、ＣＳＡ１０１の読み取り動作が開始する。また、走査線に付与される走査信号がハイとなる期間で各画素のスイッチ素子がオンすることにより、蓄積容量に蓄積されていた信号電荷（−Ｑ）がデータ線を介して帰還コンデンサＣｆ１１の入力側の電極に集まる。その結果、帰還コンデンサＣｆ１１の出力側の電極には、信号電荷と等量で逆極性の電荷（＋Ｑ）が発生する。したがって、ＣＳＡ１０１の出力には、電荷（＋Ｑ）を帰還コンデンサＣｆ１１の容量値で除した値の電圧を出力する。
The CSA 101 configured as described above is initialized when the reset switch CSASW11 is turned on when the control signal C_CSA is high. By this initialization, the charge accumulated in the feedback capacitor Cf11 in the previous operation is released, the output potential of the
次に、ＭＡ１０２は、ＣＳＡ１０１の出力電圧が小さい場合に、それ以降の回路が動作するのに十分な大きさの電圧範囲にまで信号電圧を増幅するために設けられている。なお、一般的なＸ線撮影装置では静止画像撮影（撮影モード）が行われるが、この場合、照射Ｘ線の線量が十分に多い。したがって、画像センサを上記Ｘ線撮影装置に用いた場合、検出される電荷量も多く、ＣＳＡ１０１から十分大きな信号電圧が出力されるため、ＭＡ１０２は必ずしも必要でない。しかし、動画像を得るための透視モードでは長期間Ｘ線を照射し続ける必要がある。したがって、透視モードでは、Ｘ線の総照射量を押さえるために撮影モードより２桁〜３桁ほど弱いＸ線が用いられている。
Next, the
具体的には、撮影モードでは、放射線強度が例えば３０μＲから３ｍＲ程度のＸ線が照射されるが、透視モードでは、例えば０．２μＲから１０μＲ程度のＸ線が照射される。これにより、透視モードでは撮影モードと比べて、検出される信号電荷量が極めて少なく、ＣＳＡ１０１は十分量の信号電圧を出力することができない。そこで、上記Ｘ線撮影装置に用いられる画像センサには、ＭＡ１０２が必要となる。
Specifically, in the imaging mode, X-rays with a radiation intensity of, for example, about 30 μR to 3 mR are irradiated, while in the fluoroscopic mode, X-rays of, for example, about 0.2 μR to 10 μR are irradiated. Thereby, in the fluoroscopic mode, the amount of signal charge detected is extremely small compared to the imaging mode, and the
ＭＡ１０２は、図１３に示すように、１つの演算増幅器ＯＡ１２およびコンデンサＣ１１，Ｃ１２とを備えた１段構成の反転増幅器であり、その増幅率は、Ｇ＝−Ｃ１１／Ｃ１２（ここではＣ１１，Ｃ１２は容量値を表す）である。また、ＭＡ１０２には、コンデンサＣ１２と並列に接続されるリセットスイッチＭＡＳＷ１１が設けられている。このリセットスイッチＭＡＳＷ１１は、制御信号Ｃ＿ＭＡがハイのときにオンとなり、これによりＭＡ１０２を初期化する。
As shown in FIG. 13, the
ところで、一般に、センサの回路は、できるだけ低雑音であることが好ましい。その理由は、低雑音であればあるほど微小な信号を雑音に埋もれることなく検知できるからである。特に、Ｘ線センサにおいては、照射するＸ線の線量をできるだけ少なくするためにも低雑音化が必要となる。 In general, it is preferable that the sensor circuit has as low noise as possible. The reason is that the lower the noise, the smaller the signal can be detected without being buried in the noise. In particular, in an X-ray sensor, it is necessary to reduce noise in order to reduce the dose of X-rays to be irradiated as much as possible.
回路の低雑音化の手法の１つとして、回路の帯域を制限することが挙げられる。回路の帯域を制限する手法として、低域濾波回路（ＬＰＦ）を用いる方法が特許文献１に記述されている。特許文献１では、図１４に示すように、ＣＳＡ１０１の出力とＭＡ１０２の入力との間に抵抗Ｒ１１を設け、抵抗Ｒ１１およびＭＡ１０２の入力側のコンデンサＣ１１によって１次のＬＰＦ１０７として機能させることで帯域を制限し、結果として低雑音化を行う方法が開示されている。
One technique for reducing circuit noise is to limit the bandwidth of the circuit.
例えば、ＣＳＡ１０１の演算増幅器が発生する雑音電圧が入力換算で２０ｎＶ／√Ｈｚであるとすると、回路の帯域が１０ＭＨｚであれば、出力には、２０ｎＶ×√１０ＭＨｚ＝２００μＶの雑音電圧が現れる。これに対し、ＬＰＦによって帯域を１００ｋＨｚに制限すれば、２０ｎＶ×√１００ｋＨｚ＝２０μＶとなり、雑音を１／１０に小さくすることができる。
For example, assuming that the noise voltage generated by the operational amplifier of the
なお、図１４においては、説明の便宜上、図１３の構成における回路と同等の機能を有する回路については、同一の符号を付記している。
このようにＬＰＦ１０７を構成することで雑音を低減することが理論的には可能になるが、必ずしも理論的に期待できるだけの効果が得られない場合がある。以下に、その理由について説明する。
Although it is theoretically possible to reduce the noise by configuring the
図１５は、ＣＳＡ１０１の初期化期間中、即ちリセットスイッチＣＳＡＳＷ１１がオンになっているときの１つの画素ＰＩＸ、データ線ＤＬおよびＣＳＡ１０１についての等価回路図である。
FIG. 15 is an equivalent circuit diagram of one pixel PIX, data line DL, and
図１５において、ＣＳＡＳＷ１１はオン抵抗Ｒｏｎ（ｃｓａ）を有し、抵抗Ｒｏｎ（ｃｓａ）は熱雑音Ｖｔｎ（ｃｓａｓｗ）を発生する。ＣＳＡ１０１の演算増幅器ＯＡ１１の非反転入力端子は演算増幅器ＯＡ１１が応答する周波数帯域内では仮想短絡によりＶｒｅｆ（ＧＮＤ）レベルにあるが、それ以上の高周波領域では仮想短絡は成立しない。熱雑音Ｖｔｎ（ｃｓａｓｗ）は無限大の周波数帯域まで広がる白色雑音であるので、熱雑音源ＮＳに対しては図１５の等価回路が成立する。
In FIG. 15, the CSASW 11 has an on-resistance Ron (csa), and the resistor Ron (csa) generates a thermal noise Vtn (csasw). The non-inverting input terminal of the operational amplifier OA11 of the
リセットスイッチＣＳＡＳＷ１１がオンである間、画像センサのデータ線ＤＬの容量ＣＤＬにはこの熱雑音Ｖｔｎ（ｃｓａｓｗ）が印加されている。即ち、図の容量ＣＤＬのデータ線ＤＬ側の電極（これはデータ線ＤＬそのものであるが）の電圧は熱雑音Ｖｔｎ（ｃｓａｓｗ）になっている。そして、リセットスイッチＣＳＡＳＷ１１がオフとなった瞬間に熱雑音Ｖｔｎ（ｃｓａｓｗ）は存在しなくなるので、その瞬間にオン抵抗Ｒｏｎ（ｃｓａ）に発生する熱雑音Ｖｔｎ（ｃｓａｓｗ＿ｏｆｆ）の電圧がデータ線ＤＬに取り残されることになる。これにより、容量ＣＤＬにはＣＤＬ×Ｖｔｎ（ｃｓａｓｗ＿ｏｆｆ）のオフ時電荷Ｑｏｆｆが現れることになる。 While the reset switch CSASW11 is on, the thermal noise Vtn (csasw) is applied to the capacitor CDL of the data line DL of the image sensor. That is, the voltage of the electrode on the data line DL side of the capacitor CDL (although this is the data line DL itself) is the thermal noise Vtn (csasw). Since the thermal noise Vtn (csasaw) does not exist at the moment when the reset switch CSASW11 is turned off, the voltage of the thermal noise Vtn (csasa_off) generated at the on-resistance Ron (csa) at that moment is left on the data line DL. Will be. As a result, the off-state charge Qoff of CDL × Vtn (csassw_off) appears in the capacitor CDL.
ところで、熱雑音Ｖｔｎ（ｃｓａｓｗ＿ｏｆｆ）の値は雑音理論による計算で求めることができる。このＣＳＡ１０１のように、スイッチ素子とコンデンサとが組み合わされた回路において、スイッチ素子がオフする瞬間に容量がＣのコンデンサに現れる電圧は、雑音理論ではよく知られており、その大きさはオン抵抗には無関係の下式で表される値となる（参考資料：“Low-Noise Electronic System Design” C.D.Motschenbacher, Joe Connelly共著 ３０〜３１頁参照）。
By the way, the value of the thermal noise Vtn (csass_off) can be obtained by calculation based on noise theory. In the circuit in which the switch element and the capacitor are combined like the
但しｋはボルツマン定数であり、Ｔは絶対温度である。
今の場合に当てはめると、先のオフ時電荷Ｑoff は、次式で表される。
Where k is the Boltzmann constant and T is the absolute temperature.
When applied to the present case, the previous off-time charge Qoff is expressed by the following equation.
例えば、容量ＣＤＬが１００ｐＦである場合、式（２）より、オフ時電荷量は６．４３×１０−１６［Ｃ−ｒｍｓ］となり、これを電子数に換算すると約４０００［ｅ−ｒｍｓ］となる。 For example, when the capacitance CDL is 100 pF, the off-time charge amount is 6.43 × 10 −16 [C-rms] according to the equation (2), which is about 4000 [e-rms] when converted into the number of electrons. Become.
この電荷は、データ線ＤＬの抵抗ＲＤＬと容量ＣＤＬとによって定まる時定数τに従ってＣＳＡ１０１の帰還容量Ｃｆ１１に移動し、雑音電圧としてＣＳＡ１０１の出力に現れることになる。
This charge moves to the feedback capacitor Cf11 of the
尚、容量ＣＤＬと抵抗ＲＤＬの値は例えば１００ｐＦ、１０ｋΩという値であり、この場合、時定数τは１μsとなる。 The values of the capacitance CDL and the resistance RDL are, for example, 100 pF and 10 kΩ, and in this case, the time constant τ is 1 μs.
図１６は、図１３の構成におけるＡ点、Ｃ点およびＤ点の電位の変化を示したものである。ここで、Ａ点はＣＳＡ１０１の出力端であり、Ｃ点はコンデンサＣ１１と演算増幅器ＯＡ１２との接続点であり、Ｄ点はＭＡ１０２の出力端である。また、Ｃ点の電位は、ＭＡ１０２におけるリセットスイッチＭＡＳＷ１１のオン／オフの状態に関わらず、ＭＡ１０２を構成する演算増幅器ＯＡ１２の仮想短絡の原理により常にＶｒｅｆ（ＧＮＤ）レベルにある。
FIG. 16 shows potential changes at points A, C and D in the configuration of FIG. Here, point A is the output end of the
まず、ＣＳＡ１０１のリセットスイッチＣＳＡＳＷ１１およびＭＡ１０２のリセットスイッチＭＡＳＷ１１がオンすることで（時間Ｔ１）、帰還コンデンサＣｆ１１およびコンデンサＣ１２に充電されていた電荷が０になり、Ａ点およびＤ点は、基準電位Ｖｒｅｆに対して速やかに０Ｖとなる（時間Ｔ２）。次いで、リセットスイッチＣＳＡＳＷ１１がオフとなった瞬間である時間Ｔ３のタイミングでデータ線ＤＬの容量ＣＤＬに現れた電荷がＣＳＡ１０１の帰還容量Ｃｆ１１に移動して電圧ΔＶがＡ点に現れる（時間Ｔ３〜Ｔ４）。
First, when the reset switch CSASW11 of the CSA101 and the reset switch MASW11 of the MA102 are turned on (time T1), the charges charged in the feedback capacitor Cf11 and the capacitor C12 become 0, and the points A and D are set to the reference potential Vref. Immediately becomes 0V (time T2). Next, the charge appearing in the capacitor CDL of the data line DL moves to the feedback capacitor Cf11 of the
しかしながら、Ｃ点の電位は、前記のように演算増幅器ＯＡ１２の仮想短絡により常時Ｖｒｅｆ（ＧＮＤ）にあるので、ＭＡ１０２の初期化期間が終了した時間Ｔ５以後も、ＭＡの出力はＶｒｅｆ（以後Ｖｒｅｆに対して（ＧＮＤ）を省略する）に対して０Ｖのままであり、その以後に入力される電荷に対してのみ出力が現れる（図の時間Ｔ６以降）。つまり、ＬＰＦ１０７が挿入されていない図１３の回路においては、上記の雑音電荷はコンデンサＣ１１に吸収されてＭＡ１０２の出力には現れないため、ＭＡの初期化が終了した以降に入ってくる電荷、即ち信号電荷が正確に検出できることになる。
However, since the potential at the point C is constantly at Vref (GND) due to the virtual short circuit of the operational amplifier OA12 as described above, the output of the MA remains at Vref (hereinafter referred to as Vref) even after the time T5 when the initialization period of the
ＬＰＦ１０７を挿入した図１４の回路を駆動したときの各部の電位変化を図１７に示す。図１４におけるＢ点は、抵抗Ｒ１１とコンデンサＣ１１との接続点である。
FIG. 17 shows potential changes at various portions when the circuit of FIG. 14 in which the
尚、図１７では、ここで問題にしている雑音電荷に対する動きを明確にするため、時間Ｔ３以前の履歴は無視し（実際には一つ前の読み込み動作によって帰還容量Ｃｆ１１に存在している電荷の初期化期間の動きが各部の電圧に影響を与える）、時間Ｔ３から現れる該雑音電荷に対する応答と、画素ＰＩＸのスイッチ素子ＳＷ（ＴＦＴ）がオンすることにより入ってくる信号電荷に対する応答（時間Ｔ６以後）とを示している。また、Ｃ点は、図１３の回路におけるＣ点と同様、リセットスイッチＭＡＳＷ１１のオン／オフの状態に関わらずＶｒｅｆ（ＧＮＤ）レベルにある。 In FIG. 17, the history before the time T3 is ignored in order to clarify the movement with respect to the noise charge which is a problem here (actually, the charge existing in the feedback capacitor Cf11 by the previous reading operation). The response to the noise charge appearing from the time T3 and the response to the signal charge that is input when the switch element SW (TFT) of the pixel PIX is turned on (time) After T6). Similarly to the point C in the circuit of FIG. 13, the point C is at the Vref (GND) level regardless of the on / off state of the reset switch MASW11.
該雑音電荷は、前述したようにデータ線ＤＬの時定数に従ってＣＳＡ１０１の出力に現れ（時間Ｔ３〜Ｔ４）、ＣＳＡ１０１の出力電圧は、ＬＰＦ１０７の時定数に従って徐々にＢ点に現れる（図の太破線）。これは、コンデンサＣ１１の抵抗Ｒ１１側電極に電荷が流入するということであり、コンデンサＣ１１のＭＡ１０２側電極には、等量で符号が反対の電荷がＭＡ１０２の演算増幅器ＯＡ１２から供給されるということである。
As described above, the noise charge appears at the output of the
リセットスイッチＭＡＳＷ１１がオンしている間は、コンデンサＣ１２に電荷が蓄積されることはないため、Ｄ点の電位は０Ｖのままであるが、リセットスイッチＭＡＳＷ１１がオフとなった後にコンデンサＣ１１の抵抗Ｒ１１側電極に供給される電荷に対しては、等量の電荷がＭＡ１０２のコンデンサＣ１２に現れるため、その電荷による電圧がＭＡ１０２の出力に雑音電圧として現れてしまう。即ち、リセットスイッチＭＡＳＷ１１がオフになった時点（時間Ｔ５）のＡ点とＢ点の差の電圧（図のΔＶａｂ）をＭＡ１０２の増幅率αで増幅した電圧が雑音電圧としてＭＡ１０２の出力に雑音電圧として現れることになる。これが、ＬＰＦ１０７を設けたことの副作用として新たに発生した雑音である。
While the reset switch MASW11 is on, no charge is accumulated in the capacitor C12, so the potential at the point D remains 0V. However, after the reset switch MASW11 is turned off, the resistance R11 of the capacitor C11 is maintained. Since an equal amount of charge appears in the capacitor C12 of the
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、Ｘ線画像センサ等においてローパスフィルタを備えることによる雑音低減効果を十分に得ることを実現することにある。 The present invention has been made in view of the above-described problems, and an object thereof is to realize a sufficient noise reduction effect by providing a low-pass filter in an X-ray image sensor or the like.
本発明に係る電荷検出回路は、電荷感応増幅器と、該電荷感応増幅器の出力電圧を増幅する電圧増幅器と、前記電荷感応増幅器と前記電圧増幅器との間に設けられる低域濾波回路とを備えた電荷検出回路において、前記課題を解決するために、前記電圧増幅器の初期化期間のうち前記電荷感応増幅器の初期化期間終了から前記電圧増幅器の初期化期間終了までの期間を前記低域濾波回路の出力電位による電流が前記電圧増幅器側に流入しなくなるまで維持するように初期化期間を制御する初期化期間制御手段を備えていることを特徴としている。 A charge detection circuit according to the present invention includes a charge-sensitive amplifier, a voltage amplifier that amplifies an output voltage of the charge-sensitive amplifier, and a low-pass filtering circuit provided between the charge-sensitive amplifier and the voltage amplifier. In the charge detection circuit, in order to solve the problem, a period from an end of the initialization period of the charge sensitive amplifier to an end of the initialization period of the voltage amplifier is set in the initialization period of the voltage amplifier. It is characterized by comprising initialization period control means for controlling the initialization period so that the current due to the output potential does not flow into the voltage amplifier side.
上記の構成では、電荷感応増幅器の初期化が終了したことにより、電荷感応増幅器に流入した電荷によって電荷感応増幅器の出力電位が上昇するのに応じて低域濾波回路の出力電位もその時定数で徐々に上昇するが、初期化期間制御手段によって、低域濾波回路の出力電位による電流が電圧増幅器側に流入しなくなるまで電圧増幅器の初期化が維持されるので、低域濾波回路による雑音電荷の影響がない状態で電荷感応増幅器の出力電圧を増幅することができる。これにより、電荷感応増幅器への入力電荷を正確に検出することができる。 In the above configuration, since the initialization of the charge sensitive amplifier is completed, the output potential of the low pass filter gradually increases with the time constant as the output potential of the charge sensitive amplifier rises due to the charge flowing into the charge sensitive amplifier. However, the initialization period control means maintains the initialization of the voltage amplifier until the current due to the output potential of the low-pass filter circuit does not flow into the voltage amplifier side, so the influence of the noise charge by the low-pass filter circuit It is possible to amplify the output voltage of the charge sensitive amplifier in a state where there is no signal. Thereby, it is possible to accurately detect the input charge to the charge sensitive amplifier.
前記電荷検出回路において、前記初期化期間は、前記低域濾波回路の時定数をτとしてｎτ（ｎ＝ln√（Ｃｐ／２ＣＤＬ），但し、Ｃｐは画像センサの画素容量，ＣＤＬは画素から電荷感応増幅器へデータを伝達するデータ線の容量）以上に設定されること、あるいは、前記初期化期間は、前記低域濾波回路の時定数をτとしてｍτ（ｍ＝ln（√（Ｃｐ／２ＣＤＬ））／３，但し、Ｃｐは画像センサの画素容量，ＣＤＬは画素から電荷感応増幅器へデータを伝達するデータ線の容量）以上に設定されることが好ましい。このように設定すれば、実施の形態において後述するように、画像センサの画素におけるスイッチ素子（ＴＦＴ）のオン抵抗による熱雑電荷を含んだ状態での信号電荷が電荷感応増幅器に読み出されることを前提として電圧増幅器の初期化期間が設定される。それゆえ、低域濾波回路の出力電位による電流が電圧増幅器側に流入しなくなることをより確実にすることができる。 In the charge detection circuit, during the initialization period, nτ (n = ln√ (Cp / 2CDL), where τ is the time constant of the low-pass filtering circuit, where Cp is the pixel capacitance of the image sensor and CDL is the charge from the pixel. It is set to be equal to or greater than the capacity of the data line that transmits data to the sensitive amplifier, or the initialization period is set to mτ (m = ln (√ (Cp / 2CDL)) where τ is the time constant of the low-pass filter circuit ) / 3, where Cp is set to a pixel capacity of the image sensor, and CDL is set to a capacity of a data line for transmitting data from the pixel to the charge sensitive amplifier. If set in this way, as will be described later in the embodiment, the signal charge in the state including the thermal charge due to the ON resistance of the switch element (TFT) in the pixel of the image sensor is read out to the charge sensitive amplifier. As a premise, the initialization period of the voltage amplifier is set. Therefore, it can be ensured that the current due to the output potential of the low-pass filter circuit does not flow into the voltage amplifier side.
また、本発明の他の電荷検出回路は、電荷感応増幅器と、該電荷感応増幅器の出力電圧を増幅する２段以上の増幅器からなる電圧増幅器と、前記電荷感応増幅器と前記電圧増幅器との間に設けられる低域濾波回路とを備えた電荷検出回路において、前記課題を解決するために、前記各増幅器の初期化期間が重複する期間を有し、初段の前記増幅器の初期化期間のうち前記電荷感応増幅器の初期化期間終了から前記初段の増幅器の初期化期間終了までの期間を前記低域濾波回路の出力電位による電流が前記電圧増幅器側に流入しなくなるまで維持し、且つ各段の前記増幅器の初期化期間が前段より順次終了するように各初期化期間を制御する初期化期間制御手段を備えていることを特徴としている。 Another charge detection circuit of the present invention includes a charge sensitive amplifier, a voltage amplifier including two or more amplifiers that amplify the output voltage of the charge sensitive amplifier, and the charge sensitive amplifier and the voltage amplifier. In the charge detection circuit including the low-pass filtering circuit provided, in order to solve the problem, the initialization period of each amplifier has a period overlapping, and the charge is included in the initialization period of the first-stage amplifier. The period from the end of the initialization period of the sensitive amplifier to the end of the initialization period of the first-stage amplifier is maintained until the current due to the output potential of the low-pass filter circuit does not flow into the voltage amplifier side, and the amplifiers at each stage The initialization period control means is provided for controlling each initialization period so that the initialization period is sequentially completed from the preceding stage.
この電荷検出回路でも、初期化期間制御手段によって、低域濾波回路の出力電位による電荷が電圧増幅器側に流入しなくなるまで電圧増幅器の初期化が維持されるので、低域濾波回路による雑音電荷の影響がない状態で電荷感応増幅器の出力電圧を増幅することができる。これにより、電荷感応増幅器への入力電荷を正確に検出することができる。また、電圧増幅器が複数段の増幅器により構成されるので、実施の形態で後述するように、大きい増幅率が必要である場合に、オフセットの影響を軽減することができる。さらに、順次初期化期間が終了することで、前段の増幅器のオフセット等を後段の増幅器に伝わらないようにすることができる。 Also in this charge detection circuit, the initialization of the voltage amplifier is maintained until the charge due to the output potential of the low-pass filter circuit does not flow into the voltage amplifier side by the initialization period control means. It is possible to amplify the output voltage of the charge sensitive amplifier without any influence. Thereby, it is possible to accurately detect the input charge to the charge sensitive amplifier. In addition, since the voltage amplifier is composed of a plurality of stages of amplifiers, the influence of offset can be reduced when a large amplification factor is required, as will be described later in the embodiment. Furthermore, by sequentially ending the initializing period, it is possible to prevent the offset of the previous stage amplifier from being transmitted to the subsequent stage amplifier.
前記電荷検出回路において、初段の前記増幅器の初期化期間は、前記低域濾波回路の時定数をτとしてｎτ以上に設定されていること、あるいは、初段の前記増幅器の初期化期間は、前記低域濾波回路の時定数をτとしてｍτ以上に設定されていることが好ましい。このように設定しても、前述のように、低域濾波回路による帯域制限（雑音低減）の効果のみを得ることができる。 In the charge detection circuit, the initialization period of the first-stage amplifier is set to nτ or more, where τ is the time constant of the low-pass filtering circuit, or the initialization period of the first-stage amplifier is the low It is preferable that the time constant of the bandpass circuit is set to mτ or more with τ. Even with this setting, as described above, only the effect of band limitation (noise reduction) by the low-pass filtering circuit can be obtained.
また、本発明の他の電荷検出回路は、電荷感応増幅器と、該電荷感応増幅器の出力電圧を増幅する複数段の増幅器からなる電圧増幅器と、前記電荷感応増幅器と前記電圧増幅器との間に設けられる低域濾波回路とを備えた電荷検出回路において、前記各増幅器の初期化期間が重複する期間を有し、最終段の前記増幅器の初期化期間のうち前記電荷感応増幅器の初期化期間終了から前記最終段の増幅器の初期化期間終了までの期間を前記低域濾波回路の出力電位による電流が前記電圧増幅器側に流入しなくなるまで維持し、且つ各段の前記増幅器の初期化期間が前段より順次終了するように各初期化期間を制御する初期化期間制御手段を備えていることを特徴としている。 Another charge detection circuit of the present invention is provided between a charge sensitive amplifier, a voltage amplifier comprising a plurality of amplifiers for amplifying the output voltage of the charge sensitive amplifier, and between the charge sensitive amplifier and the voltage amplifier. In the charge detection circuit including the low-pass filtering circuit, the initialization period of each amplifier has a period that overlaps, and the initialization period of the charge-sensitive amplifier in the initialization period of the amplifier in the final stage is from The period until the end of the initialization period of the final stage amplifier is maintained until the current due to the output potential of the low-pass filter circuit does not flow into the voltage amplifier side, and the initialization period of the amplifier of each stage is higher than that of the previous stage. An initialization period control means for controlling each initialization period so as to end sequentially is provided.
この電荷検出回路でも、初期化期間制御手段によって、低域濾波回路の出力電位による電流が電圧増幅器側に流入しなくなるまで電圧増幅器の初期化が維持されるので、低域濾波回路による雑音電荷の影響がない状態で電荷感応増幅器の出力電圧を増幅することができる。これにより、電荷感応増幅器への入力電荷を正確に検出することができる。また、電圧増幅器が複数段の増幅器により構成されるので、前記のように、大きい増幅率が必要である場合に、オフセットの影響を軽減することができる。さらに、順次初期化期間が終了することで、前段の増幅器のオフセット等を後段の増幅器に伝わらないようにすることができる。 Also in this charge detection circuit, the initialization of the voltage amplifier is maintained until the current due to the output potential of the low-pass filter circuit does not flow into the voltage amplifier side by the initialization period control means. It is possible to amplify the output voltage of the charge sensitive amplifier without any influence. Thereby, it is possible to accurately detect the input charge to the charge sensitive amplifier. Further, since the voltage amplifier is composed of a plurality of stages of amplifiers, the influence of offset can be reduced when a large amplification factor is required as described above. Furthermore, by sequentially ending the initializing period, it is possible to prevent the offset of the previous stage amplifier from being transmitted to the subsequent stage amplifier.
前記の電荷検出回路において、最終段の前記増幅器の初期化期間は、前記低域濾波回路の時定数をτとしてｎτ以上に設定されていること、あるいは、最終段の前記増幅器の初期化期間は、前記低域濾波回路の時定数をτとしてｍτ以上に設定されていることが好ましい。このように設定しても、前述のように、低域濾波回路による帯域制限（雑音低減）の効果のみを得ることができる。 In the charge detection circuit, the initialization period of the final stage amplifier is set to nτ or more, where τ is the time constant of the low-pass filtering circuit, or the initialization period of the final stage amplifier is The time constant of the low-pass filter circuit is preferably set to mτ or more with τ. Even with this setting, as described above, only the effect of band limitation (noise reduction) by the low-pass filtering circuit can be obtained.
本発明のさらに他の電荷検出回路は、前記課題を解決するために、第１帰還コンデンサおよび該第１帰還コンデンサの両電極間を短絡することで初期化する第１スイッチを有する容量帰還型の前記電荷感応増幅器と、第２帰還コンデンサおよび該第２帰還コンデンサの両電極間を短絡することで初期化する第２スイッチを有し、前記電荷感応増幅器の出力電圧を増幅する電圧増幅器と、前記電荷感応増幅器と前記電圧増幅器との間に設けられる低域濾波回路と、前記第１および第２が同時にオンする期間が存在し、前記第１スイッチが先にオフし、前記第１スイッチがオフした後に前記第２スイッチがオフし、且つ、前記第１スイッチがオフしてから前記第２スイッチがオフするまでの持続期間を、前記低域濾波回路の出力電位による電流が前記電圧増幅器側に流入しなくなるまでの期間以上となるように初期化期間を制御する初期化期間制御手段とを備えていることを特徴としている。 In order to solve the above-described problem, another charge detection circuit according to the present invention is a capacitive feedback type having a first switch that is initialized by short-circuiting between both electrodes of the first feedback capacitor and the first feedback capacitor. A voltage amplifier for amplifying an output voltage of the charge sensitive amplifier, the charge sensitive amplifier having a second feedback capacitor and a second switch that is initialized by short-circuiting both electrodes of the second feedback capacitor; There is a low-pass filtering circuit provided between the charge sensitive amplifier and the voltage amplifier, and there is a period in which the first and second are simultaneously turned on. The first switch is turned off first, and the first switch is turned off. After that, the second switch is turned off, and the duration from the time when the first switch is turned off until the time when the second switch is turned off is the current due to the output potential of the low-pass filter circuit. It is characterized in that it comprises an initialization period control means for controlling the initializing period, as serial become more period until no flow into the voltage amplifier side.
この電荷検出回路でも、初期化期間制御手段によって、電圧増幅器の初期化期間が低域濾波回路の出力電位による電流が電圧増幅器側に流入しなくなるまで維持されるので、低域濾波回路による雑音電荷の影響がない状態で電荷感応増幅器の出力電圧を増幅することができる。これにより、電荷感応増幅器への入力電荷を正確に検出することができる。 Also in this charge detection circuit, the initialization period control means maintains the initialization period of the voltage amplifier until the current due to the output potential of the low-pass filter circuit does not flow into the voltage amplifier side. It is possible to amplify the output voltage of the charge sensitive amplifier in a state where there is no influence of the above. Thereby, it is possible to accurately detect the input charge to the charge sensitive amplifier.
この電荷検出回路において、前記持続期間が、前記低域濾波回路の時定数をτとしてｎτ以上に設定されていること、あるいは、前記持続期間が前記低域濾波回路の時定数をτとしてｍτ以上に設定されていることが好ましい。このように設定することにより、低域濾波回路による帯域制限（雑音低減）の効果のみを得ることができる。 In this charge detection circuit, the duration is set to nτ or more, where τ is the time constant of the low-pass filtering circuit, or the duration is mτ or more where τ is the time constant of the low-pass filtering circuit. It is preferable that it is set to. By setting in this way, only the effect of band limitation (noise reduction) by the low-pass filtering circuit can be obtained.
本発明の画像センサは、行列状に配された複数の画素と、行方向の画素を選択するための複数の走査線と、選択された画素からの信号電荷を取り込む列方向の複数のデータ線と、取り込まれた信号電荷を電圧として読み取る読み取り回路とを備えた画像センサにおいて、前記読み取り回路が、前述のいずれか１つの電荷検出回路を信号電荷を検出するために備えていることを特徴としている。 The image sensor of the present invention includes a plurality of pixels arranged in a matrix, a plurality of scanning lines for selecting pixels in the row direction, and a plurality of data lines in the column direction for taking in signal charges from the selected pixels. And a reading circuit that reads the captured signal charge as a voltage, wherein the reading circuit includes any one of the charge detection circuits described above for detecting the signal charge. Yes.
上記の構成によれば、低域濾波回路による雑音電荷の影響をなくし、雑音低減効果のみを得ることができるので、画質品位の高い画像センサを提供することができる。 According to the above configuration, it is possible to eliminate the influence of noise charges by the low-pass filtering circuit and obtain only the noise reduction effect, and thus it is possible to provide an image sensor with high image quality.
以上のように、本発明に係る電荷検出回路は、電荷感応増幅器とその後段の電圧増幅器の間に低域濾波回路を設けて回路の帯域を制限して、電圧増幅器の出力に現れる雑音を低減させる電荷検出回路において、低域濾波回路による帯域制限による雑音低減効果を十分に発揮することができる。 As described above, in the charge detection circuit according to the present invention, a low-pass filtering circuit is provided between the charge-sensitive amplifier and the subsequent voltage amplifier to limit the circuit band, thereby reducing noise appearing at the output of the voltage amplifier. In the charge detection circuit, the noise reduction effect due to the band limitation by the low-pass filtering circuit can be sufficiently exhibited.
また、本発明の画像センサは、前記の電荷検出回路を備えることにより、特にＸ線センサにおいて、Ｘ線の照射量を下げても従来と同等の透視画像を得ることが可能になる。即ち、被写体の被爆線量を低減することが可能となる。 Further, the image sensor of the present invention is provided with the above-described charge detection circuit, so that a fluoroscopic image equivalent to the conventional one can be obtained even when the X-ray irradiation amount is lowered particularly in an X-ray sensor. That is, it is possible to reduce the exposure dose of the subject.
本発明の一実施形態について図１ないし図１１に基づいて説明すると以下の通りである。 An embodiment of the present invention will be described below with reference to FIGS.
図２は、２次元画像検出器としての平面型Ｘ線画像センサである画像センサ１の概略構成を示している。
FIG. 2 shows a schematic configuration of an
この画像センサ１は、２次元行列構造の画像検出器であり、ガラス基板２１の上に、光電変換層２２およびバイアス電極２３が形成されている構成である。光電変換層２２は、非晶質セレン（以下ａ−Ｓｅとする）などで形成されている。また、バイアス電極２３は、Ｘ線（電磁波）を透過する金属膜、例えば金の薄膜で形成されている。ガラス基板２１の光電変換層２２側の面には、行列状に配置された画素ＰＩＸ（ｉ，ｊ）…、行方向と平行に延びる走査線（行）ＧＬ（ｊ）…、および列方向と平行に延びるデータ線（列）ＤＬ（ｉ）…が形成されている。各画素ＰＩＸ（ｉ，ｊ）は、画素電極３３、蓄積コンデンサＣ（ｉ，ｊ），スイッチ素子ＳＷ（ｉ，ｊ）から構成されている。そして、各走査線ＧＬ（ｊ）は走査駆動回路（ゲートドライバ）３に接続されており、データ線ＤＬ（ｉ）は読み取り回路４に接続されている。
The
画素電極３３は、スイッチ素子ＳＷ（ｉ，ｊ）を介してデータ線ＤＬ（ｉ）に接続されている。また、スイッチ素子ＳＷ（ｉ，ｊ）のスイッチング動作は、走査駆動回路３から走査線ＧＬ（ｊ）を介して、走査電圧が印加されることにより行われる。従って、スイッチ素子ＳＷ（ｉ，ｊ）が、一般的に用いられるＴＦＴの場合、ＴＦＴのソースは画素電極３３に、ドレインはデータ線ＤＬ（ｉ）に、ゲートは走査線ＧＬ（ｊ）にそれぞれ接続されることになる。
The
尚、以下の構成では、スイッチ素子ＳＷ（ｉ，ｊ）としてＴＦＴが用いられているものとして説明する。 In the following configuration, it is assumed that a TFT is used as the switch element SW (i, j).
次に、画像センサ１の断面構造を図３に基づいて説明する。図３は、画素１におけるＡ−Ａ線矢視断面図である。
Next, the cross-sectional structure of the
画像センサ１には、ガラス基板２１の上に、補助電極３１、走査線ＧＬ、絶縁膜３２、画素電極３３、データ線ＤＬ、光電変換層２２およびバイアス電極２３が積層されている。このうち、補助電極３１は、絶縁膜３２を介して画素電極３３と対向する位置に設けられており、画素電極３３との間で蓄積コンデンサＣを構成している。この補助電極３１は、全画素ＰＩＸ…において共通の基準電圧（Ｖｒｅｆ）が印加されるように配線されている。また、バイアス電極２３は、画素電極３３に対して高電圧（例えば数千ボルト）を印加できるようになっている。
In the
このような画像センサ１において、Ｘ線光子Ｐがバイアス電極２３側から光電変換層２２に入射すると、光電変換層２２は、バイアス電極２３を透過したＸ線光子Ｐから電子と正孔との対を発生させる。ここで、バイアス電極２３に正の電圧が印加されているときは、上記正孔が画素電極３３側に移動する。一方、バイアス電極２３に負の電圧が印加されているときは、上記電子が画素電極３３側に移動する。これにより、上記正孔または電子は、Ｘ線光子Ｐの入射位置に対応する位置にある画素電極３３に達する。さらに、画素電極３３に達した上記正孔または電子は、正または負の電荷（以下、信号電荷とする）として蓄積コンデンサＣに保持される。なお、以下の説明では、特に断らない限り、バイアス電極には負の電圧が印加されているものとする。
In such an
ここで、走査駆動回路３が所定の一本の走査線ＧＬにハイレベルの電圧を出力するとすると、その走査線ＧＬに接続されている全ての画素ＰＩＸ…の各蓄積コンデンサＣ…に保持されている信号電荷が、各画素ＰＩＸ…に対応するそれぞれのデータ線ＤＬに流出する。さらに、データ線ＤＬに流出した信号電荷は、データ線ＤＬに接続された読み取り回路４によってその電荷量が読み取られる。このように、走査駆動回路３が各走査線ＧＬ…に順次ハイレベルの電圧を出力し、読み取り回路４が全ての画素電極３３に対応する信号電荷、即ちデジタル信号を読み取る。このようにして、１枚のデジタル画像データの読み取りが行われる。
Here, when the
次に、画像センサ１に用いられる読み取り回路４について図４に基づいて説明する。図３は、信号電荷がデジタルデータとして出力されるまでの１入力対応の読み取り回路４のブロック図である。
Next, the reading circuit 4 used in the
電荷検出回路としての読み取り回路４は、電荷感応増幅器（Charge Sensitive Amplifier，以下、ＣＳＡと称する）４１、ローパスフィルタ（以下、ＬＰＦと称する）４２、主増幅器（以下、ＭＡと称する）４３、サンプルホールド回路（以下、Ｓ／Ｈと称する）４４、マルチプレクサ４５、アナログデジタル変換器（Analog-to-Digital Converter，以下、ＡＤＣと称する）４６、およびラッチ回路（以下、ＬＣとする）４７がこの順で直列に接続される構成である。読み取り回路４は、多数集積されていて、ＬＳＩ（Large Scale Integrated Circuit，大規模集積回路）を構成している。
A reading circuit 4 as a charge detection circuit includes a charge sensitive amplifier (hereinafter referred to as CSA) 41, a low pass filter (hereinafter referred to as LPF) 42, a main amplifier (hereinafter referred to as MA) 43, a sample hold. A circuit (hereinafter referred to as S / H) 44, a
ここで、読み取り回路４の読み取り動作について説明する。まず、ＣＳＡ４１が、データ線ＤＬから入力された信号電荷を読み取り、電圧を出力する。ＣＳＡ４１から出力された電圧は、ＬＰＦ４２で帯域を制限されることで高周波の雑音成分が除去される。ＬＰＦ４２を経た電圧は、必要に応じてＭＡ４３で増幅され、Ｓ／Ｈ４４にて標本化（サンプリング）されると共にデータ電圧として保持される。保持されたデータ電圧は、マルチプレクサ４５を介してＡＤＣ４６に入力され、デジタル信号（デジタル画像データ）に変換される。変換されたデジタル信号は、ＬＣ４７にて保持される。
Here, the reading operation of the reading circuit 4 will be described. First, the
なお、マルチプレクサ４５は、１つのＡＤＣ４６に複数の入力端子を割り当てるために用いるものであり、読み取り回路４の本質的な要素ではない。したがって、例えば各入力端子に１対１で対応してＡＤＣ４６を構成する場合、マルチプレクサ４５は不要である。
The
次に、ＣＳＡ４１の基本的な構成について、図５の回路図に基づいて説明する。ＣＳＡ４１は、信号電荷の電荷量を電圧として読み出すための回路であり、演算増幅器ＯＡ１、帰還コンデンサＣｆ１、リセット（初期化）スイッチＣＳＡＳＷ１から構成される。
Next, the basic configuration of the
演算増幅器ＯＡ１の反転入力端子と出力端子とは帰還コンデンサＣｆ１を介して接続されており、負帰還回路を構成している。また、リセットスイッチＣＳＡＳＷ１は、帰還コンデンサＣｆ１と並列に接続されており、帰還コンデンサＣｆ１に蓄積された電荷を放電してリセット（初期化）する。さらに、演算増幅器ＯＡ１の非反転入力端子は基準電位Ｖｒｅｆ（ＧＮＤ）に保たれており、演算増幅器ＯＡ１の反転入力端子にデータ線ＤＬが接続されている。なお、ここでは基準電位ＶｒｅｆをＧＮＤ電位としているが、特にＧＮＤに限定されない。 The inverting input terminal and the output terminal of the operational amplifier OA1 are connected via a feedback capacitor Cf1 to constitute a negative feedback circuit. The reset switch CSASW1 is connected in parallel with the feedback capacitor Cf1, and discharges and resets (initializes) the electric charge accumulated in the feedback capacitor Cf1. Further, the non-inverting input terminal of the operational amplifier OA1 is kept at the reference potential Vref (GND), and the data line DL is connected to the inverting input terminal of the operational amplifier OA1. Although the reference potential Vref is set to the GND potential here, it is not particularly limited to the GND.
さらに、ＣＳＡ４１の読み取り動作を図６および図７に基づいて説明する。図６は１つの画素ＰＩＸ、データ線ＤＬおよびＣＳＡ４１についての等価回路図であり、図７は読み取り動作のタイミングチャートおよびＣＳＡ４１の出力電圧を表している。
Further, the reading operation of the
図６において、データ線ＤＬは、データ線容量ＣＤＬおよびデータ線抵抗ＲＤＬによって構成されている。また、走査線ＧＬに付与される走査信号Ｃ＿ＧＬは、図７で示すように、制御信号Ｃ＿ＣＳＡがローとなった以降にハイとなり、スイッチ素子ＳＷは、そのハイとなる期間にオンする。制御信号Ｃ＿ＣＳＡは、ＣＳＡ４１のリセットスイッチＣＳＡＳＷ１を制御するための信号である。リセットスイッチＣＳＡＳＷ１は、制御信号Ｃ＿ＣＳＡが図７に示すハイのときにオンとなり、これによりＣＳＡ４１を初期化する。
In FIG. 6, the data line DL is composed of a data line capacitance CDL and a data line resistance RDL. Further, as shown in FIG. 7, the scanning signal C_GL applied to the scanning line GL becomes high after the control signal C_CSA becomes low, and the switch element SW is turned on during the high period. The control signal C_CSA is a signal for controlling the reset switch CASSW1 of the
読み取り動作は、まずリセットスイッチＣＳＡＳＷ１がオンになることで開始される。これにより、それ以前の動作で帰還コンデンサＣｆ１に蓄積されていた電荷が放出され、ＣＳＡ４１の出力電位はＧＮＤとなる。したがって、ＣＳＡ４１は初期化された状態となる。
The reading operation is started when the reset switch CSASW1 is first turned on. As a result, the charge accumulated in the feedback capacitor Cf1 in the previous operation is released, and the output potential of the
この後、図７に示すように、走査駆動回路３から走査線ＧＬにハイレベルの走査信号Ｇ＿ＧＬが出力され、これによりスイッチ素子ＳＷがオンする。スイッチ素子ＳＷがオンすると、蓄積コンデンサＣに蓄積されていた信号電荷（−Ｑ）がデータ線ＤＬに流出する。そして、演算増幅器ＯＡ１は、データ線ＤＬに流出した信号電荷（−Ｑ）が帰還コンデンサＣｆ１の入力側の電極（演算増幅器ＯＡ１の反転入力端子と接続されている電極）に集まるよう作動する。その結果、帰還コンデンサＣｆ１の出力側の電極（演算増幅器ＯＡ１の出力と接続されている電極）には、等量で逆極性の電荷（＋Ｑ）が発生する。したがって、図７のＰ期間において、ＣＳＡ４１の出力には、信号電荷と等量で逆極性である＋Ｑを帰還コンデンサＣｆ１の容量値で除した電圧が現れる。ＣＳＡ４１は、このようにして信号電荷を読み取り、電圧として出力することができる。
Thereafter, as shown in FIG. 7, the
次に、ＬＰＦ４２およびＭＡ４３の詳細について説明する。図１は、ＣＳＡ４１、ＬＰＦ４２およびＭＡ４３の回路構成および接続関係を示している。
Next, details of the
ＬＰＦ４２は、直列接続される抵抗Ｒ１およびコンデンサＣ１によって構成されている。抵抗Ｒ１の入力端は、ＣＳＡ４１の演算増幅器ＯＡ１の出力端子に接続されている。コンデンサＣ１の出力端は、後述する演算増幅器ＯＡ２の反転入力端子に接続されている。このコンデンサＣ１は、ＭＡ４３における後述する第１増幅器ＭＡ１の入力容量を構成している。
The
電圧増幅器としてのＭＡ４３は、ＣＳＡ４１の出力電圧が小さい場合に、それ以降の回路が動作するのに十分な大きさの電圧範囲にまで信号電圧を増幅するために設けられている。このＭＡ４２は、第１増幅器ＭＡ１および第２増幅器ＭＡ２の２段の増幅器によって構成されている。
The
第１増幅器ＭＡ１は、演算増幅器ＯＡ２、コンデンサＣ１，Ｃ２およびリセットスイッチＭＡＳＷ１を備えた反転増幅器である。演算増幅器ＯＡ２の反転入力端子と出力端子との間には、コンデンサＣ２およびリセットスイッチＭＡＳＷ１が並列に接続されている。リセットスイッチＭＡＳＷ１は、制御信号Ｃ＿ＭＡ１がハイのときにオンとなり、コンデンサＣ２に蓄積された電荷を放電することにより第１増幅器ＭＡ１をリセット（初期化）する。また、演算増幅器ＯＡ２の非反転入力端子は基準電位Ｖｒｅｆ（ＧＮＤ）に保たれている。なお、ここでは基準電位ＶｒｅｆをＧＮＤ電位としているが、特にＧＮＤに限定されない。 The first amplifier MA1 is an inverting amplifier including an operational amplifier OA2, capacitors C1 and C2, and a reset switch MASW1. A capacitor C2 and a reset switch MASW1 are connected in parallel between the inverting input terminal and the output terminal of the operational amplifier OA2. The reset switch MASW1 is turned on when the control signal C_MA1 is high, and resets (initializes) the first amplifier MA1 by discharging the charge accumulated in the capacitor C2. The non-inverting input terminal of the operational amplifier OA2 is kept at the reference potential Vref (GND). Although the reference potential Vref is set to the GND potential here, it is not particularly limited to the GND.
一方、第２増幅器ＭＡ２は、演算増幅器ＯＡ３、コンデンサＣ３，Ｃ４およびリセットスイッチＭＡＳＷ２を備えた反転増幅器である。演算増幅器ＯＡ３の反転入力端子と出力端子との間には、コンデンサＣ４およびリセットスイッチＭＡＳＷ２が並列に接続されている。リセットスイッチＭＡＳＷ２は、制御信号Ｃ＿ＭＡ２がハイのときにオンとなり、コンデンサＣ４に蓄積された電荷を放電することにより第２増幅器ＭＡ２をリセット（初期化）する。また、演算増幅器ＯＡ３の反転入力端子はコンデンサＣ３を介して演算増幅器ＯＡ２の出力端子に接続され、演算増幅器ＯＡ３の非反転入力端子は基準電位Ｖｒｅｆ（ＧＮＤ）に保たれている。なお、ここでも基準電位ＶｒｅｆをＧＮＤ電位としているが、特にＧＮＤに限定されない。 On the other hand, the second amplifier MA2 is an inverting amplifier including an operational amplifier OA3, capacitors C3 and C4, and a reset switch MASW2. A capacitor C4 and a reset switch MASW2 are connected in parallel between the inverting input terminal and the output terminal of the operational amplifier OA3. The reset switch MASW2 is turned on when the control signal C_MA2 is high, and resets (initializes) the second amplifier MA2 by discharging the charge accumulated in the capacitor C4. The inverting input terminal of the operational amplifier OA3 is connected to the output terminal of the operational amplifier OA2 via the capacitor C3, and the non-inverting input terminal of the operational amplifier OA3 is kept at the reference potential Vref (GND). Note that the reference potential Vref is also set to the GND potential here, but is not particularly limited to the GND.
第１増幅器ＭＡ１の増幅率はＣ１／Ｃ２であり、第２増幅器ＭＡ２の増幅率はＣ３／Ｃ４であるので、両増幅器ＭＡ１，ＭＡ２を合わせた増幅率は（Ｃ１×Ｃ３）／（Ｃ２×Ｃ４）となる。 Since the amplification factor of the first amplifier MA1 is C1 / C2, and the amplification factor of the second amplifier MA2 is C3 / C4, the combined amplification factor of both amplifiers MA1 and MA2 is (C1 × C3) / (C2 × C4). )
なお、Ｅ点（演算増幅器ＯＡ３の反転入力端子）の電位はＣ点（演算増幅器ＯＡ２の反転入力端子）と同様に、第２増幅器ＭＡ２における演算増幅器ＯＡ３の仮想短絡の原理によって常にＶｒｅｆ（ＧＮＤ）レベルにある。 The potential at the point E (the inverting input terminal of the operational amplifier OA3) is always Vref (GND) according to the principle of the virtual short circuit of the operational amplifier OA3 in the second amplifier MA2, similarly to the point C (the inverting input terminal of the operational amplifier OA2). Is on the level.
また、制御信号Ｃ＿ＣＳＡ，Ｃ＿ＭＡ１，Ｃ＿ＭＡ２およびＳ／Ｈ４４に与えるための制御信号Ｃ＿ＳＨは、図５に示す制御回路５から供給される。この制御回路５は、走査駆動回路３を制御するための信号も出力する。
Further, the control signal C_SH to be supplied to the control signals C_CSA, C_MA1, C_MA2 and S /
ここで、上記のように構成される読み取り回路４の動作について説明する。 Here, the operation of the reading circuit 4 configured as described above will be described.
図８は、その動作を説明するための読み取り回路４の各部の動作を示したタイミングチャートであり、図９は、図８のタイミングチャートの要部を示すタイミングチャートである。また、図１０および図１１は、ＭＡ４３の動作をより詳しく示したタイミングチャートである。
FIG. 8 is a timing chart showing the operation of each part of the reading circuit 4 for explaining the operation, and FIG. 9 is a timing chart showing the main part of the timing chart of FIG. 10 and 11 are timing charts showing the operation of the
まず、読み取り回路４の信号読み取りからＳ／Ｈ４４によるサンプル・ホールドまでの概略動作について説明する。
First, the general operation from the signal reading of the reading circuit 4 to the sample and hold by the S /
図８に示すように、まず、ＣＳＡ４１のリセットスイッチＣＳＡＳＷ１よびＭＡ４３のリセットスイッチＭＡＳＷ１，ＭＡＳＷ２が同時にオンした後、ＣＳＡ４１のリセットスイッチＣＳＡＳＷ１を先にオフして、次にＭＡ４３のリセットスイッチＭＡＳＷ１，ＭＡＳＷ２をオフする（期間Ｐ１）。これで、ＣＳＡ４１とＭＡ４３とが共に初期化される。その後、ＣＳＡ４１は、走査信号Ｃ＿ＧＬがハイレベルである期間に、その走査信号Ｃ＿ＧＬが付与された走査線ＧＬに接続されている全ての画素ＰＩＸ…の各蓄積コンデンサＣ…からデータ線ＤＬに流出して入力される信号電荷をその電荷量に応じた電位として読み取り（期間Ｐ２）、信号電圧を出力する（期間Ｐ３）。さらに、この信号電圧は、ＬＰＦ４２を経た後、ＭＡ４３により増幅される。そして、Ｓ／Ｈ４４の制御信号Ｃ＿ＳＨがハイ出力の期間（期間Ｐ４）に、ＭＡ４３の出力した信号電圧がＳ／Ｈ回路４４により標本化され、次に制御信号Ｃ＿ＳＨがハイレベルの出力になるまで保持され、出力され続ける。
As shown in FIG. 8, first, after the reset switch CSASW1 of CSA41 and the reset switches MASW1 and MASW2 of MA43 are simultaneously turned on, the reset switch CSASW1 of CSA41 is turned off first, and then the reset switches MASW1 and MASW2 of MA43 are turned on. Turn off (period P1). Thus, both
なお、図８の期間Ｔｓは読み出し動作の１周期である。また、図１において、Ｓ／Ｈ４４の回路そのものは、本発明とは直接には関係しないため、詳細については記載せずブロックで表している。
Note that the period Ts in FIG. 8 is one cycle of the read operation. In FIG. 1, the S /
図９において、時間Ｔ３以前の履歴について、図１６と同じであるので、図１７と同様にその説明を省略する。リセットスイッチＣＳＡＳＷ１がオフとなった瞬間（時間Ｔ３）、データ線ＤＬの容量ＣＤＬに現れた電荷がＣＳＡ４１の帰還容量Ｃｆ１に移動するので、ＣＳＡ４１の出力電圧が瞬時に上昇し、電圧ΔＶがＡ点（ＣＳＡ４１の出力端）に現れる（時間Ｔ３〜Ｔ４）。一方、Ｂ点（抵抗Ｒ１とコンデンサＣ１との接続点）の電位は、Ａ点の電位が上昇を開始した時間Ｔ３からＬＰＦ４２の時定数によって徐々に（Ａ点の電位より緩やかに）上昇する。
In FIG. 9, the history before time T3 is the same as in FIG. 16, and thus the description thereof is omitted as in FIG. At the moment when the reset switch CASSW1 is turned off (time T3), the charge appearing on the capacitor CDL of the data line DL moves to the feedback capacitor Cf1 of the CSA41, so that the output voltage of the CSA41 instantaneously rises and the voltage ΔV becomes point A It appears at (output terminal of CSA 41) (time T3 to T4). On the other hand, the potential at the point B (the connection point between the resistor R1 and the capacitor C1) gradually increases (slower than the potential at the point A) from the time T3 when the potential at the point A starts to increase by the time constant of the
尚、図８において、ＣＳＡ出力電圧（Ａ点）にこの電圧ΔＶが現れることについてはその記載を省略している。 In FIG. 8, the description of the appearance of this voltage ΔV at the CSA output voltage (point A) is omitted.
リセットスイッチＭＡＳＷ１は、Ｂ点の電位がＡ点の電位に十分近づいてから（時間Ｔ５以降に）オフするように制御される。つまり、リセットスイッチＭＡＳＷ１がオンしている第１増幅器ＭＡ１の初期化期間において、リセットスイッチＣＳＡＳＷ１のオフ、即ちＣＳＡ４１の初期化期間の終了（時間Ｔ３）からＬＰＦ４２の出力電位による電流がＭＡ４３に流入しなくなるまで（時間Ｔ５）の期間（持続期間）がＬＰＦ４２の時定数よりも十分に長くなるように設定される。制御回路５は、このように制御するための制御信号Ｃ＿ＭＡ１を出力する。時間Ｔ５では、コンデンサＣ１にまだ電荷が残存しているので、その電荷は雑音電荷となる。しかしながら、その残存電荷が微量であるため、その後にコンデンサＣ１に流入する信号電荷を正確に検出することが可能となる。
The reset switch MASW1 is controlled so as to turn off after the potential at the point B is sufficiently close to the potential at the point A (after time T5). That is, during the initialization period of the first amplifier MA1 in which the reset switch MASW1 is on, the current due to the output potential of the
これは、ＭＡ４３が３段以上の増幅器からなる構成でも、初段の増幅器の初期化期間を第１増幅器ＭＡ１の初期化期間と同様に設定すれば、同様に可能となる。しかも、ＭＡ４３を複数段の増幅器で構成することにより、大きい増幅率が必要である場合に、オフセットの影響を軽減することができる。さらに、順次初期化期間が終了することで、前段の増幅器のオフセット等を後段の増幅器に伝わらないようにすることができる。
This is possible even if the
本実施形態の読み取り回路４では、さらに、図１０に示すように、ＬＰＦ４２の直後の第１増幅器ＭＡ１の初期化期間を図９に示すのと同様に定め、第２増幅器ＭＡ２のリセットスイッチＭＡＳＷ２は、リセットスイッチＭＡＳＷ１がオフした後にオフされるように制御される。つまり、制御回路５は、このように制御するために、制御信号Ｃ＿ＭＡ１をローレベルに変化させた後に遅れて制御信号Ｃ＿ＭＡ２をローレベルに変化させる。
In the reading circuit 4 of the present embodiment, as shown in FIG. 10, the initialization period of the first amplifier MA1 immediately after the
１段目の第１増幅器ＭＡ１に対して図９に示す制御を行うことにより、前記のように信号電荷による出力がＤ点に正確に現れており、２段目の第２増幅器ＭＡ２では第１増幅器ＭＡ１の出力を増幅するだけである。従って、第２増幅器ＭＡ２の出力であるＦ点には信号電荷のみによる電位が現れることになり、信号電荷を正確に検出することが可能となる。これは、ＭＡ４３が３段以上の増幅器からなる構成でも、最終段の増幅器の初期化期間を第２増幅器ＭＡ２の初期化期間と同様に最も長くなるように設定すれば、同様に可能となる。
By performing the control shown in FIG. 9 for the first amplifier MA1 in the first stage, the output due to the signal charge appears accurately at point D as described above, and the first amplifier MA2 in the second stage has the first output. It only amplifies the output of the amplifier MA1. Therefore, a potential due to only the signal charge appears at the point F which is the output of the second amplifier MA2, and the signal charge can be accurately detected. This is possible even if the
尚、上記の説明では、リセットスイッチＭＡＳＷ１がオフした後、Ｂ点の電位がＡ点の電位に十分近づいてからスイッチ素子ＳＷ（ＴＦＴ）がオンしてデータ電荷が入ってくるものとしたが、時間Ｔ２でコンデンサＣ１に残っている電荷と、その後に入ってくるデータ電荷は、線形の独立事象として働くので、スイッチ素子ＳＷをオンするタイミングは、時間Ｔ２より後であればどの時点でも構わないことはいうまでもない。 In the above description, after the reset switch MASW1 is turned off, the switch element SW (TFT) is turned on after the potential at the point B is sufficiently close to the potential at the point A. Since the charge remaining in the capacitor C1 at time T2 and the data charge that enters thereafter act as a linear independent event, the switch element SW may be turned on at any time after time T2. Needless to say.
あるいは、図１１に示すように、Ｂ点の電位がＡ点の電位に十分近づいていない時点でリセットスイッチＭＡＳＷ１がオフするように第１増幅器ＭＡ１の初期化期間を短く設定し、リセットスイッチＭＡＳＷ２が、Ｂ点の電位がＡ点の電位に十分近づいてから（時間Ｔ６以降に）オフするように第２増幅器ＭＡ２の初期化期間を十分に長く設定してもよい。つまり、リセットスイッチＭＡＳＷ２がオンしている第２増幅器ＭＡ２の初期化期間において、ＣＳＡ４１の初期化期間の終了（時間Ｔ３）からＬＰＦ４２の出力電位による電流がＭＡ４３に流入しなくなるまで（時間Ｔ５）の期間（持続期間）がＬＰＦ４２の時定数よりも十分に長くなるように設定される。制御回路５は、このような設定を実現するように制御信号Ｃ＿ＭＡ１，Ｃ＿ＭＡ２を出力する。このような設定により、時間Ｔ５ａでＢ点の電位がＡ点の電位に十分には近づいていないために、Ｔ５〜Ｔ６期間においてコンデンサＣ１に移動する電荷は第１増幅器ＭＡ１に出力電圧をもたらす。しかし、リセットスイッチＭＡＳＷ２がオンのままであるので、第２増幅器ＭＡ２には出力として現れない。そして、Ｂ点が十分にＡ点の電圧に近づいた後の時間Ｔ６で第２増幅器ＭＡ２がオフとなるので、第２増幅器ＭＡ２の出力には、時間Ｔ６以後にＣＳＡ４１に入力される電荷による電圧のみが現れることになり、正確に信号電荷を検出することが可能となる。
Alternatively, as shown in FIG. 11, the initialization period of the first amplifier MA1 is set short so that the reset switch MASW1 is turned off when the potential at the point B is not sufficiently close to the potential at the point A, and the reset switch MASW2 The initialization period of the second amplifier MA2 may be set sufficiently long so that it turns off after the potential at the point B is sufficiently close to the potential at the point A (after time T6). That is, in the initialization period of the second amplifier MA2 in which the reset switch MASW2 is on, the current from the output potential of the
それによって、特にＸ線センサにおいては、Ｘ線の照射量を下げても従来と同等の透視画像を得ることが可能になる。即ち、被写体の被爆線量を低減することが可能となる。 As a result, particularly in the case of an X-ray sensor, it is possible to obtain a fluoroscopic image equivalent to the conventional one even if the X-ray dose is reduced. That is, it is possible to reduce the exposure dose of the subject.
以上のように、本実施の形態では、ＬＰＦ４２の直後に設けられたＭＡ４３の初期化期間を、ＬＰＦ４２の時定数に対して十分に長く取るようにしている。これにより、ＣＳＡ４１とその後段のＭＡ４３との間にＬＰＦ４２を設けて回路の帯域を制限して、ＭＡ４３の出力に現れる雑音を低減する構造の信号検出回路において、ＬＰＦ４２による帯域制限による雑音低減効果を十分に発揮させることができる。
As described above, in the present embodiment, the initialization period of the
次に、Ｂ点の電位がＡ点の電位に十分近づくということの定量的な条件を考える。 Next, the quantitative condition that the potential at the point B is sufficiently close to the potential at the point A will be considered.
図６の等価回路を図７のタイミングで駆動したとき、不可避的に発生する雑音としては、さらにＴＦＴからなるスイッチ素子ＳＷのオン抵抗による熱雑音が挙げられる。即ち、スイッチ素子がオンとなって画素電極に充電されている信号電荷が読み出されているとき、信号電荷による電圧にスイッチ素子ＳＷのオン抵抗による熱雑音が加わっている。これにより、スイッチ素子ＳＷがオフとなった瞬間の雑音電圧による電荷が信号電荷に重畳されてＣＳＡ４１に読み出されることになる。この雑音電圧による電荷Ｑoff(cp)の大きさは、前述の式（１）と同様にして、画素容量をＣｐとすれば、次式のように得られる。
When the equivalent circuit of FIG. 6 is driven at the timing of FIG. 7, noise inevitably generated includes thermal noise due to the on-resistance of the switch element SW made of TFT. That is, when the switch element is turned on and the signal charge charged in the pixel electrode is read, thermal noise due to the on-resistance of the switch element SW is added to the voltage due to the signal charge. As a result, the charge due to the noise voltage at the moment when the switch element SW is turned off is superimposed on the signal charge and read out to the
ところで、スイッチ素子ＳＷがオフとなった瞬間に画素容量Ｃｐに現れている雑音電圧は、Ｃｐに固定され、スイッチ素子ＳＷがオフの期間保存されて雑音電荷となる。即ち、Ｘ線照射による信号電荷は、この雑音電荷に重畳されて画素電極に現れる。この状態で信号が読み出されるとき、その読み出し時のスイッチ素子ＳＷのオン抵抗による雑音電荷と、一つ前の読み出し時に画素電極に固定された雑音電荷の両方が存在していることになる。従って、スイッチ素子ＳＷのオン抵抗による雑音電荷Ｑon(cp)は式（３）の二乗和平方根である次式によって表される。 By the way, the noise voltage appearing in the pixel capacitor Cp at the moment when the switch element SW is turned off is fixed to Cp, and is stored while the switch element SW is turned off to become noise charges. That is, the signal charge due to X-ray irradiation is superimposed on the noise charge and appears on the pixel electrode. When a signal is read out in this state, both noise charges due to the ON resistance of the switch element SW at the time of reading and noise charges fixed to the pixel electrode at the previous reading are present. Accordingly, the noise charge Qon (cp) due to the on-resistance of the switch element SW is expressed by the following equation which is the square sum square root of the equation (3).
このように、スイッチ素子ＳＷをオンとして読み出される電荷には、この大きさの雑音電荷Ｑon(cp)が不可避的に混入しているのである。従って、Ｂ点がＡ点に近づき切らなかったことによって出力に現れる電荷量が式（４）で表される値よりも十分に小さければ、上記の駆動が雑音を増加させることは実質的にはないということになる。 In this way, the noise charge Qon (cp) of this magnitude is inevitably mixed in the charge read with the switch element SW turned on. Accordingly, if the amount of charge appearing at the output due to the point B not approaching the point A is sufficiently smaller than the value expressed by the equation (4), the above drive substantially increases the noise. It will not be.
図１７に示す従来技術の動作では、時間Ｔ６にて、例えばＢ点の電位がＡ点の電位に９５％まで近づいているとすると、近づき切らなかったことによって出力に現れる電荷量は残りの５％の電圧に対する電荷量であるので、この場合はＱoff ×０．０５の値となる。この電荷量が、式（４）の雑音電荷Ｑon(cp)より十分に小さければ、上記の駆動によって雑音が増加することは実質的にないということになる。 In the operation of the prior art shown in FIG. 17, if, for example, the potential at the point B approaches 95% of the potential at the point A at time T6, the remaining amount of electric charge that appears in the output is 5%. In this case, the value is Qoff × 0.05. If this amount of charge is sufficiently smaller than the noise charge Qon (cp) of the equation (4), it means that the noise is not substantially increased by the above driving.
上記の２種類の雑音には相関関係が存在しないので、それらの和は２乗和平方根で表される。従って、上記の電荷量が式（４）の値の１／２以下であれば、後述するように十分に小さいと見なして差し支えない。 Since there is no correlation between the above two types of noise, their sum is expressed as a square sum square root. Therefore, if the charge amount is equal to or less than ½ of the value of the equation (4), it can be regarded as sufficiently small as will be described later.
上記の例では、Ｑoff ×０．０５≦（１／２）×Ｑon(cp)を満たせばよいことが分かる。上記の０．０５をｘで表せば下記の一般式が得られる。
Ｑoff ×ｘ≦（１／２）×Ｑon(cp)
この式は、ｘ≦（１／２）×Ｑon(cp)／Ｑoff と表されるので、Ｔ３〜Ｔ５期間のＬＰＦ４２の時定数τに対するｘの比をγとするとｅｘｐ（−γ）＝ｘであることから、次式が得られる。
γ≧ｌｎ（Ｑon(cp)／２×Ｑoff ）
そして、この式に式（２）および式（４）を当てはめると、次式が得られる。
In the above example, it is understood that Qoff × 0.05 ≦ (1/2) × Qon (cp) should be satisfied. If the above 0.05 is represented by x, the following general formula can be obtained.
Qoff × x ≦ (1/2) × Qon (cp)
Since this equation is expressed as x ≦ (1/2) × Qon (cp) / Qoff, if the ratio of x to the time constant τ of the
γ ≧ ln (Qon (cp) / 2 × Qoff)
Then, when the formulas (2) and (4) are applied to this formula, the following formula is obtained.
式（５）において、例えば、Ｃｐ＝１ｐＦ、ＣＤＬ＝３３ｐＦであるとすると、γ≧２．１となる。 In Expression (5), for example, if Cp = 1 pF and CDL = 33 pF, γ ≧ 2.1.
ところで、互いに無相関の雑音ｖ１と雑音ｖ２との和は、２乗和平方根√（ｖ１２＋ｖ２２）となるので、仮にｖ２＝（１／２）ｖ１であれば、１．１２ｖ１となる。
これが「十分小さい」として一般に１／２が目安とされる根拠であるが、逆に言えば１／２であれば、まだ１．１２倍に雑音が大きくなってしまうということを示している。仮に１／３であれば１．０４倍、１／４であれば１．０３倍、１／５であれば１．０２倍となる。
By the way, since the sum of the uncorrelated noise v1 and noise v2 is the square sum square root √ (v1 2 + v2 2 ), if v2 = (1/2) v1, it is 1.12v1.
This is the reason why ½ is generally used as a criterion for “small enough”, but conversely, ½ indicates that the noise is still 1.12 times larger. If 1/3, it is 1.04 times, 1/4 is 1.03 times, and 1/5 is 1.02 times.
これにより、１／Ｎにおいて、Ｎ＝３以上になっても雑音の低減効果は小さくなることが分かる。そのため、一周期の時間の中で可能である限り、「十分小さい」として１／３とすることがより望ましいことが分かる。従って、この場合は、上記と同様に次式を満たせば良いことになる。 As a result, it can be seen that the noise reduction effect becomes small even when N = 3 or more at 1 / N. Therefore, as long as it is possible within the time of one cycle, it is understood that it is more desirable to set it as 1/3 as “small enough”. Therefore, in this case, the following equation should be satisfied in the same manner as described above.
式（６）によれば、ＣＰ＝１ｐＦ、ＣＤＬ＝３３ｐＦの場合、γ≧２．５となる。 According to Equation (6), when CP = 1 pF and CDL = 33 pF, γ ≧ 2.5.
尚、以上の説明において、容量ＣＤＬは、データ線ＤＬの容量としているが、実際にはデータ線ＤＬの容量ＣＤＬに加えて、ＣＳＡ４１の回路の入力容量等、容量ＣＤＬと並列に存在するその他の容量も加えた値とすることが望ましい。
In the above description, the capacity CDL is the capacity of the data line DL, but actually, in addition to the capacity CDL of the data line DL, other input capacity such as the input capacity of the circuit of the
本発明の電荷検出回路は、電荷感応増幅器と電圧増幅器との間に帯域制限のための低域濾波回路を設けた構成において、電圧増幅器の初期化期間を電荷感応増幅器の初期化期間が終了してから、低域濾波回路の出力電圧が電荷感応増幅器の出力電位に十分近づくまで維持することによって、雑音電荷による影響を受けることなく、正確に信号電荷を検出することができるので、Ｘ線画像センサなどに好適に適用できる。 In the charge detection circuit of the present invention, in the configuration in which the low-pass filter circuit for band limitation is provided between the charge sensitive amplifier and the voltage amplifier, the initialization period of the charge sensitive amplifier is completed during the initialization period of the voltage amplifier. After that, by maintaining the output voltage of the low-pass filter circuit until it sufficiently approaches the output potential of the charge-sensitive amplifier, the signal charge can be accurately detected without being affected by the noise charge. It can be suitably applied to sensors and the like.
１ 画像センサ
３ 走査駆動回路
４ 読み取り回路（電荷検出回路）
５ 制御回路（初期化期間制御手段）
４１ 電荷感応増幅器
４２ 低域濾過回路
４３ 主増幅器（電圧増幅器）
Ｃ２，Ｃ４ コンデンサ（第２帰還コンデンサ）
ＣＤＬ 容量
Ｃｆ１ コンデンサ（第１帰還コンデンサ）
ＣＳＡＳＷ１ リセットスイッチ（第１スイッチ）
ＤＬ データ線
ＭＡ１ 第１増幅器
ＭＡ２ 第２増幅器
ＭＡＳＷ１ リセットスイッチ（第２スイッチ）
ＭＡＳＷ２ リセットスイッチ（第２スイッチ）
ＰＩＸ 画素
Ｒ１ 抵抗
1
5 Control circuit (initialization period control means)
41 Charge-
C2, C4 capacitors (second feedback capacitors)
CDL capacitance Cf1 capacitor (first feedback capacitor)
CSASW1 reset switch (first switch)
DL data line MA1 first amplifier MA2 second amplifier MASW1 reset switch (second switch)
MASW2 reset switch (second switch)
PIX pixel R1 resistance
Claims (13)
前記電圧増幅器の初期化期間のうち前記電荷感応増幅器の初期化期間終了から前記電圧増幅器の初期化期間終了までの期間を前記低域濾波回路の出力電位による電流が前記電圧増幅器側に流入しなくなるまで維持するように初期化期間を制御する初期化期間制御手段を備えていることを特徴とする電荷検出回路。 In a charge detection circuit comprising a charge sensitive amplifier, a voltage amplifier that amplifies the output voltage of the charge sensitive amplifier, and a low-pass filtering circuit provided between the charge sensitive amplifier and the voltage amplifier,
The current due to the output potential of the low-pass filter circuit does not flow into the voltage amplifier during the period from the end of the initialization period of the charge sensitive amplifier to the end of the initialization period of the voltage amplifier in the initialization period of the voltage amplifier. A charge detection circuit comprising: an initialization period control means for controlling the initialization period so as to maintain up to
前記各増幅器の初期化期間が重複する期間を有し、初段の前記増幅器の初期化期間のうち前記電荷感応増幅器の初期化期間終了から前記初段の増幅器の初期化期間終了までの期間を前記低域濾波回路の出力電位による電流が前記電圧増幅器側に流入しなくなるまで維持し、且つ各段の前記増幅器の初期化期間が前段より順次終了するように各初期化期間を制御する初期化期間制御手段を備えていることを特徴とする電荷検出回路。 Charge detection comprising a charge sensitive amplifier, a voltage amplifier comprising two or more amplifiers for amplifying the output voltage of the charge sensitive amplifier, and a low-pass filtering circuit provided between the charge sensitive amplifier and the voltage amplifier In the circuit
The initialization period of each amplifier has an overlapping period, and the period from the end of the initialization period of the charge-sensitive amplifier to the end of the initialization period of the first stage amplifier among the initialization period of the first stage amplifier is the low Initialization period control for controlling each initialization period so that the current due to the output potential of the filtering circuit does not flow into the voltage amplifier side and the initialization period of the amplifier at each stage is sequentially terminated from the previous stage. A charge detection circuit comprising means.
前記各増幅器の初期化期間が重複する期間を有し、最終段の前記増幅器の初期化期間のうち前記電荷感応増幅器の初期化期間終了から前記最終段の増幅器の初期化期間終了までの期間を前記低域濾波回路の出力電位による電流が前記電圧増幅器側に流入しなくなるまで維持し、且つ各段の前記増幅器の初期化期間が前段より順次終了するように各初期化期間を制御する初期化期間制御手段を備えていることを特徴とする電荷検出回路。 Charge detection comprising a charge sensitive amplifier, a voltage amplifier comprising two or more amplifiers for amplifying the output voltage of the charge sensitive amplifier, and a low-pass filtering circuit provided between the charge sensitive amplifier and the voltage amplifier In the circuit
The initialization period of each amplifier has a period that overlaps, and the period from the end of the initialization period of the charge-sensitive amplifier to the end of the initialization period of the final stage amplifier among the initialization period of the final stage amplifier Initialization for controlling each initialization period so that the current due to the output potential of the low-pass filter circuit does not flow into the voltage amplifier side and the initialization period of the amplifier at each stage is sequentially terminated from the previous stage. A charge detection circuit comprising period control means.
第２帰還コンデンサおよび該第２帰還コンデンサの両電極間を短絡することで初期化する第２スイッチを有し、前記電荷感応増幅器の出力電圧を増幅する電圧増幅器と、
前記電荷感応増幅器と前記電圧増幅器との間に設けられる低域濾波回路と、
前記第１および第２が同時にオンする期間が存在し、前記第１スイッチが先にオフし、前記第１スイッチがオフした後に前記第２スイッチがオフし、且つ、前記第１スイッチがオフしてから前記第２スイッチがオフするまでの持続期間を、前記低域濾波回路の出力電位による電流が前記電圧増幅器側に流入しなくなるまでの期間以上となるように初期化期間を制御する初期化期間制御手段とを備えていることを特徴とする電荷検出回路。 A capacitive feedback type charge sensitive amplifier having a first feedback capacitor and a first switch that is initialized by short-circuiting both electrodes of the first feedback capacitor;
A voltage amplifier for amplifying the output voltage of the charge-sensitive amplifier, the second switch being initialized by short-circuiting between both electrodes of the second feedback capacitor and the second feedback capacitor;
A low-pass filtering circuit provided between the charge-sensitive amplifier and the voltage amplifier;
There is a period in which the first and second are simultaneously turned on, the first switch is turned off first, the second switch is turned off after the first switch is turned off, and the first switch is turned off. The initialization period is controlled so that the duration from when the second switch is turned off to the time until the current due to the output potential of the low-pass filtering circuit does not flow into the voltage amplifier is longer A charge detection circuit comprising period control means.
前記読み取り回路は、請求項１ないし１２のいずれか１項の電荷検出回路を信号電荷を検出するために備えていることを特徴とする画像センサ。 A plurality of pixels arranged in a matrix, a plurality of scanning lines for selecting pixels in the row direction, a plurality of data lines in the column direction for capturing signal charges from the selected pixels, and the captured signal charges In an image sensor including a reading circuit that reads a voltage as a voltage,
An image sensor comprising the charge detection circuit according to any one of claims 1 to 12 for detecting a signal charge.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004260281A JP4343068B2 (en) | 2004-09-07 | 2004-09-07 | Charge detection circuit and image sensor including the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004260281A JP4343068B2 (en) | 2004-09-07 | 2004-09-07 | Charge detection circuit and image sensor including the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006078235A true JP2006078235A (en) | 2006-03-23 |
| JP4343068B2 JP4343068B2 (en) | 2009-10-14 |
Family
ID=36157831
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004260281A Expired - Fee Related JP4343068B2 (en) | 2004-09-07 | 2004-09-07 | Charge detection circuit and image sensor including the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4343068B2 (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007273030A (en) * | 2006-03-31 | 2007-10-18 | Toshiba Samsung Storage Technology Corp | Device and method for generating random number data in optical disk device |
| KR101077408B1 (en) | 2010-02-05 | 2011-10-26 | 서강대학교산학협력단 | CMOS Image Sensor |
| JP2012510148A (en) * | 2008-11-24 | 2012-04-26 | セーエスウーエム、サントル、スイス、デレクトロニック、エ、ド、ミクロテクニック、ソシエテ、アノニム、ルシェルシュ、エ、デブロプマン | Charge pulse detection circuit |
| CN104155676A (en) * | 2014-08-28 | 2014-11-19 | 张小亚 | Detector for detecting environmental radioactive contamination |
| US9086494B2 (en) | 2011-09-23 | 2015-07-21 | Samsung Electronics Co., Ltd. | Image sensor and X-ray image sensing module including the same |
| US9160939B2 (en) | 2013-09-24 | 2015-10-13 | Kabushiki Kaisha Toshiba | Signal processing device and signal processing method |
| US9945962B2 (en) | 2014-03-20 | 2018-04-17 | Kabushiki Kaisha Toshiba | Signal processor and radiation detection device |
-
2004
- 2004-09-07 JP JP2004260281A patent/JP4343068B2/en not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007273030A (en) * | 2006-03-31 | 2007-10-18 | Toshiba Samsung Storage Technology Corp | Device and method for generating random number data in optical disk device |
| JP2012510148A (en) * | 2008-11-24 | 2012-04-26 | セーエスウーエム、サントル、スイス、デレクトロニック、エ、ド、ミクロテクニック、ソシエテ、アノニム、ルシェルシュ、エ、デブロプマン | Charge pulse detection circuit |
| US8760147B2 (en) | 2008-11-24 | 2014-06-24 | Csem Centre Suisse D'electronique Et De Microtechnique Sa—Recherche Et Developpement | Charge pulse detecting circuit |
| KR101077408B1 (en) | 2010-02-05 | 2011-10-26 | 서강대학교산학협력단 | CMOS Image Sensor |
| US9086494B2 (en) | 2011-09-23 | 2015-07-21 | Samsung Electronics Co., Ltd. | Image sensor and X-ray image sensing module including the same |
| US9160939B2 (en) | 2013-09-24 | 2015-10-13 | Kabushiki Kaisha Toshiba | Signal processing device and signal processing method |
| US9945962B2 (en) | 2014-03-20 | 2018-04-17 | Kabushiki Kaisha Toshiba | Signal processor and radiation detection device |
| CN104155676A (en) * | 2014-08-28 | 2014-11-19 | 张小亚 | Detector for detecting environmental radioactive contamination |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4343068B2 (en) | 2009-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1582054B1 (en) | Cmos active pixel with hard and soft reset | |
| EP2773104B1 (en) | Radiation imaging apparatus and radiation imaging system | |
| JP4288346B2 (en) | Imaging device and pixel circuit | |
| JP2008517541A (en) | High gain digital image system | |
| CN110099229B (en) | Image pickup apparatus | |
| CA2535490A1 (en) | Multi-mode digital imaging apparatus and system | |
| JP2005176297A (en) | Radiation imaging apparatus and method, and radiation imaging system | |
| WO2011033760A1 (en) | Imaging apparatus, imaging system, method of controlling the apparatus and the system, and program | |
| US20140022426A1 (en) | Image pickup unit, method of driving image pickup unit, and image pickup display system | |
| EP3764637B1 (en) | Image sensor and imaging system comprising the same | |
| KR101074551B1 (en) | Photo detecting apparatus | |
| JP2014216794A (en) | Radiation imaging device and radiation inspection device | |
| JP3942793B2 (en) | Charge detection circuit | |
| JP4343068B2 (en) | Charge detection circuit and image sensor including the same | |
| EP1712073A1 (en) | Image sensor | |
| JP4316478B2 (en) | Image sensor, driving method thereof, and scanning driver | |
| JP4322721B2 (en) | Charge detection circuit and image sensor including the same | |
| JP5120458B2 (en) | Light or radiation imaging device | |
| EP2611142A1 (en) | Imager with column readout | |
| JP2000206255A (en) | X-ray detector | |
| EP3893494B1 (en) | Image sensor and imaging system comprising the same | |
| Maolinbay et al. | Design and performance of a low noise, 128-channel ASIC preamplifier for readout of active matrix flat-panel imaging arrays | |
| WO2004062272A2 (en) | Image sensor | |
| WO2022244495A1 (en) | Radiation imaging device and radiation imaging system | |
| CN100530664C (en) | Multi-mode digital imaging apparatus and system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061211 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20061211 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090331 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090407 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090604 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090707 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090708 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120717 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4343068 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120717 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130717 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |