JP2006073829A - 強誘電体メモリ及び強誘電体メモリの製造方法 - Google Patents

Abstract

【課題】 キャパシタ周辺の空気中及び、キャパシタ上部からばかりでなく、キャパシタの下方からの水素拡散をも防止し、より水素拡散防止効果を高めることによって特性の劣化が少ない強誘電体メモリを提供する。
【解決手段】 強誘電体材料でなる強誘電体層１０７、強誘電体層の下部に設けられる下部電極１０５ｂ、強誘電体層１０７の上部に設けられる上部電極１０５ａでなるキャパシタ１０１を含む強誘電体メモリにおいて、下部電極下１０５ｂにあって、強誘電体層１０７に水素が拡散することを防止する水素拡散防止膜１０３ｂと、上部電極上１０５ａにあって、強誘電体層１０７に水素が拡散することを防止する水素拡散防止膜１０５ｂとを設ける。
【選択図】 図１

Description

本発明は、強誘電体メモリ及び強誘電体メモリの製造方法に係り、特に絶縁層から強誘電体材料に水素が拡散することを防止する強誘電体メモリ及び強誘電体メモリの製造方法に関する。

現在、強誘電体材料をキャパシタに使った強誘電体メモリが実用化されている。強誘電体メモリは、絶縁物を使った通常のフラッシュメモリの１０倍以上の速度による読み書きが可能になる。また、信頼性の面でもフラッシュメモリやＥＥＰＲＯＭよりも高いとされている。
ところで、強誘電体材料は、水素によって還元されやすいことでも知られている。還元された強誘電体材料は、分極特性が低下して強誘電体メモリとしての特性が劣化する。このため、従来から、強誘電体メモリにおける強誘電体材料の還元を抑制する技術が提案されている。

強誘電体材料の還元を防ぐことを目的とした従来技術としては、例えば、強誘電体材料の上面に設けられる電極に水素拡散を防止する膜（水素拡散防止膜）を設けるものが挙げられる（例えば特許文献１）。すなわち、強誘電体メモリは、一般的に絶縁層上に電極層を形成し、この上に急誘電体層を形成する。さらに、強誘電体層上に電極層を形成し、絶縁層上の電極層、強誘電体層、強誘電体層上の電極層を一度にパターニングして形成される。なお、本明細書では、パターニング後の絶縁層上の電極層を以降下部電極といい、パターニング後の強誘電体層上の電極層を上部電極という。

図７は、このような従来技術を例示した図である。図示した構成は、上部電極２ａと下部電極２ｂとの間に強誘電体層３が設けられ、水素拡散防止膜１が上部電極２ａの上面及び上部電極２ａ、強誘電体層３、下部電極２ｂの壁面を覆う。このような構成によれば、空気中にある水素が強誘電体層３に拡散することを防ぎ、強誘電体材料を使ったキャパシタの特性劣化を低減することができる。
特開２００３−１７４１４５号公報

ところで、強誘電体キャパシタは、前記したようにその多くが絶縁層上に設けられる。しかしながら、上記した従来技術は、キャパシタ上部、及び、側壁からのプロセスによる水素が強誘電体層に拡散してくるのを防ぐことは可能であるものの、キャパシタ下部からの水素拡散を防止することはできない。強誘電体メモリに用いられる強誘電体層の還元を防ぎ、キャパシタ特性の劣化を充分に防ぐためには、キャパシタ上部、及び、側壁からばかりでなく、キャパシタ下部からの水素拡散をも防止することが望ましい。

本発明は、上記した点に鑑みてなされたものであり、キャパシタ周辺の空気中からばかりでなく、キャパシタの下方からの水素拡散をも防止し、より水素拡散防止効果を高めることによって特性の劣化が少ない強誘電体メモリ及び強誘電体メモリの製造方法を提供することを目的とする。

以上の課題を解決するため、本発明の強誘電体メモリは、強誘電体材料でなる強誘電体層、該強誘電体層の下部に設けられる下部電極、前記強誘電体層の上部に設けられる上部電極でなる強誘電体キャパシタを含む強誘電体メモリであって、前記下部電極下にあって、前記強誘電体層に水素が拡散することを防止する下部水素拡散防止膜と、前記上部電極上にあって、前記強誘電体層に水素が拡散することを防止する上部水素拡散防止膜と、を備えることを特徴とする。

このような発明によれば、強誘電体キャパシタを上部と下部とから水素拡散防止膜によって覆うことができる。このため、キャパシタ周辺の空気中及び、キャパシタ上部からばかりでなく、下方（キャパシタが設けられている基板の側。）からの水素拡散をも防止することができる。したがって、より水素拡散防止効果を高めることができ、水素還元による特性の劣化が少ない強誘電体メモリを提供することができる。

また、本発明の強誘電体メモリは、前記下部水素拡散防止膜の平面視外形形状は、前記上部水素拡散防止膜の平面視外形形状と略同一であることを特徴とする。
このような発明によれば、上部水素拡散防止膜と下部水素拡散防止膜とを同時にパターニングすることができる。したがって、１回のパターニングでキャパシタ周辺の水素拡散防止膜周辺を同時に除去することができる。このため、絶縁層にコンタクトホールを設ける工程で改めて下部水素拡散防止膜を除去する必要がなく、水素拡散防止膜形成によって後に強誘電体メモリの製造工程が増加することを防ぐことができる。

また、本発明の強誘電体メモリは、前記上部水素拡散防止膜及び前記下部水素拡散防止膜が、絶縁性を有することを特徴とする。
このような発明によれば、Ａｌ2Ｏ3をエッチングせずに絶縁膜の一部として使用することが可能になり、水素拡散防止膜を除くためのエッチング工程を省くことが可能になる。
また、本発明の強誘電体メモリは、前記上部水素拡散防止膜及び前記下部水素拡散防止膜が、Ａｌ₂０₃材料であることを特徴とする。

このような発明によれば、水素拡散の防止と絶縁性との条件を満たした好適な材料を水素拡散防止膜に使用して強誘電体メモリを構成することができる。
また、本発明の強誘電体メモリは、前記上部水素拡散防止膜及び前記下部水素拡散防止膜が、５〜１００ｎｍの厚さを有することを特徴とする。
このような発明によれば、水素拡散の防止と絶縁性との観点、さらに強誘電体メモリのプロセス上から水素拡散防止膜の厚さを適正な値に設定することができる。

また、本発明の強誘電体メモリは、前記上部水素拡散防止膜及び前記下部水素拡散防止膜が、スパッタリング法、化学気相蒸着法、物理気相蒸着法の少なくとも１つを用いて形成されていることを特徴とする。
このような発明によれば、比較的簡易でありながら膜の厚さが正確で、しかも膜品質の高い水素拡散防止膜を得ることができる。

また、本発明の強誘電体メモリは、前記絶縁層内にあって前記下部電極と前記絶縁層下の導電層とを電気的に接続するプラグ電極をさらに備えることを特徴とする。
このような発明によれば、本発明の強誘電体メモリを一般的な構成のメモリに適用することができる。
また、本発明の強誘電体メモリの製造方法は、水素が拡散することを防止する水素拡散防止膜を絶縁層上に形成する下部水素拡散防止膜形成工程と、前記下部水素拡散防止膜形成工程で形成された水素拡散防止膜の上に下部電極、強誘電体層、上部電極でなる強誘電体キャパシタを形成するキャパシタ形成工程と、前記強誘電体キャパシタの上に水素拡散防止膜を形成する上部水素拡散防止膜形成工程と、を含むことを特徴とする。

このような発明によれば、強誘電体キャパシタを上部と下部とから水素拡散防止膜によって覆うことができる。このため、キャパシタ周辺の空気中及び、キャパシタ上部からばかりでなく、下方（キャパシタが設けられている基板の側。）からの水素拡散をも防止することができる。したがって、より水素拡散防止効果を高めることができ、水素還元による特性の劣化が少ない強誘電体メモリの製造方法を提供することができる。

また、本発明の強誘電体メモリの製造方法は、前記下部水素拡散防止膜を、前記上部水素拡散防止膜と共にパターニングして前記絶縁層表面から除去する下部水素拡散防止膜除去工程をさらに含むことを特徴とする。
このような発明によれば、上部水素拡散防止膜のパターニング時に下部水素拡散防止膜をも同時に除去することができる。このため、絶縁層にコンタクトホールを設ける工程で改めて下部水素拡散防止膜を除去する必要がなく、水素拡散防止膜形成によって後に強誘電体メモリの製造工程が増加することを防ぐことができる。

以下、図を参照して本発明に係る強誘電体メモリ及び強誘電体メモリの製造方法の実施形態１、実施形態２を説明する。
（実施形態１）
図１は、本発明の実施形態１の強誘電体メモリを示した図である。図示した強誘電体メモリは、キャパシタ１０１を備えた強誘電体メモリである。キャパシタ１０１は、強誘電体層１０７、強誘電体層１０７の下部に設けられる下部電極１０５ｂ、強誘電体層１０７の上部に設けられる上部電極１０５ａを備えている。実施形態１では、このキャパシタ１０１の下部電極下に、強誘電体層１０７に水素が拡散することを防止する下部水素拡散防止膜である水素拡散防止膜１０３ｂを設けている。さらに、上部電極１０５ａ上に、強誘電体層１０７に水素が拡散することを防止する上部水素拡散防止膜である水素拡散防止膜１０３ａを備えている。

また、実施形態１の強誘電体メモリは、層間絶縁膜１１１上に形成されている。層間絶縁膜１１１は、基板上に設けられたトランジスタ１１７とキャパシタ１０１とを電気的に絶縁する絶縁膜である。強誘電体メモリは、さらに、層間絶縁膜１１１内にあって下部電極１０５ｂとトランジスタ１１７のソースまたはドレインとなる不純物層１１３とを電気的に接続する中間電極であるプラグ電極１１５を有している。

さらに、実施形態１は、下部電極１０５ｂの水素拡散防止膜１０３ｂに対する密着性を高めると共に、コンタクトプラグの酸化を抑えるため、水素拡散防止膜１０３ｂ上にＴｉＡｌＮ膜１０９を１００ｎｍ形成した。
以上の強誘電体メモリにおいて、実施形態１では、上部電極１０５ａ、下部電極１０５ｂにいずれも２００ｎｍのＩｒ／ＩｒＯｘ／Ｐｔの複合膜を用いた。複合膜におけるＩｒ膜、ＩｒＯｘ膜、Ｐｔ膜それぞれの厚さは、以下のとおりである。
・Ｉｒ １００ｎｍ
・ＩｒＯｘ ５０ｎｍ
・Ｐｔ ５０ｎｍ
また、実施形態１では、水素拡散防止膜１０３ａ、１０３ｂにＡｌ₂０₃を用いた。ただし、実施形態１は、水素拡散防止膜にＡｌ₂０₃を用いるものに限定されるものでなく、水素の拡散を防止し、かつ、絶縁性を有する材料であれば他の膜を水素拡散防止膜として使用するものであってもよい。

さらに、実施形態１は、強誘電体層１０７に、ＰＺＴＮ（Ｐｂ（Ｚｒ，Ｔｉ）Ｎｂ₂Ｏ₈）を用いるものとした。ただし、実施形態１は、強誘電体層にＰＺＴＮを用いるものに限定されるものでなく、強誘電体メモリに使用可能な強誘電体材料であれば他の材料を強誘電体層に使用することができる。
図１に示した強誘電体メモリでは、層間絶縁膜１１１中の水素が図中Ａで示す方向に拡散し、強誘電体層１０７に達することがある。しかし、実施形態１の強誘電体メモリは、層間絶縁膜１１１上に水素拡散防止膜１０３ｂを備えるため、拡散してきた水素が水素拡散防止膜１０３ｂからキャパシタ１０１内に入ることができない。このため、実施形態１の強誘電体メモリは、強誘電体層１０７が層間絶縁膜１１１中の水素によって還元されることを防ぐことができる。

さらに、実施形態１の強誘電体メモリは、上部電極１０５ａの上面及び側面と、強誘電体層１０７及び下部電極１０５ｂの側面とを水素拡散防止膜１０３ａで覆い、キャパシタ周辺、及び、上部からの水素が強誘電体層１０７に拡散することをも防いでいる。このため、実施形態１の強誘電体メモリは、強誘電体層への水素の拡散を従来の構成よりも確実に防ぎ、強誘電体の還元による強誘電体メモリ特性の劣化を抑えることができる。

次に、以上述べた実施形態１の強誘電体メモリの製造方法を図２ないし図４を用いて説明する。
実施形態１の強誘電体メモリは、図１（ａ）に示すように、Ｓｉ基板上にトランジスタ１１７を設け、このソース、ドレインとして不純物層１１３を形成する。また、トランジスタ１１７上に層間絶縁膜１１１を形成し、層間絶縁膜１１１の内部にプラグ電極１１５の一部となる電極１１５ａを形成する。電極１１５ａの上端には回路的な設計自由度を高める目的でローカルインターコネクト１１９が設けられている。
なお、図示した構成の強誘電体メモリでは、層間絶縁膜１１１が二層になっていて、各々の層の厚さは下層が３００ｎｍ、上層が２００ｎｍである。

さらに、実施形態１の強誘電体メモリの製造方法では、層間絶縁膜１１１の全面に水素拡散防止膜１０３ｂを形成する。水素拡散防止膜１０３ｂはＡｌ₂０₃であり、実施形態１では厚さを５〜１００ｎｍの範囲にした。また、実施形態１では、水素拡散防止膜１０３ｂを、スパッタリング法、化学気相蒸着法、物理気相蒸着法の少なくとも１つを用いて形成する。

次に、実施形態１では、図２（ｂ）に示すように、水素拡散防止膜１０３ｂ上にレジスト層を塗布し、パターニングすることによってレジストパターン２０１を形成する。そして、図２（ｃ）に示すように、レジストパターン２０１をマスクとして水素拡散防止膜１０３及び層間絶縁膜１１１をエッチングする。このエッチングによって、コンタクトホール２０３が形成される。

なお、図２（ｂ）に示した工程は、コンタクトホール２０３を形成するためのマスクにレジストマスクを用いるものに限定されるものではなく、ハードマスク、またはレジストマスクとハードマスクとを組み合わせたマスクを用いてもよい。また、図２（ｃ）に示すコンタクトホール２０３は、平面及び断面の形状や数、サイズについて限定されるものではない。

また、コンタクトホール２０３のエッチングは、ドライエッチング、ウェットエッチングのいずれで行っても良い。ドライエッチングによってコンタクトホール２０３を形成する場合、フロロカーボン系や塩素系のガスを用いることができる。さらに、フロロカーボン系や塩素系のガスでドライエッチングする場合、このようなガスにアルゴンや酸素、非金属系のガスを微量添加することが望ましい。

さらに、ウェットエッチングによってコンタクトホール２０３をエッチングする場合、エッチング液に酸系の薬液を用いることが望ましい。
次に、実施形態１では、図３（ｄ）に示すように、レジストパターン２０１を剥離する。続いて、コンタクトホール２０３上から化学気性蒸着法または物理気性蒸着法によって金属で埋め込み（図３（ｅ））、プラグ電極１１５を形成する。そして、図３（ｆ）に示すように、水素拡散防止膜１０３ｂ上をＣＭＰ（Chemical Mechanical Polishing）することによって水素拡散防止膜１０３ｂ上に付着した金属膜を除去すると共に水素拡散防止膜１０３ｂ表面を平坦化する。ＣＭＰの終了後、プラグ電極１１５の金属表面が露出する。

次に、実施形態１では、図４（ｇ）に示すように、平坦化された表面にＴｉＡｌＮ１０９を１００ｎｍ形成する。続いて、合計２００ｎｍのＩｒ／ＩｒＯｘ／Ｐｔ複合膜１０５ｂ´を形成する。さらに、ＰＺＴＮ膜１０７´を１５０ｎｍ堆積し、この上面にＩｒ／ＩｒＯｘ／Ｐｔ複合膜１０５ａ´を合計２００ｎｍ形成する。なお、ＴｉＡｌＮ１０９は、水素拡散防止膜１０３ｂ及び金属とＩｒ／ＩｒＯｘ／Ｐｔ複合膜との密着性を高めると共にプラグの酸化を防止する目的で形成されるものである。

次に、実施形態１では、図４（ｈ）に示すように、Ｉｒ／ＩｒＯｘ／Ｐｔ複合膜１０５ａ´、ＰＺＴＮ膜１０７´、Ｉｒ／ＩｒＯｘ／Ｐｔ複合膜１０５ｂ´を一度にエッチングしてキャパシタ１０１を形成する。さらに、実施形態１では、形成されたキャパシタ１０１の上に水素拡散防止膜１０３ａを形成する。実施形態１の水素拡散防止膜１０３ａは、水素拡散防止膜１０３ｂと同様にＡｌ₂０₃であり、厚さが５〜１００ｎｍの範囲にある。

さらに、水素拡散防止膜１０３ａをパターニングし、キャパシタ１０１の周辺を除いて水素拡散防止膜１０３ａを水素拡散防止膜１０３ｂの上から除去する。以上の工程により、実施形態１の強誘電体メモリが完成する。
以上述べた実施形態１によれば、キャパシタ１０１を水素拡散防止膜１０３ａで覆い、空気中の水素がキャパシタ１０１内部の強誘電体層１０７の内部に拡散してくることを防ぐことができる。さらに、キャパシタ１０１とキャパシタ１０１下層の層間絶縁膜１１１との間にも水素拡散防止膜１０３ｂを形成し、水素拡散防止膜１０３ｂ内の水素が強誘電体層１０７の内部に拡散してくることを防ぐことができる。

したがって、実施形態１の強誘電体メモリは、キャパシタ１０１の強誘電体層１０７に水素が拡散してくることを確実に防止することができる。したがって、実施形態１は、強誘電体層１０７の水素による還元を防止し、キャパシタ１０１の特性劣化を抑えることができる強誘電体メモリ及び強誘電体メモリの製造方法を提供することができる。
（実施形態２）
次に、本発明の実施形態２について説明する。なお、本発明の実施形態２の説明にあたり、図１で説明した構成と同様の構成については同様の符号を付し、説明を一部略すものとする。

図５（ａ）、（ｂ）は、実施形態２の強誘電体メモリを示した図であって、図５（ａ）は断面図、（ｂ）は、（ａ）に示した各部材のパターンを示す上面図である。実施形態２の強誘電体メモリは、図５（ａ）に示すように、実施形態１の強誘電体メモリと同様に、層間絶縁膜１１１上にキャパシタ１０１が形成されている。そして、キャパシタ１０１上から水素拡散防止膜５００ａを形成すると共に、キャパシタ１０１と層間絶縁膜１１１との間に水素拡散防止膜５００ｂを形成している。なお、実施形態２においても、水素拡散防止膜５００ａ及び５００ｂは、Ａｌ₂０₃である。

また、実施形態２の強誘電体メモリは、図５（ｂ）に示すように、水素拡散防止膜５００ｂの平面視外形形状と水素拡散防止膜５００ａの平面視外形形状とが略同一である。したがって、実施形態２の強誘電体メモリは、水素拡散防止膜５００ａと水素拡散防止膜５００ｂとを一度にパターニングし、パターン周辺の水素拡散防止膜を層間絶縁膜１１１上から除去することができる。したがって、実施形態２では、水素拡散防止膜パターニング直後には層間絶縁膜１１１の表面が露出した状態になっている。

以上述べた実施形態２の強誘電体メモリは、層間絶縁膜１１１上にコンタクトホールを設ける場合、層間絶縁膜１１１上の水素拡散防止膜５００ｂを除去する工程が不要になる点で実施形態１にない特有の効果を奏するものである。
図６（ａ）、（ｂ）、（ｃ）は、実施形態２の強誘電体メモリによって得られる効果を説明するための図である。なお、図６では、キャパシタ１０１と基板の不純物層と等を電気的にコンタクトするため、層間絶縁膜１１１にコンタクトホールを形成する工程を例に挙げるものとする。

実施形態２では、強誘電体メモリの水素拡散防止膜５００ｂを水素拡散防止膜５００ａと共に除去する（図６（ａ））。そして、図６（ｂ）に示すように、キャパシタ１０１上から層間絶縁膜６０３を形成し、層間絶縁膜６０３にコンタクトホール６０１を、コンタクトホール６０５を形成する。また、コンタクトホール６０１の形成にあたっては層間絶縁膜６０３と共に層間絶縁膜１１１をエッチングし、コンタクトホール６０５の形成にあたっては、層間絶縁膜６０３と共に水素拡散防止膜５００ａをエッチングする。

次に、実施形態２では、図６（ｃ）に示すように、図６（ｂ）に示した状態の強誘電体メモリ上から金属配線膜を設け、金属配線膜をパターニングして配線層６０７を形成する。配線層６０７は、コンタクトホール６０１の電極６０７を介してキャパシタ１０１の上部電極１０５ａと不純物層１１３とを電気的にコンタクトするための配線である。
以上述べた実施形態２によれば、水素拡散防止膜５００ａのパターニング時、水素拡散防止膜５００ｂを水素拡散防止膜５００ａと共にキャパシタ周辺を除いて除去することができる。このため、コンタクトホール６０１の形成時に水素拡散防止膜５００ｂをエッチングする必要がなく、強誘電体メモリの製造工程を１つ少なくすることができる。

すなわち、現在使われている一般的なエッチングの条件下において、水素拡散防止膜のＡｌ₂Ｏ₃と層間絶縁膜材料とを一度にエッチングすることは難しい。このため、実施形態１の構成では、コンタクトホール６０１の形成にあたり、先ず水素拡散防止膜５００ｂをエッチングして除去し、層間絶縁膜６０３にコンタクトホール６０１を開口するエッチングを行うことが必要である。

しかし、実施形態２によれば、水素拡散防止膜５００ａのパターニングの際に水素拡散防止膜５００ｂをもエッチングして層間絶縁膜１１１上から除去している。このため、コンタクトホール６０１の形成にあたって層間絶縁膜１１１だけをエッチングすればよく、水素拡散防止膜５００ｂをエッチングする工程が不要になる。
なお、以上述べた実施形態２において、水素拡散防止膜５００ａ及び水素拡散防止膜５００ｂは、実施形態１と同様に５〜１００ｎｍの厚さに形成される。また、水素拡散防止膜５００ａ、５００ｂは、スパッタリング法、化学気相蒸着法、物理気相蒸着法の少なくとも１つを用いて形成される。

さらに、コンタクトホール６０１、６０５は、ドライエッチング、ウェットエッチングのいずれを使って形成されるものであってもよい。この際、ドライエッチングは、フロロカーボン系や塩素系のガス、あるいはフロロカーボン系や塩素系のガスにアルゴンや酸素、非金属系のガスを微量添加したガスによって行うことが望ましい。
さらに、ウェットエッチングによってコンタクトホール２０３をエッチングする場合、エッチング液に酸系の薬液を用いることが望ましい。

また、以上述べた実施形態２は、以上述べた構成に限定されるものではない。すなわち、水素拡散防止膜５００ａ、５００ｂは、水素の拡散を防止して、かつ絶縁性を有する膜であれば良く、実施形態２のようにＡｌ₂０₃材料に限定されるものではない。
さらに、以上述べた実施形態１、実施形態２は、いずれも強誘電体メモリをスタック型のメモリとして構成した。しかし、本発明の強誘電体メモリはスタック型に限定されるものでなく、例えばプレーナ型のメモリとしても構成することができる。

本発明の実施形態１の強誘電体メモリを示した図である。 実施形態１の強誘電体メモリの製造方法を説明するための図である。 実施形態１の強誘電体メモリの製造方法を説明するための他の図である。 実施形態１の強誘電体メモリの製造方法を説明するための他の図である。 本発明の実施形態２の強誘電体メモリを示した図である。 本発明の実施形態２の強誘電体メモリの製造方法を説明するための図である。 本発明の従来技術にあたる構成を説明するための図である。

符号の説明

１０１ キャパシタ、 １０３ａ，１０３ｂ，５００ａ，５００ｂ 水素拡散防止膜
１０５ａ 上部電極、１０５ｂ 下部電極、１０７ 強誘電体層、
１１１，６０３ 層間絶縁膜、１１３ 不純物層、１１５ プラグ電極、
１１７ トランジスタ、１１９ ローカルインターコネクト、
２０１ レジストパターン、２０３，６０１，６０５ コンタクトホール。

Claims (9)

1. 強誘電体材料でなる強誘電体層、該強誘電体層の下部に設けられる下部電極、前記強誘電体層の上部に設けられる上部電極でなる強誘電体キャパシタを含む強誘電体メモリであって、
   前記下部電極下にあって、前記強誘電体層に水素が拡散することを防止する下部水素拡散防止膜と、
   前記上部電極上にあって、前記強誘電体層に水素が拡散することを防止する上部水素拡散防止膜と、
   を備えることを特徴とする強誘電体メモリ。
2. 前記下部水素拡散防止膜の平面視外形形状は、前記上部水素拡散防止膜の平面視外形形状と略同一であることを特徴とする請求項１に記載の強誘電体メモリ。
3. 前記上部水素拡散防止膜及び前記下部水素拡散防止膜は、絶縁性を有することを特徴とする請求項１または２に記載の強誘電体メモリ。
4. 前記上部水素拡散防止膜及び前記下部水素拡散防止膜は、Ａｌ₂０₃材料であることを特徴とする請求項１から３のいずれか１項に記載の強誘電体メモリ。
5. 前記上部水素拡散防止膜及び前記下部水素拡散防止膜は、５〜１００ｎｍの厚さを有することを特徴とする請求項３または４に記載の強誘電体メモリ。
6. 前記上部水素拡散防止膜及び前記下部水素拡散防止膜は、スパッタリング法、化学気相蒸着法、物理気相蒸着法の少なくとも１つを用いて形成されていることを特徴とする請求項１から５のいずれか１項に記載の強誘電体メモリ。
7. 前記強誘電体キャパシタが絶縁層上に形成され、前記絶縁層内にあって前記下部電極と前記絶縁層下の導電層とを電気的に接続するプラグ電極をさらに備えることを特徴とする請求項１から６のいずれか１項に記載の強誘電体メモリ。
8. 水素が拡散することを防止する水素拡散防止膜を絶縁層上に形成する下部水素拡散防止膜形成工程と、
   前記下部水素拡散防止膜形成工程で形成された水素拡散防止膜の上に下部電極、強誘電体層、上部電極でなる強誘電体キャパシタを形成するキャパシタ形成工程と、
   前記強誘電体キャパシタの上に水素拡散防止膜を形成する上部水素拡散防止膜形成工程と、
   を含むことを特徴とする強誘電体メモリの製造方法。
9. 前記下部水素拡散防止膜を、前記上部水素拡散防止膜と共にパターニングして前記絶縁層表面から除去する下部水素拡散防止膜除去工程をさらに含むことを特徴とする請求項８に記載の強誘電体メモリの製造方法。

Images