JP2006067700A - スイッチング電源装置 - Google Patents
スイッチング電源装置 Download PDFInfo
- Publication number
- JP2006067700A JP2006067700A JP2004247246A JP2004247246A JP2006067700A JP 2006067700 A JP2006067700 A JP 2006067700A JP 2004247246 A JP2004247246 A JP 2004247246A JP 2004247246 A JP2004247246 A JP 2004247246A JP 2006067700 A JP2006067700 A JP 2006067700A
- Authority
- JP
- Japan
- Prior art keywords
- main switch
- voltage
- transformer
- output
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
【課題】軽負荷時の循環電流を減少させ損失を低減し消費電力を低減するスイッチング電源装置を提供する。
【解決手段】直流電源Vdc1の両端に接続されトランスT1の1次巻線5aと主スイッチQ1との直列回路と、主スイッチの両端又はトランスの1次巻線の両端に接続され補助スイッチQ2とコンデンサC2との直列回路と、2次巻線5bの両端に接続され重負荷時に飽和し軽負荷時に不飽和状態になる可飽和リアクトルSL1と、主スイッチがオン時に2次巻線の電圧を整流した第1整流素子D3の電圧と主スイッチがオフ時に3次巻線5cの電圧を整流した第2整流素子D4の電圧とを平滑する平滑素子C5と、主スイッチがオフ時に4次巻線5dの電圧を整流平滑する整流平滑回路D5,C6と、主スイッチと補助スイッチとを交互にオン/オフさせる制御回路10を備え、制御回路は軽負荷時に主スイッチのオンデューティを制御することにより第2出力を低下させる。
【選択図】図15
【解決手段】直流電源Vdc1の両端に接続されトランスT1の1次巻線5aと主スイッチQ1との直列回路と、主スイッチの両端又はトランスの1次巻線の両端に接続され補助スイッチQ2とコンデンサC2との直列回路と、2次巻線5bの両端に接続され重負荷時に飽和し軽負荷時に不飽和状態になる可飽和リアクトルSL1と、主スイッチがオン時に2次巻線の電圧を整流した第1整流素子D3の電圧と主スイッチがオフ時に3次巻線5cの電圧を整流した第2整流素子D4の電圧とを平滑する平滑素子C5と、主スイッチがオフ時に4次巻線5dの電圧を整流平滑する整流平滑回路D5,C6と、主スイッチと補助スイッチとを交互にオン/オフさせる制御回路10を備え、制御回路は軽負荷時に主スイッチのオンデューティを制御することにより第2出力を低下させる。
【選択図】図15
Description
本発明は、高効率、小型、低ノイズなスイッチング電源装置に関し、特に、軽負荷時の消費電力を低減する技術に関する。
待機時における消費電力を低減する装置として、図17に示す電源装置が知られている。この電源装置は、図17に示すように、直流電源Vdc1の両端に接続される第1コンバータ81と直流電源Vdc1の両端に接続される第2コンバータ82からなる電源回路により構成されている。第1コンバータ81の出力には第1負荷83が接続され、第1出力を出力し、第2コンバータ82の出力には第2負荷84が接続され、第2出力を出力する。
第1コンバータ81は、図18に示すように、稼動時及び待機時に必要な第1出力(第1出力電圧及び第1出力電流)を第1負荷83に出力する電源回路である。第2コンバータ82は、稼動時のみ必要な第2出力を第2負荷84に出力する電源回路であり、図18に示すように、外部からの待機信号により、稼動時に第2出力(第2出力電圧)を第2負荷84に出力し、待機時に第2出力を第2負荷84に出力しない。
この電源装置にあっては、出力の大きな稼動電源、即ち第2コンバータ82を待機時には動作させないことから、待機時の損失を低減できる。
また、図19に従来のこの種のスイッチング電源装置の回路構成図を示す(特許文献1)。図19に示すスイッチング電源装置は、アクティブクランプを用いたフライバック回路であり、直流電源Vdc1にトランスTの1次巻線P(巻数n1)を介してMOSFET等からなる主スイッチQ1が接続され、1次巻線Pの両端には、MOSFET等からなる補助スイッチQ2とコンデンサC2とからなる直列回路が接続されている。
主スイッチQ1の両端には、ダイオードD1とコンデンサC1とからなる並列回路が接続されている。補助スイッチQ2の両端にはダイオードD2が接続されている。主スイッチQ1及び補助スイッチQ2は、制御回路100のPWM制御により交互にオン/オフするようになっている。
また、トランスTの1次巻線PとトランスTの2次巻線Sとは互いに逆相電圧が発生するように巻回されており、トランスTの2次巻線S(巻数n2)には、ダイオードD5とコンデンサC5とからなる整流平滑回路が接続されている。この整流平滑回路は、トランスTの2次巻線Sに誘起された電圧(オン/オフ制御されたパルス電圧)を整流平滑して直流出力を負荷RLに出力する。
制御回路100は、負荷RLの出力電圧に基づき、主スイッチQ1をオン/オフ制御するためのパルスからなる制御信号を生成するとともに、出力電圧が所定の電圧となるように制御する。
次に、このように構成されたスイッチング電源装置の動作を図20及び図21に示すタイミングチャートを参照しながら説明する。なお、図20では、重負荷時での動作波形を示し、図21では、軽負荷時での動作波形を示し、主スイッチQ1の両端間の電圧Q1v、主スイッチQ1に流れる電流Q1i、主スイッチQ1をオン/オフ制御するゲート信号Q1gを示し、補助スイッチQ2の両端間の電圧Q2v、補助スイッチQ2に流れる電流Q2i、補助スイッチQ2をオン/オフ制御するゲート信号Q2gを示している。
まず、時刻t31において、ゲート信号Q1gにより主スイッチQ1がオンすると、Vdc1→P→Q1→Vdc1と主スイッチQ1に電流Q1iが流れ、トランスTの1次巻線Pにエネルギーが蓄えられる。電流Q1iは、時刻t32まで時間の経過とともに増大していく。
次に、時刻t32において、ゲート信号Q1gにより主スイッチQ1がオフすると、トランスTの1次巻線Pに蓄えられたエネルギーは、コンデンサC1を充電させる。そして、コンデンサC1の電圧とコンデンサC2の電圧とが等しくなったときダイオードD2がオンし、そのエネルギーはコンデンサC2に蓄えられる。
即ち、時刻t32〜時刻t33において、P→D2→C2→Pと電流が流れる。このダイオードD2に電流が流れている期間は、補助スイッチQ2の電圧Q2vが略ゼロであり補助スイッチQ2をオンすることで補助スイッチQ2をゼロ電圧スイッチングさせることができる。このとき、S→D5→C5→Sと電流が流れ、出力にエネルギーのほとんどが放出される。
そして、トランスTの1次巻線Pに蓄えられたエネルギーがコンデンサC2に移動した後も(時刻t33〜時刻t34)、補助スイッチQ2がオンしているので、C2→Q2→P→C2と電流Q2iが流れ、コンデンサC2に蓄えられたエネルギーは、トランスTの1次巻線Pに移動する。
次に、時刻t34(時刻t31も同じ)において、補助スイッチQ2をオフすると、1次巻線Pに蓄えられていたエネルギーでP→Vdc1→C1→Pで電流が流れて、コンデンサC1(主スイッチQ1)が放電して電圧が低下していく。放電が終了した後に主スイッチQ1をオンすることで、主スイッチQ1をゼロ電圧スイッチングさせることができる。
従って、コンデンサC2とコンデンサC5とはトランスTの巻数比を介して同値であり、これは負荷が変動しても変化しない。コンデンサC2の電圧は、入力電圧と主スイッチQ1及び補助スイッチQ2とが交互にオン/オフするならばそのデューティにより決定され(トランスTの正負の電圧の積分値はゼロ)、これも負荷電流に依存しない。このため、フライバック方式(トランスTの1次巻線と2次巻線とが逆相となっている方式)では、図20及び図21に示すように、負荷電流(負荷の変動)に関係なく、オン/オフのデューティは一定である。
特開2002−369520号公報
しかし、図17に示す電源装置にあっては、複数の電源回路を必要とするため、回路が複雑化し、コストが高くなり、実装面積が増大する。
また、図21に示すように、負荷の変動に関係なく、オン/オフのデューティは一定であり、軽負荷時にかなり大きな循環電流が流れている。この循環電流は補助スイッチQ2の時刻t35〜時刻t34までの時間TMにおける電流や主スイッチQ1の時刻t31〜時刻t32までの時間TMにおける電流で、この電流のゼロクロス点(例えば時刻t33)が時間TMのほぼ中央近くにあり、励磁エネルギーとフライバックエネルギーとがほぼ等しい。この循環電流による損失により、軽負荷時の効率低下を招く。
本発明は、より簡単な回路構成で、軽負荷時及び待機時の消費電力を低減できるスイッチング電源装置を提供することにある。
本発明は前記課題を解決するために以下の構成とした。請求項1の発明は、直流電源の両端に接続され、トランスの1次巻線と主スイッチとが直列に接続された第1直列回路と、前記主スイッチの両端又は前記トランスの1次巻線の両端に接続され、補助スイッチとコンデンサとが直列に接続された第2直列回路と、前記トランスの2次巻線の両端に接続され、重負荷時に飽和し、軽負荷時に不飽和状態になる可飽和リアクトルと、前記主スイッチがオン時に前記トランスの2次巻線に発生した電圧を整流する第1整流素子と、前記主スイッチがオフ時に前記トランスの3次巻線に発生した電圧を整流する第2整流素子と、前記第1整流素子で整流された電圧と前記第2整流素子で整流された電圧とを平滑し得られた第1出力を第1負荷に供給する平滑素子と、前記主スイッチがオフ時に前記トランスの4次巻線に発生した電圧を整流平滑し得られた第2出力を第2負荷に供給する整流平滑回路と、前記主スイッチと前記補助スイッチとを所定のスイッチング周波数を持つ信号により交互にオン/オフさせる制御回路とを備え、前記制御回路は、軽負荷時に前記主スイッチのオンデューティを制御することにより前記第2出力を低下させることを特徴とする。
請求項2の発明では、請求項1記載のスイッチング電源装置において、前記トランスの2次巻線に直列にスイッチ素子を接続し、該スイッチ素子は、外部からの待機信号によりオンし、前記第2出力を低下させることを特徴とする。
請求項3の発明では、請求項1又は請求項2記載のスイッチング電源装置において、前記制御回路は、前記平滑素子の出力電圧と基準電圧との誤差からなる誤差電圧信号を生成する誤差電圧生成手段と、軽負荷時に、前記誤差電圧生成手段で生成された前記誤差電圧信号の値に基づき前記主スイッチのオン時間を短く制御するパルス幅制御手段とを備えることを特徴とする。
請求項4の発明では、請求項3記載のスイッチング電源装置において、軽負荷時に、前記誤差電圧生成手段で生成された前記誤差電圧信号の値が前記主スイッチの予め定めた最小オン時間に対応するしきい値に達したときに前記誤差電圧信号の値に応じて前記スイッチング周波数を低下させる周波数制御信号を生成する周波数制御手段を有し、前記パルス幅制御手段は、前記周波数制御手段で生成された前記周波数制御信号に応じて前記スイッチング周波数を低下させたパルス信号を生成することを特徴とする。
請求項5の発明では、請求項1乃至請求項4のいずれか1項記載のスイッチング電源装置において、前記トランスは、中央脚と2つの側脚との3脚により磁気回路が形成されたコアを有し、前記2つの側脚の一方の側脚にはギャップが形成され、前記中央脚には前記1次巻線と前記3次巻線及び4次巻線とが密結合させて巻回され、前記2つの側脚の他方の側脚には前記2次巻線が巻回されていることを特徴とする。
請求項6の発明は、請求項1乃至請求項5のいずれか1項記載のスイッチング電源装置において、前記トランスのコアの磁路の一部に断面積の少ない部分を設け、該部分により前記可飽和リアクトルを構成したことを特徴とする。
請求項1の発明によれば、重負荷時には、可飽和リアクトルを飽和させることにより、トランスの励磁インダクタンスを減少させ、主スイッチがオン時にトランスの励磁インダクタンスにエネルギーを蓄え、主スイッチがオフ時にトランスの励磁インダンタンスに蓄えられたエネルギーを3次巻線から第2整流素子及び平滑素子を介して第1負荷に供給し、軽負荷時には、主スイッチのオンデューティが制御され、可飽和リアクトルが不飽和状態になることにより、励磁インダクタンスを増大させ、主スイッチがオン時に2次巻線から第1整流素子及び平滑素子を介して第1負荷に電力を供給するので、軽負荷時の循環電流が減少し、損失が低減でき、軽負荷時の消費電力を低減することができる。
また、重負荷時には、主スイッチがオフ時にトランスの4次巻線の電圧を整流平滑して第2出力を第2負荷に供給し、軽負荷時には、主スイッチのオンデューティが制御されることで、コンデンサの電圧が低下するため、第2出力の電圧が低下する。即ち、稼動時のみ必要な第2出力の電圧を低下させるので、より簡単な回路構成で、軽負荷時の消費電力を低減できる。
請求項2の発明によれば、トランスの2次巻線に直列に接続されたスイッチ素子は、外部からの待機信号によりオンし、第2出力の電圧を低下させるので、待機時の消費電力を低減できる。
請求項3の発明によれば、パルス幅制御手段が、軽負荷時に、誤差電圧生成手段で生成された誤差電圧信号の値に基づき主スイッチのオン時間を短く制御するので、軽負荷時の循環電流が減少し、損失が低減でき、軽負荷時の消費電力を低減することができる。
請求項4の発明によれば、周波数制御手段は、軽負荷時に、誤差電圧信号の値が主スイッチの予め定めた最小オン時間に対応するしきい値に達したときに誤差電圧信号の値に応じてスイッチング周波数を低下させるので、スイッチング損失が低減できる。
請求項5の発明によれば、1次巻線と3次巻線及び4次巻線とが密結合させて巻回されているので、1次巻線と3次巻線及び4次巻線間のリーケージインダクタンスを小さくでき、また、2つの側脚の一方の側脚に2次巻線が巻回されているので、1次巻線及び2次巻線間のリーケージインダクタンスを大きくできる。
請求項6の発明によれば、トランスのコアの磁路の一部に断面積の少ない部分を設けたので、該部分のみを飽和させることにより可飽和リアクトルを構築できる。
以下、本発明に係るスイッチング電源装置の実施の形態を図面を参照して詳細に説明する。実施の形態に係るスイッチング電源装置は、重負荷時には、可飽和リアクトルを飽和させることにより、トランスの励磁インダクタンスを減少させ、主スイッチがオン時に励磁インダクタンスにエネルギーを蓄え、主スイッチがオフ時にトランスの励磁インダンタンスに蓄えられたエネルギーを負荷に供給(リバース動作)し、軽負荷時には、主スイッチのオンデューティを小さくし、可飽和リアクトルが不飽和状態(飽和の解除)になることにより、励磁インダクタンスを増大させ、主スイッチがオン時に負荷に電力を供給することにより、損失を低減するとともに、フライバック巻線のみから出力される出力回路の電圧を低下させさらに損失を低減させ軽負荷時及び待機時の消費電力を低減することを特徴とする。即ち、アクティブクランプを用いたフライバック方式のゼロ電圧スイッチング(ZVS)共振型の電源装置の特徴である低ノイズ、高効率を維持しつつ、軽負荷時及び待機時の消費電力を低減することを特徴とする。
図1は実施例1のスイッチング電源装置の等価回路の構成図である。図1に示すスイッチング電源装置の等価回路において、第1トランスT1と第2トランスT2とが設けられ、第1トランスT1の1次巻線5a1(巻数n1)と第1トランスT1の2次巻線5b(巻数n2)とは同相に巻回されている。第2トランスT2の1次巻線5a2(巻数n1)と第1トランスT1の1次巻線5a1とは逆相に巻回され且つ直列に接続されている。第2トランスT2の3次巻線5c(巻数n3)と第1トランスT1の1次巻線5a1とは逆相に巻回されている。第1トランスT1の1次巻線5a1と1次巻線5a2との直列回路の両端には、リアクトルL1が接続されている。
1次巻線5a1と1次巻線5a2との接続点と直流電源Vdc1の正極との間にはリアクトルL2が接続されている。リアクトルL1と1次巻線5a2との接続点と直流電源Vdc1の負極との間には、MOSFET等からなる主スイッチQ1が接続されている。
リアクトルL2と1次巻線5a1とリアクトルL1との直列回路の両端には、MOSFET等からなる補助スイッチQ2とコンデンサC2とからなる直列回路が接続されている。
主スイッチQ1の両端には、ダイオードD1とコンデンサC1とからなる並列回路が接続されている。補助スイッチQ2の両端にはダイオードD2が接続されている。主スイッチQ1及び補助スイッチQ2は、共にオフとなる期間(デッドタイム)を有し、制御回路10のPWM制御により交互にオン/オフするようになっている。
なお、補助スイッチQ2とコンデンサC2とからなる直列回路は、リアクトルL2と1次巻線5a1とリアクトルL1との直列回路の両端に接続する代わりに、主スイッチQ1の両端に接続しても良い。ダイオードD1は、主スイッチQ1の寄生ダイオードであっても良く、ダイオードD2は、補助スイッチQ2の寄生ダイオードであっても良い。また、コンデンサC1は、主スイッチQ1の寄生コンデンサであっても良い。
また、トランスT1の2次巻線5bの両端には可飽和リアクトルSL1が接続されており、この可飽和リアクトルSL1は、重負荷時に飽和して、トランスT1の励磁インダクタンスを減少させ、軽負荷時に不飽和状態になり、励磁インダクタンスを増大させるようになっている。
トランスT1の2次巻線5bの両端には、ダイオードD3(本発明の第1整流素子に対応)とコンデンサC5(本発明の平滑素子に対応)とからなる整流平滑回路が接続されている。トランスT2の3次巻線5cの一端は、2次巻線5bとコンデンサC5との接続点に接続され、3次巻線5cの他端は、ダイオードD4(本発明の第2整流素子に対応)を介してダイオードD3とコンデンサC5との接続点に接続されている。ダイオードD3とダイオードD4とコンデンサC5とからなる整流平滑回路は、2次巻線5b及び3次巻線5cに誘起された電圧(オン/オフ制御されたパルス電圧)を整流平滑して直流出力を第1負荷RL1に出力する。
また、トランスT2の1次巻線5a2とトランスT2の4次巻線5d(巻数n4)とは互いに逆相電圧が発生するように巻回されており、トランスT2の4次巻線5dの両端にはダイオードD5とコンデンサC6とからなる整流平滑回路が接続されている。この整流平滑回路の直流出力を第2出力として第2負荷RL2に出力する。
制御回路10は、第1負荷RL1の出力電圧に基づき、主スイッチQ1をオン/オフ制御するためのパルスからなる制御信号を生成するとともに、第1出力電圧が所定の電圧となるように制御する。
制御回路10は、軽負荷時に主スイッチQ1のオンデューティ(オン時間の比率)が低下するように制御する。また、制御回路10は、主スイッチQ1の最小オン時間(本発明のしきい値としての基準電圧V1に対応)を規定することにより、軽負荷時における出力電圧の上昇を検出することにより、さらに軽負荷時にスイッチング周波数を低下させる。
このため、制御回路10は、比較回路11、発振器13、コンパレータ15、インバータ20、ローサイドドライバ23、ハイサイドドライバ25を備えている。
図2は実施例1のスイッチング電源装置に設けられた制御回路の具体的な回路構成図であり、図2(a)は基本的回路、図2(b)は変形例の回路である。図2(a)に示す比較回路11(本発明の誤差電圧生成手段に対応)は、誤差増幅器111と、コンパレータ113とからなる。誤差増幅器111は、コンデンサC5の電圧が−端子に入力され、基準電圧V0が+端子に入力され、コンデンサC5の電圧と基準電圧V0との誤差からなる誤差電圧信号を生成してこの誤差電圧信号をフィードバック信号FBとしてコンパレータ15に出力する。また、誤差増幅器111は、フィードバック信号FBが所定値未満の値から基準電圧V1までの範囲内になった場合には軽負荷であるとして、フィードバック信号をコンパレータ15に出力する。
コンパレータ113は、誤差増幅器111からのフィードバック信号FBが−端子に入力され、基準電圧V1が+端子に入力され、出力端子と電源Vccとの間に抵抗R4が接続され、フィードバック信号FBが基準電圧V1以下になった場合に更なる軽負荷であると判定して、例えばHレベルを発振器13(本発明の周波数制御手段に対応)を構成するVCO131に出力する。
VCO131は、電圧値に応じた周波数を持つ信号を発生する電圧制御発振器であり、コンパレータ113からHレベルを入力したとき、即ち、フィードバック信号FBが基準電圧V1以下になった場合に、誤差増幅器111からの誤差電圧信号の電圧値に応じてスイッチング周波数を低下させた三角波信号(本発明の周波数制御信号に対応)を生成する。
コンパレータ15(本発明のパルス幅制御手段に対応)は、誤差増幅器111からのフィードバック信号FBが+端子に入力され、VCO131からの三角波信号が−端子に入力され、フィードバック信号FBの値が三角波信号の値以上のときにオンで、フィードバック信号FBの値が三角波信号の値未満のときにオフとなるパルス信号を生成し、インバータ20及びローサイドドライバ23に出力する。
図2(b)に示す変形例の回路は、スイッチング周波数を一定周波数から可変周波数に切り替える別の回路例を示している。図2(b)では、コンパレータ113の代わりに増幅器113aを用い、増幅器113aの−端子が基準電圧V1に接続され、+端子が誤差増幅器111の出力側に接続されている。フィードバック信号FBが基準電圧V1より大きいときは、増幅器113aの出力は、飽和状態(例えば電源電圧値)となるため、VCO131は一定周波数を出力する。フィードバック信号FBが基準電圧V1より小さくなると、増幅器113aの出力は、電源電圧値より低下するため、その出力値に応じた周波数がVCO131より出力される。
ローサイドドライバ23は、コンパレータ15からのパルス信号を主スイッチQ1のゲートに印加して主スイッチQ1を駆動する。インバータ20は、コンパレータ15からのパルス信号を反転してハイサイドドライバ25に出力する。ハイサイドドライバ25は、インバータ20からの信号を補助スイッチQ2のゲートに印加して補助スイッチQ2を駆動する。
次に、このように構成された実施例1のスイッチング電源装置の動作を図3乃至図6に示すタイミングチャートを参照しながら説明する。
図3は実施例1のスイッチング電源装置の重負荷時での各部における信号のタイミングチャートである。図4は実施例1のスイッチング電源装置の重負荷時で且つ主スイッチがターンオン時(図3のA部の詳細)の各部における信号のタイミングチャートである。図5は実施例1のスイッチング電源装置の重負荷時で且つ主スイッチがターンオフ時(図3のB部の詳細)の各部における信号のタイミングチャートである。図6は実施例1のスイッチング電源装置の軽負荷時での各部における信号のタイミングチャートである。
なお、図3乃至図6において、主スイッチQ1の両端間の電圧Q1v、主スイッチQ1に流れる電流Q1i、補助スイッチQ2に流れる電流Q2i、可飽和リアクトルSL1に流れる電流SL1i、ダイオードD3に流れる電流D3i、ダイオードD4に流れる電流D4i、主スイッチQ1をオン/オフ制御するゲート信号Q1g、補助スイッチQ2をオン/オフ制御するゲート信号Q2gを示している。
最初に、図3乃至図5を参照して、重負荷時の動作を説明する。重負荷時には、スイッチング周波数を一定とし、主スイッチQ1及び補助スイッチQ2の各デューティを制御するものとする。
まず、時刻t1(時刻t11〜t13)において、ゲート信号Q1gにより主スイッチQ1がオンする。重負荷時においては、リアクトルL1に流れる電流が連続するために、可飽和リアクトルSL1は、直流励磁されるため、飽和して低インピーダンスとなる。このため、トランスT1の励磁インダクタンスを減少させ、リアクトルL1は、トランスT2の1次巻線5a2に並列に接続される。従って、トランスT1の2次巻線5bの電圧は、減少するため、ダイオードD3は、カットオフ状態となり、ダイオードD3には電流D3iは流れず、第1負荷RL1へ電力は供給されない。
また、ダイオードD4は、逆バイアスとなるため、時刻t1〜t2において、電流D4iはゼロである。同様に、電流D5iもゼロである。このとき、Vdc1→L2→5a2(5a1→L1)→Q1→Vdc1と主スイッチQ1に電流Q1iが流れ、この電流Q1iは時間の経過ととも時刻t2まで直線的に増加していく。このとき、トランスT2の励磁インダクタンス及びリアクトルL1にエネルギーが蓄えられる。なお、時刻t1〜t2において、可飽和リアクトルSL1に流れる電流SL1iは時間の経過ととも時刻t2まで直線的に増加していき、補助スイッチQ2の電流Q2iはゼロである。
次に、時刻t2(時刻t21〜t22)において、ゲート信号Q1gにより主スイッチQ1がオフすると、L1→C1→Vdcl→L2→5a1→L1の経路で電流が流れて、コンデンサC1が充電されて主スイッチQ1の電圧Q1vが上昇する。そして、コンデンサC1の電圧とコンデンサC2の電圧とが等しくなったときダイオードD2に電流D2iが流れて、コンデンサC2が充電される。このダイオードD2に電流D2iが流れている期間中は、補助スイッチQ2の電圧Q2vが略ゼロであり補助スイッチQ2をオンすることで補助スイッチQ2をゼロ電圧スイッチングさせることができる。
そして、コンデンサC2の電圧が上昇し、3次巻線5cの電圧が出力電圧と等しくなった場合には、ダイオードD4がオンする。このため、5c→D4→C5→5cと電流D4iが流れ、励磁インダクタンスのエネルギーは、出力に放出される。即ち、励磁インダクタンスのエネルギーとリアクトルL1のエネルギーは、ダイオードD4を介して第1出力として第1負荷RL1に供給される。ダイオードD4の電流D4iは、時刻t2〜t3において、コンデンサC2とリアクトルL2との共振作用により正弦波状に上昇する。また、これと同時にダイオードD5がオンし、5d→D5→C6→5dと電流が流れて、第2出力が第2負荷RL2に供給される。そして、主スイッチQ1がオン時のダイオードD3の電流D3iと主スイッチQ1がオフ時のダイオードD4の電流D4iとの和により、第1出力電圧は、所定値に保たれる。このとき、コンデンサC2の電圧Vc2は、Vc2=第1出力電圧×n1/n2であり、第2出力電圧Vo2は、Vo2=Vc2×n4/n1となる。
次に、補助スイッチQ2に電流が流れている状態で、補助スイッチQ2をオフすると、L2→Vdc1→C1→L1→5a1→L2と電流が流れて、コンデンサC1(主スイッチQ1)が放電する。そして、コンデンサC1の電圧がゼロ電圧となった時に、ダイオードD1がオンする。この状態において、主スイッチQ1をオンすることで主スイッチQ1をゼロ電圧スイッチングさせることができる。
ここで、コンデンサC2の電圧Vc2は、Vc2=T2(n1)/T2(n3)×出力電圧である。T2(n1)はトランスT2の1次巻線5a2の巻数を示し、T2(n3)はトランスT2の3次巻線5cの巻数を示す。また、Vc2=Vdc1×Ton/Tである。Tはパルス信号の周期であり、Tonはパルス信号の1周期内のオン時間(オン幅)である。このため、主スイッチQ1のオンデューティにより出力電圧を制御でき、リアクトルL1に流れる電流は、連続的となる。
また、4次巻線5dには、主スイッチQ1がオフした時に、Vc2×n4/n1の電圧が出力され、ダイオードD5を介して第2負荷RL2に第2出力が出力される。
次に、図6、図7を参照して、軽負荷時の動作を説明する。負荷を軽くした場合には、リアクトルL1の電流は、不連続となり、可飽和リアクトルSL1は、不飽和状態になり、高インピーダンスとなる。従って、主スイッチQ1がオンした時には、Vdc1→L2→5a1→L1→Q1→Vdc1の経路で電流Q1iが流れて、2次巻線5bに電圧が発生する。このため、5b→D3→C5→5bの経路で電流D3iが流れ、第1負荷RL1にエネルギーが供給される。
電流Q1iは、リアクトルL1で制限されるが、直線的に上昇して、第1出力には、この電流Q1iのT1(n1)/T1(n2)倍の電流が第1負荷RL1に供給される。出力電流とこの電流の平均値が等しくなるよう制御されるため、出力電流が減少した場合、つまり、第1出力電圧が所定電圧よりも高くなった場合には、主スイッチQ1のオンデューティを小さくする。
このときには、誤差増幅器111は、図7に示すように、フィードバック信号FBが所定値未満の値から基準電圧V1までの範囲内になった場合に軽負荷であるとして、フィードバック信号FBをコンパレータ15に出力する。コンパレータ15は、誤差増幅器111からのフィードバック信号FBの値が三角波信号の値以上のときにオンで、フィードバック信号FBの値が三角波信号の値未満のときにオフとなるパルス信号を生成する。
図7に示すように、フィードバック信号FBが所定値FB1であるときには、パルス信号のオン時間は例えばTon1であるが、フィードバック信号FBが所定値FB1未満の値から基準電圧V1までの範囲内になった場合には、パルス信号のオン時間は例えばTon2,Ton3となり、主スイッチQ1のオン時間が順次短くなる。即ち、制御回路10は、第1出力電圧を所定値にするために、主スイッチQ1のオンデューティを小さくする。
また、コンデンサC2の電圧Vc2は、主スイッチQ1のオン時間Tonが短くなることにより低下する。その結果、主スイッチQ1がオフ時でもダイオードD4はオンせず、ダイオードD3のみから電力が第1出力として第1負荷RL1に出力される。このように、主スイッチQ1のオン時間が短くなるために、励磁電流(循環電流)が減少し、損失が減少するので、軽負荷時の消費電力を低減することができる。
また、軽負荷時(待機時)では、コンデンサC2の電圧Vc2は、非常に低くなるため、主スイッチQ1がオフ時でもダイオードD5はオンせず、第2出力電圧=Vc2×n4/n1であることから、第2出力電圧は、低下してゼロに近くなる。出力電力と第2出力電圧との関係を図12に示す。
また、可飽和リアクトルSL1は、軽負荷時には、不飽和状態であるので、トランスの励磁インダクタンスによるインピーダンスは、高くなり、励磁電流は、少なくなり、効率を改善できる。
次に、本発明のスイッチング電源装置を液晶TVに使用した場合の例を説明する。第1出力を第1負荷RL1としてのチューナ、ロジック回路等(待機時必要な回路)に接続(電圧の種類が複数の場合には第1出力と同様な回路を複数必要とする。)し、第2出力を第2負荷RL2としての冷陰極放電管のインバータに接続する。
稼動時(重負荷時)においては、出力電圧は大きいため、可飽和リアクトルSL1は飽和し、図13に示すように、第1出力には所定の電圧(第1出力電圧)が出力され、第2出力には所定の電圧(第2出力電圧)が出力される。
一方、待機時には、インバータが停止し、ロジック回路の消費電力も減少するため、可飽和リアクトルSL1は不飽和状態となり、2次巻線5bのみから電力が供給される。このため、主スイッチQ1のオンデューティが低下するため、コンデンサC2の電圧が低下し、図13に示すように、第2出力電圧も低下する。インバータは停止状態であるが、インバータの制御回路等により、電流が流れているため、第2出力電圧を低下させることにより、待機時の損失が低減され、効率が改善される。
次に、軽負荷時で且つフィードバック信号FBが基準電圧V1以下になった時に、即ち、主スイッチQ1の予め定めた最小オン時間以下になった時にスイッチング周波数を低下させる動作について説明する。
まず、制御回路10が主スイッチQ1のオン時間の最小時間(ton4)を規定し、それ以上短くならないように制御すると、さらに、軽負荷時になった場合には、コンデンサC5の出力電圧が上昇傾向となる。このとき、比較回路11は、コンデンサC5の電圧と基準電圧V0との誤差からなる誤差電圧信号を生成してこの誤差電圧信号をフィードバック信号FBとしてコンパレータ15に出力する。また、比較回路11は、フィードバック信号FBが基準電圧V1以下になった場合に、さらに軽負荷であるとして例えばHレベルを発振器13に出力する。
次に、発振器13は、フィードバック信号FBが基準電圧V1以下になった場合に、比較回路11からの誤差電圧信号の電圧値に応じてスイッチング周波数を低下させた三角波信号を生成する。例えば、図7に示すように、フィードバック信号FBの電圧がV1,V2のように低下していくに従って、図8に示すように、スイッチング周波数をf1,f2のように低下させていく。このことは、図10に示すように、通常(定常負荷、重負荷時)では、スイッチング周波数が例えば100KHzであり、軽負荷時には負荷率に応じてスイッチング周波数を低下させることに相当する。
図9に示すように、フィードバック信号FBの値がV1の場合には、電圧V1に対応する周波数f1の三角波信号により、周波数f1のパルス信号が生成され、フィードバック信号FBの値が電圧V2の場合には、電圧V2に対応する周波数f2の三角波信号により、周波数f2のパルス信号が生成される。即ち、軽負荷時には、主スイッチQ1のオン時間が最小時間で一定となるとともに、スイッチング周波数を低下するので、さらにスイッチング損失を低減することができる。
また、発振器13において、図11に示すように、スイッチング周波数の下限を可聴周波数よりわずかに高い周波数(例えば20KHz)に設定し、負荷率に応じてこの周波数まで低下した場合には、パルス幅変調により制御し、さらに、周波数が低下した場合には、バーストモードに移行させる。バーストモードとは、周波数が例えば50〜100Hzで3パルスくらいのバーストが挿入されたものである。このように動作させることにより、可聴周波数でのトランスT1,T2のウナリを防止できるとともに、さらなる軽負荷時でのスイッチング損失を低減できる。
このように、実施例1のスイッチング電源装置によれば、ゼロ電圧スイッチングが適用でき、共振作用により電圧の立ち上がり、立下りも緩やかとなり、低ノイズ、高効率なスイッチング電源装置を提供できる。また、軽負荷時の循環電流を減少させることにより損失を低減でき、軽負荷時の消費電力を低減することができる。さらに、軽負荷時及び待機時にスイッチング周波数を低下させることにより、更に効率が向上でき、装置の待機時の消費電力を大幅に削減できる。
また、4次巻線5dとダイオードD5とコンデンサC6とからなる第2出力回路からなる簡単な回路構成で、稼動時のみ第2出力を出力するので、軽負荷時の消費電力を低減することができる。
(トランスの構成例)
図1に示すスイッチング電源装置における、トランスT1の1次巻線5a1、トランスT2の1次巻線5a2を同一巻数とし、リアクトルL1を2次側に移動すれば、トランスT1とトランスT2の1次巻線を共通化できる。このように構成したトランスの例を図14に示す。
図1に示すスイッチング電源装置における、トランスT1の1次巻線5a1、トランスT2の1次巻線5a2を同一巻数とし、リアクトルL1を2次側に移動すれば、トランスT1とトランスT2の1次巻線を共通化できる。このように構成したトランスの例を図14に示す。
図14に示すトランスは、中央脚20aと2つの側脚20b,20cを有するコア2を有する。コア2の側脚20bには僅かなギャップ21bが形成されている。コア2の中央脚20aには、1次巻線5aと3次巻線5c及び4次巻線5dが密結合させて巻回されている。このため、1次巻線5aと3次巻線5c及び4次巻線5d間のリーケージインダクタンスは小さく、このリーケージインダクタンスがリアクトルL2に相当する。
2次巻線5bは、コア2の側脚20cに巻回されている。即ち、ギャップ21bを設けるとともに、1次巻線5a及び2次巻線5b間が疎結合になっているので、1次巻線5a及び2次巻線5b間のリーケージインダクタンスは大きい。また、ギャップ21bを設けたので、大きなリーケージインダクタンスを得ることができる。このリーケージインダクタンスがリアクトルL1に相当する。また、中央脚20a及び側脚20cにはギャップが設けられていないので、ギャップに蓄えられるエネルギーがなくなるから、軽負荷時の効率が良くなる。
リアクトルL1,L2にリーケージインダクタンスを用いることにより、全ての巻線を1つのトランスで構成できるので、トランスを小型化することができる。
また、2次巻線5bのコア2の一部に凹部23a,23bを設け、この凹部23a,23bによりコア2の断面積を減じて、その部分のみ飽和させることにより、可飽和リアクトルSL1を構築できる。なお、凹部は側脚20cの一部にあってもよい。
図14に示すトランスを使用した場合のスイッチング電源装置の回路構成図を図15に示す。図15に示すスイッチング電源装置において、直流電源Vdc1の両端には、リアクトルL2とトランスT1の1次巻線5aと主スイッチQ1との直列回路が接続されている。2次巻線5bには直列にリアクトルL1が接続され、2次巻線5bとリアクトルL1との直列回路の両端には、可飽和リアクトルSL1が接続されている。
図16は実施例2のスイッチング電源装置の回路構成図である。図16に示す実施例2のスイッチング電源装置は、図15に示す実施例1のスイッチング電源装置に対して、リアクトルL1と3次巻線5cの一端との間にスイッチ素子SWを接続し、スイッチ素子SWは、重負荷時(稼動時)に外部からの待機信号によりオフし、軽負荷時(待機時)に待機信号によりオンする。スイッチ素子SWは、リアクトルL1と3次巻線5cの一端との間に設ける代わりに、トランスT1の2次巻線5bとダイオードD3のアノードとの間に設けても良い。
なお、その他の構成は、図15に示す実施例1のスイッチング電源装置の構成と同一構成であり、同一部分には同一符号を付し、その詳細な説明は省略する。
このように構成された実施例2のスイッチング電源装置によれば、稼動時にはスイッチ素子SWはオフするので、ダイオードD3に電流が流れず、主スイッチQ1がオフ時に、ダイオードD4からの電流により第1負荷RL1に第1出力が供給され、ダイオードD5からの電流により第2負荷RL2に第2出力が供給される。このため、稼動時には電力に関係なく、第1出力及び第2出力のそれぞれに所定の電圧を出力させることができる。
また、待機時には、外部からの待機信号によりスイッチ素子SWがオンする。待機時の動作は、実施例1のスイッチング電源装置の待機時の動作と同じであるので、その説明は省略する。
本発明のスイッチング電源装置は、DC−DC変換型の電源回路やAC−DC変換型の電源回路に適用可能である。
Vdc1 直流電源
10,100 制御回路
Q1 主スイッチ
Q2 補助スイッチ
RL1 第1負荷
RL2 第2負荷
L1 リアクトル
L2 リアクトル
SL1 可飽和リアクトル
C1,C2,C5,C6 コンデンサ
D1〜D5 ダイオード
T,T1,T2 トランス
P,5a,5a1,5a2 1次巻線(n1)
S,5b 2次巻線(n2)
5c 3次巻線(n3)
5d 4次巻線
SW スイッチ素子
11 比較回路
13 発振器
15.113 コンパレータ
20 インバータ
23 ローサイドドライバ
25 ハイサイドドライバ
111 誤差増幅器
131 VCO(電圧制御発振器)
2 コア
20a 中央脚
20b,20c 側脚
21b ギャップ
23a,23b 凹部
81 第1コンバータ
82 第2コンバータ
83 第1負荷
84 第2負荷
10,100 制御回路
Q1 主スイッチ
Q2 補助スイッチ
RL1 第1負荷
RL2 第2負荷
L1 リアクトル
L2 リアクトル
SL1 可飽和リアクトル
C1,C2,C5,C6 コンデンサ
D1〜D5 ダイオード
T,T1,T2 トランス
P,5a,5a1,5a2 1次巻線(n1)
S,5b 2次巻線(n2)
5c 3次巻線(n3)
5d 4次巻線
SW スイッチ素子
11 比較回路
13 発振器
15.113 コンパレータ
20 インバータ
23 ローサイドドライバ
25 ハイサイドドライバ
111 誤差増幅器
131 VCO(電圧制御発振器)
2 コア
20a 中央脚
20b,20c 側脚
21b ギャップ
23a,23b 凹部
81 第1コンバータ
82 第2コンバータ
83 第1負荷
84 第2負荷
Claims (6)
- 直流電源の両端に接続され、トランスの1次巻線と主スイッチとが直列に接続された第1直列回路と、
前記主スイッチの両端又は前記トランスの1次巻線の両端に接続され、補助スイッチとコンデンサとが直列に接続された第2直列回路と、
前記トランスの2次巻線の両端に接続され、重負荷時に飽和し、軽負荷時に不飽和状態になる可飽和リアクトルと、
前記主スイッチがオン時に前記トランスの2次巻線に発生した電圧を整流する第1整流素子と、
前記主スイッチがオフ時に前記トランスの3次巻線に発生した電圧を整流する第2整流素子と、
前記第1整流素子で整流された電圧と前記第2整流素子で整流された電圧とを平滑し得られた第1出力を第1負荷に供給する平滑素子と、
前記主スイッチがオフ時に前記トランスの4次巻線に発生した電圧を整流平滑し得られた第2出力を第2負荷に供給する整流平滑回路と、
前記主スイッチと前記補助スイッチとを所定のスイッチング周波数を持つ信号により交互にオン/オフさせる制御回路とを備え、
前記制御回路は、軽負荷時に前記主スイッチのオンデューティを制御することにより前記第2出力を低下させることを特徴とするスイッチング電源装置。 - 前記トランスの2次巻線に直列にスイッチ素子を接続し、該スイッチ素子は、外部からの待機信号によりオンし、前記第2出力を低下させることを特徴とする請求項1記載のスイッチング電源装置。
- 前記制御回路は、
前記平滑素子の出力電圧と基準電圧との誤差からなる誤差電圧信号を生成する誤差電圧生成手段と、
軽負荷時に、前記誤差電圧生成手段で生成された前記誤差電圧信号の値に基づき前記主スイッチのオン時間を短く制御するパルス幅制御手段と、
を備えることを特徴とする請求項1又は請求項2記載のスイッチング電源装置。 - 軽負荷時に、前記誤差電圧生成手段で生成された前記誤差電圧信号の値が前記主スイッチの予め定めた最小オン時間に対応するしきい値に達したときに前記誤差電圧信号の値に応じて前記スイッチング周波数を低下させる周波数制御信号を生成する周波数制御手段を有し、
前記パルス幅制御手段は、前記周波数制御手段で生成された前記周波数制御信号に応じて前記スイッチング周波数を低下させたパルス信号を生成することを特徴とする請求項3記載のスイッチング電源装置。 - 前記トランスは、中央脚と2つの側脚との3脚により磁気回路が形成されたコアを有し、前記2つの側脚の一方の側脚にはギャップが形成され、前記中央脚には前記1次巻線と前記3次巻線及び4次巻線とが密結合させて巻回され、前記2つの側脚の他方の側脚には前記2次巻線が巻回されていることを特徴とする請求項1乃至請求項4のいずれか1項記載のスイッチング電源装置。
- 前記トランスのコアの磁路の一部に断面積の少ない部分を設け、該部分により前記可飽和リアクトルを構成したことを特徴とする請求項1乃至請求項5のいずれか1項記載のスイッチング電源装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004247246A JP2006067700A (ja) | 2004-08-26 | 2004-08-26 | スイッチング電源装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004247246A JP2006067700A (ja) | 2004-08-26 | 2004-08-26 | スイッチング電源装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006067700A true JP2006067700A (ja) | 2006-03-09 |
Family
ID=36113679
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004247246A Pending JP2006067700A (ja) | 2004-08-26 | 2004-08-26 | スイッチング電源装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006067700A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008125217A (ja) * | 2006-11-10 | 2008-05-29 | Fuji Electric Device Technology Co Ltd | スイッチング電源装置 |
-
2004
- 2004-08-26 JP JP2004247246A patent/JP2006067700A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008125217A (ja) * | 2006-11-10 | 2008-05-29 | Fuji Electric Device Technology Co Ltd | スイッチング電源装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10658934B2 (en) | Quasi-resonant converter with efficient light-load operation and method therefor | |
JP4910525B2 (ja) | 共振型スイッチング電源装置 | |
US8842450B2 (en) | Power converter using multiple phase-shifting quasi-resonant converters | |
JP3861871B2 (ja) | スイッチング電源装置 | |
JP4671020B2 (ja) | 多出力共振型dc−dcコンバータ | |
JP2007020391A (ja) | 高効率ハーフブリッジdc/dcコンバータ及びその制御方法 | |
JP5434371B2 (ja) | 共振型スイッチング電源装置 | |
RU2480888C2 (ru) | Схема управления коэффициентом мощности и сетевой источник электропитания | |
US10784789B1 (en) | Switched mode power supply with multi-mode operation and method therefor | |
JP2002101655A (ja) | スイッチング電源装置 | |
JP2008219978A (ja) | 多出力スイッチング電源装置 | |
KR101304777B1 (ko) | 넓은 입력전압 제어 범위를 갖는 직류-직류 컨버터 | |
JP7306316B2 (ja) | スイッチング電源装置および電力供給システム | |
US20050024901A1 (en) | Primary side ZVS push-pull converter having relatively less losses | |
US20060013021A1 (en) | Direct-Current Converter | |
US20230126710A1 (en) | Variable Gain Modulation Methods and Controllers for AC-DC Converter with Power Factor Correction | |
JP2006042435A (ja) | スイッチング電源装置 | |
JP2005168266A (ja) | 直流電力変換装置 | |
JP2005348567A (ja) | Dc−dcコンバータ | |
JP2006067699A (ja) | スイッチング電源装置 | |
JP4370844B2 (ja) | 直流変換装置 | |
JP2006067700A (ja) | スイッチング電源装置 | |
JP3354454B2 (ja) | スイッチング電源装置 | |
JP4649729B2 (ja) | 電源装置及び放電灯点灯装置 | |
JP2005160218A (ja) | スイッチング電源装置 |