JP2006066905A - Plasma processing apparatus and plasma processing method - Google Patents

Plasma processing apparatus and plasma processing method Download PDF

Info

Publication number
JP2006066905A
JP2006066905A JP2005219984A JP2005219984A JP2006066905A JP 2006066905 A JP2006066905 A JP 2006066905A JP 2005219984 A JP2005219984 A JP 2005219984A JP 2005219984 A JP2005219984 A JP 2005219984A JP 2006066905 A JP2006066905 A JP 2006066905A
Authority
JP
Japan
Prior art keywords
plasma
electrode
impedance
plasma processing
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005219984A
Other languages
Japanese (ja)
Other versions
JP4699127B2 (en
JP2006066905A5 (en
Inventor
Manabu Iwata
学 岩田
Chishio Koshimizu
地塩 輿水
Yohei Yamazawa
陽平 山澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2005219984A priority Critical patent/JP4699127B2/en
Publication of JP2006066905A publication Critical patent/JP2006066905A/en
Publication of JP2006066905A5 publication Critical patent/JP2006066905A5/ja
Application granted granted Critical
Publication of JP4699127B2 publication Critical patent/JP4699127B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Plasma Technology (AREA)
  • Chemical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To improve a uniformity in etching treatment on wafer surface. <P>SOLUTION: An electrical property tuning section 20 is arranged for an upper electrode 4 countering a lower electrode 3 to which high frequency power for plasma generation is supplied. The electrical property tuning section 20 can adjust impedance, with respect to the frequency of a high frequency power supplied to the lower electrode 3, in the circuit on the side of the upper electrode 4 as viewed from the plasma P side so that the circuit may not resonate. The uniformity of etching treatment improves by adjusting the foregoing impedance to miss the resonance point at the time of etching treatment. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は，プラズマ処理装置及びプラズマ処理方法に関する。   The present invention relates to a plasma processing apparatus and a plasma processing method.

例えば半導体装置や液晶表示装置等の製造プロセスにおいては，例えば基板上に形成された膜を蝕刻するエッチング処理や，基板の表面に電極や絶縁膜を形成する成膜処理などが行われている。これらのエッチング処理や成膜処理には，プラズマを用いて基板を処理するプラズマ処理が多用されている。   For example, in a manufacturing process of a semiconductor device or a liquid crystal display device, for example, an etching process for etching a film formed on a substrate, a film forming process for forming an electrode or an insulating film on the surface of the substrate, and the like are performed. In these etching processes and film forming processes, a plasma process for processing a substrate using plasma is frequently used.

上述のプラズマ処理は，通常プラズマ処理装置において行われる。プラズマ処理装置には，上下に電極を配置した平行平板型のものが多用されており，当該平行平板型のプラズマ処理装置は，例えば処理容器内において，基板を載置した下部電極に高周波電源により高周波電力を供給し，下部電極と上部電極との間の処理空間にプラズマを生成し，当該プラズマによって基板を処理していた。   The plasma processing described above is usually performed in a plasma processing apparatus. A parallel plate type in which electrodes are arranged on the upper and lower sides is often used in the plasma processing apparatus, and the parallel plate type plasma processing apparatus is, for example, in a processing vessel by a high frequency power source on a lower electrode on which a substrate is placed. High-frequency power was supplied, plasma was generated in a processing space between the lower electrode and the upper electrode, and the substrate was processed with the plasma.

ところで，近年，上記プラズマ処理装置では，例えばより高精度のエッチング処理や成膜処理を行うために，高周波電源に波長の短い高周波が用いられるようになっている。このように波長の短い高周波を用いた場合，処理空間内においてプラズマが中心部に集中し，周辺部よりも中心部のプラズマ密度が高くなる傾向が認められる。このため，基板の中心部のプラズマ処理だけが早く進んで，最終的な処理結果が基板面内おいて不均一になることがあった。   Incidentally, in recent years, in the above plasma processing apparatus, for example, a high frequency with a short wavelength is used for a high frequency power source in order to perform a more accurate etching process or film forming process. When a high-frequency wave having a short wavelength is used in this way, it is recognized that the plasma is concentrated in the central part in the processing space and the plasma density in the central part is higher than that in the peripheral part. For this reason, only the plasma processing at the center of the substrate progresses quickly, and the final processing result may be non-uniform on the substrate surface.

かかる問題を解決するために，例えば上部電極を外側から中心にかけて高くなるように凸状に形成し，処理容器内のプラズマの拡散度合いを均等にして処理容器内のプラズマ密度を均一にするプラズマ処理装置（例えば，特許文献１参照。）が提案されている。しかしながら，このような装置によっても，例えば基板面内におけるエッチング速度や成膜速度を十分に均一化するまでには至っていない。   In order to solve such a problem, for example, the plasma processing is performed such that the upper electrode is formed in a convex shape so as to increase from the outside to the center, and the plasma diffusion in the processing vessel is made uniform by equalizing the degree of plasma diffusion in the processing vessel. An apparatus (see, for example, Patent Document 1) has been proposed. However, even with such an apparatus, for example, the etching rate and film formation rate within the substrate surface have not been sufficiently uniformed.

特開２００３−２９７８１０号公報JP 2003-297810 A

本発明は，かかる点に鑑みてなされたものであり，基板面内におけるプラズマ処理の速度のばらつきを低減して，基板面内における基板処理の均一性を向上するプラズマ処理装置及びプラズマ処理方法を提供することをその目的とする。   The present invention has been made in view of the above points, and provides a plasma processing apparatus and a plasma processing method for reducing the variation in the speed of plasma processing in the substrate surface and improving the uniformity of substrate processing in the substrate surface. Its purpose is to provide.

上記目的を達成するために，本発明は，プラズマを用いて基板を処理するプラズマ処理装置であって，基板を収容して処理する処理容器と，前記処理容器内において基板を載置する下部電極と，前記処理容器内において前記下部電極に対向するように配置された上部電極と，少なくとも前記下部電極又は上部電極のいずれかに高周波電力を供給し，前記下部電極と前記上部電極との間にプラズマを生成する高周波電源と，前記処理容器内に存在する少なくとも一つの高周波の周波数に対する，前記プラズマから見た電極側の回路のインピーダンスを，前記回路が共振しないように調整する電気特性調整部と，を備えたことを特徴とする。   In order to achieve the above object, the present invention provides a plasma processing apparatus for processing a substrate using plasma, a processing container for storing and processing the substrate, and a lower electrode for mounting the substrate in the processing container. And an upper electrode disposed to face the lower electrode in the processing container, and at least one of the lower electrode and the upper electrode is supplied with high-frequency power, and between the lower electrode and the upper electrode A high-frequency power source for generating plasma, and an electrical characteristic adjusting unit for adjusting the impedance of the circuit on the electrode side viewed from the plasma with respect to at least one high-frequency frequency present in the processing container so that the circuit does not resonate; , Provided.

本発明によれば，電極側の回路が共振しないようにインピーダンスを調整できる。発明者の検証によれば，こうすることにより，処理容器内の基板面内におけるプラズマ処理速度のばらつきを低減できる。したがって，基板面内においてプラズマ処理が均等な速度で行われ，基板面内の基板処理の均一性を向上できる。   According to the present invention, the impedance can be adjusted so that the circuit on the electrode side does not resonate. According to the inventor's verification, this makes it possible to reduce variations in the plasma processing speed in the substrate surface within the processing container. Therefore, the plasma processing is performed at a uniform speed in the substrate surface, and the uniformity of the substrate processing in the substrate surface can be improved.

前記電気特性調整部は，前記高周波電力が供給される供給電極に対向する対向電極側の回路におけるインピーダンスを調整できるものであってもよい。なお，本発明において，下部電極と上部電極の両方に高周波電力が供給される場合には，下部電極を供給電極として見ると上部電極が対向電極になり，上部電極を給電電極として見ると下部電極が対向電極となる。 The electrical characteristic adjusting unit may be capable of adjusting an impedance in a circuit on a counter electrode side facing the supply electrode to which the high frequency power is supplied. In the present invention, when high-frequency power is supplied to both the lower electrode and the upper electrode, the upper electrode becomes a counter electrode when the lower electrode is viewed as the supply electrode, and the lower electrode is viewed when the upper electrode is viewed as the feeding electrode. Becomes a counter electrode.

前記電気特性調整部は，前記インピーダンスを変更するための可変素子を有していてもよい。前記電気特性調整部は，前記可変素子を調整してインピーダンスを制御する制御部を有していてもよい。   The electrical property adjusting unit may include a variable element for changing the impedance. The electrical characteristic adjusting unit may include a control unit that controls the impedance by adjusting the variable element.

前記電気特性調整部は，前記インピーダンスを検出するインピーダンス検出部を有していてもよい。かかる場合，前記制御部は，前記インピーダンス検出部からの検出結果に基づいて前記可変素子を調整してインピーダンスを制御できてもよい。   The electrical characteristic adjustment unit may include an impedance detection unit that detects the impedance. In such a case, the control unit may be able to control the impedance by adjusting the variable element based on the detection result from the impedance detection unit.

前記電気特性調整部は，前記インピーダンスを調整する電極側に接続された電気特性調整機構を有し，前記プラズマに面した電極面から電気特性調整機構側の回路におけるリアクタンスを負の値に調整できるようにしてもよい。   The electrical property adjusting unit has an electrical property adjusting mechanism connected to the electrode side for adjusting the impedance, and can adjust the reactance in the circuit on the electrical property adjusting mechanism side to a negative value from the electrode surface facing the plasma. You may do it.

前記電気特性調整部は，前記インピーダンスを共振点から±１０Ω以内にずらすように調整できるようにしてもよい。   The electrical characteristic adjustment unit may be configured to adjust the impedance so as to shift within ± 10Ω from the resonance point.

また，前記電気特性調整部は，前記リアクタンスを-５０Ω以下の負の値に調整してもよい。かかる場合，電極側の回路における前記インピーダンスが共振点から大きくずらされるので，電極側の電気的な性質が安定し，プラズマ処理の装置間で生じる電気的な性質に起因した性能のばらつきが低減される。   The electrical characteristic adjusting unit may adjust the reactance to a negative value of −50Ω or less. In such a case, the impedance in the circuit on the electrode side is largely shifted from the resonance point, so that the electrical properties on the electrode side are stabilized, and performance variations due to the electrical properties occurring between plasma processing apparatuses are reduced. The

別の観点による本発明は，プラズマを用いて基板を処理するプラズマ処理装置であって，基板を収容して処理する処理容器と，前記処理容器内において基板を載置する下部電極と，前記処理容器内において前記下部電極に対向するように配置された上部電極と，少なくとも前記下部電極又は上部電極のいずれかに高周波電力を供給し，前記下部電極と前記上部電極との間の処理空間にプラズマを生成する高周波電源と，前記処理空間から電極に流れ込む電流の電流値が最大にならないように，前記プラズマから見た前記電極側の回路の電気特性を調整する電気特性調整部と，を備えたことを特徴とする。   The present invention according to another aspect is a plasma processing apparatus for processing a substrate using plasma, the processing container storing and processing the substrate, a lower electrode for mounting the substrate in the processing container, and the processing A high-frequency power is supplied to the upper electrode disposed in the container so as to face the lower electrode, and at least either the lower electrode or the upper electrode, and plasma is generated in a processing space between the lower electrode and the upper electrode. A high-frequency power source that generates the electric current, and an electric characteristic adjustment unit that adjusts the electric characteristic of the circuit on the electrode side as viewed from the plasma so that the current value of the current flowing into the electrode from the processing space does not become maximum. It is characterized by that.

本発明によれば，電極側に流れ込む電流の電流値が最大にならないように，当該電極側の回路における電気特性を調整できる。発明者の検証によれば，こうすることにより，処理容器内の基板面内におけるプラズマ処理速度のばらつきを低減できる。したがって，基板面内においてプラズマ処理が均等な速度で行われ，基板面内の基板処理の均一性を向上できる。   According to the present invention, the electrical characteristics in the circuit on the electrode side can be adjusted so that the current value of the current flowing into the electrode side does not become maximum. According to the inventor's verification, this makes it possible to reduce variations in the plasma processing speed in the substrate surface within the processing container. Therefore, the plasma processing is performed at a uniform speed in the substrate surface, and the uniformity of the substrate processing in the substrate surface can be improved.

前記電気特性調整部は，前記高周波電力が供給される供給電極に対向する対向電極側の回路における電気特性を調整できるものであってもよい。   The electrical characteristic adjusting unit may be capable of adjusting electrical characteristics in a circuit on the counter electrode side facing the supply electrode to which the high-frequency power is supplied.

前記電気特性調整部は，前記電流値を変更するための可変素子を有していてもよい。また，前記電気特性調整部は，前記可変素子を調整して電流値を制御する制御部を有していてもよい。   The electrical characteristic adjusting unit may include a variable element for changing the current value. The electrical characteristic adjusting unit may include a control unit that controls the current value by adjusting the variable element.

前記電気特性調整部は，前記電流値を検出する電流値検出部を有していてもよい。かかる場合，前記制御部は，前記電流値検出部からの検出結果に基づいて前記可変素子を調整して電流値を制御できるようにしてもよい。   The electrical characteristic adjustment unit may include a current value detection unit that detects the current value. In such a case, the control unit may control the current value by adjusting the variable element based on the detection result from the current value detection unit.

前記電気特性調整部は，前記電流値が最大電流値の１／２以上になるように前記電気特性を調整してもよい。     The electrical property adjusting unit may adjust the electrical property so that the current value becomes 1/2 or more of a maximum current value.

前記上部電極は，複数の電極部に分割されており，前記電気特性調整部は，少なくとも一つの電極部に対して備えられていてもよい。   The upper electrode may be divided into a plurality of electrode portions, and the electrical characteristic adjusting portion may be provided for at least one electrode portion.

以上に記載のプラズマ処理装置は，前記上部電極又は前記下部電極の少なくともいずれかに直流電圧を印加する直流電源を有していてもよい。また，前記上部電極に前記直流電圧が印加されてもよい。   The plasma processing apparatus described above may include a DC power source that applies a DC voltage to at least one of the upper electrode and the lower electrode. Further, the DC voltage may be applied to the upper electrode.

別の観点による本発明は，処理容器内において，上部電極に対向するように配置された下部電極上に基板を載置し，少なくとも前記下部電極又は上部電極のいずれかに高周波電力を供給して，前記下部電極と前記上部電極との間にプラズマを生成し，当該プラズマによって基板を処理するプラズマ処理方法であって，前記処理容器内に存在する少なくとも一つの高周波の周波数に対する，前記プラズマから見た電極側の回路におけるインピーダンスを，前記回路が共振しないように調整することを特徴とする。   According to another aspect of the present invention, a substrate is placed on a lower electrode disposed to face an upper electrode in a processing vessel, and high frequency power is supplied to at least either the lower electrode or the upper electrode. A plasma processing method for generating a plasma between the lower electrode and the upper electrode and processing the substrate with the plasma, as viewed from the plasma with respect to at least one high frequency existing in the processing vessel. The impedance in the electrode side circuit is adjusted so that the circuit does not resonate.

本発明のように，電極側の回路におけるインピーダンスを回路が共振しないように調整することにより，処理容器内の基板面内におけるプラズマ処理速度のばらつきを低減できる。したがって，基板面内においてプラズマ処理が均等な速度で行われ，基板面内の基板処理の均一性を向上できる。   As in the present invention, by adjusting the impedance in the circuit on the electrode side so that the circuit does not resonate, it is possible to reduce the variation in the plasma processing speed in the substrate surface in the processing container. Therefore, the plasma processing is performed at a uniform speed in the substrate surface, and the uniformity of the substrate processing in the substrate surface can be improved.

前記プラズマ処理方法において，前記高周波電力が供給される供給電極に対向する対向電極側の回路におけるインピーダンスを，当該回路が共振しないように調整してもよい。   In the plasma processing method, an impedance in a circuit on a counter electrode side facing the supply electrode to which the high frequency power is supplied may be adjusted so that the circuit does not resonate.

前記プラズマ処理方法において，前記インピーダンスを共振点から±１０Ω以内にずらすように調整してもよい。   In the plasma processing method, the impedance may be adjusted to be shifted within ± 10Ω from the resonance point.

別の観点による本発明は，処理容器内において，上部電極に対向するように配置された下部電極上に基板を載置し，少なくとも前記下部電極又は上部電極のいずれかに高周波電力を供給して，前記下部電極と前記上部電極との間の処理空間にプラズマを生成し，当該プラズマによって基板を処理するプラズマ処理方法であって，前記処理空間から電極に流れ込む電流の電流値が最大にならないように，前記プラズマから見た前記電極側の回路の電気特性を調整することを特徴とする。   According to another aspect of the present invention, a substrate is placed on a lower electrode disposed to face an upper electrode in a processing vessel, and high frequency power is supplied to at least either the lower electrode or the upper electrode. A plasma processing method for generating plasma in a processing space between the lower electrode and the upper electrode and processing the substrate by the plasma so that a current value of a current flowing from the processing space to the electrode is not maximized. Furthermore, the electrical characteristics of the circuit on the electrode side as seen from the plasma are adjusted.

本発明のように，電極側に流れ込む電流の電流値が最大にならないように前記電極側の電気特性を調整することにより，処理容器内の基板面内におけるプラズマ処理速度のばらつきを低減できる。したがって，基板面内においてプラズマ処理が均等な速度で行われ，基板面内の基板処理の均一性を向上できる。   As in the present invention, by adjusting the electrical characteristics on the electrode side so that the current value of the current flowing into the electrode side does not become maximum, it is possible to reduce variations in the plasma processing speed in the substrate surface in the processing vessel. Therefore, the plasma processing is performed at a uniform speed in the substrate surface, and the uniformity of the substrate processing in the substrate surface can be improved.

前記プラズマ処理方法において，前記高周波電力が供給される供給電極に対向する対向電極側に流れ込む電流の電流値が最大にならないように，前記対向電極側の回路における電気特性を調整してもよい。   In the plasma processing method, electrical characteristics in the circuit on the counter electrode side may be adjusted so that a current value of a current flowing into the counter electrode side facing the supply electrode to which the high-frequency power is supplied is not maximized.

前記プラズマ処理方法において，前記電流値が最大電流値の１／２以上になるように前記電気特性を調整してもよい。   In the plasma processing method, the electrical characteristics may be adjusted so that the current value becomes 1/2 or more of a maximum current value.

前記プラズマ処理方法において，前記上部電極又は前記下部電極の少なくともいずれかに直流電圧を印加してもよい。また，前記上部電極に直流電圧を印加してもよい。   In the plasma processing method, a DC voltage may be applied to at least one of the upper electrode and the lower electrode. Further, a DC voltage may be applied to the upper electrode.

本発明によれば，基板処理を基板面内におけるプラズマ処理の速度のばらつきを低減でき，基板面内における基板処理の均一性を向上することができる。   According to the present invention, it is possible to reduce the variation in the speed of the plasma processing in the substrate surface and improve the uniformity of the substrate processing in the substrate surface.

以下，本発明の好ましい実施の形態について説明する。図１は，本発明にかかるプラズマ処理装置としてのプラズマエッチング装置１の構成の概略を示す縦断面の説明図である。なお，本明細書及び図面において，実質的に同一の機能構成を有する構成要素については，同一の符号を付することにより重複説明を省略する。   Hereinafter, preferred embodiments of the present invention will be described. FIG. 1 is an explanatory view of a longitudinal section showing an outline of a configuration of a plasma etching apparatus 1 as a plasma processing apparatus according to the present invention. In the present specification and drawings, components having substantially the same functional configuration are denoted by the same reference numerals, and redundant description is omitted.

図１に示すように，プラズマエッチング装置１は，例えば上面が開口し有底円筒状の処理容器２を備えている。処理容器２は，接地されている。処理容器２内の中央部には，ウェハＷを載置する載置台を兼ねた下部電極３が設けられている。この下部電極３は，図示しない昇降機構により上下動可能である。また，下部電極３は，内部に埋め込まれたヒータや温度測定部材などからなる温度調節機構（図示せず）により所定温度に維持できる。   As shown in FIG. 1, the plasma etching apparatus 1 includes a processing container 2 having a bottomed cylindrical shape with an upper surface opened, for example. The processing container 2 is grounded. A lower electrode 3 that also serves as a mounting table on which the wafer W is mounted is provided in the center of the processing container 2. The lower electrode 3 can be moved up and down by a lifting mechanism (not shown). Further, the lower electrode 3 can be maintained at a predetermined temperature by a temperature adjusting mechanism (not shown) including a heater and a temperature measuring member embedded therein.

下部電極３の載置面と対向する処理容器２の天井部には，例えば略円盤形状の上部電極４が配置されている。上部電極４と処理容器２との間には，環状に絶縁体５が介装され，上部電極４と処理容器２とは電気的に絶縁されている。上部電極４の下面には，例えば多数のガス吐出孔４ａが形成されている。ガス吐出孔４ａは，上部電極４の上面に接続されたガス供給管６に連通している。ガス供給管６は，エッチング処理のための処理ガス，例えばＨＢｒガス，Ｏ２ガスなどのガス供給源（図示せず）に接続されている。ガス供給管６から上部電極４内に導入された処理ガスは，複数のガス吐出孔４ａから処理容器２内に供給される。 For example, a substantially disk-shaped upper electrode 4 is disposed on the ceiling of the processing container 2 facing the mounting surface of the lower electrode 3. An insulator 5 is annularly interposed between the upper electrode 4 and the processing container 2 so that the upper electrode 4 and the processing container 2 are electrically insulated. On the lower surface of the upper electrode 4, for example, a number of gas discharge holes 4a are formed. The gas discharge hole 4 a communicates with a gas supply pipe 6 connected to the upper surface of the upper electrode 4. The gas supply pipe 6 is connected to a gas supply source (not shown) such as a processing gas for etching, such as HBr gas or O 2 gas. The processing gas introduced into the upper electrode 4 from the gas supply pipe 6 is supplied into the processing container 2 from the plurality of gas discharge holes 4a.

下部電極３には，導電線１０によりプラズマ生成用の第１の高周波電源１１が接続されている。第１の高周波電源１１は，接地されている。第１の高周波電源１１は，下部電極３に対し，所定の高周波電力，例えばプラズマ生成用の１００ＭＨｚの高周波電力を供給することができる。この第１の高周波電源１１により下部電極３に高周波電力を供給することによって，下部電極３と上部電極４との間の処理空間Ｋに高周波電圧が印加され，当該処理空間Ｋ内に処理ガスのプラズマＰを生成できる。なお，下部電極３に第１の高周波電源１１が接続されているため，本実施の形態においては，下部電極３が給電電極となり，上部電極４が対向電極となる。   The lower electrode 3 is connected to a first high-frequency power source 11 for generating plasma by a conductive wire 10. The first high frequency power supply 11 is grounded. The first high frequency power supply 11 can supply a predetermined high frequency power, for example, a 100 MHz high frequency power for plasma generation, to the lower electrode 3. By supplying high-frequency power to the lower electrode 3 from the first high-frequency power source 11, a high-frequency voltage is applied to the processing space K between the lower electrode 3 and the upper electrode 4, and the processing gas flows into the processing space K. Plasma P can be generated. Since the first high-frequency power source 11 is connected to the lower electrode 3, the lower electrode 3 serves as a feeding electrode and the upper electrode 4 serves as a counter electrode in the present embodiment.

また，下部電極３には，導電線１２によりイオン引き込み用の第２の高周波電源１３が接続されている。第２の高周波電源１３は，接地されている。第２の高周波電源１３は，下部電極３に対し，前記第１の高周波電源１１の周波数よりも低い，例えばイオン引き込み用の１３．５６ＭＨｚの高周波電力を供給することができる。この第２の高周波電源１３により下部電極３に高周波電力を供給することによって，処理空間Ｋ内に生成されたプラズマＰ中の荷電粒子をウェハＷ側に誘導することができる。なお，第２の高周波電源１３による高周波電力の供給によってもプラズマＰが生成されることがある。   The lower electrode 3 is connected to a second high-frequency power source 13 for ion attraction by a conductive wire 12. The second high frequency power supply 13 is grounded. The second high frequency power supply 13 can supply high frequency power of 13.56 MHz, for example, for ion attraction, lower than the frequency of the first high frequency power supply 11 to the lower electrode 3. By supplying high-frequency power to the lower electrode 3 from the second high-frequency power source 13, charged particles in the plasma P generated in the processing space K can be guided to the wafer W side. Note that the plasma P may also be generated by supplying high-frequency power from the second high-frequency power source 13.

プラズマエッチング装置１は，プラズマＰから見た上部電極４側の回路Ｃ１におけるインピーダンスＺＣ１を調整する電気特性調整部２０を備えている。図２に示すように処理空間Ｋ内に生成されるプラズマＰの形成領域と上部電極４との間には，真空のシース領域ＳＵが形成される。本実施の形態において，プラズマＰから見た上部電極４側の回路Ｃ１は，シース領域ＳＵ，上部電極４，後述する導電線２４及び電気特性調整回路２１を含むもの（上部電極４に電気的に接続された領域とシース領域ＳＵとを合わせたもの）である。また，インピーダンスＺＣ１は，その回路Ｃ１におけるインピーダンスであって，例えばプラズマ生成用の第１の高周波電源１１の周波数に対するものである。なお，上部電極４に高周波電源が接続されている場合，回路Ｃ１には，その高周波電源も含まれる。 The plasma etching apparatus 1 includes an electrical characteristic adjusting unit 20 that adjusts the impedance Z C1 in the circuit C1 on the upper electrode 4 side viewed from the plasma P. As shown in FIG. 2, a vacuum sheath region SU is formed between the formation region of the plasma P generated in the processing space K and the upper electrode 4. In the present embodiment, the circuit C1 on the side of the upper electrode 4 viewed from the plasma P includes the sheath region SU, the upper electrode 4, a conductive wire 24 described later, and an electrical characteristic adjusting circuit 21 (electrically connected to the upper electrode 4). The connected region and the sheath region SU). The impedance Z C1 is an impedance in the circuit C1, and is for the frequency of the first high-frequency power source 11 for generating plasma, for example. When a high frequency power source is connected to the upper electrode 4, the circuit C1 includes the high frequency power source.

電気特性調整部２０は，図１に示すように例えば電気特性調整回路２１と，インピーダンス検出部２２と，制御部２３を備えている。電気特性調整回路２１は，例えば導電線２４によって上部電極４に接続されている。電気特性調整回路２１は，例えば図３に示すように例えば可変素子としての可変コンデンサ２５，固定コイル２６などから構成されている。可変コンデンサ２５の容量を変更することによって，インピーダンスＺＣ１を変更できる。 As shown in FIG. 1, the electrical characteristic adjustment unit 20 includes, for example, an electrical characteristic adjustment circuit 21, an impedance detection unit 22, and a control unit 23. The electrical characteristic adjusting circuit 21 is connected to the upper electrode 4 by a conductive wire 24, for example. For example, as shown in FIG. 3, the electrical characteristic adjusting circuit 21 includes a variable capacitor 25 as a variable element, a fixed coil 26, and the like. The impedance Z C1 can be changed by changing the capacity of the variable capacitor 25.

インピーダンス検出部２２は，例えば電気特性調整回路２１や導電線２４に対して取り外し自在であり，例えば導電線２４に接続した上部電極４側のインピーダンスＺＣ１の値を検出できる。 Impedance detection unit 22 is, for example, a detachable with respect to the electrical characteristic adjustment circuit 21 and the conductive line 24 can detect the value of the upper electrode 4 side of the impedance Z C1 connected for example to a conductive line 24.

制御部２３は，例えば電気特性調整回路２１の可変コンデンサ２５を調整して予め設定された設定値になるようにインピーダンスＺＣ１を制御できる。 The control unit 23 can control the impedance Z C1 so that, for example, the variable capacitor 25 of the electrical characteristic adjustment circuit 21 is adjusted to a preset setting value.

処理容器２の下部には，排気機構（図示せず）に通じる排気管３０が接続されている。排気管３０を介して処理容器２内を真空引きすることで，処理容器２内を所定の圧力に維持できる。なお，処理容器２の両側壁外部に磁石を設け，処理容器内に磁場を与えるようにしてもよい。この場合，磁石は磁場の強度が可変であるように構成されることが好ましい。   An exhaust pipe 30 leading to an exhaust mechanism (not shown) is connected to the lower portion of the processing container 2. By evacuating the inside of the processing container 2 through the exhaust pipe 30, the inside of the processing container 2 can be maintained at a predetermined pressure. It should be noted that magnets may be provided outside both side walls of the processing container 2 so as to apply a magnetic field in the processing container. In this case, the magnet is preferably configured such that the strength of the magnetic field is variable.

次に，以上のように構成されたプラズマエッチング装置１で行われるエッチング処理について説明する。先ず，プラズマエッチング装置１では，例えばエッチング処理が開始される前に，インピーダンス検出部２２が例えば導電線２４に取り付けられる。インピーダンス検出部２２によって，例えば電気特性調整回路２１における可変コンデンサ２５の各容量値に対しインピーダンスＺＣ１の値が検出される。これにより，例えば電気特性調整回路２１の可変コンデンサ２５の容量値（調整値）とインピーダンスＺＣ１の値との相関関係が把握される。かかる相関関係に基づいて，制御部２３には，回路Ｃ１が共振（直列共振）しないような可変コンデンサ２５の調整値，例えばインピーダンスＺＣ１が共振点から±１０Ω以内の所定値になるような調整値が設定される。制御部２３は，当該設定された調整値に基づいて可変コンデンサ２５を調整し，回路Ｃ１が共振しない所定値にインピーダンスＺＣ１が調整される。 Next, an etching process performed by the plasma etching apparatus 1 configured as described above will be described. First, in the plasma etching apparatus 1, before the etching process is started, for example, the impedance detection unit 22 is attached to the conductive wire 24, for example. For example, the impedance detection unit 22 detects the value of the impedance Z C1 for each capacitance value of the variable capacitor 25 in the electrical characteristic adjustment circuit 21. Thereby, for example, the correlation between the capacitance value (adjustment value) of the variable capacitor 25 of the electrical characteristic adjustment circuit 21 and the value of the impedance Z C1 is grasped. Based on the correlation, the control unit 23 adjusts the variable capacitor 25 so that the circuit C1 does not resonate (series resonance), for example, the impedance Z C1 is adjusted to a predetermined value within ± 10Ω from the resonance point. Value is set. The control unit 23 adjusts the variable capacitor 25 based on the set adjustment value, and the impedance Z C1 is adjusted to a predetermined value at which the circuit C1 does not resonate.

そして，図１に示すようにウェハＷが処理容器２内に搬入され，下部電極３上に載置されると，排気管３０から処理容器２内の雰囲気が排気されると共に，ガス吐出孔４ａから所定の処理ガスが供給される。このとき，処理容器２内は，所定の減圧圧力に維持される。   As shown in FIG. 1, when the wafer W is loaded into the processing container 2 and placed on the lower electrode 3, the atmosphere in the processing container 2 is exhausted from the exhaust pipe 30 and the gas discharge holes 4a. Is supplied with a predetermined processing gas. At this time, the inside of the processing container 2 is maintained at a predetermined reduced pressure.

続いて，例えば第１の高周波電源１１と第２の高周波電源１３により，下部電極３にプラズマ生成用の１００ＭＨｚの高周波電力とイオン引き込み用の１３．５６ＭＨｚの高周波電力が供給され，処理空間Ｋに各高周波電圧が印加される。この高周波電圧により，処理空間Ｋの処理ガスがプラズマ化し，プラズマＰが生成される。当該プラズマＰ中の荷電粒子は，ウェハＷの表面に引きつけられて，ウェハＷの表面がエッチングされる。所定時間のエッチングが行われると，高周波電力の供給と処理ガスの供給が停止され，ウェハＷが処理容器２内から搬出されて，一連のエッチング処理が終了する。   Subsequently, for example, 100 MHz high frequency power for plasma generation and 13.56 MHz high frequency power for ion attraction are supplied to the lower electrode 3 by the first high frequency power supply 11 and the second high frequency power supply 13, and the processing space K is supplied to the processing space K. Each high frequency voltage is applied. By this high frequency voltage, the processing gas in the processing space K is turned into plasma, and plasma P is generated. The charged particles in the plasma P are attracted to the surface of the wafer W, and the surface of the wafer W is etched. When etching is performed for a predetermined time, the supply of high-frequency power and the supply of processing gas are stopped, the wafer W is unloaded from the processing container 2, and a series of etching processes is completed.

ここで，上記エッチング処理において調整されたインピーダンスＺＣ１の値とエッチング処理結果との関係について検証する。実験は，上記プラズマエッチング装置１を用いて，処理ガスＨＢｒの流量：９０ｃｍ３／ｍｉｎ，処理圧力：０．４Ｐａ（３ｍＴｏｒｒ），１００ＭＨｚ／１３．５６ＭＨｚの高周波電源出力：５００／１００Ｗの処理条件で行われた。 Here, the relationship between the value of the impedance Z C1 adjusted in the etching process and the etching process result will be verified. The experiment was performed using the plasma etching apparatus 1 under the processing conditions of a processing gas HBr flow rate of 90 cm 3 / min, a processing pressure of 0.4 Pa (3 mTorr), a high frequency power output of 100 MHz / 13.56 MHz: 500/100 W. It was conducted.

図４は，インピーダンスＺＣ１とエッチングレートの面内均一性（３σ）との関係を示すグラフである。図４中のＨは，インピーダンスＺＣ１の共振点を示す。図４から，インピーダンスＺＣ１が共振点Ｈ上にあるときには，エッチングレートの面内均一性が悪化し，インピーダンスＺＣ１を共振点Ｈからずらしたときにエッチングレートの面内均一性が良くなることが確認できる。特に，インピーダンスＺＣ１を共振点Ｈから±１０Ω以内にずらしたときに，エッチングレートの面内均一性が良いことが確認できる。 FIG. 4 is a graph showing the relationship between the impedance Z C1 and the in-plane uniformity (3σ) of the etching rate. H in FIG. 4 indicates the resonance point of the impedance Z C1 . From FIG. 4, when the impedance Z C1 is on the resonance point H, the in-plane uniformity of the etching rate is deteriorated, and when the impedance Z C1 is shifted from the resonance point H, the in-plane uniformity of the etching rate is improved. Can be confirmed. In particular, when the impedance Z C1 is shifted within ± 10Ω from the resonance point H, it can be confirmed that the in-plane uniformity of the etching rate is good.

図５（ａ）は，インピーダンスＺＣ１が共振点にある場合のウェハ面内におけるエッチングレート（ＥＲ）を示すグラフである。図５（ｂ）は，インピーダンスＺＣ１を共振点から＋３Ωずらした場合のエッチングレートを示すグラフである。図５（ｃ）は，インピーダンスＺＣ１を共振点から＋８Ωずらした場合のエッチングレートを示すグラフである。 FIG. 5A is a graph showing the etching rate (ER) in the wafer surface when the impedance Z C1 is at the resonance point. FIG. 5B is a graph showing the etching rate when the impedance Z C1 is shifted + 3Ω from the resonance point. FIG. 5C is a graph showing the etching rate when the impedance Z C1 is shifted + 8Ω from the resonance point.

図５（ａ）〜（ｃ）から，インピーダンスＺＣ１を共振点から外した場合，エッチングレートが飛躍的に向上していることが確認できる。また，ウェハ面内のエッチングレートの均一性も向上していることが確認できる。 5A to 5C, it can be confirmed that when the impedance Z C1 is removed from the resonance point, the etching rate is dramatically improved. It can also be confirmed that the uniformity of the etching rate within the wafer surface is improved.

また，図６（ａ）は，回路Ｃ１を共振させた場合のシース領域ＳＬ（図２に示す）における電位差の面内均一性（ΔＶｄｃ）を示すグラフである。この電位差の面内均一性（ΔＶｄｃ）により，ウェハ表面におけるエッチング処理によるダメージ量を評価できる。図６（ｂ）は，インピーダンスＺＣ１を共振点から−４Ωずらした場合の電位差の面内均一性を示すグラフである。 FIG. 6A is a graph showing the in-plane uniformity (ΔVdc) of the potential difference in the sheath region SL (shown in FIG. 2) when the circuit C1 is resonated. The in-plane uniformity (ΔVdc) of this potential difference can evaluate the amount of damage caused by the etching process on the wafer surface. FIG. 6B is a graph showing the in-plane uniformity of the potential difference when the impedance Z C1 is shifted by −4Ω from the resonance point.

図６（ａ），（ｂ）に示すようにインピーダンスＺＣ１を共振点から外した場合，シース領域ＳＬにおける電位差の面内均一性が向上し，エッチング処理のダメージが低減されていることが確認できる。 As shown in FIGS. 6A and 6B, it is confirmed that when the impedance Z C1 is removed from the resonance point, the in-plane uniformity of the potential difference in the sheath region SL is improved and the damage of the etching process is reduced. it can.

以上の実施の形態によれば，プラズマエッチング装置１に電気特性調整部２０を設け，プラズマＰから見た上部電極４側の回路Ｃ１におけるインピーダンスＺＣ１を回路Ｃ１が共振しないように調整したので，ウェハＷ面内におけるエッチングレートの均一性を向上することができる。特に，インピーダンスＺＣ１を共振点から±１０Ω以内の所定値にずらすことにより，エッチングレートを向上し，さらにエッチング処理によるダメージも低減できる。 According to the above embodiment, the electrical characteristic adjusting unit 20 is provided in the plasma etching apparatus 1 and the impedance Z C1 in the circuit C1 on the upper electrode 4 side viewed from the plasma P is adjusted so that the circuit C1 does not resonate. The uniformity of the etching rate in the wafer W plane can be improved. In particular, by shifting the impedance Z C1 to a predetermined value within ± 10Ω from the resonance point, the etching rate can be improved and the damage caused by the etching process can be reduced.

以上の実施の形態では，電気特性調整部２０の可変コンデンサ２５により，上部電極４側の電気特性を調整して比較的簡単にインピーダンスＺＣ１を変更できる。 In the above embodiment, the impedance Z C1 can be changed relatively easily by adjusting the electrical characteristics on the upper electrode 4 side by the variable capacitor 25 of the electrical characteristics adjusting unit 20.

以上の実施の形態では，インピーダンスＺＣ１の検出時にインピーダンス検出器２２を導電線２４に接続していたが，図７に示すようにインピーダンス検出器２２を予め導電線２４に取り付け，インピーダンス検出器２２の検出結果を制御部２３に出力できるようにしてもよい。かかる場合，例えば制御部２３は，インピーダンス検出器２２からの検出結果に基づいて，電気特性調整回路２１の可変コンデンサ２５を調整して，インピーダンスＺＣ１を回路Ｃ１が共振しない所定値に制御する。こうすることにより，インピーダンスＺＣ１を自動調整できる。また，エッチング処理中においても，例えばインピーダンス検出器２２がリアルタイムでインピーダンスＺＣ１を検出し，何らかの原因でインピーダンスＺＣ１の値が変動し共振点に近づいた場合には，制御部２３は，例えば可変コンデンサ２５の調整値を変えてインピーダンスＺＣ１を回路Ｃ１が共振しないような値に修正できる。この結果，回路Ｃ１が共振することがより確実に防止される。したがって，エッチング処理の面内均一性が安定的に向上される。 In the above embodiment, the impedance detector 22 is connected to the conductive wire 24 when the impedance Z C1 is detected. However, as shown in FIG. The detection result may be output to the control unit 23. In such a case, for example, the control unit 23 adjusts the variable capacitor 25 of the electrical characteristic adjustment circuit 21 based on the detection result from the impedance detector 22 to control the impedance Z C1 to a predetermined value at which the circuit C1 does not resonate. By doing so, the impedance Z C1 can be automatically adjusted. Even during the etching process, for example, when the impedance detector 22 detects the impedance Z C1 in real time and the value of the impedance Z C1 fluctuates for some reason and approaches the resonance point, the control unit 23 changes, for example, circuit C1 impedance Z C1 by changing the adjustment value of the capacitor 25 can be corrected to a value that does not resonate. As a result, the circuit C1 is more reliably prevented from resonating. Therefore, the in-plane uniformity of the etching process is stably improved.

以上の実施の形態で記載したように回路Ｃ１が共振しないようにインピーダンスＺＣ１を調整する場合において，図２に示すようにシース領域ＳＵに面する上部電極４の電極面４ａから電気特性調整回路２１側の回路Ｃ２におけるリアクタンスＸＣ２を負に調整するようにしてもよい。この回路Ｃ２は，上部電極４，導電線２４及び電気特性調整回路２１を含む回路であって，リアクタンスＸＣ２は，その回路Ｃ２におけるリアクタンスである。 In the case of adjusting the impedance Z C1 so that the circuit C1 does not resonate as described in the above embodiment, the electric characteristic adjusting circuit starts from the electrode surface 4a of the upper electrode 4 facing the sheath region SU as shown in FIG. negatively reactance X C2 in the circuit C2 of 21 side may be adjusted. The circuit C2 is a circuit including the upper electrode 4, the conductive line 24, and the electrical characteristic adjusting circuit 21, and the reactance XC2 is a reactance in the circuit C2.

一般にある回路におけるインピーダンスＺは，下記の数式（１）で表される。
Ｚ＝Ｒ＋ｉＸ，（１）
（Ｒは，レジスタンス，Ｘはリアクタンスを示す。）
また，回路の直列共振とは，リアクタンスＸの値が０のときのことを言う。 In general, the impedance Z in a certain circuit is expressed by the following formula (1).
Z = R + iX, (1)
(R represents resistance, and X represents reactance.)
The series resonance of the circuit means that the value of reactance X is zero.

プラズマエッチング装置１におけるプラズマＰと上部電極４との間のシース領域ＳＵは，容量性，すなわちリアクタンスの値が電気的に常に負であるので，電極面４ａから電気特性調整回路２１方向の回路Ｃ２におけるリアクタンスＸＣ２を負の値にしておくことによって，プラズマＰから見た電極面４ａ側の全体の回路Ｃ１のリアクタンスを常に負に維持することができる。こうすることによって，回路Ｃ１のリアクタンスが０にならないので，結果的に回路Ｃ１が共振しないようにインピーダンスＺＣ１が調整される。かかる場合，処理空間Ｋ内のプラズマ状態によらず，原理的に共振を起こさせないようにできる。なお，回路Ｃ２のリアクタンスＸＣ２を常に負に維持する際には，電気特性調整機構を使用する。この電気特性調整機構としては電気特性調整回路２１が好ましい。この電気特性調整機構における電気特性（リアクタンス）を所望の値にしておくことで，回路Ｃ２におけるリアクタンスＸＣ２を常に負の値にする。かかる点から，この電気特性調整機構は，電気特性調整回路２１のように可変コンデンサ２５のような可変素子を有していてもよいし，固定素子のみからなる構成であってもよい。 Since the sheath region SU between the plasma P and the upper electrode 4 in the plasma etching apparatus 1 is capacitive, that is, the reactance value is always negative, the circuit C2 in the direction from the electrode surface 4a to the electrical characteristic adjusting circuit 21 By making the reactance XC2 in the negative value negative, the reactance of the entire circuit C1 on the electrode surface 4a side viewed from the plasma P can always be kept negative. By doing so, since the reactance of the circuit C1 does not become zero, the impedance Z C1 is adjusted so that the circuit C1 does not resonate as a result. In such a case, in principle, resonance can be prevented regardless of the plasma state in the processing space K. Incidentally, in maintaining the reactance X C2 of circuit C2 always negative, it uses electrical characteristic adjusting mechanism. As this electric characteristic adjusting mechanism, the electric characteristic adjusting circuit 21 is preferable. By setting the electric characteristic (reactance) in the electric characteristic adjusting mechanism to a desired value, the reactance XC2 in the circuit C2 is always set to a negative value. From this point, this electric characteristic adjusting mechanism may have a variable element such as the variable capacitor 25 like the electric characteristic adjusting circuit 21, or may be configured by only a fixed element.

この例において，例えばリアクタンスＸＣ２を負の値に５０Ω以上ずらしてもよい。かかる場合，回路Ｃ１のリアクタンスが０になることがないので，回路Ｃ１の共振を確実に防止できるので，プラズマエッチング装置１の動作を安定させることができる。これにより，例えば複数のプラズマエッチング装置間で生じる動作のばらつき（機差）を低減することができる。 In this example, for example, the reactance X C2 may be shifted to 50Ω or more negative. In such a case, since the reactance of the circuit C1 does not become zero, the resonance of the circuit C1 can be reliably prevented, so that the operation of the plasma etching apparatus 1 can be stabilized. As a result, for example, it is possible to reduce variation in operation (machine difference) that occurs between a plurality of plasma etching apparatuses.

以上の実施の形態で記載したプラズマエッチング装置１は，下部電極３に二種類の高周波電力が供給されていたが，下部電極３には，プラズマ生成用の一種類の高周波電力のみが供給されてもよい。   In the plasma etching apparatus 1 described in the above embodiment, two types of high-frequency power are supplied to the lower electrode 3, but only one type of high-frequency power for plasma generation is supplied to the lower electrode 3. Also good.

また，以上の実施の形態では，下部電極３側に高周波電力が供給されていたが，下部電極３に代えて上部電極４側にプラズマ生成用の高周波電力を供給し，当該高周波電力の周波数に対する，プラズマＰから見た下部電極３側の回路におけるインピーダンスを当該回路が共振しないように調整してもよい。かかる場合，例えば電気特性調整回路２１は，下部電極３側に設けられ，電気特性調整回路２１は，下部電極３に接続される。   In the above embodiment, the high frequency power is supplied to the lower electrode 3 side. However, instead of the lower electrode 3, high frequency power for plasma generation is supplied to the upper electrode 4 side, and the frequency of the high frequency power is reduced. The impedance of the circuit on the lower electrode 3 side as viewed from the plasma P may be adjusted so that the circuit does not resonate. In such a case, for example, the electrical characteristic adjustment circuit 21 is provided on the lower electrode 3 side, and the electrical characteristic adjustment circuit 21 is connected to the lower electrode 3.

さらに，上部電極４と下部電極３の両方に高周波電力を供給し，プラズマＰから見たそれぞれの対向電極側の回路におけるインピーダンスを各回路が共振しないように調整してもよい。かかる場合，図８に示すように例えば上部電極４と下部電極３の両方に電気特性調整回路２１が接続される。上部電極４に接続された電気特性調整回路２１は，下部電極３側に供給された高周波電力の周波数に対する，プラズマＰから見た上部電極４側の回路におけるインピーダンスを調整する。下部電極３に接続された電気特性調整回路２１は，上部電極４側に供給された高周波電力の周波数に対する，プラズマＰから見た下部電極３側の回路におけるインピーダンスを調整する。   Further, high frequency power may be supplied to both the upper electrode 4 and the lower electrode 3, and the impedance in the circuit on the side of each counter electrode viewed from the plasma P may be adjusted so that each circuit does not resonate. In such a case, as shown in FIG. 8, for example, the electrical characteristic adjusting circuit 21 is connected to both the upper electrode 4 and the lower electrode 3. The electrical characteristic adjustment circuit 21 connected to the upper electrode 4 adjusts the impedance in the circuit on the upper electrode 4 side as viewed from the plasma P with respect to the frequency of the high frequency power supplied to the lower electrode 3 side. The electrical characteristic adjustment circuit 21 connected to the lower electrode 3 adjusts the impedance in the circuit on the lower electrode 3 side as viewed from the plasma P with respect to the frequency of the high frequency power supplied to the upper electrode 4 side.

以上の実施の形態では，給電電極に供給される高周波電力の周波数に対する，対向電極側の回路におけるインピーダンスを回路が共振しないように調整していたが，処理空間Ｋ内で伝播し存在する他の高周波の周波数に対するインピーダンスを回路が共振しないように調整してもよい。この例における高周波には，高周波電力の供給等によって発生する高調波などが含まれる。かかる場合，例えば図９に示すように高周波電源１１，１３が接続されている下部電極３側には，上記実施の形態と同様の電気特性調整部２０が設けられる。例えば下部電極３と各高周波電源１１，１３とを接続する導電線１０，１２には，電気特性調整回路２１，インピーダンス検出部２２がそれぞれ接続される。   In the above embodiment, the impedance of the circuit on the counter electrode side with respect to the frequency of the high-frequency power supplied to the power supply electrode is adjusted so that the circuit does not resonate. You may adjust the impedance with respect to a high frequency so that a circuit may not resonate. The high frequency in this example includes harmonics generated by the supply of high frequency power. In such a case, for example, as shown in FIG. 9, an electrical characteristic adjusting unit 20 similar to that of the above embodiment is provided on the lower electrode 3 side to which the high frequency power supplies 11 and 13 are connected. For example, the electrical characteristic adjustment circuit 21 and the impedance detection unit 22 are connected to the conductive wires 10 and 12 that connect the lower electrode 3 and the high-frequency power sources 11 and 13, respectively.

そして，例えば電気特性調整部２０によって，処理空間Ｋ内に存在する所定の高調波に対して下部電極３側の回路Ｃ３が共振しないように，プラズマＰから見て下部電極３側の回路Ｃ３におけるインピーダンスＺＣ３が調整される。プラズマＰから見た下部電極３側の回路Ｃ３は，図１０に示すようにシース領域ＳＬ，下部電極３，導電線１０，１２，高周波電源１１，１３，インピーダンス検出部２２及び電気特性調整回路２１を含むものである。インピーダンスＺＣ３は，その回路Ｃ３におけるインピーダンスであって，例えば処理空間Ｋ内に発生する高調波に対するものである。また，図１０において，回路Ｃ４は，下部電極３，導電線１０，１２，高周波電源１１，１３，インピーダンス検出部２２及び電気特性調整回路２１を含むものあり，リアクタンスＸＣ４は，その回路Ｃ４におけるリアクタンスである。 For example, the circuit C3 on the lower electrode 3 side as viewed from the plasma P in the circuit C3 on the lower electrode 3 side so that the circuit C3 on the lower electrode 3 side does not resonate with a predetermined harmonic existing in the processing space K by the electrical characteristic adjusting unit 20. The impedance ZC3 is adjusted. The circuit C3 on the lower electrode 3 side as viewed from the plasma P includes a sheath region SL, a lower electrode 3, conductive wires 10, 12, high-frequency power supplies 11, 13, an impedance detector 22 and an electric characteristic adjusting circuit 21 as shown in FIG. Is included. The impedance Z C3 is an impedance in the circuit C3, for example, for a harmonic generated in the processing space K. In FIG. 10, a circuit C4 includes a lower electrode 3, conductive lines 10 and 12, high-frequency power supplies 11 and 13, an impedance detection unit 22, and an electrical characteristic adjustment circuit 21, and reactance X C4 is the circuit C4. Reactance.

より具体的には，例えば電気特性調整部２０によって，インピーダンスＺＣ３が共振点から大きく外され回路Ｃ３が共振しないように，例えば回路Ｃ４のリアクタンスＸＣ４が負の値に５０Ω以上ずらされる。こうすることによって，例えば処理状態，処理条件の異なる如何なるプラズマエッチング装置においても，高周波電源側で高調波に対して回路Ｃ３が共振することがなく，総てのプラズマエッチング装置１においてプラズマ処理が安定して行われる。この結果，プラズマ処理の装置間のばらつきが低減される。 More specifically, for example, the reactance X C4 of the circuit C4 is shifted to a negative value by 50Ω or more so that the impedance Z C3 is largely removed from the resonance point and the circuit C3 does not resonate, for example. In this way, for example, in any plasma etching apparatus having different processing conditions and processing conditions, the circuit C3 does not resonate with the harmonics on the high frequency power supply side, and the plasma processing is stable in all plasma etching apparatuses 1. Done. As a result, variations among plasma processing apparatuses are reduced.

また，以上で記載した実施の形態において，上部電極４に直流電源を接続してもよい。かかる一例を図１１に示す。上部電極４には，ローパスフィルタ３２を介して可変直流電源３１が電気的に接続されている。このとき可変直流電源３１は，バイポーラ電源であってもよい。可変直流電源３１は，リレースイッチ３３により給電のオン・オフが可能になっている。可変直流電源３１の極性，電流値・電圧値，並びにリレースイッチ３３のオン・オフは，直流電圧制御部３４により制御されている。ローパスフィルタ３２は，第１及び第２の高周波電源１１，１３からの高周波をトラップするためのものであり，好適には，ＬＲフィルタ又はＣＬフィルタで構成されている。   In the embodiment described above, a DC power source may be connected to the upper electrode 4. An example of this is shown in FIG. A variable DC power source 31 is electrically connected to the upper electrode 4 via a low-pass filter 32. At this time, the variable DC power supply 31 may be a bipolar power supply. The variable DC power supply 31 can be turned on / off by a relay switch 33. The polarity, current value / voltage value of the variable DC power supply 31 and ON / OFF of the relay switch 33 are controlled by a DC voltage control unit 34. The low-pass filter 32 is for trapping high frequencies from the first and second high-frequency power supplies 11 and 13, and is preferably composed of an LR filter or a CL filter.

そして，上部電極４には，可変直流電源３１から所定の極性及び大きさの直流電圧が印加される。こうすることによって，上部電極４の表面に付着する堆積物がスパッタされ，上部電極４の表面を清浄化する効果を得ることが可能になる。また，処理容器２内に形成されるプラズマＰが縮小化されてウェハW上の実効レジデンスタイムが減少するので，フロロカーボン系の処理ガスの解離を抑えてフォトレジスト膜等の有機マスクがエッチングされ難くなる効果を得ることが可能になる。さらに，上部電極４近傍に生じた電子がウェハW上に照射されるので，ウェハＷ上のマスク組成が改質されフォトレジスト膜の荒れを解消する効果を得ることが可能になる。   A DC voltage having a predetermined polarity and magnitude is applied to the upper electrode 4 from the variable DC power supply 31. By doing so, deposits adhering to the surface of the upper electrode 4 are sputtered, and an effect of cleaning the surface of the upper electrode 4 can be obtained. Further, since the plasma P formed in the processing container 2 is reduced and the effective residence time on the wafer W is reduced, dissociation of the fluorocarbon-based processing gas is suppressed and an organic mask such as a photoresist film is hardly etched. It becomes possible to obtain the effect. Furthermore, since electrons generated in the vicinity of the upper electrode 4 are irradiated onto the wafer W, the mask composition on the wafer W is modified, and an effect of eliminating the roughness of the photoresist film can be obtained.

さらに，以上の実施の形態で説明してきたプラズマエッチング装置１の電気特性調整部２０と組み合わせることで，上部電極４に直流電圧を印加した際の効果と，電気特性調整部２０により，プラズマＰから見た上部電極４側の回路Ｃ１におけるインピーダンスＺＣ１を回路Ｃ１が共振しないように調整して，ウェハW面内におけるエッチングレートを向上する効果の双方を同時に得ることが可能になる。 Furthermore, by combining with the electrical property adjusting unit 20 of the plasma etching apparatus 1 described in the above embodiment, the effect of applying a DC voltage to the upper electrode 4 and the electrical property adjusting unit 20 can be reduced from the plasma P. and adjusting the impedance Z C1 of the upper electrode 4 side of the circuit C1 viewed as circuits C1 does not resonate, it is possible to obtain both the effect of improving the etching rate in the wafer W surface at the same time.

上部電極４の表面に生じる自己バイアス電圧Ｖｄｃよりも大きいマイナス極性の直流電圧を上部電極４に印加すると，図２で示したプラズマＰの形成領域と上部電極４との間のシース領域ＳＵがさらに厚くなる。これによって，プラズマＰから見た上部電極４側の回路Ｃ１におけるインピーダンスＺＣ１は変化する（小さくなる）が，この変化したインピーダンスＺＣ１に対して，回路Ｃ１が共振しないように調整することで，ウェハＷ面内におけるエッチングレートを向上する効果を得ることが可能になる。 When a negative DC voltage greater than the self-bias voltage Vdc generated on the surface of the upper electrode 4 is applied to the upper electrode 4, the sheath region SU between the plasma P formation region and the upper electrode 4 shown in FIG. Become thicker. Thus, by the impedance Z C1 of the upper electrode 4 side of the circuit C1 as seen from the plasma P is changed (decreased) is, with respect to this changed impedance Z C1, circuit C1 is adjusted so as not to resonate, The effect of improving the etching rate in the wafer W plane can be obtained.

なお，図１２に示すように，可変直流電源３１，ローパスフィルタ３２，リレースイッチ３３を，電気特性調整回路２１のＧＮＤ側に設けても，上述した図１１に示す場合と同様な効果を得ることができる。   As shown in FIG. 12, even if the variable DC power supply 31, the low-pass filter 32, and the relay switch 33 are provided on the GND side of the electrical characteristic adjusting circuit 21, the same effect as that shown in FIG. Can do.

また，図８に示すような上部電極４と下部電極３の両方に高周波電力を供給するプラズマエッチング装置１において，さらに図１３に示すように上部電極４に可変直流電源３１，ローパスフィルタ３２及びリレースイッチ３３を設けてもよい。   Further, in the plasma etching apparatus 1 for supplying high frequency power to both the upper electrode 4 and the lower electrode 3 as shown in FIG. 8, a variable DC power source 31, a low-pass filter 32 and a relay are connected to the upper electrode 4 as shown in FIG. A switch 33 may be provided.

また，図１４に示すように，上部電極４と下部電極３の両方に高周波電力を供給するプラズマエッチング装置１において，上述の可変直流電源３１，ローパスフィルタ３２及びリレースイッチ３３を，電気特性調整回路２１のＧＮＤ側に設けても，同様な効果を得ることができる。なお，上部電極４側に代えて下部電極３側に上述の直流電圧を印加してもよい。また上部電極４と下部電極３の両方に直流電圧を印加してもよい。   Further, as shown in FIG. 14, in the plasma etching apparatus 1 that supplies high-frequency power to both the upper electrode 4 and the lower electrode 3, the above-described variable DC power source 31, low-pass filter 32, and relay switch 33 are connected to an electric characteristic adjustment circuit. Even if it is provided on the GND side of 21, the same effect can be obtained. The above-described DC voltage may be applied to the lower electrode 3 side instead of the upper electrode 4 side. Further, a DC voltage may be applied to both the upper electrode 4 and the lower electrode 3.

以上の実施の形態で記載したエッチングプラズマ装置１は，上部電極４が円盤状に一体化していたが，複数の電極部に分割され，その電極部のいずれか一つに対して電気特性調整部２０が備えられていてもよい。図１５は，かかる一例を示すものであり，上部電極４０は，内側電極部４０ａと，その外側を囲む環状の外側電極部４０ｂに分割されている。内側電極部４０ａと外側電極部４０ｂとの間には，環状の絶縁体４０ｃが介在されている。内側電極部４０ａは，接地され，外側電極部４０ｂは，導電線２４を通じて例えば電気特性調整回路２１に接続されている。なお，その他の部分の構成は，上記実施の形態のプラズマエッチング装置１と同様とする。   In the etching plasma apparatus 1 described in the above embodiment, the upper electrode 4 is integrated in a disk shape, but is divided into a plurality of electrode portions, and an electric characteristic adjusting portion is provided for any one of the electrode portions. 20 may be provided. FIG. 15 shows such an example, and the upper electrode 40 is divided into an inner electrode part 40a and an annular outer electrode part 40b surrounding the outer side. An annular insulator 40c is interposed between the inner electrode portion 40a and the outer electrode portion 40b. The inner electrode part 40 a is grounded, and the outer electrode part 40 b is connected to, for example, the electrical characteristic adjusting circuit 21 through the conductive wire 24. The configuration of other parts is the same as that of the plasma etching apparatus 1 of the above embodiment.

そして，エッチング処理時には，電気特性調整回路２１により，プラズマＰから見た外側電極部４０ｂ側の回路が共振しないように当該回路におけるインピーダンスが調整される。この場合，例えば外側電極部４０ｂに対向するウェハＷの外周部で行われるエッチング処理の面内均一性が向上する。このように，ウェハ面内の所定部分のエッチング特性を向上することができる。なお，この例において，電気特性調整部２０を内側電極部４０ａにも設けて，外側電極部４０ｂ側と内側電極部４０ａ側の回路におけるインピーダンスをそれぞれ別々に調整してもよい。こうすることにより，ウェハＷの各領域のエッチング特性を個別に向上することができる。また，電気特性調整部２０を外側電極４０ｂに設けず，内側電極部４０ａのみに設けてもよい。   In the etching process, the electrical characteristic adjusting circuit 21 adjusts the impedance of the circuit so that the circuit on the outer electrode portion 40b side viewed from the plasma P does not resonate. In this case, for example, the in-plane uniformity of the etching process performed on the outer peripheral portion of the wafer W facing the outer electrode portion 40b is improved. Thus, the etching characteristics of a predetermined portion in the wafer surface can be improved. In this example, the electrical characteristic adjusting unit 20 may also be provided in the inner electrode part 40a, and the impedances in the circuits on the outer electrode part 40b side and the inner electrode part 40a side may be adjusted separately. By doing so, the etching characteristics of each region of the wafer W can be individually improved. Further, the electrical property adjusting unit 20 may be provided only in the inner electrode portion 40a without being provided in the outer electrode 40b.

以上の実施の形態では，給電電極に対向する対向電極側のプラズマＰから見た回路が共振しないように当該回路におけるインピーダンスを調整していたが，別の観点から，処理空間Ｋから電極に流れ込む電流の電流値が最大にならないように，プラズマＰから見た電極側の電気特性を調整するようにしてもよい。かかる場合，例えば図１６に示すようにプラズマエッチング装置１の対向電極である上部電極４側には，電気特性調整部５０が設けられている。電気特性調整部５０は，例えば電気特性調整回路５１と，電流値検出部５２と，制御部５３とから主に構成されている。   In the above embodiment, the impedance in the circuit is adjusted so that the circuit viewed from the plasma P on the counter electrode side facing the power supply electrode does not resonate, but from another viewpoint, the impedance flows into the electrode from the processing space K. You may make it adjust the electrical property of the electrode side seen from the plasma P so that the electric current value may not become the maximum. In this case, for example, as shown in FIG. 16, an electrical characteristic adjusting unit 50 is provided on the upper electrode 4 side that is the counter electrode of the plasma etching apparatus 1. The electrical characteristic adjustment unit 50 mainly includes, for example, an electrical characteristic adjustment circuit 51, a current value detection unit 52, and a control unit 53.

電気特性調整回路５１は，上部電極４に対し導電線２４によって接続されており，上記実施の形態で記載した電気特性調整回路２１と同様に可変コンデンサ２５と固定コイル２６を備えている。可変コンデンサ２５の容量を変更することによって，上部電極４に流れ込む電流の電流値を調整できる。電流値検出部５２は，例えば導電線２４に接続されており，上部電極４に流れ込む電流Ｂの電流値を検出し，その検出結果を制御部５３に出力できる。制御部５３には，予め求められた電流Ｂの最大電流値が設定されている。制御部５３は，電流値検出部５２の検出結果に基づいて，電気特性調整回路５１の可変コンデンサ２５を調整して上部電極４に流れ込む電流Ｂの電流値が最大電流値にならないように制御できる。なお，この例のプラズマエッチング装置１の他の部分の構成は，上記実施の形態と同様であるので説明を省略する。   The electrical characteristic adjustment circuit 51 is connected to the upper electrode 4 by a conductive line 24, and includes a variable capacitor 25 and a fixed coil 26, as in the electrical characteristic adjustment circuit 21 described in the above embodiment. By changing the capacitance of the variable capacitor 25, the current value of the current flowing into the upper electrode 4 can be adjusted. The current value detection unit 52 is connected to, for example, the conductive wire 24, can detect the current value of the current B flowing into the upper electrode 4, and can output the detection result to the control unit 53. In the control unit 53, a maximum current value of the current B obtained in advance is set. The control unit 53 can control the current value of the current B flowing into the upper electrode 4 so as not to reach the maximum current value by adjusting the variable capacitor 25 of the electrical characteristic adjustment circuit 51 based on the detection result of the current value detection unit 52. . In addition, since the structure of the other part of the plasma etching apparatus 1 of this example is the same as that of the said embodiment, description is abbreviate | omitted.

そして，エッチング処理の際には，電流値検出部５２によって，上部電極４に流れ込んだ電流Ｂの電流値がリアルタイムで検出される。制御部５３によって，電流値検出部５２による検出結果に基づいて可変コンデンサ２５が調整され，電流Ｂの電流値が最大電流値にならないように調整される。このように電流Ｂが最大にならないように調整されると，上述の上部電極４側の回路が共振しないので，上記実施の形態で記載したインピーダンスを回路が共振しないように調整した場合と同様にエッチング処理の面内均一性が向上する。特に，電流Ｂの電流値を，上部電極４に流れ込む最大電流値の１／２以上に調整した場合，つまり最大電流値の１／２≦電流Ｂの電流値＜最大電流値とした場合には，上記実施の形態で記載したインピーダンスを共振点から±１０Ω以内にずらした場合と同様にエッチングレートが向上し，さらにエッチング処理によるダメージを低減できる。   During the etching process, the current value of the current B flowing into the upper electrode 4 is detected in real time by the current value detector 52. The control unit 53 adjusts the variable capacitor 25 based on the detection result of the current value detection unit 52 so that the current value of the current B does not reach the maximum current value. When the current B is adjusted so as not to be maximized, the circuit on the upper electrode 4 side does not resonate, so that the impedance described in the above embodiment is adjusted so that the circuit does not resonate. In-plane uniformity of the etching process is improved. In particular, when the current value of the current B is adjusted to 1/2 or more of the maximum current value flowing into the upper electrode 4, that is, when 1/2 of the maximum current value ≦ current value of the current B <maximum current value. As in the case where the impedance described in the above embodiment is shifted within ± 10Ω from the resonance point, the etching rate is improved and the damage due to the etching process can be reduced.

この例において，例えば上部電極４に高周波電力が供給される場合には，下部電極３に流れ込む電流Ｂの電流値が最大にならないように，プラズマＰから見た下部電極３側の電気特性を調整してもよいし，上部電極４と下部電極３の両方に高周波電力が供給される場合には，上部電極４と下部電極３の両方に流れ込む電流の電流値が最大にならないように，各電極側の電気特性を調整してもよい。   In this example, for example, when high frequency power is supplied to the upper electrode 4, the electrical characteristics on the lower electrode 3 side as viewed from the plasma P are adjusted so that the current value of the current B flowing into the lower electrode 3 does not become maximum. Alternatively, when high-frequency power is supplied to both the upper electrode 4 and the lower electrode 3, each electrode is set so that the current value of the current flowing into both the upper electrode 4 and the lower electrode 3 does not become the maximum. The electrical characteristics on the side may be adjusted.

また，この例においても，上述したように上部電極４又は下部電極３の少なくともいずれかに可変直流電源を接続し，上部電極４又は下部電極３の少なくともいずれかに直流電圧を印加してもよい。   Also in this example, as described above, a variable DC power supply may be connected to at least one of the upper electrode 4 or the lower electrode 3 and a DC voltage may be applied to at least one of the upper electrode 4 or the lower electrode 3. .

また，上記実施の形態で記載したように，上部電極４を複数の電極部に分割し，その分割した電極部の少なくともいずれかに電気特性調整部５０を設け，その電極部に流れ込む電流の電流値を最大にならないように調整してもよい。例えば図１０に示したような上部電極４０の外側電極部４０ｂに対し，電気特性調整部５０を設けてもよい。   Further, as described in the above embodiment, the upper electrode 4 is divided into a plurality of electrode portions, and an electric characteristic adjusting portion 50 is provided in at least one of the divided electrode portions, and the current flowing into the electrode portion is current. You may adjust so that a value may not become the maximum. For example, the electrical characteristic adjusting unit 50 may be provided for the outer electrode portion 40b of the upper electrode 40 as shown in FIG.

以上，本発明の実施の形態の一例について説明したが，本発明はこの例に限らず種々の態様を採りうるものである。例えば本実施の形態では，本発明をエッチングプラズマ装置１に適用していたが，本発明は，エッチング処理以外のウェハ処理，例えば成膜処理を行うプラズマ処理装置にも適用できる。また，本発明のプラズマ処理装置で処理される基板は，ウェハに限られず，有機ＥＬ基板，ＦＰＤ（フラットパネルディスプレイ）用の基板等の他の基板であってもよい。   The example of the embodiment of the present invention has been described above, but the present invention is not limited to this example and can take various forms. For example, in the present embodiment, the present invention is applied to the etching plasma apparatus 1, but the present invention can also be applied to a wafer processing other than the etching process, for example, a plasma processing apparatus that performs a film forming process. The substrate processed by the plasma processing apparatus of the present invention is not limited to a wafer, and may be another substrate such as an organic EL substrate or an FPD (flat panel display) substrate.

本発明によれば，基板のプラズマ処理装置において，基板面内における基板処理の均一性を向上する際に有用である。   The present invention is useful for improving the uniformity of substrate processing in the substrate plane in a substrate plasma processing apparatus.

本実施の形態にかかるプラズマエッチング装置の構成の概略を示す縦断面の説明図である。It is explanatory drawing of the longitudinal cross-section which shows the outline of a structure of the plasma etching apparatus concerning this Embodiment. プラズマから見た上部電極側の回路のインピーダンスを説明するためのプラズマエッチング装置の模式図である。It is a schematic diagram of the plasma etching apparatus for demonstrating the impedance of the circuit by the side of the upper electrode seen from plasma. 電気特性調整部の構成の概略を示す模式図である。It is a schematic diagram which shows the outline of a structure of an electrical property adjustment part. インピーダンスとエッチング処理の面内均一性との関係を示すグラフである。It is a graph which shows the relationship between an impedance and the in-plane uniformity of an etching process. 各インピーダンスにおけるウェハ面内のエッチングレートを示すグラフである。It is a graph which shows the etching rate in the wafer surface in each impedance. 各インピーダンスにおけるシース領域の電位差の面内均一性を示すグラフである。It is a graph which shows the in-plane uniformity of the potential difference of the sheath area | region in each impedance. インピーダンスを自動で検出する場合のプラズマエッチング装置の構成の概略を示す縦断面の説明図である。It is explanatory drawing of the longitudinal cross-section which shows the outline of a structure of the plasma etching apparatus in the case of detecting an impedance automatically. 上部電極と下部電極の両方に高周波電源が取り付けられた場合のプラズマエッチング装置の構成を示す縦断面の説明図である。It is explanatory drawing of the longitudinal cross-section which shows the structure of the plasma etching apparatus when a high frequency power supply is attached to both an upper electrode and a lower electrode. 下部電極側に電気特性調整部が設けられた場合のプラズマエッチング装置の構成を示す縦断面の説明図である。It is explanatory drawing of the longitudinal cross-section which shows the structure of the plasma etching apparatus when the electrical property adjustment part is provided in the lower electrode side. プラズマから見た下部電極側の回路のインピーダンスを説明するためのプラズマエッチング装置の模式図である。It is a schematic diagram of the plasma etching apparatus for demonstrating the impedance of the circuit by the side of the lower electrode seen from plasma. 上部電極に直流電源を接続した場合のプラズマエッチング装置の構成を示す縦断面の説明図である。It is explanatory drawing of the longitudinal cross-section which shows the structure of the plasma etching apparatus at the time of connecting DC power supply to an upper electrode. 直流電源を電気特性調整回路のＧＮＤ側に設けた場合のプラズマエッチング装置の構成を示す縦断面の説明図である。It is explanatory drawing of the longitudinal cross-section which shows the structure of the plasma etching apparatus at the time of providing DC power supply in the GND side of an electrical property adjustment circuit. 上部電極と下部電極の両方に高周波電源が取り付けられ，なおかつ上部電極に直流電源が接続されたプラズマエッチング装置の構成を示す縦断面の説明図である。It is explanatory drawing of the longitudinal cross-section which shows the structure of the plasma etching apparatus by which the high frequency power supply was attached to both the upper electrode and the lower electrode, and also DC power supply was connected to the upper electrode. 上部電極と下部電極の両方に高周波電源が取り付けられ，なおかつ直流電源が電気特性調整回路のＧＮＤ側に設けられた場合のプラズマエッチング装置の構成を示す縦断面の説明図である。It is explanatory drawing of the longitudinal cross-section which shows the structure of the plasma etching apparatus when a high frequency power supply is attached to both an upper electrode and a lower electrode, and DC power supply is provided in the GND side of the electrical property adjustment circuit. 分割された上部電極を備えたプラズマエッチング装置の構成を示す縦断面の説明図である。It is explanatory drawing of the longitudinal cross-section which shows the structure of the plasma etching apparatus provided with the divided | segmented upper electrode. 上部電極に流れ込む電流を調整する場合のプラズマエッチング装置の構成を示す縦断面の説明図である。It is explanatory drawing of the longitudinal cross-section which shows the structure of the plasma etching apparatus in the case of adjusting the electric current which flows into an upper electrode.

符号の説明Explanation of symbols

１ プラズマエッチング装置
２ 処理容器
３ 下部電極
４ 上部電極
１１ 第１の高周波電源
１３ 第２の高周波電源
２０ 電気特性調整部
２１ 電気特性調整回路
２２ インピーダンス検出部
２３ 制御部
Ｋ 処理空間
Ｐ プラズマ
Ｗ ウェハ DESCRIPTION OF SYMBOLS 1 Plasma etching apparatus 2 Processing container 3 Lower electrode 4 Upper electrode 11 1st high frequency power supply 13 2nd high frequency power supply 20 Electrical characteristic adjustment part 21 Electrical characteristic adjustment circuit 22 Impedance detection part 23 Control part K Processing space P Plasma W Wafer

Claims (27)

プラズマを用いて基板を処理するプラズマ処理装置であって，
基板を収容して処理する処理容器と，
前記処理容器内において基板を載置する下部電極と，
前記処理容器内において前記下部電極に対向するように配置された上部電極と，
少なくとも前記下部電極又は上部電極のいずれかに高周波電力を供給し，前記下部電極と前記上部電極との間にプラズマを生成する高周波電源と，
前記処理容器内に存在する少なくとも一つの高周波の周波数に対する，前記プラズマから見た電極側の回路のインピーダンスを，前記回路が共振しないように調整する電気特性調整部と，を備えたことを特徴とする，プラズマ処理装置。 A plasma processing apparatus for processing a substrate using plasma,
A processing container for accommodating and processing the substrate;
A lower electrode for placing a substrate in the processing vessel;
An upper electrode disposed to face the lower electrode in the processing vessel;
A high frequency power source for supplying high frequency power to at least either the lower electrode or the upper electrode, and generating plasma between the lower electrode and the upper electrode;
An electrical property adjusting unit that adjusts the impedance of the circuit on the electrode side viewed from the plasma with respect to at least one high-frequency frequency present in the processing container so that the circuit does not resonate. Yes, plasma processing equipment. 前記電気特性調整部は，前記高周波電力が供給される供給電極に対向する対向電極側の回路におけるインピーダンスを調整できることを特徴とする，請求項１に記載のプラズマ処理装置。 The plasma processing apparatus according to claim 1, wherein the electrical characteristic adjusting unit is capable of adjusting an impedance in a circuit on a counter electrode side facing the supply electrode to which the high-frequency power is supplied. 前記電気特性調整部は，前記インピーダンスを変更するための可変素子を有することを特徴とする，請求項１又は２のいずれかに記載のプラズマ処理装置。 The plasma processing apparatus according to claim 1, wherein the electrical characteristic adjusting unit includes a variable element for changing the impedance. 前記電気特性調整部は，前記可変素子を調整してインピーダンスを制御する制御部を有することを特徴とする，請求項３に記載のプラズマ処理装置。 The plasma processing apparatus according to claim 3, wherein the electrical characteristic adjustment unit includes a control unit that controls the impedance by adjusting the variable element. 前記電気特性調整部は，前記インピーダンスを検出するインピーダンス検出部を有することを特徴とする，請求項４に記載のプラズマ処理装置。 The plasma processing apparatus according to claim 4, wherein the electrical characteristic adjustment unit includes an impedance detection unit that detects the impedance. 前記制御部は，前記インピーダンス検出部からの検出結果に基づいて前記可変素子を調整してインピーダンスを制御できることを特徴とする，請求項５に記載のプラズマ処理装置。 The plasma processing apparatus according to claim 5, wherein the control unit can control the impedance by adjusting the variable element based on a detection result from the impedance detection unit. 前記電気特性調整部は，インピーダンスが調整される電極側に接続された電気特性調整機構を有し，前記プラズマに面した電極面から電気特性調整機構側の回路におけるリアクタンスを負の値に調整することを特徴とする，請求項１，２，３，４，５又は６のいずれかに記載のプラズマ処理装置。 The electrical property adjusting unit has an electrical property adjusting mechanism connected to the electrode side whose impedance is adjusted, and adjusts reactance in the circuit on the electrical property adjusting mechanism side to a negative value from the electrode surface facing the plasma. The plasma processing apparatus according to any one of claims 1, 2, 3, 4, 5 and 6. 前記電気特性調整部は，前記インピーダンスを共振点から±１０Ω以内にずらすように調整することを特徴とする，請求項１，２，３，４，５又は６のいずれかに記載のプラズマ処理装置。 The plasma processing apparatus according to claim 1, wherein the electrical characteristic adjustment unit adjusts the impedance so as to shift within ± 10Ω from a resonance point. . 前記電気特性調整部は，前記リアクタンスを-５０Ω以下の負の値に調整することを特徴とする，請求項７に記載のプラズマ処理装置。 The plasma processing apparatus of claim 7, wherein the electrical characteristic adjusting unit adjusts the reactance to a negative value of −50Ω or less. プラズマを用いて基板を処理するプラズマ処理装置であって，
基板を収容して処理する処理容器と，
前記処理容器内において基板を載置する下部電極と，
前記処理容器内において前記下部電極に対向するように配置された上部電極と，
少なくとも前記下部電極又は上部電極のいずれかに高周波電力を供給し，前記下部電極と前記上部電極との間の処理空間にプラズマを生成する高周波電源と，
前記処理空間から電極に流れ込む電流の電流値が最大にならないように，前記プラズマから見た前記電極側の回路の電気特性を調整する電気特性調整部と，を備えたことを特徴とする，プラズマ処理装置。 A plasma processing apparatus for processing a substrate using plasma,
A processing container for accommodating and processing the substrate;
A lower electrode for placing a substrate in the processing vessel;
An upper electrode arranged to face the lower electrode in the processing vessel;
A high-frequency power source that supplies high-frequency power to at least either the lower electrode or the upper electrode, and generates plasma in a processing space between the lower electrode and the upper electrode;
An electrical property adjusting unit that adjusts electrical properties of the circuit on the electrode side as viewed from the plasma so that the current value of the current flowing into the electrode from the processing space does not become maximum. Processing equipment. 前記電気特性調整部は，前記高周波電力が供給される供給電極に対向する対向電極側の回路における電気特性を調整できることを特徴とする，請求項１０に記載のプラズマ処理装置。 The plasma processing apparatus according to claim 10, wherein the electrical property adjusting unit is capable of adjusting electrical properties in a circuit on a counter electrode side facing the supply electrode to which the high-frequency power is supplied. 前記電気特性調整部は，前記電流値を変更するための可変素子を有することを特徴とする，請求項１０又は１１のいずれかに記載のプラズマ処理装置。 The plasma processing apparatus according to claim 10, wherein the electrical characteristic adjustment unit includes a variable element for changing the current value. 前記電気特性調整部は，前記可変素子を調整して電流値を制御する制御部を有することを特徴とする，請求項１２に記載のプラズマ処理装置。 The plasma processing apparatus according to claim 12, wherein the electrical characteristic adjustment unit includes a control unit that adjusts the variable element to control a current value. 前記電気特性調整部は，前記電流値を検出する電流値検出部を有することを特徴とする，請求項１３に記載のプラズマ処理装置。 The plasma processing apparatus according to claim 13, wherein the electrical characteristic adjustment unit includes a current value detection unit that detects the current value. 前記制御部は，前記電流値検出部からの検出結果に基づいて前記可変素子を調整して電流値を制御できることを特徴とする，請求項１４に記載のプラズマ処理装置。 15. The plasma processing apparatus of claim 14, wherein the control unit can control the current value by adjusting the variable element based on a detection result from the current value detection unit. 前記電気特性調整部は，前記電流値が最大電流値の１／２以上になるように前記電気特性を調整することを特徴とする，請求項１０，１１，１２，１３，１４又は１５のいずれかに記載のプラズマ処理装置。 16. The electrical property adjusting unit adjusts the electrical property so that the current value becomes 1/2 or more of a maximum current value, 16. Any of claims 10, 11, 12, 13, 14, or 15 A plasma processing apparatus according to claim 1. 前記上部電極は，複数の電極部に分割されており，
前記電気特性調整部は，少なくとも一つの電極部に対して備えられていることを特徴とする，請求項１，２，３，４，５，６，７，８，９，１０，１１，１２，１３，１４，１５又は１６のいずれかに記載のプラズマ処理装置。 The upper electrode is divided into a plurality of electrode portions,
The said electrical property adjustment part is provided with respect to at least 1 electrode part, The 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12 characterized by the above-mentioned. , 13, 14, 15 or 16. 前記上部電極又は前記下部電極の少なくともいずれかに直流電圧を印加する直流電源を有することを特徴とする，請求項１〜１７のいずれかに記載のプラズマ処理装置。 The plasma processing apparatus according to claim 1, further comprising a DC power source that applies a DC voltage to at least one of the upper electrode and the lower electrode. 前記上部電極に前記直流電圧が印加されることを特徴とする，請求項１８に記載のプラズマ処理装置。 The plasma processing apparatus according to claim 18, wherein the DC voltage is applied to the upper electrode. 処理容器内において，上部電極に対向するように配置された下部電極上に基板を載置し，少なくとも前記下部電極又は上部電極のいずれかに高周波電力を供給して，前記下部電極と前記上部電極との間にプラズマを生成し，当該プラズマによって基板を処理するプラズマ処理方法であって，
前記処理容器内に存在する少なくとも一つの高周波の周波数に対する，前記プラズマから見た電極側の回路におけるインピーダンスを，前記回路が共振しないように調整することを特徴とする，プラズマ処理方法。 A substrate is placed on a lower electrode disposed so as to face the upper electrode in a processing container, and high frequency power is supplied to at least one of the lower electrode and the upper electrode, and the lower electrode and the upper electrode are supplied. A plasma processing method of generating a plasma between and processing a substrate with the plasma,
A plasma processing method, wherein an impedance of an electrode side circuit viewed from the plasma with respect to at least one high frequency existing in the processing container is adjusted so that the circuit does not resonate. 前記高周波電力が供給される供給電極に対向する対向電極側の回路におけるインピーダンスを，当該回路が共振しないように調整することを特徴とする，請求項２０に記載のプラズマ処理方法。 21. The plasma processing method according to claim 20, wherein an impedance in a circuit on a counter electrode side facing the supply electrode to which the high-frequency power is supplied is adjusted so that the circuit does not resonate. 前記インピーダンスを共振点から±１０Ω以内にずらすように調整することを特徴とする，請求項２０又は２１のいずれかに記載のプラズマ処理方法。 The plasma processing method according to claim 20, wherein the impedance is adjusted so as to be shifted within ± 10Ω from a resonance point. 処理容器内において，上部電極に対向するように配置された下部電極上に基板を載置し，少なくとも前記下部電極又は上部電極のいずれかに高周波電力を供給して，前記下部電極と前記上部電極との間の処理空間にプラズマを生成し，当該プラズマによって基板を処理するプラズマ処理方法であって，
前記処理空間から電極に流れ込む電流の電流値が最大にならないように，前記プラズマから見た前記電極側の回路の電気特性を調整することを特徴とする，プラズマ処理方法。 A substrate is placed on a lower electrode disposed so as to face the upper electrode in the processing container, and high frequency power is supplied to at least one of the lower electrode and the upper electrode, and the lower electrode and the upper electrode are supplied. A plasma processing method of generating a plasma in a processing space between the substrate and a substrate by the plasma,
A plasma processing method comprising adjusting an electrical characteristic of a circuit on the electrode side as viewed from the plasma so that a current value of a current flowing into the electrode from the processing space does not become maximum. 前記高周波電力が供給される供給電極に対向する対向電極側に流れ込む電流の電流値が最大にならないように，前記対向電極側の回路における電気特性を調整することを特徴とする，請求項２３に記載のプラズマ処理方法。 24. The electrical characteristics of a circuit on the counter electrode side are adjusted so that a current value of a current flowing into the counter electrode side facing the supply electrode to which the high-frequency power is supplied is not maximized. The plasma processing method as described. 前記電流値が最大電流値の１／２以上になるように前記電気特性を調整することを特徴とする，請求項２３又は２４のいずれかに記載のプラズマ処理方法。 25. The plasma processing method according to claim 23, wherein the electrical characteristics are adjusted so that the current value becomes 1/2 or more of a maximum current value. 前記上部電極又は前記下部電極の少なくともいずれかに直流電圧を印加することを特徴とする，請求項２０〜２５のいずれかに記載のプラズマ処理方法。 26. The plasma processing method according to claim 20, wherein a DC voltage is applied to at least one of the upper electrode and the lower electrode. 前記上部電極に直流電圧を印加することを特徴とする，請求項２６に記載のプラズマ処理方法。 27. The plasma processing method according to claim 26, wherein a DC voltage is applied to the upper electrode.
JP2005219984A 2004-07-30 2005-07-29 Plasma processing apparatus and plasma processing method Active JP4699127B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005219984A JP4699127B2 (en) 2004-07-30 2005-07-29 Plasma processing apparatus and plasma processing method

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004223086 2004-07-30
JP2004223086 2004-07-30
JP2005219984A JP4699127B2 (en) 2004-07-30 2005-07-29 Plasma processing apparatus and plasma processing method

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010254528A Division JP2011082180A (en) 2004-07-30 2010-11-15 Plasma treatment device and plasma treatment method

Publications (3)

Publication Number Publication Date
JP2006066905A true JP2006066905A (en) 2006-03-09
JP2006066905A5 JP2006066905A5 (en) 2008-09-11
JP4699127B2 JP4699127B2 (en) 2011-06-08

Family

ID=36113045

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005219984A Active JP4699127B2 (en) 2004-07-30 2005-07-29 Plasma processing apparatus and plasma processing method

Country Status (1)

Country Link
JP (1) JP4699127B2 (en)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007258379A (en) * 2006-03-22 2007-10-04 Tokyo Electron Ltd Plasma treatment apparatus
JP2007266533A (en) * 2006-03-30 2007-10-11 Tokyo Electron Ltd Plasma treatment apparatus and plasma treatment method
JP2007266529A (en) * 2006-03-30 2007-10-11 Tokyo Electron Ltd Plasma treatment apparatus and plasm treatment method
JP2007266534A (en) * 2006-03-30 2007-10-11 Tokyo Electron Ltd Apparatus and method for plasma treatment
JP2007288119A (en) * 2006-03-22 2007-11-01 Tokyo Electron Ltd Plasma treatment device, plasma treatment method, and memory medium
JP2008187179A (en) * 2007-01-30 2008-08-14 Applied Materials Inc Improvement of plasma process uniformity of entire wafer through distribution of power of a plurality of vhf sources
JP2008244145A (en) * 2007-03-27 2008-10-09 Tokyo Electron Ltd Plasma processing apparatus
JP2008252067A (en) * 2007-01-30 2008-10-16 Applied Materials Inc Plasma reactor with ion distribution uniformity controller employing multiple vhf sources
JP2009543373A (en) * 2006-07-10 2009-12-03 ラム リサーチ コーポレーション Plasma potential control apparatus and method
US8076247B2 (en) 2007-01-30 2011-12-13 Applied Materials, Inc. Plasma process uniformity across a wafer by controlling RF phase between opposing electrodes
JP2013182996A (en) * 2012-03-01 2013-09-12 Hitachi High-Technologies Corp Dry etching apparatus and dry etching method
KR20140101671A (en) * 2013-02-12 2014-08-20 가부시키가이샤 히다치 하이테크놀로지즈 Control method of plasma processing apparatus
JP2015207777A (en) * 2009-04-06 2015-11-19 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ Multifrequency capacitively coupled plasma etch chamber
US9362090B2 (en) 2006-03-22 2016-06-07 Tokyo Electron Limited Plasma processing apparatus, plasma processing method, and storage medium
US10418254B2 (en) 2017-08-23 2019-09-17 Hitachi High-Technologies Corporation Etching method and etching apparatus
US11217454B2 (en) 2019-04-22 2022-01-04 Hitachi High-Tech Corporation Plasma processing method and etching apparatus
US11875978B2 (en) 2020-06-16 2024-01-16 Hitachi High-Tech Corporation Plasma processing apparatus and plasma processing method

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0661185A (en) * 1992-08-06 1994-03-04 Tokyo Electron Ltd Plasma processing device
JP2000323460A (en) * 1999-05-11 2000-11-24 Tokyo Electron Ltd Plasma etching device
JP2002043286A (en) * 2000-07-19 2002-02-08 Tokyo Electron Ltd Plasma processing device
JP2004193567A (en) * 2002-11-26 2004-07-08 Tokyo Electron Ltd Plasma processing method and plasma processing system
JP2005500684A (en) * 2001-08-16 2005-01-06 アプライド　マテリアルズ　インコーポレイテッド Plasma reactor with adjustable two frequency voltage distribution

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0661185A (en) * 1992-08-06 1994-03-04 Tokyo Electron Ltd Plasma processing device
JP2000323460A (en) * 1999-05-11 2000-11-24 Tokyo Electron Ltd Plasma etching device
JP2002043286A (en) * 2000-07-19 2002-02-08 Tokyo Electron Ltd Plasma processing device
JP2005500684A (en) * 2001-08-16 2005-01-06 アプライド　マテリアルズ　インコーポレイテッド Plasma reactor with adjustable two frequency voltage distribution
JP2004193567A (en) * 2002-11-26 2004-07-08 Tokyo Electron Ltd Plasma processing method and plasma processing system

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007288119A (en) * 2006-03-22 2007-11-01 Tokyo Electron Ltd Plasma treatment device, plasma treatment method, and memory medium
JP2007258379A (en) * 2006-03-22 2007-10-04 Tokyo Electron Ltd Plasma treatment apparatus
US9362090B2 (en) 2006-03-22 2016-06-07 Tokyo Electron Limited Plasma processing apparatus, plasma processing method, and storage medium
JP2007266533A (en) * 2006-03-30 2007-10-11 Tokyo Electron Ltd Plasma treatment apparatus and plasma treatment method
JP2007266529A (en) * 2006-03-30 2007-10-11 Tokyo Electron Ltd Plasma treatment apparatus and plasm treatment method
JP2007266534A (en) * 2006-03-30 2007-10-11 Tokyo Electron Ltd Apparatus and method for plasma treatment
JP2009543373A (en) * 2006-07-10 2009-12-03 ラム リサーチ コーポレーション Plasma potential control apparatus and method
US8076247B2 (en) 2007-01-30 2011-12-13 Applied Materials, Inc. Plasma process uniformity across a wafer by controlling RF phase between opposing electrodes
JP2008252067A (en) * 2007-01-30 2008-10-16 Applied Materials Inc Plasma reactor with ion distribution uniformity controller employing multiple vhf sources
JP2008187179A (en) * 2007-01-30 2008-08-14 Applied Materials Inc Improvement of plasma process uniformity of entire wafer through distribution of power of a plurality of vhf sources
JP2008244145A (en) * 2007-03-27 2008-10-09 Tokyo Electron Ltd Plasma processing apparatus
JP2015207777A (en) * 2009-04-06 2015-11-19 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ Multifrequency capacitively coupled plasma etch chamber
JP2013182996A (en) * 2012-03-01 2013-09-12 Hitachi High-Technologies Corp Dry etching apparatus and dry etching method
JP2014179576A (en) * 2013-02-12 2014-09-25 Hitachi High-Technologies Corp Method for controlling plasma processing device
US9136095B2 (en) 2013-02-12 2015-09-15 Hitachi High-Technologies Coporation Method for controlling plasma processing apparatus
KR20140101671A (en) * 2013-02-12 2014-08-20 가부시키가이샤 히다치 하이테크놀로지즈 Control method of plasma processing apparatus
KR101813490B1 (en) 2013-02-12 2017-12-29 가부시키가이샤 히다치 하이테크놀로지즈 Plasma processing apparatus, plasma processing method and control method of the plasma processing apparatus
KR101953148B1 (en) * 2013-02-12 2019-02-28 가부시키가이샤 히다치 하이테크놀로지즈 Method for controlling plasma processing apparatus and plasma processing method
US10332760B2 (en) 2013-02-12 2019-06-25 Hitachi High-Technologies Corporation Method for controlling plasma processing apparatus
KR20200017442A (en) * 2013-02-12 2020-02-18 가부시키가이샤 히다치 하이테크놀로지즈 Plasma processing apparatus
KR102195550B1 (en) 2013-02-12 2020-12-28 주식회사 히타치하이테크 Plasma processing apparatus
US10418254B2 (en) 2017-08-23 2019-09-17 Hitachi High-Technologies Corporation Etching method and etching apparatus
US11217454B2 (en) 2019-04-22 2022-01-04 Hitachi High-Tech Corporation Plasma processing method and etching apparatus
US11875978B2 (en) 2020-06-16 2024-01-16 Hitachi High-Tech Corporation Plasma processing apparatus and plasma processing method

Also Published As

Publication number Publication date
JP4699127B2 (en) 2011-06-08

Similar Documents

Publication Publication Date Title
JP4699127B2 (en) Plasma processing apparatus and plasma processing method
JP2011082180A (en) Plasma treatment device and plasma treatment method
US8431035B2 (en) Plasma processing apparatus and method
KR101800649B1 (en) Plasma processing apparatus and plasma processing method
JP5231038B2 (en) Plasma processing apparatus, plasma processing method, and storage medium
TWI505354B (en) Dry etching apparatus and dry etching method
KR100926380B1 (en) Plasma processing apparatus and plasma processing method
JP5317424B2 (en) Plasma processing equipment
TWI553729B (en) Plasma processing method
JP5160802B2 (en) Plasma processing equipment
TWI645442B (en) Plasma processing device
JP6120527B2 (en) Plasma processing method
US20100078129A1 (en) Mounting table for plasma processing apparatus
JP2005136350A (en) Electrostatic chuck, plasma processing apparatus, and plasma processing method
US20150056817A1 (en) Semiconductor device manufacturing method
JP2016506592A (en) Capacitively coupled plasma device with uniform plasma density
JP2018037281A (en) Plasma processing device
TW201903888A (en) Plasma processing apparatus and plasma control method
JP4935149B2 (en) Electrode plate for plasma processing and plasma processing apparatus
JP7154119B2 (en) Control method and plasma processing apparatus
JP2016031955A (en) Plasma processing apparatus and plasma processing method
TW202249540A (en) Plasma uniformity control in pulsed dc plasma chamber
JP2019192923A (en) Plasma processing device and plasma processing method
JP4467667B2 (en) Plasma processing equipment
US9484180B2 (en) Plasma processing method and plasma processing apparatus

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080728

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080728

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100914

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110204

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110301

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110302

R150 Certificate of patent or registration of utility model

Ref document number: 4699127

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250