JP2006062928A - Semiconductor substrate and manufacturing method therefor, and photoelectric conversion element using the semiconductor substrate - Google Patents
Semiconductor substrate and manufacturing method therefor, and photoelectric conversion element using the semiconductor substrate Download PDFInfo
- Publication number
- JP2006062928A JP2006062928A JP2004249641A JP2004249641A JP2006062928A JP 2006062928 A JP2006062928 A JP 2006062928A JP 2004249641 A JP2004249641 A JP 2004249641A JP 2004249641 A JP2004249641 A JP 2004249641A JP 2006062928 A JP2006062928 A JP 2006062928A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- base plate
- melt
- photoelectric conversion
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Photovoltaic Devices (AREA)
Abstract
Description
本発明は、特に太陽電池の作製において好適に用いられる半導体基板およびその製造方法に関し、さらに該半導体基板を用いて形成され、良好な光電変換特性を有する光電変換素子に関する。 In particular, the present invention relates to a semiconductor substrate suitably used in the production of a solar cell and a method for manufacturing the same, and further to a photoelectric conversion element formed using the semiconductor substrate and having good photoelectric conversion characteristics.
従来、太陽電池等に用いられる板状のシリコンを形成させる方法としては、たとえば、シリコン融液を鋳型に流し込んで形成させた多結晶シリコンを徐冷し、得られた多結晶インゴットをスライスし、製造する方法等が用いられている。この場合、スライスによるシリコンの損失が大きいことが問題となっているため、スライス損失をなくし、低コストで多結晶シリコンウェハの大量生産が可能な方法として、本発明者らは、スライス工程を必要とせず、低コストで大量生産が可能な板状シリコン製造方法（特許文献１）を既に発明した。特許文献１の製造方法は、原料の融液に下地板を浸漬し、該下地板上に板状シリコンを成長するというものである。
Conventionally, as a method of forming a plate-like silicon used for solar cells and the like, for example, by slowly cooling polycrystalline silicon formed by pouring a silicon melt into a mold, slicing the obtained polycrystalline ingot, A manufacturing method or the like is used. In this case, since the loss of silicon due to slicing is a problem, the present inventors need a slicing step as a method capable of eliminating slicing loss and mass-producing a polycrystalline silicon wafer at low cost. However, a plate-like silicon manufacturing method (Patent Document 1) capable of mass production at low cost has already been invented. The manufacturing method of
しかし、上記のような下地板を用いた板状シリコンの製造方法においては、下地板周辺部にもシリコンが成長してしまう。よって、下地板および該下地板上に成長した板状シリコンの熱による膨張や、成長したシリコンの冷却時の収縮により、板状シリコンが破損することがあった。 However, in the method for producing a plate-like silicon using the base plate as described above, silicon grows also on the periphery of the base plate. Therefore, the plate-like silicon may be damaged due to the expansion of the base plate and the plate-like silicon grown on the base plate due to heat, or the shrinkage of the grown silicon when cooled.
板状シリコンの破損を回避すべく、たとえば特許文献２においては、下地板周辺部分と製品として用いる部分とを分離するために下地板表面に堀構造を形成する方法が提案されている。
In order to avoid breakage of the silicon plate, for example,
また、たとえば特許文献３においては、下地板に製品となる面と周辺部分とに高低差を設けることにより、下地板周辺部分と製品として用いる部分とを分離する方法も提案されている。
For example,
一方、光の反射を出来るだけ抑制して太陽電池の高効率化を図る方法として、たとえば非特許文献１においては、シリコン表面に機械的に微細な溝を形成し、その表面にローラー印刷により太陽電池を形成する方法も提案されている。
On the other hand, as a method of suppressing the reflection of light as much as possible to improve the efficiency of the solar cell, for example, in Non-Patent
上記の特許文献１〜３および非特許文献１に挙げられた製造方法によって得られた板状シリコンは、スクリーン印刷することで太陽電池を作製することが可能である。従来のスクリーン印刷法によって太陽電池を得ようとする場合、板状シリコンの表面が十分に平滑性を有している方が好ましいが、溶融シリコンから引き出して板状シリコンを得る場合には、板状シリコンの表面に周期的または非周期的な凹凸が生じている。このように、表面凹凸を有する板状シリコンに対してスクリーン印刷法で太陽電池の電極を形成しようとすると、板状シリコンの表面凹凸の存在によって、印刷パターンの厚さが不均一になり、不良の原因となるため、最終的には歩留まりを低下させることに繋がる。また、このようにして電極を得る場合、電極自体が有する電気抵抗をより小さくすることが望まれるため、電極を厚膜化することが求められる。しかし、表面凹凸を有する板状シリコンに対してスクリーン印刷法によって厚膜化電極を形成すると、表面凹凸によって、電極が滲み、印刷パターンの幅が不均一となるため、特性の低下を招く場合がある。
The plate-like silicon obtained by the manufacturing methods listed in
また、通常のスクリーン印刷ではスキージの押圧が低いと電極のかすれが生じ、逆に、スキージの押圧が高いと電極の滲みが生じることになる。過度の押圧は、半導体基板に損傷を与えるだけでなく、スクリーンマスクへの負担も大きくなる。 Further, in normal screen printing, when the squeegee pressure is low, the electrode is blurred, and conversely, when the squeegee pressure is high, the electrode blurs. Excessive pressing not only damages the semiconductor substrate but also increases the burden on the screen mask.
上記のように、表面凹凸を有する基板に対して従来のスクリーン印刷法によって印刷を行なうと、スクリーンマスクの劣化が避けられないだけでなく、電極の形成不良が増加する傾向にあった。 As described above, when printing is performed on a substrate having surface irregularities by a conventional screen printing method, not only deterioration of the screen mask is unavoidable, but also there is a tendency for defective formation of electrodes to increase.
一方で、シリコンの表面をダイサーなどの機械加工装置を用いて削ることにより表面凹凸を形成するという試みがなされている。しかしこの方法ではシリコン表面を研削除去するため、シリコンの利用効率が非常に悪くなる。さらに、シリコン表面に凹凸を形成するのに時間が長くかかり、結果として、一枚の凹凸形状を有するシリコンを得るためのコストが上昇するという問題がある。
本発明は、上記の課題を解決し、表面凹凸を有する場合にも電極等の形成を精度良く行なうことが可能な半導体基板、およびその製造方法を提供することを目的とする。さらに、該半導体基板を用いることによって、良好な光電変換特性を有する光電変換素子を形成し、優れた太陽電池特性を有する太陽電池の提供を可能にすることを目的とする。 An object of the present invention is to solve the above-mentioned problems and to provide a semiconductor substrate capable of forming electrodes and the like with high precision even when it has surface irregularities, and a method for manufacturing the same. Furthermore, it aims at forming the photoelectric conversion element which has a favorable photoelectric conversion characteristic by using this semiconductor substrate, and enabling provision of the solar cell which has the outstanding solar cell characteristic.
本発明は、凹部を設けた下地板表面に半導体融液を接触させて板状の半導体基板を成長させる半導体基板の製造方法であって、該凹部を含む領域に半導体融液を接触させることを特徴とする半導体基板の製造方法に関する。 The present invention relates to a method of manufacturing a semiconductor substrate in which a semiconductor melt is brought into contact with a base plate surface provided with a recess to grow a plate-like semiconductor substrate, and the semiconductor melt is brought into contact with a region including the recess. The present invention relates to a method for manufacturing a semiconductor substrate.
本発明の半導体基板の製造方法においては、下地板表面の凹部の幅は、０．１ｍｍ以上、３ｍｍ以下に設定されることが好ましい。さらに、本発明の下地板において、下地板表面の凹部の表面は、炭化ケイ素、熱分解炭素、ダイアモンドライクカーボン、窒化ケイ素のうち少なくとも１つの材質から形成されていることが好ましい。また本発明の下地板は、凹部の表面の算術平均粗さＲａが、１０μｍ以上、１００μｍ以下であることが好ましい。下地板表面のうち少なくとも平面部、すなわち凹部を除く部分に、凹凸構造を設けることが好ましい。 In the method for manufacturing a semiconductor substrate of the present invention, the width of the recess on the surface of the base plate is preferably set to 0.1 mm or more and 3 mm or less. Furthermore, in the base plate of the present invention, the surface of the recess on the surface of the base plate is preferably made of at least one material of silicon carbide, pyrolytic carbon, diamond-like carbon, and silicon nitride. Moreover, it is preferable that arithmetic mean roughness Ra of the surface of a recessed part is 10 micrometers or more and 100 micrometers or less as for the baseplate of this invention. It is preferable to provide a concavo-convex structure in at least a flat portion of the surface of the base plate, that is, a portion excluding the concave portion.
本発明の半導体基板は電極印刷部を有することを特徴とする。電極印刷部は下地板表面の凹部に対応した位置に形成されることが好ましい。 The semiconductor substrate of the present invention has an electrode printing part. The electrode printing portion is preferably formed at a position corresponding to the recess on the surface of the base plate.
本発明はまた、上記の製造方法で形成された半導体基板を用いた光電変換素子に関する。該光電変換素子においては、半導体基板に形成された電極印刷部が受光面側に用いられることが好ましい。 The present invention also relates to a photoelectric conversion element using the semiconductor substrate formed by the above manufacturing method. In this photoelectric conversion element, it is preferable that the electrode printing part formed in the semiconductor substrate is used for the light-receiving surface side.
本発明によれば、凹部を設けた下地板表面の凹部を含む領域に半導体融液を接触させ、該下地板表面上に半導体基板を成長させることにより、凸形状の電極印刷部を有する半導体基板を均一かつ簡便に得ることができる。これにより、電極印刷部にのみ電極を精度良く形成することが容易になり、電極の滲みを防止して高い歩留まりでより安価に電極を形成することができるため、良好な光電変換特性を有する光電変換素子を得ることが可能となる。 According to the present invention, a semiconductor substrate having a convex electrode printing portion is obtained by bringing a semiconductor melt into contact with a region including a recess on a surface of a base plate provided with a recess and growing the semiconductor substrate on the surface of the base plate. Can be obtained uniformly and simply. As a result, it becomes easy to accurately form the electrode only in the electrode printing portion, and it is possible to form the electrode at a low cost with a high yield by preventing the bleeding of the electrode. A conversion element can be obtained.
本発明においては、凹部を設けた下地板表面を半導体融液に接触させ、下地板表面に板状の半導体基板を成長させる際、下地板表面の凹部を含む領域に半導体融液を接触させることを特徴とする。ここで、本発明に用いる半導体融液とは、シリコン、ゲルマニウムなどの元素を溶融したものや、ＩＩＩ−Ｖ族半導体である砒化ガリウムなどがあげられる。また、その主原料に対して、不純物としてボロン、アルミニウム、ガリウム、インジウム、窒素、リン、砒素、アンチモンなどを含んでいても良い。 In the present invention, the surface of the base plate provided with the recess is brought into contact with the semiconductor melt, and when the plate-like semiconductor substrate is grown on the surface of the base plate, the semiconductor melt is brought into contact with the region including the recess on the surface of the base plate. It is characterized by. Here, the semiconductor melt used in the present invention includes a melted element such as silicon or germanium, a gallium arsenide which is a group III-V semiconductor, or the like. Further, the main raw material may contain boron, aluminum, gallium, indium, nitrogen, phosphorus, arsenic, antimony, or the like as impurities.
本発明に用いる下地板の構造について説明する。図１は、本発明において使用される下地板の例を示す拡大斜視図であり、図２は、図１に示す下地板のＸａ−Ｘａに沿った切断面を示す拡大断面図である。本発明においては、たとえば図１に示す下地板Ｃの上面部（表面）を半導体融液に接触させ、該下地板Ｃの表面上に半導体基板を成長させることができる。図２に示すように、図１に示す下地板Ｃの表面は凹部１を有し、該凹部１および平面部２に半導体融液を接触させる。凹部１にも半導体融液が浸入し、融液が凝固することにより、電極印刷部となる凸形状の部位を有する板状の半導体基板を作製することが可能となる。この時、凹部１の幅ｗ１および、平面部２の幅ｗ２を制御することにより、確実に凹部１に半導体融液を浸入させることが可能である。
The structure of the base plate used in the present invention will be described. FIG. 1 is an enlarged perspective view showing an example of a base plate used in the present invention, and FIG. 2 is an enlarged cross-sectional view showing a cut surface along Xa-Xa of the base plate shown in FIG. In the present invention, for example, the upper surface portion (surface) of the base plate C shown in FIG. 1 can be brought into contact with the semiconductor melt, and a semiconductor substrate can be grown on the surface of the base plate C. As shown in FIG. 2, the surface of the base plate C shown in FIG. 1 has a
凹部１の幅ｗ１は、０．１ｍｍ以上、３ｍｍ以下とされることが好ましい。０．１ｍｍ以上であれば電極印刷部の形成が可能であり、３ｍｍ以下であれば連続した半導体基板を形成することができる。より好ましくは、０．７ｍｍ以上、１．５ｍｍ以下である。
The width w1 of the
上記凹部の表面における算術平均粗さＲａは、１０μｍ以上、１００μｍ以下であることが好ましい。１０μｍ以上であれば製造コストを著しく上昇させることがなく、１００μｍ以下であれば凹部は十分平滑となり、所望の凸形状を有する半導体結晶を容易に形成させることができる。 The arithmetic average roughness Ra on the surface of the recess is preferably 10 μm or more and 100 μm or less. If it is 10 μm or more, the manufacturing cost does not increase remarkably, and if it is 100 μm or less, the concave portion is sufficiently smooth, and a semiconductor crystal having a desired convex shape can be easily formed.
なお、算術平均粗さＲａは、以下の方法によって算出することができる。触針式表面粗さ測定器を用いて、凹部に触針式変位型ピックアップを接触・走査させることで、粗さ曲線を得る。この粗さ曲線の平均線の方向に基準長さ（Ｌ）だけを抜き取り、該抜き取り部分の平均線の方向にＸ軸、縦倍率の方向にＹ軸を抜き取り、粗さ曲線ｙ＝ｆ（ｘ）で表わしたときに、以下の式、 The arithmetic average roughness Ra can be calculated by the following method. Using a stylus type surface roughness measuring instrument, a roughness curve is obtained by bringing the stylus type displacement pickup into contact with and scanning the concave portion. Only the reference length (L) is extracted in the direction of the average line of the roughness curve, the X axis is extracted in the direction of the average line of the extracted portion, and the Y axis is extracted in the direction of the vertical magnification, and the roughness curve y = f (x ), The following formula:
によって求められる値を算術平均粗さ（単位：μｍ）として算出できる。 Can be calculated as the arithmetic average roughness (unit: μm).
下地板表面の平面部２の幅ｗ２は、電極印刷部に副電極を形成する場合には、１ｍｍ以上、３ｍｍ以下、特に１．０ｍｍ以上、１．５ｍｍ以下とされることが好ましい。この範囲内であれば、得られる光電変換素子のセル特性のばらつきが少なくなるだけでなく、ｎ＋層のシート抵抗との関係からも特性の向上が見込めるためである。さらに、電極印刷部に主電極だけを形成する場合には、得られる半導体基板のサイズのほぼ半分位であることが好ましい。すなわち、得られる半導体基板が縦１２５ｍｍ、横１２５ｍｍの正方形であるならば、約６２ｍｍ幅とされることが好ましい。
The width w2 of the
凹部１の深さｄ１は、０．１ｍｍ以上、２ｍｍ以下とされることが好ましい。この範囲内であれば、電極印刷部の高さを精度よく形成することができる。特に、０．５ｍｍ以上、１．５ｍｍ以下とされる場合好ましい。
The depth d1 of the
次に、本発明によって得られる半導体基板の形状について説明する。図３は、本発明に使用される下地板と該下地板表面に成長した半導体基板を示す拡大断面図である。図３においては説明のために半導体基板Ｓと下地板Ｃとは分離して描いており、さらに半導体基板Ｓの凹凸も誇張して描いている。本来は、下地板Ｃと半導体基板Ｓとは部分的に接触しているものである。本発明において、半導体基板Ｓは、下地板Ｃの凹部１から成長した電極印刷部Ｓ１と、平面部２から成長した平坦部Ｓ２とから構成されている。すなわち、半導体融液が下地板Ｃの凹部１に浸入し、その凹部１から成長した半導体基板が電極印刷部Ｓ１となる。また、下地板Ｃの平面部２は、直接半導体融液に接触しているために平坦部Ｓ２が形成されることになる。
Next, the shape of the semiconductor substrate obtained by the present invention will be described. FIG. 3 is an enlarged cross-sectional view showing a base plate used in the present invention and a semiconductor substrate grown on the surface of the base plate. In FIG. 3, the semiconductor substrate S and the base plate C are drawn separately for the sake of explanation, and the irregularities of the semiconductor substrate S are also drawn exaggeratedly. Originally, the base plate C and the semiconductor substrate S are in partial contact. In the present invention, the semiconductor substrate S is composed of an electrode printing portion S1 grown from the
下地板の移動速度が適正な範囲内に制御される場合には、電極印刷部Ｓ１の厚みｔ１と、下地板の凹部１の深さｄ１はほぼ一致するが、下地板の移動速度が速い場合には一致しない場合が多くなる。よって本発明においては、下地板の形状に応じて該下地板の移動速度を制御し、電極印刷部Ｓ１の厚みｔ１と下地板の凹部の深さｄ１とがほぼ一致するように成長条件設定を行なうことが好ましい。
When the movement speed of the base plate is controlled within an appropriate range, the thickness t1 of the electrode printing portion S1 and the depth d1 of the
本発明においては、平面部２から成長した半導体基板Ｓの平坦部の厚みｔ２は、電極印刷部Ｓ１の厚みｔ１に比べて厚い方が好ましい。半導体基板Ｓの平坦部の厚みｔ２が薄すぎる場合には半導体基板の強度が低下する傾向にあるからである。たとえば半導体基板Ｓにおける電極印刷部Ｓ１の厚みｔ１は、０．０５ｍｍ以上、１ｍｍ以下が好ましい。０．０５ｍｍ以上であれば滲みの少ない電極形成が可能であり、１ｍｍ以下であれば平坦部Ｓ２の厚みｔ２を十分に確保し易い。また、平坦部Ｓ２の厚みｔ２は、０．２ｍｍ以上、０．８ｍｍ以下が好ましい。０．２ｍｍ以上であれば半導体基板が十分な強度を有し、０．８ｍｍ以下であれば材料コストが高くなり過ぎることがない。
In the present invention, the thickness t2 of the flat part of the semiconductor substrate S grown from the
また、本発明において、半導体基板Ｓの電極印刷部Ｓ１の幅ｗＳ１と下地板Ｃの凹部１の幅ｗ１とはほぼ同一であり、半導体基板Ｓの平坦部Ｓ２の幅ｗＳ２と下地板Ｃの平面部２の幅ｗ２は、ほぼ同一である。すなわち、下地板Ｃの形状をほぼ反映した形状で半導体基板Ｓが成長する。
In the present invention, the width wS1 of the electrode printing portion S1 of the semiconductor substrate S and the width w1 of the
本発明において、下地板Ｃの少なくとも平面部２の表面には微細な凹凸構造が設けられていることが好ましい。この場合、微細な凹凸によって結晶成長の起点を制御し、かつ、下地板からの剥離性も制御することができる。
In the present invention, it is preferable that a fine concavo-convex structure is provided on the surface of at least the
図８は、本発明において使用される、点状の凸部を有する下地板の表面を示す拡大斜視図であり、図９は、本発明において使用される、線状の凸部を有する下地板の表面を示す拡大斜視図である。図８に示す微細凹凸構造は、点状の頂点部Ｔａと底部Ｂ１とから構成されている。すなわち、頂点部Ｔａは結晶成長の起点となり、底部Ｂ１は半導体融液が接触しない部分である。頂点部Ｔａと、該頂点部Ｔａに最も近接する頂点部Ｔ１との距離は、０．５ｍｍ以上、２ｍｍ以下とされることが好ましい。０．５ｍｍ以上であれば、半導体基板Ｓの結晶粒が一定以上の大きさとなり、光電変換素子が形成された場合の光電変換特性を向上させることが可能であるという利点を有する。また、２ｍｍ以下であれば半導体基板Ｓの均一性が所望の程度に確保されるという利点を有する。 FIG. 8 is an enlarged perspective view showing the surface of a base plate having dot-like convex portions used in the present invention, and FIG. 9 is a base plate having linear convex portions used in the present invention. It is an expansion perspective view which shows the surface of this. The fine concavo-convex structure shown in FIG. 8 includes a point-like apex portion Ta and a bottom portion B1. That is, the vertex Ta is a starting point for crystal growth, and the bottom B1 is a portion where the semiconductor melt does not contact. The distance between the vertex portion Ta and the vertex portion T1 closest to the vertex portion Ta is preferably 0.5 mm or more and 2 mm or less. If it is 0.5 mm or more, the crystal grains of the semiconductor substrate S have a certain size or more, and the photoelectric conversion characteristics when the photoelectric conversion element is formed can be improved. Moreover, if it is 2 mm or less, it has the advantage that the uniformity of the semiconductor substrate S is ensured to a desired level.
図９に示す微細凹凸構造は、頂点部Ｔｂにおいて線状に形成されている。このような線状の頂点部Ｔｂにおいては、たとえば図８に示すような点状の頂点部Ｔａと比べて半導体融液との接触面積が大きいために、底部Ｂ２への半導体融液の浸入がより容易に防止される。 The fine concavo-convex structure shown in FIG. 9 is linearly formed at the apex Tb. In such a linear apex Tb, for example, since the contact area with the semiconductor melt is larger than that of the dotted apex Ta as shown in FIG. 8, the penetration of the semiconductor melt into the bottom B2 is prevented. More easily prevented.
図４は、本発明において使用される下地板の例を示す拡大斜視図である。図３では凹部１の断面形状が三角形であるのに対して、図４では下地板Ｃの凹部１が、斜面部１ａと底面部１ｂとで構成されており、その断面形状が台形状に形成されている。このように台形状の凹部における斜面部１ａを形成することによって、より凹部１に半導体融液が浸入しやすくなり、得られる半導体基板の凸部の形成がより容易になるため好ましい。
FIG. 4 is an enlarged perspective view showing an example of the base plate used in the present invention. In FIG. 3, the cross-sectional shape of the
本発明においては、斜面部１ａに、炭化ケイ素、熱分解炭素、ダイアモンドライクカーボン、窒化ケイ素から選択される少なくとも１つの材質によるコーティングが施されることが好ましい。この場合、コーティングされた斜面部１ａの表面は平滑になり、シリコン融液が接触した際のシリコン結晶の核形成が促進されるため、半導体基板の凸部をより容易に形成させることができる。 In the present invention, it is preferable that the slope portion 1a is coated with at least one material selected from silicon carbide, pyrolytic carbon, diamond-like carbon, and silicon nitride. In this case, since the surface of the coated inclined surface portion 1a becomes smooth and the nucleation of silicon crystals when the silicon melt comes into contact is promoted, the convex portion of the semiconductor substrate can be formed more easily.
コーティング膜の厚みは、機械加工の凹凸面の表面を平滑にするために十分な厚みであれば良く、たとえば１０μｍ以上とされることが好ましい。また、製造コストの低減や凹凸形状の精度の確保等の観点から１００μｍ以下とされることが好ましい。 The thickness of the coating film only needs to be sufficient to smooth the surface of the uneven surface for machining, and is preferably 10 μm or more, for example. Moreover, it is preferable to set it as 100 micrometers or less from viewpoints, such as reduction of manufacturing cost and ensuring of uneven | corrugated shape precision.
用いる半導体融液の種類や斜面部１ａの表面形状等にも依存するが、たとえば半導体融液としてシリコン融液を用いる場合、ＣＶＤ法によって形成された炭化ケイ素、熱分解炭素、ダイアモンドライクカーボンが斜面部１ａとして好適に用いられる。シリコン融液を用いる場合、下地板Ｃには黒鉛を用いることが多く、該下地板の斜面部１ａに容易に膜形成できる材質が好ましいためである。このように、凹部１の断面形状を台形にしたり、その斜面部１ａにコーティングを施すことにより、半導体基板の凸部を容易に形成できるようになる。
Although depending on the type of semiconductor melt used and the surface shape of the slope portion 1a, for example, when silicon melt is used as the semiconductor melt, silicon carbide, pyrolytic carbon, and diamond-like carbon formed by the CVD method are slopes. It is suitably used as the part 1a. This is because when the silicon melt is used, graphite is often used for the base plate C, and a material that can easily form a film on the inclined surface 1a of the base plate is preferable. Thus, the convex part of a semiconductor substrate can be easily formed now by making trapezoidal cross-sectional shape of the recessed
図５は、本発明において使用される下地板の例を示す拡大斜視図である。図５に示す下地板は、図４に示す下地板より更に容易に半導体基板の凸部を形成できる。図５において、下地板Ｃの凹部１には、斜面部１ａ、底面部１ｂの他に、側面部１ｃが形成されている。斜面部１ａに沿って浸入した半導体融液の一部は該斜面部１ａで凝固し、残りの凝固しなかった融液は底面部１ｂまで浸入し最終的に凝固する。すなわち、底面部１ｂから成長した結晶が電極印刷部を形成するため、図４に示す下地板と比べた場合、側面部１ｃの高さがある分だけ電極印刷部Ｓ１を明瞭に形成することができる。
FIG. 5 is an enlarged perspective view showing an example of the base plate used in the present invention. The base plate shown in FIG. 5 can form the convex portion of the semiconductor substrate more easily than the base plate shown in FIG. In FIG. 5, a side surface 1c is formed in the
図６は、本発明において使用される下地板の例を示す拡大斜視図である。図４および図５に示す下地板においては、凹部１が斜面部１ａ、底面部１ｂ、側面部１ｃ等の平面で形成されているが、図６に示す下地板においては、凹部１が曲面１ｄで形成されている。このような曲面形状により、凹部へ浸入した半導体融液がより均一になり、半導体基板における電極印刷部の形状が急峻な凸部とはならずにより滑らかになる。
FIG. 6 is an enlarged perspective view showing an example of the base plate used in the present invention. In the base plate shown in FIGS. 4 and 5, the
このように、図１から図６に示すような下地板を用いることで、半導体融液に下地板表面を接触させ、下地板表面の凹部に半導体融液を浸入させることにより、半導体基板に電極印刷部を設けることができるようになる。得られる半導体基板の電極印刷部は、いずれの場合も、下地板表面の凹部に対応した位置に形成されている。 As described above, by using the base plate as shown in FIGS. 1 to 6, the surface of the base plate is brought into contact with the semiconductor melt, and the semiconductor melt is infiltrated into the concave portion of the surface of the base plate. A printing section can be provided. In any case, the electrode printing portion of the obtained semiconductor substrate is formed at a position corresponding to the concave portion on the surface of the base plate.
次に、本発明の製造方法を用いて作製した板状の半導体基板を用いた光電変換素子について説明する。図７は、本発明において作製される光電変換素子の例を示す拡大断面図である。ここでは、板状の半導体基板Ｓとして、Ｐ型のシリコンを用い、図３に示した下地板を用いて光電変換素子を作製した場合について説明する。光電変換素子は、光の入射側から、受光面電極３、反射防止膜４、ｎ＋層５、半導体基板Ｓ、裏面電界層６、裏面電極７の構造になっている。この時、受光面電極３は反射防止膜４を貫通してｎ＋層５と接触している。本発明においては、半導体基板Ｓは電極印刷部Ｓ１を有しており、その電極印刷部Ｓ１上に受光面電極３が形成されていることが特徴となる。
Next, the photoelectric conversion element using the plate-shaped semiconductor substrate produced using the manufacturing method of this invention is demonstrated. FIG. 7 is an enlarged cross-sectional view illustrating an example of a photoelectric conversion element manufactured in the present invention. Here, a case where a photoelectric conversion element is manufactured using P-type silicon as the plate-like semiconductor substrate S and using the base plate shown in FIG. 3 will be described. The photoelectric conversion element has a light receiving
（光電変換素子の製造方法）
上記で得られた半導体基板を用いた光電変換素子の作製方法について以下に説明する。本発明の製造方法によって得られた半導体基板Ｓは、洗浄を兼ねて、例えば、フッ酸と硝酸の混合液（体積比１：３）を用いて、室温にてエッチングを４０秒間施される。通常用いられているＲＣＡ洗浄を行なってもよい。次いで、例えば、ＮａＯＨ水溶液とイソプロピルアルコールの混合液を用いて、液温約９０℃でテクスチャエッチングを行ない、基板表面に高さ数μｍの微小ピラミッドを形成する。この微小ピラミッドは、光の反射を抑制する効果があり、光電変換素子における光電変換特性を向上させるために施している。
(Manufacturing method of photoelectric conversion element)
A method for manufacturing a photoelectric conversion element using the semiconductor substrate obtained above will be described below. The semiconductor substrate S obtained by the manufacturing method of the present invention is also etched for 40 seconds at room temperature using, for example, a mixed solution of hydrofluoric acid and nitric acid (volume ratio 1: 3). Ordinarily used RCA cleaning may be performed. Next, for example, texture etching is performed at a liquid temperature of about 90 ° C. using a mixed solution of NaOH aqueous solution and isopropyl alcohol to form a micro pyramid having a height of several μm on the substrate surface. This micro pyramid has an effect of suppressing reflection of light and is applied to improve the photoelectric conversion characteristics of the photoelectric conversion element.
次いで、受光面側となる一方の半導体基板表面にｎ＋層５を形成する。ｎ＋層５の面抵抗値は、２０〜１００Ω／□程度が好適であり、その厚さは、０．１〜１μｍ程度が好適である。具体的には、スピンコート法などの公知の方法により、受光面となる一方の基板表面に、例えば、ＰＳＧ液（リンガラス液）を塗布し、８５０℃で焼成して、ｎ＋層５として、面抵抗値が約６０Ω／□で、厚さ０．４μｍのｎ型半導体層を形成する。また、別の方法として、ｎ型ドーピングガスを用いた熱拡散法やイオンインプランテーション法を用いることもできる。 Next, the n + layer 5 is formed on the surface of one semiconductor substrate that is on the light receiving surface side. The surface resistance value of the n + layer 5 is preferably about 20 to 100Ω / □, and the thickness is preferably about 0.1 to 1 μm. Specifically, for example, a PSG liquid (phosphorus glass liquid) is applied to one substrate surface serving as a light receiving surface by a known method such as a spin coating method, and baked at 850 ° C. to form the n + layer 5. An n-type semiconductor layer having a sheet resistance value of about 60Ω / □ and a thickness of 0.4 μm is formed. As another method, a thermal diffusion method using an n-type doping gas or an ion implantation method can be used.
次いで、ｎ＋層５の受光面側に、常圧ＣＶＤ法や減圧ＣＶＤ法等により、反射防止膜４として例えば窒化珪素膜または酸化チタン膜を形成する。反射防止膜４の膜厚は、０．０５〜０．１μｍ程度が好ましい。 Next, for example, a silicon nitride film or a titanium oxide film is formed as the antireflection film 4 on the light receiving surface side of the n + layer 5 by an atmospheric pressure CVD method, a low pressure CVD method, or the like. The thickness of the antireflection film 4 is preferably about 0.05 to 0.1 μm.
次いで、スクリーン印刷法などにより、裏面側の半導体基板表面にペースト材料を塗布し、乾燥・焼成して、裏面電極７と裏面電界層６（ＢＳＦ層）とを形成する。焼成後の裏面電極７および裏面電界層６の膜厚は、それぞれ５〜５０μｍ程度および１〜２０μｍ程度とされることが好ましい。ペースト材料は、当該分野で用いられるものであれば特に限定されず、例えば、ガラス粉、アルミニウム粉、その他セルロース、溶剤および添加剤からなる混合物を金属ローラーで押しつぶしたもの等が挙げられる。また、乾燥・焼成の熱処理条件は、他の条件と共に適宜設定すればよい。半導体基板Ｓの両面とも表面凹凸が形成されている場合には、裏面電極形成時にもローラー印刷法を用いることが可能である。さらに、太陽電池モジュールを作製するような場合には、ローラー表面にセル間接続用のパターンをあらかじめ形成しておくことも可能である。また、パッド印刷やインクジェット印刷などを用いることも可能である。
Next, a paste material is applied to the surface of the semiconductor substrate on the back side by screen printing or the like, dried and baked to form the
次いで、受光面電極３を形成する。ローラー印刷法等により、受光面側の反射防止膜４上にパターン状にペースト材料を塗布し、乾燥・焼成して、主電極と副電極を有する魚骨型の受光面電極３を形成する。塗布直後の受光面電極３の膜厚は、１０〜１００μｍ程度であることが好ましい。ペースト材料は、当該分野で用いられるものであれば特に限定されない。例えば、ガラス粉、銀粉、その他セルロース、溶剤および添加剤からなる混合物を金属ローラーで押しつぶしたものが挙げられる。また、乾燥・焼成の熱処理条件は、他の条件と共に適宜設定すればよい。
Next, the light receiving
受光面電極の形状は、魚骨型の他に、櫛型、格子形などが挙げられるが、それらのパターンの大きさ、配置ピッチは、使用する半導体基板の導電率、Ｐ−Ｎ接合層の特性などのパラメータにより適宜設計すればよい。 Examples of the shape of the light-receiving surface electrode include a fish-bone shape, a comb shape, and a lattice shape. The size and arrangement pitch of these patterns are determined depending on the conductivity of the semiconductor substrate to be used and the PN junction layer. What is necessary is just to design suitably by parameters, such as a characteristic.
上記の方法により、光電変換素子が得られる。本発明においては、半導体基板Ｓは電極印刷部Ｓ１を有しており、その電極印刷部Ｓ１上に受光面電極３が形成されていることが特徴となる。図１１は、本発明の光電変換素子を作製するためのローラー印刷の概略を示す斜視図である。図１１において、本発明の半導体基板Ｓは電極印刷部Ｓ１を有しているために、ローラー印刷機によるローラー８上に塗布されたペーストＰを電極印刷部Ｓ１に選択的に印刷することが可能となる。特に、ローラー表面には凹部を設けておき、そこにペーストを充填して印刷する凹版印刷や、ローラー表面に凸部を設けておき、そこにペーストを転写して印刷する凸版印刷のどちらの方法も用いることができる。図１１においては、ペーストは２本の直線状のパターンとしてローラー上に形成されているが、必ずしもパターンが描かれている必要はない。半導体基板Ｓには、電極印刷部Ｓ１と平坦部Ｓ２に高低差があるため、ローラー表面の全面にペーストが塗布されていても、選択的に電極印刷部Ｓ１にのみ受光面電極３を形成することが可能となるからである。この方法によれば、孔版印刷のスクリーン印刷法で用いられているように過度な押圧を加えずに済むため、得られる受光面電極３の線幅が太くならないだけでなく、半導体基板の割れも防止することが可能となる。これにより、歩留まり良く光電変換素子を作製することが可能となる。
A photoelectric conversion element is obtained by the above method. In the present invention, the semiconductor substrate S has an electrode printing portion S1, and the light receiving
さらに、ローラー印刷法を用いた場合、直交する電極を同時に作製することもできる。すなわち、ローラーに直交する方向に設けた電極パターンにペーストを充填もしくは転写し、半導体基板の電極印刷部Ｓ１に一致するように印刷すればよい。このように直交する電極を形成する場合においても、ローラー印刷であると、受光面電極３の線幅を太らせることなく光電変換素子を作製することが可能となる。
Furthermore, when the roller printing method is used, the orthogonal electrodes can be produced simultaneously. That is, the paste may be filled or transferred to the electrode pattern provided in the direction orthogonal to the roller, and printed so as to coincide with the electrode printing portion S1 of the semiconductor substrate. Even in the case of forming the orthogonal electrodes in this way, it is possible to produce a photoelectric conversion element without increasing the line width of the light receiving
（半導体基板の製造装置）
図１０は、本発明において半導体基板を作製するために使用される製造装置の例を示す概略断面図である。本発明の半導体基板は、図１０に示した装置を用いることにより好ましく作製できるが、本発明を実現する装置はこれに限定されることはない。図１０に示す製造装置は、下地板Ｃ、坩堝１１、加熱用ヒーター１２、半導体材料の融液１３、坩堝台１４、断熱材１５、坩堝昇降用台１６、下地板に固定された固定脚１７、基板を保持するための固定台１８を備えている。坩堝１１上に熱遮蔽板２２の開口部２３を有し、その開口部２３を移動することが可能な固定台１８と下地板Ｃが固定脚１７に接続され、その固定脚１７は、浸漬機構部１９に接続されている。また、この浸漬機構部１９は、角度が変更できる関節部２０を有するアーム２１に接続されている。ただし、この図において、アームや関節部を移動させる手段、真空排気ができるようなチャンバーなどの装置は示していない。本装置においては、坩堝１１上には、熱遮蔽板２２が開口されており、下地板Ｃは任意の軌道を描けるような構成になっている。その下地板Ｃの表面上に半導体基板Ｓが成長されるのである。このとき、下地板Ｃの温度、半導体材料の融液１３の温度などを制御することにより、形成される半導体基板の厚みを制御することが可能になる。この装置においては、アーム２１が関節部２０を有することにより、下地板Ｃが移動する構成であるが、アーム２１ごと上下動する構成であっても構わない。このように、アーム２１ごと上下動させるような機構を設けることで、下地板Ｃを半導体材料の融液の湯面から同じ深さで浸漬させることが可能となる。
図１０に示すように、半導体材料の融液温度以下の下地板Ｃが、図１０中左側から、熱遮蔽板２２の開口部２３を通して、坩堝１１中にある半導体材料の融液１３に浸漬される。このとき、半導体材料の融液１３は、加熱用ヒーター１２により融点以上に保持されている。安定して半導体基板Ｓを得るためには、融液温度の調節と、下地板Ｃの温度を制御できるような装置構成にする必要がある。
(Semiconductor substrate manufacturing equipment)
FIG. 10 is a schematic cross-sectional view showing an example of a manufacturing apparatus used for manufacturing a semiconductor substrate in the present invention. The semiconductor substrate of the present invention can be preferably manufactured by using the apparatus shown in FIG. 10, but the apparatus for realizing the present invention is not limited to this. The manufacturing apparatus shown in FIG. 10 includes a base plate C, a crucible 11, a heater 12, a semiconductor material melt 13, a crucible base 14, a heat insulating material 15, a crucible lifting base 16, and a
As shown in FIG. 10, the base plate C having a temperature equal to or lower than the melt temperature of the semiconductor material is immersed in the melt 13 of the semiconductor material in the crucible 11 from the left side in FIG. 10 through the
下地板Ｃの材質は特に限定されないが、熱伝導性の良い材料や耐熱性に優れた材料であることが好ましい。例えば、高純度黒鉛、炭化ケイ素、石英、窒化硼素、アルミナ、酸化ジルコニウム、窒化アルミなどを使用することが可能であるが、目的に応じて最適な材質を選択すれば良い。高純度黒鉛は比較的安価であり、加工性に富む材質であるためより好ましい。下地板の材質は、工業的に安価であること、得られる半導体基板の品質に優れること等種々の特性を考慮し、適宜選択することが可能である。さらに、常に冷却し続けるなどの方法により融点以下の温度に保持することができれば、下地板に金属を使用することもできる。この場合得られた半導体基板の特性にはさほど影響を与えない。 The material of the base plate C is not particularly limited, but is preferably a material having good thermal conductivity or a material having excellent heat resistance. For example, high-purity graphite, silicon carbide, quartz, boron nitride, alumina, zirconium oxide, aluminum nitride, or the like can be used, but an optimal material may be selected according to the purpose. High-purity graphite is more preferable because it is a relatively inexpensive material and has a high workability. The material of the base plate can be appropriately selected in consideration of various characteristics such as being industrially inexpensive and excellent in the quality of the obtained semiconductor substrate. Furthermore, a metal can be used for the base plate as long as it can be kept at a temperature below the melting point by a method of continuously cooling. In this case, the characteristics of the obtained semiconductor substrate are not significantly affected.
温度制御を容易にするには、下地板を保持するための固定台１８を熱伝導の良好な材質で形成すると都合がよい。固定台１８とは、固定脚１７と下地板Ｃとを連結する部分を指す。半導体材料の融液１３に浸漬された下地板の表面には半導体基板が成長する。その後、半導体基板は半導体材料の融液から脱出するが、下地板側は原料融液から熱を受けるため、下地板表面の温度が上昇する傾向にある。得られた半導体基板を下地板から剥離し、そのまま、同じ下地板を融液１３に浸漬しようとすると、下地板が高温のままであるため、下地板温度が下がるまで時間を費やすか、積極的に温度を下げるための冷却機構を設けることが好ましい。すなわち、一度半導体材料の融液から脱出した下地板は、冷却機構で冷却され、次に半導体材料の融液に浸漬されるまでに、１度目に浸漬した時の下地板温度と同じ温度にする必要がある。これにより、得られる半導体基板の品質安定性が保たれる。
下地板の温度制御と共に重要なのは、半導体材料の融液１３の温度管理である。融液１３の温度は融点以上に保持しておくことが必要である。このため、複数の熱電対もしくは放射温度計などを用いて厳密に制御することが好ましい。融液温度を厳密に制御するには、熱電対を融液１３中に浸漬させるのが直接的だが、熱電対の保護管などから不純物が融液１３に混入する恐れがあるため、汚染を防止する構造にする必要がある。制御方法としては、坩堝などに直接熱電対を挿入するなどして、間接的に制御するか、放射温度計により融液１３の温度を測定できるような構造にする方法が好ましい。
In order to easily control the temperature, it is convenient to form the fixing base 18 for holding the base plate with a material having good heat conduction. The fixed base 18 refers to a portion connecting the
What is important together with the temperature control of the base plate is the temperature control of the melt 13 of the semiconductor material. It is necessary to keep the temperature of the melt 13 above the melting point. For this reason, it is preferable to strictly control using a plurality of thermocouples or radiation thermometers. In order to strictly control the melt temperature, it is direct to immerse the thermocouple in the melt 13. However, impurities may be mixed into the melt 13 from a thermocouple protective tube, etc., thus preventing contamination. It is necessary to make the structure. As a control method, a method in which the temperature is controlled indirectly by inserting a thermocouple directly into a crucible or the like or the temperature of the melt 13 can be measured with a radiation thermometer is preferable.
融液１３の入った坩堝１１は、坩堝台１４を介して断熱材１５の上に設置されている。これは、融液温度を均一に保持するためと、坩堝底からの抜熱を抑制するために用いられている。断熱材１５の上には、坩堝台１４が設置されており、坩堝昇降用台１６が接続されており、昇降機構が設けられている。これは、下地板Ｃ上で半導体基板が成長するため、常に下地板Ｃが、半導体材料の融液１３の湯面から同じ深さで浸漬できるように上下動させるためである。しかし湯面から同じ深さで浸漬できるようにする方法はこれに限定されず、湯面位置を一定に保つために、半導体基板として取り出された分の原料を補充する方法なども適用可能である。原料の補充は、原料の多結晶体（塊）を溶融させて投入したり、融液のまま順次投入したり、粉体を順次投入する方法などにより行なうことができる。但し、原料の投入の際にはできるだけ融液１３の湯面を乱さないようにすることが好ましい。融液１３の湯面を乱すと、発生した湯面の波形状が得られる半導体基板の融液面側の形状に反映されるため、板状の半導体基板の均一性が損なわれ、品質の安定性低下が生じる可能性があるためである。 The crucible 11 containing the melt 13 is installed on the heat insulating material 15 via the crucible base 14. This is used to keep the melt temperature uniform and to suppress heat removal from the crucible bottom. A crucible base 14 is installed on the heat insulating material 15, a crucible lifting / lowering base 16 is connected, and a lifting / lowering mechanism is provided. This is because the semiconductor substrate grows on the base plate C, so that the base plate C is always moved up and down so that it can be immersed at the same depth from the surface of the melt 13 of the semiconductor material. However, the method of allowing immersion at the same depth from the molten metal surface is not limited to this, and a method of replenishing the raw material extracted as a semiconductor substrate is also applicable in order to keep the molten metal surface position constant. . The replenishment of the raw material can be performed by melting the raw material polycrystalline body (lumps), charging it in the melt as it is, or sequentially charging the powder. However, it is preferable not to disturb the molten metal surface of the melt 13 as much as possible when the raw materials are charged. If the molten metal surface of the melt 13 is disturbed, the wave shape of the generated molten metal surface is reflected on the shape of the semiconductor substrate on the melt surface side, so that the uniformity of the plate-like semiconductor substrate is impaired and the quality is stabilized. This is because there is a possibility that the performance will deteriorate.
また、融液１３の湯面を一定に保つことは、半導体材料の融液１３の温度分布を一定に保つという点でも好ましい。半導体材料の融液１３は絶えず対流しており、加熱用ヒーター１２と融液１３の湯面との位置関係が変化すると融液１３の対流モードや温度分布が変化する。したがって、融液１３の湯面を一定に保つことは、融液温度の変動を防止し、得られる半導体基板Ｓの品質のばらつきを抑制する手段として有効である。 It is also preferable to keep the melt surface of the melt 13 constant from the standpoint of keeping the temperature distribution of the melt 13 of semiconductor material constant. The melt 13 of the semiconductor material is constantly convected. When the positional relationship between the heater 12 and the molten metal surface of the melt 13 changes, the convection mode and temperature distribution of the melt 13 change. Therefore, keeping the melt surface of the melt 13 constant is effective as means for preventing fluctuations in the melt temperature and suppressing variations in the quality of the obtained semiconductor substrate S.
［実施例］
以下、実施例を挙げて本発明をより詳細に説明するが、本発明はこれらに限定されるものではない。
[Example]
EXAMPLES Hereinafter, although an Example is given and this invention is demonstrated in detail, this invention is not limited to these.
＜実施例１＞
（半導体基板の作製）
比抵抗が１Ω・ｃｍになるようにボロン濃度を調整したシリコン原料を、高純度カーボン製坩堝内に入れ、図１０に示す製造装置内に固定した。
<Example 1>
(Production of semiconductor substrate)
A silicon raw material whose boron concentration was adjusted so that the specific resistance was 1 Ω · cm was placed in a high-purity carbon crucible and fixed in a manufacturing apparatus shown in FIG.
まずチャンバー内を１．３３×１０-3Ｐａまで真空引きし、常圧までＡｒガスで置換し、その後Ａｒガスを１００Ｌ／ｍｉｎでフローしたままにした。次に、シリコン原料をヒーターにより溶融した。シリコン溶解用ヒーターを１０℃／ｍｉｎの昇温速度で１４５０℃まで昇温し、シリコン原料が完全に溶解したことを確認したのち、坩堝温度を１４２５℃に保持し、シリコン融液の温度を安定させた。 First, the inside of the chamber was evacuated to 1.33 × 10 −3 Pa, replaced with Ar gas to normal pressure, and then Ar gas was allowed to flow at 100 L / min. Next, the silicon raw material was melted with a heater. After heating the silicon melting heater to 1450 ° C. at a rate of 10 ° C./min and confirming that the silicon raw material was completely dissolved, the crucible temperature was maintained at 1425 ° C. and the temperature of the silicon melt was stabilized. I let you.
次に、図１および図２に示す形状の下地板Ｃを、平面部２がシリコン融液の湯面から１０ｍｍ下の部分を通過するように浸漬し、半導体基板を成長させた。この時、用いた下地板Ｃの外形は、縦２００ｍｍ、横２００ｍｍであり、下地板Ｃの厚みは３０ｍｍであった。また、下地板Ｃの表面の凹部１の幅ｗ１は１ｍｍであり、平面部２の幅ｗ２は２ｍｍであり、その深さｄ１は０．５ｍｍであった。さらに、凹部の算術平均粗さＲａは５０μｍであった。なお、算術平均粗さＲａは以下の方法で測定した。すなわち、触針式表面粗さ測定器を用いて、凹部に触針式変位型ピックアップを接触・走査させることで、粗さ曲線を得た。この粗さ曲線の平均線の方向に基準長さ（Ｌ）だけを抜き取り、該抜き取り部分の平均線の方向にＸ軸、縦倍率の方向にＹ軸を抜き取り、粗さ曲線ｙ＝ｆ（ｘ）で表わしたときに、以下の式、
Next, the base plate C having the shape shown in FIGS. 1 and 2 was immersed so that the
によって求められる値を算術平均粗さ（単位：μｍ）として算出した。 Was calculated as arithmetic mean roughness (unit: μm).
図１２は、本発明において使用される下地板の例を示す拡大斜視図であり、図１３は、図１２に示す下地板のＸｂ−Ｘｂに沿った切断面を示す拡大断面図である。。本実施例においては、図１２に示すように、周辺部に堀構造Ｈが形成された下地板Ｃを用いた。この下地板Ｃは、上面Ｃ１、前面Ｃ２、側面Ｃ３から構成され、上面Ｃ１と前面Ｃ２の周囲に沿って堀構造Ｈが形成されている。このように堀構造Ｈが形成されていることによって、前面Ｃ２に成長する製品に使用可能な半導体基板と、側面Ｃ３に成長する製品に使用しない半導体基板とを容易に分離することが可能となる。本実施例においては、堀構造の幅ｗ３は３ｍｍであり、下地板周辺部分の幅ｗ４は３ｍｍであり、堀構造の深さｄ２は３ｍｍであった。 12 is an enlarged perspective view showing an example of the base plate used in the present invention, and FIG. 13 is an enlarged cross-sectional view showing a cut surface along Xb-Xb of the base plate shown in FIG. . In this example, as shown in FIG. 12, a base plate C having a moat structure H formed in the peripheral portion was used. The base plate C includes an upper surface C1, a front surface C2, and a side surface C3, and a moat structure H is formed along the periphery of the upper surface C1 and the front surface C2. By forming the moat structure H in this way, it is possible to easily separate a semiconductor substrate that can be used for a product growing on the front surface C2 and a semiconductor substrate that is not used for a product growing on the side surface C3. . In this example, the width w3 of the moat structure was 3 mm, the width w4 of the peripheral portion of the base plate was 3 mm, and the depth d2 of the moat structure was 3 mm.
このような下地板を用いて作製して得られた半導体基板を、下地板から剥離し、Ｎｄ−ＹＡＧレーザーにより周辺部分を切断して、縦１５５ｍｍ、横１５５ｍｍのｐ型の半導体基板を１００枚準備した。得られた半導体基板の重量から求めた平均板厚は４００μｍであった。得られた半導体基板の電極印刷部の高さｔ１は平均で０．４ｍｍであった。 A semiconductor substrate obtained by using such a base plate is peeled off from the base plate, and a peripheral portion is cut by an Nd-YAG laser, and 100 p-type semiconductor substrates having a length of 155 mm and a width of 155 mm are obtained. Got ready. The average plate thickness obtained from the weight of the obtained semiconductor substrate was 400 μm. The height t1 of the electrode printing part of the obtained semiconductor substrate was 0.4 mm on average.
（光電変換素子の作製方法）
上記で１５５ｍｍ角に切断されたｐ型の半導体基板を用いて、光電変換素子を作製した。洗浄のために、半導体基板を１０ｗｔ％の水酸化ナトリウム水溶液中で１０分間エッチングした後、ＰＯＣｌ3拡散により、ｐ型の半導体基板のうち太陽電池において受光面側となる面にｎ＋層を形成した。半導体基板表面に形成されているＰＳＧ膜をフッ酸で除去した後、太陽電池の受光面側となるｎ＋層上にプラズマＣＶＤ法を用いてシリコン窒化膜を形成した。次に、太陽電池の裏面側となる面にも形成されているｎ＋層を硝酸とフッ酸との混合溶液で２０秒間のエッチングで除去し、半導体基板を露出させ、その上に裏面電極および裏面電界層を同時に形成した。裏面電極は、ローラー印刷法により、裏面側全面に塗布した。
(Method for manufacturing photoelectric conversion element)
A photoelectric conversion element was manufactured using the p-type semiconductor substrate cut into 155 mm square as described above. For cleaning, the semiconductor substrate is etched in a 10 wt% aqueous sodium hydroxide solution for 10 minutes, and then an n + layer is formed on the surface of the p-type semiconductor substrate on the light-receiving surface side of the p-type semiconductor substrate by diffusion of POCl 3. did. After the PSG film formed on the surface of the semiconductor substrate was removed with hydrofluoric acid, a silicon nitride film was formed on the n + layer on the light-receiving surface side of the solar cell by plasma CVD. Next, the n + layer formed also on the back surface side of the solar cell is removed by etching for 20 seconds with a mixed solution of nitric acid and hydrofluoric acid to expose the semiconductor substrate, on which the back electrode and A back surface field layer was formed simultaneously. The back electrode was applied to the entire back side by roller printing.
次に、受光面電極をローラー印刷法を用いて形成した。直径約５０ｍｍのローラー表面全面にペーストを塗布したローラーで、副電極、および該副電極に直交する主電極を一度に形成した。 Next, the light receiving surface electrode was formed using a roller printing method. A sub-electrode and a main electrode orthogonal to the sub-electrode were formed at a time with a roller having a paste applied to the entire surface of the roller having a diameter of about 50 mm.
その後、半田ディップを行ない、光電変換素子を作製した。ＡＭ１．５、１００ｍＷ／ｃｍ2の照射下にて、「結晶系太陽電池セル出力測定方法（ＪＩＳ Ｃ ８９１３（１９８８））」に従って、光電変換素子の特性評価を行なった。測定結果は、９８枚がセル変換効率１３％以上であった。 Thereafter, solder dipping was performed to produce a photoelectric conversion element. Under the irradiation of AM1.5 and 100 mW / cm 2 , the characteristics of the photoelectric conversion element were evaluated according to “Crystalline Solar Cell Output Measurement Method (JIS C 8913 (1988))”. As a result of the measurement, 98 sheets had a cell conversion efficiency of 13% or more.
＜実施例２＞
受光面電極にスクリーン印刷法を用いたこと以外はすべて実施例１と同様にして得られた半導体基板１００枚から、実施例１と同様に光電変換素子を作製し、特性評価を行なった。８０枚がセル変換効率１３％以上であった。残りの１５枚は電極の滲みにより変換効率が低く、残りの５枚はスクリーン印刷時の過度な押圧によるクラックが原因となり変換効率が低かった。
<Example 2>
A photoelectric conversion element was produced in the same manner as in Example 1 from 100 semiconductor substrates obtained in the same manner as in Example 1 except that the screen printing method was used for the light-receiving surface electrode, and the characteristics were evaluated. 80 sheets had a cell conversion efficiency of 13% or more. The remaining 15 sheets had low conversion efficiency due to bleeding of the electrodes, and the remaining 5 sheets had low conversion efficiency due to cracks caused by excessive pressing during screen printing.
＜実施例３＞
図４に示す下地板を用いたこと以外はすべて実施例１と同様にして光電変換素子を作製し、特性評価を行なった。下地板Ｃの表面の凹部１における幅ｗ１ｂは１ｍｍであり、平面部２の幅ｗ２は１ｍｍであり、その深さｄ１は１ｍｍであった。斜面部１ａは底面部１ｂと４５°をなす角度であった。本実施例で用いた下地板は、実施例１と同様、図１２に示すような堀構造Ｈを有する。堀構造の幅ｗ３は４ｍｍであり、下地板周辺部分の幅ｗ４は２ｍｍであり、堀構造の深さｄ２は４ｍｍであった。さらに、実施例１と同様の方法で触針式表面粗さ測定器を用いて測定したときの斜面部１ａの算術平均粗さＲａは８０μｍであった。
<Example 3>
Except that the base plate shown in FIG. 4 was used, photoelectric conversion elements were produced in the same manner as in Example 1, and the characteristics were evaluated. The width w1b in the
この下地板を用いて作製して得られた半導体基板を下地板から剥離し、Ｎｄ−ＹＡＧレーザーにより周辺部分を切断して、縦１５５ｍｍ、横１５５ｍｍの半導体基板を５０枚準備した。得られた半導体基板の重量から求めた平均板厚は４５０μｍであった。得られた半導体基板の電極印刷部の高さｔ１は平均で０．８ｍｍであった。 A semiconductor substrate obtained by using this base plate was peeled from the base plate, and the peripheral portion was cut with an Nd-YAG laser to prepare 50 semiconductor substrates having a length of 155 mm and a width of 155 mm. The average thickness obtained from the weight of the obtained semiconductor substrate was 450 μm. The height t1 of the electrode printing part of the obtained semiconductor substrate was 0.8 mm on average.
得られた半導体基板から光電変換素子を作製し、特性評価を行なったところ、４７枚がセル変換効率１２％以上であった。 When a photoelectric conversion element was produced from the obtained semiconductor substrate and evaluated for characteristics, 47 sheets had a cell conversion efficiency of 12% or more.
＜実施例４＞
（半導体基板の作製）
比抵抗が２Ω・ｃｍになるようにボロン濃度を調整したシリコン原料を、高純度カーボン製坩堝内に入れ、図１０に示す製造装置内に固定した。まずチャンバー内を１．３３×１０-2Ｐａまで真空引きし、常圧までＡｒガスで置換し、その後Ａｒガスを５０Ｌ／ｍｉｎでフローしたままにした。次に、シリコン原料をヒーターにより溶融した。シリコン溶解用ヒーターを１５℃／ｍｉｎの昇温速度で１５５０℃まで昇温し、シリコン原料が完全に溶解したことを確認したのち、坩堝温度を１４１５℃に保持し、シリコン融液の安定化を図った。
<Example 4>
(Production of semiconductor substrate)
A silicon raw material whose boron concentration was adjusted so that the specific resistance was 2 Ω · cm was placed in a high-purity carbon crucible and fixed in a manufacturing apparatus shown in FIG. First, the inside of the chamber was evacuated to 1.33 × 10 −2 Pa, replaced with Ar gas to normal pressure, and then Ar gas was allowed to flow at 50 L / min. Next, the silicon raw material was melted with a heater. After heating the silicon melting heater to 1550 ° C. at a rate of 15 ° C./min and confirming that the silicon raw material was completely dissolved, the crucible temperature was maintained at 1415 ° C. to stabilize the silicon melt. planned.
次に、図５に示す形状の下地板Ｃを、平面部２がシリコン湯面から８ｍｍ下の部分を通過するように浸漬し、半導体基板を成長させた。この時、用いた下地板の外形は、縦１９０ｍｍ、横１９０ｍｍであり、下地板Ｃの厚みは２０ｍｍであった。また、下地板Ｃの表面の凹部１における幅ｗ１ｂは１ｍｍであり、平面部２の幅ｗ２は１ｍｍであり、その深さｄ１は１．５ｍｍであった。斜面部１ａは底面部１ｂと４５°をなす角度であり、図４の底面部１ｂよりもさらに０．５ｍｍ低い位置に底部が存在することになる。さらに、実施例１と同様の方法で触針式表面粗さ測定器を用いて測定したときの凹部および斜面部の算術平均粗さＲａはそれぞれ１００μｍであった。
Next, the base plate C having the shape shown in FIG. 5 was immersed so that the
さらに、図１２のように下地板Ｃの周辺部には堀構造Ｈを形成した。この下地板Ｃは、上面Ｃ１、前面Ｃ２、側面Ｃ３から構成され、上面Ｃ１と前面Ｃ２の周囲に沿って堀構造Ｈが形成されている。このように堀構造Ｈが形成されていることによって、前面Ｃ２に成長する製品に使用可能な半導体基板と、側面Ｃ３に成長する製品に使用しない半導体基板とを容易に分離することが可能となる。堀構造の幅ｗ３は３ｍｍであり、下地板周辺部分の幅ｗ４は３ｍｍであり、堀構造の深さｄ２は５ｍｍであった。 Further, as shown in FIG. 12, a moat structure H was formed in the periphery of the base plate C. The base plate C includes an upper surface C1, a front surface C2, and a side surface C3, and a moat structure H is formed along the periphery of the upper surface C1 and the front surface C2. By forming the moat structure H in this way, it is possible to easily separate a semiconductor substrate that can be used for a product growing on the front surface C2 and a semiconductor substrate that is not used for a product growing on the side surface C3. . The width w3 of the moat structure was 3 mm, the width w4 of the peripheral portion of the base plate was 3 mm, and the depth d2 of the moat structure was 5 mm.
このような下地板を用いて作製したｐ型の半導体基板を下地板から剥離し、Ｎｄ−ＹＡＧレーザーにより周辺部分を切断して、縦１２５ｍｍ、横１２５ｍｍの半導体基板を５０枚準備した。得られた半導体基板の重量から求めた平均板厚は８５０μｍであった。得られた半導体基板の電極印刷部の高さｔ１は平均で１．０ｍｍであった。 A p-type semiconductor substrate manufactured using such a base plate was peeled from the base plate, and the peripheral portion was cut with an Nd-YAG laser to prepare 50 semiconductor substrates having a length of 125 mm and a width of 125 mm. The average plate thickness obtained from the weight of the obtained semiconductor substrate was 850 μm. The height t1 of the electrode printing part of the obtained semiconductor substrate was 1.0 mm on average.
（光電変換素子の作製方法）
上記で１２５ｍｍ角に切断された半導体基板を用いて、光電変換素子を作製した。得られた半導体基板は、洗浄のため、５ｗｔ％の水酸化ナトリウム水溶液中で１０分間エッチングされた。その後、リンを含有したＰＳＧ溶液（リンシリケートガラス）を回転塗布し、熱処理を行なうことで、ｐ型の半導体基板のうち太陽電池の受光面側となる面にｎ＋層を形成した。半導体基板表面に形成されているＰＳＧ膜をフッ酸で除去した後、太陽電池の受光面側となるｎ＋層上にプラズマＣＶＤ法を用いてシリコン窒化膜を形成した。次に、太陽電池の裏面側となる面や周辺部に回り込んで形成されているｎ＋層を、硝酸とフッ酸との混合溶液で２０秒間エッチングして除去し、ｐ型の半導体基板を露出させ、その上に裏面電極および裏面電界層を同時に形成した。裏面電極は、ローラー印刷法により、裏面側全面に塗布した。
(Method for manufacturing photoelectric conversion element)
The photoelectric conversion element was produced using the semiconductor substrate cut | disconnected by 125 mm square above. The obtained semiconductor substrate was etched in a 5 wt% aqueous sodium hydroxide solution for 10 minutes for cleaning. Thereafter, a PSG solution (phosphorus silicate glass) containing phosphorus was spin-coated and heat treatment was performed, thereby forming an n + layer on the surface of the p-type semiconductor substrate on the light-receiving surface side of the solar cell. After the PSG film formed on the surface of the semiconductor substrate was removed with hydrofluoric acid, a silicon nitride film was formed on the n + layer on the light-receiving surface side of the solar cell by plasma CVD. Next, the n + layer formed so as to wrap around the surface to be the back surface side and the periphery of the solar cell is removed by etching with a mixed solution of nitric acid and hydrofluoric acid for 20 seconds, and the p-type semiconductor substrate is removed. The back electrode and the back surface electric field layer were simultaneously formed on the exposed surface. The back electrode was applied to the entire back side by roller printing.
次に、受光面電極をローラー印刷法を用いて形成した。直径約５０ｍｍのローラー表面に副電極がパターン形成されている表面にペーストを塗布したローラーで、副電極を形成し、その後該副電極と直交するように主電極がパターン形成されている表面にペーストを塗布したローラーで主電極を形成した。 Next, the light receiving surface electrode was formed using a roller printing method. A sub-electrode is formed on a roller having a surface on which a sub-electrode is patterned on a surface of a roller having a diameter of about 50 mm. Then, the sub-electrode is formed on the surface where the main electrode is patterned so as to be orthogonal to the sub-electrode. The main electrode was formed with the roller which apply | coated.
その後、半田ディップを行ない、光電変換素子を作製した。ＡＭ１．５、１００ｍＷ／ｃｍ2の照射下にて、「結晶系太陽電池セル出力測定方法（ＪＩＳ Ｃ ８９１３（１９８８））」に従って、光電変換素子の特性評価を行なった。測定結果は、４０枚がセル変換効率１２％以上であった。 Thereafter, solder dipping was performed to produce a photoelectric conversion element. Under the irradiation of AM1.5 and 100 mW / cm 2 , the characteristics of the photoelectric conversion element were evaluated according to “Crystalline Solar Cell Output Measurement Method (JIS C 8913 (1988))”. As for the measurement results, 40 sheets had a cell conversion efficiency of 12% or more.
＜実施例５＞
受光面電極にスクリーン印刷法を用いたこと以外はすべて実施例４と同様にして光電変換素子を作製し、特性評価を行なったところ、２５枚がセル変換効率１２％以上であった。残りの２０枚は電極の滲みにより変換効率が低く、残りの５枚はスクリーン印刷時の過度な押圧によるクラックが原因で変換効率が低かった。
<Example 5>
Except for using the screen printing method for the light-receiving surface electrode, photoelectric conversion elements were produced in the same manner as in Example 4, and the characteristics were evaluated. As a result, 25 cells had a cell conversion efficiency of 12% or more. The remaining 20 sheets had low conversion efficiency due to bleeding of the electrodes, and the remaining 5 sheets had low conversion efficiency due to cracks caused by excessive pressing during screen printing.
＜実施例６＞
図４に示した下地板を用い、下地板の凹部に炭化ケイ素膜を１００μｍコーティングしたこと以外はすべて実施例１と同様にして、光電変換素子を作製し、特性評価を行なった。下地板Ｃの表面の凹部１における幅ｗ１ｂは０．８ｍｍであり、平面部２の幅ｗ２は１.５ｍｍであり、その深さｄ１は０．５ｍｍであった。斜面部１ａは底面部１ｂと４５°をなす角度であった。堀構造の幅ｗ３は３ｍｍであり、下地板周辺部分の幅ｗ４は１．５ｍｍであり、堀構造の深さｄ２は３ｍｍであった。さらに、実施例１と同様の方法で触針式表面粗さ測定器を用いて測定したときの凹部の算術平均粗さＲａは２０μｍであった。
<Example 6>
A photoelectric conversion element was prepared and evaluated for characteristics in the same manner as in Example 1 except that the base plate shown in FIG. 4 was used, and a concave portion of the base plate was coated with a silicon carbide film of 100 μm. The width w1b of the
このような下地板を用いて作製した半導体基板を下地板から剥離し、Ｎｄ−ＹＡＧレーザーにより周辺部分を切断して、縦１２５ｍｍ、横１２５ｍｍの半導体基板を５０枚準備した。得られた半導体基板の重量から求めた平均板厚は４５０μｍであった。得られた半導体基板の電極印刷部の高さｔ１は平均で０．４ｍｍであった。 A semiconductor substrate manufactured using such a base plate was peeled from the base plate, and the peripheral portion was cut with an Nd-YAG laser to prepare 50 semiconductor substrates having a length of 125 mm and a width of 125 mm. The average thickness obtained from the weight of the obtained semiconductor substrate was 450 μm. The height t1 of the electrode printing part of the obtained semiconductor substrate was 0.4 mm on average.
得られた半導体基板から光電変換素子を作製し、特性評価を行なったところ、４５枚がセル変換効率１３％以上であった。 When a photoelectric conversion element was produced from the obtained semiconductor substrate and evaluated, 45 cells had a cell conversion efficiency of 13% or more.
以上の結果より、本発明によって作製された半導体基板を用いた場合、光電変換素子のセル変換効率は著しく向上することが分かる。 From the above results, it can be seen that the cell conversion efficiency of the photoelectric conversion element is remarkably improved when the semiconductor substrate manufactured according to the present invention is used.
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。 It should be understood that the embodiments and examples disclosed herein are illustrative and non-restrictive in every respect. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.
本発明によって作製される半導体基板は、特に太陽電池の高効率化に寄与する変換効率の良好な光電変換素子に対して好適に使用できる。 The semiconductor substrate produced by the present invention can be suitably used particularly for a photoelectric conversion element having good conversion efficiency that contributes to high efficiency of a solar cell.
１ 凹部、１ａ 斜面部、１ｂ 底面部、１ｃ 側面部、１ｄ 曲面、２ 平面部、３ 受光面電極、４ 反射防止膜、５ ｎ＋層、６ 裏面電界層、７ 裏面電極、８ ローラー、１１ 坩堝、１２ 加熱用ヒーター、１３ 融液、１４ 坩堝台、１５ 断熱材、１６ 坩堝昇降用台、１７ 固定脚、１８ 固定台、１９ 浸漬機構部、２０ 関節部、２１ アーム、２２ 熱遮蔽板、２３ 開口部、Ｂ１，Ｂ２ 底部、Ｃ 下地板、Ｃ１ 上面、Ｃ２ 前面、Ｃ３ 側面、Ｈ 堀構造、Ｐ ペースト、Ｓ 半導体基板、Ｓ１ 電極印刷部、Ｓ２ 平坦部、Ｔ１，Ｔａ，Ｔｂ 頂点部。
DESCRIPTION OF
Claims (9)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004249641A JP2006062928A (en) | 2004-08-30 | 2004-08-30 | Semiconductor substrate and manufacturing method therefor, and photoelectric conversion element using the semiconductor substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004249641A JP2006062928A (en) | 2004-08-30 | 2004-08-30 | Semiconductor substrate and manufacturing method therefor, and photoelectric conversion element using the semiconductor substrate |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2006062928A true JP2006062928A (en) | 2006-03-09 |
Family
ID=36109723
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004249641A Withdrawn JP2006062928A (en) | 2004-08-30 | 2004-08-30 | Semiconductor substrate and manufacturing method therefor, and photoelectric conversion element using the semiconductor substrate |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2006062928A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012519135A (en) * | 2009-02-27 | 2012-08-23 | コーニング インコーポレイテッド | Method for producing self-supporting semiconductor materials by controlled low temperature |
| JP2012231013A (en) * | 2011-04-26 | 2012-11-22 | Hitachi Chem Co Ltd | N-type diffusion layer forming composition, method for manufacturing n-type diffusion layer, and method for manufacturing solar cell element |
| JP2013098405A (en) * | 2011-11-02 | 2013-05-20 | Shin Etsu Chem Co Ltd | Method for forming finger electrode and solar cell |
| JP2020109859A (en) * | 2014-04-30 | 2020-07-16 | １３６６ テクノロジーズ インク． | Method and apparatus for manufacturing thin semiconductor wafer having local control region thicker than other regions, and the wafer |
-
2004
- 2004-08-30 JP JP2004249641A patent/JP2006062928A/en not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012519135A (en) * | 2009-02-27 | 2012-08-23 | コーニング インコーポレイテッド | Method for producing self-supporting semiconductor materials by controlled low temperature |
| JP2012231013A (en) * | 2011-04-26 | 2012-11-22 | Hitachi Chem Co Ltd | N-type diffusion layer forming composition, method for manufacturing n-type diffusion layer, and method for manufacturing solar cell element |
| JP2013098405A (en) * | 2011-11-02 | 2013-05-20 | Shin Etsu Chem Co Ltd | Method for forming finger electrode and solar cell |
| JP2020109859A (en) * | 2014-04-30 | 2020-07-16 | １３６６ テクノロジーズ インク． | Method and apparatus for manufacturing thin semiconductor wafer having local control region thicker than other regions, and the wafer |
| JP7138950B2 (en) | 2014-04-30 | 2022-09-20 | １３６６ テクノロジーズ インク． | Method and Apparatus for Fabricating Thin Semiconductor Wafers Having Locally Controlled Regions Thicker Than Other Regions, and Wafers |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4111669B2 (en) | Sheet manufacturing method, sheet and solar cell | |
| JP2003128411A (en) | Silicon plate, method for producing silicon plate and solar cell | |
| WO2013031923A1 (en) | Method for producing semiconductor ingot | |
| JP4242294B2 (en) | Method for producing plate silicon, substrate for producing plate silicon, plate silicon, solar cell using the plate silicon, and solar cell module | |
| JP6047424B2 (en) | Method for producing silicon ingot | |
| JP2006062928A (en) | Semiconductor substrate and manufacturing method therefor, and photoelectric conversion element using the semiconductor substrate | |
| JP2010278401A (en) | Silicon sheet, solar cell and method of manufacturing the same | |
| JP2005056875A (en) | Solar cell and its manufacturing method | |
| JP4011335B2 (en) | Method for producing solid phase sheet | |
| JP2005277186A (en) | Sheet and its manufacturing method, and solar battery using sheet | |
| JP4115232B2 (en) | Plate-like silicon, plate-like silicon production method, plate-like silicon production substrate and solar cell | |
| JP5133848B2 (en) | Base plate manufacturing method and base plate | |
| JP4282278B2 (en) | Substrate, plate manufacturing method using the substrate, plate and solar cell produced from the plate | |
| JP2006310389A (en) | Method of manufacturing solar cell | |
| JP5213037B2 (en) | Semiconductor manufacturing method and semiconductor manufacturing apparatus | |
| TW202120751A (en) | Wafer with regions of low oxygen concentration | |
| JP2004140087A (en) | Polycrystalline silicon substrate for solar cell and method for manufacturing the same, and method for manufacturing solar cell using the substrate | |
| JP4282492B2 (en) | Plate-like silicon, method for producing the same, base plate for producing plate-like silicon, and solar cell | |
| JP4434837B2 (en) | Solar cell | |
| JP4043498B2 (en) | Method for producing solid phase sheet | |
| JP2004106394A (en) | Method for cutting plate-like silicon, cut plate-like silicon, and solar cell produced by using the same | |
| JP5131860B2 (en) | Silicon sheet and solar cell | |
| JP2004266214A (en) | Method for producing silicon, plate base plate for producing the silicon plate, the silicon plate and solar cell using the silicon plate | |
| JP2005268587A (en) | Plate-shaped semiconductor, solar cell using it and front-end board for manufacturing plate-shaped semiconductor | |
| JP5030102B2 (en) | Sheet manufacturing method and sheet manufacturing substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20071106 |