JP2006059287A - Memory management method and apparatus - Google Patents
Memory management method and apparatus Download PDFInfo
- Publication number
- JP2006059287A JP2006059287A JP2004243180A JP2004243180A JP2006059287A JP 2006059287 A JP2006059287 A JP 2006059287A JP 2004243180 A JP2004243180 A JP 2004243180A JP 2004243180 A JP2004243180 A JP 2004243180A JP 2006059287 A JP2006059287 A JP 2006059287A
- Authority
- JP
- Japan
- Prior art keywords
- writing
- write
- flash memory
- time
- page
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Memory System (AREA)
Abstract
Description
本発明は、データの書き込みを高速化できるメモリ管理方法および装置に関する。 The present invention relates to a memory management method and apparatus capable of speeding up data writing.
従来の記憶装置、特にフラッシュメモリを用いた記憶装置は、記憶データを保持するための電力が不要であることから近年、盛んに用いられるようになっている。特に、携帯電話装置を含む、携帯用の端末装置にはメモリとしてフラッシュメモリが多く用いられている。このようなフラッシュメモリを用いた記憶装置においては、データの書き込みに要する時間を短縮し、高速でデータの書き込みを行なえるようにする必要がある。 Conventional storage devices, particularly storage devices using flash memory, have recently been actively used because they do not require power for holding stored data. In particular, a flash memory is often used as a memory in a portable terminal device including a mobile phone device. In a storage device using such a flash memory, it is necessary to reduce the time required for writing data and to write data at high speed.
しかしながら、フラッシュメモリは、書き込むデータを入力するのに要するデータ入力時間に対し、その書き込むデータをフラッシュメモリのセルに実際に書き込むのに要するプログラム時間が比較的長いため、書き込むデータの量が、フラッシュメモリへ一度に入力可能な量よりも多いと、フラッシュメモリにデータを入力してから、次のデータを入力するまでに、少なくともプログラム時間だけの待ち時間が発生することになり、データの書き込みに時間を要し、高速での書き込みが出来ないことになる。 However, the flash memory has a relatively long program time required to actually write the data to be written to the cells of the flash memory relative to the data input time required to input the data to be written. If the amount is larger than the amount that can be input to the memory at a time, there will be a waiting time of at least the program time from the time data is input to the flash memory until the next data is input. It takes time and writing at high speed is impossible.
図3は、このようなフラッシュメモリを複数用いた従来のメモリカード100の構成を示すブロック図である。このメモリカード100は、データの書き込みや読み出しの制御を主に行うフラッシュメモリ制御回路201と、16個のフラッシュメモリ202と、論理物理変換、ガベージ処理、ウエア・レベリングなどの管理を行うフラッシュメモリ管理回路203を備えている。なお、論理物理変換とは、フラッシュメモリでは出荷時から欠陥ブロックが存在し代替ブロックを使用することが多く、このときユーザが使用する論理アドレスとメモリ上の物理アドレスとを変換テーブルにより変換する処理である。また、ガベージ処理とは、消去と書き込みを繰り返すと、一部分のページだけが書き込まれたブロックが増加するため、これら断片的なページを統合し出来るだけ多くのブロックを消去済みにしてブロック全体を書き込み可能な状態にする処理である。また、ウエア・レベリングとは、フラッシュメモリは書き換え回数が有限であり、書き換えを繰り返すとそのブロックは徐々に劣化するため、同一のブロックに書き換えが繰り返されないように均等化する処理である。
また、このフラッシュメモリでは読み出し誤りが発生するため「誤り訂正」が必要となるが、このフラッシュメモリを用いたメモリカードで用いられている誤り訂正符号は、例えばハミング符号などのような、1ビット誤り訂正/2ビット誤り検出程度の能力を有したものである。
FIG. 3 is a block diagram showing a configuration of a
In addition, since a read error occurs in this flash memory, “error correction” is necessary. An error correction code used in a memory card using this flash memory is a 1-bit code such as a Hamming code. It has the capability of error correction / 2-bit error detection.
フラッシュメモリ制御回路201は、図示していないリーダとの間でデータや各種信号の送受を行うためのリーダインタフェース回路211、各部の制御を行うマイクロプロセッシングユニット(MPU)212、バッファ213、論理物理変換表214、誤り訂正手段であるECC215およびフラッシュメモリ202との間のインタフェースを行うフラッシュインタフェース回路216を備えている。また、フラッシュメモリ管理回路203は、書き込み可能な論理アドレスを格納した空きページ表221と各ページのこれまで書き換えられた回数を示す書き込み回数表222とを備えている。なお、これら空きページ表221と書き込み回数表222は、システムまたはフラッシュメモリの内部に格納されていてもよい。
The flash
図4は、図3に示すフラッシュメモリを使用したメモリカード100における書き込み制御についてのメモリ管理方法および装置を示すフローチャートである。以下、このフローチャートを参照し、従来のメモリカード100におけるメモリ管理方法および装置についての動作説明をする。前記リーダとのインタフェースから、リーダインタフェース回路211を介してフラッシュメモリ制御回路201へデータ書き込み命令が入力されると、フラッシュメモリ管理回路203が呼び出され、フラッシュメモリ管理回路203は、空きページ表221と書き込み回数表222から書き込み順序を決定し(ステップS101)、これをフラッシュメモリ制御回路201へ伝える。その後、フラッシュメモリ制御回路201が16個のフラッシュメモリ202を制御して実際の書き込みが開始され(ステップS102)、書き込みが終了したら(ステップS103)、フラッシュメモリ管理回路203の空きページ表221と書き込み回数表222を更新し(ステップS104)、データの書き込み処理が終了する。
FIG. 4 is a flowchart showing a memory management method and apparatus for write control in the
以上の説明は特に書き込み制御に関するものであり、「論理物理変換」はフラッシュメモリ制御回路201内で書き込み制御が開始され論理アドレスが指定された時に論理物理変換表を参照して物理アドレスに変換する際に行われる。「ガベージ処理」は、書き込み時のメモリー管理とは別の空き時間を使って行われる。また、書き込みや消去でエラーが発生した場合には代替ブロックを用いることになるので、論理物理変換表は書き換えられることになる。
図4のフローチャートにおいて、書き込み回数表222を参照して書き込み順序を決定するのが「ウェア・レベリング」である。すなわち、書き込み回数表222を参照し、今までの書き込み回数が少ないページから順番に書いていくように書き込み順序を決定することで、書き込み回数が均等化され、フラッシュメモリの長寿命化が達成される。
The above description particularly relates to write control, and “logical-physical conversion” is converted into a physical address by referring to the logical-physical conversion table when write control is started in the flash
In the flowchart of FIG. 4, “wear leveling” determines the write order with reference to the write count table 222. That is, referring to the write count table 222, the write order is determined so that the pages are written in order from the page with the fewest write counts so far, so that the write counts are equalized and the life of the flash memory is extended. The
このようなメモリカードを構成する複数のフラッシュメモリへデータを並列的に書き込むことで、データの書き込みに要する時間の短縮化を図る記録方式がある。
これは、例えば、複数のフラッシュメモリのうちの1のチップにデータを入力し、その入力が終了すると、次のデータを他のチップに入力し、その入力が終了すると、さらに次のデータをさらに他のチップに入力するものである。すなわち、1のチップにおいて、入力されたデータがメモリセルに書き込まれている間に、次のデータを他の1のチップに入力するものであり、この結果、1のチップのプログラム時間を待たずに、次のデータの入力を行うことが出来、データの書き込みに要する時間を短縮することが可能になるものである(例えば、特許文献1参照)。
This is because, for example, data is input to one chip of a plurality of flash memories, and when the input is completed, the next data is input to another chip. Input to other chips. That is, in one chip, while the input data is being written in the memory cell, the next data is input to the other one chip. As a result, the program time of the one chip is not waited. In addition, the next data can be input, and the time required for data writing can be shortened (see, for example, Patent Document 1).
かかる従来の記録方式では、以下の短所が付随している。すなわち、高速のデータを連続して書き込みたい場合、どのくらいのデータ量(時間)までなら連続して書き込むことが出来るかを知ることはできない。つまり、各ページの書き込み時間が不明なので、高速データの書き込みが終了する前に、フラッシュメモリ制御回路201内のバッファ213がオーバーフローしてしまう可能性が避けられないという課題があった。
Such conventional recording methods are accompanied by the following disadvantages. That is, when writing high-speed data continuously, it is impossible to know how much data amount (time) can be written continuously. That is, since the write time of each page is unknown, there is a problem that the
本発明は、このような事情に鑑みてなされたものであり、データの書き込みが終了する前に、フラッシュメモリに対するデータの書き込みが不能になってしまう状態を回避し、データを高速かつ連続して書き込むことが出来るメモリ管理方法および装置を提供することを目的とする。 The present invention has been made in view of such circumstances, avoiding a situation in which data writing to the flash memory becomes impossible before the data writing is completed, and the data can be transferred at high speed and continuously. An object of the present invention is to provide a memory management method and apparatus capable of writing data.
上述の目的を達成するため、本発明にかかるメモリ管理方法は、空きページ表と書き込み回数表とをもとにフラッシュメモリへの書き込み順序を決定し、前記決定した書き込み順序をもとに前記フラッシュメモリへの書き込みを行い、前記書き込み終了後、前記空きページ表と書き込み回数表とを更新する、フラッシュメモリを使用したメモリカードシステムにおけるメモリ管理方法および装置であって、前記決定した書き込み順序により前記フラッシュメモリへ書き込みを行なった際のブロック単位の消去およびページ単位の書き込みに要する時間を測定する測定ステップと、前記測定ステップにおいて測定した前記ブロック単位の消去およびページ単位の書き込みに要する時間を速度ランク表として格納する速度ランク表作成ステップとを備えたことを特徴とする。 In order to achieve the above object, a memory management method according to the present invention determines a write order to a flash memory based on a free page table and a write count table, and the flash memory based on the determined write order. A memory management method and apparatus in a memory card system using a flash memory, which writes to a memory and updates the empty page table and the number-of-writes table after the writing is completed, according to the determined writing order. A measurement step for measuring the time required for erasing in block units and writing in page units when writing to the flash memory, and the time required for erasing in block units and writing in page units measured in the measurement step as a speed rank Speed rank table creation step to store as a table Characterized by comprising.
上述の目的を達成するため、本発明にかかるメモリカードシステムは、決定した書き込み順序によりフラッシュメモリへ書き込みを行なった際のブロック単位の消去およびページ単位の書き込みに要する時間を測定する測定手段と、前記測定手段により測定した前記ブロック単位の消去およびページ単位の書き込みに要する時間をもとに速度ランク表を作成する速度ランク表作成手段とを備えたことを特徴とする。 In order to achieve the above-mentioned object, the memory card system according to the present invention includes a measuring unit for measuring the time required for block-unit erasure and page-unit writing when writing to the flash memory according to the determined write order, and And a speed rank table creating means for creating a speed rank table based on the time required for erasing the block unit and writing the page unit measured by the measuring unit.
本発明によれば、フラッシュメモリにデータを書き込んだ時の書き込み時間をページ単位、消去時間をブロック単位で計測し、速度ランク表を作成するため、これに基づいて連続書き込み時間を計算することが可能になり、データ・レートに応じた連続書き込み可能時間を知ることが出来、データの書き込みが終了する前に、フラッシュメモリへのデータの書き込みが不能になってしまう状態を回避でき、高速にデータを連続して書き込むことが出来るメモリ管理方法および装置を提供できる。 According to the present invention, the write time when data is written to the flash memory is measured in units of pages, the erase time is measured in units of blocks, and the speed rank table is created. Based on this, the continuous write time can be calculated. It is possible to know the continuous writeable time according to the data rate, avoid the situation where data writing to the flash memory becomes impossible before data writing is completed, and high speed data Memory management method and apparatus can be provided.
データの書き込みが終了する前に、フラッシュメモリに対するデータの書き込みが不能になってしまう状態を回避でき、高速にデータを連続して書き込むことが出来るメモリ管理方法を提供するという目的を、決定した書き込み順序により前記フラッシュメモリへ書き込みを行なった際のブロック単位の消去およびページ単位の書き込みに要する時間を測定ステップで測定し、前記測定ステップにおいて測定した前記ブロック単位の消去およびページ単位の書き込みに要する時間を速度ランク表作成ステップにより速度ランク表として格納することで実現した。 The purpose of providing a memory management method that can avoid the situation where data writing to the flash memory becomes impossible before data writing is completed, and that can continuously write data at high speed. The time required for erasing in block units and writing in page units when writing to the flash memory according to the order is measured in the measuring step, and the time required for erasing in block units and writing in page units measured in the measuring step Is realized as a speed rank table by the speed rank table creation step.
データの書き込みが終了する前に、フラッシュメモリに対するデータの書き込みが不能になってしまう状態を回避でき、高速にデータを連続して書き込むことが出来るメモリカードシステムを提供するという目的を、決定した書き込み順序により前記フラッシュメモリへ書き込みを行なった際のブロック単位の消去およびページ単位の書き込みに要する時間を測定手段により測定し、前記測定手段により測定した前記ブロック単位の消去およびページ単位の書き込みに要する時間をもとに速度ランク表作成手段により速度ランク表を作成することで実現した。 The purpose of providing a memory card system that can avoid the situation in which data writing to the flash memory becomes impossible before data writing is completed, and that can write data continuously at high speed. The time required for erasing in block units and writing in page units when writing to the flash memory according to the order is measured by the measuring means, and the time required for erasing the block units and writing in the page units measured by the measuring means This was realized by creating a speed rank table by means of speed rank table creation.
以下、本発明の一実施例について説明する。
図1は、この実施例1のデータ記録方法が適用されるメモリカード1の構成を示すブロック図である。なお、図1において図3と同一または相当の部分については同一の符号を付してある。このメモリカード1は、データの書き込みや読み出しの制御を主に行うフラッシュメモリ制御回路201と、16個のフラッシュメモリ202と、論理物理変換、ガベージ処理、ウエア・レベリングなどの管理を行うフラッシュメモリ管理回路203と、データ・レートに応じた連続書き込み時間を表示する表示手段301を備えている。なお、論理物理変換とは、フラッシュメモリでは出荷時から欠陥ブロックが存在し代替ブロックを使用することが多く、このときユーザが使用する論理アドレスとメモリ上の物理アドレスとを変換テーブルにより変換する処理である。また、ガベージ処理とは、消去と書き込みを繰り返すと、一部分のページだけが書き込まれたブロックが増加するため、これら断片的なページを統合し出来るだけ多くのブロックを消去済みにしてブロック全体を書き込み可能な状態にする処理である。また、ウエア・レベリングとは、フラッシュメモリは書き換え回数が有限であり、書き換えを繰り返すとそのブロックは徐々に劣化するため、同一のブロックに書き換えが繰り返されないように均等化する処理である。
また、このフラッシュメモリでは読み出し誤りが発生するため「誤り訂正」が必要となるが、このフラッシュメモリを用いたメモリカードで用いられている誤り訂正符号は、例えばハミング符号などのような、1ビット誤り訂正/2ビット誤り検出程度の能力を有したものである。
Hereinafter, an embodiment of the present invention will be described.
FIG. 1 is a block diagram showing a configuration of a
In addition, since a read error occurs in this flash memory, “error correction” is necessary. An error correction code used in a memory card using this flash memory is a 1-bit code such as a Hamming code. It has the capability of error correction / 2-bit error detection.
フラッシュメモリ制御回路201は、図示していないリーダとの間でデータや各種信号の送受を行うためのリーダインタフェース回路211、各部の制御を行うマイクロプロセッシングユニット(MPU)212、バッファ213、論理物理変換表214、誤り訂正手段であるECC215およびフラッシュメモリ202との間のインタフェースを行うフラッシュインタフェース回路216を備えている。また、フラッシュメモリ管理回路203は、書き込み可能な論理アドレスを格納した空きページ表221と各ページのこれまで書き換えられた回数を示す書き込み回数表222と速度ランク表223とを備えている。なお、これら空きページ表221と書き込み回数表222は、システムまたはフラッシュメモリの内部に格納されていてもよい。
The flash
図2は、図1に示すフラッシュメモリを使用したメモリカード1における書き込み制御についてのメモリ管理方法を示すフローチャートである。以下、このフローチャートを参照し、メモリカード1におけるメモリ管理方法についての動作説明を行う。
この実施例1で開示される本発明の基本的な部分は、フラッシュメモリにデータを書き込んだ時の書き込み時間をページ単位で、消去時間をブロック単位で調べることである。これは、書き込みまたは消去の際に、ステータス出力が「ビジィ状態」から「レディ状態」へ戻るまでの時間を例えば基準クロック信号を使ったカウンタで測定することで可能になる。
先ず、図示していないリーダとのインタフェースから、リーダインタフェース回路211を介してフラッシュメモリ制御回路201へデータ書き込み命令が入力されると、フラッシュメモリ管理回路203が呼び出され、書き込み順序が決定済みであるかどうかを確認する(ステップS1)。この結果、書き込み順序が決定済みでない場合には、空きページ表221と書き込み回数表222から、書き込み回数が少ないものから優先的に使うように書き込み順序表を決定する(ステップS6)。次に、速度ランク表223と前記決定した書き込み順序表から、データ・レートに応じた連続書き込み時間を計算し、表示手段301へ表示する(ステップS7)。ユーザは、表示手段301により表示された前記連続書き込み時間を確認し(ステップS8)、満足できるものであればこれにより書き込み順序が決定する(ステップS9)。一方、前記連続書き込み時間に対しユーザが満足できない場合、空きページ表221と速度ランク表223から、書き込み速度の速いページを優先的に使うように、新たな書き込み順序表を決定する(ステップS10)。次に、速度ランク表223と前記新たな書き込み順序表から新たな連続書き込み時間を計算し、表示手段301へ表示する(ステップS11)。ユーザはこの新たな連続書き込み時間を確認し(ステップS12)、満足できるものであればこれにより書き込み順序が決定する(ステップS9)。一方、この新たな連続書き込み時間でも満足できない場合には、メディア(メモリカード)を交換し(ステップS13)、ステップS6へ戻り、ステップS6以降の処理を再度実行することになる。
FIG. 2 is a flowchart showing a memory management method for write control in the
The basic part of the present invention disclosed in the first embodiment is to examine the writing time when data is written to the flash memory in units of pages and the erasing time in units of blocks. This can be achieved by measuring the time until the status output returns from the “busy state” to the “ready state” at the time of writing or erasing, for example, with a counter using a reference clock signal.
First, when a data write command is input from the interface with a reader (not shown) to the flash
書き込み順序が決定すると(ステップS9)、フラッシュメモリ制御回路201は16個のフラッシュメモリ202を制御し、実際の書き込み処理が開始される(ステップS2)。ここで、各ページの書き込みに要した時間を測定しておく。同様に、消去が行われた場合には、ブロック毎の消去時間を測定しておく(ステップS3)。そして、書き込みが終了したら(ステップS4)、フラッシュメモリ管理回路203内の空きページ表221と書き込み回数表222および速度ランク表223を更新し(ステップS5)、データ書き込みが終了する。以上のような手順を踏むことによって、ユーザーは所望のデータ・レートで連続書き込みが可能な時間を知ることが出来る。
When the writing order is determined (step S9), the flash
HD−CAM, DVCAM などという略称の、ENG用途で用いられる放送局用VCRのフォーマットがあり、これらは代表的なデータ・レートの例になっている。HD−SRなどの速いレートの場合は、遅いページが使われるとバッファがオーバフローするので、メモリカードの残り容量と比較して、連続書き込み時間は短く計算される。DVCAMなどの遅いレートであれば、ほとんどすべての残り容量が使えるので、長い時間記録できることになる。表示手段301を使用し、この連続書き込み時間をユーザに知らせることで、使い勝手の良い安心して使えるメモリカードを実現することが出来る。 There are abbreviated names of HD-CAM, DVCAM, etc., which are VCR formats for broadcasting stations used for ENG applications, and these are examples of typical data rates. In the case of a fast rate such as HD-SR, the buffer overflows when a slow page is used, so that the continuous write time is calculated to be shorter than the remaining capacity of the memory card. With a slow rate such as DVCAM, almost all the remaining capacity can be used, so that recording can be performed for a long time. By using the display means 301 and notifying the user of this continuous writing time, a memory card that is easy to use and can be used with peace of mind can be realized.
なお、請求項1の測定ステップは、図2のフローチャートに示すステップS3に対応する。また、請求項1の速度ランク表作成ステップは、図2のフローチャートに示すステップS5に対応する。
In addition, the measurement step of
以上のように、この実施例1によれば、フラッシュメモリにデータを書き込んだ時の書き込み時間をページ単位、消去時間をブロック単位で計測し、速度ランク表を作成し、これに基づいて連続書き込み時間を計算することで、データ・レートに応じた連続書き込み可能時間を知ることが出来、データの書き込みが終了する前に、フラッシュメモリへのデータの書き込みが不能になってしまう状態を回避でき、高速にデータを連続して書き込むことが出来るメモリ管理方法および装置を提供できる効果がある。
また、高速データを長時間書き込みたい場合には、一時的に寿命に対する配慮を無視し、書き込み速度優先で書き込むことも出来るため、ユーザ固有の使用形態や状況に柔軟に対応できる使い勝手の良いメモリ管理方法および装置を提供できる効果がある。
また、速度優先でも要求を満たさない場合、または速度優先では使用したくない場合、
メディア交換の必要性が生じるが、このメディア交換の判断が的確に出来る効果がある。
As described above, according to the first embodiment, the writing time when data is written to the flash memory is measured in units of pages, the erasing time is measured in units of blocks, a speed rank table is created, and continuous writing is performed based thereon. By calculating the time, you can know the continuous write time according to the data rate, you can avoid the situation where the data writing to the flash memory becomes impossible before the data writing is completed, There is an effect that it is possible to provide a memory management method and apparatus capable of continuously writing data at high speed.
In addition, if you want to write high-speed data for a long time, you can temporarily ignore the consideration of life and write with priority on the writing speed, so it is easy to use memory management that can flexibly respond to user-specific usage patterns and situations There is an effect that a method and an apparatus can be provided.
Also, if the speed priority does not satisfy the request, or if you do not want to use the speed priority,
Although there is a need for media replacement, there is an effect that the determination of media replacement can be made accurately.
フラッシュメモリ……202、201……フラッシュメモリ制御回路、212……マイクロプロセッシングユニット(測定手段、速度ランク表作成手段、書き込み順序表作成手段、連続書き込み時間算出表示手段、書き込み順序表再作成手段、再算出表示手段)、221……空きページ表、222……書き込み回数表、223……速度ランク表、301……表示手段。 Flash memory ... 202, 201 ... Flash memory control circuit, 212 ... Microprocessing unit (measuring means, speed rank table creating means, writing order table creating means, continuous writing time calculation display means, writing order table recreating means, (Recalculation display means), 221 ... empty page table, 222 ... write count table, 223 ... speed rank table, 301 ... display means.
Claims (5)
前記決定した書き込み順序により前記フラッシュメモリへ書き込みを行なった際のブロック単位の消去およびページ単位の書き込みに要する時間を測定する測定ステップと、
前記測定ステップにおいて測定した前記ブロック単位の消去およびページ単位の書き込みに要する時間を速度ランク表として格納する速度ランク表作成ステップと、
を備えたことを特徴とするメモリ管理方法。 The write order to the flash memory is determined based on the free page table and the write count table, the flash memory is written based on the determined write order, and after the write ends, the free page table and A memory management method in a memory card system using flash memory for updating a write count table,
A measurement step of measuring a time required for erasing in block units and writing in page units when writing to the flash memory according to the determined write order;
A speed rank table creating step for storing, as a speed rank table, the time required for erasing in block units and writing in page units measured in the measuring step;
A memory management method comprising:
前記決定した書き込み順序により前記フラッシュメモリへ書き込みを行なった際のブロック単位の消去およびページ単位の書き込みに要する時間を測定する測定手段と、
前記測定手段により測定した前記ブロック単位の消去およびページ単位の書き込みに要する時間をもとに速度ランク表を作成する速度ランク表作成手段と、
を備えたことを特徴とするメモリカードシステム。 In the memory card system using flash memory, the write order to the flash memory is determined based on the empty page table and the write count table, and the flash memory is written based on the determined write order.
Measuring means for measuring the time required for erasing in block units and writing in page units when writing to the flash memory according to the determined write order;
A speed rank table creating means for creating a speed rank table based on the time required for erasure in block units and writing in page units measured by the measuring means;
A memory card system comprising:
前記書き込み順序表作成手段により作成した書き込み順序表と、前記速度ランク表作成手段により作成した速度ランク表とをもとに、書き込みデータ・レートごとの連続書き込み時間を算出して表示する連続書き込み時間算出表示手段と、
を備えたことを特徴とする請求項3記載のメモリカードシステム。 A writing order table creating means for creating a writing order table to be used preferentially from a page with a small number of writes based on the empty page table and the writing number table;
Continuous write time for calculating and displaying the continuous write time for each write data rate based on the write order table created by the write order table creating means and the speed rank table created by the speed rank table creating means A calculation display means;
4. The memory card system according to claim 3, further comprising:
前記書き込み順序表再作成手段により再作成した書き込み順序表と前記速度ランク表とをもとに、書き込みデータ・レートごとの連続書き込み時間を再度算出し表示する再算出表示手段と、
を備えたことを特徴とする請求項4記載のメモリカードシステム。 When the continuous write time calculated by the continuous write time calculation display means does not satisfy the user's request, it is preferentially used from the page with the fast write speed based on the empty page table and the speed rank table. A writing order table re-creating means for re-creating the writing order table to be
Based on the writing order table recreated by the writing order table recreating means and the speed rank table, recalculation display means for recalculating and displaying the continuous writing time for each write data rate;
5. The memory card system according to claim 4, further comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004243180A JP4696500B2 (en) | 2004-08-24 | 2004-08-24 | Memory management method and apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004243180A JP4696500B2 (en) | 2004-08-24 | 2004-08-24 | Memory management method and apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006059287A true JP2006059287A (en) | 2006-03-02 |
JP4696500B2 JP4696500B2 (en) | 2011-06-08 |
Family
ID=36106689
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004243180A Expired - Fee Related JP4696500B2 (en) | 2004-08-24 | 2004-08-24 | Memory management method and apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4696500B2 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7360012B2 (en) * | 2004-02-04 | 2008-04-15 | Matsushita Electric Industrial Co., Ltd. | Semiconductor memory device including memory controller for transmitting writing rate information to memory access device |
JP2010067263A (en) * | 2008-07-18 | 2010-03-25 | Marvell World Trade Ltd | Selectively accessing memory |
US8762654B1 (en) | 2008-07-02 | 2014-06-24 | Marvell International Ltd. | Selectively scheduling memory accesses in parallel based on access speeds of memory |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06124596A (en) * | 1991-11-28 | 1994-05-06 | Hitachi Ltd | Memory device using flash memory |
JPH0728690A (en) * | 1993-07-14 | 1995-01-31 | Hitachi Ltd | Flash memory system |
-
2004
- 2004-08-24 JP JP2004243180A patent/JP4696500B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06124596A (en) * | 1991-11-28 | 1994-05-06 | Hitachi Ltd | Memory device using flash memory |
JPH0728690A (en) * | 1993-07-14 | 1995-01-31 | Hitachi Ltd | Flash memory system |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7360012B2 (en) * | 2004-02-04 | 2008-04-15 | Matsushita Electric Industrial Co., Ltd. | Semiconductor memory device including memory controller for transmitting writing rate information to memory access device |
US8762654B1 (en) | 2008-07-02 | 2014-06-24 | Marvell International Ltd. | Selectively scheduling memory accesses in parallel based on access speeds of memory |
US9547444B1 (en) | 2008-07-02 | 2017-01-17 | Marvell International Ltd. | Selectively scheduling memory accesses in parallel based on access speeds of memory |
JP2010067263A (en) * | 2008-07-18 | 2010-03-25 | Marvell World Trade Ltd | Selectively accessing memory |
Also Published As
Publication number | Publication date |
---|---|
JP4696500B2 (en) | 2011-06-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9063844B2 (en) | Non-volatile memory management system with time measure mechanism and method of operation thereof | |
US9933975B1 (en) | Data transmission method, memory storage device and memory control circuit unit | |
US8055873B2 (en) | Data writing method for flash memory, and controller and system using the same | |
US8392797B2 (en) | Error correcting controller, flash memory chip system, and error correcting method thereof | |
US9851904B2 (en) | Garbage collection while maintaining predetermined writing speed | |
US20170336992A1 (en) | Method, device, and program for managing a flash memory for mass storage | |
US20090307412A1 (en) | Memory management method for non-volatile memory and controller using the same | |
JPWO2002054247A1 (en) | Data recording device and data writing method for flash memory | |
US9037814B2 (en) | Flash memory management method and flash memory controller and storage system using the same | |
JPWO2009001519A1 (en) | MEMORY CONTROLLER, NONVOLATILE STORAGE DEVICE, ACCESS DEVICE, AND NONVOLATILE STORAGE SYSTEM | |
JP2006031696A (en) | Flash memory system including bad block management part | |
JP2010020756A (en) | Storage device for updating data pages of flash memory based on ecc and method for updating the same | |
TWI423022B (en) | Memory management method, memory controller and memory storage apparatus | |
JPWO2009096180A1 (en) | MEMORY CONTROLLER, NONVOLATILE STORAGE DEVICE, AND NONVOLATILE STORAGE SYSTEM | |
CN104699622A (en) | Data storage device and data erasing method thereof | |
JP2007193449A (en) | Information recorder, and control method therefor | |
JP2007193448A (en) | Information recorder, and control method therefor | |
JP2007193865A (en) | Information recording device and its control method | |
JP2017174387A (en) | Remote controller, nonvolatile storage device, nonvolatile storage system, and memory control method | |
JPWO2011118114A1 (en) | Nonvolatile storage device and memory controller | |
US9778862B2 (en) | Data storing method for preventing data losing during flush operation, memory control circuit unit and memory storage apparatus | |
JP2008305061A (en) | Memory controller, nonvolatile storage device, and nonvolatile storage system | |
JP2007193866A (en) | Information recording device and its control method | |
JPWO2007105688A1 (en) | MEMORY CONTROLLER, NONVOLATILE STORAGE DEVICE, AND NONVOLATILE STORAGE SYSTEM | |
US10289334B2 (en) | Valid data merging method, memory controller and memory storage apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070427 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090817 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091013 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100525 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100715 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100921 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101111 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110201 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110214 |
|
LAPS | Cancellation because of no payment of annual fees |