JP2006054446A - Wireless processor, wireless memory, information processing system, and semiconductor device - Google Patents

Wireless processor, wireless memory, information processing system, and semiconductor device Download PDF

Info

Publication number
JP2006054446A
JP2006054446A JP2005205951A JP2005205951A JP2006054446A JP 2006054446 A JP2006054446 A JP 2006054446A JP 2005205951 A JP2005205951 A JP 2005205951A JP 2005205951 A JP2005205951 A JP 2005205951A JP 2006054446 A JP2006054446 A JP 2006054446A
Authority
JP
Japan
Prior art keywords
wireless
formation region
memory
transistor
antenna
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005205951A
Other languages
Japanese (ja)
Other versions
JP2006054446A5 (en
JP5303096B2 (en
Inventor
Shunpei Yamazaki
舜平 山崎
Kiyoshi Kato
清 加藤
Jun Koyama
潤 小山
Yutaka Shionoiri
豊 塩野入
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2005205951A priority Critical patent/JP5303096B2/en
Publication of JP2006054446A publication Critical patent/JP2006054446A/en
Publication of JP2006054446A5 publication Critical patent/JP2006054446A5/ja
Application granted granted Critical
Publication of JP5303096B2 publication Critical patent/JP5303096B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a processor which is obtained by forming a high-function integrated circuit using a polycrystalline semiconductor on a heat-sensitive substrate such as a plastic substrate or a plastic film substrate, and used as a wireless processor transmitting and receiving electric power or signals wirelessly, a wireless memory, and an information processing system. <P>SOLUTION: A wireless processor comprises an element formation region including a transistor which has at least a channel formation region formed of a semiconductor film that has a thickness of 10 nm to 200 nm and is separated into islands, and an antenna. The transistor is secured to a flexible substrate. The wireless processor has a high-function integrated circuit including the element forming region. An information processing system is characterized by performing data transmission and reception between the wireless processor and a semiconductor device through the antenna. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、プラスチック材料を基板として、その上に薄膜トランジスタで集積回路を形成した無線プロセッサ又は無線メモリに関する。また本発明は、当該無線プロセッサ又は無線メモリを設けた半導体装置に関する。 The present invention relates to a wireless processor or a wireless memory in which an integrated circuit is formed using a thin film transistor on a plastic material as a substrate. The present invention also relates to a semiconductor device provided with the wireless processor or the wireless memory.

厚さ数十ナノメートルの結晶性半導体膜を用いた薄膜トランジスタ（ＴＦＴ）を利用して、画素部と駆動回路を同じガラス基板上に一体形成した液晶表示パネルが開発されている。また、結晶性に優れた高性能な多結晶シリコンを用いてコンピュータの中枢機能である中央処理装置（ＣＰＵ：Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ ｕｎｉｔ）を作製する技術が報告されている（例えば、非特許文献１及び２参照）。画素部と駆動回路を同じガラス基板上に一体形成する場合、同一基板上にメモリも形成される。このような技術的進歩により、ガラス基板上に表示機能とＣＰＵにより実現されるコンピュータの機能とを一体化するシステムパネルの実現性が高まっている。 A liquid crystal display panel in which a pixel portion and a driver circuit are integrally formed on the same glass substrate using a thin film transistor (TFT) using a crystalline semiconductor film having a thickness of several tens of nanometers has been developed. In addition, a technique for producing a central processing unit (CPU) that is a central function of a computer using high-performance polycrystalline silicon having excellent crystallinity has been reported (for example, Non-Patent Documents 1 and 2). reference). In the case where the pixel portion and the driver circuit are formed over the same glass substrate, a memory is also formed over the same substrate. Due to such technical progress, the feasibility of a system panel that integrates a display function and a computer function realized by a CPU on a glass substrate is increasing.

一般的にメモリは、シリコンウェハを用いて作製されている。しかし、上記のようなシステムパネルは、薄型化、軽量化を目指しており、プラスチック若しくはプラスチックフィルムを基板として用いてメモリを形成することが期待される。なぜなら、プラスチック材料はシリコンウェハ、さらにはガラスと比べ、比重が低く軽量であり、耐衝撃性も高いという特徴を持っているからである。 Generally, a memory is manufactured using a silicon wafer. However, the system panel as described above aims to be thinner and lighter, and it is expected to form a memory using a plastic or plastic film as a substrate. This is because plastic materials are characterized by low specific gravity, light weight, and high impact resistance compared to silicon wafers and glass.

しかしながら、一般的にプラスチック材料は、耐熱性が悪いので、プロセスの最高温度を低くしなければならず、メモリを構成する結晶性半導体膜を形成することができなかった。
Ｉｍａｙａ， Ａ．， "ＣＧ Ｓｉｌｉｃｏｎ ｔｅｃｈｎｏｌｏｇｙ ａｎｄ ｉｔｓ ａｐｐｌｉｃａｔｉｏｎ"， ＡＭ−ＬＣＤ ２００３ Ｄｉｇｅｓｔ， ｐ．１， ２００３． Ｌｅｅ， Ｂ． Ｙ．， ｅｔ ａｌ．， "Ａ ＣＰＵ ｏｎ ａ ｇｌａｓｓ ｓｕｂｓｔｒａｔｅ ｕｓｉｎｇ ＣＧ−Ｓｉｌｉｃｏｎ ＴＦＴｓ"， ＩＳＳＣＣ Ｄｉｇｅｓｔ， ｐ．１６４， ２００３． However, since plastic materials generally have poor heat resistance, the maximum process temperature has to be lowered, and a crystalline semiconductor film constituting a memory cannot be formed.
Imaya, A.A. "CG Silicon technology and its applications", AM-LCD 2003 Digest, p. 1, 2003. Lee, B.B. Y. , Et al. "A CPU on a glass substrate using CG-Silicon TFTs", ISSCC Digest, p. 164, 2003.

このような背景に鑑み、本発明はプラスチック若しくはプラスチックフィルム基板のように熱的に脆弱な基板に、多結晶半導体を用いて集積回路を形成したプロセッサ又はメモリであって、さらに無線で電力又は信号の送受信を行う無線プロセッサ又は無線メモリ、及び当該無線プロセッサ又は無線メモリを実装した半導体装置を提供することを課題とする。 In view of such a background, the present invention is a processor or memory in which an integrated circuit is formed using a polycrystalline semiconductor on a thermally fragile substrate such as a plastic or plastic film substrate. It is an object of the present invention to provide a wireless processor or a wireless memory that performs transmission and reception of data, and a semiconductor device in which the wireless processor or the wireless memory is mounted.

上記課題を鑑み本発明は、熱的に脆弱なプラスチック基板等へ、集積回路を固定したプロセッサ又はメモリであって、無線、例えばアンテナ又は受光素子若しくは発光素子により信号又は電力の送受信を行うことを特徴とする。 In view of the above problems, the present invention is a processor or memory in which an integrated circuit is fixed to a thermally fragile plastic substrate or the like, and transmits and receives signals or power wirelessly, for example, by an antenna, a light receiving element, or a light emitting element. Features.

島状に分離された複数の半導体膜のうち少なくとも１つの半導体膜により、少なくともチャネル形成領域が形成されたトランジスタを有する素子形成領域と、アンテナとを有し、トランジスタは、可撓性基板上に固定されており、素子形成領域を有する集積回路が形成されていることを特徴とする。   An element formation region including a transistor in which at least a channel formation region is formed by at least one semiconductor film among a plurality of semiconductor films separated in an island shape, and an antenna. The transistor is formed over a flexible substrate. An integrated circuit which is fixed and has an element formation region is formed.

島状に分離された半導体膜のうち少なくとも１つの半導体膜により、少なくともチャネル形成領域が形成されたトランジスタを有する素子形成領域と、アンテナと、無線プロセッサを対象物に固定するための接着手段とを有し、トランジスタは、可撓性基板上に固定されており、素子形成領域を有する集積回路が形成されていることを特徴とする。   An element formation region having a transistor in which at least a channel formation region is formed by at least one semiconductor film among the semiconductor films separated into island shapes, an antenna, and an adhesion unit for fixing the wireless processor to an object The transistor is fixed over a flexible substrate, and an integrated circuit having an element formation region is formed.

島状に分離された半導体膜のうち少なくとも１つの半導体膜により、少なくともチャネル形成領域が形成されたトランジスタを有する素子形成領域と、受光素子若しくは発光素子とを有し、トランジスタは、可撓性基板上に固定されており、素子形成領域を有する集積回路が形成されていることを特徴とする。   An element formation region having a transistor in which at least a channel formation region is formed by at least one semiconductor film among the semiconductor films separated in an island shape, and a light receiving element or a light emitting element. An integrated circuit which is fixed above and has an element formation region is formed.

島状に分離された半導体膜のうち少なくとも１つの半導体膜により、少なくともチャネル形成領域が形成されたトランジスタを有する素子形成領域と、受光素子若しくは発光素子と、無線プロセッサを対象物に固定するための接着手段とを有し、トランジスタは、可撓性基板上に固定されており、素子形成領域を有する集積回路が形成されていることを特徴とする。   An element formation region having a transistor in which at least a channel formation region is formed by at least one semiconductor film among the semiconductor films separated in an island shape, a light receiving element or a light emitting element, and a wireless processor for fixing the wireless processor to an object The transistor is fixed on a flexible substrate, and an integrated circuit having an element formation region is formed.

アンテナを有することを特徴とする。   It has an antenna.

アンテナを介して電磁波により電源の供給を受けることができることを特徴とする。   It is characterized in that power can be supplied by electromagnetic waves through an antenna.

集積回路は、ＳＲＡＭ、ＤＲＡＭ、又は不揮発性メモリを有することを特徴とする。   The integrated circuit includes an SRAM, a DRAM, or a nonvolatile memory.

島状に分離された半導体膜は膜厚１０ｎｍ乃至２００ｎｍであることを特徴とする。   The semiconductor film separated into island shapes has a thickness of 10 nm to 200 nm.

島状に分離された半導体膜のうち少なくとも１つの半導体膜により、少なくともチャネル形成領域が形成されたトランジスタを有する素子形成領域と、アンテナとを有し、トランジスタは、可撓性基板上に固定されており、素子形成領域を有する集積回路が形成されている無線プロセッサと、半導体装置とがアンテナを介してデータ送受信を行うものであることを特徴とする。   The semiconductor device includes an element formation region having a transistor in which at least a channel formation region is formed by at least one semiconductor film among the semiconductor films separated in an island shape, and an antenna. The transistor is fixed over a flexible substrate. A wireless processor in which an integrated circuit having an element formation region is formed and a semiconductor device perform data transmission / reception via an antenna.

島状に分離された半導体膜のうち少なくとも１つの半導体膜により、少なくともチャネル形成領域が形成されたトランジスタを有する素子形成領域、及び受光素子若しくは発光素子を有し、トランジスタは、可撓性基板上に固定されており、素子形成領域を有する集積回路が形成されている無線プロセッサと、半導体装置とが受光素子若しくは発光素子を用いてデータ送受信を行うものであることを特徴とする。   At least one of the semiconductor films separated into an island shape has an element formation region having a transistor in which at least a channel formation region is formed, and a light receiving element or a light emitting element. The wireless processor in which an integrated circuit having an element formation region is formed and the semiconductor device perform data transmission / reception using a light receiving element or a light emitting element.

無線プロセッサはアンテナを有し、アンテナを介して無線プロセッサと半導体装置とがデータ送受信を行うものであることを特徴とする。 The wireless processor includes an antenna, and the wireless processor and the semiconductor device transmit and receive data via the antenna.

半導体装置は無線プロセッサインターフェースを有し、無線プロセッサインターフェースを用いて無線プロセッサと半導体装置とがデータ送受信を行うものであることを特徴とする。 The semiconductor device has a wireless processor interface, and the wireless processor and the semiconductor device transmit and receive data using the wireless processor interface.

無線プロセッサは、一つの半導体装置に対して複数設けられていることを特徴とする。 A plurality of wireless processors are provided for one semiconductor device.

ＰＣＩインターフェース、制御回路、及び電波インターフェースとを有する無線プロセッサ用のインターフェイスと、演算手段と、記憶手段とを有することを特徴とする。   The wireless processor includes an interface for a wireless processor having a PCI interface, a control circuit, and a radio wave interface, a calculation unit, and a storage unit.

ＰＣＩインターフェース、制御回路、及び電波インターフェースとを有する無線プロセッサ用のインターフェースと、演算手段と、記憶手段と、ハードディスクを有することを特徴とする。   A wireless processor interface having a PCI interface, a control circuit, and a radio wave interface, an arithmetic means, a storage means, and a hard disk.

記憶手段は、ＳＲＡＭ、ＤＲＡＭ、又は不揮発性メモリを有することを特徴とする。   The storage means includes SRAM, DRAM, or nonvolatile memory.

島状に分離された半導体膜のうち少なくとも１つの半導体膜により、少なくともチャネル形成領域が形成されたトランジスタを有する素子形成領域、及びアンテナを有し、トランジスタは、可撓性基板上に固定されており、素子形成領域を有する集積回路が形成されていることを特徴とする。   At least one semiconductor film among the semiconductor films separated in an island shape has an element formation region including a transistor in which at least a channel formation region is formed, and an antenna. The transistor is fixed over a flexible substrate. And an integrated circuit having an element formation region is formed.

島状に分離された半導体膜のうち少なくとも１つの半導体膜により、少なくともチャネル形成領域が形成されたトランジスタを有する素子形成領域と、アンテナと、固定手段とを有し、トランジスタは、可撓性基板上に固定されており、素子形成領域を有する集積回路が形成されていることを特徴とする。   An element formation region including a transistor in which at least a channel formation region is formed by at least one semiconductor film among island-shaped semiconductor films, an antenna, and a fixing means. The transistor is a flexible substrate An integrated circuit which is fixed above and has an element formation region is formed.

島状に分離された半導体膜のうち少なくとも１つの半導体膜により、少なくともチャネル形成領域が形成されたトランジスタを有する素子形成領域、受光素子若しくは発光素子を有し、トランジスタは、可撓性基板上に固定されており、素子形成領域を有する集積回路が形成されていることを特徴とする。   At least one semiconductor film among the semiconductor films separated into island shapes has an element formation region including a transistor in which at least a channel formation region is formed, a light receiving element, or a light emitting element. The transistor is formed over a flexible substrate. An integrated circuit which is fixed and has an element formation region is formed.

島状に分離された半導体膜のうち少なくとも１つの半導体膜により、少なくともチャネル形成領域が形成されたトランジスタを有する素子形成領域と、受光素子若しくは発光素子と、固定手段とを有し、トランジスタは、可撓性基板上に固定されており、素子形成領域を有する集積回路が形成されていることを特徴とする。   An element formation region having a transistor in which at least a channel formation region is formed by at least one semiconductor film among the semiconductor films separated into island shapes, a light receiving element or a light emitting element, and a fixing unit. An integrated circuit which is fixed on a flexible substrate and has an element formation region is formed.

アンテナを介して電磁波により電源の供給を受けることができることを特徴とする。 It is characterized in that power can be supplied by electromagnetic waves through an antenna.

集積回路は、ＳＲＡＭ、ＤＲＡＭ、又は不揮発性メモリを有することを特徴とする。 The integrated circuit includes an SRAM, a DRAM, or a nonvolatile memory.

集積回路は、ガラス基板上に形成された後、可撓性基板上に固定されたことを特徴とする。 The integrated circuit is formed over a glass substrate and then fixed over a flexible substrate.

ＰＣＩインターフェース、制御回路、及び電波インターフェースとを有する無線メモリ用のドライバと、演算手段と、記憶手段とを有することを特徴とする。   A wireless memory driver having a PCI interface, a control circuit, and a radio wave interface, an arithmetic means, and a storage means are provided.

記憶手段は、ＳＲＡＭ、ＤＲＡＭ、又は不揮発性メモリを有することを特徴とする。 The storage means includes SRAM, DRAM, or nonvolatile memory.

無線メモリとデータ転送を行うためのドライバを有することを特徴とする。 It has a driver for performing data transfer with a wireless memory.

無線メモリを複数有することを特徴とする。 It has a plurality of wireless memories.

島状に分離された半導体膜のうち少なくとも１つの半導体膜により、少なくともチャネル形成領域が形成されたトランジスタを有する素子形成領域、及びアンテナを有し、トランジスタは、可撓性基板上に固定されており、素子形成領域を有する集積回路が形成されている無線メモリと、半導体装置とが、アンテナを介してデータ送受信を行うものであることを特徴とする。 At least one semiconductor film among the semiconductor films separated in an island shape has an element formation region including a transistor in which at least a channel formation region is formed, and an antenna. The transistor is fixed over a flexible substrate. A wireless memory in which an integrated circuit having an element formation region is formed and a semiconductor device perform data transmission / reception through an antenna.

島状に分離された半導体膜のうち少なくとも１つの半導体膜により、少なくともチャネル形成領域が形成されたトランジスタを有する素子形成領域、及び受光素子若しくは発光素子を有し、トランジスタは、可撓性基板上に固定されおり、素子形成領域を有する集積回路が形成されている無線メモリと、半導体装置とが、受光素子若しくは発光素子を用いてデータ送受信を行うものであることを特徴とする。 At least one of the semiconductor films separated into an island shape has an element formation region having a transistor in which at least a channel formation region is formed, and a light receiving element or a light emitting element. A wireless memory in which an integrated circuit having an element formation region is formed and a semiconductor device perform data transmission / reception using a light receiving element or a light emitting element.

無線メモリはアンテナを有し、アンテナを介してデータ送受信を行うものであることを特徴とする。 The wireless memory has an antenna and transmits and receives data through the antenna.

半導体装置は、無線メモリドライバを有し、無線メモリドライバを用いてデータ送受信を行うものであることを特徴とする。 The semiconductor device includes a wireless memory driver and performs data transmission / reception using the wireless memory driver.

無線メモリは、一つの半導体装置に対して複数設けられていることを特徴とする。 A plurality of wireless memories are provided for one semiconductor device.

無線メモリを複数有し、複数の無線メモリにはそれぞれ固有番号が記録されていることを特徴とする。 A plurality of wireless memories are provided, and a unique number is recorded in each of the plurality of wireless memories.

本発明は、無線でプロセッサを接続できる、つまり、プロセッサ及び半導体装置間において、無線で情報や電力を送受信することができることであり、プロセッサの増設を容易に行うことができる。このように、無線で電力又は信号を送受信することにより、プロセッサの高付加価値化を達成することができる。 The present invention can connect processors wirelessly, that is, can transmit and receive information and power wirelessly between the processor and the semiconductor device, and the number of processors can be easily increased. In this manner, high value-added processors can be achieved by transmitting and receiving power or signals wirelessly.

本発明は、無線でメモリを接続できる、つまり、メモリ及び半導体装置間において、無線で情報や電力を送受信することができる。そして、メモリの増設を容易に行うことができる。このように、無線で電力又は信号を送受信することにより、メモリ、及びその半導体装置の高付加価値化を達成することができる。 According to the present invention, a memory can be connected wirelessly, that is, information and power can be transmitted and received wirelessly between the memory and the semiconductor device. Further, it is possible to easily increase the memory. In this manner, high value-added memory and a semiconductor device thereof can be achieved by transmitting and receiving power or signals wirelessly.

また本発明は、プラスチック基板上に演算手段等のな集積回路（集積回路）を形成することにより、耐衝撃性や柔軟性に優れた無線プロセッサ又は無線メモリを得ることができる。 Further, according to the present invention, a wireless processor or a wireless memory excellent in impact resistance and flexibility can be obtained by forming an integrated circuit (integrated circuit) such as an arithmetic unit on a plastic substrate.

以下に、本発明の実施の形態を図面に基づいて説明する。但し、本発明は多くの異なる形態で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。 Embodiments of the present invention will be described below with reference to the drawings. However, the present invention can be implemented in many different forms, and those skilled in the art can easily understand that the forms and details can be variously changed without departing from the spirit and scope of the present invention. Is done. Therefore, the present invention is not construed as being limited to the description of this embodiment mode. Note that in all the drawings for describing the embodiments, the same portions or portions having similar functions are denoted by the same reference numerals, and repetitive description thereof is omitted.

（実施の形態１）
本実施の形態では、本発明の無線プロセッサの構成について説明する。 (Embodiment 1)
In this embodiment mode, a structure of a wireless processor of the present invention will be described.

図１には、無線プロセッサの代表的な回路構成を示す。図１において、無線プロセッサ５０００は、ＲＦ回路５００１、電源回路５００２、クロック生成回路５００３、データ復調回路５００４、負荷変調回路５００５、ＣＰＵインターフェース５００６、演算処理手段（所謂ＣＰＵとしての機能を奏するため、以下ＣＰＵと表記する）５００７、メモリ５００８を有する。 FIG. 1 shows a typical circuit configuration of a wireless processor. In FIG. 1, a wireless processor 5000 has an RF circuit 5001, a power supply circuit 5002, a clock generation circuit 5003, a data demodulation circuit 5004, a load modulation circuit 5005, a CPU interface 5006, and an arithmetic processing means (so-called a CPU function). CPU7) and a memory 5008.

無線プロセッサ５０００は、ＲＦ回路の構成要素であるアンテナを介して電磁波により電源の供給を受けることができ、またデータ送受信を行うこともできる。電源はアンテナを介して供給する方式に変えて、電池（バッテリー）を内蔵する構成としてもよし、それらを組み合わせて用いてもよい。またデータ送受信手段として、受光素子又は発光素子を実装し、これらを用いた赤外線通信を行ってもよい。 The wireless processor 5000 can be supplied with power by electromagnetic waves via an antenna that is a component of the RF circuit, and can also transmit and receive data. Instead of supplying power via an antenna, the power source may be configured to include a battery (battery), or a combination of them may be used. Moreover, as a data transmission / reception means, a light receiving element or a light emitting element may be mounted, and infrared communication using these may be performed.

ＲＦ回路５００１に電磁波が供給されると、電源回路５００２で電源の生成、クロック生成回路５００３でクロック信号の生成、データ復調回路５００４でデータの復調を、それぞれ行う。また、負荷変調回路５００５によって送信するデータに合わせた負荷変調を行う。ＣＰＵインターフェース５００６は、外部システムとＣＰＵ間のデータ通信を制御するユニットである。 When an electromagnetic wave is supplied to the RF circuit 5001, the power supply circuit 5002 generates a power supply, the clock generation circuit 5003 generates a clock signal, and the data demodulation circuit 5004 performs data demodulation. The load modulation circuit 5005 performs load modulation in accordance with data to be transmitted. The CPU interface 5006 is a unit that controls data communication between the external system and the CPU.

メモリ５００８は、ＣＰＵ５００７のワーク領域として揮発性のＳＲＡＭやＤＲＡＭを備えてもよいし、電源を供給されない期間もデータを保持することができる不揮発性メモリを備えてもよい。不揮発性メモリとしては、フラッシュメモリやＥＥＰＲＯＭが代表的であり、記憶素子として、浮遊ゲートや量子ドット構造のトランジスタや強誘電体記憶素子などを使用することができる。なお、外部のメモリを使用する構成とすれば、無線プロセッサ内部にはメモリを設けないことも可能である。 The memory 5008 may include a volatile SRAM or DRAM as a work area of the CPU 5007, or may include a non-volatile memory that can hold data even when power is not supplied. Typical examples of the non-volatile memory include a flash memory and an EEPROM, and a floating gate, a quantum dot structure transistor, a ferroelectric memory element, and the like can be used as the memory element. Note that if an external memory is used, no memory may be provided inside the wireless processor.

なお、無線プロセッサは、プラスチック基板又はプラスチックフィルム基板（これらを合わせて可撓性基板とも表記する）上に形成することができる。詳細には、ＲＦ回路５００１、電源回路５００２、クロック生成回路５００３、データ復調回路５００４、負荷変調回路５００５、ＣＰＵインターフェース５００６、ＣＰＵ５００７、メモリ５００８（これらが集積回路に相当する）は、絶縁表面を有する可撓性基板１１０上に形成された、厚さが１０ｎｍ乃至２００ｎｍであって、島状に分離された半導体膜により、少なくともチャネル形成領域が形成されたトランジスタを有する素子形成領域を用いて形成することができる。具体的なトランジスタとしては、薄膜トランジスタ（ＴＦＴ）を用いることができる。またＲＦ回路を構成するアンテナは、プラスチック基板等の可撓性基板上に固定されてもよいし、基板とは別に形成され接続される形態であってもよい。詳細な作製方法は、以下の実施の形態１２又は１３で説明する。その結果、耐衝撃性や柔軟性に優れた無線プロセッサを得ることができる。 Note that the wireless processor can be formed over a plastic substrate or a plastic film substrate (these are collectively referred to as a flexible substrate). Specifically, the RF circuit 5001, the power supply circuit 5002, the clock generation circuit 5003, the data demodulation circuit 5004, the load modulation circuit 5005, the CPU interface 5006, the CPU 5007, and the memory 5008 (these correspond to integrated circuits) have insulating surfaces. An element formation region including a transistor in which at least a channel formation region is formed is formed using a semiconductor film which is formed over the flexible substrate 110 and has a thickness of 10 nm to 200 nm and is separated into island shapes. be able to. As a specific transistor, a thin film transistor (TFT) can be used. The antenna constituting the RF circuit may be fixed on a flexible substrate such as a plastic substrate, or may be formed and connected separately from the substrate. A detailed manufacturing method will be described in Embodiment Mode 12 or 13 below. As a result, a wireless processor with excellent impact resistance and flexibility can be obtained.

次に、本発明の無線プロセッサを組み込んだシステムの構成例を図２に示す。図２は、半導体装置５１００と無線プロセッサ５１０９を有するシステムである。半導体装置５１００は、パーソナルコンピュータなどの代表的な構成に加えて、無線プロセッサインターフェース５１０８を備えていることを特徴とする。図２において、半導体装置５１００は演算処理手段（ＣＰＵ）５１０１、記憶手段５１０２、ＰＣＩバスに接続されるグラフィックス５１０３、グラフィックスに接続されるディスプレイ５１０４、バスインターフェース（例えばサウスブリッジなど）５１０５、インターフェース５１０５に接続されるハードディスク５１０６やキーボード５１０７、無線プロセッサインターフェース５１０８などを有する。記憶手段５１０２として例えば、ＤＲＡＭ、ＳＲＡＭ、又は不揮発性メモリを用いることができる。無線プロセッサインターフェース５１０８は、アンテナを介して無線プロセッサ５１０９とのデータ送受信を行う。また無線プロセッサ５１０９が受光素子又は発光素子を有し、半導体装置がその一方を有する場合、赤外線通信を用いてデータ送受信を行うことができる。 Next, FIG. 2 shows a configuration example of a system incorporating the wireless processor of the present invention. FIG. 2 shows a system including a semiconductor device 5100 and a wireless processor 5109. The semiconductor device 5100 includes a wireless processor interface 5108 in addition to a typical configuration such as a personal computer. In FIG. 2, a semiconductor device 5100 includes an arithmetic processing unit (CPU) 5101, a storage unit 5102, graphics 5103 connected to a PCI bus, a display 5104 connected to graphics, a bus interface (for example, south bridge) 5105, an interface, and the like. A hard disk 5106, a keyboard 5107, a wireless processor interface 5108, and the like connected to 5105; For example, DRAM, SRAM, or nonvolatile memory can be used as the storage unit 5102. The wireless processor interface 5108 transmits and receives data to and from the wireless processor 5109 via an antenna. In the case where the wireless processor 5109 includes a light-receiving element or a light-emitting element and the semiconductor device includes one of them, data transmission / reception can be performed using infrared communication.

なお、図２では、無線プロセッサインターフェース５１０８はＰＣＩバスに接続される形態を示したが、サウスブリッジに接続される形態や、他のバスに接続される形態であってもよい。 In FIG. 2, the wireless processor interface 5108 is connected to the PCI bus. However, the wireless processor interface 5108 may be connected to the south bridge or connected to another bus.

また、半導体装置５１００は、代表的にはパーソナルコンピュータである場合で説明したが、ＰＤＡ、ゲーム機器あるいはＤＶＤなど、ＣＰＵやＡＳＩＣを組み込んだ様々な半導体装置であっても同様である。 The semiconductor device 5100 is typically described as a personal computer, but the same applies to various semiconductor devices incorporating a CPU or ASIC such as a PDA, a game machine, or a DVD.

本発明の特徴は、無線でプロセッサを接続できる、つまり、プロセッサ及び半導体装置間において、無線で情報や電力を送受信することができることであり、プロセッサの増設を容易に行うことができる。例えば、無線プロセッサインターフェースの通信可能距離を１ｍｍ〜５０ｃｍ程度とした場合、無線プロセッサをーソナルコンピュータ本体のどこに張り付けても無線プロセッサインターフェースが認識できる。そして、このように無線プロセッサインターフェースの設計を行うことが好ましい。無線プロセッサは、例えばマグネットやシール等の接着手段により、本体に張り付けるなどの形態が便利である。すなわち本発明の無線プロセッサは、対象物に固定する接着手段を有することを特徴とする。 A feature of the present invention is that a processor can be connected wirelessly, that is, information and power can be transmitted and received wirelessly between the processor and the semiconductor device, and the number of processors can be easily increased. For example, when the communicable distance of the wireless processor interface is about 1 mm to 50 cm, the wireless processor interface can be recognized no matter where the wireless processor is attached to the personal computer main body. And it is preferable to design the wireless processor interface in this way. For example, the wireless processor is conveniently attached to the main body by an adhesive means such as a magnet or a seal. That is, the wireless processor of the present invention is characterized by having an adhesive means for fixing to an object.

その結果、図３に示すように、半導体装置の一形態であるパーソナルコンピュータの本体５４０１に、無線プロセッサ５４０４を張り付けるだけでプロセッサの機能をシステムに組み込むことが可能となる。無線で電力又は信号を送受信することにより、プロセッサ、及び半導体装置の高付加価値化を達成することができる。またパーソナルコンピュータは、ディスプレイ５４０２、キーボード５４０３を有している。 As a result, as illustrated in FIG. 3, the processor function can be incorporated into the system by simply attaching the wireless processor 5404 to the main body 5401 of the personal computer which is one form of the semiconductor device. By transmitting and receiving power or signals wirelessly, high added value of the processor and the semiconductor device can be achieved. The personal computer has a display 5402 and a keyboard 5403.

このようにプロセッサを増設することで、複数のプロセッサを用いた並列計算を行ったり、ＣＰＵの負荷を軽減することが可能となる。なお、無線プロセッサは、アンテナを介したシリアルのデータ転送であるため、システムとのデータ通信が比較的少ないような用途で使用することが好ましい。 By increasing the number of processors in this way, it is possible to perform parallel computation using a plurality of processors and reduce the load on the CPU. Note that since the wireless processor performs serial data transfer via an antenna, it is preferable to use the wireless processor in applications where there is relatively little data communication with the system.

このように、電力又は信号の送受信を無線で行うことにより、コネクターの接続不良等をなくすことができる。また各装置を接続している配線に起因する取り扱い上の不具合等をなくすことができる。またアンテナのみで電力を受信する場合、バッテリー等を実装する必要がなく、更なる軽量化を達成することができる。 In this manner, poor connection of the connector can be eliminated by wirelessly transmitting and receiving power or signals. Further, it is possible to eliminate handling problems caused by the wiring connecting the devices. Further, when power is received only by an antenna, it is not necessary to mount a battery or the like, and further weight reduction can be achieved.

（実施の形態２）
本実施の形態では、図４を用いて、無線プロセッサインターフェース５２００の回路構成例を説明する。 (Embodiment 2)
In this embodiment, a circuit configuration example of the wireless processor interface 5200 will be described with reference to FIG.

図４に示した無線プロセッサインターフェース５２００は、ＰＣＩバスに接続される構成であり、ＰＣＩインターフェース５２０１、制御回路５２０２、電波インターフェース５２０３を有する。電波インターフェース５２０３は、通信方式に依存し、適用可能な通信方式として、電磁誘導方式やマイクロ波方式、などが挙げられる。 A wireless processor interface 5200 illustrated in FIG. 4 is configured to be connected to a PCI bus, and includes a PCI interface 5201, a control circuit 5202, and a radio wave interface 5203. The radio wave interface 5203 depends on a communication method, and examples of applicable communication methods include an electromagnetic induction method and a microwave method.

そして電波インターフェース５２０３は、例えば図５に示すように、データ送信経路５７０８とデータ受信経路５７０９、発振回路５７０１、アンテナ５７０４を有する。このような電波インターフェース５２０３において、送信データがデータ送信経路５７０８に入力されると、変調回路５７０２において発振回路５７０１からの信号を変調し、増幅回路５７０３において増幅されて、アンテナ５７０４に送られる。一方、アンテナ５７０４からの受信信号がデータ受信経路５７０９に入力されると、バンドパスフィルタ５７０７によって無線プロセッサからの応答信号のみが拾われる。これを増幅回路５７０６にて増幅したのち、復調回路５７０５にて復調し、制御回路へ送られる。なお、制御信号としては、イネーブル信号、周波数調整用信号、スタンバイ信号などが挙げられる。 The radio wave interface 5203 includes a data transmission path 5708, a data reception path 5709, an oscillation circuit 5701, and an antenna 5704, for example, as shown in FIG. In such a radio wave interface 5203, when transmission data is input to the data transmission path 5708, a signal from the oscillation circuit 5701 is modulated by the modulation circuit 5702, amplified by the amplification circuit 5703, and sent to the antenna 5704. On the other hand, when the reception signal from the antenna 5704 is input to the data reception path 5709, only the response signal from the wireless processor is picked up by the band-pass filter 5707. This is amplified by an amplifier circuit 5706, demodulated by a demodulator circuit 5705, and sent to a control circuit. Note that examples of the control signal include an enable signal, a frequency adjustment signal, and a standby signal.

また図４における制御回路５２０２は、システム本体から無線プロセッサを制御するアプリケーションソフトウェアとの通信および命令の実行、無線プロセッサとの通信、および信号のコーディングとデコーディングを行う。また、暗号化と解読、認証、衝突に対する処理といった処理も必要に応じて行う。なお、同一の無線プロセッサと通信していることを確認するためには、例えば、定期的に無線プロセッサに付与したＩＤ番号を読み出して認証を行うとよい。 Also, the control circuit 5202 in FIG. 4 performs communication with the application software that controls the wireless processor and execution of instructions from the system main body, communication with the wireless processor, and signal coding and decoding. Also, processing such as encryption and decryption, authentication, and processing for collision is performed as necessary. In order to confirm that communication is performed with the same wireless processor, for example, an ID number given to the wireless processor may be periodically read and authenticated.

ＰＣＩインターフェース５２０１は、制御回路５２０２とシステム本体とのデータ通信を、ＰＣＩバスを介して行うためのインターフェースである。本実施形態では、ＰＣＩバスへの接続例を示したが、他のバスであっても、ＰＣＩインターフェース部分を接続するバスに合わせたバスインターフェースに置き換えることで、無線プロセッサをシステム本体に組み込むことが可能となる。 The PCI interface 5201 is an interface for performing data communication between the control circuit 5202 and the system main body via the PCI bus. In this embodiment, an example of connection to a PCI bus has been shown. However, even with other buses, the wireless processor can be incorporated into the system main body by replacing the PCI interface portion with a bus interface that matches the bus to be connected. It becomes possible.

（実施の形態３）
本発明の無線プロセッサは、一つの無線プロセッサインターフェースによって複数の無線プロセッサを接続することが可能である。本実施の形態では、このような形態の例を、図６を用いて説明する。 (Embodiment 3)
The wireless processor of the present invention can connect a plurality of wireless processors through one wireless processor interface. In this embodiment, an example of such a mode will be described with reference to FIG.

図６は無線プロセッサインターフェース５３０２を有する半導体装置５３０１と、複数の無線プロセッサ５３０３〜５３０５を有するシステムである。 FIG. 6 shows a system having a semiconductor device 5301 having a wireless processor interface 5302 and a plurality of wireless processors 5303 to 5305.

無線プロセッサインターフェース５３０２が複数の無線プロセッサを認識し制御する構成について説明する。まず、個々の無線プロセッサが固有のＩＤ番号を有する場合について述べ、次に個々の無線プロセッサが全く同一で、固有のＩＤ番号を有さない場合について述べる。いずれにせよ、無線プロセッサがシステムに組み込まれた状態では、個々の無線プロセッサはシステム内で認証が可能なＩＤ番号を有し、システムはそのＩＤ番号を呼び出すことでそのＩＤ番号を有する無線プロセッサと選択的に通信することができる。無線プロセッサは付与されたＩＤ番号に一致した場合のみに通信を行うようなコマンドを有することで、このような選択的な通信が可能となる。 A configuration in which the wireless processor interface 5302 recognizes and controls a plurality of wireless processors will be described. First, a case where each wireless processor has a unique ID number will be described, and then a case where each wireless processor is exactly the same and does not have a unique ID number will be described. In any case, in a state where the wireless processor is incorporated in the system, each wireless processor has an ID number that can be authenticated in the system, and the system calls the ID number to call the wireless processor having the ID number. It is possible to communicate selectively. Since the wireless processor has a command for performing communication only when it matches the assigned ID number, such selective communication is possible.

複数の無線プロセッサを認識するためには、上述したようにシステム内で認証が可能なＩＤ番号をシステムが取得する必要がある。例えば、図７（Ａ）に記載のフローチャートに示すような方式によって、通信可能領域に入った無線プロセッサのＩＤ番号を取得することができる。まず、システムは、定期的に通信可能領域に入った全ての無線プロセッサのＩＤを読み出す。すなわち、定期的にシステムは、全ての無線プロセッサに呼びかける手段を有する。このとき通信可能領域に無線プロセッサが一つもない場合には、応答がないため、システムは何も処理をしない。この場合、再度ＩＤ読出しを行えばよい。また通信可能領域に無線プロセッサが一つ以上存在する場合には、システムが、正常に読出しができる場合（読み出し成功）と、衝突によって読み出しに失敗する場合（衝突あり）がある。正常に読出しができた場合には、ＩＤ番号を取得することに成功する。そして読み出したＩＤ番号がシステム内で登録されていなければ、新たにシステムに登録する。一方、衝突によって読み出しに失敗した場合には、再度ＩＤ読出しを行えばよい。 In order to recognize a plurality of wireless processors, the system needs to acquire an ID number that can be authenticated in the system as described above. For example, the ID number of the wireless processor that has entered the communicable area can be acquired by the method shown in the flowchart of FIG. First, the system periodically reads the IDs of all wireless processors that have entered the communicable area. That is, the system regularly has a means to call all wireless processors. If there is no wireless processor in the communicable area at this time, there is no response and the system does not perform any processing. In this case, ID reading may be performed again. When there are one or more wireless processors in the communicable area, there are a case where the system can read normally (reading success) and a case where reading fails due to collision (with collision). If reading is successful, the ID number is successfully acquired. If the read ID number is not registered in the system, it is newly registered in the system. On the other hand, if reading fails due to a collision, ID reading may be performed again.

この方式は、無線プロセッサからＩＤ番号を送信するタイミングが無線プロセッサ間で共通である場合には、複数の無線プロセッサによる衝突を避けることが難しく、ＩＤ番号を取得することが困難となる。しかし本方式を有効に機能させるため、無線プロセッサごとにＩＤ番号を送信するタイミングを異ならせる、または読出しを行うごとにＩＤ番号を送信するタイミングを変えるなどの方法がある。具体的には、ＩＤ番号に基づいて送信タイミングを決めるとか、ＩＤ番号を読み出すたびに乱数を発生し、これに基づいてＩＤ番号の送信タイミングを決めるとよい。なお、本方式において、無線プロセッサインターフェースは、例えば、受信タイミングを複数の区間に分け、複数回受信したうちの衝突がなかったデータを採用する方式を用いるとよい。 In this method, when the timing for transmitting the ID number from the wireless processors is common among the wireless processors, it is difficult to avoid a collision by a plurality of wireless processors, and it is difficult to acquire the ID number. However, in order to make this system function effectively, there are methods such as changing the timing of transmitting the ID number for each wireless processor, or changing the timing of transmitting the ID number every time reading is performed. Specifically, it is preferable to determine the transmission timing based on the ID number, or to generate a random number every time the ID number is read, and to determine the transmission timing of the ID number based on this. In this method, the wireless processor interface may use, for example, a method that divides reception timing into a plurality of sections and employs data that has been received a plurality of times and has no collision.

また、図７（Ｂ）に示すようなフローチャートによって、通信可能領域に入った無線プロセッサのＩＤ番号を取得することもできる。図７（Ｂ）は、図７（Ａ）のように全ての無線プロセッサに呼びかける手段以外に、一部分の無線プロセッサにだけ呼びかける手段を有することが特徴である。例えば、ＩＤ番号をビットごとにマスク可能であって、マスクしないビットが一致すれば応答するようなコマンドを無線プロセッサが有するとする。そして、呼びかける対象となる無線プロセッサを絞っていくことでＩＤ番号を取得することができる。 Further, the ID number of the wireless processor that has entered the communicable area can be acquired by a flowchart as shown in FIG. FIG. 7B is characterized by having means for calling only a part of the wireless processors in addition to the means for calling all the wireless processors as shown in FIG. 7A. For example, suppose that the wireless processor has a command that can mask the ID number bit by bit and responds if the unmasked bits match. The ID number can be acquired by narrowing down the wireless processors to be called.

具体的には、まず任意のＩＤ番号を有する無線プロセッサを対象として、システムはＩＤ番号を読み出す。すなわちＩＤ番号の全ビットをマスクして読出しを行う。衝突がない場合には、図７（Ａ）と同様の処理を行う。衝突があった場合には、対象となるＩＤ番号の集合を分割し、その一つを選んで（対象チップの限定）、再度読出しを行う。その後反応がなかった場合には、分割した別の一つを選んで（対象チップのシフト）、再度読出しを行い、全体のＩＤを網羅する。読出しが成功した場合には、取得したＩＤ番号が新規の番号であればシステムに登録し、既に登録済みのものであれば何もせずに、対象チップのシフトを行う。また、衝突があった場合には対象となるＩＤ番号をさらに分割して限定し再読出しを行う。 Specifically, the system first reads the ID number for a wireless processor having an arbitrary ID number. That is, reading is performed with all bits of the ID number masked. If there is no collision, the same processing as in FIG. If there is a collision, the target ID number set is divided, one of them is selected (target chip limitation), and the reading is performed again. If there is no response after that, another divided one is selected (target chip shift) and read again to cover the entire ID. When reading is successful, if the acquired ID number is a new number, it is registered in the system, and if it has already been registered, the target chip is shifted without doing anything. If there is a collision, the target ID number is further divided and limited, and rereading is performed.

例えば、ＩＤ番号を１６ビットとし、全ＩＤを対象として衝突があった場合に、１５ビットをマスク（あるいは、ＩＤ番号のうちの１ビットを指定）して、２回に分けて読み出しを行う。その中で、衝突があった場合にはさらに、１ビットずつマスクするビット数を減らしていって、読出しを繰り返す。 For example, when the ID number is 16 bits and there is a collision for all IDs, 15 bits are masked (or one bit of the ID number is designated), and reading is performed in two steps. If there is a collision, the number of bits to be masked is further reduced and the reading is repeated.

また、別の方法として、衝突したビットを判定できる場合には、衝突したビットの値を０か１に限定して、それぞれ再読み出しを行えばよい。 As another method, when the collided bit can be determined, the value of the collided bit is limited to 0 or 1, and rereading is performed.

このように１ビットずつ指定して、かつ全体をサーチするように対象チップを選ぶことで、高速なＩＤ番号の取得を行うことが可能となる。 In this way, it is possible to obtain a high-speed ID number by designating the target chip so that it is designated bit by bit and the whole is searched.

以上、無線プロセッサがＩＤ番号を不揮発性のデータとして有する場合について述べたが、固有ＩＤを有さない無線プロセッサに対しても、複数のチップを制御することが可能である。例えば、無線プロセッサは揮発性のメモリに記録されたＩＤ番号を有し、通信可能領域に入るとＩＤ番号がランダムにセットされる構成とすればよい。ＩＤ番号として３２ビットもあれば、異なるチップ間でＩＤ番号が偶然一致する確率は実質０％である。このＩＤ番号は、通信可能領域に入っている間は変わらないので、システム内でのＩＤ番号として使用することができる。 Although the case where the wireless processor has the ID number as nonvolatile data has been described above, a plurality of chips can be controlled even for a wireless processor that does not have a unique ID. For example, the wireless processor may have an ID number recorded in a volatile memory, and the ID number may be set at random when entering the communicable area. If there are 32 bits as the ID number, the probability that the ID numbers coincide by chance between different chips is substantially 0%. Since this ID number does not change while in the communicable area, it can be used as an ID number in the system.

一つの無線プロセッサインターフェースによって複数の無線プロセッサを駆動する形態は、半導体装置の小型化において好適である。特に、無線プロセッサの性能が内部ＣＰＵの性能で律速される場合にそのような構成が好ましい。一方、無線プロセッサのパフォーマンスがデータ転送速度によって律速される場合には、複数の無線プロセッサインターフェースを設けたほうが、性能が向上するため好ましい。 A mode in which a plurality of wireless processors are driven by one wireless processor interface is suitable for miniaturization of a semiconductor device. In particular, such a configuration is preferable when the performance of the wireless processor is limited by the performance of the internal CPU. On the other hand, when the performance of the wireless processor is limited by the data transfer rate, it is preferable to provide a plurality of wireless processor interfaces because the performance is improved.

複数の無線プロセッサを制御する方法としては、代表的には時分割方式があげられる。その他に、周波数を分割する方式や、空間的に区別する方式を採用することも可能である。 A typical method for controlling a plurality of wireless processors is a time division method. In addition, it is possible to adopt a method of dividing the frequency or a method of spatially distinguishing.

（実施の形態４）
本システムの特徴は、無線でプロセッサを接続できることであり、システムへのプロセッサの増設を容易に行うことができる。このようにプロセッサを増設することで、複数のプロセッサを用いた並列計算を行うことが可能となる。本実施の形態では、本体内蔵のプロセッサをマスター、複数の無線プロセッサをスレーブとした構成での並列計算の例を説明する。 (Embodiment 4)
The feature of this system is that a processor can be connected wirelessly, and the addition of a processor to the system can be easily performed. By adding more processors in this way, it is possible to perform parallel computation using a plurality of processors. In this embodiment, an example of parallel computation in a configuration in which a processor built in the main body is a master and a plurality of wireless processors are slaves will be described.

無線プロセッサに限らず、並列計算では、データ転送速度が性能の律速となることが多い。従って、プロセッサ間のデータ転送の少ないプログラムが並列計算には適している。そのような例としては、乱数を用いて様々な値を確率的に評価するモンテカルロ計算などをあげることができる。 In parallel computing, not limited to wireless processors, the data transfer rate often becomes the rate-limiting factor for performance. Therefore, a program with less data transfer between processors is suitable for parallel computation. As such an example, there can be mentioned Monte Carlo calculation in which various values are probabilistically evaluated using random numbers.

モンテカルロ計算は、乱数をもとにして確率的なプロセスを何度も繰り返すことで、真の値を評価する方法である。例えば、一辺が１の正方形内に含まれる図形について、０以上１以下の一様乱数の組できまる座標（ｘ，ｙ）がその図形に含まれる確率から図形の面積Ｓを評価することを考える。座標が図形に含まれれば１、含まれなければ０として、ｎ回の試行でｋ回含まれたとすると、その図形の面積はおよそｋ／ｎであると評価される。その誤差は、ｎが大きい程小さく、１／（√ｎ）で減少してゆく。なお、ここで用いるｎ及びｋは正の整数である。 Monte Carlo calculation is a method of evaluating a true value by repeating a probabilistic process many times based on a random number. For example, for a figure included in a square with one side, consider that the area S of the figure is evaluated from the probability that the coordinates (x, y) formed by a set of uniform random numbers from 0 to 1 are included in the figure. . If the coordinates are included in the figure, it is 1 and if it is not included, it is evaluated that the area of the figure is approximately k / n, assuming that it is included k times in n trials. The error decreases as n increases, and decreases with 1 / (√n). Note that n and k used here are positive integers.

例えば、スレーブとなる複数の無線プロセッサは、確率的なプロセスに相当する、（ｘ，ｙ）が図形に含まれるかどうかを判定するプログラム、を内部メモリにそれぞれコピーしておけば、外部から乱数を取得するだけで、独立にモンテカルロ計算を進めることができる。複数の無線プロセッサは、外部から乱数をｎ回取得して、ｋ回図形に含まれた場合に、数値ｎとｋを外部に返信する。そして、全ての無線プロセッサの試行結果（回数Ｎ）の平均をとり、それを基に最終的な図形の面積を１／（√Ｎ）程度の誤差範囲で求めることができる。 For example, if a plurality of wireless processors that are slaves copy a program for determining whether (x, y) is included in a figure, which corresponds to a probabilistic process, to a random number from the outside, Monte Carlo calculations can be independently carried out simply by acquiring. The plurality of wireless processors obtain a random number n times from the outside, and return the numerical values n and k to the outside when they are included in the figure k times. Then, an average of trial results (number of times N) of all the wireless processors is taken, and based on this, the final figure area can be obtained with an error range of about 1 / (√N).

このようなプログラムでは、プロセッサ間のデータ通信が少なく、並列計算を効率よく実行することができる。なお、マスターは複数のスレーブの制御を行うが、その合間にスレーブ同様にモンテカルロ計算を行ってもよい。 In such a program, there is little data communication between processors, and parallel calculation can be performed efficiently. Although the master controls a plurality of slaves, a Monte Carlo calculation may be performed in the same manner as the slave.

（実施の形態５）
本システムの特徴は、無線でプロセッサを接続できることであり、システムへのプロセッサの増設を容易に行うことができる。本実施の形態では、このようなシステムの応用例として、非互換ＣＰＵを無線プロセッサとして設ける例を説明する。 (Embodiment 5)
The feature of this system is that a processor can be connected wirelessly, and the addition of a processor to the system can be easily performed. In this embodiment, an example in which an incompatible CPU is provided as a wireless processor will be described as an application example of such a system.

ＣＰＵには、ペンティアム（登録商標）を始めとして様々な種類があるが、それぞれが異なる命令セットを有していることから、マシン語レベルのプログラムを共有することはできない。一方で、異なるＣＰＵ上のアプリケーションソフトが両方使用できる環境が望ましい場合は多々ある。このような問題に対し、本発明の無線プロセッサとして、本体のプロセッサと非互換のプロセッサを増設することで、追加したプロセッサ用のソフトウェアも実行することが可能となる。 There are various types of CPUs including Pentium (registered trademark), but since each has a different instruction set, it is not possible to share a machine language level program. On the other hand, there are many cases where an environment where both application software on different CPUs can be used is desirable. For such a problem, by adding a processor incompatible with the processor of the main body as the wireless processor of the present invention, it becomes possible to execute software for the added processor.

実際には、アプリケーションソフトウェアは通常ＯＳ（ｏｐｅｒａｔｉｎｇ ｓｙｓｔｅｍ）上で実行されることや、データ構造の違いなどから、無線プロセッサインターフェースでの処理が多少必要となるが、形態としては図８に示すようになる。 Actually, the application software is usually executed on an OS (operating system) and the processing of the wireless processor interface is somewhat necessary due to the difference in the data structure. As shown in FIG. Become.

図８において、本体のＣＰＵ５５０１と無線プロセッサ５５０９内部のＣＰＵ５５１０に互換性がなく、ハードディスク５５０６は、ＣＰＵ５５０１用のソフトウェアやデータと、ＣＰＵ５５１０用のソフトウェアやデータの両方を格納している。システムはＣＰＵ５５０１上で動作するオペレーションシステム上に構築されているとし、無線プロセッサ５５０９は該オペレーションシステムによって認識され、システムへの組み込みや切り離しを行う、つまり、ＣＰＵ５５１０は該オペレーションシステムによって制御される構成とする。 In FIG. 8, the CPU 5501 of the main body and the CPU 5510 in the wireless processor 5509 are not compatible, and the hard disk 5506 stores both software and data for the CPU 5501 and software and data for the CPU 5510. It is assumed that the system is built on an operation system that operates on the CPU 5501. The wireless processor 5509 is recognized by the operation system and is incorporated into or disconnected from the system. That is, the CPU 5510 is controlled by the operation system. To do.

このような構成において、ＣＰＵ５５１０上で動作するソフトウェアを実行する場合には、オペレーションシステムはＣＰＵ５５１０を呼び出してこれを実行させる。ＣＰＵ５５１０は無線プロセッサ内メモリ５５１１にプログラムやデータを転送し、該プログラムを実行する。無線プロセッサインターフェース５５０８は、ＣＰＵ５５１０がこの動作を行い、かつＯＳとのデータのやりとりをスムーズに行うための制御を行う。 In such a configuration, when executing software running on the CPU 5510, the operation system calls the CPU 5510 to execute it. The CPU 5510 transfers a program and data to the wireless processor internal memory 5511 and executes the program. The wireless processor interface 5508 controls the CPU 5510 to perform this operation and to smoothly exchange data with the OS.

以上のようにして、本体のプロセッサと非互換のプロセッサを増設することで、通常のソフトウェアに加えて、追加した無線プロセッサ用のソフトウェアも実行することが可能なシステムを構築することができる。 As described above, by adding a processor incompatible with the processor of the main body, it is possible to construct a system that can execute the software for the added wireless processor in addition to the normal software.

（実施の形態６）
本実施の形態では、無線プロセッサの応用例として、特定のアプリケーションソフトウェアがインストールされている形態例を説明する。 (Embodiment 6)
In this embodiment, an example in which specific application software is installed will be described as an application example of the wireless processor.

例えば、あるアプリケーションソフトウェアがインストールされた無線プロセッサを携帯するだけで、無線プロセッサインターフェースが対応している半導体装置では、無線プロセッサを実装（張り付けるなど）することで、そのアプリケーションソフトウェアを使用することが可能となる。 For example, in a semiconductor device that supports a wireless processor interface only by carrying a wireless processor in which certain application software is installed, the application software can be used by mounting (pasting) the wireless processor. It becomes possible.

また、ハードウェアとしてライセンスを付与する形態とし、内部のソフトウェアは読み出せないようにすることで、不法なコピーを防ぐことのできるライセンス形態を実現することができる。従来は、ＣＤ−ＲＯＭを用いてソフトウェアをリリースする場合には、複数のハードウェアに不法にインストールすることが可能であったり、これを防ぐために、ハードウェアのシリアル番号を登録するような煩わしい手続きが必要であった。 In addition, it is possible to realize a license form that can prevent illegal copying by providing a license as hardware and preventing internal software from being read. Conventionally, when software is released using a CD-ROM, it is possible to illegally install on a plurality of hardware, and in order to prevent this, troublesome procedures such as registering the hardware serial number Was necessary.

しかし本発明の無線プロセッサを、ハードウェアとしてライセンスを付与する方式とすることで、不法なインストールを防止し、シリアル番号の登録といった手続きが不要なライセンス形態を実現することが可能となる。 However, the wireless processor of the present invention adopts a method of granting a license as hardware, thereby preventing illegal installation and realizing a license form that does not require a procedure such as serial number registration.

無線プロセッサの応用例として、特定のアプリケーションソフトウェアがインストールされている形態を説明する。例えば、あるアプリケーションソフトウェアがインストールされた無線プロセッサを携帯することで、無線プロセッサインターフェースが対応している電子機器では、無線プロセッサを実装（張り付けるなど）するだけで、そのアプリケーションソフトウェアを使用することが可能となる。 As an application example of the wireless processor, a mode in which specific application software is installed will be described. For example, by carrying a wireless processor with certain application software installed, an electronic device that supports the wireless processor interface can use the application software simply by mounting (pasting) the wireless processor. It becomes possible.

また、特定のアプリケーションソフトウェアがインストールされた無線プロセッサ毎にライセンスを付与する形態とし、格納されたソフトウェアを読み出せない構成とすることで、不法なコピーを防ぐことのできるライセンス形態を実現することができる。 Also, it is possible to realize a license form that can prevent illegal copying by adopting a configuration in which a license is granted to each wireless processor in which specific application software is installed, and the stored software cannot be read. it can.

従来のアプリケーションソフトウェアのリリースは、ＣＤ−ＲＯＭやネットワークを用いて通常行われている。しかしながら、このようにソフトウェアのみにライセンスを付与する方法は、不法なコピーが容易に行われ好ましくない。また、これを防ぐために、ソフトウェアを使用するハードウェアのシリアル番号を登録する方法が通常行われるが、このような手続きは煩わしいという問題があった。 Conventional application software is usually released using a CD-ROM or a network. However, such a method of granting a license only to software is not preferable because illegal copying is easily performed. In order to prevent this, a method of registering the serial number of the hardware that uses the software is usually performed, but there is a problem that such a procedure is troublesome.

上述のように、特定のアプリケーションソフトウェアがインストールされた無線プロセッサごとにライセンスを付与する方式とすれば、無線プロセッサがソフトウェアを実行するために、内部のソフトウェアをいったん外部にロードする必要はなく、ソフトウェアを不正にコピーすることは実質的に不可能である。従って、ライセンスを付与した個数以上に不正に出回ることはない。また、無線プロセッサを貼り付けてシステムに実装するだけで、使用することができるため、複数のパ−ソナルコンピュータを使用する場合にもライセンスは一つでよく、かつ、使用する全てのパ−ソナルコンピュータのシリアル番号を登録する必要もない形態を実現することができる。 As described above, if a method is used in which a license is granted to each wireless processor in which specific application software is installed, it is not necessary to load the internal software once in order for the wireless processor to execute the software. It is practically impossible to copy illegally. Therefore, the number of licenses cannot be illegally distributed. In addition, since it can be used simply by attaching a wireless processor to the system, it can be used only when using multiple personal computers, and only one license can be used. It is possible to realize a form that does not require registration of a computer serial number.

（実施の形態７）
本実施の形態では、無線メモリの形態について説明する。 (Embodiment 7)
In this embodiment, a mode of a wireless memory is described.

図９には、無線メモリ３０００の代表的な回路構成を示す。図９において、無線メモリ３０００は、ＲＦ回路３００３、電源回路３００４、クロック生成回路３００５、データ復調回路３００６、負荷変調回路３００７、メモリインターフェース３００８、メモリ３００９、３０１０を有する。メモリ３００９、３０１０としては、それぞれ不揮発性メモリ３００９、揮発性メモリ３０１０を用いることができる。 FIG. 9 shows a typical circuit configuration of the wireless memory 3000. 9, the wireless memory 3000 includes an RF circuit 3003, a power supply circuit 3004, a clock generation circuit 3005, a data demodulation circuit 3006, a load modulation circuit 3007, a memory interface 3008, and memories 3009 and 3010. As the memories 3009 and 3010, a nonvolatile memory 3009 and a volatile memory 3010 can be used, respectively.

無線メモリ３０００は、ＲＦ回路の構成要素であるアンテナを介して電磁波により電源の供給を受けることができ、またデータの送受信を行うことができる。またデータ送受信手段として、受光素子又は発光素子を実装し、これらを用いた赤外線通信を行ってもよい。 The wireless memory 3000 can receive power supply by electromagnetic waves via an antenna that is a component of the RF circuit, and can transmit and receive data. Moreover, as a data transmission / reception means, a light receiving element or a light emitting element may be mounted and infrared communication using these may be performed.

ＲＦ回路３００３に電磁波が供給されると、電源回路３００４で電源の生成、クロック生成回路３００５でクロック信号の生成、データ復調回路３００６でデータの復調を、それぞれ行う。また、負荷変調回路３００７によって送信するデータに合わせた負荷変調を行う。メモリインターフェース３００８は、外部装置と不揮発性メモリ３００９や揮発性メモリ３０１０とのデータ通信を制御するユニットであり、受信した命令やアドレス、データに従って読みだしや書き込みを行う。 When an electromagnetic wave is supplied to the RF circuit 3003, the power supply circuit 3004 generates a power supply, the clock generation circuit 3005 generates a clock signal, and the data demodulation circuit 3006 performs data demodulation. The load modulation circuit 3007 performs load modulation according to the data to be transmitted. The memory interface 3008 is a unit that controls data communication between the external device and the non-volatile memory 3009 or the volatile memory 3010, and performs reading and writing according to received commands, addresses, and data.

本発明は、電源を供給されない期間もデータを保持するために、不揮発性メモリを内蔵することが好ましい。なお、電池を内蔵する場合には、不揮発性メモリを有さない揮発性メモリのみの構成でもよい。不揮発性メモリ３００９は、フラッシュメモリやＥＥＰＲＯＭが代表的であり、記憶素子として、浮遊ゲートやシリコンドット構造のトランジスタや強誘電体記憶素子などを使用することができる。また、ワークメモリなどの一時的なメモリとして、ＳＲＡＭやＤＲＡＭといった揮発性メモリを有していても良い。 The present invention preferably incorporates a non-volatile memory in order to retain data even when power is not supplied. In the case where a battery is built in, a configuration of only a volatile memory that does not have a nonvolatile memory may be used. The nonvolatile memory 3009 is typically a flash memory or an EEPROM, and a floating gate, a silicon dot structure transistor, a ferroelectric memory element, or the like can be used as a memory element. Moreover, you may have volatile memories, such as SRAM and DRAM, as temporary memories, such as a work memory.

なお、無線メモリは、プラスチック基板又はプラスチックフィルム基板（これらを合わせて可撓性基板とも表記する）上に形成することができる。詳細にはＲＦ回路３００３、電源回路３００４、クロック生成回路３００５、データ復調回路３００６、負荷変調回路３００７、メモリインターフェース３００８、メモリ３００９、３０１０（これらが集積回路に相当する）は、絶縁表面上に形成された、厚さが１０ｎｍ乃至２００ｎｍであって、島状に分離された半導体膜により、少なくともチャネル形成領域が形成されるトランジスタを有する素子形成領域を有するように形成されすることができる。具体的なトランジスタとして、薄膜トランジスタ（ＴＦＴ）を用いることができる。またＲＦ回路を構成するアンテナは、プラスチック基板等の可撓性基板上に固定されてもよいし、基板とは別に形成され接続される形態であってもよい。詳細な作製方法は、以下の実施の形態１２又は１３で説明する。その結果、耐衝撃性や柔軟性に優れた無線メモリを得ることができる。 Note that the wireless memory can be formed over a plastic substrate or a plastic film substrate (also collectively referred to as a flexible substrate). Specifically, an RF circuit 3003, a power supply circuit 3004, a clock generation circuit 3005, a data demodulation circuit 3006, a load modulation circuit 3007, a memory interface 3008, and memories 3009 and 3010 (these correspond to integrated circuits) are formed on an insulating surface. The semiconductor film having a thickness of 10 nm to 200 nm and separated in an island shape can be formed to have an element formation region having a transistor in which at least a channel formation region is formed. As a specific transistor, a thin film transistor (TFT) can be used. The antenna constituting the RF circuit may be fixed on a flexible substrate such as a plastic substrate, or may be formed and connected separately from the substrate. A detailed manufacturing method will be described in Embodiment Mode 12 or 13 below. As a result, a wireless memory excellent in impact resistance and flexibility can be obtained.

次に、無線メモリをシステムに組み込むことのできる半導体装置の構成例を図１０に示す。図１０に示す半導体装置３２００は、代表的にはパーソナルコンピュータである。半導体装置３２００は、ＰＣＩインターフェース３２０２やＤＲＡＭインターフェース３２０３を内蔵する演算手段（所謂ＣＰＵとしての機能を奏するため、以下ＣＰＵと表記する）３２０１、ＤＲＡＭ３２０４、ＰＣＩバスに接続されるグラフィックス３２０６、グラフィックスに接続されるディスプレイ３２０８、サウスブリッジ３２０５、サウスブリッジ３２０５に接続されるＲＯＭ３２０９やキーボード３２１０、無線メモリドライバ３２０７（以下、単にドライバとも呼ぶ）などによって構成される。無線メモリのドライバ３２０７は無線を介して無線メモリ３２１１を駆動する。 Next, FIG. 10 illustrates a configuration example of a semiconductor device in which a wireless memory can be incorporated into the system. A semiconductor device 3200 shown in FIG. 10 is typically a personal computer. The semiconductor device 3200 includes arithmetic means (which will be referred to as a CPU in order to perform a function as a so-called CPU) 3201, a DRAM 3204, a graphics 3206 connected to the PCI bus, and graphics. A display 3208 to be connected, a south bridge 3205, a ROM 3209 and a keyboard 3210 connected to the south bridge 3205, a wireless memory driver 3207 (hereinafter also simply referred to as a driver), and the like. The wireless memory driver 3207 drives the wireless memory 3211 via wireless communication.

なお、図１０では、無線メモリのドライバ３２０７がＰＣＩバスに接続される形態を示したが、ＣＰＵに接続されてもよいし、サウスブリッジに接続される形態であってもよい。 In FIG. 10, the wireless memory driver 3207 is connected to the PCI bus. However, the wireless memory driver 3207 may be connected to the CPU or connected to the south bridge.

また、半導体装置３２００は、パーソナルコンピュータの他に、ＰＤＡ、ゲーム機器あるいはＤＶＤなど、ＣＰＵやＡＳＩＣを組み込んだ様々な半導体装置であっても同様である。 The semiconductor device 3200 is the same as various semiconductor devices in which a CPU or an ASIC is incorporated, such as a PDA, a game machine, or a DVD, in addition to a personal computer.

本発明の特徴は、無線で電源供給やデータ通信を行うことである。これにより、従来のカード型の半導体メモリを抜き差しする手間を要さず、ドライバと通信可能な位置に無線メモリを配置する、例えば貼り付けるだけでメモリを実装することが可能となる。また、非接触であることから信頼性も向上する。またコネクターの接続不良等をなくすことができ、各装置を接続している配線に起因する取り扱い上の不具合等をなくすことができる。 A feature of the present invention is to perform power supply and data communication wirelessly. Accordingly, it is possible to mount the memory by simply placing the wireless memory at a position where it can communicate with the driver, for example, by attaching it, without the need to insert and remove the conventional card-type semiconductor memory. Moreover, since it is non-contact, reliability is also improved. In addition, it is possible to eliminate a connection failure of the connector and the like, and it is possible to eliminate a handling problem caused by the wiring connecting the devices.

パーソナルコンピュータは、ドライバの通信可能距離を１ｍｍ〜５０ｃｍ程度とし、無線メモリをパーソナルコンピュータの本体表面のどこに張り付けてもドライバが認識できるように設計を行うことが好ましい。また、無線メモリはマグネットで本体に張り付けるなどの形態が便利である。その結果、例えば図１１に示すように、パーソナルコンピュータの本体３４０１に無線メモリ３４０４を張り付けるだけでメモリを実装することが可能となる。無線で電力又は信号を送受信することにより、メモリ、及び半導体装置の高付加価値化を達成することができる。図１１は、本体３４０１、ディスプレイ３４０２、キーボード３４０３、無線メモリ３４０４を有するパーソナルコンピュータの模式図である。 The personal computer is preferably designed such that the communicable distance of the driver is about 1 mm to 50 cm and the driver can recognize the wireless memory wherever it is attached on the main body surface of the personal computer. In addition, the wireless memory is conveniently attached to the main body with a magnet. As a result, for example, as shown in FIG. 11, the memory can be mounted only by attaching the wireless memory 3404 to the main body 3401 of the personal computer. By transmitting and receiving power or signals wirelessly, high added value of the memory and the semiconductor device can be achieved. FIG. 11 is a schematic diagram of a personal computer including a main body 3401, a display 3402, a keyboard 3403, and a wireless memory 3404.

（実施の形態８）
本実施の形態では、無線メモリのドライバの回路構成例を示す。
図１２に示した無線メモリドライバ３３０１は、ＰＣＩバスに接続される構成であり、ＰＣＩインターフェース３３０２、制御回路３３０３、電波インターフェース３３０４を有する。 (Embodiment 8)
In this embodiment mode, a circuit configuration example of a driver of a wireless memory is shown.
The wireless memory driver 3301 illustrated in FIG. 12 is configured to be connected to a PCI bus, and includes a PCI interface 3302, a control circuit 3303, and a radio wave interface 3304.

電波インターフェース３３０４は、通信方式に依存するが、一般的には図５に示す電波インターフェース５２０３と同じ構成からなる。なお、本発明に適用可能な通信方式として、電磁誘導方式やマイクロ波方式、などが挙げられる。図５に示した電波インターフェース５２０３は、データ送信経路５７０８とデータ受信経路５７０９、発振回路５７０１、アンテナ５７０４を有する。送信データがデータ送信経路５７０８に入力されると、変調回路５７０２において発振回路５７０１からの信号を変調し、増幅回路５７０３において増幅されて、アンテナ５７０４に送られる。一方、アンテナ５７０４からの受信信号がデータ受信経路５７０９に入力されると、バンドパスフィルタ５７０７によって無線メモリからの応答信号のみが拾われる。これは増幅回路５７０６にて増幅したのち、復調回路５７０５にて復調し、制御回路へ送られる。なお、制御信号としては、イネーブル信号、周波数調整用信号、スタンバイ信号などが挙げられる。 The radio wave interface 3304 generally has the same configuration as the radio wave interface 5203 shown in FIG. Note that examples of the communication method applicable to the present invention include an electromagnetic induction method and a microwave method. The radio wave interface 5203 illustrated in FIG. 5 includes a data transmission path 5708, a data reception path 5709, an oscillation circuit 5701, and an antenna 5704. When transmission data is input to the data transmission path 5708, the modulation circuit 5702 modulates the signal from the oscillation circuit 5701, is amplified by the amplification circuit 5703, and is sent to the antenna 5704. On the other hand, when the reception signal from the antenna 5704 is input to the data reception path 5709, only the response signal from the wireless memory is picked up by the band-pass filter 5707. This is amplified by the amplification circuit 5706, demodulated by the demodulation circuit 5705, and sent to the control circuit. Note that examples of the control signal include an enable signal, a frequency adjustment signal, and a standby signal.

制御回路３３０３は、システム本体から無線メモリを制御するアプリケーションソフトウェアとの通信および命令の実行、無線メモリとの通信、および信号のコーディングとデコーディングを行う。また、暗号化と解読、認証、衝突に対する処理といった処理も必要に応じて行う。なお、同一の無線メモリと通信していることを確認するためには、例えば、定期的に無線メモリに付与したＩＤ番号を読み出して認証し、その間の通信データに対するチェックサム（例えばパリティチェック）を行うとよい。 The control circuit 3303 performs communication with the application software that controls the wireless memory and execution of instructions from the system main body, communication with the wireless memory, and signal coding and decoding. Also, processing such as encryption and decryption, authentication, and processing for collision is performed as necessary. In order to confirm that communication is performed with the same wireless memory, for example, the ID number assigned to the wireless memory is periodically read and authenticated, and a checksum (for example, a parity check) is performed on the communication data during that period. It is good to do.

ＰＣＩインターフェース３３０２は、制御回路３３０３とシステム本体とのデータ通信を、ＰＣＩバスを介して行うためのインターフェースである。本実施の形態では、ＰＣＩバスへの接続例を示したが、他のバスであっても、ＰＣＩインターフェース部分を接続するバスに合わせたバスインターフェースに置き換えることで、無線メモリをシステム本体に組み込むことが可能となる。 The PCI interface 3302 is an interface for performing data communication between the control circuit 3303 and the system main body via the PCI bus. In the present embodiment, an example of connection to the PCI bus has been shown. However, even with other buses, the wireless memory is incorporated into the system main body by replacing the PCI interface portion with a bus interface that matches the bus to be connected. Is possible.

（実施の形態９）
本発明は、無線メモリの抜き差しする手間を要さないだけでなく、一つのドライバによって複数の無線メモリを駆動することが可能である。本実施の形態では、この様子を、図１３を用いて説明する。 (Embodiment 9)
In the present invention, not only is it unnecessary to insert and remove the wireless memory, but a plurality of wireless memories can be driven by a single driver. In this embodiment, this state will be described with reference to FIG.

図１３には、無線メモリドライバ３１０２を有する半導体装置３１０１と、複数の無線メモリ３１０３〜３１０５を有するシステムを示す。 FIG. 13 shows a semiconductor device 3101 having a wireless memory driver 3102 and a system having a plurality of wireless memories 3103 to 3105.

無線メモリドライバ３１０２が複数の無線メモリを認識し制御する構成について説明する。まず、個々の無線メモリが固有のＩＤ番号を有する場合について述べ、次に個々の無線メモリが全く同一で、固有のＩＤ番号を有さない場合について述べる。いずれにせよ、無線メモリがシステムに組み込まれた状態では、個々の無線メモリはシステム内で認証が可能なＩＤ番号を有し、システムはそのＩＤ番号を呼び出すことでそのＩＤ番号を有する無線メモリと選択的に通信することができる。無線メモリは付与されたＩＤ番号に一致した場合のみに通信を行うようなコマンドを有することで、このような選択的な通信が可能となる。 A configuration in which the wireless memory driver 3102 recognizes and controls a plurality of wireless memories will be described. First, the case where each wireless memory has a unique ID number will be described, and then the case where each wireless memory is exactly the same and does not have a unique ID number will be described. In any case, in a state where the wireless memory is incorporated in the system, each wireless memory has an ID number that can be authenticated in the system, and the system calls the ID number to call the wireless memory having the ID number. It is possible to communicate selectively. Since the wireless memory has a command for performing communication only when it matches the assigned ID number, such selective communication is possible.

複数の無線メモリを認識するためには、上述したようにシステム内で認証が可能なＩＤ番号をシステムが取得する必要がある。例えば、図７（Ａ）に示すようなフローチャートに示すような方式によって、通信可能領域に入った無線メモリのＩＤ番号を取得することができる。まず、システムは定期的に通信可能領域に入った全ての無線メモリのＩＤを読み出す。通信可能領域に無線メモリが一つもない場合には応答がなく、何も処理をしない。通信可能領域に無線メモリが一つ以上存在する場合には、正常に読出しができる場合と、衝突によって読み出しに失敗する場合がある。正常に読出しができた場合には、ＩＤ番号を取得することに成功する。そして読み出したＩＤ番号がシステム内で登録されていなければ、新たにシステムに登録する。一方、衝突によって読み出しに失敗した場合には、再度ＩＤ読出しを行う。 In order to recognize a plurality of wireless memories, the system needs to acquire an ID number that can be authenticated in the system as described above. For example, the ID number of the wireless memory that has entered the communicable area can be acquired by the method shown in the flowchart shown in FIG. First, the system periodically reads the IDs of all the wireless memories that have entered the communicable area. If there is no wireless memory in the communicable area, there is no response and no processing is performed. When one or more wireless memories exist in the communicable area, there are a case where reading can be performed normally and a case where reading fails due to a collision. If reading is successful, the ID number is successfully acquired. If the read ID number is not registered in the system, it is newly registered in the system. On the other hand, when reading fails due to a collision, ID reading is performed again.

この方式は、無線メモリからＩＤ番号を送信するタイミングが無線メモリ間で共通である場合には、複数の無線メモリによる衝突がさけられず、ＩＤ番号を取得することが困難となる。しかし本方式を有効に機能させるため、無線メモリごとにＩＤ番号を送信するタイミングを異ならせる、または読出しを行うごとにＩＤ番号を送信するタイミングを変えるなどの方法によって、この方法を有効に機能させることができる。例えば、ＩＤ番号に基づいて送信タイミングを決めるとか、ＩＤ番号を読み出すたびに乱数を発生し、これに基づいてＩＤ番号の送信タイミングを決めるとよい。なお、本方式において、ドライバは、例えば、受信タイミングを複数の区間に分け、複数回受信したうちの衝突がなかったデータを採用する方式を用いるとよい。 In this method, when the timing for transmitting the ID number from the wireless memory is common between the wireless memories, the collision by the plurality of wireless memories is not avoided and it is difficult to acquire the ID number. However, in order to make this method function effectively, this method is made to function effectively by changing the timing of transmitting the ID number for each wireless memory or changing the timing of transmitting the ID number every time reading is performed. be able to. For example, the transmission timing may be determined based on the ID number, or a random number may be generated every time the ID number is read, and the ID number transmission timing may be determined based on this. In this method, the driver may use, for example, a method that divides reception timing into a plurality of sections and employs data that has been received a plurality of times without collision.

また、図７（Ｂ）に示すようなフローチャートによって、通信可能領域に入った無線メモリのＩＤ番号を取得することもできる。図７（Ｂ）は、図７（Ａ）のように全ての無線メモリに呼びかける手段以外に、一部分の無線メモリにだけ呼びかける手段を有することが特徴である。例えば、ＩＤ番号をビットごとにマスク可能であって、マスクしないビットが一致すれば応答するようなコマンドを無線メモリが有するとする。そして、呼びかける対象となる無線メモリを絞っていくことでＩＤ番号を取得することができる。 Further, the ID number of the wireless memory that has entered the communicable area can be acquired by a flowchart as shown in FIG. FIG. 7B is characterized by having means for calling only a part of the radio memories in addition to the means for calling all the radio memories as shown in FIG. 7A. For example, it is assumed that the wireless memory has a command that can mask the ID number for each bit and responds if the bits that are not masked match. The ID number can be acquired by narrowing down the wireless memory to be called.

具体的には、まず任意のＩＤ番号を有する無線メモリを対象として、システムはＩＤ番号を読み出す。すなわちＩＤ番号の全ビットをマスクして読出しを行う。衝突がない場合には、図７（Ａ）と同様の処理を行う。衝突があった場合には、対象となるＩＤ番号の集合を分割し、その一つを選んで（対象チップの限定）、再度読出しを行う。その後反応がなかった場合には、分割した別の一つを選んで（対象チップのシフト）、再度読出しを行い、全体をスイープする。読出しが成功した場合には、取得したＩＤ番号が新規の番号であればシステムに登録し、既に登録済みのものであれば何もせずに、対象チップのシフトを行う。また、衝突があった場合には対象となるＩＤ番号をさらに分割して限定し再読出しを行う。 Specifically, first, the system reads an ID number for a wireless memory having an arbitrary ID number. That is, reading is performed with all bits of the ID number masked. If there is no collision, the same processing as in FIG. If there is a collision, the target ID number set is divided, one of them is selected (target chip limitation), and the reading is performed again. If there is no response thereafter, another divided one is selected (target chip shift), read again, and the whole is swept. When reading is successful, if the acquired ID number is a new number, it is registered in the system, and if it has already been registered, the target chip is shifted without doing anything. If there is a collision, the target ID number is further divided and limited, and rereading is performed.

例えば、ＩＤ番号を１６ビットとし、全ＩＤを対象として読み出しを行い、衝突があった場合に、１５ビットをマスク（あるいは、ＩＤ番号のうちの１ビットを指定）して、２回に分けて読み出しを行う。その中で、衝突があった場合にはさらに、１ビットずつマスクするビット数を減らしていって、読出しを繰り返す。 For example, if the ID number is 16 bits, reading is performed for all IDs, and there is a collision, 15 bits are masked (or one bit of the ID number is specified) and divided into two times. Read. If there is a collision, the number of bits to be masked is further reduced and the reading is repeated.

また、別の方法として、衝突したビットを判定できる場合には、衝突したビットの値を０か１に限定して、それぞれ再読み出しを行えばよい。 As another method, when the collided bit can be determined, the value of the collided bit is limited to 0 or 1, and rereading is performed.

このように１ビットずつ指定して、かつ全体をサーチするように対象チップを選ぶことで、高速なＩＤ番号の取得を行うことが可能となる。 In this way, it is possible to obtain a high-speed ID number by designating the target chip so that it is designated bit by bit and the whole is searched.

以上、無線メモリがＩＤ番号を不揮発性のデータとして有する場合について述べたが、固有ＩＤを有さない無線メモリに対しても、複数のチップを制御することが可能である。例えば、無線メモリは揮発性のメモリに記録されたＩＤ番号を有し、通信可能領域に入るとＩＤ番号がランダムにセットされる構成とすればよい。ＩＤ番号として３２ビットもあれば、異なるチップ間でＩＤ番号が偶然一致する確率は実質０％である。このＩＤ番号は、通信可能領域に入っている間は変わらないので、システム内でのＩＤ番号として使用することができる。 The case where the wireless memory has an ID number as nonvolatile data has been described above, but a plurality of chips can be controlled even for a wireless memory that does not have a unique ID. For example, the wireless memory may have an ID number recorded in a volatile memory, and the ID number may be set at random when entering the communicable area. If there are 32 bits as the ID number, the probability that the ID numbers coincide by chance between different chips is substantially 0%. Since this ID number does not change while in the communicable area, it can be used as an ID number in the system.

パーソナルコンピュータなど、多くのシステムでは、バスを用いてデータ転送を行うために、同時に複数のメモリにアクセスことはほとんどない。そのようなシステムでは、一つのドライバを内蔵して複数の無線メモリを駆動する形態が適しており、半導体装置の小型化において、優れている。勿論、複数のドライバを設けても構わない。 In many systems such as a personal computer, since data is transferred using a bus, a plurality of memories are hardly accessed at the same time. In such a system, a mode in which a single driver is incorporated and a plurality of wireless memories are driven is suitable, which is excellent in miniaturization of a semiconductor device. Of course, a plurality of drivers may be provided.

（実施の形態１０）
本実施の形態では、本発明の無線メモリと、無線タグとを対比して説明する。 (Embodiment 10)
In this embodiment mode, the wireless memory of the present invention is compared with a wireless tag.

本発明の無線メモリは、アンテナを介して通信を行い、かつメモリを有しており、無線タグと比較的近い構成を有する。しかしながら、無線タグは、タグが付与された物体を区別するために、異なるＩＤを有することが必須である。一方、本発明の無線メモリは、必ずしも全てのメモリに異なるＩＤを付与する必要はない。例えば、無線メモリがドライバの通信可能域に入った時点で、ドライバが無線メモリに内蔵される揮発性メモリに識別番号を書き込む方式でもよい。 The wireless memory of the present invention communicates via an antenna, has a memory, and has a structure that is relatively close to a wireless tag. However, it is essential that the wireless tag has a different ID in order to distinguish the object to which the tag is attached. On the other hand, the wireless memory of the present invention does not necessarily have to assign different IDs to all the memories. For example, when the wireless memory enters the communicable area of the driver, the driver may write an identification number in a volatile memory built in the wireless memory.

また、無線メモリは、通信の仕様、必要なメモリ容量、連続動作時間など、仕様や用途において、無線タグと全く異なる。無線メモリは、ドライバの仕様と一致すればよいため設計の自由度が高いという利点がある。また無線メモリは、メモリ容量が大きく、さらに接続したまま使用することから連続動作時間が長くできる、などの利点があげられる。 Further, the wireless memory is completely different from the wireless tag in specifications and applications such as communication specifications, required memory capacity, and continuous operation time. The wireless memory has an advantage that the degree of freedom in design is high because it only needs to match the specifications of the driver. In addition, the wireless memory has advantages such as a large memory capacity and a longer continuous operation time because it is used while connected.

（実施の形態１１）
本実施の形態では、本発明の応用として、無線メモリに特定のソフトウェアが格納されている形態を説明する。 (Embodiment 11)
In this embodiment, a mode in which specific software is stored in a wireless memory will be described as an application of the present invention.

例えば、あるアプリケーションソフトウェアを格納した無線メモリを携帯することで、ドライバが対応している半導体装置では、無線メモリを張り付けるなどし、実装するだけで、そのアプリケーションソフトウェアを使用することが可能となる。これは例えばＣＤＲＯＭを持ち歩くことと似ているが、無線メモリは、非接触であり信頼性が高いこと、実装が簡単であること、においてＣＤＲＯＭよりも優れている。 For example, by carrying a wireless memory that stores certain application software, a semiconductor device supported by the driver can use the application software simply by attaching and mounting the wireless memory. . This is similar to, for example, carrying a CDROM, but wireless memory is superior to CDROM in that it is non-contact, highly reliable, and easy to implement.

（実施の形態１２）
本実施の形態では、トランジスタとして、薄膜トランジスタを用い、ＳＰＯＰ法により集積回路を作製する工程について説明する。 (Embodiment 12)
In this embodiment, a process for manufacturing an integrated circuit by a SPOP method using a thin film transistor as a transistor will be described.

まず図１４（Ａ）に示すように絶縁表面を有する第１の基板２１０上に、金属膜１１を形成する。なお、第１の基板は後の剥離工程に耐えうる剛性を有していればよく、例えばガラス基板、石英基板、セラミック基板、シリコン基板、金属基板またはステンレス基板を用いることができる。金属膜としては、Ｗ、Ｔｉ、Ｔａ、Ｍｏ、Ｎｄ、Ｎｉ、Ｃｏ、Ｚｒ、Ｚｎ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒから選ばれた元素または前記元素を主成分とする合金材料若しくは化合物材料からなる単層、或いはこれらの積層を用いることができる。金属膜の作製方法として例えば、金属のターゲットを用いるスパッタリング法により形成すればよい。なお金属膜の膜厚は、１０ｎｍ〜２００ｎｍ、好ましくは５０ｎｍ〜７５ｎｍとなるように形成すればよい。 First, as shown in FIG. 14A, the metal film 11 is formed over the first substrate 210 having an insulating surface. Note that the first substrate only needs to have rigidity enough to withstand a subsequent peeling step. For example, a glass substrate, a quartz substrate, a ceramic substrate, a silicon substrate, a metal substrate, or a stainless steel substrate can be used. As the metal film, an element selected from W, Ti, Ta, Mo, Nd, Ni, Co, Zr, Zn, Ru, Rh, Pd, Os, and Ir, or an alloy material or a compound material containing the element as a main component A single layer made of the above or a laminate of these can be used. For example, the metal film may be formed by a sputtering method using a metal target. Note that the metal film may be formed to have a thickness of 10 nm to 200 nm, preferably 50 nm to 75 nm.

金属膜の代わりに、上記金属が窒化された（例えば、窒化タングステンや窒化モリブデン）膜を用いても構わない。また金属膜の代わりに上記金属の合金（例えば、タングステン（Ｗ）とモリブデン（Ｍｏ）との合金：ＷxＭｏ1-X）膜（０＜ｘ＜１）を用いてもよい。この場合、成膜室内に第１の金属（Ｗ）及び第２の金属（Ｍｏ）といった複数のターゲットを用いたり、第１の金属（Ｗ）と第２の金属（Ｍｏ）との合金のターゲットを用いたスパッタリング法により形成すればよい。また更に、金属膜に窒素や酸素を添加してもよい。添加する方法として例えば、金属膜に窒素や酸素をイオン注入したり、成膜室を窒素や酸素雰囲気としてスパッタリング法により形成したりすればよく、又はターゲットとして窒化金属を用いてもよい。 Instead of the metal film, a film in which the metal is nitrided (for example, tungsten nitride or molybdenum nitride) may be used. Instead of the metal film, an alloy of the above metal (for example, an alloy of tungsten (W) and molybdenum (Mo): W x Mo 1-X ) (0 <x <1) may be used. In this case, a plurality of targets such as a first metal (W) and a second metal (Mo) are used in the film forming chamber, or an alloy target of the first metal (W) and the second metal (Mo). What is necessary is just to form by the sputtering method using this. Furthermore, nitrogen or oxygen may be added to the metal film. For example, nitrogen or oxygen may be ion-implanted into the metal film, the film formation chamber may be formed by a sputtering method in a nitrogen or oxygen atmosphere, or metal nitride may be used as a target.

このように金属膜の形成方法を適宜設定することにより、剥離工程を制御することができ、プロセスマージンを広げることができる。具体的には、剥離するための加熱温度の制御や、加熱処理の要否までも制御することができる。 Thus, by appropriately setting the method for forming the metal film, the peeling process can be controlled and the process margin can be widened. Specifically, it is possible to control the heating temperature for peeling and the necessity of heat treatment.

その後、金属膜１１上に素子形成領域を有する被剥離層１２を形成する。この被剥離層では、珪素を有する酸化膜が金属膜と接するように積層されている。またさらに、被剥離層はアンテナを有してもよい。被剥離層１２は、金属膜や基板からの不純物やゴミの侵入を防ぐため、金属膜と接する領域に、窒化珪素膜、窒化酸化珪素膜等の窒素を有する絶縁膜を設けると好ましい。当該絶縁膜は、薄膜トランジスタの下地膜として機能する。 Thereafter, a layer to be peeled 12 having an element formation region is formed on the metal film 11. In this layer to be peeled, an oxide film containing silicon is stacked so as to be in contact with the metal film. Furthermore, the layer to be peeled may have an antenna. The layer to be peeled 12 is preferably provided with an insulating film containing nitrogen, such as a silicon nitride film or a silicon nitride oxide film, in a region in contact with the metal film in order to prevent intrusion of impurities and dust from the metal film and the substrate. The insulating film functions as a base film of the thin film transistor.

珪素を有する酸化膜は、スパッタリング法やＣＶＤ法により酸化シリコン、酸化窒化シリコン等を形成すればよい。なお珪素を有する酸化膜の膜厚は、金属膜の約２倍以上であることが望ましい。本実施の形態では、シリコンターゲットを用いたスパッタリング法により、酸化シリコン膜を１５０ｎｍ〜２００ｎｍの膜厚として形成する。 As the oxide film containing silicon, silicon oxide, silicon oxynitride, or the like may be formed by a sputtering method or a CVD method. Note that the thickness of the oxide film containing silicon is preferably about twice or more that of the metal film. In this embodiment, the silicon oxide film is formed to a thickness of 150 to 200 nm by a sputtering method using a silicon target.

この珪素を有する酸化膜を形成するときに、金属膜上に当該金属を有する酸化物（金属酸化物）１３が形成される。また金属酸化物は、硫酸、塩酸或いは硝酸を有する水溶液、硫酸、塩酸或いは硝酸と過酸化水素水とを混同させた水溶液又はオゾン水で処理することにより金属膜表面に形成される薄い金属酸化物を用いることもできる。更に他の方法としては、酸素雰囲気中でのプラズマ処理や、酸素含有雰囲気中で紫外線照射することによりオゾンを発生させて酸化処理を行ってもよく、クリーンオーブンを用い２００〜３５０℃程度に加熱して形成してもよい。 When the oxide film containing silicon is formed, an oxide (metal oxide) 13 containing the metal is formed on the metal film. The metal oxide is an aqueous solution containing sulfuric acid, hydrochloric acid or nitric acid, an aqueous solution in which sulfuric acid, hydrochloric acid or nitric acid is mixed with hydrogen peroxide, or a thin metal oxide formed on the surface of the metal film by treatment with ozone water. Can also be used. Further, as another method, plasma treatment in an oxygen atmosphere or oxidation treatment may be performed by generating ozone by irradiating ultraviolet rays in an oxygen-containing atmosphere, and heating to about 200 to 350 ° C. using a clean oven. May be formed.

金属酸化物の膜厚は、０．１ｎｍ〜１μｍ、好ましくは０．１ｎｍ〜１００ｎｍ、更に好ましくは０．１ｎｍ〜５ｎｍとなるように形成すればよい。 The thickness of the metal oxide may be 0.1 nm to 1 μm, preferably 0.1 nm to 100 nm, and more preferably 0.1 nm to 5 nm.

なお、珪素を有する酸化膜や下地膜等を合わせて絶縁膜と表記する。すなわち、金属膜と、金属酸化物と、絶縁膜と、半導体膜とが積層された構造となっている。また金属膜、及び金属酸化膜を剥離層と表記することができる。 Note that an oxide film including silicon, a base film, and the like are collectively referred to as an insulating film. That is, a metal film, a metal oxide, an insulating film, and a semiconductor film are stacked. A metal film and a metal oxide film can be referred to as a release layer.

また半導体膜に所定の作製工程を施し、厚さが１０ｎｍ乃至２００ｎｍであって島状に分離された半導体膜により、少なくともチャネル形成領域が形成される薄膜トランジスタ（ＴＦＴ）を形成する。この半導体素子が、図１に示すＲＦ回路５００１、電源回路５００２、クロック生成回路５００３、データ復調回路５００４、負荷変調回路５００５、ＣＰＵインターフェース５００６、ＣＰＵ５００７、メモリ５００８を構成する。また、図９に示すＲＦ回路３００３、電源回路３００４、クロック生成回路３００５、データ復調回路３００６、負荷変調回路３００７、メモリインターフェース３００８、不揮発性メモリ３００９、揮発性メモリ３０１０を構成することもできる。そして半導体素子を保護する保護膜として、半導体素子上にＤＬＣ或いは窒化炭素等の炭素を有する絶縁膜、又は窒化珪素或いは窒化酸化珪素等の窒素を有する絶縁膜を設けると好ましい。 In addition, a predetermined manufacturing process is performed on the semiconductor film, and a thin film transistor (TFT) in which at least a channel formation region is formed is formed using a semiconductor film having a thickness of 10 nm to 200 nm and separated in an island shape. This semiconductor element constitutes the RF circuit 5001, the power supply circuit 5002, the clock generation circuit 5003, the data demodulation circuit 5004, the load modulation circuit 5005, the CPU interface 5006, the CPU 5007, and the memory 5008 shown in FIG. Further, the RF circuit 3003, the power supply circuit 3004, the clock generation circuit 3005, the data demodulation circuit 3006, the load modulation circuit 3007, the memory interface 3008, the nonvolatile memory 3009, and the volatile memory 3010 shown in FIG. As a protective film for protecting the semiconductor element, an insulating film containing carbon such as DLC or carbon nitride or an insulating film containing nitrogen such as silicon nitride or silicon nitride oxide is preferably provided over the semiconductor element.

以上のような被剥離層１２を形成後、具体的には金属酸化物形成後に適宜加熱処理を行い、金属酸化物を結晶化させる。例えば、金属膜にＷ（タングステン）を用いる場合、４００℃以上で加熱処理を行うと、ＷＯｘ（ｘ＝２〜３）の金属酸化物が結晶状態となる。このような加熱処理は、選択される金属膜により温度や要否を決定すればよい。すなわち剥離を容易に行うために、必要に応じて金属酸化物を結晶化しておけばよい。 After forming the layer to be peeled 12 as described above, specifically, after forming the metal oxide, heat treatment is appropriately performed to crystallize the metal oxide. For example, when W (tungsten) is used for the metal film, if heat treatment is performed at 400 ° C. or higher, the metal oxide of WOx (x = 2 to 3) is in a crystalline state. Such heat treatment may be performed by determining the temperature and necessity depending on the metal film selected. That is, in order to perform peeling easily, a metal oxide may be crystallized as necessary.

また被剥離層１２が有する半導体膜を形成後に加熱を行うと、半導体膜の水素を拡散させることができる。この水素により金属酸化物の価数に変化が起こる場合もある。 Further, when heating is performed after the semiconductor film included in the layer to be peeled 12 is formed, hydrogen in the semiconductor film can be diffused. This hydrogen may change the valence of the metal oxide.

更に加熱処理は、半導体素子の作製と兼用させて工程数を低減させてもよい。例えば、結晶性半導体膜を形成する場合の加熱炉やレーザ照射を用いて加熱処理を行うことができる。 Further, the heat treatment may be combined with manufacturing a semiconductor element to reduce the number of steps. For example, heat treatment can be performed using a heating furnace or laser irradiation in the case of forming a crystalline semiconductor film.

次いで、図１４（Ｂ）に示すように被剥離層１２を、支持基板１４へ第１の接着剤１５により貼り付ける。なお、支持基板１４は第１の基板２１０よりも剛性の高い基板を用いることが好ましい。第１の接着剤１５としては剥離可能な接着剤、例えば紫外線により剥離する紫外線剥離型、熱による剥離する熱剥離型或いは水により剥離する水溶性の接着剤、又は両面テープ等を使用するとよい。 Next, the layer to be peeled 12 is attached to the supporting substrate 14 with the first adhesive 15 as shown in FIG. Note that the support substrate 14 is preferably a substrate having higher rigidity than the first substrate 210. As the first adhesive 15, a peelable adhesive, for example, an ultraviolet peeling type that peels off by ultraviolet rays, a thermal peeling type that peels off by heat, a water-soluble adhesive that peels off by water, or a double-sided tape may be used.

そして、金属膜１１が設けられている第１の基板２１０を、物理的手段を用いて剥離する（図１４（Ｃ））。図面は模式図であるため記載していないが、結晶化された金属酸化物の層内、又は金属酸化物の両面の境界（界面）で剥がれる。金属酸化物の両面の境界とは、金属酸化物と金属膜との界面又は金属酸化物と被剥離層との界面であり、これら界面のいずれかから剥がれる。こうして、被剥離層１２を第１の基板２１０から剥離することができる。 Then, the first substrate 210 over which the metal film 11 is provided is peeled using physical means (FIG. 14C). Although the drawing is a schematic diagram and is not described, it is peeled off within the crystallized metal oxide layer or at the boundary (interface) between both surfaces of the metal oxide. The boundary between both surfaces of the metal oxide is an interface between the metal oxide and the metal film or an interface between the metal oxide and the layer to be peeled, and is peeled off from any of these interfaces. In this manner, the layer to be peeled 12 can be peeled from the first substrate 210.

このとき剥離を容易に行うため、基板の一部を切断し、切断面における剥離界面、すなわち金属膜と金属酸化物との界面付近にカッター等で傷を付けるとよい。 At this time, in order to perform peeling easily, a part of the substrate may be cut and scratched with a cutter or the like near the peeling interface on the cut surface, that is, near the interface between the metal film and the metal oxide.

次いで図１４（Ｄ）に示すように、剥離した被剥離層１２を、第２の接着剤１６により転写体となる第２の基板（例えばプラスチック基板等の可撓性基板）１１０に貼り付け、固定する。被剥離層１２にアンテナが形成されている場合、素子形成領域とアンテナは、同時に前記第２の基板上に固定される。第２の接着剤１６としては紫外線硬化樹脂、具体的にはエポキシ樹脂系接着剤或いは樹脂添加剤等の接着剤又は両面テープ等を用いればよい。また第２の基板が接着性を有する場合は、第２の接着剤は要しない。 Next, as shown in FIG. 14D, the peeled layer 12 to be peeled is attached to a second substrate (for example, a flexible substrate such as a plastic substrate) 110 serving as a transfer body by the second adhesive 16. Fix it. In the case where an antenna is formed on the layer to be peeled 12, the element formation region and the antenna are simultaneously fixed on the second substrate. As the second adhesive 16, an ultraviolet curable resin, specifically, an adhesive such as an epoxy resin adhesive or a resin additive, a double-sided tape, or the like may be used. Further, when the second substrate has adhesiveness, the second adhesive is not necessary.

第２の基板としては、ポリエチレンテレフタレート、ポリカーボネート、ポリアリレート又はポリエーテルスルフォン等のプラスチック材料等を用いることができる。このような第２の基板をプラスチック基板と表記する。このようなプラスチック基板は、フレキシブル（可撓）性を有し、さらに軽量である。またプラスチック基板へコーティング処理することによって、表面の凹凸を低減させたり、硬性、耐性や安定性を高めておいてもよい。 As the second substrate, a plastic material such as polyethylene terephthalate, polycarbonate, polyarylate, or polyether sulfone can be used. Such a second substrate is referred to as a plastic substrate. Such a plastic substrate has flexibility and is lighter. In addition, by applying a coating process to a plastic substrate, surface irregularities may be reduced, and hardness, resistance, and stability may be increased.

次いで、第１の接着剤１５を除去し、支持基板１４を剥がす（図１４（Ｅ））。具体的には、第１の接着剤を剥がすために紫外線照射を照射したり、加熱したり、水洗したりすればよい。 Next, the first adhesive 15 is removed, and the support substrate 14 is peeled off (FIG. 14E). Specifically, irradiation with ultraviolet light, heating, or washing with water may be performed in order to remove the first adhesive.

なお第１の接着剤の除去と、第２の接着剤の硬化は一工程で行ってもよい。例えば、第１の接着剤と第２の接着剤とを、それぞれ熱剥離型樹脂と熱硬化型樹脂、又は紫外線剥離型樹脂と紫外線硬化型樹脂とを用いる場合、一度の加熱や紫外線照射により除去と硬化とを行うことができる。 Note that the removal of the first adhesive and the curing of the second adhesive may be performed in one step. For example, the first adhesive and the second adhesive are removed by one heating or ultraviolet irradiation when using a heat-peelable resin and a thermosetting resin, or an ultraviolet-peelable resin and an ultraviolet-curable resin, respectively. And curing.

以上のようにして、プラスチック基板に固定された集積回路を形成することができる。 As described above, an integrated circuit fixed to a plastic substrate can be formed.

なお金属酸化物１３は、集積回路において全て除去されている場合、又は一部或いは大部分が被剥離層下面に点在（残留）している場合がある。金属酸化物１３が残留している場合は、エッチング等により除去した後に、プラスチック基板等の可撓性基板へ固定してもよい。更にこのとき、珪素を有する酸化膜を除去しても構わない。 Note that the metal oxide 13 may be completely removed from the integrated circuit, or part or most of the metal oxide 13 may be scattered (residual) on the lower surface of the layer to be peeled. When the metal oxide 13 remains, it may be fixed to a flexible substrate such as a plastic substrate after being removed by etching or the like. Further, at this time, the oxide film containing silicon may be removed.

このような本発明の集積回路は、シリコンウェハで作製されたＩＣの膜厚が５０μｍ程度であるのに対し、厚さが１０ｎｍ乃至２００ｎｍであって、島状に分離された半導体膜を用いて形成するため非常に薄くなる。その結果、本発明の無線プロセッサ又は無線メモリは非常に薄く、フレキシブル性を有し、軽量なものとすることができる。さらに、耐衝撃性や柔軟性に優れた無線プロセッサ又は無線メモリを得ることができる。 In such an integrated circuit of the present invention, the thickness of an IC made of a silicon wafer is about 50 μm, whereas the thickness is 10 nm to 200 nm and a semiconductor film separated into islands is used. Because it forms, it becomes very thin. As a result, the wireless processor or wireless memory of the present invention can be very thin, flexible, and lightweight. Furthermore, a wireless processor or a wireless memory having excellent impact resistance and flexibility can be obtained.

また、シリコンウェハで作製されたＩＣのように、クラックや研磨痕の原因となるバックグラインド処理を行う必要がなく、また、厚さのバラツキも、半導体膜等の成膜時におけるばらつきに依存することになるので、大きくても数百ｎｍ程度であり、バックグラインド処理による数〜数十μｍのばらつきと比べて格段に小さく抑えることができる。 In addition, it is not necessary to perform back grind processing that causes cracks and polishing marks unlike ICs manufactured using silicon wafers, and thickness variations also depend on variations in the formation of semiconductor films and the like. Therefore, it is about several hundreds of nanometers at most, and can be remarkably reduced as compared with the variation of several to several tens of micrometers due to the back grinding process.

このようにＳＰＯＰ法を用いることにより、素子形成領域が形成された基板を再利用することができ、結果としてプロセッサ又はメモリの１つ辺りの値段を下げることができる。また素子形成領域が形成された基板は、レーザ光を透過する必要がないため、設計の自由度を高めることができる。 By using the SPOP method in this manner, the substrate on which the element formation region is formed can be reused, and as a result, the price per processor or memory can be reduced. In addition, since the substrate on which the element formation region is formed does not need to transmit laser light, the degree of freedom in design can be increased.

（実施の形態１３）
本実施の形態では、上記実施の形態と異なる方法により素子形成領域を可撓性基板に固定する方法について説明する。 (Embodiment 13)
In this embodiment mode, a method for fixing an element formation region to a flexible substrate by a method different from the above embodiment mode will be described.

図１５（Ａ）に示すように絶縁基板２１０に、剥離層３０、演算処理手段１００、記憶手段１０２、電源回路１０３、インターフェース１０４を有する素子形成領域４５を有する被剥離層を順次形成する。本実施の形態では、素子形成領域４５上にアンテナ１０５を有する場合を説明する。もちろん、素子形成領域４５とアンテナ１０５の構成はこれに限定されない。なお素子形成領域４５を有する被剥離層の構成又はその作製方法は、実施の形態１２と同様であるため、説明を省略する。 As shown in FIG. 15A, a layer to be peeled including an element formation region 45 including a peeling layer 30, an arithmetic processing unit 100, a memory unit 102, a power supply circuit 103, and an interface 104 is sequentially formed over an insulating substrate 210. In this embodiment, the case where the antenna 105 is provided over the element formation region 45 will be described. Of course, the structure of the element formation region 45 and the antenna 105 is not limited to this. Note that the structure of the layer to be peeled including the element formation region 45 or the manufacturing method thereof is similar to that of Embodiment Mode 12, and thus description thereof is omitted.

剥離層３０は、珪素を有する膜又は金属膜を用いることができる。珪素を有する膜の状態は、非晶質半導体、非晶質状態と結晶状態とが混在したセミアモルファス半導体（ＳＡＳとも表記する）、及び結晶性半導体のいずれでもよい。なおＳＡＳは、非晶質半導体中に０．５ｎｍ〜２０ｎｍの結晶粒を観察することができる微結晶半導体が含まれる。これらの剥離層３０は、スパッタリング法、又はプラズマＣＶＤ法等によって形成することができる。また剥離層３０は、０．０３μｍ〜１μｍの膜厚とすればよく、剥離層の成膜装置の薄膜形成限界が許容すれば、０．０３μｍ以下とすることも可能である。 The peeling layer 30 can be a film containing silicon or a metal film. The state of the film containing silicon may be any of an amorphous semiconductor, a semi-amorphous semiconductor in which an amorphous state and a crystalline state are mixed (also referred to as SAS), and a crystalline semiconductor. Note that a SAS includes a microcrystalline semiconductor in which crystal grains of 0.5 nm to 20 nm can be observed in an amorphous semiconductor. These release layers 30 can be formed by sputtering, plasma CVD, or the like. The release layer 30 may have a thickness of 0.03 μm to 1 μm, and may be 0.03 μm or less if the thin film formation limit of the release layer deposition apparatus permits.

珪素を有する剥離層には、リンやボロン等の元素を添加してもよい。さらに加熱等により当該元素を活性化させてもよい。これら元素を添加することにより、剥離層の反応速度、つまりエッチングレートを改善することができる。 An element such as phosphorus or boron may be added to the release layer containing silicon. Further, the element may be activated by heating or the like. By adding these elements, the reaction rate of the release layer, that is, the etching rate can be improved.

また被剥離層は、素子形成領域４５がエッチングされないために、剥離層３０と接する領域に絶縁膜を形成する。当該絶縁膜は、薄膜トランジスタの下地膜として機能することができる。絶縁膜としては、酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）（ｘ、ｙ＝１、２・・・）等の酸素、又は窒素を有する絶縁膜の単層構造、又はこれらの積層構造をもちいることができる。例えば３層の積層構造を用いる場合、第１の絶縁膜として酸化珪素膜、第２の絶縁膜として酸化窒化珪素膜、第３の絶縁膜として酸化珪素膜を用いることができる。これら絶縁膜は、絶縁基板（第１の基板）２１０等からの不純物拡散を考えると、酸化窒化珪素膜を用いると好ましいが、当該酸化窒化珪素膜は剥離層、及びＴＦＴの半導体膜との密着性が低いことが懸念される。そこで、剥離層、半導体膜、及び酸化窒化珪素膜との密着性の高い酸化珪素膜を設ける３層の積層構造とするとよい。 The layer to be peeled forms an insulating film in a region in contact with the peeling layer 30 because the element formation region 45 is not etched. The insulating film can function as a base film of the thin film transistor. As the insulating film, silicon oxide (SiOx), silicon nitride (SiNx), silicon oxynitride (SiOxNy) (x> y), silicon nitride oxide (SiNxOy) (x> y) (x, y = 1, 2,... A single-layer structure of an insulating film containing oxygen or nitrogen such as ()) or a stacked structure thereof can be used. For example, in the case of using a three-layer structure, a silicon oxide film can be used as the first insulating film, a silicon oxynitride film can be used as the second insulating film, and a silicon oxide film can be used as the third insulating film. As these insulating films, a silicon oxynitride film is preferably used in consideration of impurity diffusion from the insulating substrate (first substrate) 210 and the like. However, the silicon oxynitride film is in close contact with the peeling layer and the semiconductor film of the TFT. There is concern about the low nature. Thus, a three-layer structure in which a silicon oxide film with high adhesion to the separation layer, the semiconductor film, and the silicon oxynitride film is provided is preferable.

このように形成された状態で、素子形成領域４５以外に、剥離層３０が露出するような開口部（溝又は穴等）３２を形成する。そして穴３４が設けられた支持基板３３を絶縁基板２１０上へ、接着剤３８を用いて固定する。接着剤３８には、紫外線硬化樹脂、熱硬化樹脂等の樹脂材料、又は両面テープ等を用いることができる。 In the state formed in this manner, an opening 32 (groove or hole or the like) 32 that exposes the release layer 30 is formed in addition to the element formation region 45. Then, the support substrate 33 provided with the holes 34 is fixed onto the insulating substrate 210 using an adhesive 38. As the adhesive 38, a resin material such as an ultraviolet curable resin or a thermosetting resin, a double-sided tape, or the like can be used.

そして図１５（Ｂ）に示すように、穴３４を介して、開口部３２へエッチング剤３５を導入する。その結果、剥離層３０を除去することができる。剥離層に金属膜を用いた場合、少なくとも反応物がエッチング剤と反応することにより、除去することができる。 Then, as shown in FIG. 15B, an etching agent 35 is introduced into the opening 32 through the hole 34. As a result, the release layer 30 can be removed. In the case where a metal film is used for the release layer, it can be removed by at least a reaction product reacting with the etching agent.

エッチング剤としては、フッ化ハロゲンを含む気体又は液体を使用することができる。例えばフッ化ハロゲンとして、ＣｌＦ3（三フッ化塩素）を使用することができる。このようなエッチング剤により、選択的に剥離層３０をエッチングする。より具体的には、減圧ＣＶＤ装置を用い、温度：３５０℃、ＣｌＦ3の流量：３００ｓｃｃｍ、気圧：６Ｔｏｒｒ（６×１３３Ｐａ）、時間：３ｈの条件で剥離層を除去することができる。 As the etchant, a gas or a liquid containing halogen fluoride can be used. For example, ClF 3 (chlorine trifluoride) can be used as the halogen fluoride. The peeling layer 30 is selectively etched with such an etchant. More specifically, the release layer can be removed using a low pressure CVD apparatus under the conditions of temperature: 350 ° C., ClF 3 flow rate: 300 sccm, atmospheric pressure: 6 Torr (6 × 133 Pa), and time: 3 h.

このように剥離層３０を除去し、絶縁基板２１０を剥離し、プラスチック基板又はプラスチックフィルム基板等の可撓性基板１１０上に、接着剤（図示せず。）を用いて素子形成領域４５を固定することができる。接着剤には、紫外線硬化樹脂、熱硬化樹脂等の樹脂材料、又は両面テープ等を用いることができる。 In this manner, the peeling layer 30 is removed, the insulating substrate 210 is peeled off, and the element formation region 45 is fixed on the flexible substrate 110 such as a plastic substrate or a plastic film substrate using an adhesive (not shown). can do. As the adhesive, a resin material such as an ultraviolet curable resin or a thermosetting resin, or a double-sided tape can be used.

このように無線メモリを形成する場合、絶縁基板２１０を再利用することができ、結果として無線メモリの１つ辺りの値段を下げることができる。また絶縁基板２１０は、レーザ光を透過する必要がないため、設計の自由度を高めることができる。 When the wireless memory is formed in this way, the insulating substrate 210 can be reused, and as a result, the price per wireless memory can be reduced. Further, since the insulating substrate 210 does not need to transmit laser light, the degree of freedom in design can be increased.

（実施の形態１４）
本実施の形態では、上記実施の形態と異なる剥離層を用いて、素子形成領域を可撓性基板に固定する方法及び、薄膜トランジスタの作製工程について説明する。 (Embodiment 14)
In this embodiment, a method for fixing an element formation region to a flexible substrate and a manufacturing process of a thin film transistor will be described using a separation layer different from that in the above embodiment.

本実施の形態において、剥離層に金属を用いる。剥離層として用いる金属は、Ｗ、Ｔｉ、Ｔａ、Ｍｏ、Ｎｄ、Ｎｉ、Ｃｏ、Ｚｒ、Ｚｎ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒから選ばれた元素または前記元素を主成分とする合金材料若しくは化合物材料からなる単層、或いはこれらの積層を用いることができる。 In this embodiment mode, a metal is used for the peeling layer. The metal used as the release layer is an element selected from W, Ti, Ta, Mo, Nd, Ni, Co, Zr, Zn, Ru, Rh, Pd, Os, and Ir, or an alloy material containing the element as a main component, or A single layer made of a compound material or a laminate of these can be used.

これらの金属膜は、スパッタリング法、又はプラズマＣＶＤ法等によって形成することができる。具体的な作製方法は、スパッタリング法を用いる場合、金属をターゲットして、第１の基板上に形成すればよい。なお金属膜の膜厚は、１０ｎｍ〜２００ｎｍ、好ましくは５０ｎｍ〜７５ｎｍとする。また金属膜の代わりに、窒化された金属膜（窒化金属膜）を用いても構わない。また更に、金属膜に窒素や酸素を添加してもよい。例えば、金属膜に窒素や酸素をイオン注入したり、成膜室を窒素や酸素雰囲気とし、スパッタリング法により金属膜を形成したり、更にターゲットとして窒化金属を用いてもよい。このとき、金属膜に上記金属の混合物（例えば、ＷとＭｏとの合金：Ｗ(x)Ｍｏ(1-x)）を用いる場合、成膜室内に第１の金属（Ｗ）及び第２の金属（Ｍｏ）といった複数のターゲット、又は第１の金属（Ｗ）と第２の金属（Ｍｏ）との合金のターゲットを配置してスパッタリング法により形成すればよい。 These metal films can be formed by a sputtering method, a plasma CVD method, or the like. As a specific manufacturing method, when a sputtering method is used, a metal may be targeted and formed over the first substrate. The thickness of the metal film is 10 nm to 200 nm, preferably 50 nm to 75 nm. In place of the metal film, a nitrided metal film (metal nitride film) may be used. Furthermore, nitrogen or oxygen may be added to the metal film. For example, nitrogen or oxygen may be ion-implanted into the metal film, the film formation chamber may be nitrogen or oxygen atmosphere, the metal film may be formed by a sputtering method, and metal nitride may be used as a target. At this time, when a mixture of the above metals (for example, an alloy of W and Mo: W (x) Mo (1-x) ) is used for the metal film, the first metal (W) and the second metal are formed in the film formation chamber. A plurality of targets such as metal (Mo) or a target of an alloy of the first metal (W) and the second metal (Mo) may be disposed and formed by a sputtering method.

そして、金属膜上に、当該金属を有する酸化物、窒化物、又は窒化酸化物を形成する。これら金属を有する酸化物、窒化物、又は窒化酸化物をあわせて、反応物とも表記する。例えば、金属膜にタングステン（Ｗ）、モリブデン（Ｍｏ）、またはＷ及びＭｏの混合物を用いる場合、当該金属を有する酸化物、窒化物、又は窒化酸化物は、Ｗ、Ｍｏ、またはＷ及びＭｏの混合物の酸化物、窒化物若しくは窒化酸化物となる。 Then, an oxide, nitride, or nitride oxide containing the metal is formed over the metal film. The oxide, nitride, or nitride oxide containing these metals is also referred to as a reactant. For example, when tungsten (W), molybdenum (Mo), or a mixture of W and Mo is used for the metal film, the oxide, nitride, or nitride oxide containing the metal is W, Mo, or W and Mo. It becomes an oxide, nitride, or nitride oxide of the mixture.

このような反応物は、金属膜表面上に、酸化物、窒化物、又は窒化酸化物を有する膜を形成するときに形成される。 Such a reactant is formed when a film having oxide, nitride, or nitride oxide is formed on the surface of the metal film.

本実施の形態では、図１６（Ａ）のようにＷを有する金属膜２１１上に、酸化珪素膜２１２を形成する。すると、Ｗを有する金属膜２１１表面に、Ｗを有する酸化膜、例えばＷＯｘ（ｘ＝２〜３）２１３（以下、反応物２１３ともいう）が形成される。また同様に、Ｗを有する金属膜２１１上に、窒化珪素膜を形成すると、Ｗを有する窒化膜が形成され、Ｗを有する金属膜２１１上に、窒化酸化珪素膜を形成すると、Ｗを有する窒化酸化膜が形成されうる。 In this embodiment, a silicon oxide film 212 is formed over a metal film 211 having W as illustrated in FIG. Then, an oxide film having W, for example, WOx (x = 2 to 3) 213 (hereinafter also referred to as a reactant 213) is formed on the surface of the metal film 211 having W. Similarly, when a silicon nitride film is formed over the metal film 211 containing W, a nitride film containing W is formed. When a silicon nitride oxide film is formed over the metal film 211 containing W, nitridation containing W is formed. An oxide film can be formed.

反応物のうち、上記酸化物を形成する手段として、金属膜に対して、硫酸、塩酸或いは硝酸を有する水溶液、硫酸、塩酸或いは硝酸と過酸化水素水とを混同させた水溶液又はオゾン水で処理する方法がある。更に他の方法としては、金属膜形成後、酸素雰囲気中でのプラズマ処理や、酸素含有雰囲気中で紫外線照射することによりオゾンを発生させて酸化処理を行ってもよく、クリーンオーブンを用い２００〜３５０℃程度に加熱して薄い酸化膜を形成してもよい。 Among the reactants, as a means for forming the oxide, the metal film is treated with an aqueous solution containing sulfuric acid, hydrochloric acid or nitric acid, an aqueous solution obtained by mixing sulfuric acid, hydrochloric acid or nitric acid and hydrogen peroxide water, or ozone water. There is a way to do it. As another method, after the metal film is formed, the plasma treatment in an oxygen atmosphere or the oxidation treatment may be performed by generating ozone by irradiating ultraviolet rays in an oxygen-containing atmosphere. A thin oxide film may be formed by heating to about 350 ° C.

このように形成される金属膜、及び反応物を選択することによって、エッチング速度を制御することができる。 The etching rate can be controlled by selecting the metal film thus formed and the reactants.

このように金属膜表面に形成された反応物は、その後の工程の熱処理等により化学的な状態に変化が生じることがある。例えば、Ｗを有する酸化膜が形成される場合、酸化タングステン（ＷＯｘ（ｘ＝２〜３））は、価数に変化が生じる。 The reactant formed on the surface of the metal film in this way may change its chemical state due to heat treatment or the like in the subsequent process. For example, when an oxide film having W is formed, the valence of tungsten oxide (WOx (x = 2 to 3)) changes.

そして、金属膜、及び当該金属を有する反応物を剥離層として用いることができる。 Then, a metal film and a reactant containing the metal can be used as a release layer.

その後、酸化珪素膜２１２上に、薄膜トランジスタの下地膜として機能する絶縁膜３６を形成する。絶縁膜としては、酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）（ｘ、ｙ＝１、２・・・）等の酸素、又は窒素を有する絶縁膜の単層構造、又はこれらの積層構造をもちいることができる。例えば２層の積層構造を用いる場合、第１の絶縁膜として窒化珪素膜３６ａ、第２の絶縁膜として酸化窒化珪素膜３６ｂを用いることができる。これら絶縁膜により、絶縁基板２１０等からの不純物拡散を低減することができる。 After that, an insulating film 36 that functions as a base film for the thin film transistor is formed over the silicon oxide film 212. As the insulating film, silicon oxide (SiOx), silicon nitride (SiNx), silicon oxynitride (SiOxNy) (x> y), silicon nitride oxide (SiNxOy) (x> y) (x, y = 1, 2,... A single-layer structure of an insulating film containing oxygen or nitrogen such as ()) or a stacked structure thereof can be used. For example, in the case of using a two-layer structure, the silicon nitride film 36a can be used as the first insulating film, and the silicon oxynitride film 36b can be used as the second insulating film. With these insulating films, impurity diffusion from the insulating substrate 210 or the like can be reduced.

その後、半導体膜を形成し、所定の形状にパターニングして、島状の半導体膜２１４を形成する。 Thereafter, a semiconductor film is formed and patterned into a predetermined shape to form an island-shaped semiconductor film 214.

半導体膜２１４は、非晶質半導体、非晶質状態と結晶状態とが混在したＳＡＳ、非晶質半導体中に０．５ｎｍ〜２０ｎｍの結晶粒を観察することができる微結晶半導体、及び結晶性半導体から選ばれたいずれの状態を有してもよい。 The semiconductor film 214 includes an amorphous semiconductor, a SAS in which an amorphous state and a crystalline state are mixed, a microcrystalline semiconductor in which crystal grains of 0.5 nm to 20 nm can be observed in the amorphous semiconductor, and crystallinity. It may have any state selected from semiconductors.

本実施の形態では、非晶質半導体膜を形成し、加熱処理により結晶化された結晶性半導体膜を形成する。加熱処理とは、加熱炉、レーザ照射、若しくはレーザ光の代わりにランプから発する光の照射（以下、ランプアニールと表記する）、又はそれらを組み合わせて用いることができる。 In this embodiment, an amorphous semiconductor film is formed and a crystalline semiconductor film crystallized by heat treatment is formed. The heat treatment can be a heating furnace, laser irradiation, irradiation of light emitted from a lamp instead of laser light (hereinafter referred to as lamp annealing), or a combination thereof.

レーザ照射を用いる場合、連続発振型のレーザビーム（ＣＷレーザビーム）やパルス発振型のレーザビーム（パルスレーザビーム）を用いることができる。レーザビームとしては、Ａｒレーザ、Ｋｒレーザ、エキシマレーザ、ＹＡＧレーザ、Ｙ2Ｏ3レーザ、ＹＶＯ4レーザ、ＹＬＦレーザ、ＹＡｌＯ3レーザ、ガラスレーザ、ルビーレーザ、アレキサンドライトレーザ、Ｔｉ：サファイヤレーザ、銅蒸気レーザまたは金蒸気レーザのうち一種または複数種から発振されるものを用いることができる。このようなレーザビームの基本波、及び当該基本波の第２高調波から第４高調波のレーザビームを照射することで、大粒径の結晶を得ることができる。例えば、Ｎｄ：ＹＶＯ4レーザ（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３高調波（３５５ｎｍ）を用いることができる。このときレーザのエネルギー密度は０．０１〜１００ＭＷ／ｃｍ2程度（好ましくは０．１〜１０ＭＷ／ｃｍ2）が必要である。そして、走査速度を１０〜２０００ｃｍ／ｓｅｃ程度として照射する。 In the case of using laser irradiation, a continuous wave laser beam (CW laser beam) or a pulsed laser beam (pulse laser beam) can be used. As the laser beam, Ar laser, Kr laser, excimer laser, YAG laser, Y 2 O 3 laser, YVO 4 laser, YLF laser, YAlO 3 laser, glass laser, ruby laser, alexandrite laser, Ti: sapphire laser, copper vapor A laser or a gold vapor laser oscillated from one or a plurality of types can be used. By irradiating the fundamental wave of such a laser beam and the second to fourth harmonics of the fundamental wave, a crystal having a large grain size can be obtained. For example, a second harmonic (532 nm) or a third harmonic (355 nm) of an Nd: YVO 4 laser (fundamental wave 1064 nm) can be used. Energy density of the laser is about 0.01 to 100 MW / cm 2 (preferably 0.1 to 10 MW / cm 2) is required. Then, irradiation is performed at a scanning speed of about 10 to 2000 cm / sec.

またさらにレーザビームの入射角θを、半導体膜に対して０＜θ＜９０度となるようにしてもよい。その結果、レーザビームの干渉を防止することができる。 Furthermore, the incident angle θ of the laser beam may be 0 <θ <90 degrees with respect to the semiconductor film. As a result, laser beam interference can be prevented.

なお連続発振の基本波のレーザビームと連続発振の高調波のレーザビームとを照射するようにしてもよいし、連続発振の基本波のレーザビームとパルス発振の高調波のレーザビームとを照射するようにしてもよい。複数のレーザビームを照射することにより、エネルギーを補うことができる。 The continuous wave fundamental laser beam and the continuous wave harmonic laser beam may be irradiated, or the continuous wave fundamental laser beam and the pulsed harmonic laser beam may be irradiated. You may do it. By irradiating a plurality of laser beams, energy can be supplemented.

またパルス発振型のレーザビームであって、半導体膜がレーザ光によって溶融してから固化するまでに、次のパルスのレーザ光を照射できるような発振周波数でレーザを発振させるレーザビームを用いることもできる。このような周波数でレーザビームを発振させることで、走査方向に向かって連続的に成長した結晶粒を得ることができる。具体的なレーザビームの発振周波数は１０ＭＨｚ以上であって、通常用いられている数十Ｈｚ〜数百Ｈｚの周波数帯よりも著しく高い周波数帯を使用する。 It is also possible to use a pulse oscillation type laser beam that oscillates the laser at an oscillation frequency that allows irradiation of the next pulse of laser light after the semiconductor film is melted by the laser light and solidifies. it can. By oscillating the laser beam at such a frequency, crystal grains continuously grown in the scanning direction can be obtained. A specific oscillation frequency of the laser beam is 10 MHz or more, and a frequency band that is significantly higher than a frequency band of several tens to several hundreds Hz that is normally used is used.

なお、希ガスや窒素などの不活性ガス雰囲気中でレーザビームを照射するようにしてもよい。これにより、レーザビームの照射による半導体表面の荒れを抑えたり、平坦性を高めることができ、界面準位密度のばらつきによって生じる閾値のばらつきを抑えることができる。 Note that the laser beam may be irradiated in an inert gas atmosphere such as a rare gas or nitrogen. Thereby, roughness of the semiconductor surface due to laser beam irradiation can be suppressed, flatness can be increased, and variations in threshold values caused by variations in interface state density can be suppressed.

またＳｉＨ4とＦ2、又はＳｉＨ4とＨ2を用いて微結晶半導体膜を形成し、その後上記のようなレーザ照射をおこなって結晶化してもよい。 Alternatively, a microcrystalline semiconductor film may be formed using SiH 4 and F 2 or SiH 4 and H 2 , and then crystallized by performing laser irradiation as described above.

その他の加熱処理として、加熱炉を用いる場合、非晶質半導体膜を５００〜５５０℃で２〜２０時間かけて加熱する。このとき、徐々に高温となるように温度を５００〜５５０℃の範囲で多段階に設定するとよい。最初の低温加熱工程により、非晶質半導体膜の水素等が出てくるため、結晶化の際の膜荒れを低減する、所謂水素だしを行うことができる。さらに、結晶化を促進させる金属元素、例えばＮｉを非晶質半導体膜上に形成すると、加熱温度を低減することができ好ましい。このような金属元素を用いた結晶化であっても、６００〜９５０℃に加熱しても構わない。 As another heat treatment, when a heating furnace is used, the amorphous semiconductor film is heated at 500 to 550 ° C. for 2 to 20 hours. At this time, the temperature may be set in multiple stages in the range of 500 to 550 ° C. so that the temperature gradually increases. In the first low-temperature heating step, hydrogen or the like of the amorphous semiconductor film comes out, so that hydrogen soaking that reduces film roughness during crystallization can be performed. Furthermore, it is preferable to form a metal element that promotes crystallization, such as Ni, on the amorphous semiconductor film because the heating temperature can be reduced. Even crystallization using such a metal element may be heated to 600 to 950 ° C.

但し、金属元素を形成する場合、半導体素子の電気特性に悪影響を及ぼすことが懸念されるので、該金属元素を低減又は除去するためのゲッタリング工程を施す必要が生じる。例えば、非晶質半導体膜をゲッタリングシンクとして金属元素を捕獲するよう工程を行えばよい。 However, when a metal element is formed, there is a concern that the electrical characteristics of the semiconductor element may be adversely affected. Therefore, it is necessary to perform a gettering step for reducing or removing the metal element. For example, a process may be performed so as to capture a metal element using an amorphous semiconductor film as a gettering sink.

また直接被形成面に、結晶性半導体膜を形成してもよい。この場合、ＧｅＦ4、又はＦ2等のフッ素系ガスと、ＳｉＨ4、又はＳｉ2Ｈ6等のシラン系ガスとを用い、熱又はプラズマを利用して直接被形成面に、結晶性半導体膜を形成することができる。このように直接結晶性半導体膜を形成する場合であって、高温処理が必要となるときは、耐熱性の高い石英基板を用いるとよい。 Alternatively, a crystalline semiconductor film may be formed directly on the surface to be formed. In this case, a crystalline semiconductor film is directly formed on the surface to be formed using heat or plasma using a fluorine-based gas such as GeF 4 or F 2 and a silane-based gas such as SiH 4 or Si 2 H 6. Can be formed. In the case where a crystalline semiconductor film is directly formed as described above and high temperature treatment is required, a quartz substrate with high heat resistance is preferably used.

このように形成された半導体膜は、第１のＮ型ＴＦＴ２１５、第２のＮ型ＴＦＴ２１６、Ｐ型ＴＦＴ２１７、容量素子２１８として用いることができる。またＴＦＴの構造は、いずれの構造を有してもよく、高濃度不純物領域のみを有するシングルドレイン構造、低濃度不純物領域を有するＬＤＤ構造、低濃度不純物領域がゲート電極と重なっているＧＯＬＤ構造を採ることができる。本実施の形態では、第１のＮ型ＴＦＴ及びＰ型ＴＦＴをシングルドレイン構造、第２のＮ型ＴＦＴをＬＤＤ構造とする場合で説明する。 The semiconductor film thus formed can be used as the first N-type TFT 215, the second N-type TFT 216, the P-type TFT 217, and the capacitor 218. The TFT structure may have any structure, such as a single drain structure having only a high concentration impurity region, an LDD structure having a low concentration impurity region, or a GOLD structure in which the low concentration impurity region overlaps with the gate electrode. Can be taken. In this embodiment mode, a case where the first N-type TFT and the P-type TFT have a single drain structure and the second N-type TFT has an LDD structure will be described.

まず図１６（Ａ）に示すように、容量素子２１８となる半導体膜に不純物元素を添加する。本実施の形態では、Ｎ型を有する不純物元素、例えば燐（Ｐ）等を添加することができる。このとき、ＴＦＴ領域の半導体膜には、不純物元素が添加されないよう、マスク２１９で覆う。マスクは、レジストマスクを用いることができる。 First, as illustrated in FIG. 16A, an impurity element is added to the semiconductor film to be the capacitor 218. In this embodiment mode, an N-type impurity element such as phosphorus (P) can be added. At this time, the semiconductor film in the TFT region is covered with a mask 219 so that an impurity element is not added. A resist mask can be used as the mask.

その後図１６（Ｂ）に示すように、ゲート絶縁膜として機能する絶縁膜３０３を形成する。絶縁膜としては、酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）（ｘ、ｙ＝１、２・・・）等の酸素、又は窒素を有する絶縁膜の単層構造、又はこれらの積層構造をもちいることができる。
本実施の形態では、窒化珪素膜を用いる。
なお、窒化珪素膜は、酸化珪素膜と比較して比誘電率が高い。そのため、ゲート絶縁膜の膜厚が多少厚くなっても、不要なゲート容量の発生を低減することができ、好ましい。このように、ＴＦＴ等が微細化するにつれ、比誘電率の高い絶縁材料を用いて、ゲート絶縁膜を形成するとよい。 After that, as illustrated in FIG. 16B, an insulating film 303 functioning as a gate insulating film is formed. As the insulating film, silicon oxide (SiOx), silicon nitride (SiNx), silicon oxynitride (SiOxNy) (x> y), silicon nitride oxide (SiNxOy) (x> y) (x, y = 1, 2,... A single-layer structure of an insulating film containing oxygen or nitrogen such as ()) or a stacked structure thereof can be used.
In this embodiment, a silicon nitride film is used.
Note that the silicon nitride film has a higher relative dielectric constant than the silicon oxide film. Therefore, even when the gate insulating film is somewhat thick, generation of unnecessary gate capacitance can be reduced, which is preferable. Thus, as the TFT and the like are miniaturized, it is preferable to form the gate insulating film using an insulating material having a high relative dielectric constant.

そして、ゲート電極として機能する導電膜を形成する。ゲート電極３０４は、単層であっても積層であってもよく、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕから選ばれた元素、または前記元素を主成分とする合金材料もしくは化合物材料で形成することができる。本実施の形態では、第１の導電膜３０４ａとして膜厚１０〜５０ｎｍ、例えば３０ｎｍの窒化タンタル膜を形成し、第２の導電膜３０４ｂとして膜厚２００〜４００ｎｍ、例えば３７０ｎｍのタングステン膜を順次形成する。 Then, a conductive film functioning as a gate electrode is formed. The gate electrode 304 may be a single layer or a stack, and is formed of an element selected from Ta, W, Ti, Mo, Al, and Cu, or an alloy material or a compound material containing the element as a main component. can do. In this embodiment, a tantalum nitride film having a thickness of 10 to 50 nm, for example, 30 nm is formed as the first conductive film 304a, and a tungsten film having a thickness of 200 to 400 nm, for example, 370 nm is sequentially formed as the second conductive film 304b. To do.

そして、第１及び第２の導電膜３０４ａ、３０４ｂを所定の形状となるようにエッチングする。本実施の形態では、端部にテーパを有するように形成する。 Then, the first and second conductive films 304a and 304b are etched so as to have a predetermined shape. In this embodiment mode, the end portion is formed to have a taper.

さらに、第１及び第２の導電膜３０４ａ、３０４ｂをエッチングしてもよく、本実施の形態では、図１６（Ｃ）に示すように、端部のテーパがなくなるように、つまり端部が垂直となるようにエッチングする。このとき、第１の導電膜３０４ａと、第２の導電膜３０４ｂとのエッチングレートが異なるエッチング剤を用いることにより、第１の導電膜３０４ａを積極的にエッチングすることもできる。 Further, the first and second conductive films 304a and 304b may be etched. In this embodiment mode, as shown in FIG. 16C, the end portion is not tapered, that is, the end portion is vertical. Etch to be At this time, the first conductive film 304a can be actively etched by using etchants having different etching rates for the first conductive film 304a and the second conductive film 304b.

微細なゲート長を有するＴＦＴを形成するため、導電膜の幅を短くするとよい。そのため、導電膜をエッチングするために設けられたマスク、例えばレジストマスクを細める工程を行ってもよい。例えば、酸素プラズマにより、レジストマスクを細めることができる。 In order to form a TFT having a fine gate length, the width of the conductive film is preferably shortened. Therefore, a step of thinning a mask provided for etching the conductive film, for example, a resist mask may be performed. For example, the resist mask can be thinned with oxygen plasma.

図１７（Ａ）に示すように、Ｐ型ＴＦＴ２１７を覆うマスク、例えばレジストマスク２２０を形成する。その後、Ｎ型を付与する元素、例えば燐（Ｐ）を、半導体膜２１４に添加する。そして、元素添加量を制御することにより、低濃度不純物領域２２１が、形成される。そして、レジストマスク２２０を除去する。 As shown in FIG. 17A, a mask that covers the P-type TFT 217, for example, a resist mask 220 is formed. After that, an element imparting n-type conductivity, for example, phosphorus (P) is added to the semiconductor film 214. Then, the low concentration impurity region 221 is formed by controlling the element addition amount. Then, the resist mask 220 is removed.

その後、図１７（Ｂ）に示すように、第１及び第２のＮ型ＴＦＴ２１５、２１６の一部を覆うマスク、例えばレジストマスク２２２を形成し、さらにＮ型を付与する元素を、半導体膜２１４に添加する。そして、元素添加量を制御することにより、高濃度不純物領域２２３が、形成される。このとき、第２のＮ型ＴＦＴ２１６が有する不純物領域は、第２の導電膜３０４ａが非常に薄いため、すべて高濃度不純物領域とすることができる。また、レジストマスク２２２と同時に、第２の導電膜３０４ｂのみを覆うレジストを形成した後、該元素を添加し、高濃度不純物領域を形成してもよい。 After that, as shown in FIG. 17B, a mask that covers part of the first and second N-type TFTs 215 and 216, for example, a resist mask 222 is formed, and an element imparting N-type is added to the semiconductor film 214. Add to. Then, the high concentration impurity region 223 is formed by controlling the element addition amount. At this time, all the impurity regions included in the second N-type TFT 216 can be high-concentration impurity regions because the second conductive film 304a is very thin. Alternatively, a resist covering only the second conductive film 304b may be formed at the same time as the resist mask 222, and then the element may be added to form a high concentration impurity region.

またレジストマスク２２２の代わりに、サイドウォールを設け、高濃度不純物領域を形成してもよい。 Further, instead of the resist mask 222, sidewalls may be provided to form high concentration impurity regions.

このとき、Ｐ型ＴＦＴへ該元素が添加されないように、再度レジストマスク２２０を形成する。または、前工程において、レジストマスク２２０を除去することなく、用いてもよい。 At this time, the resist mask 220 is formed again so that the element is not added to the P-type TFT. Alternatively, the resist mask 220 may be used without being removed in the previous step.

次いで、Ｐ型ＴＦＴ２１７を形成するため、図１７（Ｃ）に示すように、Ｎ型ＴＦＴ２１５、２１６及び容量素子２１８を覆うマスク、例えばレジストマスク２２４を形成する。そして、Ｐ型を付与する元素、例えばホウ素（Ｂ）を、半導体膜２１４に添加する。このとき、元素添加量を制御することにより、不純物領域２３０を形成することができる。ここで、高濃度又は低濃度と表現しないのは、不純物濃度の高低は相対的であり、Ｐ型ＴＦＴの不純物領域は１つであるため、不純物領域として表現している。 Next, in order to form the P-type TFT 217, as shown in FIG. 17C, a mask that covers the N-type TFTs 215 and 216 and the capacitor 218, for example, a resist mask 224 is formed. Then, an element imparting P-type, for example, boron (B) is added to the semiconductor film 214. At this time, the impurity region 230 can be formed by controlling the element addition amount. Here, what is not expressed as high concentration or low concentration is expressed as an impurity region since the high or low impurity concentration is relative and the P-type TFT has one impurity region.

その後、適宜加熱処理を行い、半導体膜の欠陥を緩和する。例えば、図１８（Ａ）に示すように、絶縁膜２２５、絶縁膜２２６を順に形成した後、加熱処理を行うことができる。絶縁膜２２５、２２６としては、酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）（ｘ、ｙ＝１、２・・・）等の酸素、又は窒素を有する絶縁膜を用いることができる。本実施の形態では、絶縁膜２２５にはＳｉＯｘＮｙを用い、絶縁膜２２６にはＳｉＮｘＯｙを用いる。これら絶縁膜中に含まれる水素により、半導体膜のダングリングボンドを低減することができる。 Thereafter, heat treatment is appropriately performed to reduce defects in the semiconductor film. For example, as illustrated in FIG. 18A, after the insulating film 225 and the insulating film 226 are formed in this order, heat treatment can be performed. As the insulating films 225 and 226, silicon oxide (SiOx), silicon nitride (SiNx), silicon oxynitride (SiOxNy) (x> y), silicon nitride oxide (SiNxOy) (x> y) (x, y = 1, 2)) or an insulating film containing nitrogen can be used. In this embodiment, SiOxNy is used for the insulating film 225, and SiNxOy is used for the insulating film 226. Due to the hydrogen contained in these insulating films, dangling bonds in the semiconductor film can be reduced.

その後、層間絶縁膜２２７を形成し、平坦性を高めることができる。このような層間絶縁膜は、有機材料や無機材料を用いることができる。有機材料としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト又はベンゾシクロブテン、シロキサン、ポリシラザンを用いることができる。シロキサンとは、珪素（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構造される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。またポリシラザンとは、珪素（Ｓｉ）と窒素（Ｎ）の結合を有するポリマー材料、いわゆるポリシラザンを含む液体材料を出発原料として形成される。無機材料としては、酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）（ｘ、ｙ＝１、２・・・）等の酸素、又は窒素を有する絶縁膜を用いることができる。また、層間絶縁膜として、これら絶縁膜の積層構造を用いてもよい。特に、有機材料を用いて層間絶縁膜を形成すると、平坦性は高まる一方で、有機材料によって水分や酸素が吸収されてしまう。これを防止するため、有機材料上に、無機材料を有する絶縁膜を形成するとよい。無機材料を有する絶縁膜として、窒素を有する絶縁膜を用いると、Ｎａ等のアルカリイオンの侵入を防ぐことができる。 After that, an interlayer insulating film 227 can be formed to improve flatness. An organic material or an inorganic material can be used for such an interlayer insulating film. As the organic material, polyimide, acrylic, polyamide, polyimide amide, resist, benzocyclobutene, siloxane, or polysilazane can be used. Siloxane has a skeletal structure with a bond of silicon (Si) and oxygen (O). As a substituent, an organic group containing at least hydrogen (for example, an alkyl group or an aromatic hydrocarbon) is used. A fluoro group may be used as a substituent. Alternatively, an organic group containing at least hydrogen and a fluoro group may be used as a substituent. Polysilazane is formed using a polymer material having a bond of silicon (Si) and nitrogen (N), that is, a liquid material containing so-called polysilazane as a starting material. As the inorganic material, silicon oxide (SiOx), silicon nitride (SiNx), silicon oxynitride (SiOxNy) (x> y), silicon nitride oxide (SiNxOy) (x> y) (x, y = 1, 2,... An insulating film containing oxygen or nitrogen such as ()) can be used. Further, a stacked structure of these insulating films may be used as the interlayer insulating film. In particular, when an interlayer insulating film is formed using an organic material, flatness is improved, but moisture and oxygen are absorbed by the organic material. In order to prevent this, an insulating film containing an inorganic material is preferably formed over the organic material. When an insulating film containing nitrogen is used as the insulating film containing an inorganic material, entry of alkali ions such as Na can be prevented.

次いで、高濃度不純物領域２２３、及び不純物領域２３０が露出するように、層間絶縁膜２２７、絶縁膜２２５、２２６、ゲート絶縁膜３０３に開口部を形成する。そして、開口部に配線として機能する導電膜２２８を形成する。 Next, openings are formed in the interlayer insulating film 227, the insulating films 225 and 226, and the gate insulating film 303 so that the high-concentration impurity region 223 and the impurity region 230 are exposed. Then, a conductive film 228 functioning as a wiring is formed in the opening.

その後、保護膜として機能する絶縁膜を形成してもよい。保護膜として機能する絶縁膜は、窒素を有すると好ましい。 After that, an insulating film functioning as a protective film may be formed. The insulating film functioning as a protective film preferably contains nitrogen.

このように薄膜トランジスタが形成された状態で、ＴＦＴ又は容量素子等が形成された素子形成領域以外に、反応物２１３が露出するような開口部（溝又は穴等）３２を形成する。本実施の形態では、Ｐ型ＴＦＴ２１７と、容量素子２１８との間に開口部３２を形成する。そして図１５（Ｂ）と同様に、穴３４が設けられた支持基板３３を絶縁基板２１０へ、接着剤等を用いて固定する。接着剤には、紫外線硬化樹脂、熱硬化樹脂等の樹脂材料、又は両面テープ等を用いることができる。 In the state where the thin film transistor is formed in this manner, an opening 32 (groove or hole) 32 through which the reactant 213 is exposed is formed in addition to the element formation region where the TFT or the capacitor element is formed. In this embodiment mode, the opening 32 is formed between the P-type TFT 217 and the capacitor 218. Then, as in FIG. 15B, the support substrate 33 provided with the holes 34 is fixed to the insulating substrate 210 using an adhesive or the like. As the adhesive, a resin material such as an ultraviolet curable resin or a thermosetting resin, or a double-sided tape can be used.

その後、穴３４を介して、開口部３２へエッチング剤３５を導入する。その結果、剥離層３０を除去することができる。本実施の形態における剥離層は、絶縁基板上に形成された金属膜２１１と、反応物２１３とであり、これらを除去することにより絶縁基板を剥離することができる。なお剥離層に金属膜を用いた場合、少なくとも反応物がエッチング剤と反応することにより、支持基板３３を剥離することができる。 Thereafter, an etching agent 35 is introduced into the opening 32 through the hole 34. As a result, the release layer 30 can be removed. The peeling layer in this embodiment is a metal film 211 formed on the insulating substrate and the reactant 213, and the insulating substrate can be peeled by removing these. Note that in the case where a metal film is used for the peeling layer, the support substrate 33 can be peeled when at least the reactant reacts with the etching agent.

エッチング剤としては、フッ化ハロゲンを含む気体又は液体を使用することができ、化学的に剥離層を除去することができる。例えばフッ化ハロゲンとして、ＣｌＦ3（三フッ化塩素）を使用することができる。特に、剥離層が、Ｗとその酸化物であるＷＯ3である場合、ＣｌＦ3との反応速度が高く、剥離層の除去を短時間で行うことができ、好ましい。エッチング剤を用いて化学的に剥離層を除去すると、反応残留等の発生を低減することができるため好ましい。 As an etchant, a gas or liquid containing halogen fluoride can be used, and the release layer can be chemically removed. For example, ClF 3 (chlorine trifluoride) can be used as the halogen fluoride. In particular, when the peeling layer is W and its oxide WO 3 , the reaction rate with ClF 3 is high, and the peeling layer can be removed in a short time. It is preferable to chemically remove the peeling layer using an etching agent because generation of a reaction residue or the like can be reduced.

また上記のように化学的に剥離層を除去する方法以外に、応力を加えて物理的に除去する方法がある。特に上記のように、Ｗを有する酸化膜が形成される場合、酸化タングステン（ＷＯｘ（ｘ＝２〜３））は、価数に変化が生じると、物理的手段により剥離しやすい状態となることができ、好ましい。 In addition to the method of chemically removing the release layer as described above, there is a method of physically removing it by applying stress. In particular, when an oxide film having W is formed as described above, tungsten oxide (WOx (x = 2 to 3)) is easily peeled off by physical means when the valence changes. This is preferable.

また化学的に除去する方法と、物理的に除去する方法とを組み合わせてもよい。その結果、より簡便に、短時間で剥離層を除去することができる。 Moreover, you may combine the method of removing chemically, and the method of removing physically. As a result, the release layer can be removed more easily and in a short time.

このように剥離層を除去し、絶縁基板２１０を剥離し、プラスチック基板又はプラスチックフィルム基板等の可撓性基板上に、接着剤を用いて素子形成領域を固定することができる。接着剤には、紫外線硬化樹脂、熱硬化樹脂等の樹脂材料、又は両面テープ等を用いることができる。 In this manner, the peeling layer is removed, the insulating substrate 210 is peeled off, and the element formation region can be fixed using an adhesive on a flexible substrate such as a plastic substrate or a plastic film substrate. As the adhesive, a resin material such as an ultraviolet curable resin or a thermosetting resin, or a double-sided tape can be used.

このように無線メモリを形成する場合、絶縁基板２１０を再利用することができ、結果として無線メモリの１つ辺りの値段を下げることができる。また絶縁基板２１０は、レーザ光を透過する必要がないため、設計の自由度を高めることができる。 When the wireless memory is formed in this way, the insulating substrate 210 can be reused, and as a result, the price per wireless memory can be reduced. Further, since the insulating substrate 210 does not need to transmit laser light, the degree of freedom in design can be increased.

（実施の形態１５）
本実施の形態では、無線プロセッサ又は無線メモリに用いるＴＦＴの構成及びその作製方法について説明する。 (Embodiment 15)
In this embodiment, a structure of a TFT used for a wireless processor or a wireless memory and a manufacturing method thereof will be described.

図１９（Ａ）に示すように、絶縁基板２１０上に金属膜２１１、当該金属を有する酸化膜２１３、酸化珪素膜２１２を順に設ける。金属膜にＷを用いる場合、Ｗを有する酸化膜（ＷＯｘ（ｘ＝２〜３））２１３が形成される。そして、下部電極として機能する導電膜５３（下部電極５３ともいう）を形成する。導電膜５３は、金属又は一導電型の不純物を添加した多結晶半導体で形成することができる。金属を用いる場合は、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、アルミニウム（Ａｌ）などを用いることができる。導電膜５３は、マスク、例えばレジストマスクを用いて、所定の形状にエッチングする。このとき、例えば、酸素プラズマにより、レジストマスクを細めることができる。このような工程により、ゲート電極となる導電膜５３を細めることができる。 As shown in FIG. 19A, a metal film 211, an oxide film 213 including the metal, and a silicon oxide film 212 are provided over the insulating substrate 210 in this order. When W is used for the metal film, an oxide film (WOx (x = 2 to 3)) 213 having W is formed. Then, a conductive film 53 (also referred to as a lower electrode 53) that functions as a lower electrode is formed. The conductive film 53 can be formed using a metal or a polycrystalline semiconductor to which an impurity of one conductivity type is added. In the case of using a metal, tungsten (W), molybdenum (Mo), titanium (Ti), tantalum (Ta), aluminum (Al), or the like can be used. The conductive film 53 is etched into a predetermined shape using a mask, for example, a resist mask. At this time, the resist mask can be thinned by, for example, oxygen plasma. Through such a process, the conductive film 53 to be a gate electrode can be thinned.

図１９（Ｂ）は、導電膜５３の上面図を示し、ａ−ｂにおける断面図が図１９（Ａ）に相当する。 FIG. 19B is a top view of the conductive film 53, and a cross-sectional view taken along line ab corresponds to FIG.

そして、図２０（Ａ）に示すように、下地膜として機能する絶縁膜３６を形成する。本実施の形態において、第１の絶縁膜として窒化珪素膜３６ａ、第２の絶縁膜として酸化窒化珪素膜３６ｂを形成するが、この積層順に限定されるものではない。 Then, as shown in FIG. 20A, an insulating film 36 functioning as a base film is formed. In this embodiment mode, the silicon nitride film 36a is formed as the first insulating film and the silicon oxynitride film 36b is formed as the second insulating film. However, the order is not limited.

次に、所定の形状を有する半導体膜２１４、半導体膜を覆って設けられたゲート絶縁膜３０３、ゲート電極として機能する導電膜３０４ａを順に設ける。導電膜３０４ａを所定の形状にパターニングするため、マスク、例えばレジストマスクを形成する。このとき、下部電極としての導電膜５３を用いた裏面露光により所定の形状を有するレジストマスク５４を形成することができる。そして、当該レジストマスク５４を用いて、導電膜３０４ａを所定の形状にパターニングする。 Next, a semiconductor film 214 having a predetermined shape, a gate insulating film 303 provided so as to cover the semiconductor film, and a conductive film 304a functioning as a gate electrode are sequentially provided. In order to pattern the conductive film 304a into a predetermined shape, a mask, for example, a resist mask is formed. At this time, a resist mask 54 having a predetermined shape can be formed by backside exposure using the conductive film 53 as the lower electrode. Then, using the resist mask 54, the conductive film 304a is patterned into a predetermined shape.

また図２０（Ｂ）は、導電膜３０４ａ上にレジストマスクが設けられた上面図を示し、ａ−ｂにおける断面図が図２０（Ａ）に相当する。 20B illustrates a top view in which a resist mask is provided over the conductive film 304a, and a cross-sectional view taken along line ab corresponds to FIG.

その後図２１（Ａ）に示すように、パターニングされた導電膜３０４ａを用いて、半導体膜２１４に不純物元素を添加する。 After that, as illustrated in FIG. 21A, an impurity element is added to the semiconductor film 214 using the patterned conductive film 304a.

そして、下部電極５３と、導電膜３０４ａを別に制御するため、それぞれ配線を設ける。このとき、下部電極５３と配線とを接続するコンタクトホールを設けるため、導電膜３０４ａの一部を除去する。このとき、導電膜３０４ａ上にマスク、例えばレジストマスクを設けて、導電膜３０４ａの一部をエッチングすればよい。 In order to separately control the lower electrode 53 and the conductive film 304a, wirings are provided respectively. At this time, in order to provide a contact hole for connecting the lower electrode 53 and the wiring, a part of the conductive film 304a is removed. At this time, a mask, for example, a resist mask may be provided over the conductive film 304 a and part of the conductive film 304 a may be etched.

また図２１（Ｂ）は、一部がエッチングされた導電膜３０４ａの上面図を示し、ａ−ｂにおける断面図が図２１（Ａ）に相当する。 FIG. 21B is a top view of the conductive film 304a partially etched, and a cross-sectional view taken along line ab corresponds to FIG.

なお下部電極５３と、導電膜３０４ａとを同じように制御する場合、上記のように導電膜３０４ａの一部を除去する必要はない。下部電極５３上に設けられるゲート絶縁膜３０３にコンタクトホールを形成し、当該コンタクトホールに導電膜３０４ａを形成することにより、下部電極５３と、導電膜３０４ａとは接続することができる。 Note that when the lower electrode 53 and the conductive film 304a are controlled in the same manner, it is not necessary to remove part of the conductive film 304a as described above. By forming a contact hole in the gate insulating film 303 provided over the lower electrode 53 and forming a conductive film 304a in the contact hole, the lower electrode 53 and the conductive film 304a can be connected.

次いで図２２（Ａ）に示すように、ゲート電極を積層構造とするため、導電膜３０４ｂを形成してもよい。本実施の形態では、マスク、例えばレジストマスクを用いて、導電膜３０４ｂを所定の形状にパターニングすることができる。そして、導電膜３０４ｂを設けた状態で、不純物元素を添加してもよい。このとき、導電膜３０４ａに重なるように、低濃度不純物領域を形成することができる。 Next, as illustrated in FIG. 22A, a conductive film 304b may be formed so that the gate electrode has a stacked structure. In this embodiment, the conductive film 304b can be patterned into a predetermined shape by using a mask, for example, a resist mask. Then, an impurity element may be added in a state where the conductive film 304b is provided. At this time, a low-concentration impurity region can be formed so as to overlap with the conductive film 304a.

その後、ゲート電極を覆って、絶縁膜３０５を形成する。絶縁膜３０５は、酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）（ｘ、ｙ＝１、２・・・）等の酸素、又は窒素を有する絶縁膜を用いることができる。本実施の形態では、酸化窒化珪素を用いる。特に、プラズマＣＶＤ法により絶縁膜３０５を形成することで、多くの水素を有することができる。この水素によって半導体膜２１４のダングリングボンドを低減することができ、好ましい。そのため、絶縁膜３０５を設けた状態で、加熱処理を施すとよい。 After that, an insulating film 305 is formed so as to cover the gate electrode. The insulating film 305 includes silicon oxide (SiOx), silicon nitride (SiNx), silicon oxynitride (SiOxNy) (x> y), silicon nitride oxide (SiNxOy) (x> y) (x, y = 1, 2,... An insulating film containing oxygen or nitrogen such as ()) can be used. In this embodiment mode, silicon oxynitride is used. In particular, when the insulating film 305 is formed by a plasma CVD method, a large amount of hydrogen can be contained. This hydrogen is preferable because dangling bonds in the semiconductor film 214 can be reduced. Therefore, heat treatment is preferably performed with the insulating film 305 provided.

次いで、絶縁膜３０５を覆って、層間絶縁膜３０６を形成し、平坦性を高めることができる。このような層間絶縁膜は、有機材料や無機材料を用いることができる。有機材料としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト又はベンゾシクロブテン、シロキサン、ポリシラザンを用いることができる。シロキサンとは、珪素（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成され、置換基に少なくとも水素を含む、又は置換基にフッ素、アルキル基、又は芳香族炭化水素のうち少なくとも１種を有するポリマー材料、を出発原料として形成される。またポリシラザンとは、珪素（Ｓｉ）と窒素（Ｎ）の結合を有するポリマー材料、いわゆるポリシラザンを含む液体材料を出発原料として形成される。無機材料としては、酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）（ｘ、ｙ＝１、２・・・）等の酸素、又は窒素を有する絶縁膜を用いることができる。また、層間絶縁膜として、これら絶縁膜の積層構造を用いてもよい。特に、有機材料を用いて層間絶縁膜を形成すると、平坦性は高まる一方で、有機材料によって水分や酸素が吸収されてしまう。これを防止するため、有機材料上に、無機材料を有する絶縁膜を形成するとよい。無機材料に、窒素を有する絶縁膜を用いると、Ｎａ等のアルカリイオンの侵入を防ぐことができる。 Next, an interlayer insulating film 306 is formed so as to cover the insulating film 305, so that planarity can be improved. An organic material or an inorganic material can be used for such an interlayer insulating film. As the organic material, polyimide, acrylic, polyamide, polyimide amide, resist, benzocyclobutene, siloxane, or polysilazane can be used. Siloxane has a skeletal structure composed of a bond of silicon (Si) and oxygen (O), and the substituent contains at least hydrogen, or the substituent has at least one of fluorine, an alkyl group, and an aromatic hydrocarbon. A polymeric material having a starting material. Polysilazane is formed using a polymer material having a bond of silicon (Si) and nitrogen (N), that is, a liquid material containing so-called polysilazane as a starting material. As the inorganic material, silicon oxide (SiOx), silicon nitride (SiNx), silicon oxynitride (SiOxNy) (x> y), silicon nitride oxide (SiNxOy) (x> y) (x, y = 1, 2,... An insulating film containing oxygen or nitrogen such as ()) can be used. Further, a stacked structure of these insulating films may be used as the interlayer insulating film. In particular, when an interlayer insulating film is formed using an organic material, flatness is improved, but moisture and oxygen are absorbed by the organic material. In order to prevent this, an insulating film containing an inorganic material is preferably formed over the organic material. When an insulating film containing nitrogen is used as the inorganic material, entry of alkali ions such as Na can be prevented.

なお、絶縁膜３０５形成後の加熱処理は、層間絶縁膜３０６を形成後に行っても構わない。 Note that the heat treatment after the formation of the insulating film 305 may be performed after the interlayer insulating film 306 is formed.

その後、層間絶縁膜３０６、絶縁膜３０５、ゲート絶縁膜３０３にコンタクトホールを形成し、不純物領域と接続する配線３０７を形成する。 After that, contact holes are formed in the interlayer insulating film 306, the insulating film 305, and the gate insulating film 303, and wirings 307 connected to the impurity regions are formed.

またさらに配線上に、保護膜として機能する絶縁膜を形成してもよい。このような絶縁膜は、酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）（ｘ、ｙ＝１、２・・・）等の酸素、又は窒素を有する絶縁膜を用いることができる。特に、不純物元素の侵入を防ぐためには、窒素を有する絶縁膜を用いると好ましい。 Further, an insulating film functioning as a protective film may be formed over the wiring. Such an insulating film includes silicon oxide (SiOx), silicon nitride (SiNx), silicon oxynitride (SiOxNy) (x> y), silicon nitride oxide (SiNxOy) (x> y) (x, y = 1, 2). An insulating film containing oxygen or nitrogen such as. In particular, in order to prevent entry of an impurity element, an insulating film containing nitrogen is preferably used.

また図２２（Ｂ）は、配線３０７、下部電極に接続される配線、及びゲート電極に接続される配線が設けられたの上面図を示し、ａ−ｂにおける断面図が図２２（Ａ）に相当する。なお、導電膜３０４ｂは図示しない。 FIG. 22B is a top view of the wiring 307, the wiring connected to the lower electrode, and the wiring connected to the gate electrode, and a cross-sectional view taken along line ab in FIG. 22A. Equivalent to. Note that the conductive film 304b is not illustrated.

このようにして下部電極を有するＴＦＴを形成することができる。下部電極を有するＴＦＴは、ゲート電極と別に制御することができる。そのため、微細なＴＦＴを形成する場合、ゲート電極にオフとなる信号を入力するときであっても、電流が流れてしまうことがある。このとき、下部電極を制御することにより、正確にオフ状態とすることができる。その結果、低消費電力化を図ることができる。 In this way, a TFT having a lower electrode can be formed. A TFT having a lower electrode can be controlled separately from the gate electrode. Therefore, when a fine TFT is formed, a current may flow even when a signal to be turned off is input to the gate electrode. At this time, by controlling the lower electrode, it can be accurately turned off. As a result, low power consumption can be achieved.

また下部電極により、しきい値電圧（Ｖｔｈ）を制御することもできる。 The threshold voltage (Vth) can also be controlled by the lower electrode.

（実施の形態１６）
本実施の形態では、上記実施の形態と異なるＴＦＴの構成について説明する。 (Embodiment 16)
In this embodiment, a structure of a TFT which is different from that in the above embodiment is described.

図２３はトップゲート型のＴＦＴを適用する一例を示している。第１の基板２１０上に金属膜２１１と、金属膜表面に形成され、剥離層として機能する反応物２１３と、窒化珪素膜３６ａと酸化窒化珪素膜３６ｂが積層された第１の絶縁膜３６が形成され、その上に素子形成領域（これを含む層を素子形成層と表記する）４５が設けられている。少なくとも第１の絶縁膜３０１は、半導体膜３０２に対する下地膜として機能する。また半導体膜３０２を覆って、ゲート絶縁膜として機能する第２の絶縁膜３０３が設けられている。第２の絶縁膜３０３の上には、半導体膜３０２に対応してゲート電極３０４として機能する導電膜が形成され、その上層に保護層として機能する第３の絶縁膜３０５、層間絶縁膜として機能する第４の絶縁膜３０６が設けられている。さらに層間絶縁膜３０６の上方には、保護層として機能する第５の絶縁膜３０８を形成してもよい。 FIG. 23 shows an example in which a top gate type TFT is applied. A metal film 211 on the first substrate 210, a reactant 213 formed on the surface of the metal film and functioning as a peeling layer, and a first insulating film 36 in which a silicon nitride film 36a and a silicon oxynitride film 36b are stacked. An element formation region (a layer including the element formation region is expressed as an element formation layer) 45 is formed thereon. At least the first insulating film 301 functions as a base film for the semiconductor film 302. A second insulating film 303 that functions as a gate insulating film is provided so as to cover the semiconductor film 302. A conductive film that functions as the gate electrode 304 is formed over the second insulating film 303 corresponding to the semiconductor film 302, and a third insulating film 305 that functions as a protective layer and an interlayer insulating film are formed thereover. A fourth insulating film 306 is provided. Further, a fifth insulating film 308 functioning as a protective layer may be formed above the interlayer insulating film 306.

半導体膜３０２は、結晶構造を有する半導体（結晶性半導体）で形成されており、非単結晶半導体若しくは単結晶半導体を用いることができる。特に、非晶質若しくは微結晶質の半導体を、レーザ光の照射により結晶化させた結晶性半導体、加熱処理により結晶化させた結晶性半導体、加熱処理とレーザ光の照射を組み合わせて結晶化させた結晶性半導体を適用することが好ましい。加熱処理においては、シリコン半導体の結晶化を助長する作用のあるニッケルなどの金属元素を用いた結晶化法を適用することができる。 The semiconductor film 302 is formed using a semiconductor having a crystal structure (crystalline semiconductor), and a non-single crystal semiconductor or a single crystal semiconductor can be used. In particular, an amorphous or microcrystalline semiconductor is crystallized by crystallizing a semiconductor that is crystallized by laser light irradiation, a crystallized semiconductor that is crystallized by heat treatment, or a combination of heat treatment and laser light irradiation. It is preferable to apply a crystalline semiconductor. In the heat treatment, a crystallization method using a metal element such as nickel which has an action of promoting crystallization of a silicon semiconductor can be applied.

レーザ光を照射して結晶化する場合には、連続発振レーザ光を照射して結晶化することができる。または、繰り返し周波数が１０ＭＨｚ以上であって、パルス幅が１ナノ秒以下、好ましくは１〜１００ピコ秒である高繰返周波数超短パルス光を照射することによって、半導体が溶融した溶融帯を、当該レーザ光の照射方向に連続的に移動させながら結晶化を行うことができる。このようなレーザ光を照射する結晶化法により、大粒径であって、結晶粒界が一方向に延びる結晶性半導体を得ることができる。キャリアのドリフト方向を、この結晶粒界が延びる方向に合わせることで、トランジスタにおける電界効果移動度を高めることができる。例えば、４００ｃｍ2／Ｖ・ｓｅｃ以上を実現することができる。 In the case of crystallization by irradiation with laser light, crystallization can be performed by irradiation with continuous wave laser light. Alternatively, by irradiating a high repetition frequency ultrashort pulse light having a repetition frequency of 10 MHz or more and a pulse width of 1 nanosecond or less, preferably 1 to 100 picoseconds, Crystallization can be performed while continuously moving in the irradiation direction of the laser light. By such a crystallization method of irradiating with laser light, a crystalline semiconductor having a large grain size and a crystal grain boundary extending in one direction can be obtained. By adjusting the carrier drift direction to the direction in which the crystal grain boundary extends, the field-effect mobility in the transistor can be increased. For example, 400 cm 2 / V · sec or more can be realized.

剥離層として機能する反応物２１３は、タングステン（Ｗ）を有しており、被剥離層との界面で剥離を確実に行うためには、４００℃以上の温度での加熱処理が必要であることは上述の通りである。この加熱工程は、半導体膜の熱結晶化工程と併用することができる。 The reactant 213 functioning as a release layer contains tungsten (W), and heat treatment at a temperature of 400 ° C. or higher is necessary to reliably perform peeling at the interface with the layer to be peeled. Is as described above. This heating step can be used in combination with the thermal crystallization step of the semiconductor film.

ゲート電極３０４は金属又は一導電型の不純物を添加した多結晶半導体で形成することができる。金属を用いる場合は、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、アルミニウム（Ａｌ）などを用いることができる。また、上記金属を窒化させた金属窒化物を用いることができる。或いは、当該金属窒化物からなる第１層と、当該金属から成る第２層とを積層させた構造としてもよい。積層構造とする場合には、第１層の端部が第２層の端部より外側に突き出した所謂ハット形状としてもよい。このとき第１層を金属窒化物とすることで、バリア性を高めることができる。この場合、第２層の金属が、第２の絶縁膜３０３やその下層の半導体膜３０２に拡散することを防ぐことができる。 The gate electrode 304 can be formed using a metal or a polycrystalline semiconductor to which an impurity of one conductivity type is added. In the case of using a metal, tungsten (W), molybdenum (Mo), titanium (Ti), tantalum (Ta), aluminum (Al), or the like can be used. Further, a metal nitride obtained by nitriding the above metal can be used. Or it is good also as a structure which laminated | stacked the 1st layer which consists of the said metal nitride, and the 2nd layer which consists of the said metal. In the case of a laminated structure, a so-called hat shape in which the end portion of the first layer protrudes outward from the end portion of the second layer may be employed. At this time, the barrier property can be enhanced by using a metal nitride for the first layer. In this case, the second-layer metal can be prevented from diffusing into the second insulating film 303 or the semiconductor film 302 below it.

半導体膜３０２、第２の絶縁膜３０３、ゲート電極３０４などを組み合わせて構成されるトランジスタは、シングルドレイン構造、ＬＤＤ（低濃度ドレイン）構造、ゲートオーバーラップドレイン構造など各種構造を適用することができる。また、シングルゲート構造、等価的には同電位のゲート電圧が印加されるトランジスタが直列に接続された形となるマルチゲート構造、半導体膜を上下にゲート電極で挟むデュアルゲート構造を適用することができる。 Various structures such as a single drain structure, an LDD (lightly doped drain) structure, and a gate overlap drain structure can be applied to a transistor including a combination of the semiconductor film 302, the second insulating film 303, the gate electrode 304, and the like. . It is also possible to apply a single gate structure, equivalently a multi-gate structure in which transistors to which a gate voltage of the same potential is applied are connected in series, or a dual gate structure in which a semiconductor film is sandwiched between upper and lower gate electrodes. it can.

第４の絶縁膜３０６は、酸化シリコン及び酸化窒化シリコンなどの無機絶縁材料、又はアクリル樹脂及びポリイミド樹脂などの有機絶縁材料で形成することができる。スピン塗布やロールコーターなど塗布法を用いる場合には、有機溶媒中に溶かされた絶縁膜材料を塗布した後、熱処理によって形成された酸化珪素を用いることもできる。例えば、シロキサン結合を含む塗布膜を形成しておいて、２００乃至４００℃での熱処理により形成可能な絶縁層を用いることができる。第４の絶縁膜３０６として、塗布法で形成する絶縁膜を用いると表面を平坦化することができる。また、リフローにより絶縁膜を平坦化することができる。このように平坦化された絶縁膜上に、配線を形成するとその断線を防止することができる。また、多層配線を形成する際にも有効に利用することができる。 The fourth insulating film 306 can be formed using an inorganic insulating material such as silicon oxide or silicon oxynitride, or an organic insulating material such as an acrylic resin or a polyimide resin. In the case of using a coating method such as spin coating or roll coater, silicon oxide formed by heat treatment after applying an insulating film material dissolved in an organic solvent can also be used. For example, an insulating layer that can be formed by heat treatment at 200 to 400 ° C. after forming a coating film containing a siloxane bond can be used. When an insulating film formed by a coating method is used as the fourth insulating film 306, the surface can be planarized. In addition, the insulating film can be planarized by reflow. When a wiring is formed on the insulating film flattened in this way, the disconnection can be prevented. It can also be used effectively when forming multilayer wiring.

第４の絶縁膜３０６上に配線３０７を形成する。配線はチタン（Ｔｉ）とアルミニウム（Ａｌ）の積層構造、モリブデン（Ｍｏ）とアルミニウム（Ａｌ）との積層構造など、アルミニウム（Ａｌ）のような低抵抗材料と、チタン（Ｔｉ）やモリブデン（Ｍｏ）などの高融点金属材料との組み合わせで形成することが好ましい。 A wiring 307 is formed over the fourth insulating film 306. The wiring is made of a low resistance material such as aluminum (Al), such as a laminated structure of titanium (Ti) and aluminum (Al), or a laminated structure of molybdenum (Mo) and aluminum (Al), and titanium (Ti) or molybdenum (Mo It is preferable to form a combination with a refractory metal material such as

その後、可撓性基板へ転写する。そして接着手段を介して、半導体装置に貼り付けることができる。 Then, it transfers to a flexible substrate. And it can affix on a semiconductor device via an adhesion | attachment means.

図２４は、ボトムゲート型のＴＦＴを適用する一例を示している。第１の基板２１０上に剥離層として機能する反応物２１３と絶縁膜３６が形成され、その上に素子形成領域４５が設けられている。素子形成領域４５には、ゲート電極３０４、ゲート絶縁膜として機能する第２の絶縁膜３０３、半導体膜３０２、チャネル保護層３０９、保護層として機能する第３の絶縁膜３０５、層間絶縁層として機能する第４の絶縁膜３０６が設けられている。さらにその上方には、保護層として機能する第５の絶縁膜３０８を形成してもよい。第５の絶縁膜３０８は、酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）（ｘ、ｙ＝１、２・・・）等の酸素、又は窒素を有する絶縁膜の単層構造、又はこれらの積層構造を有するように形成することができる。配線３０７は、第３の絶縁膜３０５上又は第４の絶縁膜３０６上に形成することができる。 FIG. 24 shows an example in which a bottom gate type TFT is applied. A reactant 213 that functions as a separation layer and an insulating film 36 are formed over the first substrate 210, and an element formation region 45 is provided thereover. In the element formation region 45, the gate electrode 304, the second insulating film 303 functioning as a gate insulating film, the semiconductor film 302, the channel protective layer 309, the third insulating film 305 functioning as a protective layer, and function as an interlayer insulating layer A fourth insulating film 306 is provided. Further, a fifth insulating film 308 functioning as a protective layer may be formed thereabove. The fifth insulating film 308 includes silicon oxide (SiOx), silicon nitride (SiNx), silicon oxynitride (SiOxNy) (x> y), silicon nitride oxide (SiNxOy) (x> y) (x, y = 1, 2...) And the like, or a single layer structure of an insulating film containing oxygen or nitrogen, or a stacked structure thereof. The wiring 307 can be formed over the third insulating film 305 or the fourth insulating film 306.

その後、可撓性基板へ転写する。そして接着手段を介して、半導体装置に貼り付けることができる。 Then, it transfers to a flexible substrate. And it can affix on a semiconductor device via an adhesion | attachment means.

このように、集積回路に用いられる薄膜トランジスタは、トップゲート型であっても、ボトムゲート型であってもよい。またトップゲート型と、ボトムゲート型を組み合わせて用いてもよい。すなわち、本発明は、薄膜トランジスタの構成には限定されない。 As described above, a thin film transistor used for an integrated circuit may be a top gate type or a bottom gate type. Further, a combination of a top gate type and a bottom gate type may be used. That is, the present invention is not limited to the structure of the thin film transistor.

（実施の形態１７）
本実施の形態では、アンテナを集積回路に一体形成する場合について、図２５を用いて説明する。 (Embodiment 17)
In this embodiment, the case where the antenna is formed over the integrated circuit is described with reference to FIGS.

実施の形態１６のように、第５の絶縁膜３０８で覆われた素子形成領域４５を形成する。第５の絶縁膜３０８は、実施の形態１６の材料により形成することができる。またアンテナ材料にＣｕ等の拡散が懸念される導電材料を用いる場合、第５の絶縁膜３０８は窒素を有する絶縁膜を少なくとも有するように形成するとよい。また集積回路を実装する無線メモリは、手で触れることが考えられるため、Ｎａ等のアルカリ金属の拡散が懸念される。そこで、第５の絶縁膜３０８は、窒素を有する絶縁膜を少なくとも有するように形成するとよいといえる。 As in Embodiment Mode 16, the element formation region 45 covered with the fifth insulating film 308 is formed. The fifth insulating film 308 can be formed using the material of Embodiment 16. In the case where a conductive material such as Cu that is likely to be diffused is used for the antenna material, the fifth insulating film 308 is preferably formed to have at least an insulating film containing nitrogen. In addition, since a wireless memory on which an integrated circuit is mounted can be touched by hand, there is a concern about the diffusion of alkali metals such as Na. Thus, it can be said that the fifth insulating film 308 is preferably formed so as to include at least an insulating film containing nitrogen.

その後、アンテナ５０２を形成する。アンテナは、印刷法、スパッタリング法、液滴吐出法、メッキ法、フォトリソグラフィー法及びメタルマスクを用いた蒸着法のいずれか、又はそれらを組み合わせた方法により形成することができる。組み合わせた方法として例えば、スパッタリング法、液滴吐出法、印刷法、フォトリソグラフィー法及び蒸着法のいずれかにより第１のアンテナを形成し、メッキ法（無電解メッキ、又は電解メッキ）により第１のアンテナを覆うように第２のアンテナを形成した、積層型アンテナがある。アンテナを液滴吐出法、又は印刷法により形成する場合、導電膜をパターニングする必要がないため、作製工程を低減することができ好ましい。 Thereafter, the antenna 502 is formed. The antenna can be formed by any one of a printing method, a sputtering method, a droplet discharge method, a plating method, a photolithography method, a vapor deposition method using a metal mask, or a combination thereof. As a combined method, for example, the first antenna is formed by any one of a sputtering method, a droplet discharge method, a printing method, a photolithography method, and an evaporation method, and the first antenna is formed by a plating method (electroless plating or electrolytic plating). There is a stacked antenna in which a second antenna is formed so as to cover the antenna. In the case where the antenna is formed by a droplet discharge method or a printing method, it is not necessary to pattern the conductive film; therefore, the manufacturing process can be reduced, which is preferable.

アンテナ材料には、Ａｇ（銀）、Ａｌ（アルミニウム）、Ａｕ（金）、Ｃｕ（銅）、Ｐｔ（白金）等の導電材料を用いることができる。上記材料のうち配線抵抗が懸念される場合、アンテナを厚くすることにより配線抵抗を低減することができる。また、アンテナ形成面積が広いときには、アンテナの幅を広くすることで配線抵抗を低減することができる。また上述したように積層型アンテナとし、抵抗の低い材料で覆うことで配線抵抗を低減してもよい。一方、Ｃｕのように抵抗が低いが、その拡散が懸念される導電材料は、アンテナの被形成面及び／又はアンテナの周囲を覆うように窒素を有する絶縁膜を形成するとよい。 As the antenna material, a conductive material such as Ag (silver), Al (aluminum), Au (gold), Cu (copper), or Pt (platinum) can be used. When wiring resistance is a concern among the above materials, wiring resistance can be reduced by increasing the thickness of the antenna. When the antenna formation area is large, the wiring resistance can be reduced by increasing the width of the antenna. Further, as described above, a multilayer antenna may be used, and the wiring resistance may be reduced by covering with a low resistance material. On the other hand, for a conductive material having a low resistance such as Cu, but whose diffusion may be a concern, an insulating film containing nitrogen may be formed so as to cover the surface on which the antenna is formed and / or the periphery of the antenna.

液滴吐出法においては、溶媒としてテトラデカンに混入されたＡｇをノズルより滴下して、アンテナを形成することができる。このときＡｇの密着性を高めるため、アンテナ用基板上に酸化チタン（ＴｉＯｘ）からなる下地膜を形成してもよい。 In the droplet discharge method, an antenna mixed with tetradecane as a solvent can be dropped from a nozzle to form an antenna. At this time, in order to improve the adhesion of Ag, a base film made of titanium oxide (TiOx) may be formed on the antenna substrate.

アンテナには、接続端子５０３を形成するとよい。当該接続端子により、簡便に集積回路が有する配線と接続することができる。なお接続端子は、必ずしも設ける必要はなく、またアンテナの形状及び配置は図２５に限定されるものではない。 A connection terminal 503 is preferably formed on the antenna. The connection terminal can be easily connected to a wiring included in the integrated circuit. Note that the connection terminal is not necessarily provided, and the shape and arrangement of the antenna are not limited to those in FIG.

以上のように形成されたアンテナに、圧力を加えて平坦性を向上させてもよい。その結果、アンテナを薄膜化することができる。加圧に加えて、加熱を施してもよく、さらに加圧処理と加熱処理とを同時に行うこともできる。液滴吐出法を用いる場合、溶媒を除去するために加熱処理を行う必要があるときは、加圧処理と加熱処理とを同時に行うとよい。 Flatness may be improved by applying pressure to the antenna formed as described above. As a result, the antenna can be thinned. In addition to pressurization, heating may be performed, and further, pressurization treatment and heat treatment may be performed simultaneously. In the case of using a droplet discharge method, when it is necessary to perform heat treatment to remove the solvent, it is preferable to perform pressure treatment and heat treatment at the same time.

また、配線と、アンテナ５０２とを接続するため、第５の絶縁膜３０８に開口部を形成する。このとき、接続端子５０３の下方に開口部を形成すればよい。 In addition, an opening is formed in the fifth insulating film 308 in order to connect the wiring and the antenna 502. At this time, an opening may be formed below the connection terminal 503.

以上、アンテナ５０２を配線上の第５の絶縁膜３０８に形成する場合を説明したが、配線と同一層に形成してもよい。 Although the case where the antenna 502 is formed over the fifth insulating film 308 over the wiring has been described above, it may be formed in the same layer as the wiring.

本実施の形態では、アンテナを集積回路上に直接形成する場合を説明したが、集積回路とは別の基板に、アンテナを形成し、これを張り合わせてもよい。 In this embodiment mode, the case where the antenna is formed directly over the integrated circuit has been described; however, the antenna may be formed over a substrate different from the integrated circuit, and the antenna may be attached to each other.

このように形成されるアンテナを実装することにより、無線メモリを形成することができる。 A wireless memory can be formed by mounting the antenna formed in this manner.

そして集積回路の剥離方法は、上記実施の形態のいずれかを用いることができる。 Any of the above embodiments can be used as a method for peeling the integrated circuit.

次いで、可撓性基板１０１の裏面に接着手段１１６を形成する。接着手段１１６には、マグネットやシール材を用いることができる。接着手段により、半導体装置等の本体へ、無線メモリを固定することができる。 Next, an adhesive unit 116 is formed on the back surface of the flexible substrate 101. A magnet or a sealing material can be used for the bonding means 116. The wireless memory can be fixed to the main body of the semiconductor device or the like by the bonding means.

（実施の形態１８）
本実施の形態では、無線プロセッサ又は無線メモリ内の回路等に適用するＴＦＴ構造について説明する。 (Embodiment 18)
In this embodiment mode, a TFT structure applied to a circuit or the like in a wireless processor or a wireless memory will be described.

本発明の無線プロセッサは、代表的には実施形態（図１参照）で説明したような構成を有する。これらを構成する回路ブロックは、それぞれ異なる動作特性が要求される場合があり、対応して、素子構造も最適化することが好ましい。本実施の形態では、代表して無線プロセッサの構成について説明するが、無線メモリに対しても同様である。 The wireless processor of the present invention typically has a configuration as described in the embodiment (see FIG. 1). The circuit blocks constituting these may require different operating characteristics, and it is preferable to optimize the element structure accordingly. In the present embodiment, the configuration of the wireless processor will be described as a representative, but the same applies to the wireless memory.

例えば、無線プロセッサへの入力信号は電磁波であるから、入力端子に近い素子は、電磁界が強いほど高電圧が印加される。また、このような高電圧が生じないようにリミッタ回路が設けられる場合には、リミッタ回路には大電流が流れ得る。そのような素子には信頼性の高い素子構造を採用することが好ましく、例えば、シングルドレイン構造よりもＬＤＤ構造を採用する、又は、ゲート絶縁膜を厚くするといった構造を採用することが好ましい。無線プロセッサにおいて、このようなＬＤＤ構造やゲート絶縁膜を厚くしたＴＦＴ構造は、ＲＦ回路５００１に接続される回路の入力部分に適用するとよい。例えば電源回路５００２に接続される回路の入力部分、クロック生成回路５００３に接続される回路の入力部分、又はデータ復調回路５００４に接続される回路の入力部分が挙げられる。また、ＬＤＤ構造やゲート絶縁膜を厚くしたＴＦＴ構造は、リミッタ回路に適用するとよい。 For example, since the input signal to the wireless processor is an electromagnetic wave, a higher voltage is applied to an element close to the input terminal as the electromagnetic field is stronger. In addition, when a limiter circuit is provided so that such a high voltage does not occur, a large current can flow through the limiter circuit. For such an element, it is preferable to employ a highly reliable element structure. For example, it is preferable to adopt an LDD structure or a structure in which a gate insulating film is thicker than a single drain structure. In a wireless processor, such an LDD structure or a TFT structure with a thick gate insulating film is preferably applied to an input portion of a circuit connected to the RF circuit 5001. For example, an input portion of a circuit connected to the power supply circuit 5002, an input portion of a circuit connected to the clock generation circuit 5003, or an input portion of a circuit connected to the data demodulation circuit 5004 can be given. In addition, an LDD structure or a TFT structure with a thick gate insulating film is preferably applied to a limiter circuit.

一方、クロック生成回路５００３や電源回路５００２は、最も周波数の高い入力信号を入力とするために、高速動作が要求される。従って、そのような回路を構成する素子には高速動作が可能なＴＦＴ構造を採用することが好ましい。例えば、チャネル長を短くする、シングルドレイン構造とする、又は、ゲート絶縁膜を薄くする、といった構造を採用することが好ましい。 On the other hand, the clock generation circuit 5003 and the power supply circuit 5002 are required to operate at high speed in order to input an input signal having the highest frequency. Therefore, it is preferable to employ a TFT structure capable of high-speed operation for the elements constituting such a circuit. For example, it is preferable to adopt a structure in which a channel length is shortened, a single drain structure is used, or a gate insulating film is thinned.

また、入力信号は、容量素子を介してアンテナ部分と内部回路を切り離す場合が多い。その場合、容量素子の２端子の電位の大小関係がいれかわることからＭＯＳ容量を用いることができない。そのような容量素子には、例えば、膜質の優れたゲート絶縁膜を活かして、半導体活性層にあらかじめドープを行った容量素子を用いることが好ましい。無線プロセッサにおいて、このようなＴＦＴ構造を有する容量素子としては、電源回路５００２、クロック生成回路５００３、又はデータ復調回路５００４の入力部分に用いられる容量素子が挙げられる。 In many cases, an input signal separates an antenna portion and an internal circuit through a capacitive element. In that case, the MOS capacitor cannot be used because the magnitude relationship between the potentials of the two terminals of the capacitor element changes. As such a capacitive element, for example, it is preferable to use a capacitive element in which a semiconductor active layer is doped in advance using a gate insulating film having excellent film quality. In the wireless processor, as a capacitor having such a TFT structure, a capacitor used for an input portion of the power supply circuit 5002, the clock generation circuit 5003, or the data demodulation circuit 5004 can be given.

一方、ＣＰＵインターフェース５００６やメモリ５００８、ＣＰＵ５００７では、デジタル信号が扱われ、動作周波数も入力信号と比べて低いため、例えばＬＤＤ構造といった、信頼性を重視した構成を採用するとよい。 On the other hand, since the CPU interface 5006, the memory 5008, and the CPU 5007 handle digital signals and the operating frequency is lower than that of the input signals, a configuration that emphasizes reliability, such as an LDD structure, may be employed.

（実施の形態１９）
本発明の無線プロセッサ又は無線メモリを実装した半導体装置として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話機、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはＤＶＤ：Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。それら半導体装置の具体例を図２６、図２７に示す。 (Embodiment 19)
As a semiconductor device on which the wireless processor or the wireless memory of the present invention is mounted, a video camera, a digital camera, a goggle type display (head mounted display), a navigation system, an audio playback device (car audio, audio component, etc.), a notebook type personal computer, Reproducing a recording medium such as a game machine, a portable information terminal (mobile computer, cellular phone, portable game machine, electronic book, etc.), a recording medium (specifically, a DVD: Digital Versatile Disc) And a device provided with a display capable of displaying an image). Specific examples of these semiconductor devices are shown in FIGS.

図２６（Ａ）はテレビ受像器であり、筐体５６０１、支持台５６０２、表示部５６０３などにより構成されている。テレビ受像器には本発明の無線メモリのドライバが組み込まれている。本発明の無線メモリ５６０４を本体に張り付けるなどして実装することで、無線メモリ５６０４に格納されたデータをテレビ受像器に読み込んで使用することが可能となる。 FIG. 26A illustrates a television receiver, which includes a housing 5601, a supporting base 5602, a display portion 5603, and the like. The television receiver incorporates the driver of the wireless memory of the present invention. When the wireless memory 5604 of the present invention is mounted on the main body or the like, the data stored in the wireless memory 5604 can be read into the television receiver and used.

図２６（Ｂ）はノート型のパーソナルコンピュータであり、本体５６１１、筐体５６１２、表示部５６１３、キーボード５６１４などにより構成されている。ノート型のパーソナルコンピュータには本発明の無線メモリのドライバが組み込まれている。本発明の無線メモリ５６１５を本体に張り付けるなどして実装することで、無線メモリ５６１５に格納されたデータをノート型のパーソナルコンピュータに読み込んで使用することが可能となる。 FIG. 26B illustrates a laptop personal computer, which includes a main body 5611, a housing 5612, a display portion 5613, a keyboard 5614, and the like. The laptop personal computer incorporates the driver of the wireless memory of the present invention. By mounting the wireless memory 5615 of the present invention on the main body or the like, the data stored in the wireless memory 5615 can be read into a notebook personal computer and used.

図２６（Ｃ）は携帯情報端末であり、本体５６２１、表示部５６２２、操作キー５６２３、モデム５６２４等を含む。携帯情報端末には本発明の無線メモリのドライバが組み込まれている。本発明の無線メモリ５６２５を本体に張り付けるなどして実装することで、無線メモリ５６２５に格納されたデータを携帯情報端末に読み込んで使用することが可能となる。 FIG. 26C illustrates a portable information terminal which includes a main body 5621, a display portion 5622, operation keys 5623, a modem 5624, and the like. The portable information terminal incorporates the wireless memory driver of the present invention. By mounting the wireless memory 5625 of the present invention on the main body or the like, the data stored in the wireless memory 5625 can be read into the portable information terminal and used.

図２６（Ｄ）は電子ブックであり、本体５６３１、表示部５６３２、操作キー５６３３等を含む。また、電子ブックには本発明の無線メモリ５６３４のドライバが組み込まれている。本発明の無線メモリ５６３４を本体に張り付けるなどして実装することで、無線メモリ５６３４に格納されたデータを電子ブックに読み込んで使用することが可能となる。 FIG. 26D illustrates an electronic book which includes a main body 5631, a display portion 5632, operation keys 5633, and the like. Further, the driver of the wireless memory 5634 of the present invention is incorporated in the electronic book. By mounting the wireless memory 5634 of the present invention on the main body or the like, data stored in the wireless memory 5634 can be read into an electronic book and used.

図２７（Ａ）は携帯情報端末であり、本体２００１、表示部２００２、操作キー２００３、モデム２００４等を含み、本発明の無線プロセッサ２００５が貼り付けられている。図２７（Ａ）ではモデム２００４が取り外し可能な形態の携帯情報端末を示しているが、モデムが本体２００１に内蔵されていてもよい。本発明の無線プロセッサインターフェースにより、プロセッサを容易に組み込むことが可能となり、機能や性能の向上を行うことが可能となる。 FIG. 27A illustrates a portable information terminal which includes a main body 2001, a display portion 2002, operation keys 2003, a modem 2004, and the like, and a wireless processor 2005 of the present invention is attached thereto. Although FIG. 27A shows a portable information terminal in which the modem 2004 is removable, the modem may be incorporated in the main body 2001. The wireless processor interface of the present invention makes it possible to easily incorporate a processor and improve functions and performance.

図２７（Ｂ）は携帯電話機であり、本体２１０１、表示部２１０２、音声入力部２１０３、音声出力部２１０４、操作キー２１０５、外部接続ポート２１０６、アンテナ２１０７等を含み、本発明の無線プロセッサ２１０８が貼り付けられている。なお、表示部２１０２は黒色の背景に白色の文字を表示することで携帯電話機の消費電流を抑えることができる。本発明の無線プロセッサインターフェースにより、無線プロセッサを容易に組み込むことが可能となり、機能や性能の向上を行うことが可能となる。 FIG. 27B shows a cellular phone, which includes a main body 2101, a display portion 2102, an audio input portion 2103, an audio output portion 2104, operation keys 2105, an external connection port 2106, an antenna 2107, and the like. It is pasted. Note that the display portion 2102 can suppress current consumption of the mobile phone by displaying white characters on a black background. The wireless processor interface of the present invention makes it possible to easily incorporate a wireless processor and improve functions and performance.

図２７（Ｃ）は電子カードであり、本体２２０１、表示部２２０２、接続端子２２０３等を含み、電子カードの近距離に本発明の無線プロセッサ２２０４が配置されている。本発明の無線プロセッサインターフェースにより、無線プロセッサを容易に組み込むことが可能となり、機能や性能の向上を行うことが可能となる。勿論電子カードに、無線プロセッサを貼り付けてもよい。なお、図２７（Ｃ）では接触型の電子カードを示しているが、非接触型の電子カードや、接触型と非接触型の機能を持ち合わせた電子カードにも、本発明の無線プロセッサを用いることができる。 FIG. 27C shows an electronic card, which includes a main body 2201, a display portion 2202, a connection terminal 2203, and the like, and a wireless processor 2204 of the present invention is disposed at a short distance from the electronic card. The wireless processor interface of the present invention makes it possible to easily incorporate a wireless processor and improve functions and performance. Of course, a wireless processor may be attached to the electronic card. Note that a contact type electronic card is shown in FIG. 27C, but the wireless processor of the present invention is used for a non-contact type electronic card and an electronic card having both a contact type and a non-contact type function. be able to.

図２７（Ｄ）は電子ブックであり、本体２３０１、表示部２３０２、操作キー２３０３等を含み、本発明の無線プロセッサ２３０４が貼り付けられている。また電子ブックには、モデムが本体２３０１に内蔵されていてもよい。本発明の無線プロセッサインターフェースにより、無線プロセッサを容易に組み込むことが可能となり、機能や性能の向上を行うことが可能となる。 FIG. 27D illustrates an electronic book which includes a main body 2301, a display portion 2302, an operation key 2303, and the like, and a wireless processor 2304 of the present invention is attached thereto. In the electronic book, a modem may be built in the main body 2301. The wireless processor interface of the present invention makes it possible to easily incorporate a wireless processor and improve functions and performance.

図２７（Ｅ）はシート型のパーソナルコンピュータであり、本体２４０１、表示部２４０２、キーボード２４０３、タッチパッド２４０４、外部接続ポート２４０５、電源プラグ２４０６等を含み、本発明の無線プロセッサ２４０７が貼り付けられている。本発明の無線プロセッサインターフェースにより、無線プロセッサを容易に組み込むことが可能となり、機能や性能の向上を行うことが可能となる。 FIG. 27E illustrates a sheet-type personal computer including a main body 2401, a display portion 2402, a keyboard 2403, a touch pad 2404, an external connection port 2405, a power plug 2406, and the like, to which a wireless processor 2407 of the present invention is attached. ing. The wireless processor interface of the present invention makes it possible to easily incorporate a wireless processor and improve functions and performance.

以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。なお、本実施の形態の電子機器は実施の形態１乃至１８に示したいずれの構成とも組み合わせて実施することができる。 As described above, the applicable range of the present invention is so wide that it can be used for electronic devices in various fields. Note that the electronic device of this embodiment can be implemented in combination with any structure described in Embodiments 1 to 18.

本発明の無線プロセッサを示した図であるIt is the figure which showed the wireless processor of this invention 本発明の無線プロセッサ及び半導体装置を示した図であるIt is the figure which showed the wireless processor and semiconductor device of this invention 本発明の無線プロセッサをパーソナルコンピュータに実装した図であるFIG. 3 is a diagram in which a wireless processor of the present invention is mounted on a personal computer. 本発明の無線プロセッサインターフェースを示した図であるFIG. 3 shows a wireless processor interface of the present invention. 本発明の電波インターフェースを示した図であるIt is the figure which showed the radio wave interface of this invention 本発明の無線プロセッサ及び半導体装置を示した図であるIt is the figure which showed the wireless processor and semiconductor device of this invention 本発明の無線プロセッサ又は無線メモリの使用形態を示した図であるIt is the figure which showed the usage condition of the radio | wireless processor or radio | wireless memory of this invention 本体のプロセッサと非互換である、本発明の無線プロセッサを増設した場合の図であるIt is a figure at the time of adding the wireless processor of this invention which is incompatible with the processor of a main body. 本発明の無線メモリを示した図であるIt is the figure which showed the radio | wireless memory of this invention 本発明の無線メモリを示した図であるIt is the figure which showed the radio | wireless memory of this invention 本発明の無線メモリを示した図であるIt is the figure which showed the radio | wireless memory of this invention 本発明の無線メモリを示した図であるIt is the figure which showed the radio | wireless memory of this invention 本発明の無線メモリを示した図であるIt is the figure which showed the radio | wireless memory of this invention 本発明の無線プロセッサ又は無線メモリを示した図であるIt is the figure which showed the wireless processor or wireless memory of this invention 本発明の無線プロセッサ又は無線メモリを示した図であるIt is the figure which showed the wireless processor or wireless memory of this invention 本発明の無線プロセッサ又は無線メモリの作製工程図であるIt is a manufacturing process figure of the wireless processor or wireless memory of this invention. 本発明の無線プロセッサ又は無線メモリの作製工程図であるIt is a manufacturing process figure of the wireless processor or wireless memory of this invention. 本発明の無線プロセッサ又は無線メモリの作製工程図であるIt is a manufacturing process figure of the wireless processor or wireless memory of this invention. 本発明の無線プロセッサ又は無線メモリの作製工程図であるIt is a manufacturing process figure of the wireless processor or wireless memory of this invention. 本発明の無線プロセッサ又は無線メモリの作製工程図であるIt is a manufacturing process figure of the wireless processor or wireless memory of this invention. 本発明の無線プロセッサ又は無線メモリの作製工程図であるIt is a manufacturing process figure of the wireless processor or wireless memory of this invention. 本発明の無線プロセッサ又は無線メモリの作製工程図であるIt is a manufacturing process figure of the wireless processor or wireless memory of this invention. 本発明の無線プロセッサ又は無線メモリを示した図であるIt is the figure which showed the wireless processor or wireless memory of this invention 本発明の無線プロセッサ又は無線メモリを示した図であるIt is the figure which showed the wireless processor or wireless memory of this invention 本発明の無線プロセッサ又は無線メモリ及びアンテナを示した図であるIt is the figure which showed the radio | wireless processor or radio | wireless memory, and antenna of this invention 本発明の無線メモリを実装した半導体装置を示した図であるIt is the figure which showed the semiconductor device which mounted the wireless memory of this invention 本発明の無線プロセッサを実装した半導体装置を示した図であるIt is the figure which showed the semiconductor device which mounted the wireless processor of this invention

符号の説明Explanation of symbols

１１ 金属膜
１２ 被剥離層
１３ 酸化物
１４ 支持基板
１５ 第１の接着剤
１６ 第２の接着剤
３０ 剥離層
３２ 開口部
３３ 支持基板
３４ 穴
３５ エッチング剤
３６ 絶縁膜
３６ａ 窒化珪素膜
３６ｂ 酸化窒化珪素膜
４５ 素子形成領域
５３ 導電膜
５４ レジストマスク
１００ 演算処理手段
１０１ 可撓性基板
１０２ 記憶手段
１０３ 電源回路
１０４ インターフェース
１０５ アンテナ
１１０ 可撓性基板
１１６ 接着手段
２１０ 第１の基板
２１１ 金属膜
２１２ 酸化珪素膜
２１３ 反応物
２１４ 島状の半導体膜
２１５ Ｎ型ＴＦＴ
２１６ Ｎ型ＴＦＴ
２１７ Ｐ型ＴＦＴ
２１８ 容量素子
２１９ マスク
２２０ レジストマスク
２２１ 低濃度不純物領域
２２２ レジストマスク
２２３ 高濃度不純物領域
２２４ レジストマスク
２２５ 絶縁膜
２２６ 絶縁膜
２２７ 層間絶縁膜
２２８ 導電膜
２３０ 不純物領域
３０１ 第１の絶縁膜
３０２ 半導体膜
３０３ 絶縁膜
３０４ ゲート電極
３０４ａ 第１の導電膜
３０４ｂ 第２の導電膜
３０５ 絶縁膜
３０６ 絶縁膜
３０７ 配線
３０８ 第５の絶縁膜
３０９ チャネル保護層
５０２ アンテナ
５０３ 接続端子
２００１ 本体
２００２ 表示部
２００３ 操作キー
２００４ モデム
２００５ 無線プロセッサ
２１０１ 本体
２１０２ 表示部
２１０３ 音声入力部
２１０４ 音声出力部
２１０５ 操作キー
２１０６ 外部接続ポート
２１０７ アンテナ
２１０８ 無線プロセッサ
２２０１ 本体
２２０２ 表示部
２２０３ 接続端子
２２０４ 無線プロセッサ
２３０１ 本体
２３０２ 表示部
２３０３ 操作キー
２３０４ 無線プロセッサ
２４０１ 本体
２４０２ 表示部
２４０３ キーボード
２４０４ タッチパッド
２４０５ 外部接続ポート
２４０６ 電源プラグ
２４０７ 無線プロセッサ
３０００ 無線メモリ
３００３ ＲＦ回路
３００４ 電源回路
３００５ クロック生成回路
３００６ データ復調回路
３００７ 負荷変調回路
３００８ メモリインターフェース
３００９ 不揮発性メモリ
３０１０ 揮発性メモリ
３１０１ 半導体装置
３１０２ 無線メモリドライバ
３１０３ 無線メモリ
３１０４ 無線メモリ
３１０５ 無線メモリ
３２００ 半導体装置
３２０１ ＣＰＵ
３２０２ ＰＣＩインターフェース
３２０３ ＤＲＡＭインターフェース
３２０４ ＤＲＡＭ
３２０５ サウスブリッジ
３２０６ グラフィックス
３２０７ 無線メモリドライバ
３２０８ ディスプレイ
３２０９ ＲＯＭ
３２１０ キーボード
３２１１ 無線メモリ
３３０１ 無線メモリドライバ
３３０２ ＰＣＩインターフェース
３３０３ 制御回路
３３０４ 電波インターフェース
３４０１ 本体
３４０２ ディスプレイ
３４０３ キーボード
３４０４ 無線メモリ
５０００ 無線プロセッサ
５００１ ＲＦ回路
５００２ 電源回路
５００３ クロック生成回路
５００４ データ復調回路
５００５ 負荷変調回路
５００６ ＣＰＵインターフェース
５００７ ＣＰＵ
５００８ メモリ
５１００ 半導体装置
５１０１ ＣＰＵ
５１０２ 記憶手段
５１０３ グラフィックス
５１０４ ディスプレイ
５１０５ インターフェース
５１０６ ハードディスク
５１０７ キーボード
５１０８ 無線プロセッサインターフェース
５１０９ 無線プロセッサ
５２００ 無線プロセッサインターフェース
５２０１ ＰＣＩインターフェース
５２０２ 制御回路
５２０３ 電波インターフェース
５３０１ 半導体装置
５３０２ 無線プロセッサインターフェース
５３０３ 無線プロセッサ
５３０４ 無線プロセッサ
５３０５ 無線プロセッサ
５４０１ 本体
５４０２ ディスプレイ
５４０３ キーボード
５４０４ 無線プロセッサ
５５０１ ＣＰＵ
５５０６ ハードディスク
５５０８ 無線プロセッサインターフェース
５５０９ 無線プロセッサ
５５１０ ＣＰＵ
５５１１ メモリ
５６０１ 筐体
５６０２ 支持台
５６０３ 表示部
５６０４ 無線メモリ
５６１１ 本体
５６１２ 筐体
５６１３ 表示部
５６１４ キーボード
５６１５ 無線メモリ
５６２１ 本体
５６２２ 表示部
５６２３ 操作キー
５６２４ モデム
５６２５ 無線メモリ
５６３１ 本体
５６３２ 表示部
５６３３ 操作キー
５６３４ 無線メモリ
５７０１ 発振回路
５７０２ 変調回路
５７０３ 増幅回路
５７０４ アンテナ
５７０５ 復調回路
５７０６ 増幅回路
５７０７ バンドパスフィルタ
５７０８ データ送信経路
５７０９ データ受信経路


11 Metal film 12 Peeled layer 13 Oxide 14 Support substrate 15 First adhesive 16 Second adhesive 30 Peel layer 32 Opening 33 Support substrate 34 Hole 35 Etching agent 36 Insulating film 36a Silicon nitride film 36b Silicon oxynitride Film 45 Element formation region 53 Conductive film 54 Resist mask 100 Arithmetic processing means 101 Flexible substrate 102 Storage means 103 Power supply circuit 104 Interface 105 Antenna 110 Flexible substrate 116 Bonding means 210 First substrate 211 Metal film 212 Silicon oxide film 213 Reactant 214 Island-like semiconductor film 215 N-type TFT
216 N-type TFT
217 P-type TFT
218 Capacitance element 219 Mask 220 Resist mask 221 Low-concentration impurity region 222 Resist mask 223 High-concentration impurity region 224 Resist mask 225 Insulating film 226 Insulating film 227 Interlayer insulating film 228 Conductive film 230 Impurity region 301 First insulating film 302 Semiconductor film 303 Insulating film 304 Gate electrode 304a First conductive film 304b Second conductive film 305 Insulating film 306 Insulating film 307 Wiring 308 Fifth insulating film 309 Channel protective layer 502 Antenna 503 Connection terminal 2001 Main body 2002 Display unit 2003 Operation key 2004 Modem 2005 wireless processor 2101 main unit 2102 display unit 2103 audio input unit 2104 audio output unit 2105 operation key 2106 external connection port 2107 antenna 2108 radio processor 2201 main unit 2202 display unit 2203 Connection terminal 2204 Wireless processor 2301 Main body 2302 Display unit 2303 Operation key 2304 Wireless processor 2401 Main body 2402 Display unit 2403 Keyboard 2404 Touch pad 2405 External connection port 2406 Power plug 2407 Wireless processor 3000 Wireless memory 3003 RF circuit 3004 Power circuit 3005 Clock generation circuit 3006 Data demodulation circuit 3007 Load modulation circuit 3008 Memory interface 3009 Non-volatile memory 3010 Volatile memory 3101 Semiconductor device 3102 Wireless memory driver 3103 Wireless memory 3104 Wireless memory 3105 Wireless memory 3200 Semiconductor device 3201 CPU
3202 PCI interface 3203 DRAM interface 3204 DRAM
3205 South Bridge 3206 Graphics 3207 Wireless Memory Driver 3208 Display 3209 ROM
3210 Keyboard 3211 Wireless memory 3301 Wireless memory driver 3302 PCI interface 3303 Control circuit 3304 Radio wave interface 3401 Main body 3402 Display 3403 Keyboard 3404 Wireless memory 5000 Wireless processor 5001 RF circuit 5002 Power supply circuit 5003 Clock generation circuit 5004 Data demodulation circuit 5005 Load modulation circuit 5006 CPU Interface 5007 CPU
5008 Memory 5100 Semiconductor device 5101 CPU
5102 Storage means 5103 Graphics 5104 Display 5105 Interface 5106 Hard disk 5107 Keyboard 5108 Wireless processor interface 5109 Wireless processor 5200 Wireless processor interface 5201 PCI interface 5202 Control circuit 5203 Radio wave interface 5301 Semiconductor device 5302 Wireless processor interface 5303 Wireless processor 5304 Wireless processor 5305 Wireless processor 5401 Main body 5402 Display 5403 Keyboard 5404 Wireless processor 5501 CPU
5506 Hard disk 5508 Wireless processor interface 5509 Wireless processor 5510 CPU
5511 Memory 5601 Housing 5602 Support base 5603 Display unit 5604 Wireless memory 5611 Main body 5612 Housing 5613 Display unit 5614 Keyboard 5615 Wireless memory 5621 Main body 5622 Display unit 5623 Modem 5625 Wireless memory 5631 Main body 5632 Display unit 5633 Operation key 5634 Wireless Memory 5701 Oscillator circuit 5702 Modulator circuit 5703 Amplifier circuit 5704 Antenna 5705 Demodulator circuit 5706 Amplifier circuit 5707 Bandpass filter 5708 Data transmission path 5709 Data reception path


Claims (37)

島状に分離された複数の半導体膜のうち少なくとも１つの半導体膜により、少なくともチャネル形成領域が形成されたトランジスタを有する素子形成領域と、
アンテナとを有し、
前記トランジスタは、可撓性基板上に固定されており、
前記素子形成領域を有する集積回路が形成されていることを特徴とする無線プロセッサ。 An element formation region having a transistor in which at least a channel formation region is formed by at least one semiconductor film among a plurality of semiconductor films separated into island shapes;
An antenna,
The transistor is fixed on a flexible substrate;
A wireless processor, wherein an integrated circuit having the element formation region is formed. 島状に分離された半導体膜のうち少なくとも１つの半導体膜により、少なくともチャネル形成領域が形成されたトランジスタを有する素子形成領域と、アンテナと、無線プロセッサを対象物に固定するための接着手段とを有し、
前記トランジスタは、可撓性基板上に固定されており、
前記素子形成領域を有する集積回路が形成されていることを特徴とする無線プロセッサ。 An element formation region having a transistor in which at least a channel formation region is formed by at least one semiconductor film among the semiconductor films separated into island shapes, an antenna, and an adhesion unit for fixing the wireless processor to an object Have
The transistor is fixed on a flexible substrate;
A wireless processor, wherein an integrated circuit having the element formation region is formed. 島状に分離された半導体膜のうち少なくとも１つの半導体膜により、少なくともチャネル形成領域が形成されたトランジスタを有する素子形成領域と、受光素子若しくは発光素子とを有し、
前記トランジスタは、可撓性基板上に固定されており、
前記素子形成領域を有する集積回路が形成されていることを特徴とする無線プロセッサ。 An element formation region having a transistor in which at least a channel formation region is formed by at least one semiconductor film among the semiconductor films separated in an island shape, and a light receiving element or a light emitting element;
The transistor is fixed on a flexible substrate;
A wireless processor, wherein an integrated circuit having the element formation region is formed. 島状に分離された半導体膜のうち少なくとも１つの半導体膜により、少なくともチャネル形成領域が形成されたトランジスタを有する素子形成領域と、受光素子若しくは発光素子と、無線プロセッサを対象物に固定するための接着手段とを有し、
前記トランジスタは、可撓性基板上に固定されており、
前記素子形成領域を有する集積回路が形成されていることを特徴とする無線プロセッサ。 An element formation region having a transistor in which at least a channel formation region is formed by at least one semiconductor film among island-shaped semiconductor films, a light-receiving element or a light-emitting element, and a wireless processor for fixing the wireless processor to an object An adhesive means,
The transistor is fixed on a flexible substrate;
A wireless processor, wherein an integrated circuit having the element formation region is formed. 請求項３又は４において、アンテナを有することを特徴とする無線プロセッサ。   5. The wireless processor according to claim 3, further comprising an antenna. 請求項１、２又は５において、前記アンテナを介して電磁波により電源の供給を受けることができることを特徴とする無線プロセッサ。   6. The wireless processor according to claim 1, wherein power can be supplied by electromagnetic waves through the antenna. 請求項１乃至６のいずれか一において、前記集積回路は、ＳＲＡＭ、ＤＲＡＭ、又は不揮発性メモリを有することを特徴とする無線プロセッサ。   7. The wireless processor according to claim 1, wherein the integrated circuit includes SRAM, DRAM, or nonvolatile memory. 請求項１乃至請求項７のいずれか一において、前記島状に分離された半導体膜は膜厚１０ｎｍ乃至２００ｎｍであることを特徴とする無線プロセッサ。   8. The wireless processor according to claim 1, wherein the island-shaped semiconductor film has a thickness of 10 nm to 200 nm. 島状に分離された半導体膜のうち少なくとも１つの半導体膜により、少なくともチャネル形成領域が形成されたトランジスタを有する素子形成領域と、アンテナとを有し、
前記トランジスタは、可撓性基板上に固定されており、
前記素子形成領域を有する集積回路が形成されている無線プロセッサと、半導体装置とが前記アンテナを介してデータ送受信を行うものであることを特徴とする情報処理システム。 An element formation region having a transistor in which at least a channel formation region is formed by at least one semiconductor film among the semiconductor films separated in an island shape, and an antenna;
The transistor is fixed on a flexible substrate;
An information processing system, wherein a wireless processor in which an integrated circuit having the element formation region is formed and a semiconductor device perform data transmission / reception via the antenna. 島状に分離された半導体膜のうち少なくとも１つの半導体膜により、少なくともチャネル形成領域が形成されたトランジスタを有する素子形成領域、及び受光素子若しくは発光素子を有し、
前記トランジスタは、可撓性基板上に固定されており、
前記素子形成領域を有する集積回路が形成されている無線プロセッサと、半導体装置とが前記受光素子若しくは発光素子を用いてデータ送受信を行うものであることを特徴とする情報処理システム。 An element formation region having a transistor in which at least a channel formation region is formed by at least one semiconductor film among the semiconductor films separated in an island shape, and a light receiving element or a light emitting element;
The transistor is fixed on a flexible substrate;
An information processing system, wherein a wireless processor in which an integrated circuit having the element formation region is formed and a semiconductor device perform data transmission / reception using the light receiving element or the light emitting element. 請求項１０において、前記無線プロセッサはアンテナを有し、前記アンテナを介して前記無線プロセッサと前記半導体装置とがデータ送受信を行うものであることを特徴とする情報処理システム。   The information processing system according to claim 10, wherein the wireless processor includes an antenna, and the wireless processor and the semiconductor device perform data transmission / reception via the antenna. 請求項９乃至１１のいずれか一において、前記半導体装置は無線プロセッサインターフェースを有し、前記無線プロセッサインターフェースを用いて前記無線プロセッサと前記半導体装置とがデータ送受信を行うものであることを特徴とする情報処理システム。   12. The semiconductor device according to claim 9, wherein the semiconductor device has a wireless processor interface, and the wireless processor and the semiconductor device perform data transmission / reception using the wireless processor interface. Information processing system. 請求項９乃至１２のいずれか一において、前記無線プロセッサは、前記一つの半導体装置に対して複数設けられていることを特徴とする情報処理システム。   The information processing system according to claim 9, wherein a plurality of the wireless processors are provided for the one semiconductor device. 請求項９乃至請求項１３のいずれか一において、前記島状に分離された半導体膜は膜厚１０ｎｍ乃至２００ｎｍであることを特徴とする情報処理システム。   14. The information processing system according to claim 9, wherein the semiconductor film separated into an island shape has a thickness of 10 nm to 200 nm. ＰＣＩインターフェース、制御回路、及び電波インターフェースとを有する無線プロセッサ用のインターフェイスと、
演算手段と、
記憶手段とを有することを特徴とする半導体装置。 An interface for a wireless processor having a PCI interface, a control circuit, and a radio wave interface;
Computing means;
And a memory means. ＰＣＩインターフェース、制御回路、及び電波インターフェースとを有する無線プロセッサ用のインターフェースと、
演算手段と、
記憶手段と、
ハードディスクを有することを特徴とする半導体装置。 An interface for a wireless processor having a PCI interface, a control circuit, and a radio wave interface;
Computing means;
Storage means;
A semiconductor device comprising a hard disk. 請求項１５又は１６において、前記記憶手段は、ＳＲＡＭ、ＤＲＡＭ、又は不揮発性メモリを有することを特徴とする半導体装置。   17. The semiconductor device according to claim 15, wherein the storage unit includes an SRAM, a DRAM, or a nonvolatile memory. 島状に分離された半導体膜のうち少なくとも１つの半導体膜により、少なくともチャネル形成領域が形成されたトランジスタを有する素子形成領域、及びアンテナを有し、
前記トランジスタは、可撓性基板上に固定されており、
前記素子形成領域を有する集積回路が形成されていることを特徴とする無線メモリ。 An element formation region having a transistor in which at least a channel formation region is formed by at least one semiconductor film among the semiconductor films separated into island shapes, and an antenna;
The transistor is fixed on a flexible substrate;
A wireless memory comprising an integrated circuit having the element formation region. 島状に分離された半導体膜のうち少なくとも１つの半導体膜により、少なくともチャネル形成領域が形成されたトランジスタを有する素子形成領域と、アンテナと、固定手段とを有し、
前記トランジスタは、可撓性基板上に固定されており、
前記素子形成領域を有する集積回路が形成されていることを特徴とする無線メモリ。 An element formation region having a transistor in which at least a channel formation region is formed by at least one semiconductor film among the semiconductor films separated in an island shape, an antenna, and a fixing unit;
The transistor is fixed on a flexible substrate;
A wireless memory comprising an integrated circuit having the element formation region. 島状に分離された半導体膜のうち少なくとも１つの半導体膜により、少なくともチャネル形成領域が形成されたトランジスタを有する素子形成領域、受光素子若しくは発光素子を有し、
前記トランジスタは、可撓性基板上に固定されており、
前記素子形成領域を有する集積回路が形成されていることを特徴とする無線メモリ。 An element formation region having a transistor in which at least a channel formation region is formed by at least one semiconductor film among the semiconductor films separated in an island shape, a light receiving element, or a light emitting element;
The transistor is fixed on a flexible substrate;
A wireless memory comprising an integrated circuit having the element formation region. 島状に分離された半導体膜のうち少なくとも１つの半導体膜により、少なくともチャネル形成領域が形成されたトランジスタを有する素子形成領域と、受光素子若しくは発光素子と、固定手段とを有し、
前記トランジスタは、可撓性基板上に固定されており、
前記素子形成領域を有する集積回路が形成されていることを特徴とする無線メモリ。 An element formation region having a transistor in which at least a channel formation region is formed by at least one semiconductor film among island-shaped semiconductor films, a light receiving element or a light emitting element, and a fixing unit;
The transistor is fixed on a flexible substrate;
A wireless memory comprising an integrated circuit having the element formation region. 請求項２０又は２１において、アンテナを有することを特徴とする無線メモリ。   22. The wireless memory according to claim 20, further comprising an antenna. 請求項１８、１９又は２２において、前記アンテナを介して電磁波により電源の供給を受けることができることを特徴とする無線メモリ。   23. The wireless memory according to claim 18, 19 or 22, wherein power can be supplied by electromagnetic waves through the antenna. 請求項１８乃至２３のいずれか一において、前記集積回路は、ＳＲＡＭ、ＤＲＡＭ、又は不揮発性メモリを有することを特徴とする無線メモリ。   24. The wireless memory according to claim 18, wherein the integrated circuit includes SRAM, DRAM, or nonvolatile memory. 請求項１８乃至２３のいずれか一において、前記集積回路は、ガラス基板上に形成された後、可撓性基板上に固定されたことを特徴とする無線メモリ。   24. The wireless memory according to claim 18, wherein the integrated circuit is formed over a glass substrate and then fixed over a flexible substrate. 請求項１８乃至請求項２５のいずれか一において、前記島状に分離された半導体膜は膜厚１０ｎｍ乃至２００ｎｍであることを特徴とする無線メモリ。   26. The wireless memory according to claim 18, wherein the island-shaped semiconductor film has a thickness of 10 nm to 200 nm. ＰＣＩインターフェース、制御回路、及び電波インターフェースとを有する無線メモリ用のドライバと、
演算手段と、
記憶手段とを有することを特徴とする半導体装置。 A driver for a wireless memory having a PCI interface, a control circuit, and a radio wave interface;
Computing means;
And a memory means. 請求項２７において、前記記憶手段は、ＳＲＡＭ、ＤＲＡＭ、又は不揮発性メモリを有することを特徴とする半導体装置。   28. The semiconductor device according to claim 27, wherein the storage unit includes an SRAM, a DRAM, or a nonvolatile memory. 請求項２７または２８において、前記無線メモリとデータ転送を行うためのドライバを有することを特徴とする半導体装置。   30. The semiconductor device according to claim 27, further comprising a driver for performing data transfer with the wireless memory. 請求項２７乃至２９のいずれか一において、前記無線メモリを複数有することを特徴とする半導体装置。 30. The semiconductor device according to claim 27, comprising a plurality of the wireless memories. 島状に分離された半導体膜のうち少なくとも１つの半導体膜により、少なくともチャネル形成領域が形成されたトランジスタを有する素子形成領域、及びアンテナを有し、
前記トランジスタは、可撓性基板上に固定されており、
前記素子形成領域を有する集積回路が形成されている無線メモリと、
半導体装置とが、前記アンテナを介してデータ送受信を行うものであることを特徴とする情報処理システム。 An element formation region having a transistor in which at least a channel formation region is formed by at least one semiconductor film among the semiconductor films separated into island shapes, and an antenna;
The transistor is fixed on a flexible substrate;
A wireless memory in which an integrated circuit having the element formation region is formed;
An information processing system, wherein a semiconductor device performs data transmission / reception via the antenna. 島状に分離された半導体膜のうち少なくとも１つの半導体膜により、少なくともチャネル形成領域が形成されたトランジスタを有する素子形成領域、及び受光素子若しくは発光素子を有し、前記トランジスタは、可撓性基板上に固定されおり、
前記素子形成領域を有する集積回路が形成されている無線メモリと、
半導体装置とが、前記受光素子若しくは発光素子を用いてデータ送受信を行うものであることを特徴とする情報処理システム。 An element formation region having a transistor in which at least a channel formation region is formed by at least one semiconductor film among island-shaped semiconductor films, and a light-receiving element or a light-emitting element, and the transistor includes a flexible substrate Fixed on top,
A wireless memory in which an integrated circuit having the element formation region is formed;
An information processing system, wherein a semiconductor device performs data transmission / reception using the light receiving element or the light emitting element. 請求項３２において、前記無線メモリはアンテナを有し、前記アンテナを介してデータ送受信を行うものであることを特徴とする情報処理システム。 33. The information processing system according to claim 32, wherein the wireless memory includes an antenna, and performs data transmission / reception via the antenna. 請求項３１乃至３３のいずれか一において、前記半導体装置は、無線メモリドライバを有し、前記無線メモリドライバを用いてデータ送受信を行うものであることを特徴とする情報処理システム。 34. The information processing system according to claim 31, wherein the semiconductor device includes a wireless memory driver and performs data transmission / reception using the wireless memory driver. 請求項３１乃至３４のいずれか一において、前記無線メモリは、前記一つの半導体装置に対して複数設けられていることを特徴とする情報処理システム。 35. The information processing system according to claim 31, wherein a plurality of the wireless memories are provided for the one semiconductor device. 請求項３１乃至３５のいずれか一において、前記無線メモリを複数有し、前記複数の無線メモリにはそれぞれ固有番号が記録されていることを特徴とする情報処理システム。 36. The information processing system according to claim 31, wherein a plurality of the wireless memories are provided, and a unique number is recorded in each of the plurality of wireless memories. 請求項３１乃至請求項３６のいずれか一において、前記島状に分離された半導体膜は膜厚１０ｎｍ乃至２００ｎｍであることを特徴とする情報処理システム。
37. The information processing system according to claim 31, wherein the island-shaped semiconductor film has a thickness of 10 nm to 200 nm.
JP2005205951A 2004-07-14 2005-07-14 Processor Expired - Fee Related JP5303096B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005205951A JP5303096B2 (en) 2004-07-14 2005-07-14 Processor

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2004207824 2004-07-14
JP2004207810 2004-07-14
JP2004207810 2004-07-14
JP2004207824 2004-07-14
JP2005205951A JP5303096B2 (en) 2004-07-14 2005-07-14 Processor

Publications (3)

Publication Number Publication Date
JP2006054446A true JP2006054446A (en) 2006-02-23
JP2006054446A5 JP2006054446A5 (en) 2008-09-04
JP5303096B2 JP5303096B2 (en) 2013-10-02

Family

ID=36031680

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005205951A Expired - Fee Related JP5303096B2 (en) 2004-07-14 2005-07-14 Processor

Country Status (1)

Country Link
JP (1) JP5303096B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101425094B1 (en) 2010-06-10 2014-08-01 에스티에스반도체통신 주식회사 Solid state disk
JP2016518700A (en) * 2013-03-14 2016-06-23 クアルコム，インコーポレイテッド Integration of replica circuits and transformers on dielectric substrates.
US9906318B2 (en) 2014-04-18 2018-02-27 Qualcomm Incorporated Frequency multiplexer
US10002700B2 (en) 2013-02-27 2018-06-19 Qualcomm Incorporated Vertical-coupling transformer with an air-gap structure

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0876900A (en) * 1994-09-08 1996-03-22 Iwaki Electron Corp Ltd Card computer
JP2001076108A (en) * 1999-09-07 2001-03-23 Oki Electric Ind Co Ltd Non-contact ic card communication equipment
JP2002064402A (en) * 2000-08-23 2002-02-28 Nippon Telegr & Teleph Corp <Ntt> Non-contact transponder
WO2004040649A1 (en) * 2002-11-01 2004-05-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP2005182551A (en) * 2003-12-19 2005-07-07 Semiconductor Energy Lab Co Ltd Thin film integrated circuit, semiconductor circuit, and semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0876900A (en) * 1994-09-08 1996-03-22 Iwaki Electron Corp Ltd Card computer
JP2001076108A (en) * 1999-09-07 2001-03-23 Oki Electric Ind Co Ltd Non-contact ic card communication equipment
JP2002064402A (en) * 2000-08-23 2002-02-28 Nippon Telegr & Teleph Corp <Ntt> Non-contact transponder
WO2004040649A1 (en) * 2002-11-01 2004-05-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP2005182551A (en) * 2003-12-19 2005-07-07 Semiconductor Energy Lab Co Ltd Thin film integrated circuit, semiconductor circuit, and semiconductor device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101425094B1 (en) 2010-06-10 2014-08-01 에스티에스반도체통신 주식회사 Solid state disk
US10002700B2 (en) 2013-02-27 2018-06-19 Qualcomm Incorporated Vertical-coupling transformer with an air-gap structure
JP2016518700A (en) * 2013-03-14 2016-06-23 クアルコム，インコーポレイテッド Integration of replica circuits and transformers on dielectric substrates.
US10116285B2 (en) 2013-03-14 2018-10-30 Qualcomm Incorporated Integration of a replica circuit and a transformer above a dielectric substrate
US9906318B2 (en) 2014-04-18 2018-02-27 Qualcomm Incorporated Frequency multiplexer

Also Published As

Publication number Publication date
JP5303096B2 (en) 2013-10-02

Similar Documents

Publication Publication Date Title
KR101328152B1 (en) Wireless processor, wireless memory, information system, and semiconductor device
JP5072210B2 (en) Method for manufacturing semiconductor device
US9941115B2 (en) Method for manufacturing semiconductor device
US8581260B2 (en) Semiconductor device including a memory
KR101261031B1 (en) A method for manufacturing a device comprising a transistor
US7840188B2 (en) Semiconductor device
KR101191094B1 (en) Wireless chip and manufacturing method thereof
TWI411062B (en) Method for manufacturing semiconductor device, and semiconductor device and electronic device
US7696024B2 (en) Semiconductor device and manufacturing method thereof
US7723842B2 (en) Integrated circuit device
US8305213B2 (en) Film-like article and method for manufacturing the same
JP5132169B2 (en) Method for manufacturing semiconductor device
JP5303096B2 (en) Processor
JP4731919B2 (en) Film-like article
JP5072217B2 (en) Method for manufacturing semiconductor device
JP5137356B2 (en) Integrated circuit device
JP2008269751A (en) Semiconductor memory device and electronic equipment having semiconductor memory device
JP5072196B2 (en) Method for manufacturing semiconductor device
JP4749102B2 (en) Method for manufacturing semiconductor device
CN100479171C (en) Wireless processor, wireless memory, information system, and semiconductor device
JP4624093B2 (en) Semiconductor device and ID tag

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080714

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080714

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080715

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120117

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120208

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120619

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120914

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120925

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20121122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130624

R150 Certificate of patent or registration of utility model

Ref document number: 5303096

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees