JP2006049692A - Solid state image pickup device - Google Patents

Solid state image pickup device Download PDF

Info

Publication number
JP2006049692A
JP2006049692A JP2004230721A JP2004230721A JP2006049692A JP 2006049692 A JP2006049692 A JP 2006049692A JP 2004230721 A JP2004230721 A JP 2004230721A JP 2004230721 A JP2004230721 A JP 2004230721A JP 2006049692 A JP2006049692 A JP 2006049692A
Authority
JP
Japan
Prior art keywords
photoelectric conversion
imaging device
solid
state imaging
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004230721A
Other languages
Japanese (ja)
Inventor
Mitsuyoshi Mori
三佳 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004230721A priority Critical patent/JP2006049692A/en
Publication of JP2006049692A publication Critical patent/JP2006049692A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To improve a numerical aperture of a photoelectric converter, and to reduce an area of a photoelectric converting cell in a solid state image pickup device. <P>SOLUTION: This solid state image pickup device is provided with photoelectric converting cells arrayed in a matrix, and equipped with photoelectric converters 101a and 101b or the like for carrying out photoelectric conversion. A cell group CG1 is formed of the plurality of adjacent photoelectric converting cells included in the same line, and the two photographic converting cells in the cell group CG1 are configured to share a floating diffusion (FD) 111 where charge is transferred from the photoelectric converters 101a and 101b transfer transistors 121a and 121b for transferring charge from the photoelectric converters 101a and 101b to the FD 111, reading pulse lines 131a and 131b for controlling the transfer transistors 121a and 121b, a pixel amplifier transistor 123 for detecting the potential of the FD 111 and for outputting a signal, and a signal line 132 to which the signal is outputted from the pixel amplifier transistor 123. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、複数の光電変換セルが配列された固体撮像装置に関する。   The present invention relates to a solid-state imaging device in which a plurality of photoelectric conversion cells are arranged.

従来のＭＯＳ（Metal Oxide Semiconductor ）型イメージセンサ（例えば特許文献１に記載）の構成の一例を、回路図として図８に示す。   An example of the configuration of a conventional MOS (Metal Oxide Semiconductor) image sensor (for example, described in Patent Document 1) is shown in FIG. 8 as a circuit diagram.

図８に示した従来のＭＯＳ型イメージセンサーは、複数の光電変換セル１１がマトリックス状に配列された撮像領域１２と、配列された複数の光電変換セル１１のうちから垂直方向の選択を行なう垂直シフトレジスタ１３と、配列された複数の光電変換セル１１のうちから水平方向の選択を行なう水平シフトレジスタ１４と、垂直シフトレジスタ１３及び水平シフトレジスタ１４対してパルスを供給するタイミング発生回路１５とを基板（図示省略）上に備えている。   The conventional MOS type image sensor shown in FIG. 8 has an imaging region 12 in which a plurality of photoelectric conversion cells 11 are arranged in a matrix and a vertical direction in which a vertical direction is selected from among the plurality of arranged photoelectric conversion cells 11. A shift register 13; a horizontal shift register 14 for selecting a horizontal direction from the plurality of photoelectric conversion cells 11 arranged; and a timing generation circuit 15 for supplying a pulse to the vertical shift register 13 and the horizontal shift register 14. It is provided on a substrate (not shown).

また、垂直シフトレジスタ１３に接続された読み出しパルス線２１、リセットパルス線２２及び選択パルス線２３と、電源線２４と、水平シフトレジスタ１４に接続された信号線２５とが基板上に形成されている。   Further, a read pulse line 21, a reset pulse line 22 and a selection pulse line 23 connected to the vertical shift register 13, a power supply line 24, and a signal line 25 connected to the horizontal shift register 14 are formed on the substrate. Yes.

更に、撮像領域１２中に配列されている各光電変換セル１１は、フォトダイオードからなる光電変換部３１と、光電変換部３１において発生する電荷を転送する転送トランジスタ３２と、光電変換部３１において発生する電荷を蓄積するフローティングディフュージョン（以下ＦＤと略す：Floating Diffusion）部３３と、ＦＤ部３３に蓄積された電荷を掃き出すリセットトランジスタ３４と、ＦＤ部３３に蓄積された電荷を検出し、信号を出力する増幅トランジスタ３５と、増幅トランジスタ３５が信号を出力するタイミングを制御する選択トランジスタ３６とを備えている。   Further, each photoelectric conversion cell 11 arranged in the imaging region 12 is generated in the photoelectric conversion unit 31 composed of a photodiode, the transfer transistor 32 that transfers the charge generated in the photoelectric conversion unit 31, and the photoelectric conversion unit 31. Floating diffusion (hereinafter abbreviated as FD) unit 33 for storing charge, reset transistor 34 for sweeping out the charge accumulated in FD unit 33, and detecting the charge accumulated in FD unit 33 and outputting a signal And a selection transistor 36 that controls the timing at which the amplification transistor 35 outputs a signal.

ここで、光電変換部３１は、陽極が接地され、陰極が転送トランジスタ３２のソースと接続されている。   Here, the photoelectric conversion unit 31 has an anode grounded and a cathode connected to the source of the transfer transistor 32.

また、転送トランジスタ３２は、ソースが光電変換部３１の陰極と接続され、ドレインがＦＤ部３３、リセットトランジスタ３４のソース及び増幅トランジスタ３５のゲートと接続され且つゲートが読み出しパルス線２１と接続されている。   The transfer transistor 32 has a source connected to the cathode of the photoelectric conversion unit 31, a drain connected to the FD unit 33, a source of the reset transistor 34 and the gate of the amplification transistor 35, and a gate connected to the readout pulse line 21. Yes.

また、リセットトランジスタ３４は、ソースが転送トランジスタ３２のドレイン、ＦＤ部３３及び増幅トランジスタ３５のゲートと接続され、ドレインが電源線２４及び増幅トランジスタ３５のドレインと接続され且つゲートがリセットパルス線２２と接続されている。   The reset transistor 34 has a source connected to the drain of the transfer transistor 32, the FD unit 33 and the gate of the amplification transistor 35, a drain connected to the power supply line 24 and the drain of the amplification transistor 35, and a gate connected to the reset pulse line 22. It is connected.

また、増幅トランジスタ３５は、ソースが選択トランジスタ３６のドレインと接続され、ドレインが電源線２４及びリセットトランジスタ３４のドレインと接続され且つゲートが転送トランジスタ３２のドレイン、ＦＤ部３３及びリセットトランジスタ３４のソースと接続されている。   The amplification transistor 35 has a source connected to the drain of the selection transistor 36, a drain connected to the power supply line 24 and the drain of the reset transistor 34, and a gate connected to the drain of the transfer transistor 32, the FD unit 33, and the sources of the reset transistor 34. Connected with.

また、選択トランジスタ３６は、ソースが信号線２５に接続され、ドレインが増幅トランジスタ３５のソースと接続され且つゲートが選択パルス線２３と接続されている。   The selection transistor 36 has a source connected to the signal line 25, a drain connected to the source of the amplification transistor 35, and a gate connected to the selection pulse line 23.

以上説明した従来のＭＯＳ型イメージセンサーは、次のようにして入力された光を信号として検出する。   The conventional MOS image sensor described above detects light input as a signal as follows.

光電変換部３１において、入力された光は電荷に変換される。信号線２５に所定の電圧が印加された状態において、該電荷は、転送トランジスタ３２がＯＮになった際にＦＤ部３３に転送され、ＦＤ部３３の電位を変化させる。ＦＤ部３３の電位は増幅トランジスタ３５によって検出され、増幅トランジスタ３５は、検出した電位に基づく信号を選択トランジスタ３６がＯＮになった際に、信号線２５を介して出力する。
ＵＳＰ５４７１５１５ In the photoelectric conversion unit 31, the input light is converted into electric charges. In a state where a predetermined voltage is applied to the signal line 25, the charge is transferred to the FD unit 33 when the transfer transistor 32 is turned on, and changes the potential of the FD unit 33. The potential of the FD section 33 is detected by the amplification transistor 35, and the amplification transistor 35 outputs a signal based on the detected potential via the signal line 25 when the selection transistor 36 is turned on.
USP 5471515

しかしながら、前記従来の固体撮像装置は、１つの光電変換セルごとに合計５本の配線及び合計４つのトランジスタを必要とする。具体的には、光電変換セル１１に関し、読み出しパルス線２１、リセットパルス線２２、選択パルス線２３、電源線２４及び信号線２５の５つの配線と、転送トランジスタ３２、リセットトランジスタ３４、増幅トランジスタ３５及び選択トランジスタ３６の４つのトランジスタとを必要とする。   However, the conventional solid-state imaging device requires a total of five wires and a total of four transistors for each photoelectric conversion cell. Specifically, with respect to the photoelectric conversion cell 11, five lines of a readout pulse line 21, a reset pulse line 22, a selection pulse line 23, a power supply line 24 and a signal line 25, a transfer transistor 32, a reset transistor 34, and an amplification transistor 35. And four transistors of the selection transistor 36 are required.

このため、１つの光電変換セル１１に占めるトランジスタ部及び配線部の面積が相対的に大きくなり、光電変換部３１の面積が相対的に小さくなっている。具体的には、例えば光電変換セル１１の寸法を４．１μｍ×４．１μｍとして０．３５μｍルールに従って設計を行なうとすると、光電変換部３１の光電変換セル１１に対して占める面積の割合（開口率）は５％程度である。   For this reason, the area of the transistor part and the wiring part occupying one photoelectric conversion cell 11 is relatively large, and the area of the photoelectric conversion part 31 is relatively small. Specifically, for example, assuming that the size of the photoelectric conversion cell 11 is 4.1 μm × 4.1 μm and the design is performed according to the 0.35 μm rule, the ratio of the area occupied by the photoelectric conversion unit 31 with respect to the photoelectric conversion cell 11 (opening) Rate) is about 5%.

従って、光電変換部３１の面積を十分に大きくなるように確保し、且つ光電変換セル１１のサイズを縮小化することが困難であるという課題がある。   Therefore, there is a problem that it is difficult to ensure that the area of the photoelectric conversion unit 31 is sufficiently large and to reduce the size of the photoelectric conversion cell 11.

以上の課題に鑑み、本発明は、ＦＤＡ（Floating Diffusion Amplifier）方式を用いた固体撮像装置において、光電変換部の開口率の向上と光電変換セルのサイズの微細化とを実現することを目的とする。   In view of the above problems, an object of the present invention is to improve the aperture ratio of a photoelectric conversion unit and reduce the size of a photoelectric conversion cell in a solid-state imaging device using an FDA (Floating Diffusion Amplifier) method. To do.

前記の目的を達成するため、本発明の固体撮像装置は、行列を構成するように配列されており、光電変換を行なう光電変換部をそれぞれ有する複数の光電変換セルを備えた固体撮像装置であって、複数の光電変換セルのうち、少なくとも１行以上で且つ少なくとも２列以上に配列されている複数の光電変換セル毎に複数のセルグループが構成されており、各セルグループ中の同一の行に含まれ且つ隣り合う複数の列に配置されている光電変換セル一組毎に、各光電変換部に接続され、該各光電変換部から電荷が転送される共通のフローティングディフュージョン部と、各光電変換部とフローティングディフュージョン部との間に設けられ且つ該各光電変換部からフローティングディフュージョン部に電荷を転送する複数の転送トランジスタとが設けられていると共に、複数の転送トランジスタを制御する複数の読み出しパルス線と、各フローティングディフュージョン部の電位を検出し、信号として出力する複数の画素アンプトランジスタと、複数の画素アンプトランジスタが信号を出力するための複数の信号線とを備えている。   In order to achieve the above object, a solid-state imaging device of the present invention is a solid-state imaging device that includes a plurality of photoelectric conversion cells that are arranged to form a matrix and each have a photoelectric conversion unit that performs photoelectric conversion. A plurality of cell groups are configured for each of the plurality of photoelectric conversion cells arranged in at least one row and at least two columns among the plurality of photoelectric conversion cells, and the same row in each cell group And a pair of photoelectric conversion cells arranged in a plurality of adjacent columns, connected to each photoelectric conversion unit, and a common floating diffusion unit to which charges are transferred from each photoelectric conversion unit, and each photoelectric conversion unit A plurality of transfer transistors provided between the conversion unit and the floating diffusion unit and transferring charges from the photoelectric conversion units to the floating diffusion unit; A plurality of readout pulse lines for controlling a plurality of transfer transistors, a plurality of pixel amplifier transistors for detecting the potential of each floating diffusion section, and outputting the signals as signals, and a plurality of pixel amplifier transistors outputting signals And a plurality of signal lines.

本発明の固体撮像装置によると、セルグループ中の一組の光電変換セルに対して共通のフローティングディフュージョン部（ＦＤ部）が形成されているため、光電変換部１つあたりのＦＤ部の数が削減されている。このことから光電変換セルに対するＦＤ部の面積が小さくなり、この結果として、光電変換セルに対する光電変換部の面積（開口率）の向上及び光電変換セルの微細化が実現できる。   According to the solid-state imaging device of the present invention, since a common floating diffusion part (FD part) is formed for a set of photoelectric conversion cells in a cell group, the number of FD parts per photoelectric conversion part is Has been reduced. As a result, the area of the FD portion with respect to the photoelectric conversion cell is reduced, and as a result, improvement of the area (aperture ratio) of the photoelectric conversion portion with respect to the photoelectric conversion cell and miniaturization of the photoelectric conversion cell can be realized.

また、それぞれの転送トランジスタに対して個別に転送パルス線を備えるため、複数の光電変換部の電荷は個々に読み出すことができる。   Moreover, since the transfer pulse line is individually provided for each transfer transistor, the charges of the plurality of photoelectric conversion units can be individually read out.

尚、本発明の固体撮像装置において、複数の画素アンプトランジスタ及び複数の信号線は、いずれも光電変換セル一組毎に共通して形成されていることが好ましい。   In the solid-state imaging device of the present invention, it is preferable that the plurality of pixel amplifier transistors and the plurality of signal lines are formed in common for each set of photoelectric conversion cells.

このようにすると、セルグループ中において複数の光電変換セルによって画素アンプトランジスタ及び信号線が共有されるため、光電変換セル１つあたりの画素アンプトランジスタ及び信号線の数が削減される。このことから光電変換セルに対する画素アンプトランジスタ及び信号線の面積が小さくなり、この結果として、光電変換部の開口率の向上及び光電変換セルの微細化が実現できる。   In this way, since the pixel amplifier transistors and signal lines are shared by a plurality of photoelectric conversion cells in the cell group, the number of pixel amplifier transistors and signal lines per photoelectric conversion cell is reduced. Accordingly, the area of the pixel amplifier transistor and the signal line with respect to the photoelectric conversion cell is reduced. As a result, improvement in the aperture ratio of the photoelectric conversion unit and miniaturization of the photoelectric conversion cell can be realized.

また、本発明の固体撮像装置は、光電変換セル一組毎に共通して形成された、複数の画素アンプトランジスタが信号を出力するタイミングを制御する複数のスイッチングトランジスタと、複数のスイッチングトランジスタを制御する複数の選択パルス線とを更に備えていることが好ましい。   In addition, the solid-state imaging device of the present invention controls a plurality of switching transistors that are formed in common for each set of photoelectric conversion cells and that control timings at which a plurality of pixel amplifier transistors output signals, and a plurality of switching transistors. It is preferable to further include a plurality of selection pulse lines.

このようにすると、選択パルス線によって制御されるスイッチングトランジスタを用いて、画素アンプトランジスタが信号を出力するタイミングを制御することができる。また、そのような構成を有する固体撮像装置において、スイッチングトランジスタ及び選択パルス線はセルグループ中において複数の光電変換セルによって共有されるため、光電変換セル１つあたりのスイッチングトランジスタ及び選択パルス線の数が削減されている。このことから光電変換セルに対するスイッチングトランジスタ及び選択パルス線の面積が小さくなり、この結果として、光電変換部の開口率の向上及び光電変換セルの微細化が実現できる。   In this way, the timing at which the pixel amplifier transistor outputs a signal can be controlled using the switching transistor controlled by the selection pulse line. In the solid-state imaging device having such a configuration, since the switching transistor and the selection pulse line are shared by a plurality of photoelectric conversion cells in the cell group, the number of the switching transistors and the selection pulse line per photoelectric conversion cell. Has been reduced. Accordingly, the area of the switching transistor and the selection pulse line with respect to the photoelectric conversion cell is reduced. As a result, improvement in the aperture ratio of the photoelectric conversion unit and miniaturization of the photoelectric conversion cell can be realized.

また、本発明の固体撮像装置は、フローティングディフュージョン部の電位をリセットするための複数のリセット手段を更に備えることが好ましい。   Moreover, it is preferable that the solid-state imaging device of the present invention further includes a plurality of reset means for resetting the potential of the floating diffusion portion.

このようにすると、光電変換部から電荷が転送されるフローティングディフュージョン部の電位を調節することができる。   In this way, the potential of the floating diffusion part to which charges are transferred from the photoelectric conversion part can be adjusted.

また、リセット手段は、光電変換セル一組毎に共通して形成された、各フローティングディフュージョン部の電荷を排出する複数のリセットトランジスタ及び複数のリセットトランジスタを制御する複数のリセットパルス線を含むことが好ましい。   The reset means may include a plurality of reset transistors for discharging the charges of each floating diffusion portion and a plurality of reset pulse lines for controlling the plurality of reset transistors, which are formed in common for each set of photoelectric conversion cells. preferable.

このようにすると、フローティングディフュージョン部の電位を確実に調節することができると共に、セルグループ中において複数の光電変換セルによってリセットトランジスタ及びリセットパルス線が共有されるため、光電変換セル１つあたりのリセットトランジスタ及びリセットパルス線の数が削減される。このことから光電変換セルに対するリセットトランジスタ及びリセットパルス線の面積が小さくなり、この結果として、光電変換部の開口率の向上及び光電変換セルの微細化が実現できる。   In this way, the potential of the floating diffusion portion can be adjusted reliably, and the reset transistor and the reset pulse line are shared by a plurality of photoelectric conversion cells in the cell group. The number of transistors and reset pulse lines is reduced. Accordingly, the areas of the reset transistor and the reset pulse line with respect to the photoelectric conversion cell are reduced, and as a result, improvement in the aperture ratio of the photoelectric conversion unit and miniaturization of the photoelectric conversion cell can be realized.

また、本発明の固体撮像装置は、少なくとも複数の光電変換部の間のピッチについて、少なくとも水平方向又は垂直方向のいずれか一方の方向に関して等ピッチに形成されていることが好ましい。   In the solid-state imaging device of the present invention, it is preferable that at least the pitch between the plurality of photoelectric conversion units is formed at an equal pitch in at least one of the horizontal direction and the vertical direction.

このようにすると、等ピッチに形成された光電変換部を用いて検出される信号に基づき、高画質な画像を得ることができる。   In this way, a high-quality image can be obtained based on signals detected using the photoelectric conversion units formed at an equal pitch.

また、本発明の固体撮像装置は、複数の光電変換セルから出力される信号を処理する信号処理回路を更に備えることが好ましい。   Moreover, it is preferable that the solid-state imaging device of the present invention further includes a signal processing circuit that processes signals output from the plurality of photoelectric conversion cells.

このようにすると、複数の光電変換セルによって出力された信号を処理し、画像を得ることができる。   In this way, signals output from the plurality of photoelectric conversion cells can be processed to obtain an image.

また、本発明の固体撮像装置は、複数の光電変換セルに電位を供給する複数の電源線を更に備え、該複数の電源線はフローティングディフュージョン部に対して光が入射するのを防ぐ遮光膜としての機能を有することが好ましい。   In addition, the solid-state imaging device of the present invention further includes a plurality of power supply lines that supply potentials to the plurality of photoelectric conversion cells, and the plurality of power supply lines serve as a light shielding film that prevents light from entering the floating diffusion portion. It is preferable to have the following functions.

このようにすると、複数の電源線は、信号線等の他の配線とは異なる層に形成されることから、光電変換部の開口率を更に向上させることができる。   In this way, the plurality of power supply lines are formed in a different layer from other wirings such as signal lines, so that the aperture ratio of the photoelectric conversion unit can be further improved.

本発明の固体撮像装置は、フローティングディフュージョン部を複数の光電変換セルによって共有する構造となっているため、全て光電変換セルがそれぞれフローティングディフュージョン部を個別に備える構造の固体撮像素子に比べ、光電変換部の開口率の向上及び光電変換セルの微細化が実現できる。また、画素アンプトランジスタ、スイッチングトランジスタ及びリセットトランジスタと、信号線及びリセットパルス線とに関しても同様に複数の光電変換セル中において共有することができ、これによっても光電変換部の開口率の向上及び光電変換セルの微細化が実現できる。   Since the solid-state imaging device of the present invention has a structure in which the floating diffusion portion is shared by a plurality of photoelectric conversion cells, all photoelectric conversion cells have photoelectric conversion as compared with a solid-state imaging device having a structure in which each floating diffusion portion is individually provided. The aperture ratio of the portion can be improved and the photoelectric conversion cell can be miniaturized. Similarly, the pixel amplifier transistor, the switching transistor, the reset transistor, the signal line, and the reset pulse line can be shared among the plurality of photoelectric conversion cells, which also improves the aperture ratio of the photoelectric conversion unit and the photoelectric conversion unit. Miniaturization of the conversion cell can be realized.

（第１の実施形態）
以下、本発明の第１の実施形態に係る固体撮像装置について、図面を参照して説明する。 (First embodiment)
Hereinafter, a solid-state imaging device according to a first embodiment of the present invention will be described with reference to the drawings.

図１は、第１の実施形態に係る固体撮像装置の光電変換セルの配列の一例を説明する図である。   FIG. 1 is a diagram illustrating an example of an array of photoelectric conversion cells of the solid-state imaging device according to the first embodiment.

図１に示すように、第１の実施形態の固体撮像装置においては、基板Ｓ上に、入射された光を強度に応じて電荷に変換する光電変換機能を有する光電変換セルＣが配列され、行列を形成している。また、同一行に含まれ且つ隣接する２つの光電変換セルＣにより、セルグループＣＧが形成されている。   As shown in FIG. 1, in the solid-state imaging device according to the first embodiment, photoelectric conversion cells C having a photoelectric conversion function for converting incident light into charges according to intensity are arranged on a substrate S. Forming a matrix. A cell group CG is formed by two adjacent photoelectric conversion cells C included in the same row.

次に、図２は、第１の実施形態に係る固体撮像装置における撮像領域の回路構成を示している。図２には、２つのセルグループＣＧ１及びＣＧ２を拡大して示しており、２行２列の４つの光電変換セルに相当する。   Next, FIG. 2 shows a circuit configuration of an imaging region in the solid-state imaging device according to the first embodiment. In FIG. 2, the two cell groups CG1 and CG2 are enlarged and correspond to four photoelectric conversion cells in two rows and two columns.

まず、セルグループＣＧ１の構成を説明する。   First, the configuration of the cell group CG1 will be described.

セルグループＣＧ１において、２つの光電変換部１０１ａ及び１０１ｂが形成され、１つの光電変換部は１つの光電変換セルに対応している。   In the cell group CG1, two photoelectric conversion units 101a and 101b are formed, and one photoelectric conversion unit corresponds to one photoelectric conversion cell.

また、光電変換部１０１ａから電荷を転送する転送トランジスタ１２１ａと、光電変換部１０１ｂから電荷を転送する転送トランジスタ１２１ｂとが形成されている。   Further, a transfer transistor 121a that transfers charges from the photoelectric conversion unit 101a and a transfer transistor 121b that transfers charges from the photoelectric conversion unit 101b are formed.

また、セルグループＣＧ１において、光電変換部１０１ａ及び光電変換部１０１ｂから電荷が転送されるＦＤ部１１１が形成されている。言い換えると、ＦＤ部１１１は光電変換部１０１ａ及び光電変換部１０１ｂに対する共通のＦＤ部となっている。   In the cell group CG1, an FD unit 111 to which charges are transferred from the photoelectric conversion unit 101a and the photoelectric conversion unit 101b is formed. In other words, the FD unit 111 is a common FD unit for the photoelectric conversion unit 101a and the photoelectric conversion unit 101b.

また、ＦＤ部１１１の電荷を排出する、言い換えると、ＦＤ部１１１の電位をリセットする、リセットトランジスタ１２２とが形成されている。   Further, a reset transistor 122 that discharges the electric charge of the FD unit 111, in other words, resets the potential of the FD unit 111 is formed.

また、セルグループＣＧ１において、ＦＤ部１１１の電位を検出し、検出した電位に応じた信号を出力する画素アンプトランジスタ１２３と、画素アンプトランジスタ１２３が信号を出力するタイミングを制御するスイッチングトランジスタ１２４とが形成されている。   In the cell group CG1, a pixel amplifier transistor 123 that detects the potential of the FD unit 111 and outputs a signal corresponding to the detected potential, and a switching transistor 124 that controls the timing at which the pixel amplifier transistor 123 outputs a signal are provided. Is formed.

更に、セルグループＣＧ１に対応する２本の読み出しパルス線（READ）１３１ａ及び１３１ｂと、画素アンプトランジスタ１２３の出力する信号を伝達する信号線１３２と、画素アンプトランジスタ１２３を駆動するためのロードトランジスタ１２５と、ロードトランジスタ１２５を制御するロードゲート線（LGCELL）１３３と、ロードトランジスタ１２５のソース電源線（SCELL ）１３４とが形成されている。また、図示は一部省略しているが、リセットトランジスタ１２２を制御するリセットパルス線１３５と、スイッチングトランジスタ１２４を制御する選択パルス線１３６と、光電変換セルに電源を供給するセル電源線（VDDCELL）vdd も形成されている。   Further, two read pulse lines (READ) 131 a and 131 b corresponding to the cell group CG 1, a signal line 132 for transmitting a signal output from the pixel amplifier transistor 123, and a load transistor 125 for driving the pixel amplifier transistor 123. A load gate line (LGCELL) 133 for controlling the load transistor 125 and a source power supply line (SCELL) 134 for the load transistor 125 are formed. Although not shown in the figure, a reset pulse line 135 for controlling the reset transistor 122, a selection pulse line 136 for controlling the switching transistor 124, and a cell power line (VDDCELL) for supplying power to the photoelectric conversion cell. vdd is also formed.

ここで、光電変換部１０１ａ及び１０１ｂは、いずれも例えばフォトダイオード等からなり且つ陽極が接地されている。また、光電変換部１０１ａの陰極は転送トランジスタ１２１ａのソースに、光電変換部１０１ｂの陰極は転送トランジスタ１２１ｂのソースに、それぞれ接続されている。   Here, each of the photoelectric conversion units 101a and 101b is made of, for example, a photodiode and the anode is grounded. The cathode of the photoelectric conversion unit 101a is connected to the source of the transfer transistor 121a, and the cathode of the photoelectric conversion unit 101b is connected to the source of the transfer transistor 121b.

また、転送トランジスタ１２１ａは、ソースが光電変換部１０１ａの陰極に接続され、ドレインがＦＤ部１１１、リセットトランジスタ１２２のソース及び画素アンプトランジスタ１２３のゲートに接続され且つゲートが読み出しパルス線１３１ａに接続されている。   The transfer transistor 121a has a source connected to the cathode of the photoelectric conversion unit 101a, a drain connected to the FD unit 111, a source of the reset transistor 122, and a gate of the pixel amplifier transistor 123, and a gate connected to the readout pulse line 131a. ing.

また、転送トランジスタ１２１ｂは、ソースが光電変換部１０１ｂの陰極に接続され、ドレインがＦＤ部１１１、リセットトランジスタ１２２のソース及び画素アンプトランジスタ１２３のゲートに接続され且つゲートが読み出しパルス線１３１ｂに接続されている。   The transfer transistor 121b has a source connected to the cathode of the photoelectric conversion unit 101b, a drain connected to the FD unit 111, a source of the reset transistor 122, and a gate of the pixel amplifier transistor 123, and a gate connected to the readout pulse line 131b. ing.

また、リセットトランジスタ１２２は、ソースが転送トランジスタ１２１ａ及び１２１ｂのドレイン、ＦＤ部１１１及び画素アンプトランジスタ１２３のゲートと接続され、ドレインがセル電源線vdd 及び画素アンプトランジスタ１２３のドレインと接続され且つゲートがリセットパルス線１３５と接続されている。   The reset transistor 122 has a source connected to the drains of the transfer transistors 121a and 121b, the FD unit 111 and the gate of the pixel amplifier transistor 123, a drain connected to the cell power supply line vdd and the drain of the pixel amplifier transistor 123, and a gate. A reset pulse line 135 is connected.

また、画素アンプトランジスタ１２３は、ソースがスイッチングトランジスタ１２４のドレインと接続され、ドレインがセル電源線vdd 及び転送トランジスタのドレインと接続され且つゲートが転送トランジスタ１２１ａと１２１ｂとのドレイン、ＦＤ部１１１及びリセットトランジスタ１２２のソースと接続されている。   The pixel amplifier transistor 123 has a source connected to the drain of the switching transistor 124, a drain connected to the cell power supply line vdd and the drain of the transfer transistor, and a gate connected to the drain of the transfer transistors 121a and 121b, the FD unit 111, and the reset. The source of the transistor 122 is connected.

また、スイッチングトランジスタ１２４は、ソースが信号線１３２と接続され、ドレインが画素アンプトランジスタ１２３のソースと接続され且つゲートが選択パルス線１３６と接続されている。   The switching transistor 124 has a source connected to the signal line 132, a drain connected to the source of the pixel amplifier transistor 123, and a gate connected to the selection pulse line 136.

次に、セルグループＣＧ２の構成を説明する。   Next, the configuration of the cell group CG2 will be described.

セルグループＣＧ２は、光電変換部２０１ａ及び２０１ｂと、転送トランジスタ２２１ａ及び２２１ｂと、ＦＤ部２１１と、リセットトランジスタ２２２と、画素アンプトランジスタ２２３と、スイッチングトランジスタ２２４と、読み出しパルス線２３１ａ及び２３１ｂとを備えている。更に、セルグループＣＧ１において、信号線１３２、リセットパルス線２３５、選択パルス線２３６及びセル電源線vdd がそれぞれ所定の位置に接続されている。これらの構成はセルグループＣＧ１と同様であるため、詳しい説明は省略する。   The cell group CG2 includes photoelectric conversion units 201a and 201b, transfer transistors 221a and 221b, an FD unit 211, a reset transistor 222, a pixel amplifier transistor 223, a switching transistor 224, and readout pulse lines 231a and 231b. ing. Further, in the cell group CG1, the signal line 132, the reset pulse line 235, the selection pulse line 236, and the cell power supply line vdd are respectively connected to predetermined positions. Since these configurations are the same as those of the cell group CG1, detailed description thereof is omitted.

以上のように、本実施形態の固体撮像装置において、ＦＤ部、リセットトランジスタ、画素アンプトランジスタ及びスイッチングトランジスタは同じセルグループに属する２つの光電変換セルによって共有されている。また、それぞれのトランジスタに対してパルスを与える配線等も共有されている。このため、基板上において前記の共有される構成要素が形成される数が削減され、これに応じて基板上を占める面積も減少する。この結果、光電変換セル１つの面積が削減できると共に、光電変換部が基板上を占める面積が相対的に向上して開口率が向上することになる。   As described above, in the solid-state imaging device of the present embodiment, the FD section, the reset transistor, the pixel amplifier transistor, and the switching transistor are shared by two photoelectric conversion cells belonging to the same cell group. In addition, a wiring for applying a pulse to each transistor is also shared. For this reason, the number of the shared components formed on the substrate is reduced, and the area occupied on the substrate is also reduced accordingly. As a result, the area of one photoelectric conversion cell can be reduced, and the area that the photoelectric conversion unit occupies on the substrate is relatively improved, thereby improving the aperture ratio.

具体的には、従来の固体撮像装置においては、光電変換セル１つにつき合計４つのトランジスタ（それぞれ１つの転送トランジスタ、リセットトランジスタ、画素アンプトランジスタ及びスイッチングトランジスタ）と、合計５本の配線（それぞれ１本の読み出しパルス線、信号線、リセットパルス線、選択パルス線及び電源線）が必要であった。   Specifically, in the conventional solid-state imaging device, a total of four transistors (one transfer transistor, a reset transistor, a pixel amplifier transistor, and a switching transistor) for each photoelectric conversion cell, and a total of five wires (one for each one). Read pulse lines, signal lines, reset pulse lines, selection pulse lines, and power supply lines).

これに対し、本実施形態の固体撮像装置においては、２つの光電変換セルからなるセルグループ１つにつき合計５つのトランジスタ（２つの転送トランジスタ、１つのリセットトランジスタ、１つの画素アンプトランジスタ及び１つのスイッチングトランジスタ）と、合計６本の配線（２本の読み出しパルス線、１本の信号線、１本のリセットパルス線、１本の選択パルス線及び１本の電源線）が形成されている。このため、光電変換セル１つに対しては、トランジスタの数は２．５個且つ配線の数は３本となっている。   In contrast, in the solid-state imaging device according to the present embodiment, a total of five transistors (two transfer transistors, one reset transistor, one pixel amplifier transistor, and one switching transistor) per cell group including two photoelectric conversion cells. Transistors) and a total of six wirings (two readout pulse lines, one signal line, one reset pulse line, one selection pulse line, and one power supply line). Therefore, for one photoelectric conversion cell, the number of transistors is 2.5 and the number of wirings is three.

この結果、例えば、光電変換セルの面積が４．１μｍ×４．１μｍである場合において、０．３５μｍルールで設計を行なうとすると、光電変換部の開口率は約２０％ととなる。従来の固体撮像装置の開口率は５％程度であったから、本実施形態の固体撮像装置の開口率は大幅に向上している。   As a result, for example, when the area of the photoelectric conversion cell is 4.1 μm × 4.1 μm and the design is performed with the 0.35 μm rule, the aperture ratio of the photoelectric conversion unit is about 20%. Since the aperture ratio of the conventional solid-state imaging device is about 5%, the aperture ratio of the solid-state imaging device of this embodiment is greatly improved.

尚、光電変換セルに電位を供給する電源線が、ＦＤ部に対して光が入射するのを防ぐ遮光膜としての役割を果たす構造とすると、更なる光電変換セルの縮小及び開口率の向上を実現できる。このため、開口率は例えば２３％に向上する。このようにするには、信号線１３２等とは異なる面内であり且つＦＤ部を覆うような位置に電源線を配置すれば良い。   If the power supply line for supplying a potential to the photoelectric conversion cell serves as a light shielding film that prevents light from entering the FD portion, the photoelectric conversion cell can be further reduced and the aperture ratio can be improved. realizable. For this reason, the aperture ratio is improved to 23%, for example. In order to do this, the power supply line may be arranged in a position that is different from the signal line 132 and covers the FD portion.

次に、図３は、図２に示した回路構成を具体的に実現するレイアウトの一例を示している。ここで、図３におけるそれぞれの構成要素には、図２に示した回路構成の構成要素と対応する同じ符号を付して示している。但し、ロードトランジスタ１２５と、ロードゲート線１３３と、ソース電源線１３４と、リセットパルス線１３５及び２３５と、選択パルス線１３６及び２３６とについては図示を省略している。   Next, FIG. 3 shows an example of a layout that specifically realizes the circuit configuration shown in FIG. Here, each component in FIG. 3 is denoted by the same reference numeral corresponding to the component of the circuit configuration shown in FIG. However, the load transistor 125, the load gate line 133, the source power supply line 134, the reset pulse lines 135 and 235, and the selection pulse lines 136 and 236 are not shown.

このようなレイアウトとすると、光電変換部のピッチを水平方向及び垂直方向において等間隔にすることができる。これによって、高画質の画像を得ることが容易になる。但し、このようなレイアウトに限るものではない。   With such a layout, the pitches of the photoelectric conversion units can be equally spaced in the horizontal direction and the vertical direction. This facilitates obtaining a high-quality image. However, the layout is not limited to this.

尚、本実施形態においては、ＦＤ部、リセットトランジスタ、画素アンプトランジスタ及びスイッチングトランジスタと、それぞれに関わる配線をセルグループ内において共有する構成としており、望ましい構成である。しかし、前記の構成要素のうちから一部のみを共有する構成としても良い。   In the present embodiment, the FD portion, the reset transistor, the pixel amplifier transistor, and the switching transistor are configured to share the wiring related to each in the cell group, which is a desirable configuration. However, a configuration may be adopted in which only some of the above-described components are shared.

また、本実施形態においては、１つのセルグループを１行２列とした。しかし、このような構成に限らず、１つのセルグループは、例えば２行３列等、少なくとも１行且つ少なくとも２行のグループになっていればよい。   In the present embodiment, one cell group has one row and two columns. However, the configuration is not limited to this, and one cell group may be a group of at least one row and at least two rows, for example, two rows and three columns.

また、隣り合う２つの列に配置された光電変換セルによって前記の構成要素を共有する構成とした。しかし、これに限らず、例えば隣り合う３列等、隣り合う２列以上の光電変換セルによって前記の構成要素を共有する構成とすればよい。   Moreover, it was set as the structure which shares the said component by the photoelectric conversion cell arrange | positioned at two adjacent lines. However, the present invention is not limited to this, and the above-described constituent elements may be shared by two or more adjacent photoelectric conversion cells such as three adjacent columns.

次に、第１の実施形態に係る固体撮像装置の動作について、図面を参照して説明する。   Next, the operation of the solid-state imaging device according to the first embodiment will be described with reference to the drawings.

図４は、スイッチングトランジスタ、リセットトランジスタ、奇数列の転送トランジスタ及び偶数列の転送トランジスタにおける電位変化と、光電変換セルから出力される出力信号の変化を示すタイミングチャートである。   FIG. 4 is a timing chart showing potential changes in a switching transistor, a reset transistor, an odd-numbered transfer transistor, and an even-numbered transfer transistor, and a change in an output signal output from the photoelectric conversion cell.

動作の初期の状態においては、スイッチングトランジスタ、リセットトランジスタ及び転送トランジスタはいずれもオフ状態である。   In the initial state of operation, the switching transistor, the reset transistor, and the transfer transistor are all in the off state.

ここで、一連の動作は、水平ブランキング期間内に完結する。また、ある水平ブランキング期間において第１行に含まれ且つ奇数列に含まれる光電変換セルについて出力信号の検出を行ない、次の水平ブランキング期間内において第１行に含まれ且つ偶数列に含まれる光電変換セルについて出力信号の検出を行なう。第２行目以降においても同様に、奇数列と偶数列との光電変換セルについて交互に出力信号の検出を行なう。   Here, a series of operations are completed within the horizontal blanking period. In addition, an output signal is detected for photoelectric conversion cells included in the first row and included in the odd-numbered columns in a certain horizontal blanking period, and included in the first row and included in the even-numbered columns in the next horizontal blanking period. The output signal is detected for the photoelectric conversion cell. Similarly, in the second and subsequent rows, output signals are detected alternately for the odd-numbered and even-numbered photoelectric conversion cells.

ここで、奇数列の光電変換セルについて検出を行なう水平ブランキング期間を水平ブランキング１、偶数列の光電変換セルについて検出を行なう水平ブランキング期間を水平ブランキング２と呼ぶことにし、図４は、水平ブランキング１及び水平ブランキング２を１度ずつ行なう期間についてタイミングを示している。   Here, the horizontal blanking period in which detection is performed for odd-numbered photoelectric conversion cells is referred to as horizontal blanking 1, and the horizontal blanking period in which detection is performed for even-numbered photoelectric conversion cells is referred to as horizontal blanking 2. FIG. The timing is shown for a period in which horizontal blanking 1 and horizontal blanking 2 are performed once.

また、図２に示した回路構成において、セルグループＣＧ１及びＣＧ２は、順に光電変換セルからなる行列の第１行及び第２行に含まれるものとする。また、光電変換部１０１ａ及び２０１ａを有する光電変換セルは奇数列に含まれ、光電変換部１０１ｂ及び２０１ｂを有する光電変換セルは偶数列に含まれるものとする。   In the circuit configuration shown in FIG. 2, the cell groups CG1 and CG2 are included in the first row and the second row of a matrix composed of photoelectric conversion cells in order. In addition, the photoelectric conversion cells including the photoelectric conversion units 101a and 201a are included in the odd-numbered columns, and the photoelectric conversion cells including the photoelectric conversion units 101b and 201b are included in the even-numbered columns.

まず、第１行且つ奇数列に含まれる光電変換部（ここでは光電変換部１０１ａ）の電荷を検出する動作（水平ブランキング１に相当する）について、図２及び図４を参照して説明する。   First, an operation (corresponding to horizontal blanking 1) of detecting charges in the photoelectric conversion units (here, the photoelectric conversion units 101a) included in the first row and odd columns will be described with reference to FIGS. .

光電変換部１０１ａの電荷を転送するため、ロードトランジスタ１２５に所定の一定電圧を印加しておく。また、水平ブランキング１の間を通じて、転送トランジスタ１２１ｂはオフ状態としておく。更に、セル電源線vdd には、常に一定の電圧が印可されている。本実施形態においては、電源電圧が３．３Ｖであるため、セル電源線vdd には３．３Ｖの電圧が印可されている。   In order to transfer the electric charge of the photoelectric conversion unit 101a, a predetermined constant voltage is applied to the load transistor 125. Further, during the horizontal blanking 1, the transfer transistor 121b is turned off. Furthermore, a constant voltage is always applied to the cell power line vdd. In this embodiment, since the power supply voltage is 3.3V, a voltage of 3.3V is applied to the cell power supply line vdd.

この状態で、選択パルス線１３６を用いてスイッチングトランジスタ１２４をオン状態とし（時刻Ｔ1 ）、更にリセットパルス線１３５を用いてリセットトランジスタ１２２をオン状態とする（時刻Ｔ2 ）。これによって、ＦＤ部１１１の電荷を掃き出し、ＦＤ部１１１をリセットする。これと共に、ＦＤ部１１１のリセット時の信号レベルが画素アンプトランジスタ１２３によって検出され、更にスイッチングトランジスタ１２４及び信号線１３２を通じて出力され、ノイズキャンセル回路（図示省略）において参照レベルとしてクランプされる。 In this state, the switching transistor 124 is turned on using the selection pulse line 136 (time T 1 ), and the reset transistor 122 is turned on using the reset pulse line 135 (time T 2 ). As a result, the electric charge of the FD unit 111 is discharged, and the FD unit 111 is reset. At the same time, the signal level at the time of resetting the FD unit 111 is detected by the pixel amplifier transistor 123, and further output through the switching transistor 124 and the signal line 132, and is clamped as a reference level in a noise cancellation circuit (not shown).

次に、リセットトランジスタ１２２をオフ状態にした後、読み出しパルス線１３１ａにパルス電圧を供給して転送トランジスタ１２１ａをオン状態とする（時刻Ｔ3 ）。これによって光電変換部１０１ａに蓄積されている電荷をＦＤ部１１１に転送する。これと共に、ＦＤ部１１１に転送された電荷が画素アンプトランジスタ１２３によって検出され、更にスイッチングトランジスタ１２４及び信号線１３２を通じて信号が出力され、ノイズキャンセル回路において蓄積信号レベルとしてサンプリングされる。このようにして、参照レベルと信号レベルの差を取ることにより、画素アンプトランジスタ１２４等の有する閾値ばらつき及びノイズ成分等を除去した出力信号を検出することができる。 Next, after the reset transistor 122 is turned off, a pulse voltage is supplied to the read pulse line 131a to turn on the transfer transistor 121a (time T 3 ). As a result, the charges accumulated in the photoelectric conversion unit 101a are transferred to the FD unit 111. At the same time, the charge transferred to the FD unit 111 is detected by the pixel amplifier transistor 123, and a signal is further output through the switching transistor 124 and the signal line 132, and is sampled as an accumulated signal level in the noise cancellation circuit. In this way, by taking the difference between the reference level and the signal level, it is possible to detect an output signal from which the threshold variation and noise components of the pixel amplifier transistor 124 and the like are removed.

次に、スイッチングトランジスタ１２４をオフ状態にする（時刻Ｔ4 ）ことにより、画素アンプトランジスタ１２３が信号を出力しない状態とする。 Next, the switching transistor 124 is turned off (time T 4 ) so that the pixel amplifier transistor 123 does not output a signal.

以上により、第１行且つ奇数列に存在する光電変換部の電荷を検出する動作（水平ブランキング１）は終了する。   Thus, the operation (horizontal blanking 1) for detecting the charges of the photoelectric conversion units existing in the first row and the odd-numbered columns is completed.

次に、第１行且つ偶数列に存在する光電変換部（ここでは光電変換部１０１ｂ）の電荷を検出する動作（水平ブランキング２に相当する）について説明する。   Next, an operation (corresponding to horizontal blanking 2) of detecting charges of the photoelectric conversion units (here, the photoelectric conversion units 101b) existing in the first row and even columns will be described.

光電変換部１０１ｂの電荷を転送するため、水平ブランキング１と同様に、ロードトランジスタ１２５には所定の一定電荷を印加しておく。また、水平ブランキング２の期間を通じて、転送トランジスタ１２１ａはオフ状態としておく。   In order to transfer the charge of the photoelectric conversion unit 101b, a predetermined constant charge is applied to the load transistor 125 in the same manner as in the horizontal blanking 1. Further, the transfer transistor 121a is kept off throughout the horizontal blanking period 2.

この状態で、水平ブランキング１の際と同様にスイッチングトランジスタ１２４をオン状態とし（時刻Ｔ5 ）、更にリセットトランジスタ１２２をオン状態とする（時刻Ｔ6 ）ことにより、ＦＤ部１１１の電荷を掃き出してリセットする。これと共に、水平ブランキング１の際と同様にＦＤ部１１１のリセット時の信号レベルが出力され、ノイズキャンセル回路において参照レベルとしてクランプされる。 In this state, the switching transistor 124 is turned on (time T 5 ) and the reset transistor 122 is turned on (time T 6 ) as in the case of the horizontal blanking 1, thereby sweeping out the electric charge of the FD section 111. To reset. At the same time, the signal level at the time of resetting the FD unit 111 is output as in the case of the horizontal blanking 1, and is clamped as the reference level in the noise cancellation circuit.

次に、リセットトランジスタ１２２をオフにした後、水平ブランキング１の際とは異なる読み出しパルス線１３１ｂにパルス電圧を供給し、水平ブランキング１の際とは異なる転送トランジスタ１２１ｂをオン状態とする（時刻Ｔ7 ）。これにより、水平ブランキング１の際とは異なる光電変換部１０１ｂに蓄積されている電荷を、水平ブランキング１の際と同じＦＤ部１１１に転送する。これと共に、水平ブランキング１の際と同様にＦＤ部１１１に転送された電荷が検出され、ノイズキャンセル回路において蓄積信号レベルとしてサンプリングされる。このようにして、ノイズ成分等を除去した出力信号を検出することができる。 Next, after the reset transistor 122 is turned off, a pulse voltage is supplied to the read pulse line 131b different from that in the horizontal blanking 1, and the transfer transistor 121b different from that in the horizontal blanking 1 is turned on ( time T 7). As a result, charges accumulated in the photoelectric conversion unit 101b different from those in the horizontal blanking 1 are transferred to the same FD unit 111 as in the horizontal blanking 1. At the same time, the charge transferred to the FD unit 111 is detected as in the case of the horizontal blanking 1, and is sampled as the accumulated signal level in the noise cancellation circuit. In this way, it is possible to detect an output signal from which noise components and the like have been removed.

次に、スイッチングトランジスタ１２４をオフ状態にする（時刻Ｔ8 ）ことにより、画素アンプトランジスタ１２３が信号を出力しない状態とする。 Next, the switching transistor 124 is turned off (time T 8 ) so that the pixel amplifier transistor 123 does not output a signal.

以上により、第１行且つ偶数列に存在する光電変換部の電荷を検出する動作（水平ブランキング２）は終了する。   Thus, the operation (horizontal blanking 2) for detecting the electric charges of the photoelectric conversion units existing in the first row and the even columns ends.

この後、次に第１行が選択されるまでの間、第１行に含まれる光電変換部は非選択状態となり、動作しない。   Thereafter, until the next first row is selected, the photoelectric conversion units included in the first row are in a non-selected state and do not operate.

第２行以降についても、第１行と同様にして出力信号が検出される。つまり、水平ブランキング１の際に奇数列に存在する光電変換部（例えば、第２行奇数列に存在する光電変換セル２０１ａ）の電荷が検出され、水平ブランキング２の際に偶数列に存在する光電変換部（例えば、第２行偶数列に存在する光電変換部２０１ｂ）の電荷が検出される。   For the second and subsequent rows, output signals are detected in the same manner as in the first row. In other words, the charges of the photoelectric conversion units (for example, the photoelectric conversion cells 201a existing in the second row odd columns) existing in the odd columns during the horizontal blanking 1 are detected, and the charges exist in the even columns during the horizontal blanking 2. The charge of the photoelectric conversion unit (for example, the photoelectric conversion unit 201b existing in the second row even column) is detected.

以上のようにして、ＦＤ部、リセットトランジスタ、画素アンプトランジスタ及びスイッチングトランジスタを同一のセルグループに属する２つの光電変換セルによって共有している本実施形態の固体撮像装置において、個々の光電変換部の電荷を個別に検出することができる。   As described above, in the solid-state imaging device of the present embodiment in which the FD unit, the reset transistor, the pixel amplifier transistor, and the switching transistor are shared by two photoelectric conversion cells belonging to the same cell group, each photoelectric conversion unit Charges can be detected individually.

また、異なるブランキング期間に読み出した光電変換部の電荷を信号処理することにより、全ての光電変換セルに基づく画像を得ることができる。   In addition, an image based on all the photoelectric conversion cells can be obtained by performing signal processing on the charges of the photoelectric conversion units read during different blanking periods.

以上のように、本実施形態の固体撮像装置によると、複数のセルによって一部構成要素を共有することにより、光電変換部の開口率の向上と光電変換セルの縮小とが実現できる。また、そのような回路構成とした場合でも、個々の光電変換セルから個別に信号を検出することができる。   As described above, according to the solid-state imaging device of the present embodiment, an increase in the aperture ratio of the photoelectric conversion unit and a reduction in the photoelectric conversion cell can be realized by sharing some components among a plurality of cells. Even in such a circuit configuration, signals can be individually detected from individual photoelectric conversion cells.

（第２の実施形態）
以下、本発明の第２の実施形態に係る固体撮像装置について、図面を参照して説明する。 (Second Embodiment)
Hereinafter, a solid-state imaging device according to a second embodiment of the present invention will be described with reference to the drawings.

第２の実施形態の固体撮像装置においても、第１の実施形態の固体撮像装置と同様に、図１に示したよに光電変換セルＣが配列されており且つ同一行に含まれ且つ隣接する２つの光電変換セルＣにより、セルグループＣＧが形成されている。   Also in the solid-state imaging device according to the second embodiment, similarly to the solid-state imaging device according to the first embodiment, the photoelectric conversion cells C are arranged as shown in FIG. A cell group CG is formed by two photoelectric conversion cells C.

次に、図５は、第２の実施形態の固体撮像装置に係る撮像領域の回路構成を示している。図５には、２つのセルグループＣＧ１及びＣＧ２を拡大して示しており、２行２列の４つの光電変換セルに相当する。   Next, FIG. 5 shows a circuit configuration of an imaging region according to the solid-state imaging device of the second embodiment. In FIG. 5, the two cell groups CG1 and CG2 are enlarged and correspond to four photoelectric conversion cells in two rows and two columns.

図５に示した第２の実施形態の固体撮像装置に係る撮像領域の回路構成は、図２に示した回路構成と以下の点で異なる。つまり、図５に示した回路構成は、図２に示した回路構成においては存在するスイッチングトランジスタ１２４及び２２４が省略されている。これに伴い、選択パルス線１３６及び２３６も省略されている。また、図２に示した回路構成においては、画素アンプトランジスタ１２３及び２２３のソースは、順にスイッチングトランジスタ１２４及び２２４のドレインに接続されていた。これに対し、図５に示した回路構成においては、画素アンプトランジスタ１２３及び２２３のソースはいずれも信号線１３２に接続されている。   The circuit configuration of the imaging region according to the solid-state imaging device of the second embodiment shown in FIG. 5 is different from the circuit configuration shown in FIG. 2 in the following points. That is, in the circuit configuration shown in FIG. 5, the switching transistors 124 and 224 that are present in the circuit configuration shown in FIG. 2 are omitted. Accordingly, the selection pulse lines 136 and 236 are also omitted. In the circuit configuration shown in FIG. 2, the sources of the pixel amplifier transistors 123 and 223 are sequentially connected to the drains of the switching transistors 124 and 224. In contrast, in the circuit configuration shown in FIG. 5, the sources of the pixel amplifier transistors 123 and 223 are both connected to the signal line 132.

図５に示した回路構成の他の構成については、図２に示した回路構成と同様であるため、図５において図２と同じ符号を付すことによって説明を省略する。   Other configurations of the circuit configuration shown in FIG. 5 are the same as the circuit configuration shown in FIG. 2, and therefore, the same reference numerals as those in FIG.

以上のような構成とすることにより、第２の実施形態の固体撮像装置において、ＦＤ部、リセットトランジスタ及び画素アンプトランジスタは同じセルグループに属する２つの光電変換セルによって共有されている。また、それぞれのトランジスタに対してパルスを与える配線等も共有されている。このため、基板上において前記の共有される構成要素が形成される数が削減され、これに応じて基板上を占める面積も減少する。この結果、光電変換セル１つの面積が削減できると共に、光電変換部が基板上を占める面積が相対的に向上して開口率が向上することになる。   With the above configuration, in the solid-state imaging device of the second embodiment, the FD unit, the reset transistor, and the pixel amplifier transistor are shared by two photoelectric conversion cells belonging to the same cell group. In addition, a wiring for applying a pulse to each transistor is also shared. For this reason, the number of the shared components formed on the substrate is reduced, and the area occupied on the substrate is also reduced accordingly. As a result, the area of one photoelectric conversion cell can be reduced, and the area that the photoelectric conversion unit occupies on the substrate is relatively improved, thereby improving the aperture ratio.

具体的には、従来の固体撮像装置においては、光電変換セル１つにつき合計４つのトランジスタ（それぞれ１つの転送トランジスタ、リセットトランジスタ、画素アンプトランジスタ及びスイッチングトランジスタ）と、合計５本の配線（それぞれ１本の読み出しパルス線、信号線、リセットパルス線、選択パルス線及び電源線）が必要であった。   Specifically, in the conventional solid-state imaging device, a total of four transistors (one transfer transistor, a reset transistor, a pixel amplifier transistor, and a switching transistor) for each photoelectric conversion cell, and a total of five wires (one for each one). Read pulse lines, signal lines, reset pulse lines, selection pulse lines, and power supply lines).

これに対し、本実施形態の固体撮像装置においては、２つの光電変換セルからなるセルグループ１つにつき合計４つのトランジスタ（２つの転送トランジスタ、１つのリセットトランジスタ及び１つの画素アンプトランジスタ）と、合計５本の配線（２本の読み出しパルス線、１本の信号線、１本のリセットパルス線及び１本の電源線）とが形成されている。このため、光電変換セル１つに対しては、トランジスタの数は２個且つ配線の数は２．５本となっている。   On the other hand, in the solid-state imaging device of the present embodiment, a total of four transistors (two transfer transistors, one reset transistor, and one pixel amplifier transistor) per cell group composed of two photoelectric conversion cells, Five wirings (two readout pulse lines, one signal line, one reset pulse line, and one power supply line) are formed. Therefore, for one photoelectric conversion cell, the number of transistors is two and the number of wirings is 2.5.

この結果、例えば、光電変換セルの面積が４．１μｍ×４．１μｍである場合において、０．３５μｍルールで設計を行なうとすると、光電変換部の開口率は約２４％ととなる。従来の固体撮像装置の開口率は５％程度であったから、本実施形態の固体撮像装置の開口率は大幅に向上している。   As a result, for example, when the area of the photoelectric conversion cell is 4.1 μm × 4.1 μm and the design is performed with the rule of 0.35 μm, the aperture ratio of the photoelectric conversion unit is about 24%. Since the aperture ratio of the conventional solid-state imaging device is about 5%, the aperture ratio of the solid-state imaging device of this embodiment is greatly improved.

尚、光電変換セルに電位を供給する電源線が、ＦＤ部に対して光が入射するのを防ぐ遮光膜としての役割を果たす構造とすると、配線数を削減することができる。このため、開口率は例えば２７％に向上する。このようにするには、信号線１３２等とは異なる面内であり且つＦＤ部を覆うような位置に電源線を配置すれば良い。   Note that the number of wirings can be reduced if the power supply line for supplying a potential to the photoelectric conversion cell serves as a light shielding film for preventing light from entering the FD portion. For this reason, the aperture ratio is improved to 27%, for example. In order to do this, the power supply line may be arranged in a position that is different from the signal line 132 and covers the FD portion.

次に、図６は、図５に示した回路構成を具体的に実現するレイアウトの一例を示している。ここで、図６におけるそれぞれの構成要素には、図５に示した回路構成の構成要素と対応する同じ符号を付して示している。このようなレイアウトとすると、光電変換部のピッチを水平方向及び垂直方向において等間隔にすることができる。これによって、高画質の画像を得ることができる。但し、このようなレイアウトに限るものではない。   Next, FIG. 6 shows an example of a layout that specifically realizes the circuit configuration shown in FIG. Here, each component in FIG. 6 is denoted by the same reference numeral corresponding to the component of the circuit configuration shown in FIG. With such a layout, the pitches of the photoelectric conversion units can be equally spaced in the horizontal direction and the vertical direction. Thereby, a high-quality image can be obtained. However, the layout is not limited to this.

尚、本実施形態においては、ＦＤ部、リセットトランジスタ及び画素アンプトランジスタと、それぞれに関わる配線を全てセルグループ内において共有する構成としており、望ましい構成である。しかし、前記の構成要素のうちから一部のみを共有する構成としても良い。   In the present embodiment, the FD portion, the reset transistor, and the pixel amplifier transistor all share the wiring related to each in the cell group, which is a desirable configuration. However, a configuration may be adopted in which only some of the above-described components are shared.

また、本実施形態においては、１つのセルグループを１行２列とした。しかし、このような構成に限らず、１つのセルグループは、例えば２行３列等、少なくとも１行且つ少なくとも２行のグループになっていればよい。   In the present embodiment, one cell group has one row and two columns. However, the configuration is not limited to this, and one cell group may be a group of at least one row and at least two rows, for example, two rows and three columns.

また、隣り合う２つの列に配置された光電変換セルによって前記の構成要素を共有する構成とした。しかし、これに限らず、例えば隣り合う３列等、隣り合う２列以上の光電変換セルによって前記の構成要素を共有する構成とすればよい。   Moreover, it was set as the structure which shares the said component by the photoelectric conversion cell arrange | positioned at two adjacent lines. However, the present invention is not limited to this, and the above-described constituent elements may be shared by two or more adjacent photoelectric conversion cells such as three adjacent columns.

次に、第２の実施形態に係る固体撮像装置の動作について、図面を参照して説明する。   Next, the operation of the solid-state imaging device according to the second embodiment will be described with reference to the drawings.

図７は、セル電源線vdd 、リセットトランジスタ、奇数列の転送トランジスタ及び偶数列の転送トランジスタにおける電位変化と、光電変換セルから出力される出力信号の変化を示すタイミングチャートである。   FIG. 7 is a timing chart showing potential changes in the cell power supply line vdd, the reset transistor, the odd-numbered transfer transistors, and the even-numbered transfer transistors, and changes in the output signals output from the photoelectric conversion cells.

動作の初期の状態においては、セル電源線vdd にはLow 電圧が供給されており、またリセットトランジスタ及び転送トランジスタはいずれもオフ状態である。   In an initial state of operation, a low voltage is supplied to the cell power supply line vdd, and both the reset transistor and the transfer transistor are off.

ここで、第１の実施形態の場合と同様に、一連の動作は、水平ブランキング期間内に完結する。また、第１の実施形態と同様に、水平ブランキング１において奇数列の光電変換セルについて出力信号の検出を行ない、水平ブランキング２おいて偶数列の光電変換セルについて出力信号の検出を行なうものとする。   Here, as in the case of the first embodiment, a series of operations are completed within the horizontal blanking period. Similarly to the first embodiment, output signals are detected for odd-numbered photoelectric conversion cells in horizontal blanking 1, and output signals are detected for even-numbered photoelectric conversion cells in horizontal blanking 2. And

また、図５に示した回路構成において、セルグループＣＧ１は第１行に含まれ且つセルグループＣＧ２は第２行に含まれるものとする。また、光電変換部１０１ａ及び２０１ａを有する光電変換セルは奇数列に含まれ、光電変換部１０１ｂ及び２０１ｂを有する光電変換セルは偶数列に含まれるものとする。   In the circuit configuration shown in FIG. 5, the cell group CG1 is included in the first row and the cell group CG2 is included in the second row. In addition, the photoelectric conversion cells including the photoelectric conversion units 101a and 201a are included in the odd-numbered columns, and the photoelectric conversion cells including the photoelectric conversion units 101b and 201b are included in the even-numbered columns.

まず、第１行且つ奇数列に含まれる光電変換部（ここでは光電変換部１０１ａ）の電荷を検出する動作（水平ブランキング１に相当する）について説明する。   First, an operation (corresponding to horizontal blanking 1) of detecting charges of the photoelectric conversion units (here, the photoelectric conversion units 101a) included in the first row and odd columns will be described.

光電変換部１０１ａの電荷を転送するため、ロードトランジスタ１２５に所定の一定電荷を印加しておく。この状態で、セル電源線vdd にHigh電圧を供給し（時刻Ｔ11）、更にリセットパルス線１３５を用いてリセットトランジスタ１２２をオン状態とする（時刻Ｔ12）。これによって、ＦＤ部１１１の電荷を掃き出し、ＦＤ部１１１をリセットする。これと共に、ＦＤ部１１１のリセット時の信号レベルが画素アンプトランジスタ１２３によって検出され、更に信号線１３２を通じて出力され、ノイズキャンセル回路（図示省略）において参照レベルとしてクランプされる。 A predetermined constant charge is applied to the load transistor 125 in order to transfer the charge of the photoelectric conversion unit 101a. In this state, a high voltage is supplied to the cell power supply line vdd (time T 11 ), and the reset transistor 122 is turned on using the reset pulse line 135 (time T 12 ). As a result, the electric charge of the FD unit 111 is discharged, and the FD unit 111 is reset. At the same time, the signal level at the time of resetting the FD unit 111 is detected by the pixel amplifier transistor 123, and is further output through the signal line 132, and is clamped as a reference level in a noise cancellation circuit (not shown).

尚、本実施形態においては、電源電圧は３．３Ｖであるため、セル電源線vdd には３．３Ｖの電圧が印可されている。また、High電圧も３．３Ｖとなっている。但し、この電圧に限るものではない。   In this embodiment, since the power supply voltage is 3.3V, a voltage of 3.3V is applied to the cell power supply line vdd. The high voltage is also 3.3V. However, the voltage is not limited to this.

次に、リセットトランジスタ１２２をオフ状態にした後、読み出しパルス線１３１ａにパルス電圧を供給して転送トランジスタ１２１ａをオン状態とする（時刻Ｔ13）。これによって光電変換部１０１ａに蓄積されている電荷をＦＤ部１１１に転送する。これと共に、ＦＤ部１１１に転送された電荷が画素アンプトランジスタ１２３によって検出され、更に信号線１３２を通じて出力され、ノイズキャンセル回路において蓄積信号レベルとしてサンプリングされる。このようにして、参照レベルと蓄積信号レベルの差を取ることにより、画素アンプトランジスタ１２４等の有する閾値ばらつき及びノイズ成分等を除去した出力信号を検出することができる。 Next, after the reset transistor 122 in the off state, by supplying a pulse voltage to the read pulse lines 131a and turns on the transfer transistor 121a (time T 13). As a result, the charges accumulated in the photoelectric conversion unit 101a are transferred to the FD unit 111. At the same time, the charge transferred to the FD unit 111 is detected by the pixel amplifier transistor 123, and is further output through the signal line 132, and is sampled as the accumulated signal level in the noise cancellation circuit. In this way, by taking the difference between the reference level and the accumulated signal level, it is possible to detect an output signal from which the threshold variation and noise components of the pixel amplifier transistor 124 and the like are removed.

次に、セル電源線vdd にLow 電圧を供給した後、リセットトランジスタ１２２をオン状態とする（時刻Ｔ14）。これによって、ＦＤ部１１１はセル電源線vdd と同じLow 電圧となるから画素アンプトランジスタ１２３は動作しない状態となる。ここで、本実施形態においては、Low 電圧は０Ｖとしている。但し、Low 電圧をこの電圧に限るものではない。 Next, after the low voltage is supplied to the cell power supply line vdd, the reset transistor 122 is turned on (time T 14 ). As a result, the FD unit 111 has the same low voltage as the cell power supply line vdd, and the pixel amplifier transistor 123 is not operated. Here, in this embodiment, the low voltage is set to 0V. However, the low voltage is not limited to this voltage.

以上により、第１行且つ奇数列に存在する光電変換部の電荷を検出する動作（水平ブランキング１）は終了する。   Thus, the operation (horizontal blanking 1) for detecting the charges of the photoelectric conversion units existing in the first row and the odd-numbered columns is completed.

次に、第１行且つ偶数列に存在する光電変換部（ここでは光電変換部１０１ｂ）の電荷を検出する動作（水平ブランキング２に相当する）について説明する。   Next, an operation (corresponding to horizontal blanking 2) of detecting charges of the photoelectric conversion units (here, the photoelectric conversion units 101b) existing in the first row and even columns will be described.

光電変換部１０１ｂの電荷を転送するため、水平ブランキング１と同様に、ロードトランジスタ１２５には所定の一定電圧を印加しておく。この状態で、セル電源線vdd にHigh電圧を供給し（時刻Ｔ15）、更にリセットパルス線１３５を用いてリセットトランジスタ１２２をオン状態とする（時刻Ｔ16）。これによって、ＦＤ部１１１の電荷を掃き出し、ＦＤ部１１１をリセットする。これと共に、ＦＤ部１１１のリセット時の信号レベルが画素アンプトランジスタ１２３によって検出され、更に信号線１３２を通じて出力され、ノイズキャンセル回路において参照レベルとしてクランプされる。 A predetermined constant voltage is applied to the load transistor 125 in the same manner as in the horizontal blanking 1 in order to transfer the electric charge of the photoelectric conversion unit 101b. In this state, a high voltage is supplied to the cell power supply line vdd (time T 15 ), and the reset transistor 122 is turned on using the reset pulse line 135 (time T 16 ). As a result, the electric charge of the FD unit 111 is discharged, and the FD unit 111 is reset. At the same time, the signal level at the time of resetting the FD unit 111 is detected by the pixel amplifier transistor 123, further output through the signal line 132, and clamped as a reference level in the noise cancellation circuit.

次に、リセットトランジスタ１２２をオフにした後、水平ブランキング１の際とは異なる読み出しパルス線１３１ｂにパルス電圧を供給し、水平ブランキング１の際とは異なる転送トランジスタ１２１ｂをオン状態とする（時刻Ｔ17 ）。これにより、水平ブランキング１の際とは異なる光電変換部１０１ｂに蓄積されている電荷を、水平ブランキング１の際と同じＦＤ部１１１に転送する。これと共に、水平ブランキング１の際と同様にＦＤ部１１１に転送された電荷が検出され、ノイズキャンセル回路において蓄積信号レベルとしてサンプリングされる。このようにして、ノイズ成分等を除去した出力信号を検出することができる。 Next, after the reset transistor 122 is turned off, a pulse voltage is supplied to the read pulse line 131b different from that in the horizontal blanking 1, and the transfer transistor 121b different from that in the horizontal blanking 1 is turned on ( Time T 17 ). As a result, charges accumulated in the photoelectric conversion unit 101b different from those in the horizontal blanking 1 are transferred to the same FD unit 111 as in the horizontal blanking 1. At the same time, the charge transferred to the FD unit 111 is detected as in the case of the horizontal blanking 1, and is sampled as the accumulated signal level in the noise cancellation circuit. In this way, it is possible to detect an output signal from which noise components and the like have been removed.

次に、セル電源線vdd にLow 電圧を供給した後、リセットトランジスタ１２２をオン状態とする（時刻Ｔ18）。これにより、ＦＤ部１１１はセル電源線vdd と同じLow 電圧となるから、画素アンプトランジスタ１２３は動作しない状態となる。 Next, after a low voltage is supplied to the cell power supply line vdd, the reset transistor 122 is turned on (time T 18 ). As a result, the FD portion 111 has the same low voltage as that of the cell power supply line vdd, and the pixel amplifier transistor 123 does not operate.

以上により、第１行且つ偶数列に存在する光電変換部の電荷を検出する動作（水平ブランキング２）は終了する。   Thus, the operation (horizontal blanking 2) for detecting the electric charges of the photoelectric conversion units existing in the first row and the even columns ends.

この後、次に第１行が選択されるまでの間、第１行に含まれる光電変換部は非選択状態となる。   Thereafter, until the first row is selected next time, the photoelectric conversion units included in the first row are in a non-selected state.

第２行以降についても、第１行と同様にして出力信号が検出される。つまり、水平ブランキング１の際に奇数列に存在する光電変換部（例えば、第２行奇数列に存在する光電変換セル２０１ａ）の電荷が検出され、水平ブランキング２の際に偶数列に存在する光電変換部（例えば、第２行偶数列に存在する光電変換部２０１ｂ）の電荷が検出される。   For the second and subsequent rows, output signals are detected in the same manner as in the first row. In other words, the charges of the photoelectric conversion units (for example, the photoelectric conversion cells 201a existing in the second row odd columns) existing in the odd columns during the horizontal blanking 1 are detected, and the charges exist in the even columns during the horizontal blanking 2. The charge of the photoelectric conversion unit (for example, the photoelectric conversion unit 201b existing in the second row even column) is detected.

以上のようにして、ＦＤ部、リセットトランジスタ及び画素アンプトランジスタを同一のセルグループに属する２つの光電変換セルによって共有している本実施形態の固体撮像装置において、個々の光電変換部の電荷を個別に検出することができる。   As described above, in the solid-state imaging device of this embodiment in which the FD portion, the reset transistor, and the pixel amplifier transistor are shared by two photoelectric conversion cells belonging to the same cell group, the charges of the individual photoelectric conversion portions are individually Can be detected.

また、異なるブランキング期間に読み出した光電変換部の電荷を信号処理することにより、全ての光電変換セルに基づく画像を得ることができる。   In addition, an image based on all the photoelectric conversion cells can be obtained by performing signal processing on the charges of the photoelectric conversion units read during different blanking periods.

以上のように、本実施形態の固体撮像装置によると、複数のセルによって一部構成要素を共有することにより、光電変換部の開口率の向上と光電変換セルの縮小とが実現できる。また、そのような回路構成とした場合でも、個々の光電変換セルから個別に信号を検出することができる。   As described above, according to the solid-state imaging device of the present embodiment, an increase in the aperture ratio of the photoelectric conversion unit and a reduction in the photoelectric conversion cell can be realized by sharing some components among a plurality of cells. Even in such a circuit configuration, signals can be individually detected from individual photoelectric conversion cells.

本発明の固体撮像装置は、光電変換部の開口率が高く且つ微細化が可能であり、複数の光電変換セルが配列された固体撮像装置として有用である。   The solid-state imaging device of the present invention has a high aperture ratio of a photoelectric conversion unit and can be miniaturized, and is useful as a solid-state imaging device in which a plurality of photoelectric conversion cells are arranged.

本発明の第１及び第２の実施形態に係る固体撮像装置における光電変換セルの配列を模式的に示す図である。It is a figure which shows typically the arrangement | sequence of the photoelectric conversion cell in the solid-state imaging device which concerns on the 1st and 2nd embodiment of this invention. 本発明の第１の実施形態に係る固体撮像装置における撮像領域の回路構成を模式的に示す図である。It is a figure which shows typically the circuit structure of the imaging region in the solid-state imaging device which concerns on the 1st Embodiment of this invention. 本発明の第１の実施形態に係る固体撮像装置における撮像領域の回路構成を具体的に実現するレイアウトの一例を示す図である。It is a figure which shows an example of the layout which implement | achieves concretely the circuit structure of the imaging region in the solid-state imaging device which concerns on the 1st Embodiment of this invention. 本発明の第１の実施形態に係る固体撮像装置における撮像領域の回路の動作を示すタイミングチャートである。3 is a timing chart illustrating an operation of a circuit in an imaging region in the solid-state imaging device according to the first embodiment of the present invention. 本発明の第２の実施形態に係る固体撮像装置における撮像領域の回路構成を模式的に示す図である。It is a figure which shows typically the circuit structure of the imaging region in the solid-state imaging device which concerns on the 2nd Embodiment of this invention. 本発明の第２の実施形態に係る固体撮像装置における撮像領域の回路構成を具体的に実現するレイアウトの一例を示す図である。It is a figure which shows an example of the layout which implement | achieves concretely the circuit structure of the imaging region in the solid-state imaging device which concerns on the 2nd Embodiment of this invention. 本発明の第２の実施形態に係る固体撮像装置における撮像領域の回路の動作を示すタイミングチャートである。6 is a timing chart illustrating an operation of a circuit in an imaging region in a solid-state imaging device according to a second embodiment of the present invention. 従来の固体撮像装置における撮像領域の回路構成を模式的に示す図である。It is a figure which shows typically the circuit structure of the imaging area in the conventional solid-state imaging device.

符号の説明Explanation of symbols

１０１ａ、１０１ｂ、２０１ａ、２０１ｂ 光電変換部
１１１、２１１ フローティングディフュージョン部
１２１ａ、１２１ｂ、２２１ａ、２２１ｂ 転送トランジスタ
１２２、２２２ リセットトランジスタ
１２３、２２３ 画素アンプトランジスタ
１２４、２２４ スイッチングトランジスタ
１２５ ロードトランジスタ
１３１ａ、１３１ｂ、２３１ａ、２３１ｂ 読み出しパルス線
１３２ 信号線
１３３ ロードゲート線
１３４ ソース電源線
１３５、２３５ リセットパルス線
１３６、２３６ 選択パルス線
Ｃ セル
ＣＧ、ＣＧ１、ＣＧ２ セルグループ
Ｓ 基板 101a, 101b, 201a, 201b Photoelectric conversion units 111, 211 Floating diffusion units 121a, 121b, 221a, 221b Transfer transistors 122, 222 Reset transistors 123, 223 Pixel amplifier transistors 124, 224 Switching transistors 125 Load transistors 131a, 131b, 231a, 231b Read pulse line 132 Signal line 133 Load gate line 134 Source power supply line 135, 235 Reset pulse line 136, 236 Select pulse line C Cell CG, CG1, CG2 Cell group S Substrate

Claims (8)

行列を構成するように配列されており、光電変換を行なう光電変換部をそれぞれ有する複数の光電変換セルを備えた固体撮像装置であって、
前記複数の光電変換セルのうち、少なくとも１行以上で且つ少なくとも２列以上に配列されている複数の光電変換セル毎に複数のセルグループが構成されており、
前記各セルグループ中の同一の行に含まれ且つ隣り合う複数の列に配置されている光電変換セル一組毎に、
前記各光電変換部に接続され、該各光電変換部から電荷が転送される共通のフローティングディフュージョン部と、
前記各光電変換部と前記フローティングディフュージョン部との間に設けられ且つ該各光電変換部から前記フローティングディフュージョン部に電荷を転送する複数の転送トランジスタとが設けられていると共に、
前記複数の転送トランジスタを制御する複数の読み出しパルス線と、
前記各フローティングディフュージョン部の電位を検出し、信号として出力する複数の画素アンプトランジスタと、
前記複数の画素アンプトランジスタが信号を出力するための複数の信号線とを備えていることを特徴とする固体撮像装置。 A solid-state imaging device including a plurality of photoelectric conversion cells arranged to form a matrix and each having a photoelectric conversion unit that performs photoelectric conversion,
Among the plurality of photoelectric conversion cells, a plurality of cell groups are configured for each of the plurality of photoelectric conversion cells arranged in at least one row and at least two columns,
For each set of photoelectric conversion cells included in the same row in each cell group and arranged in a plurality of adjacent columns,
A common floating diffusion unit connected to each of the photoelectric conversion units and to which charges are transferred from the photoelectric conversion units;
A plurality of transfer transistors provided between the photoelectric conversion units and the floating diffusion unit and transferring charges from the photoelectric conversion units to the floating diffusion unit; and
A plurality of read pulse lines for controlling the plurality of transfer transistors;
A plurality of pixel amplifier transistors that detect the potential of each floating diffusion portion and output as a signal;
A solid-state imaging device comprising: a plurality of signal lines for the plurality of pixel amplifier transistors to output signals. 前記複数の画素アンプトランジスタ及び前記複数の信号線は、いずれも前記光電変換セル一組毎に共通して形成されていることを特徴とする請求項１に記載の固体撮像素子。   2. The solid-state imaging device according to claim 1, wherein the plurality of pixel amplifier transistors and the plurality of signal lines are formed in common for each set of the photoelectric conversion cells. 前記光電変換セル一組毎に共通して形成された、
前記複数の画素アンプトランジスタが信号を出力するタイミングを制御する複数のスイッチングトランジスタと、
前記複数のスイッチングトランジスタを制御する複数の選択パルス線とを更に備えていることを特徴とする請求項１又は２に記載の固体撮像装置。 Formed in common for each set of photoelectric conversion cells,
A plurality of switching transistors for controlling the timing at which the plurality of pixel amplifier transistors output signals;
The solid-state imaging device according to claim 1, further comprising a plurality of selection pulse lines for controlling the plurality of switching transistors. 前記各フローティングディフュージョン部の電位をリセットするための複数のリセット手段を更に備えることを特徴とする請求項１〜３のいずれか１つに記載の固体撮像装置。   The solid-state imaging device according to claim 1, further comprising a plurality of reset means for resetting the potential of each floating diffusion portion. 前記複数のリセット手段は、前記光電変換セル一組毎に共通して形成された、前記各フローティングディフュージョン部の電荷を排出する複数のリセットトランジスタ及び前記複数のリセットトランジスタを制御する複数のリセットパルス線を含むことを特徴とする請求項４に記載の固体撮像装置。   The plurality of reset means are formed in common for each set of photoelectric conversion cells, a plurality of reset transistors for discharging the charges of the floating diffusion sections, and a plurality of reset pulse lines for controlling the plurality of reset transistors. The solid-state imaging device according to claim 4, comprising: 少なくとも前記複数の光電変換部の間のピッチについて、少なくとも水平方向又は垂直方向のいずれか一方の方向に関して等ピッチに形成されていることを特徴とする請求項１〜５のいずれか１つに記載の固体撮像装置。   6. The device according to claim 1, wherein at least a pitch between the plurality of photoelectric conversion units is formed at an equal pitch in at least one of a horizontal direction and a vertical direction. Solid-state imaging device. 前記複数の光電変換セルから出力される信号を処理する信号処理回路を更に備えることを特徴とする請求項１〜６のいずれか１つに記載の固体撮像装置。   The solid-state imaging device according to claim 1, further comprising a signal processing circuit that processes signals output from the plurality of photoelectric conversion cells. 前記複数の光電変換セルに電位を供給する複数の電源線を更に備え、
前記複数の電源線は前記フローティングディフュージョン部に対して光が入射するのを防ぐ遮光膜としての機能を有することを特徴とする請求項１〜７のいずれか１つに記載の固体撮像装置。 A plurality of power supply lines for supplying a potential to the plurality of photoelectric conversion cells;
The solid-state imaging device according to claim 1, wherein the plurality of power supply lines have a function as a light-shielding film that prevents light from entering the floating diffusion portion.
JP2004230721A 2004-08-06 2004-08-06 Solid state image pickup device Withdrawn JP2006049692A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004230721A JP2006049692A (en) 2004-08-06 2004-08-06 Solid state image pickup device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004230721A JP2006049692A (en) 2004-08-06 2004-08-06 Solid state image pickup device

Publications (1)

Publication Number Publication Date
JP2006049692A true JP2006049692A (en) 2006-02-16

Family

ID=36027881

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004230721A Withdrawn JP2006049692A (en) 2004-08-06 2004-08-06 Solid state image pickup device

Country Status (1)

Country Link
JP (1) JP2006049692A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007243093A (en) * 2006-03-13 2007-09-20 Matsushita Electric Ind Co Ltd Solid-state imaging device, imaging device and signal processing method
JP2011071347A (en) * 2009-09-25 2011-04-07 Sony Corp Solid-state image pickup device, method for manufacturing the same, and electronic apparatus
CN102288979A (en) * 2010-05-18 2011-12-21 富士胶片株式会社 Radiation detector
US8513760B2 (en) 2011-12-19 2013-08-20 Dongbu Hitek Co., Ltd. Image sensor

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007243093A (en) * 2006-03-13 2007-09-20 Matsushita Electric Ind Co Ltd Solid-state imaging device, imaging device and signal processing method
JP2011071347A (en) * 2009-09-25 2011-04-07 Sony Corp Solid-state image pickup device, method for manufacturing the same, and electronic apparatus
CN102288979A (en) * 2010-05-18 2011-12-21 富士胶片株式会社 Radiation detector
US8513760B2 (en) 2011-12-19 2013-08-20 Dongbu Hitek Co., Ltd. Image sensor
KR101313689B1 (en) * 2011-12-19 2013-10-02 주식회사 동부하이텍 Image sensor

Similar Documents

Publication Publication Date Title
US7787037B2 (en) Imaging method that continuously outputs a signal based on electric charges generated by a selected pixel unit without performing an operation of deselecting the selected pixel unit
JP4818018B2 (en) Photoelectric conversion device and imaging system using the same
JP4987301B2 (en) CMOS image sensor sharing sensing nodes of adjacent pixels
KR100618245B1 (en) Solid-state image pickup device, drive method thereof, and camera using the same
US8735796B2 (en) Solid-state imaging device comprising an analog to digital converter with column comparison circuits, column counter circuits, first and second inverters, and buffers
US7474246B2 (en) AD converter device, physical quantity distribution detecting unit and imaging apparatus
JP4959207B2 (en) Solid-state imaging device
JP2005086595A (en) Semiconductor device, and drive control method and apparatus of unit component constituting semiconductor device
JP5535685B2 (en) Solid-state imaging device and driving method
KR20100051706A (en) Image sensor
US8054375B2 (en) Physical quantity detecting device, method of driving the physical quantity detecting device and imaging apparatus
US20090079856A1 (en) Solid-state imaging device and driving method therefor
JP3916612B2 (en) Solid-state imaging device, driving method thereof, and camera using the same
JP6922905B2 (en) Solid-state image sensor, image sensor, and control method for solid-state image sensor
US7432964B2 (en) Solid-state imaging device with plural CDS circuits per column sharing a capacitor and/or clamping transistor
JP2006186467A (en) Method and device for acquiring physical information
EP1845713B1 (en) Solid-state image pickup device
JP2006049692A (en) Solid state image pickup device
JP2006050403A (en) Solid-state imaging device
JP2006210468A (en) Solid state imaging device
JP2006019343A (en) Solid-state imaging device
KR100779386B1 (en) Cmos image sensor with shared sensing node
JP2016184872A (en) Imaging circuit device and electronic apparatus
JP2007089231A (en) Solid-state imaging apparatus, method for driving same, and camera using same
JP2006222356A (en) Solid state imaging device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070110

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20080704