JP2006042427A - Thee-level converter - Google Patents
Thee-level converter Download PDFInfo
- Publication number
- JP2006042427A JP2006042427A JP2004215157A JP2004215157A JP2006042427A JP 2006042427 A JP2006042427 A JP 2006042427A JP 2004215157 A JP2004215157 A JP 2004215157A JP 2004215157 A JP2004215157 A JP 2004215157A JP 2006042427 A JP2006042427 A JP 2006042427A
- Authority
- JP
- Japan
- Prior art keywords
- controllable device
- controllable
- level converter
- switch
- given
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 19
- 230000007935 neutral effect Effects 0.000 claims description 29
- 238000010586 diagram Methods 0.000 description 9
- 230000008859 change Effects 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000009467 reduction Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Landscapes
- Rectifiers (AREA)
Abstract
Description
本発明は、直流電力を交流電力に変換し、または交流電力を直流電力に変換する電力変換装置であって、詳しくは、交流側に正値、負値及びゼロ値の3値電圧をもつ3レベルコンバータ、すなわち3レベルインバータまたは3レベル整流器に関するものである。 The present invention is a power conversion device that converts direct current power into alternating current power or converts alternating current power into direct current power. Specifically, the power conversion device has a ternary voltage of positive value, negative value, and zero value on the alternating current side. It relates to a level converter, ie a three-level inverter or a three-level rectifier.
図7は、オン・オフ機能の可制御半導体スイッチング素子(自己消弧形半導体スイッチング素子と同義であり、以下、単に可制御デバイスという)としてIGBTを使用した3レベルコンバータの最小単位(以下、単位コンバータという)の回路図を示している。
同図において、Pは直流電源の正極、Nは負極であり、中性点Mは正極Pの電位と負極Nの電位とのほぼ中間の電位をもつ。これらの正極Pと中性点Mとの間にコンデンサC1が接続され、中性点Mと負極Nとの間にコンデンサC2が接続されている。
FIG. 7 shows a minimum unit (hereinafter referred to as a unit) of a three-level converter using an IGBT as a controllable semiconductor switching element having an on / off function (synonymous with a self-extinguishing semiconductor switching element, hereinafter simply referred to as a controllable device). Circuit diagram).
In the figure, P is a positive electrode of a DC power source, N is a negative electrode, and a neutral point M has a potential approximately halfway between the potential of the positive electrode P and the potential of the negative electrode N. A capacitor C1 is connected between the positive electrode P and the neutral point M, and a capacitor C2 is connected between the neutral point M and the negative electrode N.
正極Pと負極Nとの間には、IGBT Q1,Q2,Q3,Q4が順次、直列に接続されており、IGBT Q2,Q3の接続点が交流入出力端子ACとなっている。IGBT Q1,Q2の接続点と中性点Mとの間にはIGBT Q5が接続され、IGBT Q3,Q4の接続点と中性点Mとの間にはIGBT Q6が接続されている。更に、IGBT Q1〜Q6には、それぞれ逆並列にダイオードD1〜D6が接続されている。
以下では、説明の便宜上、IGBT Q1,Q4を外側スイッチ、IGBT Q2,Q3を内側スイッチ、IGBT Q5,Q6をクランプスイッチとも呼び、また、ダイオードに関しても、例えばD1,D4を外側ダイオードと呼ぶなど、IGBTに準じた呼び方をする。
IGBTs Q1, Q2, Q3, and Q4 are sequentially connected in series between the positive electrode P and the negative electrode N, and the connection point of the IGBTs Q2 and Q3 is an AC input / output terminal AC. IGBT Q5 is connected between the connection point of IGBTs Q1 and Q2 and neutral point M, and IGBT Q6 is connected between the connection point of IGBTs Q3 and Q4 and neutral point M. Furthermore, diodes D1 to D6 are connected in reverse parallel to the IGBTs Q1 to Q6, respectively.
Hereinafter, for convenience of explanation, IGBTs Q1 and Q4 are referred to as outer switches, IGBTs Q2 and Q3 are also referred to as inner switches, IGBTs Q5 and Q6 are also referred to as clamp switches, and diodes, for example, D1 and D4 are referred to as outer diodes. We call it according to IGBT.
従来技術を説明するに当たり、インバータも整流器も動作原理は変わらないため、以下ではインバータについて説明する。
図8は、前記単位コンバータ(以下では、単位インバータともいう)を2組用いて構成された単相3レベルインバータの構成図であり、図9は、単位インバータを3組用いて構成された3相3レベルインバータの構成図である。なお、図8と同様な単相3レベルインバータは後述する特許文献1の図1に記載されており、図9と同様な3相3レベルインバータは特許文献2の図1に記載されている。
In explaining the prior art, since the operating principle of the inverter and the rectifier does not change, the inverter will be described below.
FIG. 8 is a configuration diagram of a single-phase three-level inverter configured using two sets of the unit converters (hereinafter also referred to as unit inverters), and FIG. 9 is a configuration diagram of 3 configured using three unit inverters. It is a block diagram of a
図8及び図9において、INVは図7と同一構成の単位インバータ、Loadは交流負荷を示し、図8では2個の単位インバータINVが、図9では3個の単位インバータINVが直流電源の正極P、負極Nの間にそれぞれ並列に接続され、何れも中性点Mが共通接続されている。また、各単位インバータINVの交流入出力端子ACは交流負荷Loadに接続されている。
インバータの相数に関しては動作原理に関わらないので、以下では、図7の単位3レベルインバータについて説明する。
8 and 9, INV is a unit inverter having the same configuration as that in FIG. 7, Load indicates an AC load, two unit inverters INV in FIG. 8, and three unit inverters INV in FIG. A neutral point M is commonly connected between P and the negative electrode N in parallel. The AC input / output terminal AC of each unit inverter INV is connected to an AC load Load.
Since the number of phases of the inverter is not related to the operating principle, the unit three-level inverter of FIG. 7 will be described below.
前述したクランプスイッチを用いる場合には、外側及び内側ダイオードとクランプダイオードとの特性を一致させるため、IGBT及びダイオードが一体化されたIGBTモジュールを使用し、常時はクランプスイッチをオフする方法や、直列接続された外側スイッチと内側スイッチとの電圧分担を平均化するために使用されるのが一般的な方法である。
しかし、クランプスイッチをより有効利用するため、以下のような提案もなされている。
When using the above-described clamp switch, in order to match the characteristics of the outer and inner diodes and the clamp diode, an IGBT module in which the IGBT and the diode are integrated is used. A common method is used to average the voltage sharing between the connected outer and inner switches.
However, in order to use the clamp switch more effectively, the following proposals have been made.
後述する特許文献1では、外側スイッチ及びクランプスイッチをそれぞれインバータの出力電圧指令に同期してスイッチングし、2つの内側スイッチをPWM制御により所定のスイッチング周波数で交互にオン、オフする。これにより、外側スイッチ及びクランプスイッチをPWM制御しなくても目的の出力電圧が得られため、外側スイッチ及びクランプスイッチには安価で低速な可制御デバイスを使用できる利点がある。
In
また、特許文献2では、内側スイッチをターンオフさせるときにクランプスイッチをターンオンさせている。これにより、内側スイッチがターンオフしたときに発生する過電圧をフィルタコンデンサにより吸収し、内側スイッチの両端電圧をフィルタコンデンサの電圧によってクランプしている。
In
特許文献3では、それぞれの可制御デバイスやダイオードの発生損失を均等化するように各可制御デバイスのゲート信号を制御することにより、3レベルコンバータの出力限界を拡大している。
In
更に、特許文献4では、例えば図7における内側スイッチQ3とクランプスイッチQ5、及び内側スイッチQ2とクランプスイッチQ6に相当する各スイッチを同時、あるいはほぼ同時に導通制御することにより、転流ループのインダクタンスを小さくし、これにより内側スイッチQ2,Q3がターンオフするときに生じる過電圧を低減している。
Further, in
可制御デバイスがターンオフするときには大きな電流の変化が生じ、転流回路の配線インダクタンス及び電流変化率に応じた過渡電圧と、図7におけるコンデンサC1またはC2の電圧とを加算した電圧(以下、サージ電圧と呼ぶ)が可制御デバイスに印加される。このサージ電圧が過大な場合には、可制御デバイスが破損されることもある。 When the controllable device is turned off, a large current change occurs, and a voltage obtained by adding the transient voltage corresponding to the wiring inductance and current change rate of the commutation circuit and the voltage of the capacitor C1 or C2 in FIG. Is applied to the controllable device. If this surge voltage is excessive, the controllable device may be damaged.
図1は、図7の3レベル単位コンバータにおける代表的な転流ループの例を示している。
図1において、実線のループは外側スイッチQ1、コンデンサC1及びダイオードD5を通って外側スイッチQ1に戻る経路であり、この経路は、外側スイッチQ1がターンオフするときに電流が外側スイッチQ1からダイオードD5に転流する際の配線インダクタンスとして作用する。
破線のループは内側スイッチQ2、クランプスイッチQ5、コンデンサC2、ダイオードD4,D3を通って内側スイッチQ2に戻る経路であり、この経路は、内側スイッチQ2がターンオフするときに電流が内側スイッチQ2からダイオードD4,D3に転流する際の配線インダクタンスとして作用する。
FIG. 1 shows an example of a typical commutation loop in the three-level unit converter of FIG.
In FIG. 1, the solid-line loop is a path that returns to the outer switch Q1 through the outer switch Q1, the capacitor C1, and the diode D5, and this path causes current to flow from the outer switch Q1 to the diode D5 when the outer switch Q1 turns off. Acts as wiring inductance when commutating.
The dashed loop is a path that returns to the inner switch Q2 through the inner switch Q2, the clamp switch Q5, the capacitor C2, the diodes D4 and D3, and this path causes a current to flow from the inner switch Q2 to the diode when the inner switch Q2 is turned off. Acts as wiring inductance when commutating to D4 and D3.
上述した破線のループでは、通過するデバイスの数が実線のループよりも多く経路自体が長いので、配線インダクタンスが大きくなる。このため、内側スイッチQ2がターンオフするときのサージ電圧は、外側スイッチQ1がターンオフするときのサージ電圧より大きくなる。この関係は他のスイッチQ4,Q3についても同様であり、内側スイッチQ3がターンオフするときのサージ電圧は、外側スイッチQ4がターンオフするときのサージ電圧より大きくなる。
以下では、配線インダクタンスが小さい実線のような転流ループをショートループ、配線インダクタンスが大きい破線のような転流ループをロングループと呼ぶことにする。
ここで、クランプスイッチの転流ループはショートループであるため、クランプスイッチがターンオフした際のサージ電圧は外側スイッチと同等に小さくなる。
In the broken-line loop described above, the number of devices passing therethrough is larger than that of the solid-line loop and the path itself is longer, so that the wiring inductance is increased. For this reason, the surge voltage when the inner switch Q2 is turned off becomes larger than the surge voltage when the outer switch Q1 is turned off. This relationship is the same for the other switches Q4 and Q3, and the surge voltage when the inner switch Q3 is turned off is larger than the surge voltage when the outer switch Q4 is turned off.
Hereinafter, a commutation loop such as a solid line having a small wiring inductance is referred to as a short loop, and a commutation loop such as a broken line having a large wiring inductance is referred to as a Lon group.
Here, since the commutation loop of the clamp switch is a short loop, the surge voltage when the clamp switch is turned off becomes as small as that of the outer switch.
インバータの設計に当たっては、最も大きなサージ電圧を考慮する必要があるので、内側スイッチがターンオフする際のサージ電圧を外側スイッチがターンオフする際のサージ電圧と同等にできれば、可制御デバイスの耐圧を低下させてインバータを小形化し、コストを低減することができる。あるいは、これによって従来よりサージ電圧を低減できるため、インバータがサージ電圧により破損する危険性を低下させることが可能である。 When designing the inverter, it is necessary to consider the largest surge voltage. If the surge voltage when the inner switch is turned off can be made equal to the surge voltage when the outer switch is turned off, the withstand voltage of the controllable device is reduced. Thus, the inverter can be miniaturized and the cost can be reduced. Or since this can reduce a surge voltage conventionally, it is possible to reduce the danger that an inverter will be damaged by a surge voltage.
前述した特許文献2,4は、内側スイッチのターンオフ時における過電圧低減を目的とするものであるが、特許文献2により提案された転流ループはロングループであるため、サージ電圧の低減効果は少ないと考えられる。また、特許文献4では内側スイッチのサージ電圧を低減するために転流動作を2回行っているが、転流に多くの時間を必要として高速に電圧制御を行うことが困難であると共に、可制御デバイスのターンオフ損失が大きいという問題があった。
そこで本発明の解決課題は、基本的に、外側スイッチ及び内側スイッチを同時にターンオフさせると共に、転流ループをショートループにすることによって可制御デバイスに印加されるサージ電圧を低減させ、更に、高速な電圧制御及び損失の低減を可能にした3レベルコンバータを提供することにある。 Therefore, the problem to be solved by the present invention is basically to turn off the outer switch and the inner switch at the same time, and reduce the surge voltage applied to the controllable device by making the commutation loop a short loop, and at a higher speed. It is an object of the present invention to provide a three-level converter that enables voltage control and loss reduction.
一般に、複数の可制御デバイスが直列に接続された回路において、直列接続された各可制御デバイスを同時にスイッチングした場合、各デバイスの個体特性差や温度差等の要因により、各デバイスの電圧分担は不均等になる。このため、特定のデバイスに過大な電圧が印加され、そのデバイスが破損するおそれがある。
通常、3レベルインバータでは、直列接続された外側スイッチと内側スイッチとを適切な順序で個別にスイッチングすれば、クランプダイオードの作用により両スイッチの直列接続時における前記電圧分担の問題が生じないと共に、正値、負値、ゼロ値の3値電圧を出力できる特徴を持つ。これに対して、外側スイッチと内側スイッチとを同時にスイッチングすると、前記電圧分担の不均等によって特定のスイッチが破損するおそれがあるため、3レベルインバータでは、従来より、直列接続された可制御デバイスを同時にスイッチングしてはいけないと言われている。
In general, in a circuit in which a plurality of controllable devices are connected in series, when each controllable device connected in series is simultaneously switched, the voltage sharing of each device is due to factors such as individual characteristic differences and temperature differences of each device. Become unequal. For this reason, an excessive voltage is applied to a specific device, and the device may be damaged.
Normally, in the three-level inverter, if the outer switch and the inner switch connected in series are individually switched in an appropriate order, the voltage sharing problem at the time of series connection of both switches does not occur due to the action of the clamp diode, It has the feature that it can output ternary voltage of positive value, negative value, and zero value. On the other hand, if the outer switch and the inner switch are switched at the same time, a specific switch may be damaged due to the non-uniformity of the voltage sharing. Therefore, in a three-level inverter, a control device connected in series is conventionally used. It is said that switching should not be done at the same time.
そこで本発明では、クランプスイッチの作用を利用することにより、電圧分担の問題を生じさせずに外側スイッチと内側スイッチとの同時スイッチングを可能にし、これによって内側スイッチのターンオフ時におけるサージ電圧を従来よりも低減させるものである。
以下に、この原理を説明する。
Therefore, in the present invention, by using the action of the clamp switch, it is possible to simultaneously switch the outer switch and the inner switch without causing the problem of voltage sharing, thereby reducing the surge voltage at the time of turning off the inner switch from the conventional one. Is also reduced.
This principle will be described below.
図2、図3は、単位インバータの出力電流Ioが正値であり、インバータから負荷の方向に電流が流れている状態において、出力電圧が正値からゼロ値に変化するときの本発明における転流原理の説明図であり、図2は出力電圧が正値、図3は出力電圧がゼロ値の場合である。
これらの図において、実線は電流が流れている部分を示し、破線は電流が流れていない部分を示している。また、実線で表したデバイスはオンゲート指令が与えられているIGBTとオンしているダイオードであり、破線で表したデバイスはオフゲート指令が与えられているIGBTとオフしているダイオードである。
2 and 3, the output current I o of the unit inverters are is a positive value, in a state in which current flows from the inverter to the direction of the load, in the present invention when the output voltage changes from positive value to a zero value FIG. 2 is an explanatory diagram of the commutation principle. FIG. 2 shows a case where the output voltage is a positive value and FIG. 3 shows a case where the output voltage is a zero value.
In these drawings, a solid line indicates a portion where current flows, and a broken line indicates a portion where current does not flow. The device represented by a solid line is an IGBT that is turned on with an IGBT to which an on-gate command is given, and the device represented by a broken line is a diode that is turned off with respect to an IGBT that is given an off-gate command.
図2では、オンゲート指令が外側スイッチQ1、内側スイッチQ2及びクランプスイッチQ6に与えられ、スイッチQ1,Q2がオン状態にある。この状態でスイッチQ1,Q2を同時にターンオフさせると、クランプスイッチQ6にオンゲート指令が与えられているので、負荷電流が流れるルートは、図2のスイッチQ1,Q2を経由するルートから、図3に示すようにコンデンサC1、クランプスイッチQ6及びダイオードD3を経由するルートに変化する。このとき、出力電圧は正値からゼロ値に変化する。 In FIG. 2, an on-gate command is given to the outer switch Q1, the inner switch Q2, and the clamp switch Q6, and the switches Q1 and Q2 are in the on state. When the switches Q1 and Q2 are simultaneously turned off in this state, an on-gate command is given to the clamp switch Q6, so the route through which the load current flows is shown in FIG. 3 from the route via the switches Q1 and Q2 in FIG. Thus, the route changes through the capacitor C1, the clamp switch Q6, and the diode D3. At this time, the output voltage changes from a positive value to a zero value.
このときの転流ループは、外側スイッチQ1、コンデンサC1、クランプスイッチQ6、ダイオードD3を通るロングループであるが、スイッチQ1,Q2のターンオフに伴うサージ電圧は、ターンオフするこれら2個のスイッチQ1,Q2により分担される。
この点が本発明の基本的な特徴であり、スイッチQ1,Q2に個々に印加される電圧は明らかに低減する。例えばスイッチQ1,Q2の電圧分担が等しければ、サージ電圧は従来に比べて半減することになる。
The commutation loop at this time is a Ron group passing through the outer switch Q1, the capacitor C1, the clamp switch Q6, and the diode D3, but the surge voltage accompanying the turn-off of the switches Q1 and Q2 is the two switches Q1 and Q2 that are turned off. Share by Q2.
This is a basic feature of the present invention, and the voltages applied individually to the switches Q1, Q2 are clearly reduced. For example, if the voltage sharing of the switches Q1 and Q2 is equal, the surge voltage is halved compared to the conventional case.
次に、スイッチQ1,Q2の電圧分担がアンバランスであり、例えば一方が2/3、他方が1/3である場合を想定する。ロングループでのサージ電圧はコンデンサC1の電圧の1.5倍程度であるので、大きな電圧を分担した一方のスイッチに加わるサージ電圧は2/3と1.5との積をとって1となる。このことは、クランプスイッチQ6にオンゲートを与えた状態でスイッチQ1,Q2を同時にターンオフしたときのサージ電圧は、コンデンサ電圧、すなわち1個のスイッチに定常的に印加される電圧とほぼ等しく、過電圧が全く発生しないことを示している。
また、ショートループでのサージ電圧はコンデンサ電圧の1.3倍程度であるため、それより明らかにサージ電圧の問題は生じない。
従って、本発明によれば、2個の可制御デバイスで電圧を均等に分担すればサージ電圧は従来の1/2となり、電圧分担がアンバランスであったとしても、従来はコンデンサ電圧の1.5倍程度であったサージ電圧を1倍に低減できるため、従来の2/3になる。
Next, it is assumed that the voltage sharing between the switches Q1 and Q2 is unbalanced, for example, one is 2/3 and the other is 1/3. Since the surge voltage in the Ron group is about 1.5 times the voltage of the capacitor C1, the surge voltage applied to one of the switches sharing the large voltage is 1 taking the product of 2/3 and 1.5. . This means that the surge voltage when the switches Q1 and Q2 are simultaneously turned off with the on-gate applied to the clamp switch Q6 is almost equal to the capacitor voltage, that is, the voltage constantly applied to one switch. It shows that it does not occur at all.
Further, since the surge voltage in the short loop is about 1.3 times the capacitor voltage, the problem of the surge voltage does not clearly occur.
Therefore, according to the present invention, if the voltage is evenly shared by the two controllable devices, the surge voltage is ½ of the conventional voltage. Since the surge voltage, which was about 5 times, can be reduced to 1 time, it becomes 2/3 of the conventional one.
なお、出力電圧を負値からゼロ値に変化させるときには、他方のクランプスイッチQ5にオンゲートを与えた状態で内側スイッチQ3及び外側スイッチQ4を同時にターンオフする。この場合のサージ電圧の低減作用は、前述した出力電圧が正値からゼロ値に変化する場合と同様であるため、説明を省略する。 When the output voltage is changed from a negative value to a zero value, the inner switch Q3 and the outer switch Q4 are turned off at the same time with the other clamp switch Q5 being turned on. The action of reducing the surge voltage in this case is the same as that in the case where the output voltage changes from a positive value to a zero value, and the description thereof is omitted.
上記のように、本発明では外側スイッチQ1と内側スイッチQ2、または、内側スイッチQ3と外側スイッチQ4とを同時にターンオフすることを特徴とするが、ゲート駆動回路の個体差により、厳密な同時ターンオフを実現するのが困難な場合もある。
しかるに、本発明では、前述したように必ずしもスイッチQ1,Q2、及びQ3,Q4のターンオフ時における各スイッチの電圧分担に厳密さを要求しない(一方のスイッチが2/3の電圧を分担するような場合でも、たかだか、定常的に1個のスイッチに印加されるコンデンサ電圧程度のサージ電圧が印加されるに過ぎない)ため、ターンオフの同時性を確保するための厳密な制御は不要である。
As described above, the present invention is characterized in that the outer switch Q1 and the inner switch Q2 or the inner switch Q3 and the outer switch Q4 are turned off at the same time. It may be difficult to achieve.
However, in the present invention, as described above, strictness is not necessarily required for the voltage sharing of each switch when the switches Q1, Q2, and Q3, Q4 are turned off (one switch shares a voltage of 2/3). Even in such a case, only a surge voltage equivalent to the capacitor voltage that is constantly applied to one switch is applied), and therefore, strict control for ensuring the turn-off simultaneity is unnecessary.
すなわち、上述した転流原理に基づく請求項1に記載した発明は、直流電源の正極と負極とのほぼ中間の電位をもつ中性点を有し、前記正極と前記中性点の間、及び前記中性点と前記負極との間にコンデンサがそれぞれ接続され、前記正極と前記負極との間に第1〜第4の可制御デバイスが順次、直列に接続され、第2の可制御デバイスと第3の可制御デバイスとの接続点を交流側入出力端子とし、第1の可制御デバイスと第2の可制御デバイスとの接続点と前記中性点との間に第5の可制御デバイスが接続され、第3の可制御デバイスと第4の可制御デバイスとの接続点と前記中性点との間に第6の可制御デバイスが接続され、かつ、第1〜第6の可制御デバイスにダイオードがそれぞれ逆並列に接続されてなる3レベルコンバータにおいて、
第1及び第2の可制御デバイスをほぼ同時にオフし、かつ、このオフ時点で少なくとも第6の可制御デバイスにオン指令が与えられていると共に、
第3及び第4の可制御デバイスをほぼ同時にオフし、かつ、このオフ時点で少なくとも第5の可制御デバイスにオン指令が与えられているような制御パターンを有するものである。
That is, the invention described in
The first and second controllable devices are turned off almost simultaneously, and at least the sixth controllable device is given an ON command at the time of turning off,
The third and fourth controllable devices are turned off almost simultaneously, and the control pattern is such that an on command is given to at least the fifth controllable device at the time of turning off.
請求項2に記載した発明は、上記3レベルコンバータにおいて、
3レベルコンバータの交流電圧の正負値及びゼロ値を決定する第1または第2の変調モード指令に基づいて3レベルコンバータの転流動作が決定され、
3レベルコンバータの交流電圧を負値からゼロ値に変化させる時に、第1の変調モード指令が与えられている場合には、第3及び第4の可制御デバイスをほぼ同時にオフし、かつ、このオフ時点で少なくとも第5の可制御デバイスにオン指令が与えられており、
3レベルコンバータに第2の変調モード指令が与えられている場合には、第4及び第5の可制御デバイスをほぼ同時にオフし、かつ、このオフ時点で少なくとも第3の可制御デバイスにオン指令が与えられているような制御パターンを有するものである。
According to a second aspect of the present invention, in the three-level converter,
The commutation operation of the three-level converter is determined based on the first or second modulation mode command that determines the positive / negative value and zero value of the AC voltage of the three-level converter,
When changing the AC voltage of the three-level converter from a negative value to a zero value, if the first modulation mode command is given, the third and fourth controllable devices are turned off almost simultaneously, and this An ON command is given to at least the fifth controllable device at the time of OFF,
When the second modulation mode command is given to the three-level converter, the fourth and fifth controllable devices are turned off almost simultaneously, and at least the third controllable device is turned on at this time. Has a control pattern as given by.
請求項3に記載した発明は、上記3レベルコンバータにおいて、
3レベルコンバータの交流電圧の正負値及びゼロ値を決定する第1または第2の変調モード指令に基づいて3レベルコンバータの転流動作が決定され、
3レベルコンバータの交流電圧を正値からゼロ値に変化させる時に、第1の変調モード指令が与えられている場合には、第1及び第2の可制御デバイスをほぼ同時にオフし、かつ、このオフ時点で少なくとも第6の可制御デバイスにオン指令が与えられており、
3レベルコンバータに第2の変調モード指令が与えられている場合には、第1及び第6の可制御デバイスをほぼ同時にオフし、かつ、このオフ時点で少なくとも第2の可制御デバイスにオン指令が与えられているような制御パターンを有するものである。
According to a third aspect of the present invention, in the three-level converter,
The commutation operation of the three-level converter is determined based on the first or second modulation mode command that determines the positive / negative value and zero value of the AC voltage of the three-level converter,
When changing the AC voltage of the three-level converter from a positive value to a zero value, when the first modulation mode command is given, the first and second controllable devices are turned off almost simultaneously, and this An ON command is given to at least the sixth controllable device at the OFF time,
When the second modulation mode command is given to the three-level converter, the first and sixth controllable devices are turned off almost simultaneously, and at least the second controllable device is turned on at this time. Has a control pattern as given by.
請求項4に記載した発明は、請求項2または3において、
第1の変調モード指令がダイポーラ変調モード指令であり、第2の変調モード指令がユニポーラ変調モード指令であることを特徴とする。
The invention described in
The first modulation mode command is a dipolar modulation mode command, and the second modulation mode command is a unipolar modulation mode command.
請求項5に記載した発明は、請求項1〜4の何れか1項において、
前記可制御デバイスを、複数の単位可制御デバイスの直列接続回路により構成したものである。
The invention described in
The controllable device is configured by a series connection circuit of a plurality of unit controllable devices.
請求項6に記載した発明は、請求項1〜5の何れか1項に記載した3レベルコンバータを単位コンバータとして直流電源の正極と負極との間に複数、並列接続し、かつ、各単位コンバータの前記中性点を共通接続すると共に、各単位コンバータの前記交流入出力端子を交流負荷あるいは交流電源に接続したものである。 According to a sixth aspect of the present invention, a plurality of three-level converters according to any one of the first to fifth aspects are connected as a unit converter in parallel between a positive electrode and a negative electrode of a DC power source, and each unit converter is connected. Are connected in common, and the AC input / output terminals of the unit converters are connected to an AC load or an AC power source.
請求項1に記載した発明によれば、出力電圧を正値からゼロ値に変化させるときには、少なくとも一方のクランプスイッチ(例えば図1におけるQ6)にオン指令を与えた状態で片側の外側スイッチ及び内側スイッチ(同じくQ1,Q2)をほぼ同時にターンオフさせ、出力電圧を負値からゼロ値に変化させるときには、少なくとも他方のクランプスイッチ(同じくQ5)にオン指令を与えた状態で他側の外側スイッチ及び内側スイッチ(同じくQ3,Q4)をほぼ同時にターンオフさせることにより、可制御デバイスがターンオフする際に生じるサージ電圧を低減して過電圧による可制御デバイスの破損を防止することができる。
これにより、可制御デバイスの低耐圧化が可能であり、低コストかつ小形の3レベルインバータまたは3レベル整流器を実現することができる。
請求項2〜4に記載した発明によれば、変調モード指令に応じて出力電圧が正値または負値からゼロ値へ転流するに際して、転流先の可制御デバイスを選択して切り換えることにより、ユニポーラ変調時には全てショートループでの転流となり、請求項1に記載した発明と相まって、変調モードに関わらず、可制御デバイスがターンオフする際に発生するサージ電圧を低減することができる。
また、本発明では1回の転流でサージ電圧を低減することができ、電圧制御を高速化してターンオフ損失を減少させることも可能である。
According to the first aspect of the present invention, when the output voltage is changed from a positive value to a zero value, an outer switch on one side and an inner side in a state where an ON command is given to at least one clamp switch (for example, Q6 in FIG. 1). When the switch (also Q1, Q2) is turned off almost simultaneously and the output voltage is changed from a negative value to a zero value, the other side outer switch and the inner side are turned on with at least an on command given to the other clamp switch (also Q5). By turning off the switches (also Q3 and Q4) almost simultaneously, the surge voltage generated when the controllable device is turned off can be reduced to prevent the controllable device from being damaged by overvoltage.
Thereby, the withstand voltage of the controllable device can be reduced, and a low-cost and small three-level inverter or three-level rectifier can be realized.
According to the invention described in
In the present invention, the surge voltage can be reduced by one commutation, and the voltage control can be speeded up to reduce the turn-off loss.
以下、図面を参照しつつ本発明の実施形態を説明する。
まず、図4を用いて請求項1に相当する本発明の第1実施形態を説明する。この図4は、図7の単位コンバータを対象として、その出力電圧指令Voと、各可制御デバイスQ1〜Q6のゲート信号G1〜G6とを示した制御パターンの説明図である。
出力電圧指令Voについては、出力電圧が正値の場合に“1”、ゼロ値の場合に“0”、負値の場合に“−1”で表してあり、図示するように、正→ゼロ→負→ゼロ、そして再び正値に戻る。また、ゲート信号G1〜G6については、ハイレベルのときにオンゲート指令が与えられ、ローレベルのときにオフゲート指令が与えられる。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
First, a first embodiment of the present invention corresponding to claim 1 will be described with reference to FIG. FIG 4 is a
The output voltage command V o, "1" when the output voltage is positive value, "0" if the zero value, Yes expressed by "-1" in the case of a negative value, as shown, positive → Zero → Negative → Zero and then back to positive value again As for the gate signals G1 to G6, an on-gate command is given when the level is high, and an off-gate command is given when the level is low.
図4における期間(1)は、外側スイッチQ1、内側スイッチQ2及びクランプスイッチQ6にオンゲート指令が与えられ、出力電圧指令Voは“1”(正値)となっている。出力電圧指令Voが“1”から“0”に変化する時点で、スイッチQ1,Q2に同時にオフゲート指令が与えられる。
出力電流が正値の場合は、スイッチQ1,Q2からスイッチQ6とダイオードD3への転流が生じ、出力電圧は正値からゼロ値に変化する。このようにクランプスイッチQ6をオンさせた状態でスイッチQ1,Q2を同時にターンオフすることにより、前述した如くスイッチQ1,Q2に印加されるサージ電圧を低減することができる。
Period in FIG. 4 (1), the outer switch Q1, ON gate command is given to the inner switch Q2 and the clamp switch Q6, the output voltage command V o is "1" (positive value). When the output voltage command V o changes from “1” to “0”, an off-gate command is simultaneously applied to the switches Q1 and Q2.
When the output current is a positive value, commutation from the switches Q1 and Q2 to the switch Q6 and the diode D3 occurs, and the output voltage changes from a positive value to a zero value. As described above, the surge voltage applied to the switches Q1 and Q2 can be reduced by simultaneously turning off the switches Q1 and Q2 while the clamp switch Q6 is turned on.
期間(2)では、所定のディレータイムTd経過後に、内側スイッチQ3にオンゲート指令が与えられる。出力電流が負値の場合はこの時点でダイオードD1,D2からスイッチQ3とダイオードD6への転流が生じ、出力電圧は正値からゼロ値に変化する。
そして、出力電圧指令Voが“0”から“−1”に変化する時点で、クランプスイッチQ6にオフゲート指令が与えられる。出力電流が正値の場合はスイッチQ6からダイオードD4への転流が行われて、出力電圧はゼロ値から負値に変化する。このとき、スイッチQ6からダイオードD4への転流ループはショートループであるので、サージ電圧は小さい。
In the period (2), after a predetermined delay time Td has elapsed, an on-gate command is given to the inner switch Q3. When the output current is a negative value, commutation from the diodes D1 and D2 to the switch Q3 and the diode D6 occurs at this time, and the output voltage changes from a positive value to a zero value.
Then, at the time of changing to "-1" from the output voltage command V o "0", the off-gate command is given to the clamp switch Q6. When the output current is a positive value, commutation from the switch Q6 to the diode D4 is performed, and the output voltage changes from a zero value to a negative value. At this time, since the commutation loop from the switch Q6 to the diode D4 is a short loop, the surge voltage is small.
期間(3)では、所定のディレータイムTd経過後に、外側スイッチQ4及びクランプスイッチQ5にオンゲート指令が与えられる。出力電流が負値の場合はダイオードD6からスイッチQ4への転流が生じ、この時点で出力電圧はゼロ値から負値に変化する。
出力電圧指令Voが“−1”から“0”に変化する時点で、内側スイッチQ3及び外側スイッチQ4に同時にオフゲート指令が与えられる。出力電流が負値の場合は、スイッチQ3,Q4からダイオードD2とスイッチQ5への転流が行われ、出力電圧は負値からゼロ値に変化する。このようにクランプスイッチQ5をオンさせた状態でスイッチQ3,Q4を同時にターンオフすることにより、前述した如くスイッチQ3,Q4に印加されるサージ電圧を低減することができる。
In the period (3), after a predetermined delay time Td has elapsed, an on-gate command is given to the outer switch Q4 and the clamp switch Q5. When the output current is a negative value, commutation from the diode D6 to the switch Q4 occurs, and at this time, the output voltage changes from a zero value to a negative value.
When the output voltage command V o changes from “−1” to “0”, an off-gate command is simultaneously applied to the inner switch Q3 and the outer switch Q4. When the output current is a negative value, commutation from the switches Q3 and Q4 to the diode D2 and the switch Q5 is performed, and the output voltage changes from a negative value to a zero value. Thus, by simultaneously turning off the switches Q3 and Q4 with the clamp switch Q5 turned on, the surge voltage applied to the switches Q3 and Q4 can be reduced as described above.
期間(4)では、所定のディレータイムTd経過後に、内側スイッチQ2にオンゲート指令が与えられる。出力電流が正値の場合は、ダイオードD4,D3からダイオードD5とスイッチQ2への転流が行われ、この時点で出力電圧は負値からゼロ値に変化する。
出力電圧指令Voが“0”から“1”に変化する時点で、クランプスイッチQ5にオフゲート指令が与えられる。出力電流が負値の場合はスイッチQ5からダイオードD1への転流が行われ、出力電圧はゼロ値から正値に変化する。このとき、スイッチQ5からダイオードD1への転流ループはショートループであるので、サージ電圧は小さい。
In period (4), after a predetermined delay time Td has elapsed, an on-gate command is given to the inner switch Q2. When the output current is a positive value, commutation from the diodes D4 and D3 to the diode D5 and the switch Q2 is performed, and at this time, the output voltage changes from a negative value to a zero value.
When the changes to "1" from the output voltage command V o is "0", the off-gate command is given to the clamp switch Q5. When the output current is a negative value, commutation from the switch Q5 to the diode D1 is performed, and the output voltage changes from a zero value to a positive value. At this time, since the commutation loop from the switch Q5 to the diode D1 is a short loop, the surge voltage is small.
期間(5)では、所定のディレータイムTd経過後に、外側スイッチQ1及びクランプスイッチQ6にオンゲート指令が与えられる。出力電流が正値の場合は、この時点でダイオードD5からスイッチQ1への転流が生じ、出力電圧はゼロ値から正値に変化する。
上記のように、図4に示したパターンでゲートを制御することにより、何れの転流においても可制御デバイスのターンオフ時におけるサージ電圧を低減することができる。
In the period (5), after a predetermined delay time Td has elapsed, an on-gate command is given to the outer switch Q1 and the clamp switch Q6. When the output current is a positive value, commutation from the diode D5 to the switch Q1 occurs at this point, and the output voltage changes from a zero value to a positive value.
As described above, by controlling the gate with the pattern shown in FIG. 4, the surge voltage at the turn-off time of the controllable device can be reduced at any commutation.
次に、図5を用いて請求項2,4に相当する本発明の第2実施形態を説明する。
先の第1実施形態のように、出力電圧のゼロ値の前後で正値と負値を出力するPWM制御は、ダイポーラ変調と呼ばれている。この変調法は出力電圧の平均値をゼロあるいは非常に小さい値に制御できる利点を持つが、大きな出力電圧が得られない欠点がある。この欠点は、ユニポーラ変調によって解決できることが知られており、ユニポーラ変調では、出力電圧が正値、ゼロ値、正値を繰り返したり、負値、ゼロ値、負値を繰り返すことにより、出力電圧の平均値を高めることができる。
なお、インバータの出力半周期内に、ダイポーラ変調とユニポーラ変調とが混在する変調法を一般には部分ダイポーラ変調と呼ぶが、部分的にみればダイポーラ変調またはユニポーラ変調であるので、両変調が混在する場合でも、部分的に見てダイポーラ変調またはユニポーラ変調と呼ぶことにする。
Next, a second embodiment of the present invention corresponding to
As in the first embodiment, PWM control that outputs a positive value and a negative value before and after the zero value of the output voltage is called dipolar modulation. This modulation method has an advantage that the average value of the output voltage can be controlled to zero or a very small value, but has a disadvantage that a large output voltage cannot be obtained. It is known that this drawback can be solved by unipolar modulation. In unipolar modulation, the output voltage can be output by repeating positive, zero, and positive values, or repeating negative, zero, and negative values. The average value can be increased.
Note that a modulation method in which dipolar modulation and unipolar modulation are mixed in the output half cycle of the inverter is generally called partial dipolar modulation. However, since it is partially dipolar modulation or unipolar modulation, both modulations are mixed. Even in some cases, this is called dipolar modulation or unipolar modulation.
図5において、“Mode”はローレベルのときがダイポーラ変調モード指令、ハイレベルのときがユニポーラ変調モード指令に相当する変調モード指令である。なお、期間(1)から期間(3)までは、出力電圧指令Vo及び各ゲート信号G1〜G6の状態が何れも図4と同一であるため、説明を省略する。 In FIG. 5, “Mode” is a modulation mode command corresponding to a dipolar modulation mode command when it is at a low level, and a unipolar modulation mode command when it is at a high level. Note that the period (1) to the period (3), because the state of the output voltage command V o and the gate signal G1~G6 is the same and 4 both, the description thereof is omitted.
期間(3)の途中で“Mode”はローレベルからハイレベルに切り替わり、ダイポーラ変調からユニポーラ変調への切換指令が出ている。この変調モード指令に対応して、以下のような制御を行う。
出力電圧指令Voが“−1”から“0”に変化する時点で、外側スイッチQ4及びクランプスイッチQ5に同時にオフゲート指令が与えられる。出力電流が負値の場合は、スイッチQ4からダイオードD6への転流が生じ、出力電圧は負値からゼロ値に変化する。この場合の転流ループはショートループである。
During the period (3), “Mode” is switched from low level to high level, and a command to switch from dipolar modulation to unipolar modulation is issued. The following control is performed in response to this modulation mode command.
When the output voltage command V o changes from “−1” to “0”, an off-gate command is simultaneously applied to the outer switch Q4 and the clamp switch Q5. When the output current is a negative value, commutation from the switch Q4 to the diode D6 occurs, and the output voltage changes from a negative value to a zero value. The commutation loop in this case is a short loop.
期間(4)では、所定のディレータイムTd経過後に、クランプスイッチQ6にオンゲート指令が与えられる。出力電流が正値の場合は、ダイオードD4からスイッチQ6への転流が行われ、この時点で出力電圧は負値からゼロ値に変化する。出力電圧指令Voが“0”から“−1”に変化する時点で、スイッチQ6にオフゲート指令が与えられる。出力電流が正値の場合は、スイッチQ6からダイオードD4への転流が生じ、出力電圧はゼロ値から負値に変化する。この場合の転流ループはショートループである。 In the period (4), an on-gate command is given to the clamp switch Q6 after a predetermined delay time Td has elapsed. When the output current is a positive value, commutation from the diode D4 to the switch Q6 is performed, and at this time, the output voltage changes from a negative value to a zero value. When the changes to "-1" from the output voltage command V o is "0", the off-gate command is given to switch Q6. When the output current is a positive value, commutation from the switch Q6 to the diode D4 occurs, and the output voltage changes from a zero value to a negative value. The commutation loop in this case is a short loop.
期間(5)では、所定のディレータイムTd経過後に、外側スイッチQ4及びクランプスイッチQ5に同時にオンゲート指令が与えられる。出力電流が負値の場合は、ダイオードD6からスイッチQ4への転流が行われ、この時点で出力電圧はゼロ値から負値に変化する。
上記のように、図5に示したパターンでゲートを制御することにより、ユニポーラ変調時の転流ループは全てショートループになり、可制御デバイスのターンオフ時におけるサージ電圧は小さくなる。
In the period (5), after a predetermined delay time Td has elapsed, an on-gate command is given simultaneously to the outer switch Q4 and the clamp switch Q5. When the output current is a negative value, commutation from the diode D6 to the switch Q4 is performed, and at this time, the output voltage changes from a zero value to a negative value.
As described above, by controlling the gate with the pattern shown in FIG. 5, all the commutation loops during unipolar modulation become short loops, and the surge voltage when the controllable device is turned off becomes small.
次いで、図6を用いて請求項3,4に相当する本発明の第3実施形態を説明する。
この実施形態は、ユニポーラ変調が選択されているときに、インバータの出力電圧が正値とゼロ値とを繰り返す場合の例である。図6において、期間(3)の途中から期間(5)までは、それぞれ図4の期間(3)〜(5)と同一であるため説明を省略し、以下では、図6の期間(5)の終了時点以降について説明する。
Next, a third embodiment of the present invention corresponding to
This embodiment is an example when the output voltage of the inverter repeats a positive value and a zero value when unipolar modulation is selected. 6, since the period from the middle of the period (3) to the period (5) is the same as the periods (3) to (5) in FIG. 4, the description thereof will be omitted. Hereinafter, the period (5) in FIG. A description will be given after the end point of.
図6において、期間(5)の間に“Mode”はローレベルからハイレベルに切り替わり、ダイポーラ変調からユニポーラ変調への切換指令が出ている。この変調モード指令に対応して、以下のような制御を行う。
すなわち、出力電圧指令Voが“1”から“0”に変化する時点で、外側スイッチQ1及びクランプスイッチQ6に同時にオフゲート指令が与えられる。出力電流が正値の場合はスイッチQ1からダイオードD5への転流が生じ、出力電圧は正値からゼロ値に変化する。この場合の転流ループはショートループである。
In FIG. 6, during the period (5), “Mode” is switched from the low level to the high level, and a switching command from the dipolar modulation to the unipolar modulation is issued. The following control is performed in response to this modulation mode command.
That is, when the output voltage command V o changes from “1” to “0”, an off-gate command is simultaneously applied to the outer switch Q1 and the clamp switch Q6. When the output current is a positive value, commutation from the switch Q1 to the diode D5 occurs, and the output voltage changes from a positive value to a zero value. The commutation loop in this case is a short loop.
期間(6)では、所定のディレータイムTd経過後に、クランプスイッチQ5にオンゲート指令が与えられる。出力電流が負値の場合は、ダイオードD1からスイッチQ5への転流が行われ、この時点で出力電圧は正値からゼロ値に変化する。出力電圧指令Voが“0”から“1”に変化する時点でスイッチQ5にオフゲート指令が与えられる。出力電流が負値の場合は、スイッチQ5からダイオードD1への転流が生じ、出力電圧はゼロ値から正値に変化する。この場合の転流ループはショートループである。 In the period (6), an on-gate command is given to the clamp switch Q5 after a predetermined delay time Td has elapsed. When the output current is a negative value, commutation from the diode D1 to the switch Q5 is performed, and at this time, the output voltage changes from a positive value to a zero value. Output voltage command V o off-gate command is given to the switch Q5 when the change from "0" to "1". When the output current is a negative value, commutation from the switch Q5 to the diode D1 occurs, and the output voltage changes from a zero value to a positive value. The commutation loop in this case is a short loop.
期間(7)では、所定のディレータイムTd経過後に、外側スイッチQ1及びクランプスイッチQ6に同時にオンゲート指令が与えられる。出力電流が正値の場合は、ダイオードD5からスイッチQ1への転流が行われ、この時点で出力電圧はゼロ値から正値に変化する。
上記のように、図6に示したパターンでゲートを制御することにより、ユニポーラ変調時の転流ループは図5の場合と同様に全てショートループになり、可制御デバイスのターンオフ時のサージ電圧は小さくなる。
In the period (7), after a predetermined delay time Td has elapsed, an on-gate command is given simultaneously to the outer switch Q1 and the clamp switch Q6. When the output current is a positive value, commutation from the diode D5 to the switch Q1 is performed, and at this time, the output voltage changes from a zero value to a positive value.
As described above, by controlling the gate with the pattern shown in FIG. 6, the commutation loop at the time of unipolar modulation becomes a short loop as in the case of FIG. 5, and the surge voltage at the turn-off time of the controllable device is Get smaller.
以上の各実施形態は、可制御デバイスQ1〜Q6及びダイオードD1〜D6がそれぞれ単一のデバイスによって構成される例であるが、これらのデバイスをそれぞれ複数のデバイスの直列接続回路により構成する場合にも同様の作用効果を得ることができる。
すなわち、請求項5に相当する図10の第4実施形態のように、可制御デバイスQ1〜Q6をそれぞれ2個のIGBT(便宜上、これらのIGBTを単位可制御デバイスという)の直列回路により構成し、ダイオードD1〜D6をそれぞれ2個のダイオードの直列回路により構成しても良い。
なお、請求項6に記載した如く、上述した各実施形態の3レベルコンバータを単位コンバータとして直流電源の正極Pと負極Nとの間に複数、並列接続し、かつ、各単位コンバータの中性点Mを共通接続すると共に、各単位コンバータの交流入出力端子ACを交流負荷Loadに接続することにより、図8の単相3レベルコンバータや図9の3相3レベルコンバータを構成することもできる。
Each of the above embodiments is an example in which the controllable devices Q1 to Q6 and the diodes D1 to D6 are each configured by a single device, but when these devices are each configured by a series connection circuit of a plurality of devices. The same effect can be obtained.
That is, as in the fourth embodiment of FIG. 10 corresponding to claim 5, each of the controllable devices Q1 to Q6 is constituted by a series circuit of two IGBTs (for convenience, these IGBTs are referred to as unit controllable devices). The diodes D1 to D6 may each be constituted by a series circuit of two diodes.
In addition, as described in
また、可制御デバイスとしては、IGBT以外にパワトランジスタやMOSFET等の可制御デバイスを用いても良い。 As the controllable device, a controllable device such as a power transistor or MOSFET may be used in addition to the IGBT.
Q1〜Q6:可制御デバイス(IGBT)
D1〜D6:ダイオード
C1,C2:コンデンサ
P:正極
N:負極
M:中性点
AC:交流入出力端子
INV:単位インバータ
Load:交流負荷
Q1-Q6: Controllable device (IGBT)
D1 to D6: Diodes C1, C2: Capacitors P: Positive electrode N: Negative electrode M: Neutral point AC: AC input / output terminal INV: Unit inverter
Load: AC load
Claims (6)
第1及び第2の可制御デバイスをほぼ同時にオフし、かつ、このオフ時点で少なくとも第6の可制御デバイスにオン指令が与えられていると共に、
第3及び第4の可制御デバイスをほぼ同時にオフし、かつ、このオフ時点で少なくとも第5の可制御デバイスにオン指令が与えられているような制御パターンを有することを特徴とする3レベルコンバータ。 A neutral point having a substantially intermediate potential between a positive electrode and a negative electrode of a DC power source, and a capacitor is connected between the positive electrode and the neutral point, and between the neutral point and the negative electrode, The first to fourth controllable devices are sequentially connected in series between the positive electrode and the negative electrode, and the connection point between the second controllable device and the third controllable device is the AC input / output terminal, A fifth controllable device is connected between a connection point between the first controllable device and the second controllable device and the neutral point, and the third controllable device and the fourth controllable device In a three-level converter in which a sixth controllable device is connected between the connection point of the first and the neutral point, and a diode is connected in antiparallel to each of the first to sixth controllable devices,
The first and second controllable devices are turned off almost simultaneously, and at least the sixth controllable device is given an ON command at the time of turning off,
A three-level converter characterized by having a control pattern in which the third and fourth controllable devices are turned off almost simultaneously and an on command is given to at least the fifth controllable device at the time of turning off. .
3レベルコンバータの交流電圧の正負値及びゼロ値を決定する第1または第2の変調モード指令に基づいて3レベルコンバータの転流動作が決定され、
3レベルコンバータの交流電圧を負値からゼロ値に変化させる時に、第1の変調モード指令が与えられている場合には、第3及び第4の可制御デバイスをほぼ同時にオフし、かつ、このオフ時点で少なくとも第5の可制御デバイスにオン指令が与えられており、
3レベルコンバータに第2の変調モード指令が与えられている場合には、第4及び第5の可制御デバイスをほぼ同時にオフし、かつ、このオフ時点で少なくとも第3の可制御デバイスにオン指令が与えられているような制御パターンを有することを特徴とする3レベルコンバータ。 A neutral point having a substantially intermediate potential between a positive electrode and a negative electrode of a DC power source, and a capacitor is connected between the positive electrode and the neutral point, and between the neutral point and the negative electrode, The first to fourth controllable devices are sequentially connected in series between the positive electrode and the negative electrode, and the connection point between the second controllable device and the third controllable device is the AC input / output terminal, A fifth controllable device is connected between a connection point between the first controllable device and the second controllable device and the neutral point, and the third controllable device and the fourth controllable device In a three-level converter in which a sixth controllable device is connected between the connection point of the first and the neutral point, and a diode is connected in antiparallel to each of the first to sixth controllable devices,
The commutation operation of the three-level converter is determined based on the first or second modulation mode command that determines the positive / negative value and zero value of the AC voltage of the three-level converter,
When changing the AC voltage of the three-level converter from a negative value to a zero value, if the first modulation mode command is given, the third and fourth controllable devices are turned off almost simultaneously, and this An ON command is given to at least the fifth controllable device at the time of OFF,
When the second modulation mode command is given to the three-level converter, the fourth and fifth controllable devices are turned off almost simultaneously, and at least the third controllable device is turned on at this time. 3 level converter characterized by having a control pattern as given by
3レベルコンバータの交流電圧の正負値及びゼロ値を決定する第1または第2の変調モード指令に基づいて3レベルコンバータの転流動作が決定され、
3レベルコンバータの交流電圧を正値からゼロ値に変化させる時に、第1の変調モード指令が与えられている場合には、第1及び第2の可制御デバイスをほぼ同時にオフし、かつ、このオフ時点で少なくとも第6の可制御デバイスにオン指令が与えられており、
3レベルコンバータに第2の変調モード指令が与えられている場合には、第1及び第6の可制御デバイスをほぼ同時にオフし、かつ、このオフ時点で少なくとも第2の可制御デバイスにオン指令が与えられているような制御パターンを有することを特徴とする3レベルコンバータ。 A neutral point having a substantially intermediate potential between a positive electrode and a negative electrode of a DC power source, and a capacitor is connected between the positive electrode and the neutral point, and between the neutral point and the negative electrode, The first to fourth controllable devices are sequentially connected in series between the positive electrode and the negative electrode, and the connection point between the second controllable device and the third controllable device is the AC input / output terminal, A fifth controllable device is connected between a connection point between the first controllable device and the second controllable device and the neutral point, and the third controllable device and the fourth controllable device In a three-level converter in which a sixth controllable device is connected between the connection point of the first and the neutral point, and a diode is connected in antiparallel to each of the first to sixth controllable devices,
The commutation operation of the three-level converter is determined based on the first or second modulation mode command that determines the positive / negative value and zero value of the AC voltage of the three-level converter,
When changing the AC voltage of the three-level converter from a positive value to a zero value, when the first modulation mode command is given, the first and second controllable devices are turned off almost simultaneously, and this An ON command is given to at least the sixth controllable device at the OFF time,
When the second modulation mode command is given to the three-level converter, the first and sixth controllable devices are turned off almost simultaneously, and at least the second controllable device is turned on at this time. 3 level converter characterized by having a control pattern as given by
第1の変調モード指令がダイポーラ変調モード指令であり、第2の変調モード指令がユニポーラ変調モード指令であることを特徴とする3レベルコンバータ。 The three-level converter according to claim 2 or 3,
The three-level converter characterized in that the first modulation mode command is a dipolar modulation mode command and the second modulation mode command is a unipolar modulation mode command.
前記可制御デバイスを、複数の単位可制御デバイスの直列接続回路により構成したことを特徴とする3レベルコンバータ。 In the 3 level converter as described in any one of Claims 1-4,
A three-level converter, wherein the controllable device is configured by a series connection circuit of a plurality of unit controllable devices.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004215157A JP4491718B2 (en) | 2004-07-23 | 2004-07-23 | 3-level converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004215157A JP4491718B2 (en) | 2004-07-23 | 2004-07-23 | 3-level converter |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006042427A true JP2006042427A (en) | 2006-02-09 |
JP4491718B2 JP4491718B2 (en) | 2010-06-30 |
Family
ID=35906802
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004215157A Expired - Lifetime JP4491718B2 (en) | 2004-07-23 | 2004-07-23 | 3-level converter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4491718B2 (en) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100444509C (en) * | 2006-08-09 | 2008-12-17 | 北京思源清能电气电子有限公司 | Controlling method of eliminating device overvoltage when three-level current transformer locking |
JP2010130789A (en) * | 2008-11-27 | 2010-06-10 | Toshiba Corp | Three-level inverter device for power supply |
CN102427307A (en) * | 2011-10-24 | 2012-04-25 | 阳光电源股份有限公司 | Three-phase four-wire three-level inverter |
CN102437761A (en) * | 2011-10-24 | 2012-05-02 | 阳光电源股份有限公司 | Single-phase full bridge three-level inverter and three-phase three-level inverter |
CN102780412A (en) * | 2012-06-29 | 2012-11-14 | 阳光电源(上海)有限公司 | Single-phase half-bridge three-level circuit and inverter |
US12027913B2 (en) | 2020-07-03 | 2024-07-02 | Ls Electric Co., Ltd. | Power conversion device |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2884651B1 (en) | 2012-08-10 | 2021-07-21 | Mitsubishi Electric Corporation | Three-level power conversion device |
-
2004
- 2004-07-23 JP JP2004215157A patent/JP4491718B2/en not_active Expired - Lifetime
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100444509C (en) * | 2006-08-09 | 2008-12-17 | 北京思源清能电气电子有限公司 | Controlling method of eliminating device overvoltage when three-level current transformer locking |
JP2010130789A (en) * | 2008-11-27 | 2010-06-10 | Toshiba Corp | Three-level inverter device for power supply |
CN102427307A (en) * | 2011-10-24 | 2012-04-25 | 阳光电源股份有限公司 | Three-phase four-wire three-level inverter |
CN102437761A (en) * | 2011-10-24 | 2012-05-02 | 阳光电源股份有限公司 | Single-phase full bridge three-level inverter and three-phase three-level inverter |
CN102780412A (en) * | 2012-06-29 | 2012-11-14 | 阳光电源(上海)有限公司 | Single-phase half-bridge three-level circuit and inverter |
US12027913B2 (en) | 2020-07-03 | 2024-07-02 | Ls Electric Co., Ltd. | Power conversion device |
Also Published As
Publication number | Publication date |
---|---|
JP4491718B2 (en) | 2010-06-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4599959B2 (en) | Multi-level converter and control method thereof | |
JP4759673B2 (en) | Multi-level converter and control method thereof | |
US8848405B2 (en) | Highly efficient half-bridge DC-AC converter | |
JP5974516B2 (en) | 5-level power converter | |
US20120201066A1 (en) | Dual switching frequency hybrid power converter | |
US11139733B2 (en) | Modular multilevel converter sub-module having DC fault current blocking function and method of controlling the same | |
US20120187879A1 (en) | Zero-voltage-transition soft switching converter | |
WO2018135159A1 (en) | Three-level inverter | |
US11901805B2 (en) | Method for switching off power semiconductor switches in a bridge circuit, bridge circuit, and inverter comprising a bridge circuit | |
US11855553B1 (en) | Multi-level inverter with mixed device types | |
JP2007159364A (en) | Converter | |
WO2007069314A1 (en) | Power converting apparatus | |
JP4491718B2 (en) | 3-level converter | |
JP2009095083A (en) | Power converter | |
JP6790853B2 (en) | Power converter control method | |
JP2020014045A (en) | Bidirectional switch circuit | |
JP2006340410A (en) | Ac direct converter unit | |
JP2006230035A (en) | Power converter and its driving method | |
JP4304862B2 (en) | Power converter | |
EP4104284B1 (en) | Power converter | |
JPH07111784A (en) | Power conversion system | |
JP4466830B2 (en) | AC / AC direct conversion device | |
JP2022521802A (en) | Method for current limiting when transient voltage fluctuation occurs in AC output of multi-level inverter and multi-level inverter | |
JP2017169250A (en) | Multilevel power conversion device | |
JP2005143212A (en) | Three-phase step-down type rectifier |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070416 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100308 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100311 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100324 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4491718 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 3 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140416 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |