JP2006041936A - Distributed amplifier - Google Patents
Distributed amplifier Download PDFInfo
- Publication number
- JP2006041936A JP2006041936A JP2004219003A JP2004219003A JP2006041936A JP 2006041936 A JP2006041936 A JP 2006041936A JP 2004219003 A JP2004219003 A JP 2004219003A JP 2004219003 A JP2004219003 A JP 2004219003A JP 2006041936 A JP2006041936 A JP 2006041936A
- Authority
- JP
- Japan
- Prior art keywords
- transmission line
- distributed amplifier
- resistor
- circuit
- series
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Microwave Amplifiers (AREA)
- Amplifiers (AREA)
Abstract
Description
本発明は、分布型増幅器に関し、より詳細には、カスコード型トランジスタを用いた分布型増幅器に関する。 The present invention relates to a distributed amplifier, and more particularly to a distributed amplifier using cascode transistors.
近年、大容量光通信やＵＷＢ（Ultra Wide band：超広帯域）等の無線通信に向けた電子デバイスの開発が行われている。これらの通信システムには、高周波数帯域を有する広帯域増幅器が求められている。分布型増幅器は、伝送線路の遮断周波数で帯域が決まるため、広帯域な増幅器として注目されている。 In recent years, electronic devices for wireless communication such as large-capacity optical communication and UWB (Ultra Wide band) have been developed. For these communication systems, a broadband amplifier having a high frequency band is required. Distributed amplifiers are attracting attention as broadband amplifiers because the band is determined by the cutoff frequency of the transmission line.
特に、カスコード接続したソース接地トランジスタとゲート接地トランジスタとで構成したカスコード型トランジスタを用いた分布型増幅器（例えば、特許文献１、２参照。）は、広帯域化が可能であることから注目されている。これまで、９０ＧＨｚの帯域を持つ分布型増幅器が報告されている（例えば、非特許文献１参照。）。当該分布型増幅器では、配線構造はコプレーナ線路を用い、回路構成はソース接地トランジスタとゲート接地トランジスタとで構成したカスコード型トランジスタを用い、ゲート接地トランジスタのゲート端子と高周波接地用キャパシタが伝送線路を介して接続されている。
In particular, a distributed amplifier using a cascode transistor composed of a cascode-connected grounded-source transistor and a gate-grounded transistor (see, for example,
しかし、カスコード型トランジスタを用いた従来の分布型増幅器は、ゲート接地トランジスタのゲート端子と高周波接地用キャパシタを接続する伝送線路長に対する回路特性の変化量が大きく、これが回路設計を難しくしていた。 However, the conventional distributed amplifier using a cascode transistor has a large amount of change in circuit characteristics with respect to the length of the transmission line connecting the gate terminal of the common-gate transistor and the high-frequency grounding capacitor, which makes circuit design difficult.
この問題を解決するために、図７に回路構成を示す分布型増幅器が報告されている（非特許文献２参照。）。
図７は、非特許文献２に開示されている従来の分布型増幅器の構成例を示す回路図である。なお、図７において、矩形ブロックは伝送線路（より詳しくは、伝送線路のインダクタンス成分）を示し、記号▽は接地（グランドレベル）を示している。
In order to solve this problem, a distributed amplifier having a circuit configuration shown in FIG. 7 has been reported (see Non-Patent Document 2).
FIG. 7 is a circuit diagram showing a configuration example of a conventional distributed amplifier disclosed in Non-Patent
図７に示す分布型増幅器は、基本回路セル（単位回路）１０１−ｉ（ｉは添え字であり、ｉ＝１〜Ｎ（Ｎは任意）の自然数。）を複数段並列接続して構成される。各基本回路セル１０１−ｉは、カスコード接続されたトランジスタ１１１、１１２で構成したカスコード型トランジスタをそれぞれ有する。
The distributed amplifier shown in FIG. 7 is configured by connecting a plurality of stages of basic circuit cells (unit circuits) 101-i (i is a subscript and i = 1 to N (N is an arbitrary number)). The Each basic circuit cell 101-i has a cascode transistor composed of cascode-connected
各基本回路セル１０１−ｉにおいて、トランジスタ１１１のゲートは、直列接続された伝送線路Ｌｇと直列抵抗Ｒｇを介して、高周波接地用キャパシタＣｇの一端に接続されている。なお、高周波接地用キャパシタＣｇの他端は接地されている（グランドレベルに対して接続されている）。この直列抵抗Ｒｇは、増幅器の発振を抑止するように機能する。トランジスタ１１１のドレインは、出力側の伝送線路１１５、１１６、１１７に接続され、ソースはトランジスタ１１２のドレインに接続されている。トランジスタ１１２のゲートは、入力側の伝送線路１１３、１１４に接続され、ソースは接地されている。また、直列抵抗Ｒｇと高周波接地用キャパシタＣｇとの相互接続点が、バイアス供給用抵抗１０９を介してバイアス端子１０８に接続されている。
In each basic circuit cell 101-i, the gate of the
入力端子１０２から入力した信号は、入力側の伝送線路（１１３、１１４等）を伝搬して、各基本回路セル１０１−ｉにより増幅される。各基本回路セル１０１−ｉで増幅された信号は、出力端子１０４の方向に出力側の伝送線路（１１５〜１１７等）を伝搬しながら信号の位相が合わされ合成される。そして、合成された信号が出力端子１０４から出力される。
A signal input from the
なお、図７において、１０３、１０５は、伝送線路の終端抵抗、１０６はバイアス端子、１０７は交流接地キャパシタである。したがって、入力側の伝送線路を終端抵抗１０３の方向に伝搬した信号は終端抵抗１０３において吸収され、出力側の伝送線路を終端抵抗１０５の方向に伝搬した信号は終端抵抗１０５において吸収される。
In FIG. 7,
図７に示した分布型増幅器は、図示したようにゲート接地トランジスタ１１１のゲート端子と高周波接地用キャパシタＣｇを接続する伝送線路Ｌｇに対して直列抵抗Ｒｇを挿入することで、伝送線路Ｌｇの伝送線路長に対する回路性能の感度の低減を図っている。
The distributed amplifier shown in FIG. 7 inserts a series resistor Rg into the transmission line Lg that connects the gate terminal of the
しかしながら、図７に示した分布型増幅器において、直列抵抗Ｒｇの抵抗値を大きくすると、分布型増幅器の帯域低下が発生して回路特性を低下させてしまう。また、帯域が高周波になるにつれ、直列抵抗Ｒｇの抵抗値及び伝送線路Ｌｇの伝送線路長に対する回路性能の感度が高くなる。したがって、広帯域な分布型増幅器を実現するためには、直列抵抗Ｒｇの抵抗値をできるだけ小さくしつつ、回路の設計精度を確保することが要求される。 However, in the distributed amplifier shown in FIG. 7, when the resistance value of the series resistor Rg is increased, the band of the distributed amplifier is reduced, and the circuit characteristics are deteriorated. Further, as the band becomes high frequency, the sensitivity of the circuit performance to the resistance value of the series resistor Rg and the transmission line length of the transmission line Lg increases. Therefore, in order to realize a broadband distributed amplifier, it is required to ensure the circuit design accuracy while making the resistance value of the series resistor Rg as small as possible.
分布型増幅器における帯域を向上させるために直列抵抗Ｒｇの抵抗値を小さくする場合、伝送線路Ｌｇの伝送線路長に対する回路性能の感度が増大する。また、小さな抵抗値を有する抵抗を精度良く作製することも困難である。 When the resistance value of the series resistor Rg is reduced in order to improve the band in the distributed amplifier, the sensitivity of the circuit performance to the transmission line length of the transmission line Lg increases. It is also difficult to accurately produce a resistor having a small resistance value.
ここで、通常、上述したような従来の分布型増幅器はＭＭＩＣ（Microwave Monolithic Integrated Circuit：モノリシックマイクロ波集積回路）として構成され、一般にＭＭＩＣにおける抵抗はシート抵抗として５０Ω／□〜２００Ω／□のものが用いられる。仮に、シート抵抗が５０Ω／□のものを用いて５Ωの抵抗を作製する場合、横幅を１０μｍとしたとき、長さは１μｍとなる。実際の製造工程において長さ１μｍのコントロールは容易ではなく、抵抗値の製造ばらつきが大きくなり、回路の歩留まり低下を招いてしまう。抵抗の横幅を大きくすることで長さを長くすることもできるが、作製される抵抗の面積が大きくなり、回路面積が増大してしまう。 Here, the conventional distributed amplifier as described above is usually configured as an MMIC (Microwave Monolithic Integrated Circuit), and generally the resistance in the MMIC is a sheet resistance of 50Ω / □ to 200Ω / □. Used. If a 5Ω resistor is produced using a sheet resistance of 50Ω / □, the length is 1 μm when the lateral width is 10 μm. In the actual manufacturing process, it is not easy to control the length of 1 μm, and the manufacturing variation of the resistance value becomes large, resulting in a reduction in circuit yield. Although the length can be increased by increasing the lateral width of the resistor, the area of the manufactured resistor increases and the circuit area increases.
本発明の目的は、設計性及び製造性に優れた高周波数帯域を有する分布型増幅器を提供することである。 An object of the present invention is to provide a distributed amplifier having a high frequency band excellent in design and manufacturability.
本発明の分布型増幅器は、カスコード型トランジスタを用いて構成され、ゲート接地トランジスタのゲート端子が、第１の伝送線路と第１の抵抗とを有する第１の直列回路を介して第１の接地容量に接続されている。さらに、当該ゲート端子が、上記第１の直列回路とは異なる第２の伝送線路と第２の抵抗とを有する第２の直列回路を介して、上記第１の接地容量とは異なる第２の接地容量に接続されている。 The distributed amplifier according to the present invention is configured using a cascode transistor, and the gate terminal of the grounded-gate transistor is connected to the first ground via a first series circuit having a first transmission line and a first resistor. Connected to capacity. Furthermore, the second terminal different from the first grounded capacitance is connected to the gate terminal via a second series circuit having a second transmission line different from the first series circuit and a second resistor. Connected to ground capacitance.
本発明によれば、ゲート接地トランジスタのゲート端子を、互いに異なる直列接続された伝送線路と抵抗を介して高周波接地用の２つの接地容量に接続することで、従来の分布型増幅器と同じ性能を実現しようとする際には、ゲート接地トランジスタのゲート端子と接地容量とを接続する伝送線路の伝送線路長及び抵抗の抵抗値をそれぞれ、従来技術を用いた場合の２倍の値にすることができる。 According to the present invention, the gate terminal of a grounded-gate transistor is connected to two grounded capacitors for high-frequency grounding via different series-connected transmission lines and resistors, thereby achieving the same performance as a conventional distributed amplifier. When trying to realize, the transmission line length of the transmission line connecting the gate terminal of the gate-grounded transistor and the grounded capacitor and the resistance value of the resistance should be doubled as compared with the case of using the conventional technology. it can.
本発明によれば、ゲート接地トランジスタのゲート端子と接地容量とを接続する伝送線路の伝送線路長及び抵抗の抵抗値に対する回路性能の感度を従来と比較して低下させ、伝送線路長及び抵抗値の変化に対する回路特性への影響を緩和し低減することができる。したがって、当該伝送線路及び抵抗における設計マージン及び製造マージンを拡大し、設計性及び製造性に優れた高周波数帯域を有する分布型増幅器を提供することができる。 According to the present invention, the sensitivity of the circuit performance with respect to the transmission line length and the resistance value of the transmission line connecting the gate terminal of the gate-grounded transistor and the grounded capacitance is reduced as compared with the conventional case, and the transmission line length and the resistance value It is possible to reduce and reduce the influence on the circuit characteristics with respect to the change of. Therefore, it is possible to provide a distributed amplifier having a high frequency band that is excellent in design and manufacturability by expanding the design margin and the manufacturing margin in the transmission line and the resistor.
以下、本発明の実施形態を図面に基づいて説明する。
図１は、本発明の実施形態による分布型増幅器の構成例を示す回路図である。
図１において、矩形ブロックは伝送線路（より詳しくは、伝送線路のインダクタンス成分）を示し、記号▽は接地（グランドレベル）を示している。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
FIG. 1 is a circuit diagram showing a configuration example of a distributed amplifier according to an embodiment of the present invention.
In FIG. 1, a rectangular block indicates a transmission line (more specifically, an inductance component of the transmission line), and a symbol ▽ indicates grounding (ground level).
図１に示す分布型増幅器は、カスコード型トランジスタを用い、例えば１００ＧＨｚ以上の高周波数帯域を有するように構成したものであり、基本回路セル（単位回路）１−ｉ（ｉは添え字であり、ｉ＝１〜Ｎ（Ｎは任意）の自然数。）を複数段並列接続して構成される。各基本回路セル１−ｉは、カスコード接続されたトランジスタ１１、１２で構成したカスコード型トランジスタをそれぞれ有している。
The distributed amplifier shown in FIG. 1 uses a cascode transistor and is configured to have a high frequency band of, for example, 100 GHz or more, and a basic circuit cell (unit circuit) 1-i (i is a subscript, i = 1 to N (N is an arbitrary natural number)) connected in parallel in a plurality of stages. Each basic circuit cell 1-i has a cascode transistor composed of cascode-connected
各基本回路セル１−ｉにおいて、ゲート接地トランジスタ１１のゲート端子は、直列接続された伝送線路ＬｇＡと抵抗ＲｇＡからなる直列回路を介して高周波接地用キャパシタ（接地容量）ＣｇＡに接続されているとともに、直列接続された伝送線路ＬｇＢと抵抗ＲｇＢからなる直列回路を介して高周波接地用キャパシタ（接地容量）ＣｇＢに接続されている。すなわち、ゲート接地トランジスタ１１のゲート端子は、伝送線路ＬｇＡと抵抗ＲｇＡ、伝送線路ＬｇＢと抵抗ＲｇＢからなるそれぞれの直列回路によって高周波接地用キャパシタＣｇＡ、ＣｇＢに接続され、当該高周波接地用キャパシタＣｇＡ、ＣｇＢを介して接地されている。
In each basic circuit cell 1-i, the gate terminal of the
具体的には、ゲート接地トランジスタ１１のゲート端子は、伝送線路ＬｇＡを介して抵抗ＲｇＡの一端に接続されるとともに、伝送線路ＬｇＢを介して抵抗ＲｇＢの一端に接続される。抵抗ＲｇＡの他端は高周波接地用キャパシタＣｇＡの一端に接続され、高周波接地用キャパシタＣｇＡの他端は接地される（グランドレベルに対して接続される）。同様に、抵抗ＲｇＢの他端は高周波接地用キャパシタＣｇＢの一端に接続され、高周波接地用キャパシタＣｇＢの他端は接地される。
Specifically, the gate terminal of the
ゲート接地トランジスタ１１のドレインは、出力側の伝送線路１７を介して出力側の伝送線路１５、１６に接続され、ソースはソース接地トランジスタ１２のドレインに接続される。ソース接地トランジスタ１２のゲートは入力側の伝送線路１３、１４に接続され、ソースは接地される。
The drain of the
ここで、図１に示すように基本回路セル１−ｉにおいて、高周波接地用キャパシタＣｇＡ、ＣｇＢは、ゲート接地トランジスタ１１（カスコード型トランジスタ１１、１２）の両側に配置されている。複数段接続した基本回路セルの任意の基本回路セル１−ｉ（但し、最前段及び最後段は除く。）において、ゲート接地トランジスタ１１に関して前段側に設けた高周波接地用キャパシタＣｇＡは、前段の基本回路セルにて後段側に設け高周波接地用キャパシタＣｇＢとして共用され、後段側に設けた高周波接地用キャパシタＣｇＢは、後段の基本回路セルにて前段側に設ける高周波接地用キャパシタＣｇＡとして共用される。
Here, as shown in FIG. 1, in the basic circuit cell 1-i, the high frequency grounding capacitors CgA and CgB are arranged on both sides of the gate grounded transistor 11 (
また、基本回路セル１−ｉにおいて、伝送線路ＬｇＡと抵抗ＲｇＡと高周波接地用キャパシタＣｇＡの組、伝送線路ＬｇＢと抵抗ＲｇＢと高周波接地用キャパシタＣｇＢの組は、ゲート接地トランジスタ１１（カスコード型トランジスタ１１、１２）に関して対称となるように配置されることが望ましい。 In the basic circuit cell 1-i, the transmission line LgA, the resistor RgA, and the high-frequency grounding capacitor CgA, and the transmission line LgB, the resistor RgB, and the high-frequency grounding capacitor CgB are connected to the common gate transistor 11 (cascode transistor 11). , 12) are preferably arranged so as to be symmetric.
入力端子２は入力側の伝送線路（１３、１４等）を介して入力線路終端抵抗３の一端に接続され、入力線路終端抵抗３の他端は接地される。また、出力端子４は出力側の伝送線路（１５、１６等）を介して出力線路終端抵抗５の一端に接続され、出力線路終端抵抗５の他端はバイアス端子６に接続される。バイアス端子６には交流接地用キャパシタ７が接続され、交流的に接地される。バイアス端子８は、初段の基本回路セル１−１における抵抗（ＲｇＡ相当）と高周波接地用キャパシタ（ＣｇＡ相当）との相互接続点に抵抗９を介して接続される。
The
図１に示した本実施形態による分布型増幅器において、入力端子２から入力される信号は、入力側の伝送線路（１３、１４等）を伝搬して、各基本回路セル１−ｉにて増幅される。各基本回路セル１−ｉで増幅された信号は、出力端子４の方向に出力側の伝送線路（１５〜１７等）を伝搬しながら信号の位相が合わされ合成される。そして、合成された信号が出力端子４から出力される。なお、入力側の伝送線路を入力線路終端抵抗３の方向に伝搬した信号は入力線路終端抵抗３において吸収され、出力側の伝送線路を出力線路終端抵抗５の方向に伝搬した信号は出力線路終端抵抗５において吸収される。
In the distributed amplifier according to the present embodiment shown in FIG. 1, a signal input from the
ここで、各伝送線路ＬｇＡ、ＬｇＢは、図７に示した伝送線路Ｌｇと同様の機能を有し、各抵抗ＲｇＡ、ＲｇＢ及び各高周波接地用キャパシタＣｇＡ、ＣｇＢは、図７に示した直列抵抗Ｒｇ及び高周波接地用キャパシタＣｇと同様の機能を有する。 Here, each transmission line LgA, LgB has the same function as the transmission line Lg shown in FIG. 7, and each resistor RgA, RgB and each high frequency grounding capacitor CgA, CgB are the series resistance shown in FIG. It has the same function as Rg and the high frequency grounding capacitor Cg.
また、図７に示した分布型増幅器において伝送線路Ｌｇの伝送線路長をＬｇ０、直列抵抗Ｒｇの抵抗値をＲｇ０、及び高周波接地用キャパシタＣｇの容量値をＣｇ０としたときに得られる回路性能（回路特性）と同じ回路性能は、各伝送線路ＬｇＡ、ＬｇＢの伝送線路長を２Ｌｇ０、各抵抗ＲｇＡ、ＲｇＢの抵抗値を２Ｒｇ０、及び各高周波接地用キャパシタＣｇＡ、ＣｇＢの容量値をＣｇ０とすることで実現できる（但し、最前段の基本回路セルにて高周波接地用キャパシタＣｇＡに相当するキャパシタ、及び最後段の基本回路セルにて高周波接地用キャパシタＣｇＢに相当するキャパシタの容量値についてはＣｇ０／２）。 Further, in the distributed amplifier shown in FIG. 7, the circuit performance obtained when the transmission line length of the transmission line Lg is Lg0, the resistance value of the series resistance Rg is Rg0, and the capacitance value of the high frequency grounding capacitor Cg is Cg0 ( The same circuit performance as the circuit characteristics) is that the transmission line lengths of the transmission lines LgA and LgB are 2Lg0, the resistance values of the resistors RgA and RgB are 2Rg0, and the capacitance values of the high-frequency grounding capacitors CgA and CgB are Cg0. (However, the capacitance value of the capacitor corresponding to the high-frequency grounding capacitor CgA in the front-stage basic circuit cell and the capacitance value of the capacitor corresponding to the high-frequency grounding capacitor CgB in the last-stage basic circuit cell is Cg0 / 2. ).
すなわち、本実施形態による分布型増幅器は、従来の分布型増幅器と比較して、ゲート接地トランジスタ１１のゲート端子と高周波接地用キャパシタＣｇＡ、ＣｇＢとを接続する伝送線路ＬｇＡ、ＬｇＢの伝送線路長及び抵抗ＲｇＡ、ＲｇＢの抵抗値をそれぞれ２倍にして、従来と同じ回路性能を実現することができる。言い換えれば、伝送線路ＬｇＡ、ＬｇＢの伝送線路長及び抵抗ＲｇＡ、ＲｇＢの抵抗値を２倍に大きくすることができる。
That is, in the distributed amplifier according to the present embodiment, the transmission line lengths of the transmission lines LgA and LgB connecting the gate terminal of the
これにより、後述する図２、図３に示すように伝送線路ＬｇＡ、ＬｇＢの伝送線路長及び抵抗ＲｇＡ、ＲｇＢの抵抗値に対する分布型増幅器の回路性能の感度を従来と比較して１／２に低下させ、回路特性への影響を緩和して低減することができる。したがって、伝送線路ＬｇＡ、ＬｇＢ及び抵抗ＲｇＡ、ＲｇＢにおける設計マージン及び製造マージンを拡大することができ、高周波数帯域を有する分布型増幅器の設計性及び製造性を向上させることができる。 As a result, the sensitivity of the circuit performance of the distributed amplifier with respect to the transmission line lengths of the transmission lines LgA and LgB and the resistance values of the resistors RgA and RgB is halved compared to the conventional case as shown in FIGS. It can be reduced by reducing the influence on circuit characteristics. Therefore, the design margin and the manufacturing margin in the transmission lines LgA and LgB and the resistors RgA and RgB can be expanded, and the designability and manufacturability of the distributed amplifier having a high frequency band can be improved.
例えば、ゲート接地トランジスタ１１のゲート端子と高周波接地用キャパシタＣｇＡ、ＣｇＢとの接続に係る伝送線路ＬｇＡ、ＬｇＢの長さを、従来のものに対して２倍の長さにできるので、伝送線路長の変化に対する回路特性への影響を低減し、伝送線路ＬｇＡ、ＬｇＢに係る設計マージンを拡大し確保することができる。また、例えば、ゲート接地トランジスタ１１のゲート端子と高周波接地用キャパシタＣｇＡ、ＣｇＢとの接続に係る抵抗ＲｇＡ、ＲｇＢの抵抗値の大きさを、従来のものに対して２倍の抵抗値にできるので、当該抵抗ＲｇＡ、ＲｇＢを精度良く作製することが容易にできるようになり、回路の製造歩留まりを向上させ確保することができる。その結果、高精度な分布型増幅器の設計技術の提供を実現し、高周波数帯域を有する分布型増幅器の開発期間を短縮することができる。
For example, the length of the transmission lines LgA and LgB related to the connection between the gate terminal of the
図２（Ａ）、（Ｂ）は、本実施形態による分布型増幅器の回路特性の抵抗値依存性を説明するための図である。図２（Ａ）は、本実施形態による分布型増幅器の回路特性を示しており、図２（Ｂ）は、比較参照のために図７に示した分布型増幅器の回路特性を示している。図２（Ａ）、（Ｂ）において、横軸は周波数であり、縦軸は利得特性（Ｓ２１）及び安定係数（Ｋ ｆａｃｔｏｒ）である。なお、伝送線路Ｌｇ（ＬｇＡ、ＬｇＢを含む。）の伝送線路長については固定している。 2A and 2B are diagrams for explaining resistance value dependency of circuit characteristics of the distributed amplifier according to the present embodiment. FIG. 2A shows circuit characteristics of the distributed amplifier according to the present embodiment, and FIG. 2B shows circuit characteristics of the distributed amplifier shown in FIG. 7 for comparison and reference. 2A and 2B, the horizontal axis represents the frequency, and the vertical axis represents the gain characteristic (S21) and the stability coefficient (K factor). The transmission line length of the transmission line Lg (including LgA and LgB) is fixed.
図２（Ａ）において、Ｓａ１、Ｋａ１は、ゲート接地トランジスタのゲート端子と高周波接地用キャパシタとを接続するための抵抗Ｒｇ（ＲｇＡ又はＲｇＢの何れかであるが、説明の便宜上、以下Ｒｇとも称する。）の抵抗値が２Ｒｇ０（Ω）であるときの利得特性、安定係数をそれぞれ示している。また、Ｓａ２とＳａ３、Ｋａ２とＫａ３は、それぞれ抵抗Ｒｇの抵抗値を２Ｒｇ０から５Ωだけ変化させた場合の利得特性と安定係数を示している。具体的には、Ｓａ２、Ｋａ２は、抵抗Ｒｇの抵抗値が（２Ｒｇ０−５）（Ω）であるときの利得特性、安定係数を示し、Ｓａ３、Ｋａ３は、抵抗Ｒｇの抵抗値が（２Ｒｇ０＋５）（Ω）であるときの利得特性、安定係数を示している。 In FIG. 2A, Sa1 and Ka1 are resistors Rg (RgA or RgB) for connecting the gate terminal of the common-gate transistor and the high-frequency grounding capacitor. .) Shows a gain characteristic and a stability coefficient when the resistance value is 2Rg0 (Ω). Sa2 and Sa3, and Ka2 and Ka3 indicate gain characteristics and stability coefficients when the resistance value of the resistor Rg is changed from 2Rg0 to 5Ω, respectively. Specifically, Sa2 and Ka2 indicate the gain characteristic and stability coefficient when the resistance value of the resistor Rg is (2Rg0-5) (Ω), and Sa3 and Ka3 indicate that the resistance value of the resistor Rg is (2Rg0 + 5). The gain characteristic and stability coefficient when (Ω) are shown.
また、図２（Ｂ）において、Ｓｂ１、Ｋｂ１は、抵抗Ｒｇの抵抗値がＲｇ０（Ω）であるときの利得特性、安定係数を示し、Ｓｂ２、Ｋｂ２は、抵抗Ｒｇの抵抗値が（Ｒｇ０−５）（Ω）であるときの利得特性、安定係数を示し、Ｓｂ３、Ｋｂ３は、抵抗Ｒｇの抵抗値が（Ｒｇ０＋５）（Ω）であるときの利得特性、安定係数を示している。 In FIG. 2B, Sb1 and Kb1 indicate gain characteristics and stability coefficients when the resistance value of the resistor Rg is Rg0 (Ω), and Sb2 and Kb2 indicate that the resistance value of the resistor Rg is (Rg0− 5) The gain characteristic and stability coefficient when (Ω) are shown, and Sb3 and Kb3 show the gain characteristic and stability coefficient when the resistance value of the resistor Rg is (Rg0 + 5) (Ω).
図２（Ｂ）に示すように図７に示した従来の分布型増幅器においては、抵抗Ｒｇの抵抗値が５Ω変化しただけで分布型増幅器の利得特性及び安定係数は大きく変化している。例えば、抵抗Ｒｇの抵抗値が５Ω減少すると、Ｓｂ２に示されるように周波数帯域は増大するが、Ｋｂ２に示されるように安定係数は周波数が高くなるにともない減少し、１以下となって増幅器が発振してしまう。一方、抵抗Ｒｇの抵抗値が５Ω増加すると、Ｓｂ３、Ｋｂ３に示されるように、増幅器は安定するものの周波数帯域が低下（図２（Ｂ）に示した例では２０％程度低下）してしまう。 As shown in FIG. 2B, in the conventional distributed amplifier shown in FIG. 7, the gain characteristic and stability coefficient of the distributed amplifier change greatly only by changing the resistance value of the resistor Rg by 5Ω. For example, when the resistance value of the resistor Rg decreases by 5Ω, the frequency band increases as indicated by Sb2, but the stability factor decreases as the frequency increases as indicated by Kb2, and becomes 1 or less. It will oscillate. On the other hand, when the resistance value of the resistor Rg is increased by 5Ω, the frequency band is reduced (in the example shown in FIG. 2B, it is reduced by about 20%) although the amplifier is stable as indicated by Sb3 and Kb3.
それに対して、図２（Ａ）に示すように本実施形態による分布型増幅器においては、抵抗Ｒｇの抵抗値が５Ω変化しても分布型増幅器の利得特性及び安定係数の変化は小さく、すなわち回路特性変動は小さく、抵抗Ｒｇの抵抗値に対する感度が低減されている。本実施形態による分布型増幅器は、抵抗Ｒｇの抵抗値変化に対して従来よりも安定した回路特性が得られる。 On the other hand, as shown in FIG. 2A, in the distributed amplifier according to the present embodiment, even if the resistance value of the resistor Rg changes by 5Ω, the gain characteristics and stability coefficient change of the distributed amplifier are small. The characteristic variation is small, and the sensitivity of the resistor Rg to the resistance value is reduced. The distributed amplifier according to the present embodiment can obtain more stable circuit characteristics than the prior art with respect to changes in the resistance value of the resistor Rg.
図３は、本実施形態による分布型増幅器の回路特性の伝送線路長依存性を説明するための図である。図３（Ａ）は、本実施形態による分布型増幅器の回路特性を示しており、図３（Ｂ）は、比較参照のために図７に示した分布型増幅器の回路特性を示している。図３（Ａ）、（Ｂ）において、横軸は周波数であり、縦軸は利得特性（Ｓ２１）及び安定係数（Ｋ ｆａｃｔｏｒ）である。なお、抵抗Ｒｇ（ＲｇＡ、ＲｇＢを含む。）の抵抗値については固定している。 FIG. 3 is a diagram for explaining the dependency of the circuit characteristics of the distributed amplifier according to the present embodiment on the transmission line length. FIG. 3A shows the circuit characteristics of the distributed amplifier according to the present embodiment, and FIG. 3B shows the circuit characteristics of the distributed amplifier shown in FIG. 7 for comparison and reference. 3A and 3B, the horizontal axis represents the frequency, and the vertical axis represents the gain characteristic (S21) and the stability coefficient (K factor). Note that the resistance value of the resistor Rg (including RgA and RgB) is fixed.
図３（Ａ）において、Ｓａ１、Ｋａ１は、ゲート接地トランジスタのゲート端子と高周波接地用キャパシタとを接続するための伝送線路Ｌｇ（ＬｇＡ又はＬｇＢの何れかであるが、説明の便宜上、以下Ｌｇとも称する。）の伝送線路長が２Ｌｇ０（μｍ）であるときの利得特性、安定係数をそれぞれ示している。また、Ｓａ２、Ｋａ２は、伝送線路Ｌｇの伝送線路長が（２Ｌｇ０−１０）（μｍ）であるときの利得特性、安定係数を示し、Ｓａ３、Ｋａ３は、伝送線路Ｌｇの伝送線路長が（２Ｌｇ０＋１０）（μｍ）であるときの利得特性、安定係数を示している。 In FIG. 3A, Sa1 and Ka1 are either transmission lines Lg (LgA or LgB) for connecting the gate terminal of the common-gate transistor and the high-frequency grounding capacitor. The gain characteristic and the stability coefficient when the transmission line length is 2Lg0 (μm) are shown. Sa2 and Ka2 indicate gain characteristics and stability coefficients when the transmission line length of the transmission line Lg is (2Lg0-10) (μm), and Sa3 and Ka3 indicate that the transmission line length of the transmission line Lg is (2Lg0 + 10). ) (Μm), the gain characteristic and the stability coefficient are shown.
また、図３（Ｂ）において、Ｓｂ１、Ｋｂ１は、伝送線路Ｌｇの伝送線路長がＬｇ０（μｍ）であるときの利得特性、安定係数を示し、Ｓｂ２、Ｋｂ２は、伝送線路Ｌｇの伝送線路長が（Ｌｇ０−１０）（μｍ）であるときの利得特性、安定係数を示し、Ｓｂ３、Ｋｂ３は、伝送線路Ｌｇの伝送線路長が（Ｌｇ０＋１０）（μｍ）であるときの利得特性、安定係数を示している。 3B, Sb1 and Kb1 indicate gain characteristics and stability coefficients when the transmission line length of the transmission line Lg is Lg0 (μm), and Sb2 and Kb2 indicate the transmission line length of the transmission line Lg. Indicates the gain characteristic and stability coefficient when L is (Lg0-10) (μm), and Sb3 and Kb3 indicate the gain characteristic and stability coefficient when the transmission line length of the transmission line Lg is (Lg0 + 10) (μm). Show.
図３（Ｂ）に示すように図７に示した従来の分布型増幅器においては、伝送線路Ｌｇの伝送線路長を１０μｍ変化させると分布型増幅器の利得特性及び安定係数は大きく変化し、特に伝送線路長を１０μｍ長くした場合には増幅器が不安定になってしまう。
一方、図３（Ａ）に示すように本実施形態による分布型増幅器においては、伝送線路Ｌｇの伝送線路長を１０μｍ変化させても回路特性の変化は小さく、伝送線路Ｌｇの伝送線路長変化に対して従来よりも安定している。したがって、伝送線路Ｌｇに係る設計マージンを拡大することができる。
As shown in FIG. 3B, in the conventional distributed amplifier shown in FIG. 7, when the transmission line length of the transmission line Lg is changed by 10 μm, the gain characteristics and stability coefficient of the distributed amplifier change greatly. When the line length is increased by 10 μm, the amplifier becomes unstable.
On the other hand, as shown in FIG. 3A, in the distributed amplifier according to the present embodiment, even if the transmission line length of the transmission line Lg is changed by 10 μm, the change in circuit characteristics is small and the transmission line length of the transmission line Lg is changed. On the other hand, it is more stable than before. Therefore, the design margin related to the transmission line Lg can be expanded.
上記図２、図３からも明らかなように、本実施形態による分布型増幅器は、従来と比較して設計マージン及び製造マージン等を大きくでき、容易かつ高精度な回路設計を実現し、開発期間の短縮に大きく寄与することが可能である。 As is clear from FIGS. 2 and 3, the distributed amplifier according to the present embodiment can increase the design margin and the manufacturing margin as compared with the conventional one, realize an easy and highly accurate circuit design, and the development period. It is possible to greatly contribute to shortening.
ここで、一般に従来の分布型増幅器においては、図５にレイアウト模式図を示すようにコプレーナ線路が用いられていた。
図５（Ａ）、（Ｂ）は、図７に示した従来の分布型増幅器のレイアウト模式図である。図５（Ａ）は上面図であり、図５（Ｂ）は図５（Ａ）におけるＩＩ−ＩＩ間の断面図である。なお、図５（Ａ）、（Ｂ）において、図７に示した構成要素と同一の構成要素には同一の符号を付し、重複する説明は省略する。
Here, generally, in a conventional distributed amplifier, a coplanar line is used as shown in a schematic layout diagram in FIG.
5A and 5B are schematic layout diagrams of the conventional distributed amplifier shown in FIG. 5A is a top view, and FIG. 5B is a cross-sectional view taken along the line II-II in FIG. 5A. 5A and 5B, the same components as those illustrated in FIG. 7 are denoted by the same reference numerals, and redundant description is omitted.
図５（Ａ）、（Ｂ）において、１０１は基本回路セルであり、１２１は接地導体（ＧＮＤパターン）である。また、１２２は、分布型増幅器が形成される半導体基板であり、１２３は伝送線路である。
5A and 5B, 101 is a basic circuit cell, and 121 is a ground conductor (GND pattern).
コプレーナ線路を用いた場合には、１つの配線層に伝送線路１２３と接地導体１２１とが形成されるために、伝送線路１２３に沿って接地導体１２１が配置される。したがって、例えば伝送線路Ｌｇ付近では接地導体１２１が島状となり、伝送線路Ｌｇと接地導体１２１との距離（図５に示す矢印ｄ１、ｄ２参照。）が場所によって異なる。このように実際に形成される場合には伝送線路Ｌｇと接地導体１２１との距離が場所によって異なるため、伝送線路Ｌｇ部分の配線特性を高精度にモデル化し、回路シミュレータに導入するなどして回路設計に反映することは困難である。特に１００ＧＨｚ以上の高周波では信号波長が短くなるために非常に困難であり、所望の回路特性を有する分布型増幅器を得ることが難しく、開発期間短縮の阻害要因の１つであった。
When the coplanar line is used, the
そこで、本実施形態による分布型増幅器においては、図４にレイアウト模式図を示すような配線構造を用いる。
図４（Ａ）、（Ｂ）は、本実施形態による分布型増幅器のレイアウト模式図である。図４（Ａ）は上面図であり、図４（Ｂ）は図４（Ａ）におけるＩ−Ｉ間の断面図である。なお、図４（Ａ）、（Ｂ）において、図１に示した構成要素と同一の構成要素には同一の符号を付し、重複する説明は省略する。
Therefore, in the distributed amplifier according to the present embodiment, a wiring structure as shown in a schematic layout diagram in FIG. 4 is used.
4A and 4B are schematic layout diagrams of the distributed amplifier according to the present embodiment. 4A is a top view, and FIG. 4B is a cross-sectional view taken along the line II in FIG. 4A. 4A and 4B, the same components as those shown in FIG. 1 are denoted by the same reference numerals, and redundant description is omitted.
図４（Ａ）、（Ｂ）において、１は基本回路セルであり、２１は接地導体（ＧＮＤパターン）であり、２２は分布型増幅器が形成される半導体基板である。２３は有機系層間絶縁膜であり、２４は伝送線路（配線）である。
4A and 4B, 1 is a basic circuit cell, 21 is a ground conductor (GND pattern), and 22 is a semiconductor substrate on which a distributed amplifier is formed.
図４（Ａ）、（Ｂ）に示すように、本実施形態による分布型増幅器は、分布型増幅器を構成する回路素子等が形成される半導体基板２２上に複数の配線層を設け、最上層を除く配線層には当該回路素子等を接続するための伝送線路（信号配線）２４を形成し、最上層の配線層には接地導体２１を形成する。複数の配線層は、有機系層間絶縁膜２３を用いて異なる層の配線が互いに絶縁されている。また、最上層の配線層において、外部端子（例えば、入力端子２、出力端子４、電源端子等）を設ける外部端子領域には接地導体２１を形成しない。言い換えれば、最上層の配線層は、外部端子領域を除き接地導体により被覆した構造となる。
As shown in FIGS. 4A and 4B, the distributed amplifier according to the present embodiment is provided with a plurality of wiring layers on a
なお、有機系層間絶縁膜２３は、高周波集積回路を実現するために低誘電率、低誘電体損失の材料により形成することが望ましく、例えばポリイミドやＢＣＢ（benzocyclobutene）を用いて形成することが望ましい。また、分布型増幅器が形成される半導体基板２２も高性能な高周波集積回路を実現するために、Ｓｉと比較して電子移動度の大きな能動素子を作製可能な化合物半導体を用いることが望ましく、例えばＧａＡｓ、ＩｎＰを用いることが望ましい。
The organic
このように複数の配線層を設け、最上層に被覆するように接地導体を形成することで、ゲート接地トランジスタ１１のゲート端子と高周波接地用キャパシタＣｇＡ、ＣｇＢを接続するための伝送線路２４（ＬｇＡ、ＬｇＢ）と、接地導体２１との距離を回路位置によらず一定に保つことができる。これにより、伝送線路２４（ＬｇＡ、ＬｇＢ）部分の配線特性を高精度にモデル化して容易に回路設計に反映させることができ、例えば１００ＧＨｚ以上の高周波であっても所望の回路特性を有する分布型増幅器を容易に作製することができる。したがって、高精度な回路設計を可能にし、さらに開発期間を短縮することができる。
Thus, by providing a plurality of wiring layers and forming a ground conductor so as to cover the uppermost layer, a transmission line 24 (LgA) for connecting the gate terminal of the gate-grounded
なお、上記図４（Ｂ）においては説明の便宜上、伝送線路２４を形成する配線層は１層のみ図示しているが、有機系層間絶縁膜を用いて互いに絶縁し任意の数の配線層を設けて良い。すなわち、本実施形態による分布型増幅器は、有機系層間絶縁膜を用いて互いに絶縁された複数の配線層に配線を積層した多層配線構造を有し、最上層の配線が外部端子領域を除き接地導体で被覆されているように構成すれば良い。
In FIG. 4B, for convenience of explanation, only one wiring layer forming the
次に、本実施形態による分布型増幅器を実装したパッケージについて説明する。
図６（Ａ）〜（Ｄ）は、本実施形態による分布型増幅器を半導体集積回路（例えばＭＭＩＣ）として形成し、それを実装したパッケージ構成例を示す断面模式図である。
Next, a package in which the distributed amplifier according to the present embodiment is mounted will be described.
FIGS. 6A to 6D are schematic cross-sectional views showing a package configuration example in which the distributed amplifier according to the present embodiment is formed as a semiconductor integrated circuit (for example, MMIC) and mounted thereon.
図６（Ａ）は、本実施形態による分布型増幅器を実装基板にフリップチップ実装した場合の断面図である。図６（Ａ）において、３１は半導体集積回路として分布型増幅器が形成されたチップ、３２は実装基板、３３はチップ３１と実装基板３２を接続するバンプである。バンプ３３は、スタッドバンプやメッキバンプを適用することができ、その長さは、例えば１０μｍ〜８０μｍであることが望ましい。また、フリップチップ工法は、熱圧着工法、超音波工法、樹脂を用いたＮＣＰ工法等の従来公知の任意の工法を適用することができる。
FIG. 6A is a cross-sectional view when the distributed amplifier according to the present embodiment is flip-chip mounted on a mounting substrate. In FIG. 6A, 31 is a chip on which a distributed amplifier is formed as a semiconductor integrated circuit, 32 is a mounting substrate, and 33 is a bump connecting the
分布型増幅器が形成されたチップ３１を実装基板３２にフリップチップ実装することで、チップ３１を従来のワイヤボンディング法に比べて短い長さで実装基板３２に接続でき、高周波信号の反射により信号が伝達されなくなる不都合が生じることを防止することができる。したがって、回路特性を劣化させることなく、より高周波まで動作するパッケージ分布型増幅器を実現することができる。また、チップ３１が図４に示したような多層配線構造を有することにより、チップ３１と実装基板３２との間の距離に依存する近接効果が生じることを防止できるので容易に実装することができる。
By flip-chip mounting the
図６（Ｂ）は、図６（Ａ）に示した構成に対して、さらにチップ３１と実装基板３２との間に樹脂３４を充填した場合の断面図である。チップ３１と実装基板３２との間への樹脂３４の充填は、フリップチップしたあとにアンダフィルするか、あるいはＮＣＰ工法のように実装基板３２上に樹脂３４を塗布した後にチップ３１を押し付けてフリップチップ実装することで実現することができる。この構成によれば、チップ３１を樹脂３４で封止し耐湿性を向上させるとともに、チップ３１と実装基板３２との間の熱膨張係数の差を相殺して接続信頼性を確保することができる。
FIG. 6B is a cross-sectional view of the structure shown in FIG. 6A when the
図６（Ｃ）は、図６（Ｂ）に示した構成に対して、さらに実装基板３２にスルーホール３５を形成した場合の断面図である。この構成によれば、表面実装型のパッケージ分布型増幅器を実現することができ、実装基板３２裏面にはんだによりマザーボードに実装したり、はんだボールを用いてＢＧＡ（Ball Grid Array）としてマザーボードに実装したりすることが可能となる。
FIG. 6C is a cross-sectional view in the case where through
図６（Ｄ）は、図６（Ｂ）に示した構成に対して、さらにチップ３１をモールド樹脂３６により封止した場合の断面図であり、さらに信頼性を向上させることができる。
ここで、実装基板３２としては、アルミナセラミックやガラスセラミックの基板を用いることができる。また、これに限らず、有機系のテフロン（登録商標）、ガラスエポキシ、ＢＴレジン、ポリイミド、液晶ポリマーの基板を用いることができる。特に、ポリイミド及び液晶ポリマーを用いた場合には、５０μｍ以下の薄い基板を作製することができ、スルーホール３５の長さを短縮して当該部分における信号反射を低減し、より高周波で動作するパッケージ分布型増幅器を実現することができる。また、液晶ポリマーはポリイミドに比べて吸湿性が小さいので、液晶ポリマーを用いた場合には、さらに実装基板下部からの水分浸入を防止し、より耐湿性に優れたパッケージ分布型増幅器を実現することができる。
FIG. 6D is a cross-sectional view of the structure shown in FIG. 6B in the case where the
Here, as the mounting
なお、上述した説明では、電界効果トランジスタ（ＦＥＴ）を用いた場合を一例として説明したが、電界効果トランジスタに代えてバイポーラトランジスタを用いても良い。
また、上記実施形態は、何れも本発明を実施するにあたっての具体化のほんの一例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。
本発明の諸態様を付記として以下に示す。
In the above description, the case where a field effect transistor (FET) is used has been described as an example, but a bipolar transistor may be used instead of the field effect transistor.
In addition, each of the above-described embodiments is merely an example of implementation in carrying out the present invention, and the technical scope of the present invention should not be construed as being limited thereto. That is, the present invention can be implemented in various forms without departing from the technical idea or the main features thereof.
Various aspects of the present invention will be described below as supplementary notes.
（付記１）カスコード型トランジスタを用いた分布型増幅器であって、
上記カスコード型トランジスタを構成するゲート接地トランジスタのゲート端子は、直列接続された第１の伝送線路と第１の抵抗とを有する第１の直列回路を介して第１の接地容量に接続されているとともに、直列接続された第２の伝送線路と第２の抵抗とを有する第２の直列回路を介して第２の接地容量に接続され、
かつ上記第１と第２の直列回路が異なり、上記第１と第２の接地容量が異なることを特徴とする分布型増幅器。
（付記２）上記接地容量は、上記カスコード型トランジスタの両側に配置されていることを特徴とする付記１記載の分布型増幅器。
（付記３）上記第１の伝送線路と上記第１の抵抗と上記第１の接地容量の組と、上記第２の伝送線路と上記第２の抵抗と上記第２の接地容量の組が、上記カスコード型トランジスタに関して対称に配置されていることを特徴とする付記１記載の分布型増幅器。
（付記４）有機系層間絶縁膜を用いて互いに絶縁された複数層に配線を積層した多層配線を有し、上記複数層のうち最上層の配線は、外部端子領域を除き接地導体で被覆されていることを特徴とする付記１〜３の何れか１項に記載の分布型増幅器。
（付記５）上記有機系層間絶縁膜は、ポリイミドあるいはＢＣＢからなることを特徴とする付記４記載の分布型増幅器。
（付記６）上記分布型増幅器が形成される半導体基板が化合物半導体であることを特徴とする付記１〜５の何れか１項に記載の分布型増幅器。
（付記７）付記１〜６の何れか１項に記載の分布型増幅器が半導体集積回路として形成され、当該半導体集積回路が実装基板にフリップチップ実装されていることを特徴とする半導体装置。
（付記８）上記実装基板が、ポリイミドあるいは液晶ポリマーであることを特徴とする付記７記載の半導体装置。
（付記９）上記半導体集積回路と上記実装基板との間に樹脂が充填されていることを特徴とする付記７又は８記載の半導体装置。
（付記１０）カスコード型トランジスタをそれぞれ有する複数段の基本回路を並列接続した分布型増幅器であって、
上記各基本回路は、上記カスコード型トランジスタに対して前段側及び後段側にそれぞれ設けられた接地容量を有し、ゲート接地トランジスタのゲート端子が、直列接続された伝送線路と抵抗からなる第１の直列回路を介して上記前段側の接地容量に接続されているとともに、上記第１の直列回路とは異なる直列接続された伝送線路と抵抗からなる第２の直列回路を介して上記後段側の接地容量に接続されていることを特徴とする分布型増幅器。
(Appendix 1) A distributed amplifier using a cascode transistor,
The gate terminal of the common-gate transistor constituting the cascode transistor is connected to the first grounded capacitor via a first series circuit having a first transmission line and a first resistor connected in series. And connected to the second grounded capacitor via a second series circuit having a second transmission line and a second resistor connected in series,
The distributed amplifier is characterized in that the first and second series circuits are different, and the first and second grounding capacitors are different.
(Supplementary note 2) The distributed amplifier according to
(Supplementary Note 3) A set of the first transmission line, the first resistor, and the first grounded capacitance, and a set of the second transmission line, the second resistor, and the second grounded capacitance, The distributed amplifier according to
(Additional remark 4) It has the multilayer wiring which laminated | stacked wiring in the several layer mutually insulated using the organic type interlayer insulation film, and wiring of the uppermost layer among the said several layers is coat | covered with the ground conductor except the external terminal area | region. 4. The distributed amplifier according to any one of
(Supplementary note 5) The distributed amplifier according to
(Supplementary note 6) The distributed amplifier according to any one of
(Supplementary note 7) A semiconductor device, wherein the distributed amplifier according to any one of
(Additional remark 8) The said mounting substrate is a polyimide or a liquid crystal polymer, The semiconductor device of Additional remark 7 characterized by the above-mentioned.
(Supplementary note 9) The semiconductor device according to supplementary note 7 or 8, wherein a resin is filled between the semiconductor integrated circuit and the mounting substrate.
(Supplementary Note 10) A distributed amplifier in which a plurality of basic circuits each having a cascode transistor are connected in parallel,
Each of the basic circuits has a ground capacitance provided on the front side and the rear side of the cascode transistor, and a gate terminal of the gate grounded transistor includes a transmission line and a resistor connected in series. The second stage ground is connected via a second series circuit consisting of a transmission line and a resistor connected in series different from the first series circuit, and connected to the first stage ground capacitance via a series circuit. A distributed amplifier characterized by being connected to a capacitor.
１ 基本回路セル
２ 入力端子
４ 出力端子
３、５ 終端抵抗
６、８ バイアス端子
７ 交流接地キャパシタ
９ バイアス供給用抵抗
１１ ゲート接地トランジスタ
１２ ソース接地トランジスタ
１３〜１７ 伝送線路
ＬｇＡ、ＬｇＢ 伝送線路
ＲｇＡ、ＲｇＢ 抵抗
ＣｇＡ、ＣｇＢ 高周波接地用キャパシタ
DESCRIPTION OF
Claims (5)
上記カスコード型トランジスタを構成するゲート接地トランジスタのゲート端子は、直列接続された第１の伝送線路と第１の抵抗とを有する第１の直列回路を介して第１の接地容量に接続されているとともに、直列接続された第２の伝送線路と第２の抵抗とを有する第２の直列回路を介して第２の接地容量に接続され、
かつ上記第１と第２の直列回路が異なり、上記第１と第２の接地容量が異なることを特徴とする分布型増幅器。 A distributed amplifier using a cascode transistor,
The gate terminal of the common-gate transistor constituting the cascode transistor is connected to the first grounded capacitor via a first series circuit having a first transmission line and a first resistor connected in series. And connected to the second grounded capacitor via a second series circuit having a second transmission line and a second resistor connected in series,
The distributed amplifier is characterized in that the first and second series circuits are different, and the first and second grounding capacitors are different.
上記各基本回路は、上記カスコード型トランジスタに対して前段側及び後段側にそれぞれ設けられた接地容量を有し、ゲート接地トランジスタのゲート端子が、直列接続された伝送線路と抵抗からなる第１の直列回路を介して上記前段側の接地容量に接続されているとともに、上記第１の直列回路とは異なる直列接続された伝送線路と抵抗からなる第２の直列回路を介して上記後段側の接地容量に接続されていることを特徴とする分布型増幅器。 A distributed amplifier in which a plurality of basic circuits each having a cascode transistor are connected in parallel,
Each of the basic circuits has a ground capacitance provided on the front side and the rear side of the cascode transistor, and a gate terminal of the gate grounded transistor includes a transmission line and a resistor connected in series. The second stage ground is connected via a second series circuit consisting of a transmission line and a resistor connected in series different from the first series circuit, and connected to the first stage ground capacitance via a series circuit. A distributed amplifier characterized by being connected to a capacitor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004219003A JP4413701B2 (en) | 2004-07-27 | 2004-07-27 | Distributed amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004219003A JP4413701B2 (en) | 2004-07-27 | 2004-07-27 | Distributed amplifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006041936A true JP2006041936A (en) | 2006-02-09 |
| JP4413701B2 JP4413701B2 (en) | 2010-02-10 |
Family
ID=35906451
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004219003A Active JP4413701B2 (en) | 2004-07-27 | 2004-07-27 | Distributed amplifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4413701B2 (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2008035480A1 (en) * | 2006-09-20 | 2010-01-28 | パナソニック株式会社 | Low noise amplifier and wireless communication system |
| US7915957B2 (en) | 2007-10-22 | 2011-03-29 | Advantest Corporation | Distributed amplification apparatus and amplifier |
| JP2012216920A (en) * | 2011-03-31 | 2012-11-08 | Sumitomo Electric Ind Ltd | Distributed constant amplifier |
| JP2013183412A (en) * | 2012-03-05 | 2013-09-12 | Renesas Electronics Corp | High frequency amplifier |
| WO2020049813A1 (en) * | 2018-09-04 | 2020-03-12 | 日本電信電話株式会社 | Distributed amplifier |
| CN112910417A (en) * | 2021-01-15 | 2021-06-04 | 青海民族大学 | Broadband high-efficiency microwave power amplifier |
-
2004
- 2004-07-27 JP JP2004219003A patent/JP4413701B2/en active Active
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2008035480A1 (en) * | 2006-09-20 | 2010-01-28 | パナソニック株式会社 | Low noise amplifier and wireless communication system |
| US7915957B2 (en) | 2007-10-22 | 2011-03-29 | Advantest Corporation | Distributed amplification apparatus and amplifier |
| JP2012216920A (en) * | 2011-03-31 | 2012-11-08 | Sumitomo Electric Ind Ltd | Distributed constant amplifier |
| CN108282152A (en) * | 2012-03-05 | 2018-07-13 | 瑞萨电子株式会社 | High-frequency amplifier |
| CN103312277A (en) * | 2012-03-05 | 2013-09-18 | 瑞萨电子株式会社 | High-frequency amplifier |
| US9209752B2 (en) | 2012-03-05 | 2015-12-08 | Renesas Electronics Corporation | High-frequency amplifier |
| JP2013183412A (en) * | 2012-03-05 | 2013-09-12 | Renesas Electronics Corp | High frequency amplifier |
| WO2020049813A1 (en) * | 2018-09-04 | 2020-03-12 | 日本電信電話株式会社 | Distributed amplifier |
| JPWO2020049813A1 (en) * | 2018-09-04 | 2021-08-12 | 日本電信電話株式会社 | Distributed amplifier |
| US11515850B2 (en) | 2018-09-04 | 2022-11-29 | Nippon Telegraph And Telephone Corporation | Distributed amplifier |
| JP7336448B2 (en) | 2018-09-04 | 2023-08-31 | 日本電信電話株式会社 | distributed amplifier |
| CN112910417A (en) * | 2021-01-15 | 2021-06-04 | 青海民族大学 | Broadband high-efficiency microwave power amplifier |
| CN112910417B (en) * | 2021-01-15 | 2022-08-05 | 青海民族大学 | Broadband high-efficiency microwave power amplifier |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4413701B2 (en) | 2010-02-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3331161B1 (en) | Amplifier die with elongated side pads, and amplifier modules that incorporate such amplifier die | |
| EP3337037B1 (en) | Doherty amplifiers and amplifier modules with shunt inductance circuits that affect transmission line length between carrier and peaking amplifier outputs | |
| US10594266B2 (en) | Multiple-path amplifier with series component along inverter between amplifier outputs | |
| US8901688B2 (en) | High performance glass-based 60 ghz / mm-wave phased array antennas and methods of making same | |
| Masuda et al. | An over-110-GHz InP HEMT flip-chip distributed baseband amplifier with inverted microstrip line structure for optical transmission system | |
| KR101948383B1 (en) | Multi-cavity package having single metal flange | |
| TWI772360B (en) | 90-degree lumped and distributed doherty impedance inverter | |
| JP5361934B2 (en) | Power amplifier | |
| SeyyedEsfahlan et al. | 77-GHz four-element phased-array radar receiver front end | |
| JP2790033B2 (en) | Semiconductor device | |
| EP1840913A1 (en) | Capacitor and electronic circuit | |
| JP2017163385A (en) | Electronic device and electronic equipment | |
| US20220044986A1 (en) | Transistor with i/o ports in an active area of the transistor | |
| JP4413701B2 (en) | Distributed amplifier | |
| Kawano et al. | Flip chip assembly for sub-millimeter wave amplifier MMIC on polyimide substrate | |
| US20200411418A1 (en) | Semiconductor package structures for broadband rf signal chain | |
| US20150021748A1 (en) | Semiconductor device | |
| US11195806B2 (en) | High frequency waveguide structure | |
| Khan et al. | A 94 GHz flip-chip packaged SiGe BiCMOS LNA on an LCP substrate | |
| WO2011104774A1 (en) | Semiconductor device | |
| Chung et al. | Low loss multilayer transitions using via technology on LCP from DC to 40 GHz | |
| JP2010245819A (en) | Amplifier circuit | |
| Chauhan et al. | Design and performance of power amplifier integration with BAW filter on a silicon-ceramic composite and standard epoxy/glass substrate | |
| US20120068771A1 (en) | Heterogeneous integration of harmonic loads and transistor feedback for improved amplifier performance | |
| JP3334954B2 (en) | High frequency semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070626 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090825 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091015 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091110 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091118 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121127 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4413701 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121127 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131127 Year of fee payment: 4 |