JP2006041363A - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置 Download PDF

Info

Publication number
JP2006041363A
JP2006041363A JP2004221924A JP2004221924A JP2006041363A JP 2006041363 A JP2006041363 A JP 2006041363A JP 2004221924 A JP2004221924 A JP 2004221924A JP 2004221924 A JP2004221924 A JP 2004221924A JP 2006041363 A JP2006041363 A JP 2006041363A
Authority
JP
Japan
Prior art keywords
semiconductor device
solder
resin
circuit board
solder layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004221924A
Other languages
English (en)
Inventor
Kazuhiro Suzuki
和弘 鈴木
Daisuke Kawase
大助 川瀬
Chikara Tanaka
主税 田中
Tasao Soga
太佐男 曽我
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2004221924A priority Critical patent/JP2006041363A/ja
Publication of JP2006041363A publication Critical patent/JP2006041363A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases

Landscapes

  • Die Bonding (AREA)

Abstract

【課題】 無鉛化と無アンチモン化による対環境性と信頼性に優れた樹脂封止型半導体装置を提供すること。
【解決手段】 半導体素子１とセラミックス回路基板３の回路パターンのろう付け接合使用されているチップ接合用ハンダ層２と、セラミックス回路基板３と金属基板６のろう付け接合使用されている基板接合用ハンダ層５に、固相線温度２２０℃の錫−銀−銅系ハンダなど、鉛及びアンチモンを含有しないハンダ材料を用い、これらのハンダ層を同時にリフローして樹脂封止型半導体装置を完成させた。
【選択図】 図１

Description

本発明は、モジュール化された半導体装置に係り、特にインバータ装置などのパワーデバイスに好適な樹脂封止型半導体装置に関するものである。
近年、半導体装置は、各種の電子機器に不可欠な電子部品になっているが、このとき、インバータ、コンバータ、サーボシステムなど、かなりの電力を扱う電子機器の場合は、それを考慮して、半導体装置も、いわゆるパワー半導体装置としてのパッケージ構成が採用されている。
ここで、このときのモジュール構成の一種に、合成樹脂の絶縁容器を用い、モジュールの底面金属板とモジュール内の電流通電部がモジュールの内部で電気的に絶縁されている、いわゆる内部絶縁構造に作られているものがあり、インバータなどに対する実装が容易なため、近年、このようなパワー半導体装置の応用範囲が拡がってきている(例えば、特許文献１参照。)。
そして、このパワー半導体装置では、底面金属板となるベース部材の一方の面に配線基板を、例えばハンダ(はんだ又は半田ともいう)などによりろう付け接合させ、該配線基板の回路パターン用導体に、同じくハンダなどにより、半導体チップをろう付け接合する方式になっている。
そこで、以下、このようなパワー半導体装置の従来技術について、図２により説明する。
この図２は、模式断面図で示した半導体装置の組立工程を示したもので、ここで、セラミックス回路基板３は、アルミナや窒化アルミニウムなどのセラミックス板の両面に銅箔などの導体層が形成されているもので、その表面(一方の面)の導体層には所定のパターンを形成して回路パターンとし、裏面(他方の面)は接合面として使用するため、導体層のままにしてある。
そして、まず、セラミックス回路基板３の表面にある回路パターンの所定の部分に半導体素子１を搭載し、チップ接合用ハンダ層２により、回路パターンにろう付け接合する(図２(a))。
次に、半導体素子１と回路パターンの他の所定の部分をアルミニウムなどのボンディングワイヤ４により接続する(図２(b))。
次いで、このセラミックス回路基板３を、基板接合用ハンダ層５により、銅板材からなる金属基板６の表面(一方の面)の所定の位置に、ろう付け接合する(図２(c))。
ここで、外部取り出し端子７がインサート成型されている外囲ケース８を金属基板６に接着し、セラミックス回路基板３の表面にある回路パターンの所定の部分を、アルミニウムなどのボンディングワイヤ４により、外部取り出し端子７に接続する(図２(d))。
この後、外囲ケース８の中にシリコーンゲルなどの封止樹脂９を充填し、半導体素子１が搭載されているセラミックス回路基板３を封止してやれば、パワー半導体装置の主要な組立を完了させることができる(図２(e))。
そして、このパワー半導体装置は、図示してないが、ベース板となっている金属基板６の裏面(他方の面)にフィンなどの放熱用部材が取付けられ、これにより、動作中、半導体素子１などが発熱し、温度が上昇したときでも、温度上昇が許容範囲内に収まるようにして使用される。
そして、従来技術では、このときのチップ接合用ハンダ層２と基板接合用ハンダ層５に固相線温度(又は融点)が異なるハンダを用いるという固相線温度の階層化を行ない、チップ接合用ハンダ層２には固相線温度の高いハンダを用い、セラミックス回路基板３を金属基板６に接合する際、チップ接合用ハンダ層２が溶融してしまうのを抑え、半導体素子１と回路パターンの接合が解けてしまわないようにしている。
例えば、従来技術では、チップ接合用ハンダ層２には、少なくとも９０ｗｔ％の鉛を含有した高固相線温度(３００℃以上)のハンダを使用し、基板接合用ハンダ層５には、鉛−錫共晶の低固相線温度(１８３℃)のハンダを使用している。
一方、近年は環境負荷低減が大きな命題になり、このため、鉛やアンチモンを含む環境有害物質の排除が要件になっているが、このことはパワー半導体装置についても例外ではなく、この点に配慮した従来技術も知られている(例えば、特許文献２参照)。
特開２０００−１８３２４９号公報 特開２００４−６３６８８号公報
上記従来技術は、半導体装置の無鉛化と無アンチモン化及びハンダの固相線温度温度の階層化について配慮がされておらず、環境汚染と信頼性の保持に問題があった。
ここで、これまでに開発され、且つ実用性を有するとされている鉛及びアンチモンを含まないハンダ材は、固相線温度が固相線温度で２３０℃程度までのものであり、上記した従来技術の組立工程に必要な固相線温度温度の階層化を実現することは困難な状況である。
また、このような半導体装置では、半導体素子をセラミックス回路基板に接合したとき、両者の熱膨張係数のバランスから、半導体素子の搭載側を凸とする反りがセラミックス回路基板に発生することがある。
この場合、従来技術では、上記した固相線温度温度の階層化の結果、次のような問題が発生してしまう。すなわち、このように反りが発生しているセラミックス回路基板を金属基板に接合した場合、このセラミックス回路基板の反りが原因となって基板接合用ハンダ層の中にボイド欠陥が発生してしまうのである。
このような基板接合用ハンダ層中のボイド欠陥は、当該基板接合用ハンダ層が半導体素子から金属基板に至る熱の伝達経路に存在することから、半導体素子の熱放散を阻害し、ボイド欠陥の発生個所及び大きさによっては半導体装置の温度上昇をもたらし、従って、従来技術では、信頼性に問題が生じてしまうのである。
本発明の目的は、無鉛化と無アンチモン化による対環境性と信頼性に優れた樹脂封止型半導体装置を提供することにある。
上記目的は、少なくとも半導体素子が搭載された回路基板を金属基板に接合した内部絶縁構造の樹脂封止型半導体装置において、前記半導体素子と前記回路基板の回路パターンのろう付け接合に使用されているハンダ材と、前記回路基板の導体層と前記金属基板のろう付け接合に使用されているハンダ材が、概略同一の固相線温度を有する合金のハンダ材であることにより達成される。
このとき、前記合金のハンダ材が、錫、銀、銅、ニッケル、亜鉛、ゲルマニウム、ビスマス、インジウムから選択された複数の金属材料で構成されているようにしても上記目的が達成でき、同じくこのとき、前記回路基板の導体層と前記金属基板のろう付け接合に使用されているハンダが、ニッケル、銅、亜鉛、チタンから選択された概略球状の最大径が５０μｍから２００μｍの範囲の金属粒子を含んでいるようにしても上記目的が達成できる。
本発明によれば、鉛とアンチモンを含有しないハンダ材が使用できるので、対環境性の向上が得られ、同時リフローによりボイド欠陥が抑制できるので、信頼性の向上を得ることができる。
以下、本発明による樹脂封止型半導体装置について、図示の実施の形態により詳細に説明する。
図１は、本発明に係る樹脂封止型半導体装置の一実施形態で、ここでも模式断面図で示した半導体装置の組立工程を示したものである。
ここで、まず、図１(a)には、半導体素子１とチップ接合用ハンダシート２０、セラミックス回路基板３、基板接合用ハンダシート５０、それに金属基板６が示されているが、これらは、厚さ４ｍｍの銅板で作られている金属基板６を一番下にして、基板接合用ハンダシート５０、セラミックス回路基板３、チップ接合用ハンダシート２０、それに半導体素子１が順番に積み重ねられている。
そして、まず、チップ接合用ハンダシート２０は、固相線温度２２０℃の錫

−銀−銅系ハンダ(Ｓn ９６．５ｗｔ％、Ａg 銀３．０ｗｔ％、Ｃu ０．５ｗｔ％)のシートで作られ、溶融されたときチップ接合用ハンダ層２を形成する働きをする。
次に、セラミックス回路基板３は、厚さ０．３ｍｍのアルミナ板で、その表面には０．３ｍｍの銅箔が接合され、裏面には０．２ｍｍの銅箔が接合されている。そして、表面の銅箔には回路パターンが形成され、裏面の銅箔はそのまま導体層としてある。
このとき基板接合用ハンダシート５０も、チップ接合用ハンダシート２０と同じく固相線温度２２０℃の錫−銀−銅系ハンダ(Ｓn ９６．５ｗｔ％、Ａg 銀３．０ｗｔ％、Ｃu ０．５ｗｔ％)のシートで作られているが、この基板接合用ハンダシート５０の場合は、更に、その中に最大粒径１００μｍ、平均粒径７０μｍのニッケル粒子が分散させてあり、これにより、溶融されたとき、ニッケル粒子により厚さが制御された状態で基板接合用ハンダ層５を形成する働きをする。
次に、この図１(a)に示す構成品を、水素１００％雰囲気のリフロー炉(図示せず)において、ピーク温度２８０℃に加熱する。このとき、各部材を図１(a)に示す配置状態にするためには、図示していないがカーボン製治具が用いられている。
ここで、図１(b)が、図１(a)に示す構成品を、水素１００％雰囲気のリフロー炉でピーク温度２８０℃に加熱した結果で、チップ接合用ハンダシート２０が溶融されてチップ接合用ハンダ層２を形成し、半導体素子１がセラミックス回路基板３の回路パターンにろう付け接合され、基板接合用ハンダシート５０が溶融されて基板接合用ハンダ層５を形成し、セラミックス回路基板３が金属基板６にろう付け接合されている。
そこで、更に半導体素子１と回路パターンの他の所定の部分をアルミニウムなどのボンディングワイヤ４により接続し、この後、図１(c)に示すように、外部取り出し端子７がインサート成型されている外囲ケース８を金属基板６に接着し、セラミックス回路基板３の表面にある回路パターンの所定の部分を、アルミニウムなどのボンディングワイヤ４により、外部取り出し端子７に接続する。
そして、この後、図１(d)に示すように、外囲ケース８の中にシリコーンゲルなどの封止樹脂９を充填し、半導体素子１が搭載されているセラミックス回路基板３を封止してやれば、この実施形態に係るパワー半導体装置の主要な組立を完了させることができ、この後、図示してないが、ベース板となっている金属基板６の裏面(他方の面)にフィンなどの放熱用部材が取付けられて使用される。
このとき、外囲ケース８は、例えばＰＰＳ(ポリ・フェニレン・サルファイド)などの樹脂(合成樹脂)により底のない浅い箱型に作られていて、これがベース板となる金属基板６に対して、それが底板となるようにして被せられ、この状態で、接着剤により相互に接合されている。
そこで、このようにして完成したパワー半導体装置の実施形態におけるチップ接合用ハンダ層２と基板接合用ハンダ層５を、超音波探傷装置で観察したところ、両ハンダ層中にボイド欠陥はほとんど見られなかった。そして、このときのハンダ接合領域に対する欠陥部の面積比は０．５％以下であった。
このとき、基板接合用ハンダ層５には、応力緩和機能を持たせなければならないので、熱伝導性を犠牲にしない範囲で、或る程度の厚さを確保する必要があり、通常、１００μｍ程度の厚さに設定している。
また、このとき、基板接合用ハンダ層５は、チップ接合用ハンダ層２に比較してかなり大きな面積になる。そこで、この基板接合用ハンダ層５の厚さを均一に制御するため、ハンダ層５の中に概略球状をした金属粒子が分散されるようにしてある。
ここで、この分散させる金属粒子としては、ハンダが溶融した状態でも溶融せずに安定に存在できるものであり、ハンダとの濡れ性も考慮すると、ニッケル、銅、亜鉛、チタンから選択すればよい。そして、このときの金属粒子の最大粒径は５０μｍから２００μｍの範囲内に設定すれば良く、この実施形態では、図１(a)で説明したように、基板接合用ハンダシート５０の中に最大粒径が１００μｍで平均粒径が７０μｍのニッケル粒を分散させている。
そして、このときの金属粒子の添加量は、少な過ぎると粒子の偏在による弊害が発生し、多過ぎると凝集等が発生し易いため、ハンダ成分に対して０．００５ｖｏｌ％〜５ｖｏｌ％の範囲内で調整すればよい。
次に、チップ接合用ハンダ層２と基板接合用ハンダ層５に用いるハンダの材質については、錫、銀、銅、ニッケル、亜鉛、ゲルマニウム、ビスマス、インジウムから選択される複数の金属材料で構成されていれば良い。このとき肝要な点は、チップ接合用ハンダ層２と基板接合用ハンダ層５でハンダ材の固相線温度が概略同一であることである。
そうすれば、チップ接合用ハンダ層２と基板接合用ハンダ層５のハンダはほぼ同時に固化するので、これにより反りの発生が抑えられ、この反りに起因するハンダ接合部の欠陥(ボイド)発生を抑えることができる。
この場合、上記要件を満たすものであれば、チップ接合用ハンダ層２と基板接合用ハンダ層５でハンダが異なる材質であっても構わない。
従って、この実施形態によれば、鉛もアンチモンも含有しないハンダ材料を用い、且つ、チップ接合用ハンダ層２と基板接合用ハンダ層５を同時リフローすることにより、対環境性に優れると共に、ハンダ層に欠陥が少なく信頼性に優れたパワー半導体装置を実現することができる。
ここで、比較例として、ハンダ材料以外は、上記の実施形態と同一の部材を用い、図２に示した従来技術と同じ組立工程によりパワー半導体装置を組み立てみた。
まず、鉛９５ｗｔ％−錫５ｗｔ％ハンダシートを用い、これをアルミナ回路基板３の回路パターン(図示せず)上に載置し、この上に半導体素子１を載置して、水素１００％雰囲気のリフロー炉(図示せず)で、ピーク温度３６０℃に加熱した(図２(a))。
そして、チップ接合用ハンダ層２による接合が完了し時点でアルミナ回路基板３についてみると、これには半導体素子搭載面を凸にした５０μｍ〜１００μｍの反りが発生していた。
そこで、次に、このアルミナ回路基板３にアルミニウムボンディングワイヤ４を施し(図２(b))、この後、このアルミナ回路基板３を、鉛-錫系共晶ハンダのハンダシートを介して、金属基板６上に載置し、水素１００％雰囲気のリフロー炉(図示せず)で、ピーク温度２４０℃に加熱した(図２(c))。
次に、外部取り出し端子７がインサート成型されている外囲ケース８を金属基板６に接着し、セラミックス回路基板３の表面にある回路パターンの所定の部分を、アルミニウムなどのボンディングワイヤ４により、外部取り出し端子７に接続する(図２(d))。
この後、外囲ケース８の中にシリコーンゲルなどの封止樹脂９を充填し、半導体素子１が搭載されているセラミックス回路基板３を封止してやれば、パワー半導体装置の主要な組立を完了させる(図２(e))。
そして、このようにして完成したパワー半導体装置のチップ接合用ハンダ層２と基板接合用ハンダ層５を超音波探傷装置で観察した結果、チップ接合用ハンダ層２の中にボイド欠陥はほとんど見られなかった。ちなみに、このときのハンダ接合領域に対する欠陥部の面積比は０．５％以下であった。
一方、基板接合用ハンダ層５中には、検査に供したパワー半導体装置の個数の２０％にわたり、５％を超えるボイド欠陥が見付かっており、従って、本発明の実施形態の優位性は、ほとんど疑問の余地がないといえる。
本発明による樹脂封止型半導体装置の一実施形態を組立工程で表した説明図である。 従来技術による樹脂封止型半導体装置の一例を組立工程で表した説明図である。
符号の説明
１：半導体素子
２：チップ接合用ハンダ層
３：セラミックス回路基板
４：ボンディングワイヤ
５：基板接合用ハンダ層
６：金属基板
７：外部取出し端子
８：外囲ケース
９：封止樹脂
２０：チップ接合用ハンダシート
５０：基板接合用ハンダシート

Claims (3)

  1. 少なくとも半導体素子が搭載された回路基板を金属基板に接合した内部絶縁構造の樹脂封止型半導体装置において、
    前記半導体素子と前記回路基板の回路パターンのろう付け接合に使用されているハンダ材と、前記回路基板の導体層と前記金属基板のろう付け接合に使用されているハンダ材が、概略同一の固相線温度を有する合金のハンダ材であることを特徴とする樹脂封止型半導体装置。
  2. 請求項１に記載の樹脂封止型半導体装置において、
    前記合金のハンダ材が、錫、銀、銅、ニッケル、亜鉛、ゲルマニウム、ビスマス、インジウムから選択された複数の金属材料で構成されていることを特徴とする樹脂封止型半導体装置。
  3. 請求項１に記載の樹脂封止型半導体装置において、
    前記回路基板の導体層と前記金属基板のろう付け接合に使用されているハンダ材が、ニッケル、銅、亜鉛、チタンから選択された概略球状の最大径が５０μｍから２００μｍの範囲の金属粒子を含んでいることを特徴とする樹脂封止型半導体装置。
JP2004221924A 2004-07-29 2004-07-29 樹脂封止型半導体装置 Pending JP2006041363A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004221924A JP2006041363A (ja) 2004-07-29 2004-07-29 樹脂封止型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004221924A JP2006041363A (ja) 2004-07-29 2004-07-29 樹脂封止型半導体装置

Publications (1)

Publication Number Publication Date
JP2006041363A true JP2006041363A (ja) 2006-02-09

Family

ID=35906006

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004221924A Pending JP2006041363A (ja) 2004-07-29 2004-07-29 樹脂封止型半導体装置

Country Status (1)

Country Link
JP (1) JP2006041363A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007294626A (ja) * 2006-04-25 2007-11-08 Hitachi Ltd 半導体パワーモジュール
JP2010283169A (ja) * 2009-06-04 2010-12-16 Honda Motor Co Ltd 半導体装置の製造方法
US8415801B2 (en) 2009-06-04 2013-04-09 Honda Motor Co., Ltd. Semiconductor device having thermal endurance and method of manufacturing the same
JP5566289B2 (ja) * 2008-06-12 2014-08-06 三菱電機株式会社 電力半導体回路装置およびその製造方法
JP2019091804A (ja) * 2017-11-15 2019-06-13 シャープ株式会社 パワー半導体モジュールおよび電子機器
WO2023073752A1 (ja) * 2021-10-25 2023-05-04 三菱電機株式会社 半導体装置、電力変換装置、および半導体装置の製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007294626A (ja) * 2006-04-25 2007-11-08 Hitachi Ltd 半導体パワーモジュール
JP4595877B2 (ja) * 2006-04-25 2010-12-08 株式会社日立製作所 半導体パワーモジュール
JP5566289B2 (ja) * 2008-06-12 2014-08-06 三菱電機株式会社 電力半導体回路装置およびその製造方法
JP2010283169A (ja) * 2009-06-04 2010-12-16 Honda Motor Co Ltd 半導体装置の製造方法
US8415801B2 (en) 2009-06-04 2013-04-09 Honda Motor Co., Ltd. Semiconductor device having thermal endurance and method of manufacturing the same
JP2019091804A (ja) * 2017-11-15 2019-06-13 シャープ株式会社 パワー半導体モジュールおよび電子機器
WO2023073752A1 (ja) * 2021-10-25 2023-05-04 三菱電機株式会社 半導体装置、電力変換装置、および半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JP6111764B2 (ja) パワーモジュール用基板の製造方法
JP5044810B2 (ja) パッケージング構造
US5982038A (en) Cast metal seal for semiconductor substrates
US5057969A (en) Thin film electronic device
US20170309544A1 (en) Semiconductor device and method for manufacturing semiconductor device
KR20160064071A (ko) Ｃｕ/세라믹스 접합체, Ｃｕ/세라믹스 접합체의 제조 방법, 및 파워 모듈용 기판
JP6750263B2 (ja) 電力用半導体モジュール
KR20120032497A (ko) 반도체장치 및 그 제조방법
JP5214936B2 (ja) 半導体装置
US20050093115A1 (en) Method of mounting a circuit component and joint structure therefor
JP2005095977A (ja) 回路装置
WO2011040313A1 (ja) 半導体モジュールおよびその製造方法
JP2011165745A (ja) セラミックパッケージ
JP2006269682A (ja) 半導体装置およびその製造方法
US5115964A (en) Method for bonding thin film electronic device
JP2008091959A (ja) 半導体装置の製造方法
JP2006066716A (ja) 半導体装置
JP4557804B2 (ja) 半導体装置及びその製造方法
JP2005340268A (ja) トランジスタパッケージ
JP4877046B2 (ja) 半導体装置およびその製造方法
JP2007109834A (ja) 半導体装置およびその製造方法
JP2006041363A (ja) 樹脂封止型半導体装置
JP2009147123A (ja) 半導体装置及びその製造方法
JP6972174B2 (ja) 半導体装置および半導体装置の製造方法
KR20180059778A (ko) 발광 모듈용 기판, 발광 모듈, 냉각기가 형성된 발광 모듈용 기판, 및 발광 모듈용 기판의 제조 방법