JP2006041257A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2006041257A JP2006041257A JP2004220308A JP2004220308A JP2006041257A JP 2006041257 A JP2006041257 A JP 2006041257A JP 2004220308 A JP2004220308 A JP 2004220308A JP 2004220308 A JP2004220308 A JP 2004220308A JP 2006041257 A JP2006041257 A JP 2006041257A
- Authority
- JP
- Japan
- Prior art keywords
- fuse
- semiconductor device
- insulating layer
- cavity
- protective film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【課題】 ヒューズの飛び散りを原因とする、回路素子、配線、及び半導体基板に対する損傷を防止できる半導体装置を提供する。
【解決手段】 表面に回路素子が設けられた半導体基板上に絶縁層が形成され、絶縁層上にレーザートリミングされるヒューズが形成され、ヒューズ上に保護膜が形成されてなる半導体装置であって、ヒューズ近傍に少なくとも1以上の空洞を形成してなる。
【選択図】 図1
【解決手段】 表面に回路素子が設けられた半導体基板上に絶縁層が形成され、絶縁層上にレーザートリミングされるヒューズが形成され、ヒューズ上に保護膜が形成されてなる半導体装置であって、ヒューズ近傍に少なくとも1以上の空洞を形成してなる。
【選択図】 図1
Description
本発明は、半導体ICにおける配線層をレーザートリミングする半導体装置に関する。
従来、半導体装置において、メタル配線層をレーザー照射により溶断する際に発生するガスにより、レーザー照射をした部分のメタルが爆発し、半導体基板表面にダメージを与える。例えば、図5(a)に示すように、レーザー照射(又は電圧印加)によって切断されるヒューズ7にレーザー6が照射される(又は電圧印加される)と、図5(b)に示すように、ヒューズ7の一部がガス化したり、飛び散ったりするので、歩留まりを低下させるという問題があった。
上記問題を解決する従来技術例として、図4に示すように、トリミングされる配線層4の近傍の保護膜3に開口部を形成することで、レーザートリミング時の発生ガス5を外部へ放出し、ダメージの軽減を計る「半導体装置」がある(例えば、特許文献1参照)。
特開平9−129739号公報
しかしながら、上記特許文献1記載の発明では、トリミング時に発生したガスについてはレーザー照射時にできる保護膜の開口部分を通って放出されるが、飛び散りについてはヒューズ近傍に残存し、酷い場合には素子の動作を妨げたり、信頼性の低下を招いたりする。特にウエハ状態ではなく、パッケージに実装後トリミングするものについてはガス化が困難なことから、飛び散りによる損傷が顕著である。
本発明は、上記事情に鑑みてなされたものであり、ヒューズの飛び散りを空洞で吸収することにより、回路素子、配線、及び半導体基板に対する損傷を防止できる半導体装置を提供することを目的とする。
かかる目的を達成するために、請求項1記載の発明は、表面に回路素子が設けられた半導体基板上に絶縁層が形成され、絶縁層上にレーザートリミングされるヒューズが形成され、ヒューズ上に保護膜が形成されてなる半導体装置であって、ヒューズ近傍に少なくとも1以上の空洞を形成してなることを特徴とする。
請求項2記載の発明は、請求項1記載の発明において、少なくとも1以上の空洞は、ヒューズに直接接する位置に形成されることを特徴とする。
請求項3記載の発明は、請求項1記載の発明において、少なくとも1以上の空洞は、絶縁層内又は保護膜内に形成されることを特徴とする。
請求項4記載の発明は、請求項1から3のいずれか1項に記載の発明において、少なくとも1以上の空洞は、絶縁層の段差の利用、エッチング、又は物理的研磨のうちいずれかの方法を用いて成形されることを特徴とする。
本発明によれば、ヒューズの飛び散りがヒューズ近傍に形成された空洞に吸収されるので、回路素子や配線、半導体基板に対する損傷を防止することができ、歩留り及び信頼性の向上が可能になる。
以下、本発明を実施するための最良の形態について添付図面を参照して詳細に説明する。
まず、本実施例の半導体装置の内部構成について詳細に説明する。本実施例の半導体装置の側断面図である図1に示すように、トランジスタ等の回路素子が形成された半導体基板1上に、酸化膜等の絶縁層2が形成され、この絶縁層2上にヒューズ7が備えられている。そして、ヒューズ7と絶縁層2の周りをパッシべーション膜等の保護膜3が覆っている。なお、本実施例のヒューズ7は、配線層の一部がヒューズとして構成されたものであるが、ヒューズ部分のみを別に構成し、配線層と電気的に接続してもよい。
ヒューズ7の近傍には、レーザー照射時のヒューズの飛び散りを吸収するための空洞8が設けられている。空洞8の形成場所は、ヒューズ7と直接接する位置であれば、図1に示す位置に限られない。また、形成する空洞の数についても、本実施例は1つであるが、これに限られない。
次に、空洞8の形成方法について図2を参照して詳細に説明する。図2(a)は、ポリシリコン成膜・レジスト塗布後を示しており、絶縁層2上にヒューズ(ポリシリコンヒューズ)7を成膜し、そのヒューズ7上にレジスト9を塗布する。
図2(b)は、レジストパターニング後を示しており、ヒューズ7上に塗布されたレジスト9のパターニングを行う。
図2(c)は、ポリシリコンパターニング後を示しており、レジスト9のパターニング後、ヒューズ7のパターニングを行う。
図2(d)は、レジスト除去後を示しており、ヒューズ7のパターニング後、ヒューズ7上に塗布されたレジスト9の除去を行う。
図2(e)は、保護膜成膜後を示しており、レジスト9の除去後、ヒューズ7及び絶縁層2上を保護膜3で覆う。以上説明した方法により、ヒューズ7と保護膜3との間に空洞8が形成される。
次に、本発明の実施例2について図3を参照して詳細に説明する。
上記実施例1では、ヒューズ7と直接接する位置に空洞8を形成したが、本実施例では、図3に示すように、空洞8をヒューズ7の下方の絶縁層2に形成する。なお、空洞8の形成位置は、ヒューズ7の下層に限られず、ヒューズ7の上層に位置しても良いし、飛び散りの勢いで突き破れるような膜であればヒューズ7と直接接する必要は無い。
上記実施例1では、ヒューズ7と直接接する位置に空洞8を形成したが、本実施例では、図3に示すように、空洞8をヒューズ7の下方の絶縁層2に形成する。なお、空洞8の形成位置は、ヒューズ7の下層に限られず、ヒューズ7の上層に位置しても良いし、飛び散りの勢いで突き破れるような膜であればヒューズ7と直接接する必要は無い。
実施例1及び実施例2における空洞8の形成については、絶縁層2の段差を利用したり、エッチングで成形したりするのが最も一般的であるが、これらに限られず、物理的研磨や他の方法でも成形可能である。
以上、本発明の各実施例によれば、ヒューズの飛び散りは、ヒューズ近傍に形成された空洞に吸収されるので、素子や配線、半導体基板に対する損傷を防止することができ、歩留り及び信頼性の向上が可能になる。
以上、本発明の実施例について説明したが、上記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々の変形が可能である。
1 半導体基板
2 絶縁層
3 保護膜
4 配線層
5 ガス
6 レーザー
7 ヒューズ
8 空洞
9 レジスタ
2 絶縁層
3 保護膜
4 配線層
5 ガス
6 レーザー
7 ヒューズ
8 空洞
9 レジスタ
Claims (4)
- 表面に回路素子が設けられた半導体基板上に絶縁層が形成され、該絶縁層上にレーザートリミングされるヒューズが形成され、該ヒューズ上に保護膜が形成されてなる半導体装置であって、
前記ヒューズ近傍に少なくとも1以上の空洞を形成してなることを特徴とする半導体装置。 - 前記少なくとも1以上の空洞は、前記ヒューズに直接接する位置に形成されることを特徴とする請求項1記載の半導体装置。
- 前記少なくとも1以上の空洞は、前記絶縁層内又は前記保護膜内に形成されることを特徴とする請求項1記載の半導体装置。
- 前記少なくとも1以上の空洞は、前記絶縁層の段差の利用、エッチング、又は物理的研磨のうちいずれかの方法を用いて成形されることを特徴とする請求項1から3のいずれか1項に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004220308A JP2006041257A (ja) | 2004-07-28 | 2004-07-28 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004220308A JP2006041257A (ja) | 2004-07-28 | 2004-07-28 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006041257A true JP2006041257A (ja) | 2006-02-09 |
Family
ID=35905919
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004220308A Pending JP2006041257A (ja) | 2004-07-28 | 2004-07-28 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006041257A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011124370A (ja) * | 2009-12-10 | 2011-06-23 | Renesas Electronics Corp | 半導体装置および半導体装置の製造方法 |
JP2015109305A (ja) * | 2013-12-03 | 2015-06-11 | 富士電機株式会社 | ポリシリコンヒューズおよびポリシリコンヒューズを有する、半導体装置およびポリシリコンヒューズの分断方法 |
US9412694B2 (en) | 2013-05-17 | 2016-08-09 | Fuji Electric Co., Ltd. | Polysilicon fuse, manufacturing method thereof, and semiconductor device including polysilicon fuse |
US10297490B2 (en) | 2017-08-09 | 2019-05-21 | Fuji Electric Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03169049A (ja) * | 1989-11-28 | 1991-07-22 | Nec Corp | 半導体集積回路 |
JPH10107146A (ja) * | 1996-10-01 | 1998-04-24 | Nkk Corp | メタルヒューズ |
JPH1197542A (ja) * | 1997-09-19 | 1999-04-09 | Nec Corp | 半導体装置およびその製造方法 |
JP2000252364A (ja) * | 1999-02-26 | 2000-09-14 | Internatl Business Mach Corp <Ibm> | 集積回路及びその製造方法 |
-
2004
- 2004-07-28 JP JP2004220308A patent/JP2006041257A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03169049A (ja) * | 1989-11-28 | 1991-07-22 | Nec Corp | 半導体集積回路 |
JPH10107146A (ja) * | 1996-10-01 | 1998-04-24 | Nkk Corp | メタルヒューズ |
JPH1197542A (ja) * | 1997-09-19 | 1999-04-09 | Nec Corp | 半導体装置およびその製造方法 |
JP2000252364A (ja) * | 1999-02-26 | 2000-09-14 | Internatl Business Mach Corp <Ibm> | 集積回路及びその製造方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011124370A (ja) * | 2009-12-10 | 2011-06-23 | Renesas Electronics Corp | 半導体装置および半導体装置の製造方法 |
US9412694B2 (en) | 2013-05-17 | 2016-08-09 | Fuji Electric Co., Ltd. | Polysilicon fuse, manufacturing method thereof, and semiconductor device including polysilicon fuse |
JP2015109305A (ja) * | 2013-12-03 | 2015-06-11 | 富士電機株式会社 | ポリシリコンヒューズおよびポリシリコンヒューズを有する、半導体装置およびポリシリコンヒューズの分断方法 |
US10297490B2 (en) | 2017-08-09 | 2019-05-21 | Fuji Electric Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4634180B2 (ja) | 半導体装置及びその製造方法 | |
JP2006041257A (ja) | 半導体装置 | |
JP2010263145A (ja) | 半導体装置及びその製造方法 | |
JP2006108489A (ja) | 半導体装置の製造方法 | |
KR101037452B1 (ko) | 반도체 소자의 퓨즈 및 그 형성 방법 | |
JP4118044B2 (ja) | 最適化された金属ヒューズの処理工程 | |
JP2009004484A (ja) | 半導体装置の製造方法 | |
JP2006222258A (ja) | 半導体ウエハと半導体素子およびその製造方法 | |
KR100672728B1 (ko) | 반도체 소자의 제조방법 | |
KR100618891B1 (ko) | 퓨즈 보호용 패턴부를 구비한 반도체 장치 | |
JP2008066440A (ja) | 半導体装置およびその製造方法 | |
JPH11204525A (ja) | 半導体装置の製造方法 | |
JP2019054172A (ja) | 半導体装置 | |
JP2005223172A (ja) | 半導体装置及びその製造方法 | |
KR100605870B1 (ko) | 반도체소자의 퓨즈부 형성방법 | |
JP2004303991A (ja) | 半導体装置及びその製造方法 | |
JP2005012078A (ja) | 半導体装置および半導体装置の製造方法 | |
KR100702312B1 (ko) | 반도체소자의 퓨즈박스 및 그 형성방법 | |
KR20090070826A (ko) | 퓨즈를 구비한 반도체 소자 및 그 제조 방법 | |
KR100833588B1 (ko) | 반도체 소자의 제조방법 | |
JP2004335612A (ja) | 半導体装置及びその製造方法 | |
JP2004342922A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2007081230A (ja) | 半導体装置及びその製造方法 | |
KR100998950B1 (ko) | 퓨즈를 구비한 반도체 소자 및 그 제조 방법 | |
KR20020001019A (ko) | 퓨즈를 갖는 반도체 장치의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070720 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100302 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100304 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100629 |