JP2006041135A - 電子デバイスおよびその製造方法 - Google Patents

電子デバイスおよびその製造方法 Download PDF

Info

Publication number
JP2006041135A
JP2006041135A JP2004217961A JP2004217961A JP2006041135A JP 2006041135 A JP2006041135 A JP 2006041135A JP 2004217961 A JP2004217961 A JP 2004217961A JP 2004217961 A JP2004217961 A JP 2004217961A JP 2006041135 A JP2006041135 A JP 2006041135A
Authority
JP
Japan
Prior art keywords
electronic device
substrate
base material
film
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004217961A
Other languages
English (en)
Inventor
Toshimasa Eguchi
敏正 江口
Kazue Takechi
和重 竹知
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Sumitomo Bakelite Co Ltd
Original Assignee
NEC Corp
Sumitomo Bakelite Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Sumitomo Bakelite Co Ltd filed Critical NEC Corp
Priority to JP2004217961A priority Critical patent/JP2006041135A/ja
Priority to US11/186,696 priority patent/US20060017154A1/en
Publication of JP2006041135A publication Critical patent/JP2006041135A/ja
Priority to US12/503,485 priority patent/US20100003804A1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/13613—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit the semiconductor element being formed on a first substrate and thereafter transferred to the final cell substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0145—Polyester, e.g. polyethylene terephthalate [PET], polyethylene naphthalate [PEN]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】 電子デバイスの歩留まりを向上させる。
【解決手段】 以下の方法で薄膜デバイス４１を作製する。基板１０上に半導体素子１１を形成する。次に、半導体素子１１の上部に接着剤を用いて保護フィルムを貼付する。次に、半導体素子１１の設けられた面と反対側の面から基板１０を厚み方向に除去する。そして、除去処理を行った基板１０の表面にフィルム１６を接着する。そして、保護フィルムを除去する。得られた薄膜デバイス４１を加熱処理する。
【選択図】 図１

Description

本発明は、電子デバイスおよびその製造方法に関する。
近年、軽量で割れにくい薄膜トランジスタ液晶表示デバイスとして、樹脂基板を用いたフレキシブル液晶表示デバイスの開発が進められている。この実現手段として、一旦ガラス基板上に形成した薄膜トランジスタ（ＴＦＴ）アレイを樹脂基板上に転写するデバイス形成法が開発されている（非特許文献１）。
非特許文献１では、薄膜トランジスタアレイが形成されたガラス基板を裏面側からフッ酸系溶液でウエットエッチングしてガラス基板をすべて除去し、そのエッチング面に樹脂基板を貼り付けてフレキシブル薄膜トランジスタ基板を形成する方法が用いられている。この従来プロセスを、図１５（ａ）、図１５（ｂ）、図１６（ｃ）、および図１６（ｄ）を用いて説明する。
まず、エッチングストッパ３０および薄膜トランジスタアレイ３１が形成されたガラス基板３２の表面全面に、接着剤層３３を介して保護フィルム１２を貼り付ける（図１５（ａ））。次に、フッ酸系のエッチング溶液３４を用いてガラス基板を裏面側からすべてエッチング除去し、エッチングストッパ３０にてエッチングを止める（図１５（ｂ））。次いで、エッチング面に樹脂基板３５を接着剤層３３を介して貼り付ける（図１６（ｃ））。そして、保護フィルム１２を剥離することにより樹脂基板３５に転写されたデバイスが完成する（図１６（ｄ））。
この方法により、ＴＦＴの特性に大きな変化を生じさせることなく転写することが可能であるとされている。
Ａｋｉｈｉｋｏ Ａｓａｎｏ ａｎｄ Ｔｏｍｏａｔｓｕ Ｋｉｎｏｓｈｉｔａ、 「Ｌｏｗ−Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ−Ｓｉｌｉｃｏｎ ＴＦＴ Ｃｏｌｏｒ ＬＣＤ Ｐａｎｅｌ Ｍａｄｅ ｏｆ Ｐｌａｓｔｉｃ Ｓｕｂｓｔｒａｔｅｓ」、 Ｓｏｃｉｅｔｙ ｆｏｒ Ｉｎｆｏｒｍａｔｉｏｎ Ｄｉｓｐｌａｙ ２００２ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｓｙｍｐｏｓｉｕｍ Ｄｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ（米国）、 ２００２年５月、 ｐ．１１９６−１１９９
ところが、本発明者が上記従来の方法を用いて薄膜デバイスの転写を行ったところ、実際には期待される程度の歩留まりが得られていなかった。そこで、本発明者がこの原因について鋭意検討した結果、以下の知見が見出された。
従来技術の転写デバイスでは、転写後に７０℃以上の熱処理工程を行うと、デバイス基板に比較的大きな反りが生じた。たとえば、図１５（ａ）〜図１６（ｄ）に示したプロセスを利用して作製した３００ｍｍ×３５０ｍｍサイズの薄膜トランジスタ転写デバイス（図１７（ａ））を８０℃で熱処理した場合、図１７（ｂ）に示すように反り量が６０ｍｍとなり、その後のハンドリングあるいは切り出し時の歩留まりを低下させた。なお、反り量は、得られた転写デバイスを平面上に配置したときに、転写デバイスの全領域において、転写デバイスの表面から樹脂基板３５と反対側の面の方向に向かう法線ベクトルが水平または水平に対して上方に向いている際の、樹脂基板３５の最低部と最高部との高さの差とした。
また、完成した薄膜トランジスタ転写デバイスを液晶ディスプレイに活用するために、配向膜としてポリイミド膜を塗布し、その後これを１８０℃でアニールしたところ、反り量はさらに大きくなった。その結果、その後の切断工程や、その他の基板との貼り合せ工程の歩留まりが低下した。
このため、デバイスの歩留まりを向上させ、また、信頼性を向上させるためには、後の加熱工程における反りを抑制するという新たな観点からの設計が必要となる。
本発明は上記事情に鑑みてなされたものであり、その目的は、電子デバイスの歩留まりを向上させる技術を提供することにある。
半導体素子の厚さが２００μｍ以下の薄型のデバイスでは、生産性や量産性を考慮すると、一辺が１００ｍｍ以上の大きさを有する基板を使用するのが一般的である。基板の大きさが小さすぎると、基板一枚当たりから充分な数の電子デバイスを得ることができず生産性が低下する。
ところが、上述したように、一辺が１００ｍｍ以上の基板を用いて転写電子デバイスを作製し、その後、たとえば７０℃以上の加熱処理を行うと、樹脂基板や接着層の熱膨張や収縮等により電子デバイスが反ってしまっていた。何らかのプロセス工程後の電子デバイスの特性安定性を得るために、加熱処理は必須であるが、その加熱処理のために電子デバイスが反ってしまう。特に一辺３００ｍｍ以上の大型の転写デバイスの場合、たとえば反り量が５０ｍｍ以上となり、その後のハンドリングが困難となっていた。また、反り量が大きいほど、その大型転写デバイスから小片を切り出した際に、切り出したデバイスの反り量も無視できなくなることがあった。
そこで、本発明者は、半導体素子の厚さが２００μｍ以下の薄型の電子デバイスの歩留まりの向上を目指して反りの原因についてさらに鋭意検討を重ねたところ、以下の知見が新たに見出された。
ガラス基板上に形成された電子デバイスを転写する場合、ガラス基板をフッ酸系溶液でエッチングする際に、フッ酸系溶液に不溶な物質がガラス基板面上に析出することが見出された。そして、この析出により、均一なエッチングが阻害されてしまっていた。エッチングが不均一に進み、ガラス基板の厚さが面内でばらつくと、特に厚みの薄い部分で転写デバイスの反りが大きくなり、平坦な電子デバイスの安定的な製造を阻害する要因となっていた。
また、この析出物は、ガラス基板の厚さのばらつきのみならず、エッチング面でのミクロ的な凹凸生成の原因ともなりうる。さらに、適度な凹凸は、接着層との接着強度を維持するのに効果的であるが、過度の凹凸の存在は光の乱反射の発生などを招き、電子デバイスの性能に影響を及ぼすことがあった。
本発明は、以上に述べた新たな知見に基づき完成されたものである。
本発明によれば、第一の基材と、前記第一の基材の素子形成面に設けられた厚さ２００μｍ以下の半導体素子と、前記第一の基材の裏面に設けられた第二の基材と、を備え、前記第一の基材の前記裏面の中心線平均粗さＲａが３μｍ以下であることを特徴とする電子デバイスが提供される。
本発明によれば、後述するように、第一の基材の裏面のＲａを３μｍ以下とすることにより、従来では得られないような反りの少ない電子デバイスを得ることができる。
ここで、前記中心線平均粗さ（Ｒａ）は、ＪＩＳ Ｂ０６０１により規定され、たとえば、段差計や三次元測定装置を用いて測定することができる。また、走査型電子顕微鏡（ＳＥＭ）または原子間力顕微鏡（ＡＦＭ）などを用いて測定することができる。
なお、第一の基材と第二の基材との間に介在層を有する構成であってもよい。たとえば、本発明の電子デバイスにおいて、前記第二の基材と前記第一の基材との間に接着層が設けられた構成とすることができる。こうすることにより、第一の基材と第二の基材とを確実に接合することができる。このため、さらに電子デバイスをさらに信頼性の高い構成とすることができる。
本発明の電子デバイスにおいて、前記接着層が紫外線硬化樹脂からなる構成とすることができる。こうすることにより、光照射により第一の基材と第二の基材を確実に接合することができる。このため、電子デバイスの反りをより一層確実に低減することができる。
本発明の電子デバイスにおいて、前記接着層が熱硬化樹脂からなり、前記接着層の硬化収縮率が５％以下であってもよい。こうすることにより、電子デバイスの反りを確実に低減し、歩留まりを向上させることができる。なお、本明細書において、硬化収縮率は、反応収縮と熱収縮とをあわせたものであり、ＪＩＳ Ａ６０２４に準じ、未硬化の樹脂と硬化した樹脂の比重を測定して求めることができる。
本発明の電子デバイスにおいて、前記第二の基材が、ポリイミド、ポリアミド、およびポリアミドイミドからなる群から選択される一または二以上の樹脂を含む構成とすることができる。こうすることにより、第二の基材を低線膨張率化できる。このため、電子デバイスの反りをさらに確実に低減することができる。
本発明の電子デバイスにおいて、前記第二の基材が、架橋された樹脂材料および無機材料を含んでもよい。架橋された樹脂材料を用いることにより、第一の基材に対する密着性を向上させることができる。たとえば、本発明において、前記第二の基材がエポキシ系架橋樹脂またはアクリル系架橋樹脂と無機物とを含む構成とすることができる。
本発明の電子デバイスにおいて、前記第二の基材が紫外線透過材料により構成されていてもよい。こうすることにより、本発明に係る電子デバイスが光透過性を要求される素子である場合にも、充分な透過性を確保することができる。また、光硬化性の接着層を有する構成の場合、確実に接着させることができる。紫外線透過材料としては、波長３６５ｎｍにおける光透過率が４０％以上である材料が好ましく用いられる。また、紫外線透過材料として、たとえば、波長４００ｎｍにおける光透過率が７５％以上であり、かつ、波長５５０ｎｍにおける光透過率が８０％以上である材料を用いることもできる。
本発明の電子デバイスにおいて、前記第二の基材が脂肪族アクリレートまたは脂環式エポキシ樹脂のいずれかを含んでもよい。たとえば多官能脂肪族アクリレート等を重合して得られるポリマー等とすることができる。
本発明の電子デバイスにおいて、前記第二の基材の３０℃から１００℃における線膨張係数が３０ｐｐｍ／℃以下であってもよい。こうすることにより、電子デバイスに反りが生じるのをさらに確実に抑制することができる。なお、本発明において、第二の基材の線膨張係数は、ＪＩＳ Ｋ６９１１により、たとえばＴＭＡ方法により求められる。
本発明の電子デバイスにおいて、前記第一の基材がガラスであってもよい。本発明の薄膜デバイスは、第一の基材の裏面のＲａが３μｍ以下であるため、第一の基材がガラスである場合にも反りの発生が抑制された構成とすることができる。
本発明の電子デバイスにおいて、前記第一の基材が薄膜化された構成とすることができる。こうすることにより、電子デバイスのフレキシブル性を向上させることができる。
本発明の電子デバイスにおいて、前記第一の基材の前記裏面がエッチング処理面であってもよい。また、本発明の電子デバイスにおいて、前記第一の基材の前記裏面が研磨処理面であってもよい。こうすることにより、電子デバイスを反りの発生がさらに確実に抑制された構成とすることができる。
本発明の電子デバイスにおいて、前記第二の基材の形状がフィルム状であってもよい。こうすることにより、電子デバイスのフレキシブル性および製造安定性を向上させることができる。
本発明の電子デバイスにおいて、前記第二の基材がフレキシブル基板であってもよい。こうすることにより、電子デバイスをフレキシブルで割れにくくすることができる。
本発明の電子デバイスにおいて、少なくとも前記第二の基材および前記半導体素子が積層された積層構造物に７０℃以上の加熱処理を与えることにより作製され、当該電子デバイスが一辺１００ｍｍの正方形を覆い隠す任意の形状を有しており、かつ、前記半導体素子の厚さが２００μｍ以下であり、かつ、当該電子デバイスを、外力を与えずに平坦な面上に置いた時に、前記半導体素子の全領域から、前記第二の基材と反対側の方向へ伸ばした法線ベクトルが水平、または水平に対して上方に向いており、かつ、当該電子デバイスの最高点が前記平坦な面の表面から５０ｍｍ以下であることを特徴とする電子デバイスが提供される。
本発明に係る電子デバイスの最高点は平坦な面の表面から５０ｍｍ以下であるため、７０℃以上の加熱処理を与えることにより作製されながら反りが小さい。このため、歩留まりが高く、製造安定性にすぐれている。
本発明によれば、前記電子デバイスから任意の形状に小さく切り出すことにより作製されたことを特徴とする電子デバイスが提供される。本発明に係る電子デバイスは、反りが小さいデバイスから小さく切り出されているため、反りの発生が抑制されている。
本発明の電子デバイスにおいて、前記半導体素子が、酸化ケイ素または窒化ケイ素を主成分とする膜上に形成された薄膜シリコントランジスタ素子または薄膜ダイオード素子であってもよい。こうすることにより、反りが小さく製造歩留まりにすぐれたフレキシブル薄膜シリコンデバイスを安定的に得ることができる。
本発明の電子デバイスにおいて、酸化ケイ素または窒化ケイ素を主成分とする前記膜の厚さが、２０ｎm以上２００μｍ以下であってもよい。こうすることにより、電子デバイスのフレキシブル性をさらに向上させることができる。
本発明の電子デバイスにおいて、酸化ケイ素または窒化ケイ素を主成分とする前記膜の、前記第二の基材に面する側の膜面の中心線平均粗さＲａが１ｎｍ以上３μｍ以下であってもよい。こうすることにより、７０℃以上の加熱処理により生じる反りをより一層確実に抑制することができる。
本発明の電子デバイスにおいて、前記薄膜シリコントランジスタ素子または前記薄膜ダイオード素子が、表示装置用素子として用いられている構成とすることができる。こうすることにより、製造歩留まりに優れたフレキシブル薄膜表示素子を安定的に得ることができる。
本発明の電子デバイスにおいて、前記半導体素子が、シリコンウエハ、化合物半導体ウエハ、またはＳＯＩウエハに形成されていてもよい。こうすることにより、これらのウエハ状に形成されたデバイスを、反りが小さく製造歩留まりにすぐれたものとすることができる。
本発明によれば、第一の基材上に半導体素子を形成する工程と、前記第一の基材の一部を前記半導体素子の設けられた面と反対側の面から除去し、前記第一の基材の厚さを減少させる工程と、前記第一の基材の前記半導体素子の設けられた面と反対側の面に第二の基材を接着し、電子デバイスを得る工程と、第二の基材を接着する前記工程の後、前記電子デバイスを加熱する工程と、を含み、第一の基材の厚さを減少させる前記工程は、前記第一の基材の前記半導体素子の設けられた面と反対側の面の中心線平均粗さＲａを３μｍ以下とする工程を含むことを特徴とする電子デバイスの製造方法が提供される。
本発明に係る電子デバイスの製造方法は、第一の基材の一部を除去し、その厚さを減少させる工程を含む。そして、この工程で、第一の基材の半導体素子の設けられた面と反対側の面のＲａを３μｍ以下とする。このため、第一の基材の表面の凹凸を減少させることができる。このため、第一の基材の厚さのばらつきを低減することができる。よって、電子デバイスを加熱する工程における反りの発生を好適に抑制することができる。また、加熱により半導体素子の特性を向上させることができる。したがって、すぐれた特性の電子デバイスを高い歩留まりで安定的に製造することができる。
本発明に係る電子デバイスの製造方法において、電子デバイスを加熱する前記工程は、当該電子デバイスを７０℃以上の温度で加熱する工程を含むことができる。従来の技術では、電子デバイスを７０℃以上に加熱する工程を含む場合、反りの発生が顕著に生じていた。本発明の方法では、第一の基材の半導体素子の設けられた面と反対側の面のＲａを３μｍ以下とするため、このような場合にであっても反りの発生を確実に抑制することができる。
本発明の電子デバイスの製造方法において、第一の基材の厚さを減少させる前記工程は、前記第一の基材をエッチング液に接触させつつ、前記エッチング液に超音波振動を与える工程を含んでもよい。こうすることにより、エッチングの際に第一の基材の表面に析出物が生成した際にも、超音波振動によりこれを除去し、第一の基材の表面に堆積しないようにすることができる。
本発明の電子デバイスの製造方法において、第一の基材の厚さを減少させる前記工程は、前記第一の基材の前記反対側の面を前記エッチング液の噴流に接触させる工程を含んでもよい。こうすることにより、エッチングの際に第一の基材の表面に析出物が生成した際にも、噴流によりこれを除去し、第一の基材の表面に堆積しないようにすることができる。
本発明の電子デバイスの製造方法において、前記第一の基材がガラスであり、前記エッチング液がフッ化水素酸を含んでもよい。こうすることにより、ガラス製の第一の基材を確実にエッチングし、薄さを薄くすることができる。また、エッチングの際に析出物が生じるが、本発明に係る方法では、析出物がガラスの表面に析出しないようにエッチングが行われるため、ガラス製の第一の基材を薄型化しつつ、エッチング面の凹凸を小さくすることができる。
本発明の電子デバイスの製造方法において、第一の基材の厚さを減少させる前記工程は、前記第一の基材を研磨する工程を含んでもよい。こうすることにより、エッチングの際に第一の基材の表面に析出物が生成した際にも、噴流によりこれを除去し、第一の基材の表面に堆積しないようにすることができる。
本発明の電子デバイスの製造方法において、第二の基材を接着する前記工程は、前記第一の基材と前記第二の基材との間に接着層を設ける工程を含んでもよい。こうすることにより、第一の基材と第二の基材を確実に接合することができる。よって、信頼性の高い電子デバイスを安定的に得ることができる。
本発明の電子デバイスの製造方法において、第二の基材を接着する前記工程の前に、前記第一の基材の前記反対側の面または前記第二の基材の表面を洗浄する工程を含んでもよい。
また、本発明の電子デバイスの製造方法において、第二の基材を接着する前記工程の前に、前記第一の基材の前記反対側の面または前記第二の基材の表面を活性化する工程を含んでもよい。
こうすることにより、第一の基材と第二の基材との密着性を向上させることできる。よって、反りの少ない電子デバイスをより一層安定的に得ることができる。
本発明の電子デバイスの製造方法において、半導体素子を形成する前記工程の後、第一の材の厚さを減少させる前記工程の前に、前記半導体素子上に保護層を設ける工程を含んでもよい。また、本発明の電子デバイスの製造方法において、第一の基材の厚さを減少させる前記工程の後、前記保護層を除去する工程を含んでもよい。こうすることにより、半導体素子の特性を充分に維持することができる。このため、電子デバイスの特性を向上させることができる。
以上説明したように本発明によれば、電子デバイスの歩留まりを向上させる技術が実現される。
以下、本発明の実施の形態について、図面を用いて説明する。なお、すべての図面において、共通の構成要素には同じ符号を付し、適宣説明を省略する。
（第一の実施の形態）
本実施の形態は、半導体素子がアレイ状に形成されたフレキシブル集積回路デバイスに関する。
図１は、本実施の形態に係る薄膜デバイス４１を示す図である。薄膜デバイス４１は、フィルム１６、接着層１７、基板１０、および半導体素子１１がこの順に積層された構成を有する。
薄膜デバイス４１において、複数の半導体素子１１は、基板１０の表面にアレイ状に設けられている。半導体素子１１は薄膜デバイス４１の用途に応じて適宜選択され、たとえば、ポリシリコンＴＦＴアレイなどのＴＦＴ、薄膜ダイオード（ＴＦＤ）、金属配線等とすることができる。
半導体素子１１の厚さは、たとえば２００μｍ以下、好ましくは１００μｍ以下とすることができる。こうすることにより、デバイスを薄型化することができる。また、半導体素子１１の厚さの下限に特に制限はないが、たとえば、１μｍ以上とすることができる。こうすることにより、半導体素子１１の製造安定性を向上させることができる。
基板１０は、たとえば絶縁性の材料とすることができる。たとえば、酸化ケイ素や窒化ケイ素からなる基板を用いることができる。具体的には、たとえば、無アルカリガラス等のガラス基板などとすることができる。
基板１０の大きさは、たとえば一辺１００ｍｍの正方形を覆い隠す任意の形状とすることができる。たとえば、一辺が３００ｍｍの正方形とする。薄膜デバイス４１は後述するように加熱による反りの発生が抑制される構成であるため、基板１０のサイズが大きい場合にも製造安定性にすぐれ、歩留まりの低下が抑制される。
基板１０の厚さは、たとえば２０ｎｍ以上、好ましくは１００ｎｍ以上とすることができる。こうすることにより、半導体素子１１の機械的強度を確保することができる。また、基板１０の厚さを、たとえば２００μｍ以下、好ましくは１００μｍ以下とすることができる。こうすることにより、基板１０のフレキシブル性を充分に確保することができる。基板１０を薄くしてデバイスを薄膜化した場合であっても、裏面の中心線平均粗さＲａが３μｍ以下であるため、加熱による反りの発生を好適に抑制することができる。
また、基板１０には、フィルム１６が接合されている側の面の凹凸について、中心線平均粗さ（Ｒａ）が３μｍ以下、好ましくは１．５μｍ以下である材料を用いる。こうすることにより、薄膜デバイス４１を加熱した際の反りの発生を抑制することができる。また、凹凸面における光の散乱の発生を抑制し、基板１０の光透過率を向上させることができる。よって、液晶表示装置等の、基板１０に透明性が要求される薄膜デバイス４１にも好適に用いることができる。また、基板１０当該面のＲａの下限に特に制限はないが、たとえば１ｎｍ以上とすることができる。こうすることにより、基板１０と接着層１７または接着層１７との間の接着性を確保することができる。
基板１０と半導体素子１１からなる半導体素子層は、たとえば液晶ディスプレイや有機ＥＬディスプレイ等の表示装置の駆動用素子として用いることができる。
フィルム１６の材料として、たとえば有機樹脂材料を用いることができる。また、有機樹脂材料と無機材料からなる構成としてもよい。また、フィルム１６として光学特性の制御されたものを用いることにより、液晶ディスプレイ等の表示装置に好適に用いることができる。また、銅箔やアルミ箔等の金属薄膜などをフィルム１６として用いると、集積回路等に好適に利用できる。
有機樹脂材料として、具体的には、たとえば、ポリイミド、ポリアミド、ポリアミドイミド等が挙げられる。これらの材料は、その分子構造からフィルム１６の線膨張率を低下させることができる。このため、これらを用いれば、基板１０または接着層１７とフィルム１６との線膨張率の相違による反りの発生を抑制することができる。
また、有機樹脂材料として、脂肪族アクリレート等のアクリル系架橋樹脂、脂環式エポキシ樹脂等のエポキシ系架橋樹脂等の架橋樹脂を用いることもできる。架橋樹脂を用いることにより、フィルム１６の強度を充分に確保することができる。また、無機物をフィルム１６中に一様に分散させることができる。
無機材料として、たとえば、シリカ（ＳｉＯ2）、グラスファイバー等を用いることができる。フィルム１６に無機物を添加することにより、基板１０の機械的強度を高めることができる。
フィルム１６は所定の波長において透明な材料としてもよい。たとえば、フィルム１６の材料を、波長３６５ｎｍにおける光透過率が４０％以上である材料とする。また、フィルム１６の材料を、たとえば、波長４００ｎｍにおける光透過率が７５％以上であり、かつ、波長５５０ｎｍにおける光透過率が８０％以上である材料とすることもできる。このようにすれば、薄膜デバイス４１が表示装置等の光透過性を要求される素子である場合にも、所定の波長の光に対する光透過性を確保することができる。
このような材料として、たとえば、ポリエチレンテレフタレート、ポリエチレンナフタレート、ポリブチレンテレフタレート、ポリカーボネート、ポリスルホン、ポリエーテルスルホン、ポリシクロオレフィン、シクロオレフィンを含むコポリマー、アクリル系架橋樹脂、エポキシ系架橋樹脂、不飽和ポリエステル系架橋樹脂等の樹脂が挙げられる。また、これらの樹脂に加え、シリカやグラスファイバー等の無機材料を含んでもよい。
また、フィルム１６の波長５５０ｎｍにおける位相差を１０ｎｍ以下とすることができる。こうすることにより、薄膜デバイス４１が液晶表示装置である場合等、フィルム１６に偏光の透過性が求められる場合にも好適に用いることができる。このような材料として、たとえば、上記の透明樹脂材料またはこれと無機材料との混合物が挙げられる。
また、フィルム１６を、３０℃から１００℃における線膨張係数が３０ｐｐｍ／℃以下である材料とすることができる。こうすることにより、弾性率の高い材料で構成されるフィルムの場合にも加熱による反りの発生を抑制することができる。このような構成として、たとえば、ポリイミドや芳香族ポリアミド等の樹脂に無機物を加えた材料が挙げられる。
また、フィルム１６が樹脂からなる場合、そのガラス転移温度が２００℃以上の材料とすることができる。こうすることにより、薄膜デバイス４１の上部に保護層を形成したり、薄膜デバイス４１を実装する際などの加熱プロセスの加工条件を広くとれるため好ましい。このような樹脂の材料として、たとえば、ポリイミド、ポリアミドイミド、ポリエーテルイミド、ポリエーテルスルホン、エポキシ系架橋樹脂、またはアクリル系架橋樹脂等が挙げられる。
また、薄膜デバイス４１において、接着層１７を設けることにより、基板１０とフィルム１６をより一層確実に接合することができる。
接着層１７は、ガラス転移温度がたとえば２００℃以上、好ましくは２４０℃以上である材料により構成とすることができる。こうすることにより、薄膜デバイス４１の上部に半導体素子１１を保護する保護層を形成したり、薄膜デバイス４１を実装する際などに行われる加熱プロセスの加工条件の選択の幅を大きくすることができる。また、ガラス転移温度の上限は接着方法に応じて適宜選択されるが、たとえば、３００℃以下とすることができる。
また、接着層１７もフィルム１６と同様に透明性にすぐれた材料とすることができる。たとえば、接着層１７の波長３６５ｎｍにおける光透過率が４０％以上であってもよい。また、接着層１７の波長４００ｎｍにおける光透過率が７５％以上であり、かつ、波長５５０ｎｍにおける光透過率が８０％以上であってもよい。こうすれば、薄膜デバイス４１が表示装置等の光透過性を要求される素子である場合にも、充分な透過性を確保することができる。
また、接着層１７の波長５５０ｎｍにおける位相差を１０ｎｍ以下とすることができる。こうすることにより、薄膜デバイス４１が液晶表示装置である場合等、接着層１７に偏光の透過性が求められる場合にも好適に用いることができる。
接着層１７の態様として、たとえば、溶剤を含む熱可塑性樹脂を接着後に乾燥して硬化させたもの、光硬化性樹脂からなるもの、反応硬化性樹脂からなるもの、熱硬化性樹脂からなるもの、ホットメルト型接着剤からなるもの、および粘着剤からなるもの等を挙げることができる。また、これらの複数の性質を併せ持つ接着剤としてもよい。このような接着剤として、たとえば、アクリル系、エポキシ系、シリコーン系の接着剤などを用いることができる。
このうち、接着層１７が光硬化性樹脂からなる構成とすることにより、室温で硬化が可能であって２００℃以上のガラス転移温度を有する材料とすることも可能であるため、好適に用いられる。光硬化性樹脂として、たとえば、アクリル系樹脂、エポキシ樹脂等を挙げることができる
また、熱硬化性樹脂からなるものは、酸化ケイ素や窒化ケイ素を主成分とする材料に対して優れた接着性を示すものを得やすい。このため、基板１０またはフィルム１６の材料に応じてこれらの材料を好適に用いることができる。熱硬化性樹脂として、たとえば、エポキシ樹脂、不飽和ポリエステル樹脂等を挙げることができる。
なお、接着層１７の材料は、エポキシ系架橋樹脂，アクリル系架橋樹脂，不飽和ポリエステル等とすることができる。これらは単独で用いることもできるし、複数のものを組み合わせて用いることもできる。
次に、薄膜デバイス４１の製造方法を説明する。薄膜デバイス４１は、
（ｉ） 基板１０上に半導体素子１１を形成し、半導体素子層を作製する工程、
（ｉｉ） 半導体素子層の上部に粘着剤１３を用いて保護フィルム１２を貼付する工程、
（ｉｉｉ） 半導体素子１１の設けられた面と反対側の面から基板１０を厚み方向に除去する工程、
（ｉｖ） （ｉｉｉ）の処理を行った面にフィルム１６を接着する工程、
（ｖ） 保護フィルム１２を除去する工程、
（ｖｉ） 得られたデバイスに７０℃以上の加熱処理を与える工程、
の各工程が順次行われることにより得られる。以下、図面を参照して工程ごとに説明する。
図２（ａ）〜図２（ｃ）および図３（ｄ）〜図３（ｆ）は、図１に示した薄膜デバイス４１の製造手順を示す工程断面図である。
工程（ｉ）では、基板１０上に半導体素子１１を形成する（図２（ａ））。基板１０として、たとえば一辺が１００ｍｍ以上のサイズを有する無アルカリガラスのようなＳｉＯ2を主成分とする基板上に、ＴＦＴ、ＴＦＤ、金属配線等からなる薄膜半導体素子を形成する。
ＴＦＴは、たとえば厚さ０．７ｍｍ程度のガラス基板上にアモルファスシリコンまたはポリシリコンなどの半導体薄膜を形成して得られる。また、ＴＦＤは、たとえば、厚さ０．７ｍｍ程度のガラス基板上に金属／半導体（または絶縁体）／金属の積層構造を形成して得られる。
工程（ｉｉ）では、半導体素子層上に粘着剤１３を介して保護フィルム１２を設ける（図２（ｂ））。このとき、たとえば、シート状の保護フィルム１２を粘着剤１３を用いて貼付することができる。粘着剤として、たとえば、アクリル系粘着剤、ウレタン系粘着剤、ゴム系粘着剤などを用いることができる。粘着剤を用いることにより、（ｖ）の工程においてフィルム１６の剥離を容易に行うことができる。粘着剤１３および保護フィルム１２の材料は、後述する工程（ｉｉｉ）で行われる処理に対する耐性を有する材料とすることができる。耐薬品性に優れたものを用いる等、（ｉｉｉ）での処理の内容に応じて適宜材料が選択される。
粘着材の材料として、具体的には、たとえば、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート、ポリカーボネート、ポリブチレンテレフタレート、ポリエーテルサルフォン、ポリオレフィン、ポリエーテルイミド、ポリアミド、ポリアミドイミド、ポリエーテルエーテルケトン、ポリアリレート、シロキサン樹脂、アクリル樹脂、エポキシ樹脂、フェノール樹脂などが挙げられる。また、これらのポリマーアロイを単独で用いてもよいし、これらを少なくとも一つ含む積層体としてもよい。
なお、半導体素子１１が設けられた基板１０の表面にスピンコートなどにより熱硬化樹脂を塗布し、加熱硬化することによりフィルム状または膜状の保護フィルム１２を形成してもよい。この場合にも、必要に応じて粘着剤１３を用いることができる。
工程（ｉｉｉ）では、半導体素子１１が設けられている面の裏面から基板１０の一部をエッチングにより除去する（図２（ｃ））。たとえば、基板１０が無アルカリガラスのようなＳｉＯ2を主成分とする材料からなる場合、フッ酸（フッ化水素酸水溶液）を含むエッチング溶液１４に接触させる。また、エッチング溶液１４は、硝酸、燐酸、塩酸、硫酸、アンモニアおよび過酸化水素等を含んでもよい。たとえば、フッ化水素酸と、硝酸、塩酸、または硫酸とを含むエッチング溶液１４を用いることにより、さらに確実にエッチングを行うことができる。また、エッチングは、超音波振動子１５により超音波振動を与えながら行う。なお、エッチングの際に、図２（ｃ）では、保護フィルム１２を含む素子全体をエッチング溶液１４の中に浸漬しているが、少なくとも基板１０のエッチング面がエッチング溶液１４に接触していればよい。
ここで、前述のように、エッチングの際に、エッチング溶液１４に不溶な物質がガラスの基板１０の表面上に析出する。たとえば液晶ディスプレイ用途の無アルカリガラスを基板１０として用いる場合、これをフッ酸系溶液にてエッチングすると、ガラス内に含まれているＣａに起因して、ＣａＦ2等の非水溶性物質が基板１０の表面に析出する。そして、この析出物の発生により、エッチングが均一に進まないということがあった。
そこで、本実施の形態では、基板１０をエッチング溶液１４の中に浸漬し、超音波振動を与えながらエッチングを行う。こうすることにより、基板１０のエッチング面への析出物の発生を抑止し、エッチングされた基板１０の表面を平滑化することができる。また、基板１０の面内で一様にエッチングを進行させることができる。このため、（ｉｖ）以降の工程で行われる加熱処理により反りが生じるのを抑制することができる。よって、信頼性にすぐれた薄膜デバイス４１を安定的に製造することが可能となり、歩留まりの向上が図られる。
エッチングの条件は、エッチングされた基板１０の表面の中心線平均粗さ（Ｒａ）が３μｍ以下、好ましくは１．５μｍ以下となる条件とする。こうすることにより、薄膜デバイス４１の反りを確実に抑制するのに充分な程度に基板１０の表面を平滑化することができる。また、エッチング後のＲａがたとえば１ｎｍ以上となる条件とすることができる。こうすることにより、基板１０の表面にごく微細な凹凸を形成するとことができるため、フィルム１６との密着性を向上させることができる。
エッチングは、基板１０の厚さがたとえば２０ｎｍ以上２００μｍ以下、好ましくは１００ｎｍ以上１００μｍ以下となるまで行う。こうすることにより、基板１０のフレキシブル性を充分に確保しつつ、加熱による反りを抑制することができる。
また、超音波の振動数を、たとえば１０ｋＨｚ以上、好ましくは１００ｋＨｚ以上とすることができる。こうすることにより、基板１０のエッチング面への析出物の付着または堆積を好適に抑制することができる。このため、大型の基板１０を用いた場合にも、表面を一様にエッチングすることができる。よって、エッチング後の基板１０の厚さのばらつきを低減することができる。また、エッチング後の基板１０の表面の凹凸を一様にすることができる。したがって、その後の工程で薄膜デバイス４１を加熱した場合にも、反りの発生を抑制することができる。
工程（ｉｖ）では、基板１０のエッチングされた面に、フィルム１６を接着する（図３（ｄ））。フィルム１６の接着は、接着層１７を介した貼付などの方法により行うことができる。このとき、接着層１７として、熱硬化性接着剤や光硬化性接着剤、粘着剤などを用いることができる。粘着剤として、たとえば、アクリル系粘着剤、シリコーン系粘着剤、ゴム系粘着剤などを用いることができる。
接着層１７は基板１０のエッチング面に塗布してもフィルムに塗布しても行うことができるが、フィルム１６の表面に塗布することもできる。たとえば、フィルム１６の側に接着剤を塗布すると、たとえばロールツーロール方式の連続塗工機を用いて塗工することができるため、効率よく生産することができる。
また、フィルム１６を軟化点温度以上の温度に加熱して接着性を付与し、基板１０のエッチング面に接着してもよい。このとき、フィルム１６をたとえばそのガラス転移温度マイナス３０℃以上プラス３０℃以下の温度に加熱することができる。温度が低すぎると、フィルム１６が充分に軟化せず接着性が得られない場合がある。また、温度が高すぎると、フィルム１６の形状の維持が困難となり、流れたり、加工中に切れてしまったりする場合がある。
また、基板１０のエッチング面にスピンコートなどの方法により溶融した樹脂を塗布し、これを冷却し、硬化させることによりフィルム１６を形成してもよい。また、溶剤に溶解した樹脂を基板１０のエッチング面に塗布して溶剤を揮発させてフィルム１６を形成してもよい。これらの場合にも、必要に応じて適宜接着層１７を介在させることができる。
また、光硬化性または熱硬化性の液状樹脂を基板１０のエッチング面に塗布して光または熱で硬化させてフィルム１６を形成してもよい。光硬化によりフィルム１６を形成する場合には、基板１０、接着層１７、保護フィルム１２、および粘着剤１３を光照射波長において透明な材料とすることができる。こうすれば、確実に光硬化を行うことができる。なお、これらの方法については第二および第三の実施の形態にて詳細に説明する。
フィルム１６および接着層１７の材料として、たとえば３０℃から１００℃における線膨張係数が３０ｐｐｍ／℃以下である材料を用いるか、ガラス転移温度が２００℃以上である材料を用いることができる。こうすれば、接着の際や（ｖ）以降の工程で加熱処理が必要な場合にも、反りの発生を好適に抑制することができる。
工程（ｖ）では、粘着剤１３および保護フィルム１２を基板１０表面から剥離し、除去する（図３（ｅ））。図３（ｅ）では、熱剥離性の粘着剤１３を用い、オーブン１８中に素子を設置して加熱する方法が例示されている。こうして薄膜デバイス４１が得られる。工程（ｉｉｉ）でＲａに関して所定の条件を満たす構成となっているため、この工程で加熱を行った場合にも、反りの発生を抑制することができる。なお、オーブン１８を用いるかわりに、ホットプレート上に素子を配設して加熱処理を行ってもよい。
以上の工程により、フレキシブル電子デバイスである薄膜デバイス４１が得られる。ここで、以上の工程において用いられた処理により、半導体素子１１の電気特性または信頼性が低下している場合がある。このため、つづく工程（ｖｉ）の加熱処理を行うことができる。これにより、プロセスダメージを除去し、半導体素子１１の特性を向上させることができる。このため、薄膜デバイス４１の信頼性を向上させることができる。
工程（ｖｉ）では、薄膜デバイス４１に加熱処理を施す。加熱温度はたとえば７０℃以上、好ましくは１００℃以上とすることができる。こうすることにより、半導体素子１１中の水分を確実に蒸発させて、良好な電気特性を得る構成とすることができる。
工程（ｉｖ）や工程（ｖ）においては、適宜選択されて熱処理が行われるのに対し、この工程（ｖｉ）での熱処理は、通常、薄膜デバイス４１の特性上必須である。なお、熱処理は、通常７０℃以上に薄膜デバイス４１を加熱することにより行われる。そして、従来においては、必須の熱処理に起因して薄膜デバイス４１に反りが生じていた。一方、薄膜デバイス４１においては、工程（ｉｉｉ）における基板１０のエッチング面のＲａが所定の条件を満たすように構成されている。また、接着層１７やフィルム１６を上述した材料で構成することができる。このため、加熱処理における反りの発生を抑制し、薄膜デバイス４１の歩留まりを向上させることができる。
以上の工程により得られた薄膜デバイス４１は、フィルム１６を下にして水平面に設置した際に、水平面の高さから、フィルム１６の下面の頂部の高さがたとえば５０ｍｍ以下の構成となる。このように、本実施の形態では、超音波振動を与えながらフィルム１６の接合面となる基板１０の表面のエッチングを行うため、反り量を低減することができる。このため、製造安定性に優れ、歩留まりの高い薄膜デバイス４１を安定的に得ることができる。たとえば、転写デバイスである薄膜デバイス４１をそのまま用いて表示装置等に活用する場合、反りが小さいのでハンドリングやその他の基板との貼り合せ工程の歩留まりを向上させることができる。
また、従来の方法では反り量が大きかったため、薄膜デバイス４１から小型のデバイスを切り出す際にクラックや割れが生じることがあった。本実施の形態に係る薄膜デバイス４１は、フレキシブルで熱処理を施しても平坦性が維持されるため、切り出された小型のデバイスについても反りの発生を抑制することができる。また、切断工程での歩留まりを向上させることができる。
本実施の形態に係る薄膜デバイス４１は、フレキシブルで反りが小さい。たとえば、反り量を、薄膜デバイス４１の表面の最大幅の１５％以下程度とすることができる。このため、たとえば、ガラス基板等の絶縁性基板上に形成された薄膜シリコンデバイスのガラス基板を非常に薄くし、その後、耐熱性の高い樹脂基板等の支持体を、高耐熱の接着層を用いて貼り付けることにより、熱プロセス後の反りの小さいフレキシブル薄膜シリコンデバイスを作製することができる。
なお、薄膜デバイス４１の作製において、さらに、フィルム１６と基板１０とを接合する（ｉｖ）の工程の前に、基板１０のエッチングされた側の表面またはフィルム１６を洗浄または活性化処理する工程を設けてもよい。こうすれば、基板１０とフィルム１６との密着性がさらに向上し、強度の接着特性が得られる。このため、基板１０とフィルム１６との間の剥離を抑制し、薄膜デバイス４１の製造安定性を向上させることができる。洗浄と活性化処理は、いずれか一方を行ってもよいし、両方を行ってもよい。
洗浄の方法としては、たとえば、洗浄剤中に洗浄面を浸漬し、超音波洗浄する方法等が挙げられる。洗浄は、たとえば基板１０のエッチング面に対して行うことができる。こうすることにより、フィルム１６が洗浄剤に侵されたり吸湿したりすることを避けることができる。
洗浄剤として、たとえば、純水やオゾン水等の水、塩酸や硝酸等の酸、水酸化カリウムや水酸化テトラメチルアンモニウム等のアルカリ、２−プロパノールや乳酸エチル等の有機溶剤、などを挙げることができる。このうち、オゾン水を用いた超音波洗浄を行うことにより、純水を用いる場合よりも洗浄効果を向上させることができる。また、他の洗浄剤を用いた場合よりも安全対策や環境対策に必要な費用を低減することができる。
活性化処理として、たとえば、コロナ処理、低圧水銀灯による短波長紫外線照射、エキシマレーザーによる短波長紫外線照射、真空中での酸素プラズマ処理、真空中での逆スパッタ処理等が挙げられる。このうち、コロナ処理、低圧水銀灯による短波長紫外線照射、エキシマレーザーによる短波長紫外線照射を、大気中で連続的に行うことが可能であり、フィルム１６に対してはロールツーロールの処理も可能であることから好適に用いることができる。
活性化処理は、基板１０のエッチング面またはフィルム１６の表面のいずれに行ってもよい。フィルム１６に活性化処理を行う場合、たとえば薬液を用いないドライプロセスとすることができる。こうすることにより、フィルム１６が薬液で侵されたり吸湿することをさけることができる。
（第二の実施の形態）
第一の実施の形態の方法において、工程（ｉｉｉ）において超音波振動を与えながらエッチングを行うかわりに、基板１０の表面にエッチング溶液の噴流を供給してもよい。また、保護フィルム１２の剥離およびフィルム１６の接着を光照射によって行ってもよい。ここでは、ＴＦＴアレイと画素電極を有する電子デバイスの場合を例に説明する。
図４は、本実施の形態に係る薄膜デバイス４２の構成を模式的に示す断面図である。薄膜デバイス４２の基本構成は図１に示した薄膜デバイス４１と同様であるが、さらに、半導体素子１１上にポリイミド膜２３、液晶２６、およびカラーフィルタ基板２４がこの順に積層している。液晶２６はシール剤２５により周囲を封止されている。また、半導体素子１１として、ポリシリコンＴＦＴアレイおよび各ポリシリコンＴＦＴのソース電極に接続されるように設けられた画素電極を有する。
薄膜デバイス４２において、製造工程で照射される光の波長において透明な材料で基板１０およびフィルム１６を構成する。このような材料としては、たとえば第一の実施形態に記載の材料の中から透明なものを適宜選択して用いることができる。
また、フィルム１６は光硬化性樹脂を含む。光硬化性樹脂材料として、具体的には、たとえば、トリメチロールプロパントリメタクリレート（ＴＭＰＴＭＡ）、トリメチロールプロパントリアクリレート（ＴＭＰＴＡ）、ネオペンチルグリコールジアクリレート、テトラメチロールメタンテトラアクリレート、ペンタエリスリトールトリアクリレート、およびペンタエリスリトールテトラアクリレート等が挙げられる。フィルム１６を光硬化性の材料とすることにより、以下において説明する電子デバイスの作製手順において、光照射によりフィルム１６の形成を容易に行うことができる。
図５（ａ）〜図５（ｃ）および図６（ｄ）〜図６（ｅ）は、図４に示した薄膜デバイス４２の製造手順を示す工程断面図である。本実施の形態においても、薄膜デバイス４２の作製は第一の実施の形態で説明した（ｉ）〜（ｖｉ）の各工程の手順が利用できる。
工程（ｉ）および（ｉｉ）では、第一の実施の形態の方法を用いて、基板１０上に半導体素子１１を形成し（図５（ａ））さらに半導体素子１１を覆う保護フィルム１２を設ける（図５（ｂ））。薄膜デバイス４２では、基板１０と保護フィルム１２との間に光剥離型粘着剤２０が設けられている。
光剥離型粘着剤２０の材料として、通常では粘着力を持つが、紫外線照射を受けると硬化して粘着性が低下する紫外線硬化型粘着剤を用いる。このような材料として、具体的には、たとえば、ジペンタエリスリトールモノヒドロキシペンタアクリレート、およびジペンタエリスリトールヘキサアクリレート等が挙げられる。また、その他の光重合性化合物としては、１，４−ブチレングリコールジアクリレート、１，６−ヘキサンジオールジアクリレート、ポリエチレングリコールジアクリレート、市販のオリゴエステルアクリレート等のアクリル酸誘導体が挙げられる。
また、光重合開始剤としては、たとえばイソプロピルベンゾインエーテル、イソブチルベンゾインエーテル、ベンゾフェノン、ミヒラーケトン、クロロチオキサントン、ドデシルチオキサントン、ジメチルチオキサントン、ジエチルチオキサントン、アセトフェノンジエチルケタール、ベンジルジメチルケタール、α−ヒドロキシシクロヘキシルフェニルケトン、２−ヒドロキシメチルフェニルプロパン等が挙げられ、これらのうちの１種を単独であるいは２種以上の混合で使用すればよい。
次に、工程（ｉｉｉ）では、基板１０をエッチング溶液１４中に浸漬し、半導体素子１１が設けられた面と反対側の面について基板１０のエッチングを行う（図５（ｃ））。このとき、本実施の形態では、エッチング溶液１４の噴流を生じさせながらエッチングを行う。たとえば液晶ディスプレイ用途の無アルカリガラスを基板１０として用いる場合、これをフッ酸系溶液にてエッチングすると、ガラス内に含まれているＣａに起因して、ＣａＦ2等の非水溶性物質が基板１０の表面に析出する。そして、この析出物の発生により、エッチングが均一に進まないということがあった。
そこで、本実施の形態では、基板１０の表面にエッチング溶液１４の噴流２１があたる条件でエッチングを行う。こうすれば、噴流２１による物理的衝撃によって析出物を基板１０の表面から除去しながらエッチングすることができる。このため、析出物の堆積を抑制し、エッチング面のＲａを３μｍ以下とすることができる。よって、基板１０の表面積が大きい場合にも基板１０の面方向に一様なエッチングを行うことができる。
エッチング溶液１４は、基板１０の材料に応じて適宜選択される。たとえば第一の実施の形態に例示した物質を用いることができる。
次に、工程（ｉｖ）および（ｖ）の工程を同時に行う。接着層１７として光硬化型接着剤を用いて透明のフィルム１６を基板１０のエッチング面に接着する（図６（ｄ））。たとえば、接着層１７を介してエッチング後の基板１０とフィルム１６とを貼合機にて接合する。そして、フィルム１６の側から紫外光２２を照射する。こうすることにより、接着層１７が硬化し、基板１０とフィルム１６とが接着される。
また、図６（ｄ）に示したように、この紫外線照射によって保護フィルム１２の剥離が同時に行われる。このため、接着層１７の硬化に用いられる光の波長と光剥離型粘着剤２０の剥離に用いられる光の波長を揃えておく。また、それぞれに用いられる光を同時に照射してもよい。
次に、工程（ｖｉ）では、第一の実施の形態に記載の方法を用いて、得られた素子に熱処理を施す（図６（ｅ））。このとき、液晶２６を配向させるポリイミド膜２３を同時に形成する。ポリイミドの溶液を半導体素子１１の上面全面に塗布し、たとえば１５０℃以上２５０℃以下の温度で加熱することより、溶媒を除去し、ポリイミド膜２３を形成することができる。
そして、フィルム上に形成されたカラーフィルタ基板２４とポリイミド膜２３とをシール剤２５を介して接合する。さらに、シール剤２５でシールされたカラーフィルタ基板２４とポリイミド膜２３の間隙に液晶２６を注入する。以上の工程により、図４に示した薄膜デバイス４２が得られる。
本実施の形態においても、第一の実施の形態と同様に、基板１０のエッチング面の凹凸の程度を小さくすることができるため、加熱処理による反りの発生を抑制することができる。このため、薄膜デバイス４２の歩留まりを向上させることができる。
また、本実施の形態では、光剥離型粘着剤２０および光硬化型の接着剤からなる接着層１７を用いることにより、保護フィルム１２の剥離とフィルム１６の接合を同時に行うことができる。このため、簡便な方法で歩留まりに優れた薄膜デバイス４２を安定的に製造することができる。
（第三の実施の形態）
以上の実施の形態では、工程（ｉｉｉ）において、基板１０の一部除去をエッチングにより行ったが、エッチングにかえて、砥石を用いた研削等の研磨法を用いることもできる。機械的研磨としてもよく、また、化学的研磨としてもよい。また、化学的機械研磨（ＣＭＰ）としてもよい。
また、第二の実施の形態では、光剥離型粘着剤２０および光硬化型の接着層１７を用いたが、保護フィルム１２の接着に熱剥離型接着剤を用い、フィルム１６を接着する接着層１７に熱硬化型の接着剤を用いてもよい。ここでは、フレキシブルＳＯＩデバイスの場合を例に説明する。
図７は、本実施の形態に係る薄膜デバイス４３の構成を模式的に示す断面図である。薄膜デバイス４３の基本構成は図１に示した薄膜デバイス４１と同様であるが、半導体素子１１が基板１０中に埋設され、半導体素子１１と基板１０の表面が揃っている。また、基板１０はＳＯＩウエハ、シリコンウエハ基板、化合物半導体基板等である。また、半導体素子１１はＭＯＳトランジスタアレイやメモリアレイ等である。
図８（ａ）〜図８（ｃ）および図９（ｄ）〜図９（ｅ）は、図７に示した薄膜デバイス４３の製造手順を示す工程断面図である。本実施の形態においても、薄膜デバイス４３の作製は第一の実施の形態で説明した（ｉ）〜（ｖｉ）の各工程の手順が利用できる。
工程（ｉ）および（ｉｉ）では、基板１０上に半導体素子１１を形成し（図８（ａ））さらに半導体素子１１を覆う保護フィルム１２を設ける（図８（ｂ））。なお、基板１０の作製は、たとえばＳＩＭＯＸ（Ｓｅｐａｒａｔｉｏｎ ｂｙ ＩＭｐｌａｎｔｅｄ ＯＸｙｇｅｎ）やＥＬＴＲＡＮ（Ｅｐｉｔａｘｉａｌ Ｌａｙｅｒ ＴＲＡＮｓｆｅｒ）等の技術を用いて行うことができる。また、薄膜デバイス４３では、基板１０と保護フィルム１２との間に熱剥離型粘着剤４７が設けられている。たとえば、熱剥離型粘着剤４７を保護フィルム１２の表面に塗布し、塗布面に基板１０の半導体素子１１が設けられた面を当接させて接着すればよい。
熱剥離型粘着剤４７の材料として、たとえば、加熱によりガスを発泡する材料が挙げられる。また、このとき、基板１０として、たとえばポリイミド、ポリアミドイミド、ポリエーテルイミド、ポリエーテルスルホン、エポキシ系架橋樹脂、アクリル系架橋樹脂等の比較的ガラス転移温度が高い材料を用いる。
次に、工程（ｉｉｉ）では、基板１０を研削装置２９を用いて基板１０の裏面側から研削を行う（図８（ｃ））。たとえば、基板１０と研削装置２９の砥石に水を供給して冷却しながら、基板１０が所定の厚さになるまで研削することができる。なお、研削の後、適宜エッチングまたはポリッシングを行ってもよい。こうすれば、基板１０のエッチング面をより一層平滑化することができる。
次に、工程（ｉｖ）および（ｖ）の工程を行う。接着層１７として熱硬化型接着剤を用いてフィルム１６を基板１０のエッチング面に接着する（図９（ｄ））。接着層１７の材料として、たとえば、硬化収縮率が、５％以下、好ましくは３％以下の熱硬化樹脂を用いることができる。こうすれば、薄膜デバイス４１を加熱した際にも反りの発生を好適に抑制することができる。
接着層１７を介してエッチング後の基板１０とフィルム１６とを貼合機にて接合する。そして、熱プレス装置等を用いて所定の温度、圧力で加熱および加圧する。熱プレスの条件は材料に応じて適宜選択される。こうすると、接着層１７が硬化するため、基板１０とフィルム１６とが接合される。また、熱プレスにより熱剥離型粘着剤４７の粘着力が低下するので、熱プレス装置から素子を取りだした後、保護フィルム１２を剥離することができる。
次に、工程（ｖｉ）では、第一の実施の形態に記載の方法を用いて、得られた素子に熱処理を施す（図９（ｅ））。以上の手順により、図７の薄膜デバイス４３が得られる。
本実施の形態では、基板１０の表面の機械的研削を行うことにより、基板１０のエッチング面のＲａを３μｍ以下とし、凹凸を小さくすることができるため、加熱処理による反りの発生を抑制することができる。このため、薄膜デバイス４３の歩留まりを向上させることができる。
また、本実施の形態では、熱剥離型粘着剤４７および熱硬化型の接着剤からなる接着層１７を用いることにより、保護フィルム１２の剥離とフィルム１６の接合を同時に行うことができる。このため、簡便な方法で歩留まりに優れた薄膜デバイス４３を安定的に製造することができる。
以上、本発明を実施の形態に基づいて説明した。これらの実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
たとえば、以上の実施の形態により得られた電子デバイスは、ダイシング等により予め設定された大きさに切り出すことができる。電子デバイスの反りが抑制されているため、得られた各小型デバイスについても反りの発生が抑制され、歩留まりを向上させることができる。
また、以上の実施の形態に記載の方法により、薄膜デバイスとして、たとえば薄膜トランジスタ転写デバイスなどを安定的に得ることができる。たとえば、薄膜トランジスタなどの半導体素子を画素などの駆動回路に用いたフレキシブルな液晶ディスプレイや有機ＥＬディスプレイなどのフレキシブル薄型ディスプレイが挙げられる。特に、走査線や信号線のドライバ回路やディジタル・アナログ変換回路、メモリ回路などの周辺回路も薄膜トランジスタで形成することにより、周辺回路一体型の高性能フレキシブルディスプレイを実現できる。
また、たとえば、ＩＣカードやＩＣタグのＩＣチップなどの現在シリコンウエハから製造されている電子デバイスの代わりに、本発明の電子デバイスを利用することができる。この場合、シリコンウエハよりも大面積なガラス基板などを第一の基材である基板１０として用いることができるので、一枚の基板１０から切り出せるＩＣチップの数は飛躍的に増加し低コスト化が実現できる。また、この場合、フィルム１６は必ずしも透明である必要はなく、銅箔などの金属フィルムなどでも可能である。
さらには、非晶質シリコン薄膜や多結晶シリコン薄膜などから形成された太陽電池デバイスにも利用できる。ガラス等の硬い基板上に形成された太陽電池デバイスを、本発明のような転写プロセスを用いることでフレキシブルなフィルム上に転写する。その後、効率向上のために１００℃程度で熱処理を加えることで、高性能でかつ平坦でかつフレキシブルな太陽電池デバイスが実現できる。このような太陽電池デバイスは、平坦面のみならず任意の曲面上にも設置することができるため、実用性にすぐれる。
以下、本発明を実施例によりさらに具体的に説明するが、本発明はこれらにより限定されるものではない。
（実施例１）
本実施例では、上述の（ｉｉｉ）の工程における基板の薄型化の方法を変えて、表面への堆積物の生成および加熱による反りの発生について比較評価した。
基板として、３０ｃｍ×４０ｃｍの無アルカリガラス板を用いた。当初の厚さは７００μｍであった。下記の条件それぞれの条件にて基板の厚さが８０μｍになるまでエッチングを行った。なお、下記（Ａ）および（Ｂ）で用いたエッチング溶液の重量混合比は、フッ酸：塩酸：水＝１：１：３である。さらに、得られたそれぞれの基板を１２０℃にて６０分加熱し、反り量を測定した。なお、反り量は、エッチング後のガラス基板を平面上に配置したときに、ガラス基板の全領域において、ガラス基板の表面からエッチング面と反対側の面の方向に向かう法線ベクトルが水平または水平に対して上方に向いている際の、ガラス基板の最低部と最高部との高さの差とした。
（Ａ） 単なるエッチング、
（Ｂ） メガソニック（ＭＳ）振動を与えたエッチング、
（Ｃ） 噴流を与えたエッチング。
なお、上記（Ｃ）においては、ポンプのインバータ運転の周波数を調節することにより噴流を生じさせた。
図１０は、（Ｂ）の方法でエッチングした基板の表面を示す図である。また、図１１は、（Ａ）の方法でエッチングした基板の表面を示す図である。図１０および図１１より、噴流中でエッチングを行った（Ｂ）の基板の表面には析出物の堆積が認められなかった。一方、噴流を起こさずにエッチングを行った（Ａ）の基板の表面には析出物の堆積が認められ、析出物は基板の表面を被覆していた。なお、図示していないが、機械的研削を行った（Ｃ）の基板の表面には、（Ｂ）の基板と同様に、析出物の堆積が認められなかった。
また、図１２は、これらの方法で得られた基板の表面のＲａと、加熱後の反り量との関係を示す図である。図１２において、Ｒａの測定には、段差計（ＫＬＡ ＴＥＮＣＯＲ社製、Ｐ−１５）を用い、エッチング面の任意の場所の長さ５ｍｍの領域について測定を行った。
図１２より、基板表面のＲａと反り量には正の相関があり、Ｒａが小さいほど加熱後の反り量を減少させることができた。また、噴流またはＭＳを用いることにより、Ｒａを３μｍ以下に減少させることが可能であり、反り量を５０ｍｍ以下とすることができた。また、Ｒａを１．５μｍ以下とすることにより、反り量をさらに減少させることができ、１０ｍｍ以下とすることができた。
（実施例２）
本実施例では、図１に示した薄膜デバイス４１において、半導体素子１１としてポリシリコンＴＦＴアレイが形成されたフレキシブル集積回路デバイスを作製した。薄膜デバイス４１の作製は、図２および図３を用いて説明した方法により行った。
基板１０として３００ｍｍ×３５０ｍｍ、厚さは０．７ｍｍの無アルカリガラス基板を用いた。ポリシリコンＴＦＴアレイは以下の方法により作製した。
まず基板１０上にＳｉＯ2膜をプラズマＣＶＤ法により２００ｎｍ成膜した。その後、熱ＣＶＤ法によりアモルファスシリコン膜を５０ｎｍ成膜した。続いて、レーザーアニールによりアモルファスシリコン膜をポリシリコン膜に改質した。そして、ポリシリコン膜を所望の形状にパターニングした後、プラズマＣＶＤ法等によりゲート絶縁膜としてＳｉＯ2膜を１００ｎｍ成膜した。ゲート電極を形成した後、所定の領域にリンまたはボロンをイオンドーピング法でドーピングし、ｎ型化した領域およびｐ型化した領域を形成した。引き続いて、層間絶縁膜としてＳｉＯ2膜を３００ｎｍ成膜し、コンタクトホールを開けた。その後、アルムニウムからなるソース・ドレイン電極および配線を形成した。以上の工程を経て、ｎチャンネルＴＦＴおよびｐチャンネルＴＦＴが形成された。
これらのＴＦＴを所望の配線パターンで接続してＣ−ＭＯＳインバータ基本回路を形成し、この基本回路を組み合わせることにより各種のディジタル・アナログ回路、メモリ回路などを形成し、ＬＳＩ回路を作成した。
続いて、第一の実施の形態の方法を用いて、ポリシリコンＴＦＴアレイ上に、保護フィルム１２を貼り付けた。本実施例では、基材がＰＥＴで１００μｍ厚のフィルムを保護フィルム１２とした。保護フィルム１２上に粘着剤１３を塗布して、この粘着剤１３を介してポリシリコンＴＦＴアレイ上に保護フィルム１２を貼り付けた。本実施例では熱剥離粘着剤を用いた。
次に、フッ酸と塩酸と水からなるエッチング溶液１４に保護フィルム１２を貼り合せた基板１０を浸漬させ、素子形成面の裏面から基板１０のエッチングを行った。エッチング溶液１４の重量混合比は、フッ酸：塩酸：水＝１：１：３である。本実施例では、超音波振動子１５を用いて１ＭＨｚの超音波振動をエッチング溶液１４に与え、振動によって析出物を常に基板１０の表面から除去しながらエッチングを行った。その結果、析出物の堆積を抑制することができ均一なエッチングを行うことができた。
上記溶液でのエッチングレートは３．０μｍ／分程度であり、基板１０の厚さの平均が１００μｍになるまでエッチングを行った。基板１０の厚さの面内分布を測定したところ、最も薄いところで９０μｍ、最も厚いところで１１０μｍであり、超音波振動を与えながらエッチングすることで実用的なエッチング均一性が得られた。エッチング後の表面の凹凸については、Ｒａが０．２μｍ程度であった。
次に、フィルム１６を基板１０のエッチング面に接着層１７を介して接着した。フィルム１６として、平均粒径５μｍのガラスフィラーを含むアクリル樹脂を用いた。フィルム１６の膜厚は１５０μｍである。また、このフィルム１６の線膨張係数は２７ｐｐｍ／℃であった。波長３６５ｎｍにおける光透過率は４２％であった。また、波長４００ｎｍと５５０ｎｍにおける光線透過率はそれぞれ８１％と８４％であった。波長５５０ｎｍにおける位相差は０．５ｎｍであった。ガラス転移温度は２４５℃であった。
あらかじめ接着層１７となる接着剤をフィルム１６上に塗布した。接着層の材料として、アクリル系の光硬化型接着剤を用いた。この接着層１７の波長４００ｎｍと５５０ｎｍにおける光線透過率はそれぞれ８８％と９０％であった。また、波長５５０ｎｍにおける位相差は０．１ｎｍであった。
エッチング後の半導体素子１１と接着層１７つきのフィルム１６を貼合機にて接合した後、フィルム１６の側から紫外光を照射することにより接着層１７を硬化させて、基板１０とフィルム１６とを接着固定した。この接着層１７のガラス転移温度は２２０℃であり、厚みは５μｍであった。
また、工程（ｉｉｉ）でエッチング後のエッチング表面の凹凸が０．２μｍ程度であった。これにより、完全に平坦な場合に比べ接着実効面積が大きくなり、より良好な接着特性が得られた。
その後、素子をオーブン１８中に配設し、加熱処理を施すことにより、保護フィルム１２を剥離した。１００℃のオーブン中で２分間熱処理を行ったところ、粘着剤１３が発泡し、保護フィルム１２は完全に剥離した。
以上により得られたフレキシブルＴＦＴデバイスにおいて、ＴＦＴの電気特性向上させるため、工程（ｖｉ）の加熱処理を行った。薄膜デバイス４１を水洗した後、オーブン１８中にて７０℃の熱処理を行った。この熱処理時においても薄膜デバイス４１の反りは小さく、良好な電気特性を有するフレキシブルＴＦＴデバイスを作製することができた。
このようなフレキシブルＴＦＴデバイスを、外力を与えずに平坦な面上に置いた時、デバイスの最高点は平坦な面の表面から１０ｍｍと小さかった。また、反りが小さいため、このフレキシブルＴＦＴデバイスから任意の形状に容易に小さく切り出すことができた。切り出しにより、一辺２０ｍｍの小型のフレキシブルＴＦＴデバイスが得られた。従来技術では反り量が大きかったため、切り出す時にデバイスにクラックが入る、あるいはデバイスが割れるなど、様々な問題があった。本実施例では、フレキシブルで熱処理後も平滑なフレキシブルＴＦＴデバイスが実現できた。
（実施例３）
本実施例では、第二の実施の形態に記載の方法（図５、図６）を用いて、ポリシリコンＴＦＴを画素の駆動素子として用いた液晶ディスプレイを作製した。図１３は、本実施例に係る液晶ディスプレイ４４を示す図である。
無アルカリガラスの基板１０上にポリシリコンＴＦＴアレイ４５と画素電極１９を形成した。ガラス基板の大きさは４００ｍｍ×５００ｍｍ、厚さは０．７ｍｍである。ポリシリコンＴＦＴアレイの製造方法は実施例２の場合と同様とした。マトリックス状に形成した各ポリシリコンＴＦＴのソース電極に接続されるように画素電極を形成した。また、実施例２と同様、ｎチャンネルＴＦＴとｐチャンネルＴＦＴとから周辺のドライバ回路も同時に基板１０板上に形成した。
続いて、ポリシリコンＴＦＴアレイ４５上に、保護フィルム１２を貼り付けた。本実施例では、保護フィルム１２の表面に光剥離型粘着剤２０を塗布して、この粘着剤を介してポリシリコンＴＦＴアレイ４５上に保護フィルム１２を貼り付けた。
次いで、保護フィルム１２を貼り合せた基板１０をフッ酸と塩酸と水からなるエッチング溶液１４に浸漬し、裏面側から基板１０をエッチングした。エッチング溶液１４の重量混合比は、フッ酸：塩酸：水＝１：１：３である。また、基板１０の表面にエッチング溶液１４の噴流２１を接触させて、その物理的衝撃によって析出物を常に基板１０の表面から除去しながらエッチングを行った。
その結果、析出物の堆積を抑制し、均一なエッチングを行うことができた。上記組成のエッチング溶液１４でのエッチングレートは３．５μｍ／分程度であり、基板１０の平均厚が８０μｍになるまでエッチングを行った。基板１０の厚さの面内分布を測定したところ、最も薄いところで７０μｍ、最も厚いところで９０μｍであった。基板１０の表面に噴流を与えながらエッチングを行うことで実用的なエッチング均一性が得られた。エッチング後の基板１０の表面の凹凸は２．０μｍ程度であった。
そして、エッチング面に接着層１７を介してフィルム１６を貼り合せた。本実施例では、フィルム１６に平均粒径１μｍのガラスフィラーを含むアクリル樹脂を用いた。フィルム１６の厚さは１５０μｍである。また、フィルム１６の線膨張係数は２８ｐｐｍ／℃であった。波長４００ｎｍと５５０ｎｍにおける光線透過率はそれぞれ８３％と８７％であった。波長５５０ｎｍにおける位相差は０．５ｎｍであった。ガラス転移温度は２４７℃であった。
接着層１７となる接着剤はあらかじめフィルム１６の表面に塗布した。接着層１７としてアクリル系の光硬化型接着剤であるペンタエリスリトールトリアクリレート、ペンタエリスリトールテトラアクリレート、およびエポキアクリレートの混合物を用いた。この接着層単体の波長４００ｎｍと５５０ｎｍにおける光線透過率はそれぞれ８８％と９０％であった。波長５５０ｎｍにおける位相差は０．２ｎｍであった。
エッチング後の基板１０と接着層１７を有するフィルム１６とを貼合機にて接合した。そして、フィルム１６の側から波長３６５ｎｍの紫外光２２を照射することにより接着層１７を硬化させて、基板１０とフィルム１６とを接着固定した。この接着層１７のガラス転移温度は２２０℃であり、厚みは１０μｍであった。また、工程（ｉｉｉ）でエッチング後のエッチング表面の凹凸が２．０μｍ程度であり、実施例１の場合に比べて接着実効面積がさらに大きくなり、より良好な接着特性が得られた。
本実施例では、保護フィルム１２を貼り付けるために光剥離型粘着剤２０を用いた。このため、フィルム１６を接着する際の紫外光照射処理において、フィルム１６を貼り付けるのと同時に保護フィルム１２も剥離することができた。
そして、ＴＦＴの良好な電気特性を得るために、得られた液晶ディスプレイ４４を水洗した。そして、７０℃の熱処理をオーブン１８中にて行った。画素電極１９およびポリシリコンＴＦＴアレイ４５が設けられた側の基板１０の表面にポリイミド膜２３を塗布し、１８０℃にて熱処理を行った。このとき、液晶ディスプレイ４４に反りはほとんど生じなかった。
そして、フレキシブルＴＦＴ基板とは別に、フィルム上に形成されたカラーフィルタ基板２４を準備して、これら２枚の基板をシール剤２５を介して貼り合せ、液晶２６を注入することにより、ポリシリコンＴＦＴを画素の駆動素子とした反りの小さいフレキシブル液晶ディスプレイを製造することができた。
（実施例４）
本実施例では、ＳＯＩウエハ基板上にＭＯＳトランジスタアレイやメモリアレイ等を形成し、その後、基板裏面から研削を行い薄型加工してフィルムを貼り付けることでフレキシブルＳＯＩデバイスを製造した。図１４は、本実施例に係るＳＯＩデバイス４６の構成を模式的に示す断面図である。ＳＯＩデバイス４６の作製は、図８および図９を用いて前述した方法を用いて行った。
８インチサイズのＳＯＩウエハ２７上にＭＯＳトランジスタアレイ２８を形成した。そして、保護フィルム１２の表面に熱剥離型粘着剤４７を塗布し、熱剥離型粘着剤４７を介してＳＯＩウエハ２７のアレイ形成面に保護フィルム１２を貼り付けた。保護フィルム１２の基材にはＰＥＴを用いた。
そして、研削装置２９用いてＳＯＩウエハ２７の裏面側から研削を行い、薄型ＳＯＩウエハを作成した。ＳＯＩウエハ２７と砥石に水を供給して冷却しながら、ウエハ残厚が８０μｍになるまで研削した。研削後の表面の凹凸は０．２μｍ程度であった。
その後、フィルム１６をＳＯＩウエハ２７の研削面に接着層１７を介して貼り合せた。本実施例では、フィルム１６として、厚さ５０μｍの銅箔フィルムを用いた。また、接着層１７の材料として、エポキシ系の熱硬化型接着剤であるビスフェノールＡ型エポキシ樹脂およびナフタレン型エポキシ樹脂を主成分とする組成物を用いた。銅箔フィルムと薄型ＳＯＩウエハを貼り合せた後、熱プレス装置を用いて圧力０．１ＭＰａでプレスしながら１５０℃で９０分間加熱することにより接着層１７を硬化させて、薄型ＳＯＩウエハと銅箔フィルムとを接着固定した。またこのとき同時に、熱剥離粘着剤の粘着力が低下したため、熱プレス装置から取りだした後、保護フィルム１２を剥離した。
最後に、ＭＯＳトランジスタアレイ２８の良好な電気特性を得るために、ＳＯＩデバイス４６を水洗した後、オーブン１８中にて１２０℃の熱処理を行った。この熱処理時によるＳＯＩデバイス４６の反りは小さく、良好な電気特性を有するフレキシブルＳＯＩデバイスを作製することができた。このようなＳＯＩデバイス４６を、外力を与えずに平坦な面上に置いた時、デバイスの最高点は平坦な面の表面から１０ｍｍと小さかった。また、反りが小さいため、このＳＯＩデバイス４６を容易にダイシングし、小デバイスを切り出すことができた。
（実施例５）
実施例４において、フィルム１６の材料の異なるデバイスを作製した。厚さ５０μｍの銅箔フィルムに代えて厚さ７５μｍのポリイミドフィルムを用いた。ポリイミドフィルムの線膨張係数は５ｐｐｍ／℃であり、波長４００ｎｍと５５０ｎｍにおける光線透過率はそれぞれ１８％と６４％であり、波長５５０ｎｍにおける位相差は２４ｎｍであり、ガラス転移温度は２７５℃であった。
すると、実施例４と同様に、得られたフレキシブルＳＯＩデバイスの反りは小さく、良好な電気特性を有していた。得られたＳＯＩデバイス４６を、外力を与えずに平坦な面上に置いた時、デバイスの最高点は平坦な面の表面から１０ｍｍであり、反りが小さかった。また、反りが小さいため、このＳＯＩデバイス４６を容易にダイシングし、小デバイスを切り出すことができた。
なお、以上の本実施例において、フィルム１６を接着する前に、接着面に所定の洗浄処理または活性化処理を施すこともできる。
本実施の形態に係る薄膜デバイスの構成を模式的に示す断面図である。 図１の薄膜デバイスの作製手順を示す断面図である。 図１の薄膜デバイスの作製手順を示す断面図である。 本実施の形態に係る薄膜デバイスの構成を模式的に示す断面図である。 図４の薄膜デバイスの作製手順を示す断面図である。 図４の薄膜デバイスの作製手順を示す断面図である。 本実施の形態に係る薄膜デバイスの構成を模式的に示す断面図である。 図７の薄膜デバイスの作製手順を示す断面図である。 図７の薄膜デバイスの作製手順を示す断面図である。 実施例に係る基板のエッチング面を示す断面図である。 実施例に係る基板のエッチング面を示す断面図である。 実施例に係る基板のＲａと反り量を示す図である。 実施例に係る薄膜デバイスの構成を模式的に示す断面図である。 実施例に係る薄膜デバイスの構成を模式的に示す断面図である。 従来の薄膜デバイスの作製手順を示す断面図である。 従来の薄膜デバイスの作製手順を示す断面図である。 従来の薄膜デバイスの構成を模式的に示す断面図である。
符号の説明
１０ 基板
１１ 半導体素子
１２ 保護フィルム
１３ 粘着剤
１４ エッチング溶液
１５ 超音波振動子
１６ フィルム
１７ 接着層
１８ オーブン
１９ 画素電極
２０ 光剥離型粘着剤
２１ 噴流
２２ 紫外光
２３ ポリイミド膜
２４ カラーフィルタ基板
２５ シール剤
２６ 液晶
２７ ＳＯＩウエハ
２８ ＭＯＳトランジスタアレイ
２９ 研削装置
３０ エッチングストッパ
３１ 薄膜トランジスタアレイ
３２ ガラス基板
３３ 接着剤層
３４ エッチング溶液
３５ 樹脂基板
４１ 薄膜デバイス
４２ 薄膜デバイス
４３ 薄膜デバイス
４４ 液晶ディスプレイ
４５ ポリシリコンＴＦＴアレイ
４６ ＳＯＩデバイス
４７ 熱剥離型粘着剤

Claims (32)

  1. 第一の基材と、前記第一の基材の素子形成面に設けられた厚さ２００μｍ以下の半導体素子と、前記第一の基材の裏面に設けられた第二の基材と、を備え、前記第一の基材の前記裏面の中心線平均粗さＲａが３μｍ以下であることを特徴とする電子デバイス。
  2. 請求項１に記載の電子デバイスにおいて、前記第二の基材と前記第一の基材との間に接着層が設けられたことを特徴とする電子デバイス。
  3. 請求項２に記載の電子デバイスにおいて、前記接着層が紫外線硬化樹脂からなることを特徴とする電子デバイス。
  4. 請求項２に記載の電子デバイスにおいて、前記接着層が熱硬化樹脂からなり、前記接着層の硬化収縮率が５％以下であることを特徴とする電子デバイス。
  5. 請求項１乃至４いずれかに記載の電子デバイスにおいて、前記第二の基材が、架橋された樹脂材料および無機材料を含むことを特徴とする電子デバイス。
  6. 請求項１乃至５いずれかに記載の電子デバイスにおいて、前記第二の基材が紫外線透過材料により構成されていることを特徴とする電子デバイス。
  7. 請求項１乃至４いずれかに記載の電子デバイスにおいて、前記第二の基材が、ポリイミド、ポリアミド、およびポリアミドイミドからなる群から選択される一または二以上の樹脂を含むことを特徴とする電子デバイス。
  8. 請求項７に記載の電子デバイスにおいて、前記第二の基材が脂肪族アクリレートまたは脂環式エポキシ樹脂のいずれかを含むことを特徴とする電子デバイス。
  9. 請求項１乃至８いずれかに記載の電子デバイスにおいて、前記第二の基材の３０℃から１００℃における線膨張係数が３０ｐｐｍ／℃以下であることを特徴とする電子デバイス。
  10. 請求項１乃至９いずれかに記載の電子デバイスにおいて、前記第一の基材がガラスであることを特徴とする電子デバイス。
  11. 請求項１乃至１０いずれかに記載の電子デバイスにおいて、前記第一の基材の前記裏面がエッチング処理面であることを特徴とする電子デバイス。
  12. 請求項１乃至１０いずれかに記載の電子デバイスにおいて、前記第一の基材の前記裏面が研磨処理面であることを特徴とする電子デバイス。
  13. 請求項１乃至１２いずれかに記載の電子デバイスにおいて、前記第二の基材の形状がフィルム状であることを特徴とする電子デバイス。
  14. 請求項１乃至１３いずれかに記載の電子デバイスにおいて、前記第二の基材がフレキシブル基板であることを特徴とする電子デバイス。
  15. 請求項１乃至１４いずれかに記載の電子デバイスにおいて、
    少なくとも前記第二の基材および前記半導体素子が積層された積層構造物に７０℃以上の加熱処理を与えることにより作製され、
    当該電子デバイスが一辺１００ｍｍの正方形を覆い隠す任意の形状を有しており、
    かつ、前記半導体素子の厚さが２００μｍ以下であり、
    かつ、当該電子デバイスを、外力を与えずに平坦な面上に置いた時に、前記半導体素子の全領域から、前記第二の基材と反対側の方向へ伸ばした法線ベクトルが水平、または水平に対して上方に向いており、
    かつ、当該電子デバイスの最高点が前記平坦な面の表面から５０ｍｍ以下であることを特徴とする電子デバイス。
  16. 請求項１５に記載の電子デバイスから任意の形状に小さく切り出すことにより作製されたことを特徴とする電子デバイス。
  17. 請求項１５または１６に記載の電子デバイスにおいて、前記半導体素子が、酸化ケイ素または窒化ケイ素を主成分とする膜上に形成された薄膜シリコントランジスタ素子または薄膜ダイオード素子であることを特徴とする電子デバイス。
  18. 請求項１７に記載の電子デバイスにおいて、酸化ケイ素または窒化ケイ素を主成分とする前記膜の厚さが、２０ｎｍ以上２００μｍ以下であることを特徴とする電子デバイス。
  19. 請求項１７または１８に記載の電子デバイスにおいて、酸化ケイ素または窒化ケイ素を主成分とする前記膜の、前記第二の基材に面する側の膜面の中心線平均粗さＲａが１ｎｍ以上３μｍ以下であることを特徴とする電子デバイス。
  20. 請求項１７乃至１９いずれかに記載の電子デバイスにおいて、前記薄膜シリコントランジスタ素子または前記薄膜ダイオード素子が、表示装置用素子として用いられていることを特徴とする電子デバイス。
  21. 請求項１５または１６に記載の電子デバイスにおいて、前記半導体素子が、シリコンウエハ、化合物半導体ウエハ、またはＳＯＩウエハに形成されたことを特徴とする電子デバイス。
  22. 第一の基材上に半導体素子を形成する工程と、
    前記第一の基材の一部を前記半導体素子の設けられた面と反対側の面から除去し、前記第一の基材の厚さを減少させる工程と、
    前記第一の基材の前記半導体素子の設けられた面と反対側の面に第二の基材を接着し、電子デバイスを得る工程と、
    第二の基材を接着する前記工程の後、前記電子デバイスを加熱する工程と、
    を含み、
    第一の基材の厚さを減少させる前記工程は、前記第一の基材の前記半導体素子の設けられた面と反対側の面の中心線平均粗さＲａを３μｍ以下とする工程を含むことを特徴とする電子デバイスの製造方法。
  23. 請求項２２に記載の電子デバイスの製造方法において、電子デバイスを加熱する前記工程は、当該電子デバイスを７０℃以上の温度で加熱する工程を含むことを特徴とする電子デバイスの製造方法。
  24. 請求項２２または２３に記載の電子デバイスの製造方法において、第一の基材の厚さを減少させる前記工程は、前記第一の基材をエッチング液に接触させつつ、前記エッチング液に超音波振動を与える工程を含むことを特徴とする電子デバイスの製造方法。
  25. 請求項２２または２３に記載の電子デバイスの製造方法において、第一の基材の厚さを減少させる前記工程は、前記第一の基材の前記反対側の面を前記エッチング液の噴流に接触させる工程を含むことを特徴とする電子デバイスの製造方法。
  26. 請求項２４または２５に記載の電子デバイスの製造方法において、前記第一の基材がガラスであり、前記エッチング液がフッ化水素酸を含むことを特徴とする電子デバイスの製造方法。
  27. 請求項２２または２３に記載の電子デバイスの使用方法において、第一の基材の厚さを減少させる前記工程は、前記第一の基材を研磨する工程を含むことを特徴とする電子デバイスの製造方法。
  28. 請求項２２乃至２７いずれかに記載の電子デバイスの製造方法において、第二の基材を接着する前記工程は、前記第一の基材と前記第二の基材との間に接着層を設ける工程を含むことを特徴とする電子デバイスの製造方法。
  29. 請求項２２乃至２８いずれかに記載の電子デバイスの製造方法において、、第二の基材を接着する前記工程の前に、前記第一の基材の前記反対側の面または前記第二の基材の表面を洗浄する工程を含むことを特徴とする電子デバイスの製造方法。
  30. 請求項２２乃至２８いずれかに記載の電子デバイスの製造方法において、第二の基材を接着する前記工程の前に、前記第一の基材の前記反対側の面または前記第二の基材の表面を活性化する工程を含むことを特徴とする電子デバイスの製造方法。
  31. 請求項２２乃至３０いずれかに記載の電子デバイスの製造方法において、半導体素子を形成する前記工程の後、第一の基材の厚さを減少させる前記工程の前に、前記半導体素子上に保護層を設ける工程を含むことを特徴とする電子デバイスの製造方法。
  32. 請求項３１に記載の電子デバイスの製造方法において、第一の基材の厚さを減少させる前記工程の後、前記保護層を除去する工程を含むことを特徴とする電子デバイスの製造方法。
JP2004217961A 2004-07-26 2004-07-26 電子デバイスおよびその製造方法 Pending JP2006041135A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004217961A JP2006041135A (ja) 2004-07-26 2004-07-26 電子デバイスおよびその製造方法
US11/186,696 US20060017154A1 (en) 2004-07-26 2005-07-21 Semiconductor device and method for manufacturing same
US12/503,485 US20100003804A1 (en) 2004-07-26 2009-07-15 Electronic Device and Method for Manufacturing Same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004217961A JP2006041135A (ja) 2004-07-26 2004-07-26 電子デバイスおよびその製造方法

Publications (1)

Publication Number Publication Date
JP2006041135A true JP2006041135A (ja) 2006-02-09

Family

ID=35656271

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004217961A Pending JP2006041135A (ja) 2004-07-26 2004-07-26 電子デバイスおよびその製造方法

Country Status (2)

Country Link
US (2) US20060017154A1 (ja)
JP (1) JP2006041135A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007266044A (ja) * 2006-03-27 2007-10-11 New Japan Radio Co Ltd 半導体装置の製造方法
JP2008074085A (ja) * 2006-08-21 2008-04-03 Nippon Synthetic Chem Ind Co Ltd:The 樹脂基板の製造方法、及び、樹脂基板
WO2012081611A1 (ja) * 2010-12-14 2012-06-21 住友ベークライト株式会社 基材の加工方法
KR20130049106A (ko) * 2011-11-03 2013-05-13 엘지디스플레이 주식회사 플렉서블 표시장치 및 이의 제조방법
KR101288197B1 (ko) * 2011-09-30 2013-07-23 한국과학기술원 플렉서블 ｖｌｓｉ 소자 제조방법 및 이에 의하여 제조된 플렉서블 ｖｌｓｉ 소자
KR101517816B1 (ko) 2013-06-03 2015-05-07 한국과학기술원 플렉서블 플래쉬 메모리 소자 제조방법 및 이에 의하여 제조된 플렉서블 플래쉬 메모리 소자
TWI628489B (zh) * 2007-04-09 2018-07-01 迪睿合股份有限公司 Resin composition and display device
JP2018533840A (ja) * 2015-10-15 2018-11-15 ヴィシェイ ジェネラル セミコンダクター，エルエルシーＶｉｓｈａｙ Ｇｅｎｅｒａｌ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ，Ｌｌｃ 局所的な半導体ウエハの薄膜化
KR101922169B1 (ko) * 2017-08-10 2018-11-26 에스케이씨 주식회사 폴리아마이드-이미드 필름 및 이를 포함한 디스플레이 장치
JP2020074497A (ja) * 2008-04-25 2020-05-14 株式会社半導体エネルギー研究所 半導体装置

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2881252A1 (fr) * 2005-01-24 2006-07-28 Ask Sa Dispositif d'idenfication radiofrequence resistant aux milieux et son procede de fabrication
US7994509B2 (en) 2005-11-01 2011-08-09 Hewlett-Packard Development Company, L.P. Structure and method for thin film device with stranded conductor
US20070243820A1 (en) 2006-04-18 2007-10-18 O'hagin Carolina Automatic roof ventilation system
KR20090027189A (ko) * 2006-04-28 2009-03-16 스미또모 가가꾸 가부시키가이샤 복합 편광판 및 그것을 이용한 액정 표시 장치
US8607510B2 (en) * 2006-10-25 2013-12-17 Gregory S. Daniels Form-fitting solar panel for roofs and roof vents
DE112007003638T5 (de) * 2007-09-10 2010-08-12 Fujitsu Ltd., Kawasaki Prozess zum Herstellen einer siliziumhaltigen Beschichtung, siliziumhaltige Beschichtung und Halbleitervorrichtung
US20090200543A1 (en) * 2008-02-08 2009-08-13 Roger Stanley Kerr Method of forming an electronic device on a substrate supported by a carrier and resultant device
JP5152851B2 (ja) * 2008-04-17 2013-02-27 国立大学法人東北大学 半導体装置の製造方法
US9991311B2 (en) 2008-12-02 2018-06-05 Arizona Board Of Regents On Behalf Of Arizona State University Dual active layer semiconductor device and method of manufacturing the same
WO2010138811A2 (en) 2009-05-29 2010-12-02 Arizona Board Of Regents, For And On Behalf Of Arizona State University Method of providing a flexible semiconductor device at high temperatures and flexible semiconductor device thereof
TWI458799B (zh) * 2008-12-02 2014-11-01 Univ Arizona 撓性基板總成及其製備方法
US9601530B2 (en) 2008-12-02 2017-03-21 Arizona Board Of Regents, A Body Corporated Of The State Of Arizona, Acting For And On Behalf Of Arizona State University Dual active layer semiconductor device and method of manufacturing the same
US9721825B2 (en) 2008-12-02 2017-08-01 Arizona Board Of Regents, A Body Corporate Of The State Of Arizona, Acting For And On Behalf Of Arizona State University Method of providing a flexible semiconductor device and flexible semiconductor device thereof
JP5399805B2 (ja) * 2009-08-04 2014-01-29 株式会社ジャパンディスプレイ 表示装置
EP2506303A4 (en) * 2009-11-27 2017-11-22 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing the same
WO2012021197A2 (en) 2010-05-21 2012-02-16 Arizona Board Of Regents, For And On Behalf Of Arizona State University Method of manufacturing electronic devices on both sides of a carrier substrate and electronic devices thereof
WO2012021196A2 (en) 2010-05-21 2012-02-16 Arizona Board Of Regents, For And On Behalf Of Arizona State University Method for manufacturing electronic devices and electronic devices thereof
TWI445626B (zh) * 2011-03-18 2014-07-21 Eternal Chemical Co Ltd 製造軟性元件的方法
DE112011105967T5 (de) * 2011-12-20 2014-09-25 Intel Corporation Mikroelektronisches Gehäuse und gestapelte mikroelektronische Baugruppe und Rechensystem mit denselben
CN104124133B (zh) * 2013-04-24 2017-10-10 上海和辉光电有限公司 一种ltps产品中制造缓冲层的方法
US9488857B2 (en) 2014-01-10 2016-11-08 Corning Incorporated Method of strengthening an edge of a glass substrate
WO2017034644A2 (en) 2015-06-09 2017-03-02 ARIZONA BOARD OF REGENTS a body corporate for THE STATE OF ARIZONA for and on behalf of ARIZONA STATE UNIVERSITY Method of providing an electronic device and electronic device thereof
WO2015156891A2 (en) 2014-01-23 2015-10-15 Arizona Board Of Regents, Acting For And On Behalf Of Arizona State University Method of providing a flexible semiconductor device and flexible semiconductor device thereof
US10381224B2 (en) 2014-01-23 2019-08-13 Arizona Board Of Regents On Behalf Of Arizona State University Method of providing an electronic device and electronic device thereof
USD755944S1 (en) 2014-03-06 2016-05-10 Gregory S. Daniels Roof vent assembly
AU2014385207B2 (en) 2014-03-06 2019-11-28 Gregory S. Daniels Roof vent with an integrated fan
USD748239S1 (en) 2014-03-06 2016-01-26 Gregory S. Daniels Roof vent assembly
CN106663640B (zh) 2014-05-13 2020-01-07 代表亚利桑那大学的亚利桑那校董会 提供电子器件的方法及其电子器件
JP6193813B2 (ja) * 2014-06-10 2017-09-06 信越化学工業株式会社 ウエハ加工用仮接着材料、ウエハ加工体及びこれらを使用する薄型ウエハの製造方法
US11130320B2 (en) * 2014-07-11 2021-09-28 Samsung Electronics Co., Ltd. Transparent polymer film and electronic device including the same
US10446582B2 (en) 2014-12-22 2019-10-15 Arizona Board Of Regents On Behalf Of Arizona State University Method of providing an imaging system and imaging system thereof
US9741742B2 (en) 2014-12-22 2017-08-22 Arizona Board Of Regents, A Body Corporate Of The State Of Arizona, Acting For And On Behalf Of Arizona State University Deformable electronic device and methods of providing and using deformable electronic device
US11326793B2 (en) 2018-12-21 2022-05-10 Gregory S. Daniels Roof vent and roof ventilation system
USD930810S1 (en) 2015-11-19 2021-09-14 Gregory S. Daniels Roof vent
USD891604S1 (en) 2015-11-19 2020-07-28 Gregory S. Daniels Roof vent assembly
CN106356334B (zh) * 2016-10-27 2019-01-01 江西沃格光电股份有限公司 防静电tft基板的生产工艺
US10593824B2 (en) 2018-02-02 2020-03-17 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Ultra-thin flexible rear-contact Si solar cells and methods for manufacturing the same
USD964546S1 (en) 2020-10-27 2022-09-20 Gregory S. Daniels Roof vent with a circular integrated fan
USD963834S1 (en) 2020-10-27 2022-09-13 Gregory S. Daniels Roof vent with a circular integrated fan

Citations (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05271518A (ja) * 1992-03-27 1993-10-19 Nippon Soda Co Ltd 硬化性樹脂組成物
JPH06310692A (ja) * 1993-04-27 1994-11-04 Canon Inc 半導体装置とその製造方法
JPH0714982A (ja) * 1993-06-21 1995-01-17 Hitachi Ltd 半導体集積回路装置及びその製造方法
JPH0745786A (ja) * 1993-08-02 1995-02-14 Tdk Corp 複合集積回路部品
JPH0750234A (ja) * 1993-08-04 1995-02-21 Komatsu Electron Metals Co Ltd 半導体ウェーハ製造装置および製造方法
JPH07202147A (ja) * 1993-12-28 1995-08-04 Canon Inc 半導体装置
JPH0878646A (ja) * 1994-09-05 1996-03-22 Mitsubishi Materials Corp 半導体基板及びその製造方法
JPH10107292A (ja) * 1996-09-30 1998-04-24 Sony Corp Ｓｏｉ型半導体装置の製造方法
JPH11329715A (ja) * 1998-04-02 1999-11-30 Cambridge Display Technol Ltd 有機デバイスのための可撓性基体、有機デバイスおよびその製造方法
JP2000150837A (ja) * 1998-11-13 2000-05-30 Canon Inc 半導体基体の作製方法
JP2000150501A (ja) * 1998-11-13 2000-05-30 Mitsubishi Electric Corp Ｓｏｉ高耐圧電力デバイス
JP2001102523A (ja) * 1999-09-28 2001-04-13 Sony Corp 薄膜デバイスおよびその製造方法
JP2001135805A (ja) * 2000-09-19 2001-05-18 Canon Inc 半導体部材及び半導体装置の製造方法
JP2002057309A (ja) * 2000-08-08 2002-02-22 Sony Corp Ｓｏｉ基板の作製方法
JP2002531360A (ja) * 1998-11-30 2002-09-24 コーニング インコーポレイテッド フラットパネルディスプレイ用ガラス
WO2002084739A1 (en) * 2001-04-13 2002-10-24 Sony Corporation Thin film-device manufacturing method, and semiconductor device
JP2003518454A (ja) * 1999-12-28 2003-06-10 スリーエム イノベイティブ プロパティズ カンパニー 光−熱変換層を備えた熱物質転写ドナーエレメント
JP2003323132A (ja) * 2002-04-30 2003-11-14 Sony Corp 薄膜デバイスの製造方法および半導体装置
JP2004505452A (ja) * 2000-07-19 2004-02-19 スリーエム　イノベイティブ　プロパティズ　カンパニー 超微細セラミック粒子を組込んだトランジスター絶縁体層
WO2004040619A2 (en) * 2002-10-18 2004-05-13 Advanced Micro Devices, Inc. Semiconductor device with tensile strain silicon introduced by compressive material in a buried oxide layer

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3364081B2 (ja) * 1995-02-16 2003-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH1126733A (ja) * 1997-07-03 1999-01-29 Seiko Epson Corp 薄膜デバイスの転写方法、薄膜デバイス、薄膜集積回路装置，アクティブマトリクス基板、液晶表示装置および電子機器
US6236061B1 (en) * 1999-01-08 2001-05-22 Lakshaman Mahinda Walpita Semiconductor crystallization on composite polymer substrates
US6814832B2 (en) * 2001-07-24 2004-11-09 Seiko Epson Corporation Method for transferring element, method for producing element, integrated circuit, circuit board, electro-optical device, IC card, and electronic appliance
EP1396883A3 (en) * 2002-09-04 2005-11-30 Canon Kabushiki Kaisha Substrate and manufacturing method therefor
KR100528326B1 (ko) * 2002-12-31 2005-11-15 삼성전자주식회사 가요성 기판 상에 보호캡을 구비하는 박막 반도체 소자 및 이를 이용하는 전자장치 및 그 제조방법
JP4063082B2 (ja) * 2003-01-10 2008-03-19 日本電気株式会社 フレキシブル電子デバイスとその製造方法
TW594210B (en) * 2003-08-28 2004-06-21 Ind Tech Res Inst A method for manufacturing a flexible panel for FPD
KR100563057B1 (ko) * 2003-11-14 2006-03-24 삼성에스디아이 주식회사 초박형 유기 전계 발광 표시장치 및 그 제조방법
JP2006216456A (ja) * 2005-02-04 2006-08-17 Seiko Instruments Inc 有機電子デバイスの製造方法
US7820495B2 (en) * 2005-06-30 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device

Patent Citations (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05271518A (ja) * 1992-03-27 1993-10-19 Nippon Soda Co Ltd 硬化性樹脂組成物
JPH06310692A (ja) * 1993-04-27 1994-11-04 Canon Inc 半導体装置とその製造方法
JPH0714982A (ja) * 1993-06-21 1995-01-17 Hitachi Ltd 半導体集積回路装置及びその製造方法
JPH0745786A (ja) * 1993-08-02 1995-02-14 Tdk Corp 複合集積回路部品
JPH0750234A (ja) * 1993-08-04 1995-02-21 Komatsu Electron Metals Co Ltd 半導体ウェーハ製造装置および製造方法
JPH07202147A (ja) * 1993-12-28 1995-08-04 Canon Inc 半導体装置
JPH0878646A (ja) * 1994-09-05 1996-03-22 Mitsubishi Materials Corp 半導体基板及びその製造方法
JPH10107292A (ja) * 1996-09-30 1998-04-24 Sony Corp Ｓｏｉ型半導体装置の製造方法
JPH11329715A (ja) * 1998-04-02 1999-11-30 Cambridge Display Technol Ltd 有機デバイスのための可撓性基体、有機デバイスおよびその製造方法
JP2000150501A (ja) * 1998-11-13 2000-05-30 Mitsubishi Electric Corp Ｓｏｉ高耐圧電力デバイス
JP2000150837A (ja) * 1998-11-13 2000-05-30 Canon Inc 半導体基体の作製方法
JP2002531360A (ja) * 1998-11-30 2002-09-24 コーニング インコーポレイテッド フラットパネルディスプレイ用ガラス
JP2001102523A (ja) * 1999-09-28 2001-04-13 Sony Corp 薄膜デバイスおよびその製造方法
JP2003518454A (ja) * 1999-12-28 2003-06-10 スリーエム イノベイティブ プロパティズ カンパニー 光−熱変換層を備えた熱物質転写ドナーエレメント
JP2004505452A (ja) * 2000-07-19 2004-02-19 スリーエム　イノベイティブ　プロパティズ　カンパニー 超微細セラミック粒子を組込んだトランジスター絶縁体層
JP2002057309A (ja) * 2000-08-08 2002-02-22 Sony Corp Ｓｏｉ基板の作製方法
JP2001135805A (ja) * 2000-09-19 2001-05-18 Canon Inc 半導体部材及び半導体装置の製造方法
WO2002084739A1 (en) * 2001-04-13 2002-10-24 Sony Corporation Thin film-device manufacturing method, and semiconductor device
JP2003323132A (ja) * 2002-04-30 2003-11-14 Sony Corp 薄膜デバイスの製造方法および半導体装置
WO2004040619A2 (en) * 2002-10-18 2004-05-13 Advanced Micro Devices, Inc. Semiconductor device with tensile strain silicon introduced by compressive material in a buried oxide layer

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007266044A (ja) * 2006-03-27 2007-10-11 New Japan Radio Co Ltd 半導体装置の製造方法
JP2008074085A (ja) * 2006-08-21 2008-04-03 Nippon Synthetic Chem Ind Co Ltd:The 樹脂基板の製造方法、及び、樹脂基板
TWI628489B (zh) * 2007-04-09 2018-07-01 迪睿合股份有限公司 Resin composition and display device
JP2020074497A (ja) * 2008-04-25 2020-05-14 株式会社半導体エネルギー研究所 半導体装置
JP7150908B2 (ja) 2008-04-25 2022-10-11 株式会社半導体エネルギー研究所 半導体装置
JP2021082835A (ja) * 2008-04-25 2021-05-27 株式会社半導体エネルギー研究所 半導体装置
WO2012081611A1 (ja) * 2010-12-14 2012-06-21 住友ベークライト株式会社 基材の加工方法
KR101288197B1 (ko) * 2011-09-30 2013-07-23 한국과학기술원 플렉서블 ｖｌｓｉ 소자 제조방법 및 이에 의하여 제조된 플렉서블 ｖｌｓｉ 소자
KR20130049106A (ko) * 2011-11-03 2013-05-13 엘지디스플레이 주식회사 플렉서블 표시장치 및 이의 제조방법
KR101886430B1 (ko) * 2011-11-03 2018-08-08 엘지디스플레이 주식회사 플렉서블 표시장치 및 이의 제조방법
KR101517816B1 (ko) 2013-06-03 2015-05-07 한국과학기술원 플렉서블 플래쉬 메모리 소자 제조방법 및 이에 의하여 제조된 플렉서블 플래쉬 메모리 소자
JP2018533840A (ja) * 2015-10-15 2018-11-15 ヴィシェイ ジェネラル セミコンダクター，エルエルシーＶｉｓｈａｙ Ｇｅｎｅｒａｌ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ，Ｌｌｃ 局所的な半導体ウエハの薄膜化
KR101922169B1 (ko) * 2017-08-10 2018-11-26 에스케이씨 주식회사 폴리아마이드-이미드 필름 및 이를 포함한 디스플레이 장치

Also Published As

Publication number Publication date
US20060017154A1 (en) 2006-01-26
US20100003804A1 (en) 2010-01-07

Similar Documents

Publication Publication Date Title
JP2006041135A (ja) 電子デバイスおよびその製造方法
JP5094776B2 (ja) 半導体装置の作製方法
TWI310207B (en) Thin film device supply body, method of fabricating thin film device, method of transfer, method of fabricating semiconductor device, and electronic equipment
US7297040B2 (en) Method for manufacturing a flexible panel for a flat panel display
JP4930679B2 (ja) 半導体素子の製造方法
JP4052631B2 (ja) アクティブマトリクス型表示装置
KR101203090B1 (ko) 반도체장치의 제조방법
TWI379136B (en) Peeling method and method for manufacturing display device using the peeling method
JP5033880B2 (ja) プラスチック基板を有する電子装置
JP5618522B2 (ja) 半導体装置を形成する方法
JP5790392B2 (ja) 電子デバイスの製造方法
US7381285B2 (en) Manufacturing method of a device
KR20120123375A (ko) 적층체의 제조 방법 및 적층체
WO2011123285A1 (en) Selective transfer of active components
KR20120047872A (ko) 고온에서 가요성 반도체 장치를 제공하는 방법 및 그 가요성 반도체 장치
TW201315593A (zh) 電子裝置之製造方法、附樹脂層之載體基板之製造方法
JP2004047975A (ja) 積層体の転写方法及び半導体装置の作製方法
JP4271409B2 (ja) 脆質材料の加工方法
US7147531B2 (en) Method for manufacturing a flexible panel for a flat panel display
JP4234630B2 (ja) 貫通構造を有する薄膜化回路基板の製造方法と保護用粘着テープ
JP4621713B2 (ja) アクティブマトリクス型表示装置
JP4550871B2 (ja) アクティブマトリクス型表示装置
JP4757469B2 (ja) 半導体装置の作製方法
JP2005115086A (ja) 薄膜デバイス装置の製造方法、アクティブマトリクス基板の製造方法、電気光学装置の製造方法、薄膜デバイス装置、アクティブマトリクス基板及び電気光学装置
JP2011187502A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070601

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110426

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110428

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110620

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110816