JP2006041111A - Semiconductor wafer and solar cell - Google Patents
Semiconductor wafer and solar cell Download PDFInfo
- Publication number
- JP2006041111A JP2006041111A JP2004217409A JP2004217409A JP2006041111A JP 2006041111 A JP2006041111 A JP 2006041111A JP 2004217409 A JP2004217409 A JP 2004217409A JP 2004217409 A JP2004217409 A JP 2004217409A JP 2006041111 A JP2006041111 A JP 2006041111A
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor substrate
- conductivity type
- low quality
- grain boundary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Photovoltaic Devices (AREA)
Abstract
Description
本発明は、半導体の接合形成技術に関するもので、とりわけ多結晶半導体基板を用いる低コストで、かつ高効率な太陽電池等に有用である。 The present invention relates to a semiconductor junction formation technique, and is particularly useful for a low-cost and high-efficiency solar cell using a polycrystalline semiconductor substrate.
多結晶太陽電池は、実用的な太陽電池の１つである。図４は、多結晶太陽電池の一般的な構造を示す断面図であり、この図を用いて、多結晶太陽電池の一般的な製造方法を説明する。まず、多結晶基板（例えばｐ型基板）５１に対し、熱拡散などを用いて、基板片面全体にｎ+型の接合層５２の形成を行う。次に、反射防止膜５３を形成し、その後、裏面全面に裏面電極５６を形成し、さらに、受光面に受光面電極５４をグリッド形状に形成し、太陽電池の製造を完了する。なお、裏面電極５６の形成時に、裏面電界層５５が形成される。
図５は、多結晶太陽電池の製造に一般に用いられる多結晶基板５１の構造を示す平面図である。図５に示すように、基板５１内には、多くの結晶粒界６１、結晶粒６２が存在し、さらに、これとは別に局在する特定の領域においては著しく品質が低くなっている領域（低品質領域）６３も存在している。なお、一つの結晶粒径は数１０μｍから２０ｍｍ程度である。
多結晶太陽電池の特性は、単結晶状態のシリコン基板を用いた時の５０〜８０％の変換効率であり、変換効率を向上させるために、例えば、セル表面にＳｉＮ膜などの所謂パッシベーション膜形成を行うことにより、多結晶基板の表面に存在する結晶欠陥の品質改善を行うことなどが試みられてきた。また、更には、インゴット結晶粒界方向を特定の方向になるようにスライスした基板でセル化を行うことにより太陽電池特性を向上させることが試みられてきた（特許文献１を参照）。
FIG. 5 is a plan view showing the structure of a polycrystalline substrate 51 that is generally used in the manufacture of polycrystalline solar cells. As shown in FIG. 5, a large number of crystal grain boundaries 61 and crystal grains 62 exist in the substrate 51, and the quality is remarkably low in a specific region that is localized separately from this ( A low quality area) 63 is also present. One crystal grain size is about several tens of μm to 20 mm.
A characteristic of the polycrystalline solar cell is a conversion efficiency of 50 to 80% when a single crystal silicon substrate is used. For example, a so-called passivation film such as a SiN film is formed on the cell surface in order to improve the conversion efficiency. Attempts have been made to improve the quality of crystal defects present on the surface of a polycrystalline substrate. Furthermore, an attempt has been made to improve the solar cell characteristics by performing cell formation on a substrate sliced so that the ingot crystal grain boundary direction is in a specific direction (see Patent Document 1).
このように、多結晶太陽電池の変換効率を向上させるために、これまで種々の努力が払われてきたが、未だ、十分に高い効率の太陽電池を高い歩留まりで製造することができるようになったとはいうことができない。 As described above, various efforts have been made so far to improve the conversion efficiency of the polycrystalline solar cell. However, a sufficiently high-efficiency solar cell can be manufactured with a high yield. I can't say that.
本発明は係る事情に鑑みてなされたものであり、高効率な太陽電池を高い歩留まりで製造することができる半導体基板を提供するものである。 This invention is made | formed in view of the situation which concerns, and provides the semiconductor substrate which can manufacture a highly efficient solar cell with a high yield.
本発明の半導体基板は、（１）結晶粒界を有する第１導電型半導体基板の表面に存在する低品質領域を検知して特定する工程と、（２）低品質領域を第１導電型に保持しつつ、第１導電型半導体基板の表面側に第２導電型層を形成する工程とを備える方法によって製造される。 The semiconductor substrate of the present invention includes (1) a step of detecting and specifying a low quality region existing on the surface of the first conductivity type semiconductor substrate having a crystal grain boundary, and (2) making the low quality region a first conductivity type. And a step of forming a second conductivity type layer on the surface side of the first conductivity type semiconductor substrate while holding.
本発明によって、高効率な太陽電池を高い歩留まりで製造することができる作用を、図１及び図２を用いて説明する。図１及び図２は、本発明の作用を説明するためにのみ用いられ、本発明を限定するために用いられない。ここでは、ｐ型基板にｎ型層が形成された場合を例にとって説明を行うが、ここでの説明は、導電型が逆の場合にも、当てはまる。 The effect | action which can manufacture a highly efficient solar cell with a high yield by this invention is demonstrated using FIG.1 and FIG.2. 1 and 2 are used only to illustrate the operation of the present invention and are not used to limit the present invention. Here, the case where an n-type layer is formed on a p-type substrate will be described as an example, but the description here also applies to the case where the conductivity type is reversed.
図１（ａ）は、従来のｐｎ接合を有する半導体基板を示す断面図であり、ｐ型基板１の片面にｎ型層２が形成されている。基板１が低品質領域１ａを有している場合、低品質領域１ａにもｎ型層２が形成される。図１（ｂ）は、図１（ａ）の基板の等価回路を示す。
図１（ｂ）に示すように、低品質領域以外に形成されたｐｎ接合の等価回路は、ダイオード３である。一方、低品質領域１ａに形成されたｐｎ接合の等価回路は、整流性のよいダイオードとはならず、ダイオードと抵抗が組み合わさったもの３ａとなる。ダイオード３で光電変換された電流は、この抵抗部分で熱エネルギーに変換されて、外部回路に取り出すことができない。このため、この半導体基板を用いて太陽電池を製造すると、太陽電池の効率が高くならない。
FIG. 1A is a cross-sectional view showing a conventional semiconductor substrate having a pn junction, and an n-type layer 2 is formed on one side of a p-type substrate 1. When the substrate 1 has the low quality region 1a, the n-type layer 2 is also formed in the low quality region 1a. FIG. 1B shows an equivalent circuit of the substrate of FIG.
As shown in FIG. 1B, an equivalent circuit of a pn junction formed outside the low quality region is a diode 3. On the other hand, the equivalent circuit of the pn junction formed in the low quality region 1a is not a diode with good rectification, but is a combination 3a of a diode and a resistor. The current photoelectrically converted by the diode 3 is converted into heat energy by this resistance portion and cannot be taken out to an external circuit. For this reason, when a solar cell is manufactured using this semiconductor substrate, the efficiency of the solar cell does not increase.
一方、図２（ａ）は、本発明の、ｐｎ接合を有する半導体基板を示す断面図である。ｐ型基板１の片面に、低品質領域１ａを避けて、ｎ型層２ａが形成されている。図２（ｂ）は、図２（ａ）の基板の等価回路を示す。図２（ｂ）に示すように、低品質領域以外に形成されたｐｎ接合の等価回路は、図１の場合と同様に、ダイオード３である。一方、低品質領域１ａにはｐｎ接合が形成されず、低品質領域１ａは、基板と同じ導電型に保持されているので、ダイオードとしても抵抗としても働かない。このため、図１（ｂ）のように、抵抗成分が形成されることがない。従って、タイオード３で光電変換された電流は、熱エネルギーに変換されることなく、外部に取り出すことができる。 On the other hand, FIG. 2A is a cross-sectional view showing a semiconductor substrate having a pn junction according to the present invention. An n-type layer 2a is formed on one surface of the p-type substrate 1 while avoiding the low quality region 1a. FIG. 2B shows an equivalent circuit of the substrate of FIG. As shown in FIG. 2B, the equivalent circuit of the pn junction formed outside the low quality region is the diode 3 as in the case of FIG. On the other hand, no pn junction is formed in the low quality region 1a, and the low quality region 1a is held in the same conductivity type as the substrate, and therefore does not function as a diode or a resistor. For this reason, a resistance component is not formed like FIG.1 (b). Therefore, the current photoelectrically converted by the tie-de 3 can be taken out without being converted into thermal energy.
すなわち、本発明の半導体基板は、まず、低品質領域を検知して特定し、この低品質領域を基板の導電型に保持しつつ、その他の領域にｐｎ接合を形成して製造する。このようにして得られた半導体基板には、上記説明の通り、低品質領域に起因する抵抗成分が生じず、この半導体基板を用いて太陽電池を製造すると、高効率な太陽電池を高い歩留まりで製造することができる。 That is, the semiconductor substrate of the present invention is manufactured by first detecting and specifying a low quality region, forming a pn junction in the other region while maintaining the low quality region in the conductivity type of the substrate. As described above, the semiconductor substrate obtained in this manner does not generate a resistance component due to the low quality region. When a solar cell is manufactured using this semiconductor substrate, a highly efficient solar cell can be obtained with a high yield. Can be manufactured.
本発明によれば、高効率な太陽電池を高い歩留まりで製造することができる半導体基板を得ることができる。 ADVANTAGE OF THE INVENTION According to this invention, the semiconductor substrate which can manufacture a highly efficient solar cell with a high yield can be obtained.
１．第１の実施形態
本発明の第１の実施形態に係る半導体基板は、（１）結晶粒界を有する第１導電型半導体基板の表面に存在する低品質領域を検知して特定する工程と、（２）低品質領域を第１導電型に保持しつつ、第１導電型半導体基板の表面側に第２導電型層を形成する工程とを備える方法によって製造される。
1. First Embodiment A semiconductor substrate according to a first embodiment of the present invention includes (1) a step of detecting and specifying a low quality region existing on the surface of a first conductivity type semiconductor substrate having a grain boundary; And (2) forming a second conductivity type layer on the surface side of the first conductivity type semiconductor substrate while maintaining the low quality region in the first conductivity type.
１−１．結晶粒界を有する第１導電型半導体基板の表面に存在する低品質領域を検知して特定する工程
「結晶粒界を有する半導体基板」とは、例えば、多結晶半導体基板である。「第１導電型」とは、ｐ型又はｎ型である。「半導体基板」は、シリコンなどの元素半導体基板又はＧａＡｓ若しくはＩｎＰなどの化合物半導体基板などからなる。「低品質領域」は、太陽電池を形成したときに、その特性が、その他の部分と比較して極めて悪くなる領域であると定義される。
1-1. Step of detecting and specifying a low quality region existing on the surface of the first conductivity type semiconductor substrate having a crystal grain boundary “Semiconductor substrate having a crystal grain boundary” is, for example, a polycrystalline semiconductor substrate. The “first conductivity type” is p-type or n-type. The “semiconductor substrate” is composed of an elemental semiconductor substrate such as silicon or a compound semiconductor substrate such as GaAs or InP. The “low quality region” is defined as a region in which the characteristics of the solar cell are extremely deteriorated as compared with other portions when the solar cell is formed.
「低品質領域」は、例えば、低ライフタイム領域、低拡散長領域若しくは結晶粒界集合領域又はこれらの組合せである。これらの何れかの領域を検知して特定することによって、太陽電池を形成したときに特性が極めて悪くなる領域を特定することができるからである。なお、結晶粒界集合領域が低品質領域に含まれるのは、微細な結晶粒が集合した領域は、太陽電池を形成したときに、通常、極めて悪い特性を与えるためである。また、「組合せ」とは、例えば、低ライフタイム領域であって、かつ、低拡散長領域であるような領域をいう。 The “low quality region” is, for example, a low lifetime region, a low diffusion length region, a grain boundary aggregation region, or a combination thereof. This is because by detecting and specifying any one of these regions, it is possible to specify a region whose characteristics are extremely poor when a solar cell is formed. The reason why the crystal grain boundary aggregate region is included in the low quality region is that the region where fine crystal grains are aggregated usually gives extremely poor characteristics when a solar cell is formed. The “combination” refers to a region that is, for example, a low lifetime region and a low diffusion length region.
「低ライフタイム領域」は、キャリアライフタイムが所定基準以下である領域であると定義される。「低ライフタイム領域」は、具体的には、例えば、キャリアライフタイムが、結晶粒内での値の所定の割合以下、例えば２０％以下の領域である、として特定することができる。また、別の特定方法として、測定領域全体の平均のキャリアライフタイムを基準とすることもできる。また、別の特定方法として、キャリアライフタイムが予め設定された所定値以下である領域であるとしてもよい。なお、キャリアライフタイムは、例えば、マイクロ波光導電減衰法（住江伸吾、高松弘行「半導体プロセスにおける重金属汚染の検出−キャリアライフタイム測定装置−」神戸製鋼技報／Vol.52 No.2 Sep.2002）で測定することができる。 A “low lifetime region” is defined as a region where the carrier lifetime is below a predetermined standard. Specifically, the “low lifetime region” can be specified as, for example, a region in which the carrier lifetime is a predetermined ratio or less of the value in the crystal grains, for example, 20% or less. As another identification method, the average carrier lifetime of the entire measurement region can be used as a reference. Further, as another specific method, the carrier lifetime may be an area that is equal to or less than a predetermined value set in advance. The carrier lifetime can be measured by, for example, the microwave photoconductive decay method (Nobuaki Sumie, Hiroyuki Takamatsu “Detection of heavy metal contamination in semiconductor processes—Carrier lifetime measurement device”) Kobe Steel Engineering Reports / Vol.52 No.2 Sep.2002. ) Can be measured.
また、「低拡散長領域」は、キャリア拡散長が所定基準以下である領域であると定義される。「低拡散長領域」は、具体的には、例えば、キャリア拡散長が、結晶粒内での値の所定の割合以下、例えば２０％以下の領域である、として特定することができる。また、別の特定方法として、測定領域全体の平均のキャリア拡散長を基準とすることもできる。また、別の特定方法として、キャリア拡散長が予め設定された所定値以下である領域であるとしてもよい。なお、キャリア拡散長は、例えば、ＳＰＶ法（Surface Photovoltage 法 Leeor Kronik, Yoram Shapira "Surface photovoltage spectroscopy of semiconductor structure: at the crossroads of physics, chemistry and electrical engineering" Surface Interface Analysis 2001;31:954-965）で測定することができる。 The “low diffusion length region” is defined as a region where the carrier diffusion length is equal to or less than a predetermined reference. Specifically, the “low diffusion length region” can be specified as, for example, a region in which the carrier diffusion length is a region having a predetermined ratio or less, for example, 20% or less of the value in the crystal grain. As another identification method, the average carrier diffusion length of the entire measurement region can be used as a reference. As another identification method, the carrier diffusion length may be a region that is equal to or smaller than a predetermined value set in advance. Note that the carrier diffusion length is, for example, the SPV method (Surface Photovoltage method Leeor Kronik, Yoram Shapira "Surface photovoltage spectroscopy of semiconductor structure: at the crossroads of physics, chemistry and electrical engineering" Surface Interface Analysis 2001; 31: 954-965) Can be measured.
また、「結晶粒界集合領域」は、直径が所定値以下である複数の結晶粒が集合した領域であると定義される。「結晶粒界集合領域」は、例えば１ｍｍ以下の複数の結晶粒が集合した領域である、として特定することができる。 Further, the “crystal grain boundary aggregation region” is defined as a region where a plurality of crystal grains having a diameter equal to or smaller than a predetermined value are aggregated. The “crystal grain boundary region” can be specified as a region where a plurality of crystal grains of 1 mm or less, for example, are aggregated.
低品質領域の特定方法としては、この他にも、太陽電池を形成したときに、特性が極めて悪くなる領域を特定できる如何なる方法を採用してもよく、何れの特定方法を採用した場合も、それが明確である限り、全て本発明の範囲に含まれる。 As a method for identifying a low quality region, in addition to this, any method that can identify a region in which characteristics are extremely deteriorated when a solar cell is formed may be adopted. All are included in the scope of the present invention as long as it is clear.
ここで、低ライフタイム領域又は低拡散長領域の検知方法について具体的に説明する。 Here, a detection method of the low lifetime region or the low diffusion length region will be specifically described.
まず、測定領域を、所定面積の領域、例えば、２ｍｍ角の領域に区分し、各領域について、キャリアライフタイム又はキャリア拡散長を測定する。この測定により、例えば、表１に示すようなデータが得られる。表１には、表１に示した全ての要素の平均値も示している。 First, the measurement region is divided into regions having a predetermined area, for example, a 2 mm square region, and the carrier lifetime or the carrier diffusion length is measured for each region. By this measurement, for example, data as shown in Table 1 is obtained. Table 1 also shows the average values of all the elements shown in Table 1.
表１によると、（Ａ３，Ｓ１），（Ａ３，Ｓ２），（Ａ５，Ｓ４），（Ａ５，Ｓ５）において、極めて悪い値が得られており、この４つを低品質領域であると決定することができる。定量的には、例えば、全体の平均値（６５．４）の５０％以下のものを低品質領域であると決定することができる。また、例えば、最大値（１００）の３０％以下のものを低品質領域であると決定してもよい。低品質領域と認定するかどうかの基準は、目的に応じて適宜変更することができ、所定の基準値以下のものを低品質領域と認定すればよい。 According to Table 1, extremely bad values are obtained in (A3, S1), (A3, S2), (A5, S4), (A5, S5), and these four are determined to be low quality regions. can do. Quantitatively, for example, it is possible to determine that 50% or less of the entire average value (65.4) is the low quality region. Further, for example, a value of 30% or less of the maximum value (100) may be determined as the low quality region. The criteria for determining whether or not to be recognized as a low quality region can be appropriately changed according to the purpose, and those below a predetermined reference value may be recognized as the low quality region.
次に、結晶粒界集合領域の検知方法について、具体的に説明する。 Next, a method for detecting the grain boundary aggregate region will be specifically described.
まず、フッ酸硝酸系のエッチング液で多結晶シリコン面を化学研磨する。これにより、表面に結晶粒界が現れる。また、アルカリエッチング液を用いてもよく、この場合、結晶粒ごとに反射が異なり明確な結晶粒界が現れる。この結晶粒界の模様は、ＣＣＤカメラなどを用いて電子的に捉えて画像保存ができる。更には公知の画像処理技術で粒界線を強調することが可能である。 First, the polycrystalline silicon surface is chemically polished with a hydrofluoric acid-nitric etchant. Thereby, a crystal grain boundary appears on the surface. Further, an alkaline etching solution may be used, and in this case, a crystal grain boundary appears with different reflection for each crystal grain. This crystal grain boundary pattern can be captured electronically using a CCD camera or the like to store an image. Furthermore, it is possible to emphasize the grain boundary line by a known image processing technique.
この保存された画像について、例えば、画像認識を用いて、結晶粒界集合領域を検知して特定する。具体的には、この画像を所定面積の領域、例えば、２ｍｍ角の領域に区分し、各領域について、予め定められた結晶粒界集合領域を示すリファレンス用の画像パターンと比較することによって、結晶粒界集合領域を検知することができる。リファレンス用の画像パターンとしては、例えば、顕微鏡などを用いた観察により認定した結晶粒界集合領域の画像を用いることができる。このようなリファレンス用の画像パターンを必要数準備し、上記区分された領域と比較する。この比較は、画像に対してソフトウエアで適切な近似度を設定して、近似部を抽出して特定することができた。 For the stored image, for example, a crystal grain boundary aggregate region is detected and specified using image recognition. Specifically, the image is divided into regions of a predetermined area, for example, a 2 mm square region, and each region is compared with a reference image pattern indicating a predetermined crystal grain boundary set region, thereby obtaining a crystal. A grain boundary aggregation region can be detected. As the image pattern for reference, for example, an image of a crystal grain boundary aggregate region certified by observation using a microscope or the like can be used. A required number of reference image patterns are prepared and compared with the divided areas. In this comparison, an appropriate degree of approximation was set for the image by software, and an approximate part was extracted and specified.
１−２．低品質領域を第１導電型に保持しつつ、第１導電型半導体基板の表面側に第２導電型層を形成する工程
上記工程で検知して特定した低品質領域以外の領域に第２導電型層を形成する。低品質領域を避けてｐｎ接合を形成することにより、低品質領域に起因する抵抗成分などの発生を抑えることができる。なお、「第２導電型」とは、第１導電型とは異なる導電型である。
1-2. The process of forming the second conductivity type layer on the surface side of the first conductivity type semiconductor substrate while maintaining the low quality region in the first conductivity type. The second conductivity is applied to a region other than the low quality region detected and specified in the above step. A mold layer is formed. By forming the pn junction while avoiding the low quality region, it is possible to suppress generation of a resistance component or the like due to the low quality region. The “second conductivity type” is a conductivity type different from the first conductivity type.
この工程は、例えば、上記工程で検知して特定した低品質領域よりも広い領域に、第２導電型ドーパントに対する拡散バリア膜を形成し、その状態で、第２導電型ドーパントを拡散させるという方法で行うことができる。 In this step, for example, a diffusion barrier film for the second conductivity type dopant is formed in a region wider than the low quality region detected and specified in the above step, and the second conductivity type dopant is diffused in that state. Can be done.
「低品質領域よりも広い領域」とは、具体的には、例えば、低品質領域の外周と拡散バリア膜の外周の間の距離が、キャリア拡散長以上、例えば２００μｍ以上となる領域である。この程度の広さで拡散バリア膜を形成すると、第２導電型層と低品質領域との間の距離が十分に大きくなり、低品質領域に起因する悪影響を実質的に無くすことができる。 Specifically, the “region wider than the low quality region” is, for example, a region in which the distance between the outer periphery of the low quality region and the outer periphery of the diffusion barrier film is not less than the carrier diffusion length, for example, 200 μm or more. When the diffusion barrier film is formed in such a large area, the distance between the second conductivity type layer and the low quality region becomes sufficiently large, and the adverse effects caused by the low quality region can be substantially eliminated.
拡散バリア膜は、ＴｉＯ2又はＳｉＯ2などからなる。拡散バリア膜は、例えば、有機金属化合物を含む溶液を用いて形成することができる。また、この溶液は、好ましくは、Ｔｉ化合物、Ｓｉ化合物のいずれかを含む溶液からなる。Ｔｉ化合物は、例えば、テトライソプロポキシチタンのようなチタンアルコキシドからなり、Ｓｉ化合物は、例えば、アルコキシシラン(珪酸エステル)類からなる。また、拡散バリア膜は、描画塗布方式（スプレーノズル又はインクジェット方式など）を用いて形成することができる。第２導電型層は、例えば、拡散バリア層を形成した状態で、ＰＯＣｌ3ガスを導入した高温の石英チューブ内で拡散バリア層以外の領域にリンを拡散させることによって、形成することができる。 別の方法としては、例えば特開昭５４−７６６２９号公報に示すようなチタン化合物にリンを含ませた塗布液を用いてスピンコーティング法で基板面にコーティングすることも可能である。 The diffusion barrier film is made of TiO 2 or SiO 2 . The diffusion barrier film can be formed using, for example, a solution containing an organometallic compound. Moreover, this solution preferably comprises a solution containing either a Ti compound or a Si compound. The Ti compound is made of, for example, a titanium alkoxide such as tetraisopropoxy titanium, and the Si compound is made of, for example, alkoxysilane (silicate ester). In addition, the diffusion barrier film can be formed using a drawing coating method (such as a spray nozzle or an ink jet method). The second conductivity type layer can be formed, for example, by diffusing phosphorus in a region other than the diffusion barrier layer in a high-temperature quartz tube into which POCl 3 gas is introduced in a state where the diffusion barrier layer is formed. As another method, for example, it is possible to coat the substrate surface by spin coating using a coating solution in which phosphorus is contained in a titanium compound as disclosed in JP-A-54-76629.
以上の工程によって、表面に低品質領域を有すると共に結晶粒界を有する第１導電型半導体基板の表面側に、低品質領域に第１導電型領域を有する第２導電型層を備える半導体基板を製造することができる。 Through the above-described steps, a semiconductor substrate having a second conductivity type layer having a first conductivity type region in the low quality region on the surface side of the first conductivity type semiconductor substrate having a low quality region on the surface and a crystal grain boundary. Can be manufactured.
図３は、本発明の実施例１に係る半導体基板を用いて製造された太陽電池の構造を示す断面図である。 FIG. 3 is a cross-sectional view showing the structure of a solar cell manufactured using the semiconductor substrate according to Example 1 of the present invention.
以下、図３を用いて、この太陽電池の製造方法について説明する。
まず、半導体レベルの清浄性を得るため、１０ｃｍ角のｐ型多結晶シリコン基板１１にＲＣＡ洗浄を施した後、５０％フッ酸−濃硝酸１：３の溶液を用いて基板１１表面を４０秒間エッチングした。この後、基板を観察すると、基板１１表面には結晶粒径５〜１０ｍｍの粒が多数観察された。また、領域１１ａには、直径１ｍｍ以下の結晶粒が多数集合した領域が観察された。
Hereinafter, the manufacturing method of this solar cell is demonstrated using FIG.
First, in order to obtain cleanliness at the semiconductor level, the 10 cm square p-type polycrystalline silicon substrate 11 is subjected to RCA cleaning, and then the surface of the substrate 11 is applied for 40 seconds using a 50% hydrofluoric acid-concentrated nitric acid 1: 3 solution. Etched. Thereafter, when the substrate was observed, many grains having a crystal grain size of 5 to 10 mm were observed on the surface of the substrate 11. Moreover, the area | region where many crystal grains with a diameter of 1 mm or less gathered in the area | region 11a was observed.
ＣＣＤカメラを用いて基板１１表面の画像を取り込み、予め定められた結晶粒界集合領域を示すリファレンス用の画像パターンと比較することによって、領域１１ａを検知して特定した。
特定された領域のデジタルデータを用いて、基板面の上方２ｍｍにセットしたインクジェットヘッドをＸＹ方向に動かして、ＴｉＯ2系塗布液を、上記特定された領域だけに塗布した。インクジェット先端のノズル内径は１８μｍを使用した。この塗布液は、Ｔｉ系化合物のテトライソプロポキシチタンを主要成分として調合作製した。粘性は１０〜２０ｃｐであり固形物は含まれていない。
The region 11a was detected and specified by capturing an image of the surface of the substrate 11 using a CCD camera and comparing it with a reference image pattern indicating a predetermined grain boundary aggregation region.
Using the digital data of the specified area, the inkjet head set 2 mm above the substrate surface was moved in the XY direction, and the TiO 2 -based coating solution was applied only to the specified area. The nozzle inner diameter at the tip of the ink jet was 18 μm. This coating solution was prepared by preparing a Ti compound tetraisopropoxytitanium as a main component. Viscosity is 10-20 cp and does not contain solids.
次に、塗付した塗布液の溶剤を１５０℃で揮発乾燥後、酸化雰囲気の石英管中で６００℃１０分間の熱処理を行うことにより、高密度化して拡散バリア膜１７とした。拡散バリア膜１７を形成した領域は、基板面積１００ｃｍ2に対し略５％の合計面積であった。ＴｉＯ2膜からなる拡散バリア膜１７の厚みは、エリプソメトリー測定によると、１４００〜１５００Åの範囲であった。 Next, the solvent of the applied coating solution was volatilized and dried at 150 ° C., and then heat treated at 600 ° C. for 10 minutes in a quartz tube in an oxidizing atmosphere, whereby the diffusion barrier film 17 was obtained. The region where the diffusion barrier film 17 was formed had a total area of approximately 5% with respect to the substrate area of 100 cm 2 . The thickness of the diffusion barrier film 17 made of a TiO 2 film was in the range of 1400 to 1500 mm according to ellipsometry measurement.
次に、基板１１の受光面に、８７０℃の石英管でＰＯＣｌ3の気化ガス中のＰ（リン）元素をシリコン面から熱拡散させることにより、拡散バリア膜１７で覆った部分以外の部分に、ｎ+層１２を形成した。この熱拡散過程においてシリコン面に付着形成された表面のＰＳＧ（Phosphorus Silicate Glass）層は５０％ＨＦ水に浸漬して除去したが、ＴｉＯ2層１７は、残存させた。 Next, P (phosphorus) element in the vaporized gas of POCl 3 is thermally diffused from the silicon surface with a quartz tube at 870 ° C. on the light receiving surface of the substrate 11, so that the portion other than the portion covered with the diffusion barrier film 17 is applied. , N + layer 12 was formed. The surface PSG (Phosphorus Silicate Glass) layer deposited on the silicon surface in this thermal diffusion process was removed by immersing in 50% HF water, but the TiO 2 layer 17 remained.
次に、ｎ+層１２を含む全面に常圧ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）装置で７３０ÅのＴｉＯ2膜を被覆して反射防止層１３とした。 Next, the antireflection layer 13 was formed by covering the entire surface including the n + layer 12 with a 730 Ｔｉ TiO 2 film using an atmospheric pressure CVD (Chemical Vapor Deposition) apparatus.
次に、裏面側全面にＡｌペーストを印刷、反射防止膜上にグリッド形状にＡｇペースト材料を印刷した。次に、ベルト焼成炉の温度を６７０℃に設定して４分間の加熱処理で、グリッド側の電極材料の殆どは反射防止膜層１３を貫通させｎ+層１２とオーミック接触させ電極１４としたが、上記の特定領域に残存するＴｉＯ2の面では電極は貫通しない状態とした。裏面側のＡｌペーストはＳｉと合金反応を生じｐ+基板に更にＡｌ元素が滲み込む状態として裏面電界層として働くｐ++層１５を形成し同時にその合金を裏面電極１６とした。 Next, an Al paste was printed on the entire back side, and an Ag paste material was printed on the antireflection film in a grid shape. Next, the temperature of the belt firing furnace was set to 670 ° C., and the heat treatment for 4 minutes was performed, and most of the electrode material on the grid side penetrated the antireflection film layer 13 to make ohmic contact with the n + layer 12 to form the electrode 14. However, the electrode did not penetrate through the surface of TiO 2 remaining in the specific region. The Al paste on the back side caused an alloy reaction with Si to form a p ++ layer 15 serving as a back surface electric field layer in a state where Al element further penetrated into the p + substrate, and the alloy was used as the back electrode 16 at the same time.
（比較例１）
実施例１に用いた基板と隣り合う位置の基板を用いて、比較例１のセルを試作した。比較例１は、ｎ+層（拡散層）１２を形成する前に、拡散バリア膜１７を形成せず、基板全面にｎ+層１２を形成することを除いては、実施例１と同様である。
(Comparative Example 1)
Using the substrate adjacent to the substrate used in Example 1, a cell of Comparative Example 1 was prototyped. Comparative Example 1 is the same as Example 1 except that the n + layer 12 is formed on the entire surface of the substrate without forming the diffusion barrier film 17 before forming the n + layer (diffusion layer) 12. is there.
実施例１と比較例１により得られた太陽電池セルの特性の比較を表２に示す。 Table 2 shows a comparison of characteristics of the solar cells obtained in Example 1 and Comparative Example 1.
表２から明らかなように、実施例１と比較例１で作製した太陽電池の擬似太陽光（ＡＭ１．５Ｇ）を照射して測定した動作特性は、表２に示すように、本実施例の太陽電池が、電流値、電圧値、曲線因子とも比較例を上回った。
本発明に基づく多結晶基板を用いて太陽電池を作製すると、内部リーク電流の少ないより優れた太陽電池を作製することができた。
As is apparent from Table 2, the operational characteristics measured by irradiating the artificial solar cells (AM1.5G) of the solar cells produced in Example 1 and Comparative Example 1 are as shown in Table 2. The solar cell exceeded the comparative example in terms of current value, voltage value, and fill factor.
When a solar cell was produced using the polycrystalline substrate based on this invention, the more superior solar cell with few internal leak currents was able to be produced.
１，１１，５１ 多結晶半導体基板
１ａ，１１ａ 低品質領域
２ ｎ型層
３ ダイオード
１２，５２ 拡散層
１３，５３ 反射防止膜
１４，５４ 受光面電極
１５，５５ 裏面電界層
１６，５６ 裏面電極
１７ 拡散バリア膜
６１ 粒界
６２ 粒界内部
６３ 低品質領域
1, 11, 51 Polycrystalline semiconductor substrate 1a, 11a Low quality region 2 N-type layer 3 Diode 12, 52 Diffusion layer 13, 53 Antireflection film 14, 54 Light receiving surface electrode 15, 55 Back surface electric field layer 16, 56 Back surface electrode 17 Diffusion barrier film 61 Grain boundary 62 Grain boundary inside 63 Low quality region
Claims (12)
The method of manufacturing a semiconductor substrate according to claim 11, wherein the low quality region is a low lifetime region, a low diffusion length region, a crystal grain boundary assembly region, or a combination thereof.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004217409A JP2006041111A (en) | 2004-07-26 | 2004-07-26 | Semiconductor wafer and solar cell |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004217409A JP2006041111A (en) | 2004-07-26 | 2004-07-26 | Semiconductor wafer and solar cell |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2006041111A true JP2006041111A (en) | 2006-02-09 |
Family
ID=35905802
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004217409A Pending JP2006041111A (en) | 2004-07-26 | 2004-07-26 | Semiconductor wafer and solar cell |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2006041111A (en) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04266018A (en) * | 1991-02-20 | 1992-09-22 | Canon Inc | Solar cell and its manufacture |
| JPH11246971A (en) * | 1998-03-03 | 1999-09-14 | Canon Inc | Production of microcrystal silicon series thin film and producing device therefor |
| JP2003128411A (en) * | 2001-10-18 | 2003-05-08 | Sharp Corp | Silicon plate, method for producing silicon plate and solar cell |
| JP2003218368A (en) * | 2002-01-22 | 2003-07-31 | Sharp Corp | Method for manufacturing semiconductor junction layer and solar buttery |
-
2004
- 2004-07-26 JP JP2004217409A patent/JP2006041111A/en active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04266018A (en) * | 1991-02-20 | 1992-09-22 | Canon Inc | Solar cell and its manufacture |
| JPH11246971A (en) * | 1998-03-03 | 1999-09-14 | Canon Inc | Production of microcrystal silicon series thin film and producing device therefor |
| JP2003128411A (en) * | 2001-10-18 | 2003-05-08 | Sharp Corp | Silicon plate, method for producing silicon plate and solar cell |
| JP2003218368A (en) * | 2002-01-22 | 2003-07-31 | Sharp Corp | Method for manufacturing semiconductor junction layer and solar buttery |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8586396B2 (en) | Method for producing a silicon solar cell with a back-etched emitter as well as a corresponding solar cell | |
| JP5019397B2 (en) | Solar cell and method for manufacturing the same | |
| US7633006B1 (en) | Back side contact solar cell with doped polysilicon regions | |
| EP2197036A1 (en) | Method for manufacturing solar cell | |
| JP2009533864A (en) | Solar cell and method for manufacturing the same | |
| JPH10233518A (en) | Solar cell and its manufacturing method, and manufacturing method of semiconductor device | |
| JP6482692B2 (en) | Solar cell element | |
| JP4947654B2 (en) | Dielectric film patterning method | |
| JP2014229876A (en) | Crystal silicon-based solar cell and manufacturing method therefor, and solar cell module | |
| JP2014239150A (en) | Solar cell and solar cell module | |
| JP4319006B2 (en) | Method for manufacturing solar battery cell | |
| JP2010093194A (en) | Method of manufacturing solar battery | |
| JP6021392B2 (en) | Method for manufacturing photoelectric conversion device | |
| JP5745653B2 (en) | Photovoltaic device, manufacturing method thereof, and photovoltaic module | |
| CN105244417B (en) | Crystalline silicon solar cell and preparation method thereof | |
| US8513104B2 (en) | Methods of forming a floating junction on a solar cell with a particle masking layer | |
| JP2006041111A (en) | Semiconductor wafer and solar cell | |
| JP2004235272A (en) | Solar cell element and its fabricating process | |
| JP3340648B2 (en) | Method for forming electrode of semiconductor device | |
| JP2005136062A (en) | Manufacturing method of solar battery | |
| JP5762575B2 (en) | Method for manufacturing photoelectric conversion element and photoelectric conversion element | |
| JP6097068B2 (en) | SOLAR CELL, MANUFACTURING METHOD THEREOF, AND SOLAR CELL MODULE | |
| JP5715509B2 (en) | Solar cell and method for manufacturing solar cell | |
| KR101828177B1 (en) | Method for manufacturing semiconductor substrate with passivation layer | |
| JP4977587B2 (en) | Manufacturing method of solar cell |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070605 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091224 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101012 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110308 |