JP2006033091A - Sensor unit and sensor signal processing circuit - Google Patents

Sensor unit and sensor signal processing circuit Download PDF

Info

Publication number
JP2006033091A
JP2006033091A JP2004205072A JP2004205072A JP2006033091A JP 2006033091 A JP2006033091 A JP 2006033091A JP 2004205072 A JP2004205072 A JP 2004205072A JP 2004205072 A JP2004205072 A JP 2004205072A JP 2006033091 A JP2006033091 A JP 2006033091A
Authority
JP
Japan
Prior art keywords
current
field effect
effect transistor
terminal
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004205072A
Other languages
Japanese (ja)
Inventor
Tetsuo Nakamura
哲夫 中村
Yoshijirou Watanabe
嘉二郎 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JEPICO CORP
Original Assignee
JEPICO CORP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JEPICO CORP filed Critical JEPICO CORP
Priority to JP2004205072A priority Critical patent/JP2006033091A/en
Publication of JP2006033091A publication Critical patent/JP2006033091A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electrostatic, Electromagnetic, Magneto- Strictive, And Variable-Resistance Transducers (AREA)
  • Circuit For Audible Band Transducer (AREA)
  • Amplifiers (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a sensor unit like an electric condenser microphone and a sensor signal processing circuit whereby a prescribed amplification factor is obtained, a consumed current can be suppressed, the frequency characteristic can be improved, and a sufficient dynamic range can be ensured. <P>SOLUTION: The sensor unit 1 is configured such that an ECN element 13, a diode 15, and a gate resistor 14 are connected between the gate of a FET 11 and a ground line 12, a first terminal 21 is introduced from the drain of the FET 11, a second terminal 22 is introduced from the source of the FET 11, and a third terminal 23 is introduced from the ground line 12. Thus, an external FET 31 is arranged in the sensor unit 1, the source of the FET 31 is connected to the second terminal 22, the FETs 11, 31 configure a differential amplifier circuit, and the differential amplifier circuit amplifies an output of the sensor element and provides an amplified output. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、エレクトリック・コンデンサ・マイクロフォン、圧力センサ、セキュリティ・センサ、高低差センサ、加速度センサ、生体信号センサなど、静電容量型のセンサ素子を用いたセンサユニット及びこのようなセンサユニットに付加されるセンサ信号処理回路に関する。   The present invention is added to a sensor unit using a capacitive sensor element such as an electric condenser microphone, a pressure sensor, a security sensor, a height difference sensor, an acceleration sensor, a biological signal sensor, and such a sensor unit. The present invention relates to a sensor signal processing circuit.

エレクトリック・コンデンサ・マイクロフォン・ユニットのような、静電容量型のセンサ素子のセンサユニットは、従来、例えば特許文献１に示すように、接合型電界効果トランジスタ（ＦＥＴ：Field Effect Transistor）のゲートとソース間に、センサ素子と、ダイオードと、ゲート抵抗とを接続し、ＦＥＴのゲートとソースからそれぞれ端子を導出するように構成されている。   A sensor unit of an electrostatic capacitance type sensor element such as an electric condenser microphone unit has conventionally been a gate and source of a junction field effect transistor (FET) as shown in Patent Document 1, for example. A sensor element, a diode, and a gate resistor are connected to each other, and terminals are derived from the gate and source of the FET.

図９は、従来のエレクトリック・コンデンサ・マイクロフォン・ユニット１０１の一例を示すものである。この例では、センサ素子として、ＥＣＭ（エレクトリック・コンデンサ・マイクロフォン）エレメントを用いている。ＥＣＭは、音圧による圧力の変化を静電容量の変化として受け、音圧信号を出力する。なお、同様の原理を用いたセンサとしては、圧力センサ、セキュリティ・センサ、高低差センサ、加速度センサ、生体信号センサ等がある。   FIG. 9 shows an example of a conventional electric condenser microphone unit 101. In this example, an ECM (electric condenser microphone) element is used as the sensor element. The ECM receives a change in pressure due to sound pressure as a change in capacitance, and outputs a sound pressure signal. Sensors using the same principle include pressure sensors, security sensors, height difference sensors, acceleration sensors, biological signal sensors, and the like.

図９において、ＦＥＴ１１１のゲートとソース間に、ＥＣＭエレメント１１３と、抵抗１１４と、ダイオード１１５とが接続される。ＦＥＴ１１１のドレインから、端子１２１が導出される。ＦＥＴ１１１のソースから、端子１２３が導出される。   In FIG. 9, an ECM element 113, a resistor 114, and a diode 115 are connected between the gate and source of an FET 111. A terminal 121 is derived from the drain of the FET 111. A terminal 123 is derived from the source of the FET 111.

このような従来のエレクトリック・コンデンサ・マイクロフォン・ユニット１０１を使用する場合には、図１０に示すように、端子１２１が負荷抵抗１３０を介して電源ＶＤＤに接続され、端子１２１と負荷抵抗１３０との接続点から出力端子１３１を導出する。そして、端子１２３が接地される。 When such a conventional electric condenser microphone unit 101 is used, as shown in FIG. 10, the terminal 121 is connected to the power source V DD via the load resistor 130, and the terminal 121, the load resistor 130, The output terminal 131 is derived from the connection point. The terminal 123 is grounded.

図１０において、ＥＣＭエレメント１１３に音圧が与えられると、ＥＣＭエレメント１１３は、音圧による圧力の変化を容量の変化として受け、音圧信号を出力する。この音圧信号は、ＦＥＴ１１１からなるソース接地型増幅回路により増幅され、出力端子１３１から出力される。   In FIG. 10, when a sound pressure is applied to the ECM element 113, the ECM element 113 receives a change in pressure due to the sound pressure as a change in capacity and outputs a sound pressure signal. This sound pressure signal is amplified by a common-source amplifier circuit composed of an FET 111 and output from an output terminal 131.

なお、抵抗１１４はＦＥＴ１１１のゲートにバイアスを与えるためのゲート抵抗、ダイオード１１５はゲートに印可される過大信号をバイパスさせるための保護用ダイオードである。   The resistor 114 is a gate resistor for applying a bias to the gate of the FET 111, and the diode 115 is a protective diode for bypassing an excessive signal applied to the gate.

このように、従来のエレクトリック・コンデンサ・マイクロフォン・ユニット１０１は、ＥＣＭエレメント１１３の圧力の変化を容量の変化としてＦＥＴ１１１のゲートに印加し、ＦＥＴ１１１によりソース接地接合型ＦＥＴ増幅回路を構成し、ＦＥＴ１１１のゲート電圧の変化をドレイン電流の変化として出力するようにしている。   As described above, the conventional electric capacitor microphone unit 101 applies the change in the pressure of the ECM element 113 to the gate of the FET 111 as a change in capacitance, and the FET 111 constitutes a source grounded junction type FET amplifier circuit. A change in gate voltage is output as a change in drain current.

ソース接地接合型ＦＥＴの増幅回路の電圧増幅率は、ＦＥＴ１１１の相互コンダクタンスｇｍを用いて、式（１）で現すことができる。相互コンダクタンスｇｍは、接合型ＦＥＴのゲート・ソース間電圧ＶＧＳの変化に対するドレイン電流ＩＤの変化である。接合型ＦＥＴのＶＧＳ−ＩＤ特性は、図１１のような二次曲線特性となる。相互コンダクタンスｇｍは、このゲート・ソース間電圧ＶＧＳとドレイン電流ＩＤとの二次曲線特性における傾き値となる。ここで、ＩＤＳＳはＶＧＳ＝０の時の最大飽和電流、Ｖｐはゲートピンチオフ電圧である。 The voltage amplification factor of the amplifying circuit of the common source junction FET can be expressed by Equation (1) using the mutual conductance g m of the FET 111. The mutual conductance g m is a change in the drain current ID with respect to a change in the gate-source voltage V GS of the junction FET. V GS -I D characteristic of the junction type FET is a quadratic curve characteristic as shown in FIG. 11. The mutual conductance g m is a slope value in the quadratic curve characteristic of the gate-source voltage V GS and the drain current ID . Here, I DSS is the maximum saturation current when V GS = 0, and V p is the gate pinch-off voltage.

Figure 2006033091
Figure 2006033091
特開昭６１−１６０９６２号公報Japanese Patent Application Laid-Open No. 61-160962

静電容量型のセンサ素子を用いてセンサ出力を得る際に、所望の増幅率が得られ、然も、消費電力を低減させることが望まれる。ところが、上述の従来のエレクトリック・コンデンサ・マイクロフォン・ユニット１０１では、ソース接地型の増幅回路の構成になり、電圧増幅率を上げると、消費電力が大きくなるという問題がある。また、負荷抵抗１３０の抵抗値を大きくして電圧増幅率を上げると、ダイナミックレンジが狭くなるという問題が生じてくる。   When obtaining a sensor output using a capacitive sensor element, it is desired to obtain a desired amplification factor and to reduce power consumption. However, the above-described conventional electric condenser microphone unit 101 has a configuration of a common-source amplifier circuit, and there is a problem that power consumption increases when the voltage amplification factor is increased. Further, when the resistance value of the load resistor 130 is increased to increase the voltage amplification factor, there arises a problem that the dynamic range is narrowed.

つまり、ソース接地型ＦＥＴ増幅回路では、（１）式から、任意の電圧増幅率を得るために変更することが可能なパラメータは、負荷抵抗１３０の抵抗値ＲＬの値と相互コンダクタンスｇｍの値となる。 In other words, in the common source FET amplifier circuit, the parameter that can be changed to obtain an arbitrary voltage amplification factor from the equation (1) is the value of the resistance value RL of the load resistor 130 and the mutual conductance g m . Value.

（１）式より、増幅率を大きくするためには、相互コンダクタンスｇｍの値を大きくすればよいが、相互コンダクタンスｇｍは接合型ＦＥＴの特性値であり、任意の設定は不可能である。また、一般に、コンダクタンスｇｍが大きなＦＥＴは、飽和電流ＩＤＳＳも大きい傾向がある。このため、増幅率を大きくするために、相互コンダクタンスｇｍの大きなＦＥＴを用いると、消費電流が増大するという問題が生じる。 (1) from the equation, in order to increase the amplification factor, may be increasing the value of the transconductance g m, the transconductance g m is the characteristic value of the junction FET, is any setting impossible . In general, an FET having a large conductance g m tends to have a large saturation current I DSS . Therefore, in order to increase the amplification factor, the use of large FET transconductance g m, there is a problem that current consumption increases.

また、（１）式より、増幅率を大きくするためには、負荷抵抗１３０の抵抗値ＲＬの値を大きくすればよいが、負荷抵抗ＲＬを大きくすると、出力直流電圧が下がることになり、出力ダイナミックレンジが狭くなるという問題がある。 Further, from equation (1), in order to increase the amplification factor, the resistance value RL of the load resistor 130 may be increased. However, if the load resistance RL is increased, the output DC voltage will decrease. There is a problem that the output dynamic range becomes narrow.

つまり、ＦＥＴ１１１を流れるバイアス電流をＩ０と置くと、（４）式に示すように、出力直流電圧は負荷抵抗ＲＬの値の関数となる。（４）式より、負荷抵抗１３０の抵抗値ＲＬを大きくすると、出力直流電圧が下がり、出力ダイナミックレンジの低下を招く。 That is, when the bias current flowing through the FET 111 is set to I 0 , the output DC voltage is a function of the value of the load resistance RL as shown in the equation (4). From the equation (4), when the resistance value RL of the load resistor 130 is increased, the output DC voltage is lowered and the output dynamic range is lowered.

センサ出力回路としては、電圧増幅率の設定と出力直流電圧の設定が独立して行えることが要求されるが、この従来の回路では、電圧増幅率を上げると出力直流電圧が下がり、電圧増幅率の設定と出力直流電圧の設定が独立して行えない。   The sensor output circuit is required to be able to set the voltage amplification factor and output DC voltage independently, but in this conventional circuit, increasing the voltage amplification factor lowers the output DC voltage, resulting in a voltage amplification factor. And output DC voltage cannot be set independently.

Figure 2006033091
また、センサの電圧増幅率から負荷抵抗１３０の抵抗値ＲＬの値を決定する場合、出力電圧は式（４）で与えられるが、その値は必ずしも信号ダイナミックレンジ上、最適な値とはならない。
Figure 2006033091
 Further, when the value of the resistance value RL of the load resistor 130 is determined from the voltage amplification factor of the sensor, the output voltage is given by Equation (4), but the value is not necessarily an optimum value in the signal dynamic range. .

そこで、図１２に示すように、次段にインターフェース回路を設ける場合、カップリングコンデンサ１４１を介して信号成分のみを取り出した後に、直流バイアス電圧をリファレンス電圧Ｖｒｅｆに揃える必要が生じる。 Therefore, as shown in FIG. 12, when an interface circuit is provided in the next stage, it is necessary to align the DC bias voltage with the reference voltage V ref after extracting only the signal component via the coupling capacitor 141.

つまり、図１２に示すように、インターフェース回路のバッファとなる演算増幅回路１４２の出力端子と反転入力端子との間に、フィードバック抵抗１４４を接続し、抵抗１３０と端子１２１の接続点から得られる電圧出力を、カップリングコンデンサ１４１を介して、演算増幅回路１４２の非反転入力端子に供給する。また、演算増幅回路１４２の非反転入力端子に、抵抗１４３を介して、リファレンス電圧Ｖｒｅｆを与え、直流バイアス電圧をリファレンス電圧Ｖｒｅｆに揃える。 That is, as shown in FIG. 12, the feedback resistor 144 is connected between the output terminal and the inverting input terminal of the operational amplifier circuit 142 serving as the buffer of the interface circuit, and the voltage obtained from the connection point between the resistor 130 and the terminal 121. The output is supplied to the non-inverting input terminal of the operational amplifier circuit 142 through the coupling capacitor 141. Further, the reference voltage V ref is applied to the non-inverting input terminal of the operational amplifier circuit 142 via the resistor 143, and the DC bias voltage is made equal to the reference voltage V ref .

しかしながら、カップリングコンデンサ１４１を設けると、カップリングコンデンサ１４１の静電容量Ｃ１とバッファの入力抵抗１４３の抵抗値Ｒ１とから、遮断周波数１／（２πC1・R1）の高域通過フィルタが形成されため、低周波数成分を含んだセンサ信号が遮断されるという問題が生じる。特に、圧力センサのような低周信号成分を多く含む場合には、低周波数成分を含んだセンサ信号が遮断されることは、大きな問題となる。 However, when the coupling capacitor 141 is provided, a high-pass filter having a cutoff frequency 1 / (2πC 1 · R 1 ) from the capacitance C 1 of the coupling capacitor 141 and the resistance value R 1 of the input resistance 143 of the buffer. Therefore, there arises a problem that a sensor signal including a low frequency component is cut off. In particular, when a lot of low frequency signal components such as a pressure sensor are included, it is a big problem that the sensor signal including the low frequency components is cut off.

本発明は、上述の課題を鑑み、所定の増幅率が得られると共に、消費電流を抑えることができ、然も、周波数特性が改善でき、十分なダイナミックレンジを確保できるようにしたセンサユニット及びセンサ信号処理回路を提供することを目的とする。   In view of the above-described problems, the present invention provides a sensor unit and a sensor capable of obtaining a predetermined amplification factor, suppressing current consumption, improving frequency characteristics, and ensuring a sufficient dynamic range. An object is to provide a signal processing circuit.

上述の課題を解決するために、第１の発明は、第１の電界効果トランジスタのゲートと接地ライン間に、静電容量型のセンサ素子を接続し、第１の電界効果トランジスタのドレインから第１の端子を導出し、第１の電界効果トランジスタのソースから第２の端子を導出し、接地ラインから第３の端子を導出するようにしたことを特徴とする。   In order to solve the above-described problem, the first invention is configured such that a capacitive sensor element is connected between the gate of the first field effect transistor and the ground line, and the drain of the first field effect transistor is connected to the first field effect transistor. The first terminal is derived, the second terminal is derived from the source of the first field effect transistor, and the third terminal is derived from the ground line.

第２の発明は、第１の電界効果トランジスタのゲートと接地ライン間に、静電容量型のセンサ素子を接続し、第１の電界効果トランジスタのドレインから第１の端子を導出し、第１の電界効果トランジスタのソースから第２の端子を導出し、接地ラインから第３の端子を導出してセンサユニットを構成し、第２の端子に第２の電界効果トランジスタのソースを接続し、第１の電界効果トランジスタと第２の電界効果トランジスタとにより差動増幅回路を構成し、センサ素子の出力を差動増幅回路により増幅させて出力させるようにしたことを特徴とする。   According to a second aspect of the present invention, a capacitive sensor element is connected between the gate of the first field effect transistor and the ground line, the first terminal is derived from the drain of the first field effect transistor, The second terminal is derived from the source of the field effect transistor, the third terminal is derived from the ground line to constitute a sensor unit, the source of the second field effect transistor is connected to the second terminal, A differential amplifier circuit is constituted by one field effect transistor and a second field effect transistor, and the output of the sensor element is amplified by the differential amplifier circuit and output.

第３の発明は、第２の発明において、第１の電界効果トランジスタのソースと第２の電界効果トランジスタのソースとの接続点と接地間に抵抗を接続するようにしたことを特徴とする。   According to a third invention, in the second invention, a resistor is connected between a connection point between the source of the first field effect transistor and the source of the second field effect transistor and the ground.

第４の発明は、第２の発明において、第１の電界効果トランジスタのソースと第２の電界効果トランジスタのソースとの接続点と接地間に定電流源を接続するようにしたことを特徴とする。   According to a fourth invention, in the second invention, a constant current source is connected between a connection point between the source of the first field effect transistor and the source of the second field effect transistor and the ground. To do.

第５の発明は、第２の発明において、第１の電界効果トランジスタ及び／又は第２の電界効果トランジスタのドレインに負荷抵抗を接続し、負荷抵抗により差動増幅回路の出力を電圧で取り出すようにしたことを特徴とする。   According to a fifth invention, in the second invention, a load resistor is connected to the drains of the first field effect transistor and / or the second field effect transistor, and the output of the differential amplifier circuit is extracted as a voltage by the load resistor. It is characterized by that.

第６の発明は、第５の発明において、差動増幅回路の電圧出力からカップリングコンデンサにより信号電圧を取り出し、バッファ回路に送るようにしたことを特徴とする。   A sixth invention is characterized in that, in the fifth invention, the signal voltage is extracted from the voltage output of the differential amplifier circuit by a coupling capacitor and is sent to the buffer circuit.

第７の発明は、第１の電界効果トランジスタ及び第２の電界効果トランジスタのドレインに、第１のカレントミラー回路及び第２のカレントミラー回路からなる能動負荷を接続し、第１のカレントミラー回路により第１の電界効果トランジスタを流れる電流を取り出し、第２のカレントミラー回路により第２の電界効果トランジスタを流れる電流を取り出し、第１のカレントミラー回路の出力電流と第２のカレントミラー回路の出力電流の差電流を差動増幅回路のシングル出力電流として取り出すようにしたことを特徴とする。   In a seventh aspect of the present invention, an active load comprising a first current mirror circuit and a second current mirror circuit is connected to the drains of the first field effect transistor and the second field effect transistor, and the first current mirror circuit is provided. To extract the current flowing through the first field effect transistor, and the second current mirror circuit to extract the current flowing through the second field effect transistor. The output current of the first current mirror circuit and the output of the second current mirror circuit It is characterized in that the current difference current is taken out as a single output current of the differential amplifier circuit.

第８の発明は、第７の発明において、差動増幅回路のシングル出力電流を信号電圧に変換し、バッファ回路に送るようにしたことを特徴とする。   The eighth invention is characterized in that, in the seventh invention, the single output current of the differential amplifier circuit is converted into a signal voltage and sent to the buffer circuit.

第９の発明は、第１の電界効果トランジスタのゲートと接地ライン間に、静電容量型のセンサ素子を接続し、第１の電界効果トランジスタのドレインから第１の端子を導出し、第１の電界効果トランジスタのソースから第２の端子を導出し、接地ラインから第３の端子を導出してセンサユニットを構成し、第１の端子に電流増幅型のカレントミラー回路を接続し、第２の端子と第３の端子との間にソース抵抗を接続し、センサ素子の出力を電流増幅型のカレントミラー回路により電流増幅させて出力させるようにしたことを特徴とする。   According to a ninth aspect of the present invention, a capacitive sensor element is connected between the gate of the first field effect transistor and the ground line, the first terminal is derived from the drain of the first field effect transistor, The second terminal is derived from the source of the field effect transistor, the third terminal is derived from the ground line to constitute a sensor unit, a current amplification type current mirror circuit is connected to the first terminal, and the second terminal A source resistor is connected between the first terminal and the third terminal, and the output of the sensor element is output by amplifying the current with a current amplification type current mirror circuit.

第１０の発明は、第９の発明において、電流増幅型のカレントミラー回路からの電流出力を電流電圧変換回路により信号電圧に変換し、バッファ回路に送るようにしたことを特徴とする。   According to a tenth aspect, in the ninth aspect, the current output from the current amplification type current mirror circuit is converted into a signal voltage by a current-voltage conversion circuit and sent to a buffer circuit.

第１の発明によれば、第１の電界効果トランジスタのゲートと接地ライン間に、静電容量型のセンサ素子を接続し、第１の電界効果トランジスタのドレインから第１の端子を導出し、第１の電界効果トランジスタのソースから第２の端子を導出し、接地ラインから第３の端子を導出するようにしているので、第１の電界効果トランジスタのゲートと、接地とを、それぞれ分離して出力することができ、付加回路を接続して、消費電流の低減を図り、ダイナミックレンジを低下させることなく、電圧増幅率を上げることができる。   According to the first invention, a capacitive sensor element is connected between the gate of the first field effect transistor and the ground line, and the first terminal is derived from the drain of the first field effect transistor, Since the second terminal is derived from the source of the first field effect transistor and the third terminal is derived from the ground line, the gate of the first field effect transistor and the ground are separated from each other. By connecting an additional circuit, the current consumption can be reduced, and the voltage amplification factor can be increased without lowering the dynamic range.

第２の発明によれば、第１の電界効果トランジスタのゲートと接地ライン間に、静電容量型のセンサ素子を接続し、第１の電界効果トランジスタのドレインから第１の端子を導出し、第１の電界効果トランジスタのソースから第２の端子を導出し、接地ラインから第３の端子を導出してセンサユニットを構成し、第２の端子に第２の電界効果トランジスタのソースを接続し、第１の電界効果トランジスタと第２の電界効果トランジスタとにより差動増幅回路を構成し、センサ素子の出力を差動増幅回路により増幅させて出力させるようにしているので、電圧増幅率を上げ、消費電流の低減を図ることができる。   According to the second invention, the capacitive sensor element is connected between the gate of the first field effect transistor and the ground line, and the first terminal is derived from the drain of the first field effect transistor, The second terminal is derived from the source of the first field effect transistor, the third terminal is derived from the ground line to constitute a sensor unit, and the source of the second field effect transistor is connected to the second terminal. Since the first field effect transistor and the second field effect transistor constitute a differential amplifier circuit, and the output of the sensor element is amplified by the differential amplifier circuit, the voltage amplification factor is increased. Thus, current consumption can be reduced.

第３の発明によれば、第１の電界効果トランジスタのソースと第２の電界効果トランジスタのソースとの接続点と接地間に抵抗を接続することで、第１の電界効果トランジスタのソースと第２の電界効果トランジスタとからなる差動増幅回路に定電流を流すことができる。   According to the third invention, the resistance is connected between the connection point between the source of the first field effect transistor and the source of the second field effect transistor and the ground, so that the source of the first field effect transistor and the second field effect transistor are connected. A constant current can be passed through a differential amplifier circuit composed of two field effect transistors.

第４の発明によれば、第１の電界効果トランジスタのソースと第２の電界効果トランジスタのソースとの接続点と接地間に定電流源を接続することで、第１の電界効果トランジスタのソースと第２の電界効果トランジスタとからなる差動増幅回路に定電流を流すことができる。   According to the fourth invention, the source of the first field effect transistor is connected by connecting the constant current source between the connection point between the source of the first field effect transistor and the source of the second field effect transistor and the ground. And a second field effect transistor, a constant current can be passed through the differential amplifier circuit.

第５の発明によれば、第１の電界効果トランジスタ及び／又は第２の電界効果トランジスタのドレインに負荷抵抗を接続し、負荷抵抗により差動増幅回路の出力電圧を取り出すことで、差動増幅器の電圧出力を取り出すことができる。   According to the fifth aspect of the present invention, the load resistance is connected to the drain of the first field effect transistor and / or the second field effect transistor, and the output voltage of the differential amplifier circuit is taken out by the load resistance, so that the differential amplifier Voltage output can be taken out.

第６の発明によれば、差動増幅回路の電圧出力からカップリングコンデンサにより信号電圧を取り出し、バッファ回路に送るようにしたことを特徴とする。   According to a sixth aspect of the invention, the signal voltage is extracted from the voltage output of the differential amplifier circuit by the coupling capacitor and sent to the buffer circuit.

第７の発明によれば、第１の電界効果トランジスタ及び第２の電界効果トランジスタのドレインに、第１のカレントミラー回路及び第２のカレントミラー回路からなる能動負荷を接続し、第１のカレントミラー回路により第１の電界効果トランジスタを流れる電流を取り出し、第２のカレントミラー回路により第２の電界効果トランジスタを流れる電流を取り出し、第１のカレントミラー回路の出力電流と第２のカレントミラー回路の出力電流の差電流を差動増幅回路のシングル出力電流として取り出すようにしているので、差動増幅器の電流出力を取り出すことができる。   According to the seventh invention, the active load comprising the first current mirror circuit and the second current mirror circuit is connected to the drains of the first field effect transistor and the second field effect transistor, and the first current The current flowing through the first field effect transistor is extracted by the mirror circuit, the current flowing through the second field effect transistor is extracted by the second current mirror circuit, the output current of the first current mirror circuit and the second current mirror circuit Since the difference current between the output currents is taken out as a single output current of the differential amplifier circuit, the current output of the differential amplifier can be taken out.

第８の発明によれば、差動増幅回路のシングル出力電流を得るようにして信号電圧を次段のバッファ回路に送ることで、カップリングコンデンサを用いずに、信号電圧を次段のバッファ回路に送ることができ、周波数特性が改善される。   According to the eighth invention, the signal voltage is sent to the next stage buffer circuit so as to obtain the single output current of the differential amplifier circuit, so that the signal voltage can be sent to the next stage buffer circuit without using the coupling capacitor. The frequency characteristics are improved.

第９の発明によれば、第１の電界効果トランジスタのゲートと接地ライン間に、静電容量型のセンサ素子を接続し、第１の電界効果トランジスタのドレインから第１の端子を導出し、第１の電界効果トランジスタのソースから第２の端子を導出し、接地ラインから第３の端子を導出してセンサユニットを構成し、第１の端子に電流増幅型のカレントミラー回路を接続し、第２の端子と第３の端子との間にソース抵抗を接続し、センサ素子の出力を電流増幅型のカレントミラー回路により電流増幅させて出力させるようにしているので、電圧増幅率を下げることなく、消費電流の低減を図ることができる。   According to the ninth invention, a capacitive sensor element is connected between the gate of the first field effect transistor and the ground line, and the first terminal is derived from the drain of the first field effect transistor, A second terminal is derived from the source of the first field-effect transistor, a third terminal is derived from the ground line to constitute a sensor unit, and a current amplification type current mirror circuit is connected to the first terminal; Since the source resistance is connected between the second terminal and the third terminal, and the output of the sensor element is output by amplifying the current with a current amplification type current mirror circuit, the voltage amplification factor is lowered. In addition, current consumption can be reduced.

第１０の発明によれば、電流増幅型のカレントミラー回路からの電流出力を電流電圧変換回路により信号電圧に変換し、バッファ回路に送るようにすることで、カップリングコンデンサを用いずに、信号電圧を次段のバッファ回路に送ることができ、周波数特性が改善できる。   According to the tenth aspect of the present invention, the current output from the current amplification type current mirror circuit is converted into the signal voltage by the current-voltage conversion circuit and sent to the buffer circuit, so that the signal can be output without using the coupling capacitor. The voltage can be sent to the next buffer circuit, and the frequency characteristics can be improved.

第１実施形態．
以下、本発明の実施形態について図面を参照しながら説明する。図１は、本発明の第１実施形態のエレクトリック・コンデンサ・マイクロフォン・ユニット１を示すものである。本発明が適用されたエレクトリック・コンデンサ・マイクロフォン・ユニット１では、図１に示すように、電界効果トランジスタ１１のゲートと接地ライン１２との間に、ＥＣＭ（エレクトリック・コンデンサ・マイクロフォン）エレメント１３と、ゲート抵抗１４と、ダイオード１５とが接続される。ＦＥＴ１１のドレインが端子２１に接続され、ＦＥＴ１１のソースが端子２２に接続され、接地ライン１２が端子２３に接続される。 First embodiment.
Hereinafter, embodiments of the present invention will be described with reference to the drawings. FIG. 1 shows an electric condenser microphone unit 1 according to a first embodiment of the present invention. In the electric condenser microphone unit 1 to which the present invention is applied, an ECM (electric condenser microphone) element 13 is provided between the gate of the field effect transistor 11 and the ground line 12, as shown in FIG. The gate resistor 14 and the diode 15 are connected. The drain of the FET 11 is connected to the terminal 21, the source of the FET 11 is connected to the terminal 22, and the ground line 12 is connected to the terminal 23.

ＥＣＭエレメント１３は、音圧による圧力の変化を静電容量の変化として受け、音圧信号を出力する。なお、同様の原理を用いたセンサとしては、圧力センサ、セキュリティ・センサ、高低差センサ、加速度センサ、生体信号センサ等がある。この例では、センサ素子としてＥＣＭエレメント１３を用い、エレクトリック・コンデンサ・マイクロフォン・ユニット１の構成としているが、他の静電容量型のセンサユニットも同様に構成できる。   The ECM element 13 receives a change in pressure due to the sound pressure as a change in capacitance, and outputs a sound pressure signal. Sensors using the same principle include pressure sensors, security sensors, height difference sensors, acceleration sensors, biological signal sensors, and the like. In this example, the ECM element 13 is used as the sensor element and the electric condenser microphone unit 1 is configured. However, other capacitive sensor units can be configured in the same manner.

抵抗１４はＦＥＴ１１のゲートにバイアスを与えるためのゲート抵抗、ダイオード１５はゲートに印可される過大信号をバイパスさせるための保護用ダイオードである。   The resistor 14 is a gate resistor for applying a bias to the gate of the FET 11, and the diode 15 is a protective diode for bypassing an excessive signal applied to the gate.

本発明が適用されたエレクトリック・コンデンサ・マイクロフォン・ユニット１は、このように、ＦＥＴ１１のソースと、接地ライン１２とを離し、ＦＥＴ１１のソースと接地ライン１２とから端子２２及び端子２３をそれぞれ別々に導出するようにしている。このように、ＦＥＴ１１のソースから導出される端子２２と、接地ライン１２から導出される端子２３とを別々に設けることにより、以下に述べるような付加回路を付加して、消費電力の低減を図り、所望の増幅度を得ることが可能になる。図１に示すエレクトリック・コンデンサ・マイクロフォン・ユニット１に付加回路を接続した実施形態について、以下に説明する。   In this way, the electric capacitor microphone unit 1 to which the present invention is applied separates the source of the FET 11 from the ground line 12 and separates the terminal 22 and the terminal 23 from the source of the FET 11 and the ground line 12, respectively. I try to derive. In this manner, by separately providing the terminal 22 derived from the source of the FET 11 and the terminal 23 derived from the ground line 12, an additional circuit as described below is added to reduce power consumption. It becomes possible to obtain a desired amplification degree. An embodiment in which an additional circuit is connected to the electric condenser microphone unit 1 shown in FIG. 1 will be described below.

第２実施形態．
図２は、本発明の第２実施形態のセンサ信号処理回路を示すものである。この例では、エレクトリック・コンデンサ・マイクロフォン・ユニット１内のＦＥＴ１１と同様な特性のＦＥＴ３１を外部から付加し、エレクトリック・コンデンサ・マイクロフォン・ユニット１内のＦＥＴ１１と、外部から付加したＦＥＴ３１とから、差動増幅回路を構成するようにしている。本発明が適用されたエレクトリック・コンデンサ・マイクロフォン・ユニット１は、上述のように、ＦＥＴ１１のソースと接地ライン１２とから端子２２及び端子２３をそれぞれ別々に導出しているので、このように、エレクトリック・コンデンサ・マイクロフォン・ユニット１内のＦＥＴ１１に、外部のＦＥＴ３１を付加して、差動増幅回路を構成することが可能となる。 Second embodiment.
FIG. 2 shows a sensor signal processing circuit according to a second embodiment of the present invention. In this example, an FET 31 having the same characteristics as the FET 11 in the electric capacitor microphone unit 1 is added from the outside, and the FET 11 in the electric capacitor microphone unit 1 and the FET 31 added from the outside are differentially added. An amplifier circuit is configured. As described above, the electric capacitor microphone unit 1 to which the present invention is applied derives the terminal 22 and the terminal 23 separately from the source of the FET 11 and the ground line 12, respectively. A differential amplifier circuit can be configured by adding an external FET 31 to the FET 11 in the condenser microphone unit 1.

図２において、エレクトリック・コンデンサ・マイクロフォン・ユニット１の端子２２は、ＦＥＴ３１のソースに接続されると共に、抵抗３３を介して接地される。抵抗３３は、差動増幅回路の定電流源を作るためのものである。端子２３は接地される。端子２１は、抵抗３２を介して、電源ＶＤＤに接続される。 In FIG. 2, the terminal 22 of the electric capacitor microphone unit 1 is connected to the source of the FET 31 and grounded via a resistor 33. The resistor 33 is for making a constant current source of the differential amplifier circuit. Terminal 23 is grounded. The terminal 21 is connected to the power supply V DD via the resistor 32.

ＦＥＴ３１のゲートと接地間に、抵抗３４が接続される。抵抗３４はバイアスを与えるためのゲート抵抗であり、抵抗３４の抵抗値は、エレクトリック・コンデンサ・マイクロフォン・ユニット１内の抵抗１４と同様のものが用いられる。ＦＥＴ３１のドレインは、抵抗３５を介して電源ＶＤＤに接続される。端子２１と抵抗３２の接続点から出力端子３６が導出され、ＦＥＴ３１のドレインと抵抗３５の接続点から出力端子３７が導出される。 A resistor 34 is connected between the gate of the FET 31 and the ground. The resistor 34 is a gate resistor for applying a bias, and the resistance value of the resistor 34 is the same as that of the resistor 14 in the electric capacitor microphone unit 1. The drain of the FET 31 is connected to the power supply V DD via the resistor 35. An output terminal 36 is derived from a connection point between the terminal 21 and the resistor 32, and an output terminal 37 is derived from a connection point between the drain of the FET 31 and the resistor 35.

このように、この実施形態では、エレクトリック・コンデンサ・マイクロフォン・ユニット１内のＦＥＴ１１と同様な特性のＦＥＴ３１を用意し、このＦＥＴ３１のソースを端子２２に接続することで、ＦＥＴ１１及びＦＥＴ３１からなる差動増幅回路を構成するようにしている。ＥＣＭエレメント１３の出力は、ＦＥＴ１１及びＦＥＴ３１からなる差動増幅回路により増幅されて、出力端子３６及び３７から出力される。なお、この例では、ＦＥＴ１１及びＦＥＴ３１からなる差動増幅回路の出力は、出力端子３６及び３７から、差動の電圧出力で出力される。   As described above, in this embodiment, the FET 31 having the same characteristics as the FET 11 in the electric capacitor microphone unit 1 is prepared, and the source of the FET 31 is connected to the terminal 22 so that the differential composed of the FET 11 and the FET 31 is obtained. An amplifier circuit is configured. The output of the ECM element 13 is amplified by a differential amplifier circuit composed of an FET 11 and an FET 31 and is output from output terminals 36 and 37. In this example, the output of the differential amplifier circuit composed of the FET 11 and the FET 31 is output as a differential voltage output from the output terminals 36 and 37.

このような構成では、ＦＥＴ１１とＦＥＴ３１とが差動増幅回路として動作するので、電圧増幅率は以下のようになる。相互コンダクタンスｇｍは、（６）式で表すことができる。ＶＴは熱電圧であり、この熱電圧ＶＴは、電荷量ｑと、ボルツマン定数ｋ、絶対温度Ｔを用いて（７）式で表すことができる。 In such a configuration, since the FET 11 and FET 31 operate as a differential amplifier circuit, the voltage amplification factor is as follows. The mutual conductance g m can be expressed by equation (6). V T is a thermal voltage, and this thermal voltage V T can be expressed by equation (7) using the charge amount q, the Boltzmann constant k, and the absolute temperature T.

Figure 2006033091
上式に示すように、差動増幅回路を構成すると、供給する電流値が小さくても、大きなコンダクタンスｇｍを得ることができ、電圧増幅率が大きくなる。このことは、電圧増幅率が同じであれば、供給する電流が少なくて良いということになり、結果的に、電圧増幅率を一定にした場合、従来技術に比べて、低消費電力を図ることができる。
Figure 2006033091
 As shown in the above equation, when a differential amplifier circuit, even with a small current value supplied, it is possible to obtain a large conductance g m, the voltage amplification factor increases. This means that if the voltage amplification factor is the same, less current may be supplied. As a result, when the voltage amplification factor is constant, lower power consumption is achieved compared to the prior art. Can do.

第３実施形態．
なお、上述の例では、ＦＥＴ１１及びＦＥＴ３１のソースと接地間に抵抗３３を接続し、この抵抗３３を、ＦＥＴ１１とＦＥＴ３１とからなる差動増幅回路のエミッタの定電流源としていたが、図３に示すように、ＦＥＴ１１のソースと接地間に定電流源３８を接続するようにしてもよい。 Third embodiment.
In the above example, the resistor 33 is connected between the sources of the FET 11 and FET 31 and the ground, and the resistor 33 is used as the constant current source of the emitter of the differential amplifier circuit composed of the FET 11 and FET 31. As shown, a constant current source 38 may be connected between the source of the FET 11 and ground.

第４実施形態．
図４は本発明の第４実施形態を示すものである。この実施形態は、図２に示すセンサ信号処理回路の次段にインターフェース回路を設けるようにしたものである。なお、図４において、図２と同一部分については、同一符号を付し、その説明を省略する。 Fourth embodiment.
FIG. 4 shows a fourth embodiment of the present invention. In this embodiment, an interface circuit is provided at the next stage of the sensor signal processing circuit shown in FIG. 4 that are the same as those in FIG. 2 are assigned the same reference numerals, and descriptions thereof are omitted.

図４において、抵抗３２と端子２１との接続点からは、ＦＥＴ１１とＦＥＴ３１とからなる差動増幅回路の電圧出力が得られる。この抵抗３２と端子２１との接続点は、カップリングコンデンサ４１を介して、演算増幅回路４２の非反転入力端子に接続される。また、演算増幅回路４２の非反転入力端子には、抵抗４３を介して、リファレンス電圧Ｖｒｅｆが与えられる。演算増幅回路４２の出力端子と反転入力端子との間に、フィードバック抵抗４４が接続される。演算増幅回路４２の出力端子から、出力端子４５が導出される。 In FIG. 4, the voltage output of the differential amplifier circuit composed of the FET 11 and the FET 31 is obtained from the connection point between the resistor 32 and the terminal 21. A connection point between the resistor 32 and the terminal 21 is connected to a non-inverting input terminal of the operational amplifier circuit 42 through a coupling capacitor 41. The reference voltage V ref is applied to the non-inverting input terminal of the operational amplifier circuit 42 through the resistor 43. A feedback resistor 44 is connected between the output terminal and the inverting input terminal of the operational amplifier circuit 42. An output terminal 45 is derived from the output terminal of the operational amplifier circuit 42.

図２に示すセンサ信号処理回路では、ＦＥＴ１１とＦＥＴ３１とが差動増幅回路として動作するので、抵抗３２の抵抗値を大きくしなくても、十分な利得を得ることができる。このため、出力直流電圧が下がらず、ダイナミックを広くとることができる。   In the sensor signal processing circuit shown in FIG. 2, since the FET 11 and FET 31 operate as a differential amplifier circuit, a sufficient gain can be obtained without increasing the resistance value of the resistor 32. For this reason, the output DC voltage does not decrease, and a wide dynamic range can be obtained.

第５実施形態．
図５は本発明の第５実施形態のセンサ信号処理回路を示すものである。この例では、エレクトリック・コンデンサ・マイクロフォン・ユニット１内のＦＥＴ１１と同様な特性のＦＥＴ５１を外部から付加し、エレクトリック・コンデンサ・マイクロフォン・ユニット１内のＦＥＴ１１と、外部から付加したＦＥＴ５１とから、差動増幅回路を構成するようにしている。そして、この差動増幅回路に対する負荷回路として、カレントミラー回路を用いたアクティブ負荷を接続し、更に、差動出力をシングル出力に変換して、電流で出力させるようにしている。 Fifth embodiment.
FIG. 5 shows a sensor signal processing circuit according to a fifth embodiment of the present invention. In this example, an FET 51 having the same characteristics as the FET 11 in the electric condenser microphone unit 1 is added from the outside, and the FET 11 in the electric condenser microphone unit 1 and the FET 51 added from the outside are differentially added. An amplifier circuit is configured. An active load using a current mirror circuit is connected as a load circuit for the differential amplifier circuit, and the differential output is converted into a single output and output as a current.

図５において、エレクトリック・コンデンサ・マイクロフォン・ユニット１の端子２２には、ＦＥＴ５１のソースが接続される。ＦＥＴ５１のソースと接地間に、定電流源５３が接続される。端子２３は接地される。ＦＥＴ５１のゲートと接地間には、抵抗５４が接続される。抵抗５４はバイアスを与えるためのゲート抵抗であり、エレクトリック・コンデンサ・マイクロフォン・ユニット１内の抵抗１４の抵抗値と同様のものが用いられる。   In FIG. 5, the source of the FET 51 is connected to the terminal 22 of the electric condenser microphone unit 1. A constant current source 53 is connected between the source of the FET 51 and the ground. Terminal 23 is grounded. A resistor 54 is connected between the gate of the FET 51 and the ground. The resistor 54 is a gate resistor for applying a bias, and the same resistance value as that of the resistor 14 in the electric capacitor microphone unit 1 is used.

端子２１は、ＰＮＰ型トランジスタ６１のコレクタに接続される。トランジスタ６１のベースとそのコレクタとが接続され、トランジスタ６１のベースとＰＮＰ型トランジスタ６２のベースとが共通接続され、トランジスタ６１及びトランジスタ６２によりカレントミラー回路が構成される。トランジスタ６１及び６２のエミッタは電源Ｖｃｃに接続される。   Terminal 21 is connected to the collector of PNP transistor 61. The base of the transistor 61 and its collector are connected, the base of the transistor 61 and the base of the PNP transistor 62 are connected in common, and the transistor 61 and the transistor 62 constitute a current mirror circuit. The emitters of the transistors 61 and 62 are connected to the power supply Vcc.

ＦＥＴ５１のドレインは、ＰＮＰ型トランジスタ６３のコレクタに接続される。トランジスタ６３のベースとそのコレクタとが接続され、トランジスタ６３のベースとＰＮＰ型トランジスタ６４のベースとが共通接続され、トランジスタ６３及びトランジスタ６４によりカレントミラー回路が構成される。トランジスタ６３及び６４のエミッタは電源Ｖｃｃに接続される。   The drain of the FET 51 is connected to the collector of the PNP transistor 63. The base of the transistor 63 and its collector are connected, the base of the transistor 63 and the base of the PNP transistor 64 are connected in common, and the transistor 63 and the transistor 64 constitute a current mirror circuit. The emitters of the transistors 63 and 64 are connected to the power supply Vcc.

トランジスタ６４のコレクタは、ＮＰＮ型トランジスタ６５のコレクタに接続される。トランジスタ６２のコレクタは、ＮＰＮ型トランジスタ６６のコレクタに接続される。   The collector of the transistor 64 is connected to the collector of the NPN transistor 65. The collector of the transistor 62 is connected to the collector of the NPN transistor 66.

トランジスタ６５のベースとそのコレクタとが接続され、トランジスタ６５のベースとトランジスタ６６のベースとが共通接続され、トランジスタ６５及びトランジスタ６６によりカレントミラー回路が構成される。トランジスタ６５及びトランジスタ６６のエミッタは接地される。   The base of the transistor 65 and its collector are connected, and the base of the transistor 65 and the base of the transistor 66 are connected in common, and the transistor 65 and the transistor 66 constitute a current mirror circuit. The emitters of the transistors 65 and 66 are grounded.

トランジスタ６２のコレクタとトランジスタ６６のコレクタとの接続点から、電流出力端子６７が導出される。   A current output terminal 67 is derived from a connection point between the collector of the transistor 62 and the collector of the transistor 66.

図５に示すセンサ信号処理回路では、エレクトリック・コンデンサ・マイクロフォン・ユニット１内のＦＥＴ１１と、外部から付加したＦＥＴ５１とから、差動増幅回路が構成される。この差動増幅回路に対して、トランジスタ６１及びトランジスタ６２からなるカレントミラー回路と、トランジスタ６３及びトランジスタ６４からなるカレントミラー回路とがアクティブ負荷として接続される。そして、トランジスタ６２と、トランジスタ６６とを直列に接続し、トランジスタ６２とトランジスタ６６の接続点から出力端子６７を導出することにより、この差動出力をシングル出力に変換して、電流で出力させるようにしている。   In the sensor signal processing circuit shown in FIG. 5, a differential amplifier circuit is constituted by the FET 11 in the electric capacitor microphone unit 1 and the FET 51 added from the outside. A current mirror circuit composed of a transistor 61 and a transistor 62 and a current mirror circuit composed of a transistor 63 and a transistor 64 are connected to the differential amplifier circuit as an active load. Then, the transistor 62 and the transistor 66 are connected in series, and the output terminal 67 is derived from the connection point between the transistor 62 and the transistor 66, so that the differential output is converted into a single output and output as a current. I have to.

つまり、定電流源５３の電流をＩとし、信号電流をｉとすると、ＦＥＴ１１には（Ｉ／２＋ｉ）なる電流が流れ、ＦＥＴ５１には（Ｉ／２−ｉ）なる電流が流れる。   That is, when the current of the constant current source 53 is I and the signal current is i, a current (I / 2 + i) flows through the FET 11 and a current (I / 2−i) flows through the FET 51.

ＦＥＴ１１に（Ｉ／２＋ｉ）なる電流が流れると、ＦＥＴ１１に直列に接続されているトランジスタ６１に、（Ｉ／２＋ｉ）なる電流が流れる。トランジスタ６１とトランジスタ６２はカレントミラー回路を構成しているので、トランジスタ６１に（Ｉ／２＋ｉ）なる電流が流れると、トランジスタ６２には、それと同様の（Ｉ／２＋ｉ）なる電流が流れる。   When a current (I / 2 + i) flows through the FET 11, a current (I / 2 + i) flows through the transistor 61 connected in series with the FET 11. Since the transistor 61 and the transistor 62 constitute a current mirror circuit, when the current (I / 2 + i) flows through the transistor 61, the same current (I / 2 + i) flows through the transistor 62.

ＦＥＴ５１に（Ｉ／２−ｉ）なる電流が流れると、ＦＥＴ５１に直列に接続されているトランジスタ６３に、（Ｉ／２−ｉ）なる電流が流れる。トランジスタ６３とトランジスタ６４はカレントミラー回路を構成しているので、トランジスタ６３に（Ｉ／２−ｉ）なる電流が流れると、トランジスタ６４には、それと同様の（Ｉ／２−ｉ）なる電流が流れる。トランジスタ６４とトランジスタ６５とは直列に接続されているので、トランジスタ６４に（Ｉ／２−ｉ）なる電流が流れると、トランジスタ６５には、（Ｉ／２−ｉ）なる電流が流れる。   When a current (I / 2-i) flows through the FET 51, a current (I / 2-i) flows through the transistor 63 connected in series to the FET 51. Since the transistor 63 and the transistor 64 constitute a current mirror circuit, when the current (I / 2-i) flows through the transistor 63, the same current (I / 2-i) flows through the transistor 64. Flowing. Since the transistor 64 and the transistor 65 are connected in series, when the current (I / 2-i) flows through the transistor 64, the current (I / 2-i) flows through the transistor 65.

トランジスタ６５とトランジスタ６６はカレントミラー回路を構成しているので、トランジスタ６５に（Ｉ／２−ｉ）なる電流が流れると、トランジスタ６６に（Ｉ／２−ｉ）なる電流が流れる。   Since the transistor 65 and the transistor 66 constitute a current mirror circuit, when the current (I / 2-i) flows through the transistor 65, the current (I / 2-i) flows through the transistor 66.

トランジスタ６２を流れる電流は、電流出力端子６７から出力される電流Ｉｏｕｔと、トランジスタ６６を流れる電流との和になる。トランジスタ６２を流れる電流は（Ｉ／２＋ｉ）であり、トランジスタ６６を流れる電流は（Ｉ／２−ｉ）であるから、
（Ｉ／２＋ｉ）＝Ｉｏｕｔ＋（Ｉ／２−ｉ）
となり、出力電流Ｉｏｕｔは、
Ｉｏｕｔ＝（Ｉ／２＋ｉ）−（Ｉ／２−ｉ）＝２ｉ
となる。 The current flowing through the transistor 62 is the sum of the current I out output from the current output terminal 67 and the current flowing through the transistor 66. Since the current flowing through the transistor 62 is (I / 2 + i) and the current flowing through the transistor 66 is (I / 2−i),
(I / 2 + i) = I out + (I / 2−i)
And the output current I out is
I out = (I / 2 + i) − (I / 2−i) = 2i
It becomes.

このように、図５に示すセンサ信号処理回路では、電流出力端子６７からは、ＦＥＴ１１及びＦＥＴ５１からなる差動増幅回路の出力は、シングル出力に変換され、電流出力で出力される。   As described above, in the sensor signal processing circuit shown in FIG. 5, the output of the differential amplifier circuit composed of the FET 11 and the FET 51 is converted into a single output from the current output terminal 67 and output as a current output.

なお、上述の例では、バイポーラトランジスタを用いた一般的なカレントミラー回路を用いているが、ＦＥＴのカレントミラー回路や、ウィルソン型のカレントミラー回路を用いるようにしてもよい。   In the above example, a general current mirror circuit using a bipolar transistor is used, but a current mirror circuit of FET or a Wilson type current mirror circuit may be used.

第６実施形態．
図６は本発明の第６実施形態を示すものである。この実施形態は、図５に示すセンサ信号処理回路の次段にインターフェース回路を設けるようにしたものである。なお、図６において、図５と同一部分については、同一符号を付し、その説明を省略する。 Sixth embodiment.
FIG. 6 shows a sixth embodiment of the present invention. In this embodiment, an interface circuit is provided at the next stage of the sensor signal processing circuit shown in FIG. 6 that are the same as those in FIG. 5 are given the same reference numerals, and descriptions thereof are omitted.

図６において、トランジスタ６２とトランジスタ６６との接続点からは、差動増幅回路の出力が電流で得られる。トランジスタ６２とトランジスタ６６との接続点は、演算増幅回路７２の非反転入力端子に接続されると共に、抵抗７３を介して、リファレンス電圧Ｖｒｅｆが与えられる。演算増幅回路７２の出力端子と反転入力端子との間に、フィードバック抵抗７４が接続される。演算増幅回路７２の出力端子から出力端子７５が導出される。 In FIG. 6, the output of the differential amplifier circuit is obtained as a current from the connection point between the transistor 62 and the transistor 66. A connection point between the transistor 62 and the transistor 66 is connected to a non-inverting input terminal of the operational amplifier circuit 72 and a reference voltage V ref is given through the resistor 73. A feedback resistor 74 is connected between the output terminal and the inverting input terminal of the operational amplifier circuit 72. An output terminal 75 is derived from the output terminal of the operational amplifier circuit 72.

前述したように、図５に示すセンサ信号処理回路では、ＦＥＴ１１及びＦＥＴ５１からなる差動増幅回路の出力は、シングル出力に変換され、電流で出力される。この電流出力は、図６において、抵抗７３により電流−電圧変換され、バッファとなる演算増幅回路７２に送られる。トランジスタ６２とトランジスタ６３との接続点からの出力は、信号電流のみであるから、カップリングコンデンサは不要である。カップリングコンデンサが不要であるから、低域の周波数特性が改善される。   As described above, in the sensor signal processing circuit shown in FIG. 5, the output of the differential amplifier circuit composed of the FET 11 and the FET 51 is converted into a single output and output as a current. In FIG. 6, this current output is subjected to current-voltage conversion by a resistor 73 and sent to an operational amplifier circuit 72 serving as a buffer. Since the output from the connection point between the transistor 62 and the transistor 63 is only the signal current, a coupling capacitor is unnecessary. Since no coupling capacitor is required, the low frequency characteristics are improved.

また、この構成では、電圧増幅率は、電流出力を電圧に変換する抵抗７３の値により決まる。そして、中心電圧は、リファレンス電圧Ｖｒｅｆにより設定される。よって、任意の中心電圧を設定して、任意の電圧増幅率のセンサ出力を得ることができる。また、電圧増幅率を大きくするために、抵抗７３の値を大きくしても、電源電圧の低下は生じない。このことから、電源電圧の降下によるダイナミックレンジの低下をもたらすことがない。 In this configuration, the voltage amplification factor is determined by the value of the resistor 73 that converts the current output into a voltage. The center voltage is set by the reference voltage Vref . Therefore, an arbitrary center voltage can be set and a sensor output having an arbitrary voltage amplification factor can be obtained. Further, even if the value of the resistor 73 is increased in order to increase the voltage amplification factor, the power supply voltage does not decrease. For this reason, the dynamic range is not lowered due to the drop of the power supply voltage.

第７実施形態．
図７は本発明の第７実施形態のセンサ信号処理回路を示すものである。この例では、エレクトリック・コンデンサ・マイクロフォン・ユニット１内のＦＥＴ１１のソースと接地間に電流制限抵抗８１を接続して、消費電流の低減を図るようにしている。本発明が適用されたエレクトリック・コンデンサ・マイクロフォン・ユニット１は、前述したように、ＦＥＴ１１のソースと接地ライン１２とから端子２２及び端子２３をそれぞれ別々に導出しているので、このように、エレクトリック・コンデンサ・マイクロフォン・ユニット１内のＦＥＴ１１のソースと接地間に、電流制限用の抵抗８１を接続することが可能となる。 Seventh embodiment.
FIG. 7 shows a sensor signal processing circuit according to a seventh embodiment of the present invention. In this example, a current limiting resistor 81 is connected between the source of the FET 11 in the electric capacitor microphone unit 1 and the ground so as to reduce current consumption. As described above, the electric capacitor microphone unit 1 to which the present invention is applied derives the terminal 22 and the terminal 23 separately from the source of the FET 11 and the ground line 12, respectively. It is possible to connect a current limiting resistor 81 between the source of the FET 11 in the condenser microphone unit 1 and the ground.

図７において、エレクトリック・コンデンサ・マイクロフォン・ユニット１の端子２２と端子２３との間に、抵抗８１が接続される。端子２３は接地される。   In FIG. 7, a resistor 81 is connected between a terminal 22 and a terminal 23 of the electric condenser microphone unit 1. Terminal 23 is grounded.

端子２１と電源Ｖｃｃとの間に、定電流源８２が接続されると共に、ＰＮＰ型トランジスタ８３が接続される。トランジスタ８３のベースとそのコレクタとが接続されると共に、トランジスタ８３のベースは、Ｎ個のＰＮＰ型トランジスタ８４−１〜８４−ｎのベースに接続される。トランジスタ８４−１〜８４−ｎのベースは電源Ｖｃｃに接続される。トランジスタ８４−１〜８４−ｎのコレクタは、電流出力端子８５に接続される。 A constant current source 82 and a PNP transistor 83 are connected between the terminal 21 and the power source Vcc . The base of the transistor 83 is connected to the collector thereof, and the base of the transistor 83 is connected to the bases of N PNP transistors 84-1 to 84-n. The bases of the transistors 84-1 to 84-n are connected to the power supply Vcc . The collectors of the transistors 84-1 to 84-n are connected to the current output terminal 85.

この例では、ＦＥＴ１１からなるソース接地型の増幅回路で、ＥＣＭエレメント１３の出力を増幅するようにしている。ＦＥＴ１１のソースと接地間には、電流制限用の抵抗８１が接続されるため、消費電力の低下が図れる。また、抵抗８１が接続されるため、ＦＥＴ１１を流れる電流値が小さくなり、（２）式より、相互コンダクタンスｇｍの値が小さくなり、その結果、電圧増幅率が低下する。そこで、この例では、カレントミラー回路を構成するトランジスタの比をＮ倍にすることで、電流増幅させるようにしている。 In this example, the output of the ECM element 13 is amplified by a common source amplification circuit composed of an FET 11. Since a current limiting resistor 81 is connected between the source of the FET 11 and the ground, power consumption can be reduced. Further, since the resistor 81 is connected, the value of the current flowing through the FET11 is reduced and (2), the value of the transconductance g m is small, as a result, the voltage amplification factor decreases. Therefore, in this example, the current amplification is performed by increasing the ratio of the transistors constituting the current mirror circuit by N times.

つまり、定電流源８２とトランジスタ８３とは並列に接続されており、ＦＥＴ１１には、定電流源８２を流れる電流Ｉ１とトランジスタ８３を流れる電流ｉとの和電流（Ｉ１＋１）が流れる。定電流源８２は定電流Ｉ１であるから、トランジスタ８３に流れる電流は信号電流ｉのみになる。すなわち、定電流源８２とトランジスタ８３とを並列に接続することで、トランジスタ８３に信号電流のみを流すことができる。 That is, the constant current source 82 and the transistor 83 are connected in parallel, and a sum current (I 1 +1) of the current I 1 flowing through the constant current source 82 and the current i flowing through the transistor 83 flows through the FET 11. Since constant current source 82 is a constant current I 1, the current flowing through the transistor 83 is only a signal current i. That is, by connecting the constant current source 82 and the transistor 83 in parallel, only the signal current can flow through the transistor 83.

トランジスタ８３と、トランジスタ８４−１〜８４−ｎとはカレントミラー回路を構成しているので、トランジスタ８３に信号電流ｉが流れると、トランジスタ８４−１〜８４−ｎには、（ｎ×ｉ）の電流が流れる。このように、トランジスタ８４−１〜８４−ｎには、信号電流ｉのｎ倍の電流を流すことができる。この電流が出力電流として、電流出力端子８５から得られる。なお、ここでは、ｎ個のトランジスタ８４−１〜８４−ｎとしているが、トランジスタ８３のｎ倍のサイズのトランジスタ８４を用いるようにしてもよい。   Since the transistor 83 and the transistors 84-1 to 84-n constitute a current mirror circuit, when the signal current i flows through the transistor 83, the transistors 84-1 to 84-n have (n × i) Current flows. In this manner, a current n times the signal current i can flow through the transistors 84-1 to 84-n. This current is obtained from the current output terminal 85 as an output current. Note that although n transistors 84-1 to 84-n are used here, a transistor 84 having a size n times that of the transistor 83 may be used.

第８実施形態．
図８は本発明の第８実施形態を示すものである。この実施形態は、図７に示すセンサ信号処理回路の次段にインターフェース回路を設けるようにしたものである。なお、図８において、図７と同一部分については、同一符号を付し、その説明を省略する。 Eighth embodiment.
FIG. 8 shows an eighth embodiment of the present invention. In this embodiment, an interface circuit is provided at the next stage of the sensor signal processing circuit shown in FIG. 8 that are the same as those in FIG. 7 are given the same reference numerals, and descriptions thereof are omitted.

図８において、トランジスタ８４−１〜８４−ｎのコレクタからは、ＦＥＴ１１からなるソース接地型増幅回路の出力が電流で得られる。トランジスタ８４−１〜８４−ｎのコレクタは、演算増幅回路９２の非反転入力端子に接続されると共に、抵抗９３を介して、リファレンス電圧Ｖｒｅｆが与えられる。演算増幅回路９２の出力端子と反転入力端子との間に、フィードバック抵抗９４が接続される。演算増幅回路９２の出力端子から出力端子９５が導出される。 In FIG. 8, the output of the common source amplifier circuit composed of the FET 11 is obtained from the collectors of the transistors 84-1 to 84-n as a current. The collectors of the transistors 84-1 to 84-n are connected to the non-inverting input terminal of the operational amplifier circuit 92 and supplied with a reference voltage V ref through the resistor 93. A feedback resistor 94 is connected between the output terminal and the inverting input terminal of the operational amplifier circuit 92. An output terminal 95 is derived from the output terminal of the operational amplifier circuit 92.

図８に示すセンサ信号処理回路では、トランジスタ８４−１〜８４−ｎのコレクタからは、ＦＥＴ１１からなるソース接地型増幅回路の出力が電流で得られ、この電流出力は、抵抗９３により電流−電圧変換され、バッファとなる演算増幅回路９２に送られる。トランジスタ８４−１〜８４−ｎのコレクタからの出力は信号電流のみであるから、カップリングコンデンサは不要である。カップリングコンデンサが不要であるから、低域の周波数特性が改善される。   In the sensor signal processing circuit shown in FIG. 8, the output of the common-source amplifier circuit composed of the FET 11 is obtained as current from the collectors of the transistors 84-1 to 84-n. The signal is converted and sent to the operational amplifier circuit 92 serving as a buffer. Since the output from the collectors of the transistors 84-1 to 84-n is only the signal current, a coupling capacitor is unnecessary. Since no coupling capacitor is required, the low frequency characteristics are improved.

また、この構成では、電圧増幅率は、電流出力を電圧に変換する抵抗９３の値により決まる。そして、中心電圧は、リファレンス電圧Ｖｒｅｆにより設定される。よって、任意の中心電圧を設定して、任意の電圧増幅率のセンサ出力を得ることができる。また、電圧増幅率を大きくするために、抵抗９３の値を大きくしても、電源電圧の低下は生じない。このことから、電源電圧の降下によるダイナミックレンジの低下をもたらすことがない。 In this configuration, the voltage amplification factor is determined by the value of the resistor 93 that converts the current output into a voltage. The center voltage is set by the reference voltage Vref . Therefore, an arbitrary center voltage can be set and a sensor output having an arbitrary voltage amplification factor can be obtained. Further, even if the value of the resistor 93 is increased in order to increase the voltage amplification factor, the power supply voltage does not decrease. For this reason, the dynamic range is not lowered due to the drop of the power supply voltage.

本発明は、上述した実施形態に限定されるものではなく、この発明の要旨を逸脱しない範囲内で様々な変形や応用が可能である。   The present invention is not limited to the above-described embodiments, and various modifications and applications can be made without departing from the gist of the present invention.

本発明は、エレクトリック・コンデンサ・マイクロフォン、圧力センサ、セキュリティ・センサ、高低差センサ、加速度センサ、生体信号センサなど、静電容量型のセンサ素子に用いることができる。   The present invention can be used for electrostatic capacitance type sensor elements such as an electric condenser microphone, a pressure sensor, a security sensor, a height difference sensor, an acceleration sensor, and a biological signal sensor.

本発明の第１実施形態のセンサユニットの構成を示す接続図である。It is a connection diagram which shows the structure of the sensor unit of 1st Embodiment of this invention. 本発明の第２実施形態のセンサ信号処理回路の構成を示す接続図である。It is a connection diagram which shows the structure of the sensor signal processing circuit of 2nd Embodiment of this invention. 本発明の第３実施形態のセンサ信号処理回路の構成を示す接続図である。It is a connection diagram which shows the structure of the sensor signal processing circuit of 3rd Embodiment of this invention. 本発明の第４実施形態のセンサ信号処理回路の構成を示す接続図である。It is a connection diagram which shows the structure of the sensor signal processing circuit of 4th Embodiment of this invention. 本発明の第５実施形態のセンサ信号処理回路の構成を示す接続図である。It is a connection diagram which shows the structure of the sensor signal processing circuit of 5th Embodiment of this invention. 本発明の第６実施形態のセンサ信号処理回路の構成を示す接続図である。It is a connection diagram which shows the structure of the sensor signal processing circuit of 6th Embodiment of this invention. 本発明の第７実施形態のセンサ信号処理回路の構成を示す接続図である。It is a connection diagram which shows the structure of the sensor signal processing circuit of 7th Embodiment of this invention. 本発明の第８実施形態のセンサ信号処理回路の構成を示す接続図である。It is a connection diagram which shows the structure of the sensor signal processing circuit of 8th Embodiment of this invention. 従来のセンサユニットの構成を示す接続図である。It is a connection diagram which shows the structure of the conventional sensor unit. 従来のセンサ信号処理回路の構成を示す接続図である。It is a connection diagram which shows the structure of the conventional sensor signal processing circuit. ゲート電圧のドレイン電流との関係を示すグラフである。It is a graph which shows the relationship between the drain current of gate voltage. インターフェース回路を接続したときの従来のセンサ信号処理回路の構成を示す接続図である。It is a connection diagram which shows the structure of the conventional sensor signal processing circuit when an interface circuit is connected.

符号の説明Explanation of symbols

１ エレクトリック・コンデンサ・マイクロフォン・ユニット
１１ ＦＥＴ
１２ 接地ライン
１３ ＥＣＭエレメント
１４ 抵抗
１５ ダイオード
２１〜２３ 端子
３２ 抵抗
３１ ＦＥＴ
３３〜３５ 抵抗
３６、３７ 出力端子
３８ 定電流源
４１ カップリングコンデンサ
４２ 演算増幅回路
４５ 出力端子
５１ ＦＥＴ
５３ 定電流源
５４ 抵抗
６１〜６６ トランジスタ
６７ 電流出力端子
７２ 演算増幅回路
８１ 電流制限抵抗
８２ 定電流源
８３、８４ トランジスタ
８５ 電流出力端子
９２ 演算増幅回路 1 Electric condenser microphone unit 11 FET
12 Ground line 13 ECM element 14 Resistor 15 Diode 21-23 Terminal 32 Resistor 31 FET
33 to 35 Resistors 36 and 37 Output terminal 38 Constant current source 41 Coupling capacitor 42 Operational amplifier circuit 45 Output terminal 51 FET
53 Constant current source 54 Resistance 61 to 66 Transistor 67 Current output terminal 72 Operational amplifier circuit 81 Current limiting resistor 82 Constant current source 83, 84 Transistor 85 Current output terminal 92 Operational amplifier circuit

Claims (10)

第１の電界効果トランジスタのゲートと接地ライン間に、静電容量型のセンサ素子を接続し、
前記第１の電界効果トランジスタのドレインから第１の端子を導出し、
前記第１の電界効果トランジスタのソースから第２の端子を導出し、
前記接地ラインから第３の端子を導出する
ようにしたことを特徴とするセンサユニット。 A capacitive sensor element is connected between the gate of the first field effect transistor and the ground line;
Deriving a first terminal from the drain of the first field effect transistor;
Deriving a second terminal from the source of the first field effect transistor;
A sensor unit, wherein a third terminal is derived from the ground line. 第１の電界効果トランジスタのゲートと接地ライン間に、静電容量型のセンサ素子を接続し、前記第１の電界効果トランジスタのドレインから第１の端子を導出し、前記第１の電界効果トランジスタのソースから第２の端子を導出し、前記接地ラインから第３の端子を導出してセンサユニットを構成し、
前記第２の端子に第２の電界効果トランジスタのソースを接続し、前記第１の電界効果トランジスタと前記第２の電界効果トランジスタとにより差動増幅回路を構成し、前記センサ素子の出力を前記差動増幅回路により増幅させて出力させるようにしたことを特徴とするセンサ信号処理回路。 A capacitance type sensor element is connected between the gate of the first field effect transistor and the ground line, a first terminal is derived from the drain of the first field effect transistor, and the first field effect transistor A second terminal is derived from the source of the first and a third terminal is derived from the ground line to constitute a sensor unit;
A source of a second field effect transistor is connected to the second terminal, a differential amplifier circuit is configured by the first field effect transistor and the second field effect transistor, and an output of the sensor element is A sensor signal processing circuit characterized in that it is amplified by a differential amplifier circuit and output. 前記第１の電界効果トランジスタのソースと前記第２の電界効果トランジスタのソースとの接続点と接地間に抵抗を接続するようにしたことを特徴とする請求項２に記載のセンサ信号処理回路。   3. The sensor signal processing circuit according to claim 2, wherein a resistor is connected between a connection point between the source of the first field effect transistor and the source of the second field effect transistor and the ground. 前記第１の電界効果トランジスタのソースと前記第２の電界効果トランジスタのソースとの接続点と接地間に定電流源を接続するようにしたことを特徴とする請求項２に記載のセンサ信号処理回路。   3. The sensor signal processing according to claim 2, wherein a constant current source is connected between a connection point between the source of the first field effect transistor and the source of the second field effect transistor and the ground. circuit. 前記第１の電界効果トランジスタ及び／又は前記第２の電界効果トランジスタのドレインに負荷抵抗を接続し、前記負荷抵抗により前記差動増幅回路の出力電圧を取り出すようにしたことを特徴とする請求項２に記載のセンサ信号処理回路。   The load resistance is connected to the drain of the first field effect transistor and / or the second field effect transistor, and the output voltage of the differential amplifier circuit is taken out by the load resistance. 3. The sensor signal processing circuit according to 2. 前記差動増幅回路の電圧出力からカップリングコンデンサにより信号電圧を取り出し、バッファ回路に送るようにしたことを特徴とする請求項５に記載のセンサ信号処理回路。   6. The sensor signal processing circuit according to claim 5, wherein a signal voltage is extracted from a voltage output of the differential amplifier circuit by a coupling capacitor and is sent to a buffer circuit. 前記第１の電界効果トランジスタ及び前記第２の電界効果トランジスタのドレインに、第１のカレントミラー回路及び第２のカレントミラー回路からなる能動負荷を接続し、
前記第１のカレントミラー回路により前記第１の電界効果トランジスタを流れる電流を取り出し、前記第２のカレントミラー回路により前記第２の電界効果トランジスタを流れる電流を取り出し、
前記第１のカレントミラー回路の出力電流と前記第２のカレントミラー回路の出力電流の差電流を前記差動増幅回路のシングル出力電流として取り出すようにしたことを特徴とする請求項２に記載のセンサ信号処理回路。 An active load comprising a first current mirror circuit and a second current mirror circuit is connected to the drains of the first field effect transistor and the second field effect transistor;
A current flowing through the first field effect transistor is extracted by the first current mirror circuit; a current flowing through the second field effect transistor is extracted by the second current mirror circuit;
The differential current between the output current of the first current mirror circuit and the output current of the second current mirror circuit is extracted as a single output current of the differential amplifier circuit according to claim 2. Sensor signal processing circuit. 前記差動増幅回路のシングル出力電流を信号電圧に変換し、バッファ回路に送るようにしたことを特徴とする請求項７に記載のセンサ信号処理回路。   8. The sensor signal processing circuit according to claim 7, wherein a single output current of the differential amplifier circuit is converted into a signal voltage and sent to a buffer circuit. 第１の電界効果トランジスタのゲートと接地ライン間に、静電容量型のセンサ素子を接続し、前記第１の電界効果トランジスタのドレインから第１の端子を導出し、前記第１の電界効果トランジスタのソースから第２の端子を導出し、前記接地ラインから第３の端子を導出してセンサユニットを構成し、
前記第１の端子に電流増幅型のカレントミラー回路を接続し、
前記第２の端子と前記第３の端子との間にソース抵抗を接続し、
前記センサ素子の出力を前記電流増幅型のカレントミラー回路により電流増幅させて出力させるようにしたことを特徴とするセンサ信号処理回路。 A capacitance type sensor element is connected between the gate of the first field effect transistor and the ground line, a first terminal is derived from the drain of the first field effect transistor, and the first field effect transistor A second terminal is derived from the source of the first and a third terminal is derived from the ground line to constitute a sensor unit;
A current amplification type current mirror circuit is connected to the first terminal;
A source resistor is connected between the second terminal and the third terminal;
A sensor signal processing circuit characterized in that an output of the sensor element is output after being amplified by the current amplification type current mirror circuit. 前記電流増幅型のカレントミラー回路からの電流出力を電流電圧変換回路により信号電圧に変換し、バッファ回路に送るようにしたことを特徴とする請求項９に記載のセンサ信号処理回路。   10. The sensor signal processing circuit according to claim 9, wherein a current output from the current amplification type current mirror circuit is converted into a signal voltage by a current-voltage conversion circuit and sent to a buffer circuit.
JP2004205072A 2004-07-12 2004-07-12 Sensor unit and sensor signal processing circuit Pending JP2006033091A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004205072A JP2006033091A (en) 2004-07-12 2004-07-12 Sensor unit and sensor signal processing circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004205072A JP2006033091A (en) 2004-07-12 2004-07-12 Sensor unit and sensor signal processing circuit

Publications (1)

Publication Number Publication Date
JP2006033091A true JP2006033091A (en) 2006-02-02

Family

ID=35898959

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004205072A Pending JP2006033091A (en) 2004-07-12 2004-07-12 Sensor unit and sensor signal processing circuit

Country Status (1)

Country Link
JP (1) JP2006033091A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010062026A1 (en) * 2008-11-25 2010-06-03 (주)락싸 Sensor circuit
JP2011120203A (en) * 2009-11-04 2011-06-16 Akihiko Kaneda Microphone amplifier and microphone system
KR101230867B1 (en) 2011-08-25 2013-02-07 주식회사 한국가스기술공사 Signal converter for vibration sensor
CN110132429A (en) * 2019-06-10 2019-08-16 深圳市华三探感科技有限公司 A kind of sensor and its circuit
WO2019167643A1 (en) * 2018-02-27 2019-09-06 学校法人帝京大学 Rhinomanometry device
JP7438577B2 (en) 2022-02-15 2024-02-27 エフワイディー カンパニー，リミテッド Microphone sensor readout circuit

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5710599A (en) * 1980-06-20 1982-01-20 Sony Corp Microphone device
JPS6382006A (en) * 1986-09-26 1988-04-12 Hitachi Ltd Amplifier circuit
JPH077299U (en) * 1993-06-25 1995-01-31 ホシデン株式会社 Electret microphone
WO1995005027A1 (en) * 1993-08-10 1995-02-16 Fujitsu Limited Low-current amplifier
JPH07212148A (en) * 1994-01-21 1995-08-11 Matsushita Electric Ind Co Ltd Amplifier
JPH11340760A (en) * 1998-05-28 1999-12-10 Fuji Film Microdevices Co Ltd Variable gain amplifier circuit
JP2000050394A (en) * 1998-07-24 2000-02-18 Hosiden Corp Electret condenser microphone
JP2004112424A (en) * 2002-09-19 2004-04-08 Ricoh Co Ltd Receiver circuit

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5710599A (en) * 1980-06-20 1982-01-20 Sony Corp Microphone device
JPS6382006A (en) * 1986-09-26 1988-04-12 Hitachi Ltd Amplifier circuit
JPH077299U (en) * 1993-06-25 1995-01-31 ホシデン株式会社 Electret microphone
WO1995005027A1 (en) * 1993-08-10 1995-02-16 Fujitsu Limited Low-current amplifier
JPH07212148A (en) * 1994-01-21 1995-08-11 Matsushita Electric Ind Co Ltd Amplifier
JPH11340760A (en) * 1998-05-28 1999-12-10 Fuji Film Microdevices Co Ltd Variable gain amplifier circuit
JP2000050394A (en) * 1998-07-24 2000-02-18 Hosiden Corp Electret condenser microphone
JP2004112424A (en) * 2002-09-19 2004-04-08 Ricoh Co Ltd Receiver circuit

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010062026A1 (en) * 2008-11-25 2010-06-03 (주)락싸 Sensor circuit
US8395432B2 (en) 2008-11-25 2013-03-12 Laxtha Inc. Contactless electrical potential sensor circuit
JP2011120203A (en) * 2009-11-04 2011-06-16 Akihiko Kaneda Microphone amplifier and microphone system
KR101230867B1 (en) 2011-08-25 2013-02-07 주식회사 한국가스기술공사 Signal converter for vibration sensor
WO2019167643A1 (en) * 2018-02-27 2019-09-06 学校法人帝京大学 Rhinomanometry device
JPWO2019167643A1 (en) * 2018-02-27 2021-02-25 学校法人帝京大学 Nasal air permeability tester
JP7214242B2 (en) 2018-02-27 2023-01-30 学校法人帝京大学 Nasal air permeability test device
CN110132429A (en) * 2019-06-10 2019-08-16 深圳市华三探感科技有限公司 A kind of sensor and its circuit
JP7438577B2 (en) 2022-02-15 2024-02-27 エフワイディー カンパニー，リミテッド Microphone sensor readout circuit

Similar Documents

Publication Publication Date Title
JP5827759B2 (en) Amplifier circuit and amplifier circuit IC chip
KR100646725B1 (en) Amplifier
KR102117470B1 (en) Power amplifier
US20110095822A1 (en) Variable-gain low noise amplifier
JPH0360209A (en) Amplifier circuit and semiconductor integrated circuit including the same
JP3805543B2 (en) Semiconductor integrated circuit
US6545502B1 (en) High frequency MOS fixed and variable gain amplifiers
JP2006033091A (en) Sensor unit and sensor signal processing circuit
US20230275550A1 (en) Biased amplifier
US7298211B2 (en) Power amplifying apparatus
Dal Fabbro et al. An integrated CMOS instrumentation amplifier with improved CMRR
JP3849839B2 (en) Amplifier circuit
JPH04307804A (en) Final stage of unit gain
KR100574969B1 (en) Regulated cascode amplifier circuit with gain enhancement
US11101776B2 (en) Common source preamplifier for a MEMS capacitive sensor
CN114747138A (en) Logarithmic amplifier
JP2010249786A (en) Sensor signal processing circuit
JPH06216662A (en) Phase compensation circuit for amplifier
JP4559908B2 (en) Operational amplifier
KR101126574B1 (en) Pre-amplifier with low noise and high input impedance
KR100657822B1 (en) Wideband variable gain amplifier
JP2005123821A (en) Variable gain amplifier
JP4247090B2 (en) Amplifier circuit
JP2006352756A (en) Feedback bias circuit
JPH06232654A (en) Operational amplifier circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070604

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091008

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20091016

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091020

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100622

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101019