JP2006032526A - Ferroelectric memory device - Google Patents

Ferroelectric memory device Download PDF

Info

Publication number
JP2006032526A
JP2006032526A JP2004207008A JP2004207008A JP2006032526A JP 2006032526 A JP2006032526 A JP 2006032526A JP 2004207008 A JP2004207008 A JP 2004207008A JP 2004207008 A JP2004207008 A JP 2004207008A JP 2006032526 A JP2006032526 A JP 2006032526A
Authority
JP
Japan
Prior art keywords
ferroelectric
film
ferroelectric capacitor
conductive material
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004207008A
Other languages
Japanese (ja)
Inventor
Masami Hashimoto
正美 橋本
Hiroshi Aoyama
拓 青山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004207008A priority Critical patent/JP2006032526A/en
Publication of JP2006032526A publication Critical patent/JP2006032526A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Memories (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a ferroelectric memory which has a long service life and can be used for a wide range of application by a technique with actual results in production without spending a long development period of a newly unique material, by using a ferroelectric capacitor for non-destructive reading out and a present method to utilize a ferroelectric thin film material, in view of the drawbacks with the conventional main ferroelectric memory that it has a limited service life because of destructive reading out of data, a ferroelectric memory for nondestructive reading out has the complicated composition of ferroelectric film, development requires much time, and there are difficulties in ensuring reliability or manufacturing. <P>SOLUTION: Materials with different work functions are used as two electrode materials of a ferroelectric capacitor 2, and a polarization potential-applied voltage characteristic is moved in parallel in the direction of a voltage axis, resulting in making a hysteresis characteristic to be asymmetric. A micro-voltage of anti-voltage or less is applied to the ferroelectric capacitor so as to read out in a non-destructive manner a memory data of one or zero from the asymmetry of the polarization potential-applied voltage characteristic, in a state where two different residual potentials are kept. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は不揮発性メモリである強誘電体メモリにおいて、メモリ素子の読み出し回数による寿命を永くするために、データを非破壊読み出しするようにした強誘電体メモリ装置に関するものである。   The present invention relates to a ferroelectric memory device in which data is read nondestructively in a ferroelectric memory, which is a non-volatile memory, in order to extend the life depending on the number of times a memory element is read.

近年、メモリ分野のなかで電気的に書き込み、消去可能な不揮発性メモリの重要性が増している。不揮発性メモリには各種のものがあるが、高速性、低電圧特性、低消費電力等の観点から強誘電体メモリが注目されている。強誘電体メモリの具体的な構成は、以下の例に示すように様々である。
強誘電体メモリの一例としては、強誘電体膜内部の残留分極状態により２つの状態を定義する強誘電体コンデンサに抗電圧以上の電圧をかけて電荷を取り出し、１か０かの内部の記憶状態を検知する方法がある。この方法を簡単に示したのが図９である。 In recent years, the importance of electrically writable and erasable nonvolatile memories in the memory field has increased. There are various types of nonvolatile memories, but ferroelectric memories are attracting attention from the viewpoints of high speed, low voltage characteristics, low power consumption, and the like. The specific configuration of the ferroelectric memory is various as shown in the following examples.
As an example of a ferroelectric memory, a charge exceeding a coercive voltage is applied to a ferroelectric capacitor that defines two states depending on the remanent polarization state inside the ferroelectric film, and the internal memory of 1 or 0 is taken out. There is a way to detect the condition. FIG. 9 shows this method in a simplified manner.

図９において、１００１、１００２、１００３、１００４の４点の特性点を通る曲線が、強誘電体コンデンサの第１端子と第２端子の間に加えた印加電圧Ｖと内部分極電荷Ｑの特性を表している。
特性点１００１は強誘電体コンデンサの第２端子に第１端子より正の高い電圧Ｖを加えた状態を示し、特性点１００２は第１端子に第２端子より正の高い電圧Ｖを加えた状態を示している。特性点１００１と特性点１００２においては、強誘電体コンデンサの内部の分極は正負、すなわち逆の分極をする。 In FIG. 9, curves passing through four characteristic points 1001, 1002, 1003, and 1004 indicate the characteristics of the applied voltage V and the internal polarization charge Q applied between the first terminal and the second terminal of the ferroelectric capacitor. Represents.
A characteristic point 1001 indicates a state in which a positive voltage V higher than that of the first terminal is applied to the second terminal of the ferroelectric capacitor, and a characteristic point 1002 indicates a state in which a positive voltage V higher than that of the second terminal is applied to the first terminal. Is shown. At the characteristic point 1001 and the characteristic point 1002, the polarization inside the ferroelectric capacitor is positive or negative, that is, reverse polarization.

いま、特性点１００１の状態にあった強誘電体コンデンサの第１端子と第２端子の電位差を零とすると、その内部の分極は残留分極として保存され、特性点１００４に示す状態となる。また、特性点１００２の状態にあった強誘電体コンデンサの第１端子と第２端子の電位差を０とすると、その内部の分極は残留分極として保存されて、特性点１００３に示す状態となる。   If the potential difference between the first terminal and the second terminal of the ferroelectric capacitor that was in the state of the characteristic point 1001 is now zero, the internal polarization is stored as remanent polarization, and the state shown in the characteristic point 1004 is obtained. If the potential difference between the first terminal and the second terminal of the ferroelectric capacitor that was in the state of the characteristic point 1002 is set to 0, the internal polarization is stored as remanent polarization, and the state shown in the characteristic point 1003 is obtained.

したがって、強誘電体コンデンサの内部分極電荷と印加電圧は、ヒステリシス特性を持っていると同時に、強誘電体コンデンサの両端の端子を開放し、電圧を零としても前の状態によって、異なった残留分極を有している。この２つの状態が、特性点１００３と特性点１００４にそれぞれ相当する。
さて、強誘電体コンデンサの両端の端子が開放された状態から、第１端子を基準として第２端子に電圧Ｖ（ΔＶＢ）をかけると、特性点１００１に移動する。このとき、前の状態が特性点１００３であれば、図９に示すΔＱＨＢの電荷が取り出され、特性点１００４の状態であればΔＱＬＢの電荷が取り出される。図９から明らかにΔＱＬＢ≪ΔＱＨＢであるので、残留分極として記憶されていた前の状態を１または０として判別することができる。 Therefore, the internal polarization charge of the ferroelectric capacitor and the applied voltage have hysteresis characteristics, and at the same time, even if the terminals at both ends of the ferroelectric capacitor are opened and the voltage is zero, the residual polarization varies depending on the previous state. have. These two states correspond to the characteristic point 1003 and the characteristic point 1004, respectively.
Now, when the voltage V (ΔVB) is applied to the second terminal with the first terminal as a reference from the state where the terminals at both ends of the ferroelectric capacitor are opened, the characteristic point 1001 is moved. At this time, if the previous state is the characteristic point 1003, the charge of ΔQHB shown in FIG. 9 is taken out, and if it is the state of the characteristic point 1004, the charge of ΔQLB is taken out. As apparent from FIG. 9, ΔQLB << ΔQHB, the previous state stored as the remanent polarization can be determined as 1 or 0.

このような方法は電荷を取り出す、つまりデータを破壊してしまうので、破壊読み出しと一般的に呼ばれる方式であり、この方式の一例として特許文献１に示すものが知られている。
一方、非破壊読み出し方式としては、絶縁ゲート電界効果型トランジスタ（以下、ＭＯＳＦＥＴと略す）のゲート電極の上方に強誘電体薄膜を設け、その強誘電体薄膜の分極の状態によって、ＭＯＳＦＥＴのスレッショルド電圧の相違で流れる電流値が異なることから、書き込まれた分極の方向、つまり１または０かの差違を検出する方式がある。この一例として、特許文献２に示すものが知られている。 Since such a method takes out electric charges, that is, destroys data, it is a method generally called destructive reading. An example of this method is disclosed in Patent Document 1.
On the other hand, as a non-destructive readout method, a ferroelectric thin film is provided above the gate electrode of an insulated gate field effect transistor (hereinafter abbreviated as MOSFET), and the threshold voltage of the MOSFET depends on the polarization state of the ferroelectric thin film. Therefore, there is a method of detecting the difference between written polarization directions, that is, 1 or 0. As an example of this, the one shown in Patent Document 2 is known.

また、強誘電体薄膜の材質に工夫を凝らすことにより、図１０に示すように、分極−電界ヒステリシス特性を非対称として、図１０に示す特性点１１０３と特性点１１０４に相当する特性の傾きの差から、微弱な電圧を強誘電体コンデンサにかけ、データを非破壊で状態を検知する方法がある。この例として、特許文献３および特許文献４に示すものが知られている。
特開平１１−３９８８２号公報 特表２００２−５４３６２７号公報 特開平２−１９８０９４号公報 特開平５−８２８００号公報 Further, by devising the material of the ferroelectric thin film, as shown in FIG. 10, the polarization-electric field hysteresis characteristic is made asymmetric, and the difference in the slope of the characteristic corresponding to the characteristic point 1103 and the characteristic point 1104 shown in FIG. Therefore, there is a method in which a weak voltage is applied to a ferroelectric capacitor and the state is detected without data destruction. As this example, what is shown to patent document 3 and patent document 4 is known.
JP-A-11-39882 JP 2002-543627 A Japanese Patent Laid-Open No. 2-198094 JP-A-5-82800

しかしながら、上記のような従来の強誘電体メモリでは、以下に述べるような不具合がそれぞれある。
すなわち、図９で説明し、あるいは特許文献１に示されるデータを破壊読み出しする方式では、データの読み出し後、消えたデータを再書き込みする必要がある。このため、データの書き込みとデータの消滅が繰り返され、現状では、データの書き換え回数が１０10〜１０12回が限界であり、この限界に達すると強誘電体材料としての寿命がつきてしまうという不具合がある。そのため、頻繁にデータが読み書きされるスタティックランダムアクセスメモリ（以下ＳＲＡＭと略す）としては品質上、信頼性上、使用できず、用途が限られるという課題がある。 However, the conventional ferroelectric memory as described above has the following problems.
That is, in the method described with reference to FIG. 9 or disclosed in Patent Document 1 for destructive reading, it is necessary to rewrite the lost data after reading the data. For this reason, data writing and data erasure are repeated, and at present, the number of data rewrites is limited to 10 10 to 10 12 times, and if this limit is reached, the life as a ferroelectric material is given. There is a bug. For this reason, a static random access memory (hereinafter abbreviated as SRAM) in which data is frequently read and written cannot be used in terms of quality and reliability, and there is a problem that its application is limited.

また、特許文献２に示されるＭＯＳＦＥＴのゲート電極上に強誘電体薄膜を配置する方式では、ゲートの上に乗せた強誘電体材料との形成上の困難さのために、現状では、１日から１週間程度でゲートの上に形成された強誘電体薄膜のデータが消滅してしまうという不具合がある。
さらに、特許文献３、４に示される強誘電体薄膜の分極電荷−印加電圧のヒステリシス特性で非対称のものを作り、その非対称性を利用してデータを非破壊で読み出す方法があるが、図１０や特許文献４の代表図に見られる複雑な非線形のヒステリシス特性を持つ材料物質を得ることは実際には容易でなく、開発の遅れや製造上のトラブルを起こしやすいという不具合がある。 Further, in the method of disposing the ferroelectric thin film on the gate electrode of the MOSFET disclosed in Patent Document 2, due to the difficulty in formation with the ferroelectric material placed on the gate, at present one day There is a problem that the data of the ferroelectric thin film formed on the gate disappears in about one week.
Further, there is a method of making the ferroelectric thin film asymmetric with the hysteresis characteristic of the polarization charge-applied voltage shown in Patent Documents 3 and 4 and using the asymmetry to read data nondestructively. In addition, it is not easy in practice to obtain a material material having complicated nonlinear hysteresis characteristics as shown in the representative diagram of Japanese Patent Application Laid-Open No. H11-133, and Patent Document 4. However, there is a problem that development delays and manufacturing problems are likely to occur.

そこで、本発明の目的は、このような不具合を解決するもので、その目的とするところは、強誘電体コンデンサを用い、非破壊読み出しとし、かつ、現状の実績のある強誘電体薄膜材料をそのまま活用できる方法を用いることで、長寿命で、かつ新たな格別な材料開発期間もなく、製造上も実績のある手法で確実にＳＲＡＭをはじめとする広い範囲の用途として使用できる強誘電体メモリを提供することにある。   Therefore, an object of the present invention is to solve such a problem, and the object is to use a ferroelectric thin film material that uses a ferroelectric capacitor, performs nondestructive readout, and has a proven track record. By using a method that can be used as it is, a ferroelectric memory that can be used for a wide range of applications including SRAMs with a long service life, no new special material development period, and a method that has been proven in production. It is to provide.

上記の課題を解決し本発明の目的を達成するために、各発明は、以下のように構成するようにした。
すなわち、第１の発明は、第１の導電物質からなる第１電極と、前記第１の導電物質とは仕事関数の異なる第２の導電物質からなる第２電極とで強誘電体膜を挟んだ構造の強誘電体コンデンサを有する複数のメモリセルと、前記複数のメモリセルのうちの１つを選択するアドレス選択回路と、前記アドレス選択回路で選択されたメモリセルの強誘電体コンデンサに強誘電体膜の抗電界より大きい電圧を印加するための書き込み回路と、前記アドレス選択回路で選択されたメモリセルの強誘電体コンデンサに強誘電体膜の抗電界より小さい電圧を印加するための読み出し回路と、を少なくとも有するものである。 In order to solve the above-described problems and achieve the object of the present invention, each invention is configured as follows.
That is, in the first invention, the ferroelectric film is sandwiched between the first electrode made of the first conductive material and the second electrode made of the second conductive material having a work function different from that of the first conductive material. A plurality of memory cells having a ferroelectric capacitor having a structure, an address selection circuit for selecting one of the plurality of memory cells, and a ferroelectric capacitor of the memory cell selected by the address selection circuit. A write circuit for applying a voltage larger than the coercive electric field of the dielectric film, and a read for applying a voltage smaller than the coercive electric field of the ferroelectric film to the ferroelectric capacitor of the memory cell selected by the address selection circuit And at least a circuit.

第２の発明は、第１の導電物質からなる第１電極と、前記第１の導電物質とは仕事関数の異なる第２の導電物質からなる第２電極とで強誘電体膜を挟んだ構造の強誘電体コンデンサを有するメモリセルを備え、前記強誘電体コンデンサにデータを書き込む際には、その強誘電体コンデンサに対して強誘電体膜の抗電界より大きい電圧を印加するようになっており、前記強誘電体コンデンサからデータを読み出す際には、その強誘電体コンデンサに対して強誘電体膜の抗電界より小さい電圧を印加するようになっている。   A second invention is a structure in which a ferroelectric film is sandwiched between a first electrode made of a first conductive material and a second electrode made of a second conductive material having a work function different from that of the first conductive material. When writing data to the ferroelectric capacitor, a voltage larger than the coercive electric field of the ferroelectric film is applied to the ferroelectric capacitor. When reading data from the ferroelectric capacitor, a voltage smaller than the coercive electric field of the ferroelectric film is applied to the ferroelectric capacitor.

第３の発明は、第１または第２の発明において、前記第１の導電物質が酸化物導電性膜からなり、かつ前記第２の導電物質が金属膜からなる。
第４の発明は、第１または第２の発明において、前記第１の導電物質が半導体膜に不純物原子をドープして導電性となった導体膜からなり、かつ前記第２の導電物質が金属膜からなる。 According to a third invention, in the first or second invention, the first conductive material is an oxide conductive film, and the second conductive material is a metal film.
According to a fourth invention, in the first or second invention, the first conductive material is a conductive film made conductive by doping a semiconductor film with impurity atoms, and the second conductive material is a metal It consists of a membrane.

第５の発明は、第１または第２の発明において、前記第１の導電物質が金属膜からなり、かつ前記第２の導電物質が前記第１の導電物質の金属とは仕事関数が異なる金属膜からなる。
第６の発明は、第１または第２の発明において、前記第１の導電物質が半導体膜に不純物原子をドープして導電性となった導体膜からなり、かつ前記第２の導電物質が前記第１の導電物質が含む不純物原子と異なる原子価の半導体膜に不純物原子をドープして導電性となった導体膜からなる。 According to a fifth invention, in the first or second invention, the first conductive material is made of a metal film, and the second conductive material is a metal having a work function different from that of the metal of the first conductive material. It consists of a membrane.
According to a sixth invention, in the first or second invention, the first conductive material is a conductive film made conductive by doping impurity atoms into a semiconductor film, and the second conductive material is the above-mentioned The conductive film is made conductive by doping impurity atoms into a semiconductor film having a different valence from the impurity atoms contained in the first conductive material.

第７の発明は、第４または第６の発明において、前記半導体膜に不純物原子をドープして導電性となった導体膜はポリシリコンであり、かつ前記不純物原子は３価もしくは５価の原子価からなる。
第８の発明は、第１の導電物質が密着した金属膜からなる第１電極と、第２の導電物質が密着した金属膜からなる第２電極とで強誘電体膜を挟んだ構造の強誘電体コンデンサを有する複数のメモリセルと、前記複数のメモリセルのうちの１つを選択するアドレス選択回路と、前記アドレス選択回路で選択されたメモリセルの強誘電体コンデンサに強誘電体膜の抗電界より大きい電圧を印加するための書き込み回路と、前記アドレス選択回路で選択されたメモリセルの強誘電体コンデンサに強誘電体膜の抗電界より小さい電圧を印加するための読み出し回路と、を少なくとも有するものである。 According to a seventh invention, in the fourth or sixth invention, the conductive film made conductive by doping impurity atoms into the semiconductor film is polysilicon, and the impurity atoms are trivalent or pentavalent atoms. It consists of a price.
According to an eighth aspect of the present invention, there is provided a strong structure in which a ferroelectric film is sandwiched between a first electrode made of a metal film in close contact with a first conductive material and a second electrode made of a metal film in close contact with a second conductive material. A plurality of memory cells having a dielectric capacitor, an address selection circuit for selecting one of the plurality of memory cells, and a ferroelectric capacitor of the memory cell selected by the address selection circuit A write circuit for applying a voltage larger than the coercive electric field, and a read circuit for applying a voltage smaller than the coercive electric field of the ferroelectric film to the ferroelectric capacitor of the memory cell selected by the address selection circuit, At least.

第９の発明は、第１の導電物質が密着した金属膜からなる第１電極と、第２の導電物質が密着した金属膜からなる第２電極とで強誘電体膜を挟んだ構造の強誘電体コンデンサを有するメモリセルを備え、前記強誘電体コンデンサにデータを書き込む際には、その強誘電体コンデンサに対して強誘電体膜の抗電界より大きい電圧を印加するようになっており、前記強誘電体コンデンサからデータを読み出す際には、その強誘電体コンデンサに対して強誘電体膜の抗電界より小さい電圧を印加するようになっている。   According to a ninth aspect of the present invention, there is provided a strong structure in which a ferroelectric film is sandwiched between a first electrode made of a metal film in close contact with a first conductive material and a second electrode made of a metal film in close contact with a second conductive material. A memory cell having a dielectric capacitor is provided, and when writing data to the ferroelectric capacitor, a voltage larger than the coercive electric field of the ferroelectric film is applied to the ferroelectric capacitor, When data is read from the ferroelectric capacitor, a voltage smaller than the coercive electric field of the ferroelectric film is applied to the ferroelectric capacitor.

第１０の発明は、第８または第９の発明において、前記第１の導電物質もしくは前記第２の導電物質が、半導体膜に不純物原子をドープして導電性となった導体膜からなる。
第１１の発明は、第１０の発明において、前記半導体膜に不純物原子をドープして導電性となった導体膜はポリシリコンであり、かつ前記不純物原子は３価もしくは５価の原子価からなる。 According to a tenth aspect, in the eighth or ninth aspect, the first conductive material or the second conductive material is a conductive film made conductive by doping impurity atoms into a semiconductor film.
According to an eleventh aspect, in the tenth aspect, the conductive film made conductive by doping impurity atoms into the semiconductor film is polysilicon, and the impurity atoms have a trivalent or pentavalent valence. .

第１２の発明は、第８または第９の発明において、前記第１の導電物質、もしくは前記第２の導電物質が、酸化物導電性膜からなる。
第１３の発明は、第１の導電物質が密着した金属膜からなる第１電極と、金属膜からなる第２電極とで強誘電体膜を挟んだ構造の強誘電体コンデンサを有する複数のメモリセルと、前記複数のメモリセルのうちの１つを選択するアドレス選択回路と、前記アドレス選択回路で選択されたメモリセルの強誘電体コンデンサに強誘電体膜の抗電界より大きい電圧を印加するための書き込み回路と、前記アドレス選択回路で選択されたメモリセルの強誘電体コンデンサに強誘電体膜の抗電界より小さい電圧を印加するための読み出し回路と、を少なくとも有するものである。 In a twelfth aspect based on the eighth or ninth aspect, the first conductive material or the second conductive material is made of an oxide conductive film.
A thirteenth invention is a plurality of memories having a ferroelectric capacitor having a structure in which a ferroelectric film is sandwiched between a first electrode made of a metal film in close contact with a first conductive material and a second electrode made of a metal film. A voltage larger than the coercive electric field of the ferroelectric film is applied to a cell, an address selection circuit for selecting one of the plurality of memory cells, and a ferroelectric capacitor of the memory cell selected by the address selection circuit And a read circuit for applying a voltage smaller than the coercive electric field of the ferroelectric film to the ferroelectric capacitor of the memory cell selected by the address selection circuit.

第１４の発明は、第１の導電物質が密着した金属膜からなる第１電極と、金属膜からなる第２電極とで強誘電体膜を挟んだ構造の強誘電体コンデンサを有するメモリセルを備え、前記強誘電体コンデンサにデータを書き込む際には、その強誘電体コンデンサに対して強誘電体膜の抗電界より大きい電圧を印加するようになっており、前記強誘電体コンデンサからデータを読み出す際には、その強誘電体コンデンサに対して強誘電体膜の抗電界より小さい電圧を印加するようになっている。   According to a fourteenth aspect of the invention, there is provided a memory cell having a ferroelectric capacitor having a structure in which a ferroelectric film is sandwiched between a first electrode made of a metal film in close contact with a first conductive material and a second electrode made of a metal film. When writing data to the ferroelectric capacitor, a voltage larger than the coercive electric field of the ferroelectric film is applied to the ferroelectric capacitor, and data is written from the ferroelectric capacitor. When reading, a voltage smaller than the coercive electric field of the ferroelectric film is applied to the ferroelectric capacitor.

第１５の発明は、第１３または第１４の発明において、前記第１の導電物質が半導体膜に不純物原子をドープして導電性となった導体膜からなる。
第１６の発明は、第１５の発明において、前記半導体膜に不純物原子をドープして導電性となった導体膜は半導体膜としてポリシリコンであり、かつ前記不純物原子は３価もしくは５価の原子価からなる。 According to a fifteenth aspect, in the thirteenth or fourteenth aspect, the first conductive material is a conductive film made conductive by doping a semiconductor film with impurity atoms.
According to a sixteenth aspect, in the fifteenth aspect, the conductive film made conductive by doping impurity atoms into the semiconductor film is polysilicon as a semiconductor film, and the impurity atoms are trivalent or pentavalent atoms. It consists of a price.

第１７の発明は、第１３または第１４の発明において、前記第１の導電物質が酸化物導電性膜からなる。
第１８の発明は、第１から第１７のうちのいずれかの発明において、前記強誘電体コンデンサは、１トランジスタ・１キャパシタ型のメモリセルを構成するものである。
第１９の発明は、第１から第１７のうちのいずれかの発明において、前記強誘電体コンデンサは、１キャパシタ型のメモリセルを構成するものである。 In a seventeenth aspect based on the thirteenth or fourteenth aspect, the first conductive material is an oxide conductive film.
In an eighteenth aspect based on any one of the first to seventeenth aspects, the ferroelectric capacitor constitutes a one-transistor / one-capacitor type memory cell.
In a nineteenth aspect based on any one of the first to seventeenth aspects, the ferroelectric capacitor constitutes a one-capacitor type memory cell.

第２０の発明は、第１から第１７のうちのいずれかの発明において、前記強誘電体コンデンサの強誘電体薄膜は、ＰＺＴ、ＰＺＴＮ、もしくはＳＢＴからなる。
以上のように、本発明の強誘電体メモリ装置は、仕事関数の互いに異なる導電物質を第１電極、第２電極として強誘電体膜を挟む構造、もしくは電極間の仕事関数差の観点において、それと等価の構造の強誘電体コンデンサをメモリセルの構成要素として用いるようにし、データを読み出す際には強誘電体膜の抗電圧より低い電圧を加えて、メモリ情報を読み出すようにした。 In a twentieth aspect based on any one of the first to seventeenth aspects, the ferroelectric thin film of the ferroelectric capacitor is made of PZT, PZTN, or SBT.
As described above, the ferroelectric memory device of the present invention has a structure in which a ferroelectric film is sandwiched between the conductive materials having different work functions as the first electrode and the second electrode, or a work function difference between the electrodes. A ferroelectric capacitor having an equivalent structure is used as a component of the memory cell, and when reading data, a voltage lower than the coercive voltage of the ferroelectric film is applied to read the memory information.

したがって、上記の構成によれば、強誘電体薄膜を挟む第１電極と第２電極の仕事関数差分だけ、強誘電体薄膜の分極−電界ヒステリシス特性が加える電圧方向に対して平行移動し、強誘電体コンデンサに加わる電圧が零の時点において、内部分極状態の差違により、印加電圧−電流特性に非対称性が生じているので、抗電圧以下の電圧を加えたときに生じる電流の差異により残留電荷の内部状態が１か０かのどちらかを検知できる。したがってデータを非破壊でデータ情報を読み出すことができるので、寿命が非常に永くなるという効果がある。   Therefore, according to the above configuration, the first electrode and the second electrode sandwiching the ferroelectric thin film move in parallel with respect to the voltage direction applied by the polarization-electric field hysteresis characteristic of the ferroelectric thin film, and are strongly When the voltage applied to the dielectric capacitor is zero, there is an asymmetry in the applied voltage-current characteristics due to the difference in the internal polarization state, so the residual charge due to the difference in current that occurs when a voltage less than the coercive voltage is applied. It is possible to detect whether the internal state is 1 or 0. Therefore, since data information can be read without data destruction, there is an effect that the lifetime becomes very long.

また、非破壊読み出しであるので、データの再書き込みが不要とり、読み出し動作におけるサイクルタイムが短くてすむという効果がある。
また、以上により、読み出しが早く、長寿命の不揮発性メモリが実現するのでＳＲＡＭに置き換わる広い用途の強誘電体メモリが構成できるという効果がある。
さらにまた、上記の構成では仕事関数の異なる物質材料を電極に用いるだけなので、非対称性のヒステリシス特性を持つ特殊な新たな強誘電体薄膜を開発する必要はなく、一般的な対称のヒステリシス特性の材料をそのまま用いればよいので、早期に具現化し、かつ製造上も容易であるという効果がある。 Further, since non-destructive reading is performed, there is an effect that rewriting of data is unnecessary and cycle time in the reading operation can be shortened.
As described above, since a non-volatile memory that can be read quickly and has a long life is realized, there is an effect that it is possible to configure a ferroelectric memory for a wide range of applications that replaces the SRAM.
Furthermore, in the above configuration, since only materials having different work functions are used for the electrodes, it is not necessary to develop a special new ferroelectric thin film having asymmetric hysteresis characteristics. Since the material may be used as it is, there is an effect that it is realized at an early stage and is easy to manufacture.

以下、本発明の実施形態について、図面を参照して説明する。
（本発明の動作原理）
本発明の強誘電体メモリ装置の実施形態を説明するのに先立って、本発明の動作原理について図１を参照して説明する。
ここで、図１は、本発明の強誘電体メモリ装置のメモリセル（記憶素子）として使用される強誘電体コンデンサの分極電荷と印加電圧の特性（ヒステリシス特性）を示す図である。図１の特性は、従来の一般的な強誘電体コンデンサの特性を示す図８の分極電荷−印加電圧特性を電圧軸方向に平行移動させた特性である。図１に示すような特性を持つ強誘電体コンデンサの具体的な構成は後述するものとし、図１の特性を有する強誘電体コンデンサが得られたものとして本発明の動作原理を以下に説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
(Operational principle of the present invention)
Prior to describing the embodiment of the ferroelectric memory device of the present invention, the operating principle of the present invention will be described with reference to FIG.
Here, FIG. 1 is a diagram showing the polarization charge and applied voltage characteristics (hysteresis characteristics) of a ferroelectric capacitor used as a memory cell (memory element) of the ferroelectric memory device of the present invention. The characteristic of FIG. 1 is a characteristic obtained by translating the polarization charge-applied voltage characteristic of FIG. 8 showing the characteristic of a conventional general ferroelectric capacitor in the voltage axis direction. The specific configuration of the ferroelectric capacitor having the characteristics shown in FIG. 1 will be described later, and the operation principle of the present invention will be described below assuming that the ferroelectric capacitor having the characteristics shown in FIG. 1 is obtained. .

図１の特性を有する強誘電体コンデンサは後述のように２つの第１端子および第２端子を備え、第１端子を基準として第２端子に加わった正の電位を、図１における横軸である印加電圧の正の方向とする。
いま、その強誘電体コンデンサにおいて、第２端子に第１端子より充分に高い電圧を加えると、図１の１０１の特性点にまで分極する。その状態で、第１端子と第２端子の間の電圧を０〔Ｖ〕とすると内部の分極は残留分極として保存され、１０４の特性点の縦軸に示す分極電荷を内部に保存する。 A ferroelectric capacitor having the characteristics shown in FIG. 1 includes two first terminals and a second terminal, as will be described later. The positive potential applied to the second terminal with respect to the first terminal is represented by the horizontal axis in FIG. A positive direction of a certain applied voltage.
In the ferroelectric capacitor, when a voltage sufficiently higher than that of the first terminal is applied to the second terminal, the ferroelectric capacitor is polarized to the characteristic point 101 in FIG. In this state, if the voltage between the first terminal and the second terminal is 0 [V], the internal polarization is stored as remanent polarization, and the polarization charge shown on the vertical axis of the characteristic point 104 is stored inside.

一方、その強誘電体コンデンサにおいて、第１端子に第２端子より充分に高い電圧を加えると１０２の特性点にまで分極する。そして、特性点１０２の状態にあった強誘電体コンデンサを開放して第１端子と第２端子の電位差を零とすると、内部の分極は残留分極として保存され、１０３の特性点の縦軸に示す残留分極を持つ状態となる。
特性点１０３と特性点１０４では、ともに第１端子と第２端子の電位差は零である。それでいて、特性点１０３では図１に示す負の残留分極を持ち、特性点１０４では図１に示す正の残留分極を持っている。つまり、強誘電体コンデンサとして放置された状態で、残留分極は２つの状態を記憶することになる。 On the other hand, in the ferroelectric capacitor, when a voltage sufficiently higher than that of the second terminal is applied to the first terminal, the ferroelectric capacitor is polarized to 102 characteristic point. When the ferroelectric capacitor in the state of the characteristic point 102 is opened and the potential difference between the first terminal and the second terminal is zero, the internal polarization is stored as remanent polarization, and the vertical axis of the characteristic point 103 is It will be in the state with the remanent polarization shown.
At the characteristic point 103 and the characteristic point 104, the potential difference between the first terminal and the second terminal is zero. Nevertheless, the characteristic point 103 has the negative remanent polarization shown in FIG. 1, and the characteristic point 104 has the positive remanent polarization shown in FIG. In other words, the remanent polarization memorizes two states when left as a ferroelectric capacitor.

次に、第１端子を基準として第２端子に正の微弱な電圧ΔＶＮ、つまり、抗電圧以下の電圧を正の方向に印加する。このとき、前の状態が特性点１０３にあれば、特性点１０３と特性点１０５との差異の電荷ΔＱＨＮが出力される。一方、前の状態が特性点１０４であれば、特性点１０４と特性点１０６との差異の電荷ΔＱＬＮが出力されることが期待される。ただし、実際には特性点１０４の場合には、電圧ΔＶＮを加えても特性点１０６に戻る訳ではなく、ヒステリシス特性を持っていて図１の特性点１０７に示すように特性点１０６よりは分極の影響が残る点に留まる。   Next, a positive weak voltage ΔVN, that is, a voltage equal to or lower than the coercive voltage is applied to the second terminal with the first terminal as a reference in the positive direction. At this time, if the previous state is at the characteristic point 103, the charge ΔQHN of the difference between the characteristic point 103 and the characteristic point 105 is output. On the other hand, if the previous state is the characteristic point 104, it is expected that a charge ΔQLN corresponding to the difference between the characteristic point 104 and the characteristic point 106 is output. However, in the case of the characteristic point 104, actually, even if the voltage ΔVN is applied, it does not return to the characteristic point 106 but has a hysteresis characteristic and is polarized more than the characteristic point 106 as indicated by the characteristic point 107 in FIG. The effect of remains.

したがって、特性点１０４と特性点１０６との差異の電荷量ΔＱＬＮより少ない特性点１０４と特性点１０７との差異の電荷量ΔＱ’ＬＮが出てくる。つまり、内部状態が未知の強誘電体コンデンサに対して、同じ僅かな正の電圧を加えるとΔＱＨＮもしくはΔＱ’ＬＮの電荷がでてくる。
このΔＱＨＮとΔＱ’ＬＮは、図１から明らかに異なった電荷量である。これは図１において、特性点１０３と特性点１０４との各近傍では特性曲線の傾きが大きく異なるからである。このため、その差異を検出することで、内部状態を知ることができる。 Therefore, the difference charge amount ΔQ′LN between the characteristic point 104 and the characteristic point 107 is smaller than the difference charge amount ΔQLN between the characteristic point 104 and the characteristic point 106. That is, when the same slight positive voltage is applied to a ferroelectric capacitor whose internal state is unknown, an electric charge of ΔQHN or ΔQ′LN appears.
ΔQHN and ΔQ′LN are charge amounts clearly different from those in FIG. This is because in FIG. 1, the slope of the characteristic curve is greatly different in the vicinity of the characteristic point 103 and the characteristic point 104. For this reason, the internal state can be known by detecting the difference.

ここでは、抗電圧以下の僅かな電圧ΔＶＮしか加えておらず、データの読み出しの際には特性点１０１や特性点１０２には移動せず、したがって、データは破壊されない。つまり、非破壊でデータの読み出しができている。
なお、図１において、特性点１０６の場合は、加わった電圧ΔＶＮを零にして解除すれば，特性点１０４に戻る。また、特性点１０７の場合や特性点１０５の場合は、加わった電圧ΔＶＮを零にして解除したときに、必ずしも、それぞれ特性点１０４や特性点１０３には完璧にはもどらないが、これは図から明らかなように微々たるものである。少なくとも特性点１０１まで読み出す破壊読み出しに較べれば変位は非常に僅かであるので、強誘電体コンデンサの寿命は大幅に延びる。
（メモリセルの構成および動作）
次に、図１に示すヒステリシス特性を持つ強誘電体コンデンサを使用したメモリセルの構成例について、図２を参照して説明する。 Here, only a slight voltage ΔVN equal to or lower than the coercive voltage is applied, and when data is read, it does not move to the characteristic point 101 or the characteristic point 102, and therefore the data is not destroyed. That is, data can be read nondestructively.
In the case of the characteristic point 106 in FIG. 1, if the applied voltage ΔVN is set to zero and released, the characteristic point 104 is restored. Further, in the case of the characteristic point 107 and the characteristic point 105, when the applied voltage ΔVN is canceled by canceling the applied voltage ΔVN, the characteristic point 104 and the characteristic point 103 are not necessarily completely restored. As you can see, it is insignificant. Since the displacement is very small as compared with the destructive readout that reads at least the characteristic point 101, the life of the ferroelectric capacitor is greatly extended.
(Configuration and operation of memory cell)
Next, a configuration example of a memory cell using the ferroelectric capacitor having hysteresis characteristics shown in FIG. 1 will be described with reference to FIG.

このメモリセルは、図２に示すように、１個の強誘電体コンデンサ２１１と１個のトランジスタ２１２とからなる、いわゆる１トランジスタ１コンデンサ（１Ｔ１Ｃ）型のものであり、ワード線（ＷＬ）２１３、ビット線（ＢＬ）２１４、およびプレート線（ＰＬ）２１５を含んでいる。
さらに詳述すると、トランジスタ２１２は、Ｎ型の絶縁ゲート電界効果型トランジスタ（以下ＭＯＳＦＥＴと略す）からなる。ワード線２１３はＭＯＳＦＥＴ２１２のゲート電極に接続され、ビット線２１４はＭＯＳＦＥＴ２１２のソース電極またはドレイン電極となる第１端子に接続されている。プレート線２１５は強誘電体コンデンサ２１１の第１電極に接続され、強誘電体コンデンサ２１１の第２電極はＭＯＳＦＥＴ２１２のドレイン電極またはソース電極となる第２端子に接続されている。 As shown in FIG. 2, this memory cell is of a so-called 1-transistor 1-capacitor (1T1C) type composed of one ferroelectric capacitor 211 and one transistor 212, and has a word line (WL) 213. , Bit line (BL) 214, and plate line (PL) 215.
More specifically, the transistor 212 is an N-type insulated gate field effect transistor (hereinafter abbreviated as MOSFET). The word line 213 is connected to the gate electrode of the MOSFET 212, and the bit line 214 is connected to a first terminal serving as a source electrode or a drain electrode of the MOSFET 212. The plate line 215 is connected to the first electrode of the ferroelectric capacitor 211, and the second electrode of the ferroelectric capacitor 211 is connected to the second terminal serving as the drain electrode or the source electrode of the MOSFET 212.

なお、実際には、図２に示すメモリセルは、複数個を行列状（アレイ状）に並べて構成し、ワード線、ビット線、プレート線はそれぞれ複数本、存在すると同時に、共有化している。
次に、このような構成からなる図２に示すメモリセルにおいて、データの書き込み方法を説明する。 In practice, a plurality of memory cells shown in FIG. 2 are arranged in a matrix (array), and a plurality of word lines, bit lines, and plate lines exist and are shared at the same time.
Next, a method of writing data in the memory cell having the above configuration shown in FIG. 2 will be described.

まず、強誘電体コンデンサ２１１にデータを書き込む場合は、対象となるメモリセルに対しワード線２１３を正電位にしてＭＯＳＦＥＴ２１２をオン（ＯＮ）させる。そして、ビット線２１４に負電位または零電位を、プレート線２１５に充分な値の正電位Ｖを印加すると、図１における特性点１０１の分極状態になる。このときは、印加電圧が解除されても特性点１０４に示す点の正の内部分極が残留分極として、強誘電体コンデンサ２１１に保存される。   First, when data is written in the ferroelectric capacitor 211, the MOSFET 212 is turned on by setting the word line 213 to a positive potential for the target memory cell. When a negative potential or a zero potential is applied to the bit line 214 and a sufficient positive potential V is applied to the plate line 215, the polarization state of the characteristic point 101 in FIG. At this time, even if the applied voltage is released, the positive internal polarization at the point indicated by the characteristic point 104 is stored in the ferroelectric capacitor 211 as remanent polarization.

一方、ビット線２１４に充分な値の正電位Ｖを、プレート線２１５に負電位または零電位を印加すれば、図１の特性点１０２の分極状態になる。このときは、印加電圧が解除されても特性点１０３に示す正の内部分極が、強誘電体コンデンサ２１１に保存される。
以上の動作により、印加電圧が解除されても、残留分極として異なる２種類の状態をデータとして書き込める。 On the other hand, if a positive potential V having a sufficient value is applied to the bit line 214 and a negative potential or a zero potential is applied to the plate line 215, the polarization state of the characteristic point 102 in FIG. At this time, the positive internal polarization indicated by the characteristic point 103 is stored in the ferroelectric capacitor 211 even when the applied voltage is released.
With the above operation, even if the applied voltage is released, two different states as remanent polarization can be written as data.

次に、以上のように書き込まれたデータを読み出す方法について、図３を参照して説明する。
まず、ビット線（ＢＬ）２１４を、図３（Ａ）に示すように、零電位にプリチャージする。そして、ワード線（ＷＬ）２１３を、図３（Ｂ）に示すように正電位にし、ＭＯＳＦＥＴ２１２をオンさせる。次に、ビット線２１４を切り離して零電位のフローティング状態とする。さらに、プレート線（ＰＬ）２１５に，図３（Ｃ）に示すように、抗電圧以下の僅かな電圧ΔＶＮを加える。すると、強誘電体コンデンサ２１１にその電圧ΔＶＮが加わり、ビット線（ＢＬ）２１４に、図１に示すようなΔＱＨＮもしくはΔＱ’ＬＮの電荷が出力される。この結果、ビット線（ＢＬ）２１４には、図３（Ａ）に示すように、ビット線２１４の寄生静電容量を反映した電圧ΔＶＨＮもしくは電位ΔＶＬＮの電位変化として現れる。 Next, a method for reading the data written as described above will be described with reference to FIG.
First, the bit line (BL) 214 is precharged to zero potential as shown in FIG. Then, the word line (WL) 213 is set to a positive potential as shown in FIG. 3B, and the MOSFET 212 is turned on. Next, the bit line 214 is disconnected to enter a zero potential floating state. Further, as shown in FIG. 3C, a slight voltage ΔVN equal to or lower than the coercive voltage is applied to the plate line (PL) 215. Then, the voltage ΔVN is applied to the ferroelectric capacitor 211, and the charge of ΔQHN or ΔQ′LN as shown in FIG. 1 is output to the bit line (BL) 214. As a result, the bit line (BL) 214 appears as a potential change of the voltage ΔVHN or the potential ΔVLN reflecting the parasitic capacitance of the bit line 214 as shown in FIG.

このように、ビット線２１４に出力される電位ΔＶＨＮもしくは電位ΔＶＬＮは，図４に示すセンスアンプ回路で検出する。
このセンスアンプ回路は、図４に示すようにコンパレータ回路４２０からなる。このコンパレータ回路４２０は、図示のように、入力信号端子４２１、リファレンス電圧端子４２２、および出力端子４２３を備えている。 As described above, the potential ΔVHN or the potential ΔVLN output to the bit line 214 is detected by the sense amplifier circuit shown in FIG.
The sense amplifier circuit includes a comparator circuit 420 as shown in FIG. As shown, the comparator circuit 420 includes an input signal terminal 421, a reference voltage terminal 422, and an output terminal 423.

リファレンス電圧端子４２２には、ΔＶＨＮもしくはΔＶＬＮの中間電位となる信号Ｖｒｅｆが加えられている。その中間電位の生成方法は様々であるが、例えば２つのダミーセルで生じたΔＶＨＮもしくはΔＶＬＮを合成して丁度中間となる電位を生成させ、この生成電位をリファレンス電圧端子４２２に加えるようにしている。
この結果、コンパレータ回路４２０は、ビット線２１４に生じた電位ΔＶＨＮもしくは電位ΔＶＬＮをその中間電位と比較して、読み出したデータが「１」か「０」かを判定し、この判定結果を出力端子４２３から「１」もしくは「０」のデジタル信号として出力する。 A signal Vref that is an intermediate potential of ΔVHN or ΔVLN is applied to the reference voltage terminal 422. There are various methods for generating the intermediate potential. For example, ΔVHN or ΔVLN generated in two dummy cells are combined to generate an intermediate potential, and this generated potential is applied to the reference voltage terminal 422.
As a result, the comparator circuit 420 compares the potential ΔVHN or potential ΔVLN generated on the bit line 214 with the intermediate potential to determine whether the read data is “1” or “0”, and the determination result is output to the output terminal. From 423, a digital signal “1” or “0” is output.

以上の動作において、メモリセルのデータは破壊されていない。したがって、図２に示すメモリセルでは、データの再書き込みのサイクルは不要である。
（強誘電体メモリ装置の構成）
次に、図２に示すメモリセルを使用した本発明の強誘電体メモリ装置の実施形態の全体構成の概略について、図５を参照して説明する。 In the above operation, the data in the memory cell is not destroyed. Therefore, the memory cell shown in FIG. 2 does not require a data rewrite cycle.
(Configuration of ferroelectric memory device)
Next, an outline of the overall configuration of an embodiment of the ferroelectric memory device of the present invention using the memory cell shown in FIG. 2 will be described with reference to FIG.

この強誘電体メモリ装置は、図５に示すように、メモリセル群５３１と、ワード線選択回路５３２と、ビット線選択回路５３３と、センス回路５３４と、ライト回路５３５と、入出力回路５３６と、全体制御回路５３７と、を備えている。
メモリセル群５３１は、その内部に図２に示すメモリセルがアレイ状に並んでいる。ワード線選択回路５３２とビット線選択回路５３３は、メモリセル群５３１内に配置される複数のメモリセルと接続されるワード線とビット線とをそれぞれ選択するものであり、この選択によりメモリセル群５３１内の所望の１つのメモリセルが選択できる。 As shown in FIG. 5, the ferroelectric memory device includes a memory cell group 531, a word line selection circuit 532, a bit line selection circuit 533, a sense circuit 534, a write circuit 535, and an input / output circuit 536. And an overall control circuit 537.
In the memory cell group 531, the memory cells shown in FIG. 2 are arranged in an array. The word line selection circuit 532 and the bit line selection circuit 533 select a word line and a bit line connected to a plurality of memory cells arranged in the memory cell group 531, respectively. One desired memory cell in 531 can be selected.

ライト回路５３５は、入出力回路５３６を経たデータを、ワード線選択回路５３２とビット線選択回路５３３で選択されたメモリセルに対し、全体制御回路５３７の指令にしたがって書き込むものである。また、センス回路５３４は、ワード線選択回路５３２とビット線選択回路５３３に選択されたメモリセルに記憶されるデータを全体制御回路５３７の指令にしたがって読み出し、この読み出したデータを入出回路５３６に出力するものである。   The write circuit 535 writes data that has passed through the input / output circuit 536 to the memory cell selected by the word line selection circuit 532 and the bit line selection circuit 533 in accordance with a command from the overall control circuit 537. The sense circuit 534 reads data stored in the memory cells selected by the word line selection circuit 532 and the bit line selection circuit 533 in accordance with a command from the overall control circuit 537, and outputs the read data to the input / output circuit 536. To do.

なお、図５に示す強誘電体メモリ装置において、ワード線選択回路５３２、ビット線選択回路５３３、および全体制御回路５３７でメモリセルを選択するアドレス選択回路として機能する。また、ライト回路５３５、入出力回路５３６、および全体制御回路５３７で書き込み回路として機能する。さらに、センス回路５３４、入出力回路５３６、および全体制御回路５３７で読み出し回路として機能する。   In the ferroelectric memory device shown in FIG. 5, the word line selection circuit 532, the bit line selection circuit 533, and the overall control circuit 537 function as an address selection circuit that selects memory cells. The write circuit 535, the input / output circuit 536, and the overall control circuit 537 function as a write circuit. Further, the sense circuit 534, the input / output circuit 536, and the overall control circuit 537 function as a reading circuit.

また、図２ではプレート線２１５を示してあるが、図５においてプレート線について記述がないのは、メモリセルによってはプレート線が存在しないものも有るためであり、図５ではプレート線に言及していない。
（メモリセルの変形例）
次に、本発明の強誘電体メモリ装置に用いるメモリセルの第２の構成例について、図６を参照して説明する。 In FIG. 2, the plate line 215 is shown. However, the reason why the plate line is not described in FIG. 5 is that there is a plate line that does not exist depending on the memory cell. In FIG. Not.
(Modification of memory cell)
Next, a second configuration example of the memory cell used in the ferroelectric memory device of the present invention will be described with reference to FIG.

図６において、３１１Ａ、３１１Ｂは図１に示すヒステリシス特性を持つ強誘電体コンデンサであり、３１６はワード線であり、３１７Ａ、３１７Ｂはビット線である。図３に示すように、ワード線とビット線は複数本存在し、その交点に強誘電体コンデンサが形成される構成となっている。図６のメモリセルの構成は、１個の強誘電体コンデンサで１メモリを構成する、いわゆる１コンデンサ（１Ｃ）型を示している。   In FIG. 6, 311A and 311B are ferroelectric capacitors having the hysteresis characteristics shown in FIG. 1, 316 is a word line, and 317A and 317B are bit lines. As shown in FIG. 3, there are a plurality of word lines and bit lines, and a ferroelectric capacitor is formed at the intersection. The configuration of the memory cell in FIG. 6 is a so-called one-capacitor (1C) type in which one memory is constituted by one ferroelectric capacitor.

このような構成からなるメモリセルにおいても、図２に示すメモリセルと同様にデータの非破壊読み出しは可能である。なお、図６のメモリセルの構成においては、図２に示すプレート線は存在しない。
（強誘電体コンデンサの他の特性例）
次に、本発明の強誘電体メモリ装置に用いる強誘電体コンデンサの分極電荷−印加電圧特性の第２の特性について、図７を参照して説明する。 Even in a memory cell having such a configuration, data can be read nondestructively as in the memory cell shown in FIG. In the configuration of the memory cell of FIG. 6, the plate line shown in FIG. 2 does not exist.
(Other characteristics of ferroelectric capacitors)
Next, the second characteristic of the polarization charge-applied voltage characteristic of the ferroelectric capacitor used in the ferroelectric memory device of the present invention will be described with reference to FIG.

図１では、本発明に係る強誘電体コンデンサの特性として、従来の一般的な強誘電体コンデンサの特性を電圧軸方向に、全体に右方向へ特性をずらしていたが、図７は逆に電圧を横軸として、全体に左方向に特性をずらすようにしたものである。
次に、図７に示すヒステリシス特性を持つ強誘電体コンデンサにおいて、データの書き込み、および読み出し動作について説明する。 In FIG. 1, as the characteristics of the ferroelectric capacitor according to the present invention, the characteristics of the conventional general ferroelectric capacitor are shifted in the voltage axis direction and in the right direction as a whole. The characteristics are shifted in the left direction as a whole with the voltage as the horizontal axis.
Next, data writing and reading operations in the ferroelectric capacitor having hysteresis characteristics shown in FIG. 7 will be described.

図７の特性を有する強誘電体コンデンサは第１端子および第２端子を備え、第１端子を基準として第２端子に加わった正の電位を、図７における横軸である印加電圧の正の方向とする。
いま、その強誘電体コンデンサにおいて、第２端子に第１端子より充分に高い電圧を加えると、図７の７０１の特性点にまで分極する。その状態で、第１端子と第２端子の間の電圧を零とすると内部の分極は残留分極として保存され、７０４の特性点の縦軸に示す分極電荷を内部に保存する。 A ferroelectric capacitor having the characteristics shown in FIG. 7 includes a first terminal and a second terminal. A positive potential applied to the second terminal with respect to the first terminal is defined as a positive voltage applied to the applied voltage on the horizontal axis in FIG. The direction.
In the ferroelectric capacitor, when a voltage sufficiently higher than that of the first terminal is applied to the second terminal, the ferroelectric capacitor is polarized to the characteristic point 701 in FIG. In this state, if the voltage between the first terminal and the second terminal is zero, the internal polarization is stored as remanent polarization, and the polarization charge shown on the vertical axis of the characteristic point 704 is stored inside.

一方、その強誘電体コンデンサにおいて、第１端子に第２端子より充分に高い電圧を加えると７０２の特性点にまで分極する。そして、特性点７０２の状態にあった強誘電体コンデンサを開放して第１端子と第２端子の電位差を零とすると、内部の分極は残留分極として保存され、７０３の特性点の縦軸に示す残留分極を持つ状態となる。
次に、第１端子を基準として第２端子に正の微弱な電圧ΔＶＮ、つまり、抗電圧以下の電圧を負の方向に印加する。このとき、前の状態が特性点７０３にあれば、特性点７０３と特性点７０５との差違の電荷ΔＱＨＮが出力される。一方、前の状態が特性点７０４であれば、特性点７０４と特性点７０６との差違の電荷ΔＱＬＮが出力される。 On the other hand, in the ferroelectric capacitor, when a voltage sufficiently higher than the second terminal is applied to the first terminal, the ferroelectric capacitor is polarized to the characteristic point 702. Then, when the ferroelectric capacitor that was in the state of the characteristic point 702 is opened and the potential difference between the first terminal and the second terminal is zero, the internal polarization is stored as remanent polarization, and the vertical axis of the characteristic point of 703 is It will be in the state with the remanent polarization shown.
Next, a positive weak voltage ΔVN, that is, a voltage equal to or lower than the coercive voltage is applied to the second terminal with respect to the first terminal in the negative direction. At this time, if the previous state is at the characteristic point 703, the charge ΔQHN of the difference between the characteristic point 703 and the characteristic point 705 is output. On the other hand, if the previous state is the characteristic point 704, the charge ΔQLN that is the difference between the characteristic point 704 and the characteristic point 706 is output.

以上の説明からわかるように、図７の場合には、印加電圧０〔Ｖ〕で開放されたときに負の残留分極を持つ特性点７０３と、正の残留分極を持つ特性点７０４でデータを記憶しているが、特性点７０３と特性点７０４では分極電荷−印加電圧特性が異なっているので、この場合でも抗電圧以下の僅かな電圧ΔＶＮを用いて、データの非破壊読み出しが可能である。
（強誘電体コンデンサの構造例）
次に、図１や図７に示すような特性を有する本発明に係る強誘電体コンデンサの具体的な構造例について、従来例を考慮しながら説明する。 As can be seen from the above description, in the case of FIG. 7, the data is obtained at the characteristic point 703 having negative remanent polarization and the characteristic point 704 having positive remanent polarization when released at the applied voltage of 0 [V]. Although stored, the characteristic point 703 and the characteristic point 704 have different polarization charge-applied voltage characteristics. Even in this case, data can be read nondestructively using a slight voltage ΔVN that is equal to or lower than the coercive voltage. .
(Structural example of ferroelectric capacitor)
Next, a specific structural example of the ferroelectric capacitor according to the present invention having the characteristics shown in FIGS. 1 and 7 will be described in consideration of the conventional example.

図１１は、従来からの強誘電体コンデンサの構造の断面図を示し、これは本発明に係る強誘電体コンデンサの構造と比較するためである。
従来の強誘電体コンデンサは、図１１に示すように、絶縁基板１２４０上に形成され、金属膜からなる金属電極１２４２、１２４３によって強誘電体膜１２４１の両側を挟むようにしたものである。そして、金属電極１２４２と金属電極１２４３とには、電気信号が供給されるようになっている。 FIG. 11 shows a cross-sectional view of the structure of a conventional ferroelectric capacitor, for comparison with the structure of the ferroelectric capacitor according to the present invention.
As shown in FIG. 11, a conventional ferroelectric capacitor is formed on an insulating substrate 1240 and sandwiches both sides of a ferroelectric film 1241 between metal electrodes 1242 and 1243 made of a metal film. An electric signal is supplied to the metal electrode 1242 and the metal electrode 1243.

絶縁基板１２４０は、二酸化珪素（ＳｉＯ2）を主成分とする基板であり、強誘電体コンデンサをのせるようになっている。強誘電体膜１２４１は、一般にＰＺＴ、ＰＺＴＮ、ＳＢＴ等が用いられる。なお、前述したＰＺＴとはＰｂ（Ｚｒ，Ｔｉ）Ｏ3の総称であり、またＰＺＴＮとはＰＺＴのＴｉの一部をＮｂで置き換えたものの総称であり、またＳＢＴとはＳｒＢｉ2Ｔａ2Ｏ9もしくはそれに近い組成の総称である。また、金属電極１２４２と金属電極１２４３は、一般に白金（Ｐｔ）が用いられる。 The insulating substrate 1240 is a substrate mainly composed of silicon dioxide (SiO 2 ), and is configured to mount a ferroelectric capacitor. For the ferroelectric film 1241, PZT, PZTN, SBT or the like is generally used. The above-mentioned PZT is a generic name for Pb (Zr, Ti) O 3 , PZTN is a generic name for a part of Ti of PZT replaced with Nb, and SBT is SrBi 2 Ta 2 O 9. Or it is a general term for the composition close | similar to it. The metal electrode 1242 and the metal electrode 1243 are generally made of platinum (Pt).

図１１に示す構造からなる従来の強誘電体コンデンサの分極電荷−印加電圧特性のヒステリシス特性は、一般に知られている図８に示すものとなる。図８の特性は、横軸の印加電圧に対して対称形の特性を示している。
図１２は、本発明の強誘電体メモリ装置に用いる強誘電体コンデンサの構造の第１の例を示す断面図である。 The hysteresis characteristic of the polarization charge-applied voltage characteristic of the conventional ferroelectric capacitor having the structure shown in FIG. 11 is as shown in FIG. The characteristics shown in FIG. 8 are symmetrical with respect to the applied voltage on the horizontal axis.
FIG. 12 is a cross-sectional view showing a first example of the structure of a ferroelectric capacitor used in the ferroelectric memory device of the present invention.

この強誘電体コンデンサは、図１２に示すように、二酸化珪素を主成分とする絶縁基板１３４０上に形成され、金属膜からなる金属電極１３４２と、電極として機能する酸化物導電性膜１３４４とによって、強誘電体膜１３４１の両側を挟むようにしたものである。そして、金属電極１３４２と電極としての酸化物導電性膜１３４４には、それぞれ電気信号が供給されるようになっている。   As shown in FIG. 12, this ferroelectric capacitor is formed on an insulating substrate 1340 mainly composed of silicon dioxide, and includes a metal electrode 1342 made of a metal film and an oxide conductive film 1344 that functions as an electrode. The both sides of the ferroelectric film 1341 are sandwiched. Electric signals are supplied to the metal electrode 1342 and the oxide conductive film 1344 as an electrode.

強誘電体膜１３４１の材料としては、図１１に示す強誘電体膜１２４１と同様に、ＰＺＴ、ＰＺＴＮ、ＳＢＴ等が用いられる。また、第１電極である酸化物導電性膜１３４４の材料としてはＲｕＯ2、ＩｒＯ2などが使用され、第２電極である金属電極１３４２の材料としては白金（Ｐｔ）などが使用される。
ここで、第１電極および第２電極は、仕事関数の異なる材料からなる金属膜から形成するようにしても良い。 As the material of the ferroelectric film 1341, PZT, PZTN, SBT, or the like is used similarly to the ferroelectric film 1241 shown in FIG. Further, RuO 2 , IrO 2, or the like is used as the material of the oxide conductive film 1344 that is the first electrode, and platinum (Pt) is used as the material of the metal electrode 1342 that is the second electrode.
Here, the first electrode and the second electrode may be formed from metal films made of materials having different work functions.

このような構成からなる強誘電体コンデンサでは、第１電極である酸化物導電性膜１３４４と、第２電極である金属電極１３４２とではその構成材料が異なる。このため、その両電極の間には仕事関数差があり、その仕事関数差だけ、電圧軸上で分極電荷−印加電圧特性はずれて平行移動する（例えば図１参照）。また、第１電極と第２電極の材料に何を選ぶかによって仕事関数の差も変わり、その特性の移動の度合いや方向も変えることができる。   In the ferroelectric capacitor having such a configuration, the constituent material is different between the oxide conductive film 1344 as the first electrode and the metal electrode 1342 as the second electrode. For this reason, there is a work function difference between the two electrodes, and the polarization charge-applied voltage characteristic deviates on the voltage axis and translates by that work function difference (see, for example, FIG. 1). Further, the work function difference also changes depending on what is selected as the material of the first electrode and the second electrode, and the degree and direction of movement of the characteristics can also be changed.

図１３は、本発明の強誘電体メモリ装置に用いる強誘電体コンデンサの構造の第２の例を示す断面図である。
この強誘電体コンデンサは、図１３に示すように、二酸化珪素を主成分とする絶縁基板１４４０上に形成され、電極として機能する酸化物導電性膜１４４５と、金属膜からなる金属電極１４４３とによって、強誘電体膜１４４１の両側を挟むようにしたものである。そして、電極としての酸化物導電性膜１４４５と金属電極１４４３とには、それぞれ電気信号が供給されるようになっている。 FIG. 13 is a sectional view showing a second example of the structure of a ferroelectric capacitor used in the ferroelectric memory device of the present invention.
As shown in FIG. 13, this ferroelectric capacitor is formed on an insulating substrate 1440 mainly composed of silicon dioxide, and includes an oxide conductive film 1445 functioning as an electrode and a metal electrode 1443 made of a metal film. The both sides of the ferroelectric film 1441 are sandwiched. Electrical signals are supplied to the oxide conductive film 1445 and the metal electrode 1443 as electrodes, respectively.

ここで、図１３と図１２の構造上の違いは、金属電極を上部電極に用いたか下部電極に用いたかの差違であり、分極電荷−印加電圧特性の移動の方向が異なる。また製造上の難易度によってどちらも選択可能である。
図１４は、本発明の強誘電体メモリ装置に用いる強誘電体コンデンサの構造の第３の例を示す断面図である。 Here, the structural difference between FIG. 13 and FIG. 12 is the difference in whether the metal electrode is used for the upper electrode or the lower electrode, and the direction of movement of the polarization charge-applied voltage characteristics is different. Both can be selected depending on the difficulty in manufacturing.
FIG. 14 is a cross-sectional view showing a third example of the structure of the ferroelectric capacitor used in the ferroelectric memory device of the present invention.

この強誘電体コンデンサは、図１４に示すように、二酸化珪素を主成分とする絶縁基板１５４０上に形成され、金属膜からなる２つの金属電極１５４２、１５４３によって、強誘電体膜１５４１の両側を挟むとともに、金属電極１５４２の表面側に導体膜１５５３を密着させるようにしたものである。そして、金属電極１５４２には電気信号が直接供給され、金属電極１５４３には電気信号が導体膜１５５３を介することにより供給されるようになっている。   As shown in FIG. 14, this ferroelectric capacitor is formed on an insulating substrate 1540 mainly composed of silicon dioxide, and two sides of the ferroelectric film 1541 are formed by two metal electrodes 1542 and 1543 made of a metal film. In addition, the conductive film 1553 is brought into close contact with the surface side of the metal electrode 1542. An electric signal is directly supplied to the metal electrode 1542, and an electric signal is supplied to the metal electrode 1543 through the conductor film 1553.

導体膜１５５３は、不純物原子を含んだポリシリコンからなる。ポリシリコンは、半導体であるが、不純物原子をドープすることにより導電性を有するので、導体として扱うことができる。従って、導体膜１５５３はシリコンを材料とするが、シリコンは４価の原子であるので、不純物原子としては３価の原子ホウ素（硼素Ｂ）や５価の原子リン（燐Ｐ）等が使用される。   The conductor film 1553 is made of polysilicon containing impurity atoms. Polysilicon is a semiconductor, but can be treated as a conductor because it has conductivity by doping impurity atoms. Therefore, although the conductor film 1553 is made of silicon, since silicon is a tetravalent atom, trivalent atomic boron (boron B), pentavalent atomic phosphorus (phosphorus P), or the like is used as an impurity atom. The

このような構造からなる強誘電体コンデンサでは、金属電極１５４３の表面に不純物を含んだ導体膜１５５３が付加されているので、その分極電荷−印加電圧特性は導体膜１５５３と金属電極１５４３の仕事関数差だけ平行移動する。このとき、導体膜１５５３を形成するシリコンに添加される不純物原子として３価の原子または５価の原子のどちらかを選ぶかにより、特性曲線の移動の方向を選択でき、かつ不純物原子のイオンのドープ量によって仕事関数が変化するので、その平行移動の移動量を変えることができる。   In the ferroelectric capacitor having such a structure, since the conductor film 1553 containing impurities is added to the surface of the metal electrode 1543, the polarization charge-applied voltage characteristic is the work function of the conductor film 1553 and the metal electrode 1543. Translate by the difference. At this time, depending on whether a trivalent atom or a pentavalent atom is selected as the impurity atom added to silicon forming the conductor film 1553, the direction of movement of the characteristic curve can be selected, and the ion of the impurity atom Since the work function changes depending on the amount of doping, the amount of parallel movement can be changed.

なお、図１４の強誘電体コンデンサでは、金属電極１５４３の表面に導体膜１５５３を密着させるようにしたが、金属電極１５４３をポリシリコンからなる導体膜１５５３だけで形成するようにしても良い。
図１５は、本発明の強誘電体メモリ装置に用いる強誘電体コンデンサの構造の第４の例を示す断面図である。 In the ferroelectric capacitor shown in FIG. 14, the conductor film 1553 is brought into close contact with the surface of the metal electrode 1543. However, the metal electrode 1543 may be formed only of the conductor film 1553 made of polysilicon.
FIG. 15 is a sectional view showing a fourth example of the structure of the ferroelectric capacitor used in the ferroelectric memory device of the present invention.

この強誘電体コンデンサは、図１５に示すように、二酸化珪素を主成分とする絶縁基板１６４０上に形成され、金属膜からなる２つの金属電極１６４２、１６４３によって、強誘電体膜１６４１の両側を挟むとともに、金属電極１６４２の表面側に導体膜１６５２を密着させるようにしたものである。導体膜１６５２は、図１４に示す導体膜１５４３と同様なポリシリコンからなる。そして、金属電極１６４３には電気信号が直接供給され、金属電極１６４２には電気信号が導体膜１６５２を介することにより供給されるようになっている。   As shown in FIG. 15, this ferroelectric capacitor is formed on an insulating substrate 1640 mainly composed of silicon dioxide, and two sides of the ferroelectric film 1641 are formed by two metal electrodes 1642 and 1643 made of a metal film. In addition, the conductor film 1652 is closely attached to the surface side of the metal electrode 1642. The conductor film 1652 is made of polysilicon similar to the conductor film 1543 shown in FIG. An electric signal is directly supplied to the metal electrode 1643, and an electric signal is supplied to the metal electrode 1642 through the conductor film 1652.

このような構造からなる強誘電体コンデンサでは、金属電極１６４２の表面側に不純物を含んだ導体膜１６５２が密着（付加）されているので、その分極電荷−印加電圧特性は導体膜１６５２と金属電極１６４２の仕事関数差だけ平行移動する。
ここで、図１５と図１４との構造上の違いは、ポリシリコンからなる導体膜を上部電極に用いたか下部電極に用いたかの差違であり、分極電荷−印加電圧特性の移動の方向が異なる。 In the ferroelectric capacitor having such a structure, since the conductor film 1652 containing impurities is adhered (added) to the surface side of the metal electrode 1642, the polarization charge-applied voltage characteristics thereof are the conductor film 1652 and the metal electrode. Translate by 1642 work function difference.
Here, the structural difference between FIG. 15 and FIG. 14 is the difference in whether a conductor film made of polysilicon is used for the upper electrode or the lower electrode, and the direction of movement of the polarization charge-applied voltage characteristics is different.

図１６は、本発明の強誘電体メモリ装置に用いる強誘電体コンデンサの構造の第５の例を示す断面図である。
この強誘電体コンデンサは、図１６に示すように、二酸化珪素を主成分とする絶縁基板１７４０上に形成され、金属膜からなる２つの金属電極１７４２、１７４３によって、強誘電体膜１７４１の両側を挟むとともに、金属電極１７４２、１７４３の各表面側に異なる不純物原子を含むポリシリコンからなる導体膜１７５２、１７５３をそれぞれ密着させるようにしたものである。そして、金属電極１７４２には電気信号が導体膜１７５２を介することにより供給され、金属電極１７４３には電気信号が導体膜１７５３を介することにより供給されるようになっている。 FIG. 16 is a sectional view showing a fifth example of the structure of the ferroelectric capacitor used in the ferroelectric memory device of the present invention.
As shown in FIG. 16, this ferroelectric capacitor is formed on an insulating substrate 1740 mainly composed of silicon dioxide, and two sides of the ferroelectric film 1741 are formed by two metal electrodes 1742 and 1743 made of a metal film. In addition, the conductive films 1752 and 1753 made of polysilicon containing different impurity atoms are brought into close contact with the surface sides of the metal electrodes 1742 and 1743, respectively. An electric signal is supplied to the metal electrode 1742 via the conductor film 1752, and an electric signal is supplied to the metal electrode 1743 via the conductor film 1753.

このような構造からなる強誘電体コンデンサでは、金属電極１７４２はその表面側に第１の不純物原子を含んだ導体膜１７５２が密着され、金属電極１７４３はその表面側に第１の不純物原子とは異なる第２の不純物原子を含んだ導体膜１７５３が密着されている。このため、強誘電体コンデンサとしての分極電荷−印加電圧特性は、導体膜１７５２と金属電極１７４２の仕事関数差、および導体膜１７５３と金属電極１７４３の仕事関数差の合計だけ平行移動する。したがって、分極電荷−印加電圧特性の平行移動の量を大きく、かつ自由に設定できる。   In the ferroelectric capacitor having such a structure, the metal electrode 1742 has a conductive film 1752 containing a first impurity atom in close contact with the surface side, and the metal electrode 1743 has a first impurity atom on the surface side. A conductor film 1753 containing different second impurity atoms is in close contact. For this reason, the polarization charge-applied voltage characteristics of the ferroelectric capacitor move in parallel by the sum of the work function difference between the conductor film 1752 and the metal electrode 1742 and the work function difference between the conductor film 1753 and the metal electrode 1743. Therefore, the amount of parallel movement of the polarization charge-applied voltage characteristic can be set large and freely.

なお、図１６の強誘電体コンデンサでは、金属電極１７４２、１７４３の各表面に導体膜１７５２、１７５３をそれぞれ密着させるようにしたが、金属電極１７４２、１７４３をポリシリコンからなる導体膜１７５２、１７５３だけで形成するようにしても良い。
図１７は、本発明の強誘電体メモリ装置に用いる強誘電体コンデンサの構造の第６の例を示す断面図である。 In the ferroelectric capacitor of FIG. 16, the conductor films 1752 and 1753 are in close contact with the surfaces of the metal electrodes 1742 and 1743, respectively, but the metal electrodes 1742 and 1743 are only the conductor films 1752 and 1753 made of polysilicon. It may be formed by.
FIG. 17 is a sectional view showing a sixth example of the structure of the ferroelectric capacitor used in the ferroelectric memory device of the present invention.

この強誘電体コンデンサは、図１７に示すように、二酸化珪素を主成分とする絶縁基板１８４０上に形成され、金属膜からなる２つの金属電極１８４２、１８４３によって、強誘電体膜１８４１の両側を挟むとともに、金属電極１８４３はその裏面側に導体膜１８５３を密着させるようにしたものである。導体膜１８５３は、図１４に示す導体膜１５５３と同様なポリシリコンからなる。そして、金属電極１８４２、１８４３には、それぞれ電気信号が供給されるようになっている。   As shown in FIG. 17, this ferroelectric capacitor is formed on an insulating substrate 1840 mainly composed of silicon dioxide, and two sides of the ferroelectric film 1841 are formed by two metal electrodes 1842 and 1843 made of a metal film. At the same time, the metal electrode 1843 has a conductor film 1853 in close contact with the back side thereof. The conductor film 1853 is made of polysilicon similar to the conductor film 1553 shown in FIG. The metal electrodes 1842 and 1843 are supplied with electrical signals.

このような構造からなる強誘電体コンデンサを図１４に示すものと比較すると、図１４に示す上部側の導体膜１５５３と金属電極１５４３が、図１７では金属電極１８４３と導体膜１８５３とにその上下が入れ替わっている点が異なる。
したがって、図１７に示す強誘電体コンデンサでは、その分極電荷−印加電圧特性が図１４に示す強誘電体コンデンサの特性と同じように平行移動する。図１４の構造を選ぶか図１７の構造を選ぶかは、主に製造上の容易さと信頼性による。 Comparing the ferroelectric capacitor having such a structure with that shown in FIG. 14, the upper conductor film 1553 and the metal electrode 1543 shown in FIG. 14 are arranged above and below the metal electrode 1843 and the conductor film 1853 in FIG. The point that is replaced is different.
Therefore, in the ferroelectric capacitor shown in FIG. 17, the polarization charge-applied voltage characteristic is translated in the same manner as the characteristic of the ferroelectric capacitor shown in FIG. The choice of the structure shown in FIG. 14 or the structure shown in FIG. 17 mainly depends on ease of manufacturing and reliability.

図１８は、本発明の強誘電体メモリ装置に用いる強誘電体コンデンサの構造の第７の例を示す断面図である。
この強誘電体コンデンサは、図１８に示すように、二酸化珪素を主成分とする絶縁基板１９４０上に形成され、金属膜からなる２つの金属電極１９４２、１９４３によって、強誘電体膜１９４１の両側を挟むとともに、金属電極１９４２はその裏面側に導体膜１９５２を密着させるようにしたものである。導体膜１９５２は、図１５に示す導体膜１６５２と同様なポリシリコンからなる。そして、金属電極１９４２、１９４３には、それぞれ電気信号が供給されるようになっている。 FIG. 18 is a sectional view showing a seventh example of the structure of the ferroelectric capacitor used in the ferroelectric memory device of the present invention.
As shown in FIG. 18, this ferroelectric capacitor is formed on an insulating substrate 1940 mainly composed of silicon dioxide, and the two sides of the ferroelectric film 1941 are formed by two metal electrodes 1942 and 1943 made of a metal film. In addition, the metal electrode 1942 has a conductive film 1952 in close contact with the back surface thereof. The conductor film 1952 is made of polysilicon similar to the conductor film 1652 shown in FIG. An electric signal is supplied to each of the metal electrodes 1942 and 1943.

このような構造からなる強誘電体コンデンサを図１５に示すものと比較すると、図１５に示す下部側の導体膜１６５２と金属電極１６４２が、図１８では金属電極１９４２と導体膜１９５２とにその上下が入れ替わっている点が異なる。
したがって、図１８に示す強誘電体コンデンサでは、その分極電荷−印加電圧特性が図１５に示す強誘電体コンデンサの特性と同じように平行移動する。図１５の構造を選ぶか図１８の構造を選ぶかは、主に製造上の容易さと信頼性による。 Comparing the ferroelectric capacitor having such a structure with that shown in FIG. 15, the lower conductor film 1652 and the metal electrode 1642 shown in FIG. 15 are arranged above and below the metal electrode 1942 and the conductor film 1952 in FIG. The point that is replaced is different.
Therefore, in the ferroelectric capacitor shown in FIG. 18, the polarization charge-applied voltage characteristic moves in the same manner as the characteristic of the ferroelectric capacitor shown in FIG. The choice of the structure of FIG. 15 or the structure of FIG. 18 mainly depends on ease of manufacture and reliability.

図１９は、本発明の強誘電体メモリ装置に用いる強誘電体コンデンサの構造の第８の例を示す断面図である。
この強誘電体コンデンサは、図１９に示すように、二酸化珪素を主成分とする絶縁基板２０４０上に形成され、金属膜からなる２つの金属電極２０４２、２０４３によって、強誘電体膜２０４１の両側を挟むとともに、金属電極２０４２はその裏面側に導体膜２０５２を密着させ、かつ、金属電極２０４３はその裏面側に導体膜２０５３を密着させるようにしたものである。 FIG. 19 is a cross-sectional view showing an eighth example of the structure of the ferroelectric capacitor used in the ferroelectric memory device of the present invention.
As shown in FIG. 19, this ferroelectric capacitor is formed on an insulating substrate 2040 mainly composed of silicon dioxide, and two sides of the ferroelectric film 2041 are formed by two metal electrodes 2042 and 2043 made of a metal film. In addition, the metal electrode 2042 has a conductor film 2052 in close contact with the back surface thereof, and the metal electrode 2043 has a conductor film 2053 in close contact with the back surface thereof.

導体膜２０５２、２０５３は、図１６に示す導体膜１７５２、１７５３と同様に、半導体膜にそれぞれ別の不純物原子を含んだポリシリコンからなる。また、金属電極２０４２、２０４３には、それぞれ電気信号が供給されるようになっている。
このような構造からなる強誘電体コンデンサを図１６に示すものと比較すると、図１６に示す下部側の金属電極１７４２と導体膜１７５２、および上部側の金属電極１７４３と導体膜１７５３が、図１９では金属電極２０４２と導体膜２０５２、および金属電極２０４３と導体膜２０５３に、その上下がそれぞれ入れ替わっている点が異なる。 The conductor films 2052 and 2053 are made of polysilicon containing different impurity atoms in the semiconductor film, similarly to the conductor films 1752 and 1753 shown in FIG. In addition, electrical signals are supplied to the metal electrodes 2042 and 2043, respectively.
Comparing the ferroelectric capacitor having such a structure with that shown in FIG. 16, the lower metal electrode 1742 and the conductor film 1752 and the upper metal electrode 1743 and the conductor film 1753 shown in FIG. The difference is that the metal electrode 2042 and the conductor film 2052 and the metal electrode 2043 and the conductor film 2053 are interchanged.

したがって、図１９に示す強誘電体コンデンサでは、その分極電荷−印加電圧特性が図１６に示す強誘電体コンデンサの特性と同じように平行移動する。図１６の構造を選ぶか図１９の構造を選ぶかは、主に製造上の容易さと信頼性による。また、図１９の構造は、図１６の構造と同様に分極電荷−印加電圧特性の平行移動の量を大きく、かつ自由に設定できる。
（その他）
本発明は、上記の実施形態に限定されるものではない。本発明の本質は、強誘電体膜を挟む２つの端子の電極材料の仕事関数の相違を利用して、強誘電体コンデンサとしての分極電荷−印加電圧特性を電圧軸方向に平行移動させ、強誘電体コンデンサを外部から見たときのヒステリシス特性を非対称とし、その非対称性から生ずる微小電圧による出力電荷の差異を利用して内部状態を検出するものである。したがって、以上の条件を満たすものならば他の方法でもよい。 Therefore, in the ferroelectric capacitor shown in FIG. 19, the polarization charge-applied voltage characteristic moves in the same manner as the characteristic of the ferroelectric capacitor shown in FIG. The choice of the structure of FIG. 16 or the structure of FIG. 19 mainly depends on ease of manufacture and reliability. Further, in the structure of FIG. 19, the amount of parallel movement of the polarization charge-applied voltage characteristics can be set freely and freely like the structure of FIG.
(Other)
The present invention is not limited to the above embodiment. The essence of the present invention is that the polarization charge-applied voltage characteristic as a ferroelectric capacitor is translated in the voltage axis direction by utilizing the difference in work function of the electrode material of the two terminals sandwiching the ferroelectric film. The hysteresis characteristic when the dielectric capacitor is viewed from the outside is made asymmetric, and the internal state is detected by utilizing the difference in output charge due to the minute voltage resulting from the asymmetry. Therefore, other methods may be used as long as the above conditions are satisfied.

例えば、図１２、１３で用いた仕事関数の異なる電極材料を用いる手法と、図１４、図１５、図１６で用いた導体膜を用いる手法とを組み合わせてもよい。
また、メモリセル構造としては１Ｔ１Ｃと１Ｃについて図２、図６で述べたが、従来から、よく用いられている２Ｔ２Ｃのメモリセル構造の破壊読み出しについて本発明の非破壊読み出し手法は適用できて、寿命を延ばすこともできる。かつ、他のメモリセル構造に対しても周辺回路の制御方式を変更すれば同様に適用できる。 For example, the method using the electrode materials having different work functions used in FIGS. 12 and 13 may be combined with the method using the conductor film used in FIGS.
As for the memory cell structure, 1T1C and 1C have been described with reference to FIGS. 2 and 6. However, the nondestructive reading method of the present invention can be applied to destructive reading of a 2T2C memory cell structure that has been conventionally used. Life can be extended. In addition, the present invention can be similarly applied to other memory cell structures if the peripheral circuit control method is changed.

また、センスアンプ回路として図４の回路を示したが、これは回路動作原理を説明するために一番簡単な回路を例としてあげたもので、実際には様々な回路があり、かつ用いることができる。
また、メモリ装置全体の構成例として図５の回路ブロック図に示したが、これはメモリ装置の最も簡単で一般的な回路ブロックの例であって、回路ブロックを分割、あるいは統合してもよいし、また他の機能回路を付け加えてもよい。 In addition, the circuit of FIG. 4 is shown as the sense amplifier circuit, but this is an example of the simplest circuit for explaining the circuit operation principle, and there are actually various circuits that are used. Can do.
Further, the configuration example of the entire memory device is shown in the circuit block diagram of FIG. 5, but this is an example of the simplest general circuit block of the memory device, and the circuit block may be divided or integrated. However, other functional circuits may be added.

また、強誘電体膜の材料としては前述した、ＰＺＴ、ＰＺＴＮ、ＳＢＴ以外のものを用いてもよい。例えば（Ｂａ，Ｓｒ）ＴｉＯ3、Ｂｉ4Ｔｉ3Ｏ12、ＢａＢｉＮｂ2Ｏ9等々がある。また、組成の割合が変われば無数にある。
また、酸化物導電性膜の材料としては前述したＲｕＯ2、ＩｒＯ2以外にＳｒＲｕＯ3、ＲｈＯ2等でもよい。 Further, as the material of the ferroelectric film, materials other than the above-described PZT, PZTN, and SBT may be used. For example, there are (Ba, Sr) TiO 3 , Bi 4 Ti 3 O 12 , BaBiNb 2 O 9 and the like. Moreover, it is innumerable if the composition ratio changes.
In addition to RuO 2 and IrO 2 described above, SrRuO 3 , RhO 2, etc. may be used as the material for the oxide conductive film.

また、金属膜の電極の材料として前述した白金（Ｐｔ）以外でも可能で、Ｔａ、Ｔｉを用いてもよいし、Ｐｔ／Ｔｉの合金を用いてもよい。
また、半導体膜に不純物原子を含んだ導体膜の材質はポリシリコン以外でも良いし、また、不純物原子は３価や５価の原子であれば他の原子も有力である。
さらに、不純物原子のドープ量を変えれば仕事関数が変わり、強誘電体コンデンサとしての分極電荷−印加電圧特性を電圧軸方向に平行移動させる移動量を変えることがで、かつ適正値に調整できる。 以上、強誘電体膜の特性に合う最適な特性と製造上の課題により、材質や構造を選択すればよい。 The material for the electrode of the metal film may be other than the above-described platinum (Pt), and Ta or Ti may be used, or a Pt / Ti alloy may be used.
Further, the material of the conductor film containing impurity atoms in the semiconductor film may be other than polysilicon, and other atoms are also effective if the impurity atoms are trivalent or pentavalent atoms.
Furthermore, if the doping amount of impurity atoms is changed, the work function is changed, and the amount of movement for translating the polarization charge-applied voltage characteristic as a ferroelectric capacitor in the voltage axis direction can be changed and adjusted to an appropriate value. As described above, the material and the structure may be selected depending on the optimum characteristics and manufacturing problems that match the characteristics of the ferroelectric film.

本発明の強誘電体メモリ装置に用いる強誘電体コンデンサの分極電荷と印加電圧の特性の第一例を示す特性図である。It is a characteristic view which shows the 1st example of the characteristic of the polarization charge and applied voltage of the ferroelectric capacitor used for the ferroelectric memory device of this invention. 本発明の強誘電体メモリ装置に用いるメモリセルの第１の構成例を示す回路図である。1 is a circuit diagram showing a first configuration example of a memory cell used in a ferroelectric memory device of the present invention. FIG. 図２に示すメモリセルからデータを読み出す際の各部の信号あるいは変位を示すタイミングチャート図である。FIG. 3 is a timing chart showing a signal or displacement of each part when data is read from the memory cell shown in FIG. 2. 本発明の強誘電体メモリ装置に用いるセンスアンプの回路図である。FIG. 3 is a circuit diagram of a sense amplifier used in the ferroelectric memory device of the present invention. 本発明の強誘電体メモリ装置の全体の構成概要を示すブロック図である。1 is a block diagram showing an overall configuration outline of a ferroelectric memory device of the present invention. 本発明の強誘電体メモリ装置に用いるメモリセルの第２の構成例を示す回路図である。It is a circuit diagram which shows the 2nd structural example of the memory cell used for the ferroelectric memory device of this invention. 本発明の強誘電体メモリ装置に用いる強誘電体コンデンサの分極電荷と印加電圧の特性の第２例を示す特性図である。It is a characteristic view which shows the 2nd example of the characteristic of the polarization charge and applied voltage of the ferroelectric capacitor used for the ferroelectric memory device of this invention. 従来の強誘電体コンデンサの分極電荷−印加電圧特性の一例を示す特性図である。It is a characteristic view which shows an example of the polarization charge-applied voltage characteristic of the conventional ferroelectric capacitor. 従来の破壊読み出し強誘電体メモリ装置に用いる強誘電体コンデンサの分極電荷と印加電圧の特性の一例を示す特性図である。It is a characteristic view which shows an example of the characteristic of the polarization charge and applied voltage of the ferroelectric capacitor used for the conventional destructive read ferroelectric memory device. 従来の非破壊読み出し強誘電体メモリ装置に用いる強誘電体コンデンサの分極電荷と印加電圧の特性の他の例を示す特性図である。It is a characteristic view which shows the other example of the characteristic of the polarization charge and applied voltage of the ferroelectric capacitor used for the conventional nondestructive readout ferroelectric memory device. 従来の強誘電体メモリ装置に用いる強誘電体コンデンサの構造を示す断面図である。It is sectional drawing which shows the structure of the ferroelectric capacitor used for the conventional ferroelectric memory device. 本発明の強誘電体メモリ装置に用いる強誘電体コンデンサの構造の第１例を示す断面図である。It is sectional drawing which shows the 1st example of the structure of the ferroelectric capacitor used for the ferroelectric memory device of this invention. 本発明の強誘電体メモリ装置に用いる強誘電体コンデンサの構造の第２例を示す断面図である。It is sectional drawing which shows the 2nd example of the structure of the ferroelectric capacitor used for the ferroelectric memory device of this invention. 本発明の強誘電体メモリ装置に用いる強誘電体コンデンサの構造の第３例を示す断面図である。It is sectional drawing which shows the 3rd example of the structure of the ferroelectric capacitor used for the ferroelectric memory device of this invention. 本発明の強誘電体メモリ装置に用いる強誘電体コンデンサの構造の第４例を示す断面図である。It is sectional drawing which shows the 4th example of the structure of the ferroelectric capacitor used for the ferroelectric memory device of this invention. 本発明の強誘電体メモリ装置に用いる強誘電体コンデンサの構造の第５例を示す断面図である。It is sectional drawing which shows the 5th example of the structure of the ferroelectric capacitor used for the ferroelectric memory device of this invention. 本発明の強誘電体メモリ装置に用いる強誘電体コンデンサの構造の第６例を示す断面図である。It is sectional drawing which shows the 6th example of the structure of the ferroelectric capacitor used for the ferroelectric memory device of this invention. 本発明の強誘電体メモリ装置に用いる強誘電体コンデンサの構造の第７例を示す断面図である。It is sectional drawing which shows the 7th example of the structure of the ferroelectric capacitor used for the ferroelectric memory device of this invention. 本発明の強誘電体メモリ装置に用いる強誘電体コンデンサの構造の第８例を示す断面図である。It is sectional drawing which shows the 8th example of the structure of the ferroelectric capacitor used for the ferroelectric memory device of this invention.

符号の説明Explanation of symbols

２１１、３１１Ａ、３１１Ｂ・・・強誘電体コンデンサ、２１２・・・ＭＯＳＦＥＴ、２１３、３１６・・・ワード線、２１４、３１７Ａ、３１７Ｂ・・・ビット線、２１５・・・プレート線、４２０・・・コンパレータ回路、４２１・・・入力信号端子、４２２・・・リファレンス電圧端子、４２３・・・出力端子、５３１・・・メモリセル群、５３２・・・ワード線選択回路、５３３・・・ビット線選択回路、５３４・・・センス回路、５３５・・・ライト回路、５３６・・・入出力回路、５３７・・・全体制御回路、１２４０、１３４０、１４４０、１５４０、１６４０、１７４０、１８４０、１９４０、２０４０・・・基板、１２４１、１３４１、１４４１、１５４１、１６４１、１７４１、１８４１、１９４１・・・強誘電体膜、１２４２、１２４３、１３４２、１４４３、１５４２、１５４３、１６４２、１６４３、１７４２、１７４３、１８４２、１８４３、１９４２、１９４３、２０４２、２０４３・・・金属電極、１３４４、１４４５・・・酸化物導電性膜、１５５３、１６５２、１７５２、１７５３、１８５３、１９５２、２０５２、２０５３・・・導体膜 211, 311A, 311B ... Ferroelectric capacitor, 212 ... MOSFET, 213, 316 ... Word line, 214, 317A, 317B ... Bit line, 215 ... Plate line, 420 ... Comparator circuit, 421 ... input signal terminal, 422 ... reference voltage terminal, 423 ... output terminal, 531 ... memory cell group, 532 ... word line selection circuit, 533 ... bit line selection Circuit 534... Sense circuit 535... Write circuit 536 .. input / output circuit 537... Overall control circuit 1240, 1340, 1440, 1540, 1640, 1740, 1840, 1940, 2040 ..Substrate, 1241, 1341, 1441, 1541, 1641, 1741, 1841, 1941 ... ferroelectric film, 242, 1243, 1342, 1443, 1542, 1543, 1642, 1643, 1742, 1743, 1842, 1843, 1942, 1943, 2042, 2043 ... Metal electrode, 1344, 1445 ... Oxide conductive film, 1553 , 1652, 1752, 1753, 1853, 1952, 2052, 2053 ... conductor films

Claims (20)

第１の導電物質からなる第１電極と、前記第１の導電物質とは仕事関数の異なる第２の導電物質からなる第２電極とで強誘電体膜を挟んだ構造の強誘電体コンデンサを有する複数のメモリセルと、
前記複数のメモリセルのうちの１つを選択するアドレス選択回路と、
前記アドレス選択回路で選択されたメモリセルの強誘電体コンデンサに強誘電体膜の抗電界より大きい電圧を印加するための書き込み回路と、
前記アドレス選択回路で選択されたメモリセルの強誘電体コンデンサに強誘電体膜の抗電界より小さい電圧を印加するための読み出し回路と、
を少なくとも有することを特徴とする強誘電体メモリ装置。 A ferroelectric capacitor having a structure in which a ferroelectric film is sandwiched between a first electrode made of a first conductive material and a second electrode made of a second conductive material having a work function different from that of the first conductive material. A plurality of memory cells having;
An address selection circuit for selecting one of the plurality of memory cells;
A write circuit for applying a voltage larger than the coercive electric field of the ferroelectric film to the ferroelectric capacitor of the memory cell selected by the address selection circuit;
A readout circuit for applying a voltage smaller than the coercive electric field of the ferroelectric film to the ferroelectric capacitor of the memory cell selected by the address selection circuit;
A ferroelectric memory device characterized by comprising: 第１の導電物質からなる第１電極と、前記第１の導電物質とは仕事関数の異なる第２の導電物質からなる第２電極とで強誘電体膜を挟んだ構造の強誘電体コンデンサを有するメモリセルを備え、
前記強誘電体コンデンサにデータを書き込む際には、その強誘電体コンデンサに対して強誘電体膜の抗電界より大きい電圧を印加するようになっており、
前記強誘電体コンデンサからデータを読み出す際には、その強誘電体コンデンサに対して強誘電体膜の抗電界より小さい電圧を印加するようになっていることを特徴とする強誘電体メモリ装置。 A ferroelectric capacitor having a structure in which a ferroelectric film is sandwiched between a first electrode made of a first conductive material and a second electrode made of a second conductive material having a work function different from that of the first conductive material. A memory cell having
When writing data to the ferroelectric capacitor, a voltage larger than the coercive electric field of the ferroelectric film is applied to the ferroelectric capacitor,
When reading data from the ferroelectric capacitor, a voltage smaller than the coercive electric field of the ferroelectric film is applied to the ferroelectric capacitor. 請求項１または請求項２において、
前記第１の導電物質が酸化物導電性膜からなり、かつ前記第２の導電物質が金属膜からなることを特徴とする強誘電体メモリ装置。 In claim 1 or claim 2,
The ferroelectric memory device, wherein the first conductive material is made of an oxide conductive film, and the second conductive material is made of a metal film. 請求項１または請求項２において、
前記第１の導電物質が半導体膜に不純物原子をドープして導電性となった導体膜からなり、かつ前記第２の導電物質が金属膜からなることを特徴とする強誘電体メモリ装置。 In claim 1 or claim 2,
The ferroelectric memory device, wherein the first conductive material is a conductive film made conductive by doping impurity atoms into a semiconductor film, and the second conductive material is a metal film. 請求項１または請求項２において、
前記第１の導電物質が金属膜からなり、かつ前記第２の導電物質が前記第１の導電物質の金属とは仕事関数が異なる金属膜からなることを特徴とする強誘電体メモリ装置。 In claim 1 or claim 2,
The ferroelectric memory device, wherein the first conductive material is made of a metal film, and the second conductive material is made of a metal film having a work function different from that of the metal of the first conductive material. 請求項１または請求項２において、
前記第１の導電物質が半導体膜に不純物原子をドープして導電性となった導体膜からなり、かつ前記第２の導電物質が前記第１の導電物質が含む不純物原子と異なる原子価の半導体膜に不純物原子をドープして導電性となった導体膜からなることを特徴とする強誘電体メモリ装置。 In claim 1 or claim 2,
The first conductive material is a conductive film made conductive by doping impurity atoms into a semiconductor film, and the second conductive material is a semiconductor having a valence different from the impurity atoms contained in the first conductive material A ferroelectric memory device comprising a conductive film doped with impurity atoms to be conductive. 請求項４または請求項６において、
前記半導体膜に不純物原子をドープして導電性となった導体膜はポリシリコンであり、かつ前記不純物原子は３価もしくは５価の原子価からなることを特徴とする強誘電体メモリ装置。 In claim 4 or claim 6,
2. A ferroelectric memory device according to claim 1, wherein the conductive film made conductive by doping impurity atoms into the semiconductor film is polysilicon, and the impurity atoms have a trivalent or pentavalent valence. 第１の導電物質が密着した金属膜からなる第１電極と、第２の導電物質が密着した金属膜からなる第２電極とで強誘電体膜を挟んだ構造の強誘電体コンデンサを有する複数のメモリセルと、
前記複数のメモリセルのうちの１つを選択するアドレス選択回路と、
前記アドレス選択回路で選択されたメモリセルの強誘電体コンデンサに強誘電体膜の抗電界より大きい電圧を印加するための書き込み回路と、
前記アドレス選択回路で選択されたメモリセルの強誘電体コンデンサに強誘電体膜の抗電界より小さい電圧を印加するための読み出し回路と、
を少なくとも有することを特徴とする強誘電体メモリ装置。 A plurality of ferroelectric capacitors having a structure in which a ferroelectric film is sandwiched between a first electrode made of a metal film in close contact with a first conductive material and a second electrode made of a metal film in close contact with a second conductive material Memory cells,
An address selection circuit for selecting one of the plurality of memory cells;
A write circuit for applying a voltage larger than the coercive electric field of the ferroelectric film to the ferroelectric capacitor of the memory cell selected by the address selection circuit;
A readout circuit for applying a voltage smaller than the coercive electric field of the ferroelectric film to the ferroelectric capacitor of the memory cell selected by the address selection circuit;
A ferroelectric memory device characterized by comprising: 第１の導電物質が密着した金属膜からなる第１電極と、第２の導電物質が密着した金属膜からなる第２電極とで強誘電体膜を挟んだ構造の強誘電体コンデンサを有するメモリセルを備え、
前記強誘電体コンデンサにデータを書き込む際には、その強誘電体コンデンサに対して強誘電体膜の抗電界より大きい電圧を印加するようになっており、
前記強誘電体コンデンサからデータを読み出す際には、その強誘電体コンデンサに対して強誘電体膜の抗電界より小さい電圧を印加するようになっていることを特徴とする強誘電体メモリ装置。 A memory having a ferroelectric capacitor having a structure in which a ferroelectric film is sandwiched between a first electrode made of a metal film in close contact with a first conductive material and a second electrode made of a metal film in close contact with a second conductive material With cells,
When writing data to the ferroelectric capacitor, a voltage larger than the coercive electric field of the ferroelectric film is applied to the ferroelectric capacitor,
When reading data from the ferroelectric capacitor, a voltage smaller than the coercive electric field of the ferroelectric film is applied to the ferroelectric capacitor. 請求項８または請求項９において、
前記第１の導電物質もしくは前記第２の導電物質が、半導体膜に不純物原子をドープして導電性となった導体膜からなることを特徴とする強誘電体メモリ装置。 In claim 8 or claim 9,
The ferroelectric memory device, wherein the first conductive material or the second conductive material is a conductive film made conductive by doping impurity atoms into a semiconductor film. 請求項１０において、
前記半導体膜に不純物原子をドープして導電性となった導体膜はポリシリコンであり、かつ前記不純物原子は３価もしくは５価の原子価からなることを特徴とする強誘電体メモリ装置。 In claim 10,
2. A ferroelectric memory device according to claim 1, wherein the conductive film made conductive by doping impurity atoms into the semiconductor film is polysilicon, and the impurity atoms have a trivalent or pentavalent valence. 請求項８または請求項９において、
前記第１の導電物質、もしくは前記第２の導電物質が、酸化物導電性膜からなることを特徴とする強誘電体メモリ装置。 In claim 8 or claim 9,
The ferroelectric memory device, wherein the first conductive material or the second conductive material is made of an oxide conductive film. 第１の導電物質が密着した金属膜からなる第１電極と、金属膜からなる第２電極とで強誘電体膜を挟んだ構造の強誘電体コンデンサを有する複数のメモリセルと、
前記複数のメモリセルのうちの１つを選択するアドレス選択回路と、
前記アドレス選択回路で選択されたメモリセルの強誘電体コンデンサに強誘電体膜の抗電界より大きい電圧を印加するための書き込み回路と、
前記アドレス選択回路で選択されたメモリセルの強誘電体コンデンサに強誘電体膜の抗電界より小さい電圧を印加するための読み出し回路と、
を少なくとも有することを特徴とする強誘電体メモリ装置。 A plurality of memory cells having a ferroelectric capacitor having a structure in which a ferroelectric film is sandwiched between a first electrode made of a metal film in close contact with a first conductive material and a second electrode made of a metal film;
An address selection circuit for selecting one of the plurality of memory cells;
A write circuit for applying a voltage larger than the coercive electric field of the ferroelectric film to the ferroelectric capacitor of the memory cell selected by the address selection circuit;
A readout circuit for applying a voltage smaller than the coercive electric field of the ferroelectric film to the ferroelectric capacitor of the memory cell selected by the address selection circuit;
A ferroelectric memory device characterized by comprising: 第１の導電物質が密着した金属膜からなる第１電極と、金属膜からなる第２電極とで強誘電体膜を挟んだ構造の強誘電体コンデンサを有するメモリセルを備え、
前記強誘電体コンデンサにデータを書き込む際には、その強誘電体コンデンサに対して強誘電体膜の抗電界より大きい電圧を印加するようになっており、
前記強誘電体コンデンサからデータを読み出す際には、その強誘電体コンデンサに対して強誘電体膜の抗電界より小さい電圧を印加するようになっていることを特徴とする強誘電体メモリ装置。 A memory cell having a ferroelectric capacitor having a structure in which a ferroelectric film is sandwiched between a first electrode made of a metal film in close contact with a first conductive material and a second electrode made of a metal film;
When writing data to the ferroelectric capacitor, a voltage larger than the coercive electric field of the ferroelectric film is applied to the ferroelectric capacitor,
When reading data from the ferroelectric capacitor, a voltage smaller than the coercive electric field of the ferroelectric film is applied to the ferroelectric capacitor. 請求項１３または請求項１４において、
前記第１の導電物質が半導体膜に不純物原子をドープして導電性となった導体膜からなることを特徴とする強誘電体メモリ装置。 In claim 13 or claim 14,
The ferroelectric memory device according to claim 1, wherein the first conductive material is a conductive film made conductive by doping impurity atoms into a semiconductor film. 請求項１５において、
前記半導体膜に不純物原子をドープして導電性となった導体膜は半導体膜としてポリシリコンであり、かつ前記不純物原子は３価もしくは５価の原子価からなることを特徴とする強誘電体メモリ装置。 In claim 15,
A conductor film made conductive by doping impurity atoms into the semiconductor film is polysilicon as a semiconductor film, and the impurity atoms are composed of trivalent or pentavalent valences. apparatus. 請求項１３または請求項１４において、前記第１の導電物質が酸化物導電性膜からなることを特徴とする強誘電体メモリ装置。   15. The ferroelectric memory device according to claim 13, wherein the first conductive material is an oxide conductive film. 請求項１から請求項１７のうちのいずれかにおいて、
前記強誘電体コンデンサは、１トランジスタ・１キャパシタ型のメモリセルを構成することを特徴とする強誘電体メモリ装置。 In any one of Claims 1-17,
2. The ferroelectric memory device according to claim 1, wherein the ferroelectric capacitor constitutes a one-transistor / one-capacitor type memory cell. 請求項１から請求項１７のうちのいずれかにおいて、
前記強誘電体コンデンサは、１キャパシタ型のメモリセルを構成することを特徴とする強誘電体メモリ装置。 In any one of Claims 1-17,
The ferroelectric memory device comprises a one-capacitor type memory cell. 請求項１から請求項１７のうちのいずれかにおいて、
前記強誘電体コンデンサの強誘電体薄膜は、ＰＺＴ、ＰＺＴＮ、もしくはＳＢＴからなることを特徴とする強誘電体メモリ装置。 In any one of Claims 1-17,
A ferroelectric memory device, wherein the ferroelectric thin film of the ferroelectric capacitor is made of PZT, PZTN, or SBT.
JP2004207008A 2004-07-14 2004-07-14 Ferroelectric memory device Pending JP2006032526A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004207008A JP2006032526A (en) 2004-07-14 2004-07-14 Ferroelectric memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004207008A JP2006032526A (en) 2004-07-14 2004-07-14 Ferroelectric memory device

Publications (1)

Publication Number Publication Date
JP2006032526A true JP2006032526A (en) 2006-02-02

Family

ID=35898532

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004207008A Pending JP2006032526A (en) 2004-07-14 2004-07-14 Ferroelectric memory device

Country Status (1)

Country Link
JP (1) JP2006032526A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014157917A (en) * 2013-02-15 2014-08-28 Yamagata Univ Ferroelectric capacitor
WO2017040053A1 (en) 2015-09-01 2017-03-09 Micron Technology, Inc. Methods of operating ferroelectric memory cells, and related ferroelectric memory cells
WO2020195214A1 (en) * 2019-03-22 2020-10-01 ソニーセミコンダクタソリューションズ株式会社 Ferroelectric memory and memory element therefor
WO2022064304A1 (en) * 2020-09-22 2022-03-31 株式会社半導体エネルギー研究所 Drive method for semiconductor device

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014157917A (en) * 2013-02-15 2014-08-28 Yamagata Univ Ferroelectric capacitor
WO2017040053A1 (en) 2015-09-01 2017-03-09 Micron Technology, Inc. Methods of operating ferroelectric memory cells, and related ferroelectric memory cells
US20180137905A1 (en) 2015-09-01 2018-05-17 Micron Technology, Inc. Memory cells and semiconductor devices including ferroelectric materials
JP2018533154A (en) * 2015-09-01 2018-11-08 マイクロン テクノロジー， インク． Method of operating a ferroelectric memory cell and related ferroelectric memory cell
US10192605B2 (en) 2015-09-01 2019-01-29 Micron Technology, Inc. Memory cells and semiconductor devices including ferroelectric materials
EP3345185A4 (en) * 2015-09-01 2019-04-17 Micron Technology, Inc. Methods of operating ferroelectric memory cells, and related ferroelectric memory cells
JP2019071419A (en) * 2015-09-01 2019-05-09 マイクロン テクノロジー，インク． Operating method of ferroelectric memory cell and related ferroelectric memory cell
US10438643B2 (en) 2015-09-01 2019-10-08 Micron Technology, Inc. Devices and apparatuses including asymmetric ferroelectric materials, and related methods
WO2020195214A1 (en) * 2019-03-22 2020-10-01 ソニーセミコンダクタソリューションズ株式会社 Ferroelectric memory and memory element therefor
US11837270B2 (en) 2019-03-22 2023-12-05 Sony Semiconductor Solutions Corporation Ferroelectric memory and memory element thereof
WO2022064304A1 (en) * 2020-09-22 2022-03-31 株式会社半導体エネルギー研究所 Drive method for semiconductor device

Similar Documents

Publication Publication Date Title
KR930002470B1 (en) Nonvolatile semiconductor memory and method for reading out information from the device
US5666305A (en) Method of driving ferroelectric gate transistor memory cell
KR100638554B1 (en) Ferroelectric memory device
US6717838B2 (en) Semiconductor storage device with ferroelectric capacitor and read transistor having gate communicating with bit line
US5963466A (en) Ferroelectric memory having a common plate electrode
US11508756B2 (en) Memory cell arrangement and methods thereof
TW201314870A (en) Semiconductor device
KR19980702849A (en) Nondestructive Read Ferroelectric Memory Cells
KR100332511B1 (en) Ferroelectric memory device and its driving method
KR100745938B1 (en) Ferroelectric memory and operating method therefor
JP2006032526A (en) Ferroelectric memory device
JP3131340B2 (en) Ferroelectric memory element
KR100614031B1 (en) Ferroelectric memory capable of suppressing deterioration of dummy cells and drive method therefor
JPH0676562A (en) Ferroelectric substance memory
JP3979947B2 (en) Ferroelectric memory
KR20020076367A (en) Driving method of FeRAM having adjacent cells sharing cell plate and FeRAM for the same
US5677825A (en) Ferroelectric capacitor with reduced imprint
JP2006237143A (en) Ferroelectric transistor latch circuit
JP2006237776A (en) Ferroelectric capacitor latch circuit
US20240188304A1 (en) Capacitive memory structure and method for reading-out a capacitive memory structure
EP4379722A1 (en) Capacitive memory structure and method for reading-out a capacitive memory structure
JP4655668B2 (en) Ferroelectric capacitor latch circuit
JP2006155837A (en) Ferroelectric memory apparatus
KR100190068B1 (en) Circuit of non-volatile memory cell using ferroelectric gate capacitor
KR100322742B1 (en) A nondestructive read-out CMOS transistor ferroelectric memory and an operating method thereof