JP2006032148A - Lamp lighting device - Google Patents
Lamp lighting device Download PDFInfo
- Publication number
- JP2006032148A JP2006032148A JP2004209866A JP2004209866A JP2006032148A JP 2006032148 A JP2006032148 A JP 2006032148A JP 2004209866 A JP2004209866 A JP 2004209866A JP 2004209866 A JP2004209866 A JP 2004209866A JP 2006032148 A JP2006032148 A JP 2006032148A
- Authority
- JP
- Japan
- Prior art keywords
- transformer
- switching elements
- switching element
- turned
- inverter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Circuit Arrangements For Discharge Lamps (AREA)
- Dc-Dc Converters (AREA)
- Inverter Devices (AREA)
Abstract
Description
本発明は、昇圧トランスを有するフルブリッジ構成のインバータを備え、スイッチングにより放電ランプへの供給電力を制御するランプ点灯装置に関し、さらに詳細には、上記昇圧トランスの偏磁を防止することができるランプ点灯装置に関するものである。 The present invention relates to a lamp lighting device that includes a full-bridge inverter having a step-up transformer and controls power supplied to a discharge lamp by switching. The present invention relates to a lighting device.
放電ランプ点灯装置として、インバータを備えたスイッチング電源を有する点灯装置が知られている。例えば、特許文献１の図１には、ハーフブリッジ構成のインバータを有する放電ランプ点灯装置が示されている。
なお、特許文献１の図１には、トランスの２次側に第２のインバータを設け、直流を交流に変換して放電ランプを交流点灯させる放電ランプ点灯装置が示されているが、直流放電ランプを直流点灯させる場合には、トランスの２次側に第２のインバータを設ける必要はない。
従来においては、上記ランプ点灯装置のインバータとして、一般に上記図１に示されるハーフブリッジ構成のものが使用されてきた。しかし、近年、液晶パネル等の露光装置においては、高照度化、大面積化の要望に伴い、使用されるランプが大型化、大電力化しており、上記ハーフブリッジ構成のインバータに代えて、フルブリッジ構成のインバータが使用されるようになってきた。
フルブリッジ構成のインバータを用いれば、ハーフブリッジ構成のインバータを用いる場合に比べ、トランスの巻数比を小さくすることができ、また、一次電流のピーク値を小さくすることができ、さらに、インバータの入力側に設けるコンデンサを小型化することが出来るなど、装置の小型化、低コスト化を図ることができる。
Note that FIG. 1 of Patent Document 1 shows a discharge lamp lighting device in which a second inverter is provided on the secondary side of a transformer to convert direct current into alternating current to turn on a discharge lamp. When the lamp is turned on by direct current, it is not necessary to provide a second inverter on the secondary side of the transformer.
Conventionally, as the inverter of the lamp lighting device, a half-bridge configuration generally shown in FIG. 1 has been used. However, in recent years, in an exposure apparatus such as a liquid crystal panel, the lamps used have increased in size and power due to the demand for higher illuminance and larger area. Bridge-type inverters have been used.
If a full-bridge inverter is used, the transformer turns ratio can be reduced compared to the case of using a half-bridge inverter, the peak value of the primary current can be reduced, and the inverter input The size of the device can be reduced and the cost can be reduced, for example, the capacitor provided on the side can be reduced in size.
インバータから構成される電源回路では、インバータのスイッチング素子のＯＮ時間にばらつきがあると、トランスに偏磁が生じることがよく知られている。
これは、インバータのスイッチング素子の動作のばらつきや、各スイッチング素子を動作させるゲート信号の動作ばらつきにより、スイッチング信号のＯＮ時間にずれが生じるためである。ＯＮ時間にずれが生じると、トランスの１次巻線に印加されるＶＴ積、即ち磁束密度［Ｂ＝Ｖｔ］に偏りが生じ、この偏りが累積されるとトランスが飽和し、場合によってはスイッチング素子が破損する。
上記ハーフブリッジ構成のインバータを用いる場合には、インバータのスイッチング素子のＯＮ時間にばらつきがあっても、トランスの偏磁はさほど問題にならないが、フルブリッジ構成のインバータの場合には、トランスの偏磁が特に問題となる。
It is well known that in a power supply circuit composed of inverters, if there is variation in the ON time of the switching elements of the inverter, the transformer is demagnetized.
This is because the ON time of the switching signal is deviated due to variations in the operation of the switching elements of the inverter and variations in the operation of the gate signals for operating the switching elements. When a deviation occurs in the ON time, a deviation occurs in the VT product applied to the primary winding of the transformer, that is, the magnetic flux density [B = Vt]. When this deviation is accumulated, the transformer is saturated, and in some cases switching is performed. The element is damaged.
In the case of using the inverter of the half bridge configuration, even if there is a variation in the ON time of the switching elements of the inverter, the bias of the transformer does not matter so much, but in the case of the inverter of the full bridge configuration, the bias of the transformer is not. Magnetism is a particular problem.
以下、フルブリッジ構成のインバータと、ハーフブリッジ構成のインバータにおけるトランスの偏磁について説明する。
図７に、従来のスイッチング素子をフルブリッジに構成したインバータを有する直流ランプの点灯装置の一例を示す。
ＡＣ電源（交流電源）Ｅから供給される交流電力は、１次の整流平滑回路１で整流平滑され、フルブリッジに構成されたスイッチング素子Ｚ１〜Ｚ４によりＰＷＭ（パルス幅変調）されて、トランスＴｒの１次側巻線に供給される。スイッチング素子Ｚ１，Ｚ２には、並列にスナバ用のダイオードＤ５と、抵抗Ｒ３、コンデンサＣ４の並列回路が接続される。
トランスＴｒにより昇圧された電圧は、２次巻線から出力され、２次の整流回路３、平滑回路４で整流平滑され、直流電圧として、点灯装置の出力に接続されたランプ５に印加される。なお、以下では、トランスＴｒの一次側に設けられたスイッチング素子から構成されるフルブリッジ、もしくはハーフブリッジ構成のスイッチング回路部をインバータ回路という。
図７に示すように、基本的な構成として、２次整流回路３は４個のダイオードＤ１〜Ｄ４により構成され、トランスＴｒの２次側に毎周期発生する極性の異なる電流電圧を整流する。２次平滑回路４はコイルＬ１とコンデンサＣ３により構成され、２次整流回路３により整流された電力が充電され、平滑されてランプ５に供給される。
インバータ回路２のスイッチング素子Ｚ１からＺ４は、フルブリッジ型に構成され、スイッチング素子Ｚ１とＺ４、スイッチング素子Ｚ２とＺ３が一組になって交互にＯＮ／ＯＦＦ動作される。
各スイッチング素子のＯＮ／ＯＦＦの動作時間や動作のタイミングは、制御部１０からのゲート信号により制御される。
Hereinafter, the biasing of the transformer in the full-bridge inverter and the half-bridge inverter will be described.
FIG. 7 shows an example of a DC lamp lighting device having an inverter in which a conventional switching element is configured as a full bridge.
The AC power supplied from the AC power source (AC power source) E is rectified and smoothed by the primary rectifying and smoothing circuit 1, and PWM (pulse width modulation) is performed by the switching elements Z1 to Z4 configured in a full bridge, and the transformer Tr Is supplied to the primary winding. A parallel circuit of a snubber diode D5, a resistor R3, and a capacitor C4 is connected in parallel to the switching elements Z1 and Z2.
The voltage boosted by the transformer Tr is output from the secondary winding, rectified and smoothed by the
As shown in FIG. 7, as a basic configuration, the
The switching elements Z1 to Z4 of the inverter circuit 2 are configured as a full bridge type, and the switching elements Z1 and Z4 and the switching elements Z2 and Z3 are set as a pair and are alternately turned ON / OFF.
The ON / OFF operation time and operation timing of each switching element are controlled by a gate signal from the
図８にスイッチング素子の動作及びトランスの１次側端子に印加される電圧の動作波形図（横軸は時間）を示し、図７と合わせて、動作を簡単に説明する。
スイッチング素子Ｚ１とＺ４がＯＮし、Ｚ２とＺ３とがＯＦＦする。電流は、図７の実線矢印のように、スイッチング素子Ｚ１→コンデンサＣ２→トランスＴｒ→スイッチング素子Ｚ４の順で流れる。トランスＴｒの１次側端子をＴ１，Ｔ２で示すと、Ｔ１がプラス側になる。
なお、コンデンサＣ２はトランスの偏磁を防止するためのセンタータップコンデンサであり、そのはたらきについては後述する。
ついで、図８に示すようにスイッチング素子Ｚ１とＺ４がＯＦＦし、スイッチング素子Ｚ２とＺ３もＯＦＦのままの状態となる。これをデッドタイムという。スイッチング素子Ｚ１〜Ｚ４の全ての素子がＯＮすると短絡電流が流れる。これを防ぐために、スイッチング素子をフルブリッジ型に構成する場合は、必ずこのデッドタイムが設けられる。
デッドタイムの間、トランスＴｒの１次側には電圧が供給されないが、２次側においては、２次側平滑回路のコイルＬ１からの電流がランプ５に供給される。
FIG. 8 shows an operation waveform diagram of the operation of the switching element and the voltage applied to the primary side terminal of the transformer (the horizontal axis is time), and the operation will be briefly described together with FIG.
Switching elements Z1 and Z4 are turned ON, and Z2 and Z3 are turned OFF. The current flows in the order of the switching element Z1, the capacitor C2, the transformer Tr, and the switching element Z4 as indicated by the solid arrows in FIG. When the primary side terminals of the transformer Tr are denoted by T1 and T2, T1 becomes the plus side.
The capacitor C2 is a center tap capacitor for preventing the bias of the transformer, and its function will be described later.
Next, as shown in FIG. 8, the switching elements Z1 and Z4 are turned OFF, and the switching elements Z2 and Z3 are also kept OFF. This is called dead time. When all the switching elements Z1 to Z4 are turned on, a short-circuit current flows. In order to prevent this, this dead time is always provided when the switching element is configured as a full bridge type.
During the dead time, no voltage is supplied to the primary side of the transformer Tr, but the current from the coil L1 of the secondary side smoothing circuit is supplied to the lamp 5 on the secondary side.
スイッチング素子Ｚ２とＺ３がＯＮし、スイッチング素子Ｚ１とＺ４がＯＦＦのとき、電流は、図７の破線矢印のように、スイッチング素子Ｚ３→トランスＴｒ→コンデンサＣ２→スイッチング素子Ｚ２の順で流れる。トランスＴｒの１次側端子は、Ｔ１がプラス側になる。
ついで、スイッチング素子Ｚ２とＺ３がＯＦＦし、スイッチング素子Ｚ１とＺ４もＯＦＦの状態（デッドタイム）になる
以上の動作を繰り返すことで、トランスＴｒの一次側端子Ｔ１，Ｔ２に極性が交互に変わる電圧が印加され、トランスＴｒの２次側に交流電圧が発生する。この交流電圧は、上述したように２次の整流回路３、平滑回路４で整流平滑され、ランプ５に印加される。
なお、動作時間の一例を示すと、スイッチング素子Ｚ１〜Ｚ４のＯＮ時間は１３μｓ、デッドタイムは３μｓである。
When the switching elements Z2 and Z3 are turned on and the switching elements Z1 and Z4 are turned off, the current flows in the order of the switching element Z3 → the transformer Tr → the capacitor C2 → the switching element Z2, as indicated by a broken line arrow in FIG. As for the primary side terminal of the transformer Tr, T1 is on the plus side.
Next, the switching elements Z2 and Z3 are turned off, and the switching elements Z1 and Z4 are also turned off (dead time). By repeating the above operation, the voltage whose polarity is alternately changed to the primary side terminals T1 and T2 of the transformer Tr Is applied, and an AC voltage is generated on the secondary side of the transformer Tr. The AC voltage is rectified and smoothed by the
As an example of the operation time, the ON time of the switching elements Z1 to Z4 is 13 μs, and the dead time is 3 μs.
フルブリッジ構成のインバータにおいて、偏磁が生じる理由は以下の通りである。
上記したように、インバータ回路２のＺ１〜Ｚ４のスイッチング素子は、Ｚ１とＺ４、Ｚ２とＺ３が一組になって交互にＯＮ／ＯＦＦ動作を行なう。しかし、各スイッチング素子Ｚ１〜Ｚ４の動作のばらつきや、制御部１０から各スイッチング素子Ｚ１〜Ｚ４に出力されるゲート信号の動作ばらつきにより、スイッチング素子Ｚ１，Ｚ４のＯＮ時間と、スイッチング素子Ｚ２，Ｚ３のＯＮ時間はかならずしも一致せず、ずれが生じる。このずれ時間は、実際は．１〜２μｓ程度である。
これにより、トランスＴｒの１次巻線に印加されるＶＴ積、即ち磁束密度［Ｂ＝Ｖｔ］に偏りが生じる。
図９を用いて、偏磁が生じる様子について簡単に説明する。
図９に示すように、スイッチング素子Ｚ２とＺ３のＯＮ時間が、スイッチング素子Ｚ１とＺ４のＯＮ時間に比べて短い場合を例にする。説明のため、Ｚ１とＺ４がＯＮしている期間をＡ１，Ａ２，Ａ３とし、Ｚ２とＺ３がＯＮしている期間をＢ１，Ｂ２，Ｂ３とする。
The reason why the magnetism occurs in the full-bridge inverter is as follows.
As described above, the switching elements Z1 to Z4 of the inverter circuit 2 perform ON / OFF operations alternately with Z1 and Z4 and Z2 and Z3 as a set. However, the ON time of the switching elements Z1 and Z4 and the switching elements Z2 and Z3 due to variations in operation of the switching elements Z1 to Z4 and operation variations of gate signals output from the
This causes a bias in the VT product applied to the primary winding of the transformer Tr, that is, the magnetic flux density [B = Vt].
With reference to FIG. 9, how the magnetic bias is generated will be briefly described.
As shown in FIG. 9, a case where the ON times of the switching elements Z2 and Z3 are shorter than the ON times of the switching elements Z1 and Z4 is taken as an example. For the sake of explanation, the periods when Z1 and Z4 are ON are A1, A2, and A3, and the periods when Z2 and Z3 are ON are B1, B2, and B3.
この場合、トランスＴｒの１次側巻線の両端Ｔ１，Ｔ２に電圧のかかる時間が、スイッチング素子Ｚ２とＺ３のＯＮの時は、スイッチング素子Ｚ１とＺ４のＯＮのときより短い。
上記したように、トランスＴｒの磁束密度Ｂの変化は、印加される電圧（Ｖ）と印加時間（ｔ）の積で表される［Ｂ＝Ｖｔ］。したがって、トランスＴｒに、同電位が交互に同じ時間で印加されれば、磁束は打ち消される。しかし、一方の印加時間が長くなるとトランスＴｒに磁束残る。
図１０に一般的なトランスのＢＨカーブを示し、これを例にして説明する。横軸は磁界Ｈ、縦軸は磁束密度Ｂである。
スイッチング素子Ｚ１とＺ４がＯＮするＡ１の期間において、トランスＴｒの磁束密度ＢはＢＨカーブに沿って上昇する。スイッチング素子Ｚ１とＺ４がＯＦＦし、スイッチング素子Ｚ２とＺ３がＯＮするＢ１の期間において、トランスＴｒにはＡ１の期間とは逆の電圧がかかるため、逆の磁束が発生し、トランスＴｒの磁束密度ＢはＢＨカーブに沿って下降する。しかし、Ｂ１の期間がＡ１の期間に比べて短いので、Ａ１の期間に発生した磁束を全て打ち消すことができず、磁束が残る。
そして、再び、スイッチング素子Ｚ２とＺ３がＯＦＦし、スイッチング素子Ｚ１とＺ４がＯＮするＡ２の期間においては、トランスＴｒの磁束は、上記残った磁束密度の値からＢＨカーブに沿って上昇する。これを、Ｂ２の期間、Ａ３の期間と繰り返し、やがてトランスＴｒの飽和磁束密度に至り、大電流が流れる。
In this case, the time for applying voltage to both ends T1, T2 of the primary side winding of the transformer Tr is shorter when the switching elements Z2 and Z3 are ON than when the switching elements Z1 and Z4 are ON.
As described above, the change in the magnetic flux density B of the transformer Tr is represented by the product of the applied voltage (V) and the applied time (t) [B = Vt]. Therefore, if the same potential is alternately applied to the transformer Tr at the same time, the magnetic flux is canceled. However, when one application time becomes longer, the magnetic flux remains in the transformer Tr.
FIG. 10 shows a BH curve of a general transformer, which will be described as an example. The horizontal axis represents the magnetic field H, and the vertical axis represents the magnetic flux density B.
During the period A1 when the switching elements Z1 and Z4 are turned on, the magnetic flux density B of the transformer Tr increases along the BH curve. In the period B1 in which the switching elements Z1 and Z4 are turned off and the switching elements Z2 and Z3 are turned on, a voltage opposite to that in the period A1 is applied to the transformer Tr. Therefore, a reverse magnetic flux is generated, and the magnetic flux density of the transformer Tr B descends along the BH curve. However, since the period B1 is shorter than the period A1, all the magnetic flux generated during the period A1 cannot be canceled out, and the magnetic flux remains.
Then, again, in the period A2 in which the switching elements Z2 and Z3 are turned off and the switching elements Z1 and Z4 are turned on, the magnetic flux of the transformer Tr rises along the BH curve from the remaining magnetic flux density value. This is repeated with the period of B2 and the period of A3, eventually reaching the saturation magnetic flux density of the transformer Tr, and a large current flows.
図１１にハーフブリッジ構成のインバータの構成例を示す。
ハーフブリッジ構成のインバータは、同図に示すように、交流電源Ｅに接続された一次の平滑整流回路１、コンデンサＣ１，Ｃ２、第１、第２のスイッチング素子Ｚ１，Ｚ２から構成されるインバータ回路２、２次側にセンタータップを有するトランスＴｒ、トランスＴｒの２次側に接続された整流回路３および平滑回路４から構成される。
交流電源Ｅの出力を整流する整流回路１１の出力側にコイルＬ１を介して、上記コンデンサＣ１，Ｃ２、スイッチング素子Ｚ１，Ｚ２の直列回路が並列接続され、また、トランスＴｒの一次側巻線の一方端は、コンデンサＣ１，Ｃ２の接続点に接続され、トランスＴｒの一次側巻線の他方端は、スイッチング素子Ｚ１，Ｚ２の接続点に接続されている。
また、トランスＴｒの２次側の両端には、整流用のダイオードＤ１，Ｄ２が接続され、ダイオードＤ１，Ｄ２のアノード側は共通接続され、平滑用のコイルＬ２を介して＋側出力端子に接続される。また、トランスＴｒのセンタータップは、−側出力端子に接続され、＋側出力端子と−側出力端子間に平滑用のコンデンサＣ３が接続される。
さらに、必要に応じてコンデンサＣ１，Ｃ２に並列にバランス抵抗Ｒ１，Ｒ２が接続され、スイッチング素子Ｚ１，Ｚ２に並列にスナバ用のダイオードＤ３と、抵抗Ｒ３、コンデンサＣ４の並列回路が接続される。
FIG. 11 shows a configuration example of a half-bridge inverter.
As shown in the figure, the half-bridge inverter is an inverter circuit including a primary smoothing rectifier circuit 1 connected to an AC power source E, capacitors C1 and C2, and first and second switching elements Z1 and Z2. 2, a transformer Tr having a center tap on the secondary side, and a
A series circuit of the capacitors C1 and C2 and the switching elements Z1 and Z2 is connected in parallel to the output side of the rectifier circuit 11 that rectifies the output of the AC power supply E via the coil L1, and the primary side winding of the transformer Tr One end is connected to the connection point of the capacitors C1 and C2, and the other end of the primary winding of the transformer Tr is connected to the connection point of the switching elements Z1 and Z2.
Further, rectifier diodes D1 and D2 are connected to both ends of the secondary side of the transformer Tr, and the anode sides of the diodes D1 and D2 are connected in common and connected to the + side output terminal via the smoothing coil L2. Is done. The center tap of the transformer Tr is connected to the − side output terminal, and a smoothing capacitor C3 is connected between the + side output terminal and the − side output terminal.
Further, if necessary, balance resistors R1 and R2 are connected in parallel to the capacitors C1 and C2, and a parallel circuit of a snubber diode D3, a resistor R3, and a capacitor C4 is connected in parallel to the switching elements Z1 and Z2.
図１１において、インバータ回路２のスイッチング素子Ｚ１，Ｚ２は図示しない制御回路から与えられるゲート信号により交互にＯＮとなり、例えばスイッチング素子Ｚ１はＴｏｎ１、スイッチング素子Ｚ２はＴｏｎ２の時間だけＯＮとなる。これにより、図１２（ａ）に示すようにトランスＴｒに電圧が印加される。なお、スイッチング素子Ｚ１，Ｚ２が同時にＯＮになると短絡状態となるので、通常、前記したようにスイッチング素子Ｚ１，Ｚ２がＯＮになる期間の間には、両方のスイッチング素子Ｚ１，Ｚ２がＯＦＦとなるデッドタイム期間が設けられている。
トランスＴｒの一次側に上記電圧が印加されるとトランスＴｒの２次側に交流電圧が発生し、この交流電圧はダイオードＤ１，Ｄ２、リアクトルＬ２、コンデンサＣ３で整流平滑され、出力端子から直流電圧が出力される。
ここで、トランスＴｒの偏磁は、前記したようにトランスＴｒへの印加電圧のＶＴ積（トランスの印加される電圧Ｖと、この電圧が印加されている時間Ｔの積）のアンバランスにより生ずる。
図１１の回路では、スイッチング素子Ｚ１がＯＮのときトランスＴｒの一次側巻線の両端にコンデンサＣ１の電圧が印加され、スイッチング素子Ｚ２がＯＮのときトランスＴｒの一次側巻線の両端にコンデンサＣ２の電圧が印加される。したがって、上記ＶＴ積における電圧Ｖは、コンデンサＣ１，Ｃ２の容量により定まる。
ハーフブリッジ回路では、コンデンサＣ１，Ｃ２の容量は同じにするので、スイッチング素子Ｚ１，Ｚ２のＯＮ時間が等しければ（Ｔｏｎ１＝Ｔｏｎ２であれば）、コンデンサＣ１，Ｃ２の電圧ＶＣ１，ＶＣ２は等しくなる。また、図１１に示すようにバランス抵抗Ｒ１，Ｒ２を設ければ、コンデンサＣ１，Ｃ２の漏れ電流により電圧のアンバランスが生ずるのを防ぐことができる。
したがって、スイッチング素子Ｚ１，Ｚ２のＯＮ時間が等しく、コンデンサＣ１，Ｃ２の電圧ＶＣ１，ＶＣ２が等しければ、ＶＴ積は等しくなり、トランスＴｒの偏磁は生じない。
In FIG. 11, switching elements Z1 and Z2 of the inverter circuit 2 are alternately turned on by a gate signal supplied from a control circuit (not shown). For example, the switching element Z1 is turned on for Ton1 and the switching element Z2 is turned on for Ton2. As a result, a voltage is applied to the transformer Tr as shown in FIG. Note that, since the switching elements Z1 and Z2 are simultaneously turned on, a short circuit is caused. Therefore, as described above, during the period in which the switching elements Z1 and Z2 are turned on, both the switching elements Z1 and Z2 are turned off. A dead time period is provided.
When the voltage is applied to the primary side of the transformer Tr, an AC voltage is generated on the secondary side of the transformer Tr. This AC voltage is rectified and smoothed by the diodes D1 and D2, the reactor L2, and the capacitor C3, and is supplied from the output terminal to the DC voltage. Is output.
Here, as described above, the bias of the transformer Tr is caused by imbalance of the VT product of the voltage applied to the transformer Tr (the product of the voltage V applied to the transformer and the time T during which the voltage is applied). .
In the circuit of FIG. 11, when the switching element Z1 is ON, the voltage of the capacitor C1 is applied to both ends of the primary winding of the transformer Tr, and when the switching element Z2 is ON, the capacitor C2 is applied to both ends of the primary winding of the transformer Tr. Is applied. Therefore, the voltage V in the VT product is determined by the capacitances of the capacitors C1 and C2.
In the half-bridge circuit, the capacitors C1 and C2 have the same capacitance, so that the voltages VC1 and VC2 of the capacitors C1 and C2 are equal if the ON times of the switching elements Z1 and Z2 are equal (if Ton1 = Ton2). Further, if the balance resistors R1 and R2 are provided as shown in FIG. 11, it is possible to prevent voltage imbalance from being caused by the leakage currents of the capacitors C1 and C2.
Therefore, if the ON times of the switching elements Z1 and Z2 are equal and the voltages VC1 and VC2 of the capacitors C1 and C2 are equal, the VT products are equal and the transformer Tr is not demagnetized.
次に、図１１の回路において、スイッチング信号のＯＮ時間にずれが生じ、図１２（ｂ）に示すように例えばＴｏｎ１＞Ｔｏｎ２になった場合について説明する。
Ｔｏｎ１＞Ｔｏｎ２になると、コンデンサＣ１からの放電量がコンデンサＣ２からの放電量より大きくなり、コンデンサＣ１，Ｃ２の電圧ＶＣ１，ＶＣ２は、図１２（ｃ）に示すようにＶＣ１＜ＶＣ２となる。
このため、トランスＴｒに印加される電圧は、図１２（ｂ）に示すようになる。すなわち、スイッチング素子Ｚ１がＯＮしているときにトランスに印加される電圧ＶＣ１より、スイッチング素子Ｚ２がＯＮになっているときにトランスに印加される電圧ＶＣ２の方が大きくなる。
その結果、Ｔｏｎ１＞Ｔｏｎ２になっても、トランスＴｒの１次巻線に印加されるＶＴ積の偏りはさほど大きくならない。
以上のように、ハーフブリッジ構成のインバータの場合には、スイッチング信号のＯＮ時間にずれが生じても、コンデンサＣ１，Ｃ２の電圧がトランスＴｒの偏磁を解消させるように変化する。このため、インバータのスイッチング素子のＯＮ時間にばらつきがあっても、トランスＴｒの偏磁はさほど問題にならない。
Next, in the circuit of FIG. 11, a description will be given of a case in which a deviation occurs in the ON time of the switching signal and, for example, Ton1> Ton2 as shown in FIG. 12B.
When Ton1> Ton2, the discharge amount from the capacitor C1 becomes larger than the discharge amount from the capacitor C2, and the voltages VC1 and VC2 of the capacitors C1 and C2 are VC1 <VC2 as shown in FIG.
For this reason, the voltage applied to the transformer Tr is as shown in FIG. That is, the voltage VC2 applied to the transformer when the switching element Z2 is ON is larger than the voltage VC1 applied to the transformer when the switching element Z1 is ON.
As a result, even if Ton1> Ton2, the deviation of the VT product applied to the primary winding of the transformer Tr does not increase so much.
As described above, in the case of an inverter having a half-bridge configuration, even if a deviation occurs in the ON time of the switching signal, the voltages of the capacitors C1 and C2 change so as to cancel the magnetic bias of the transformer Tr. For this reason, even if there is a variation in the ON time of the switching elements of the inverter, the demagnetization of the transformer Tr is not a problem.
以上説明したように、フルブリッジ構成のインバータの場合には、ハーフブリッジ構成のインバータのように偏磁を解消する作用が働かないので、トランスの偏磁を防ぐ対策を講ずる必要がある。
フルブリッジ構成のインバータにおいて、トランスの偏磁を防ぐ対策として、一般的には、図７に示したセンタータップコンデンサＣ２を設ける方法がよく知られている。
センタータップコンデンサＣ２を設けることにより、一方のスイッチング素子のＯＮ時間が長くなったとしても、時間の長い分、センタータップコンデンサＣ２の電圧も上昇し、ＯＮ時間の長いスイッチング素子がオンになっている期間にトランスＴｒに印加される電圧も低くなる。
したがって、一方のスイッチング素子のＯＮ時間が長くなったとしても、トランスが偏磁するのを防ぐことができる。
しかし、この方式では、メイン電流が、このセンタータップコンデンサＣ２を流れるので、コンデンサＣ２の信頼性が要求される。また、コンデンサＣ２として大容量のものが必要になる。信頼性が高く、大容量のコンデンサは大型になり装置の小型化を妨げる。
As described above, in the case of an inverter having a full bridge configuration, the action of eliminating the demagnetization does not work unlike an inverter having a half bridge configuration. Therefore, it is necessary to take measures to prevent the magnet from being demagnetized.
In a full-bridge inverter, a method of providing the center tap capacitor C2 shown in FIG. 7 is generally well known as a measure for preventing the biasing of the transformer.
By providing the center tap capacitor C2, even if the ON time of one of the switching elements becomes longer, the voltage of the center tap capacitor C2 also increases due to the longer time, and the switching element having a longer ON time is turned on. The voltage applied to the transformer Tr during the period also decreases.
Therefore, even if the ON time of one switching element becomes long, it is possible to prevent the transformer from being demagnetized.
However, in this method, since the main current flows through the center tap capacitor C2, the reliability of the capacitor C2 is required. Further, a capacitor C2 having a large capacity is required. Highly reliable and large-capacitance capacitors become large and prevent miniaturization of the device.
近年、露光装置において、大面積を高照度で照射する大電力のランプに対応するため、さらに大容量のランプ点灯電源装置が求められている。
このため、前述したようにフルブリッジ構成のインバータが使用されるようになってきた。一方、露光装置全体の小型化も要求されており、大容量で大型のコンデンサをできるだけ使用しないでランプ点灯電源装置を構成したいという強い要望もある。
本発明は上記事情に鑑みなされたものであって、インバータ内のスイッチング素子をフルブリッジに構成したランプの点灯装置において、センタータップコンデンサを用いずに、トランスの偏磁を防ぎ、装置の小型化をはかることを目的とする。
In recent years, in an exposure apparatus, in order to cope with a high-power lamp that irradiates a large area with high illuminance, an even larger-capacity lamp lighting power supply apparatus is required.
For this reason, as described above, a full-bridge inverter has been used. On the other hand, downsizing of the entire exposure apparatus is also demanded, and there is a strong demand to construct a lamp lighting power supply apparatus without using a large-capacity and large capacitor as much as possible.
The present invention has been made in view of the above circumstances, and in a lamp lighting device in which the switching element in the inverter is configured as a full bridge, without using a center tap capacitor, the bias of the transformer is prevented, and the device is downsized. The purpose is to measure.
本発明では、フルブリッジの構成のインバータにおいて、必要とされるデッドタイムの期間に、トランスの２次側を開放し、トランスに発生した磁束を解消させる電圧を発生させる。これにより、磁束の累積をなくし偏磁を防ぐ。
すなわち、トランスの２次側の整流回路と平滑回路の間に第５のスイッチング素子Ｚ５を設ける。また、第５のスイッチング素子Ｚ５の出力側であって、２次の平滑回路の入力側にプラス側とグランド側を結ぶダイオードを設ける。
そして、インバータのスイッチング素子Ｚ１，Ｚ４、Ｚ２，Ｚ３を全てＯＦＦとする、いわゆるデッドタイムの期間に、スイッチング素子Ｚ５をＯＦＦにする。これにより、トランスの２次側が開放されるので、トランスの１次側の端子には、残っている磁束を打ち消す方向に電圧が発生する。このため、一方のスイッチング素子のＯＮ時間が長くなったとしても、上記デッドタイムの期間に、上記スイッチング素子がＯＮになっている期間に発生した磁束は打ち消され、トランスが偏磁するのを防ぐことができる。
なお、上記スイッチング素子Ｚ５をＯＦＦしている時、トランスの２次側が開放されるが、第５のスイッチング素子Ｚ５の出力側であって、２次の平滑回路の入力側にプラス側とグランド側を結ぶダイオードを設けることで、上記スイッチング素子Ｚ５をＯＦＦしている間、２次側平滑回路のコイルＬ１からの電流は、上記ダイオードを介してランプに供給され、ランプが消灯することはない。
In the present invention, in the inverter having a full bridge configuration, the secondary side of the transformer is opened during a required dead time period, and a voltage is generated that cancels the magnetic flux generated in the transformer. This eliminates the accumulation of magnetic flux and prevents biasing.
That is, the fifth switching element Z5 is provided between the rectifier circuit on the secondary side of the transformer and the smoothing circuit. A diode connecting the plus side and the ground side is provided on the output side of the fifth switching element Z5 and on the input side of the secondary smoothing circuit.
Then, the switching element Z5 is turned off during a so-called dead time period in which all the switching elements Z1, Z4, Z2, and Z3 of the inverter are turned off. As a result, the secondary side of the transformer is opened, and a voltage is generated in the direction of canceling the remaining magnetic flux at the terminal on the primary side of the transformer. For this reason, even if the ON time of one of the switching elements becomes long, the magnetic flux generated during the period when the switching element is ON is canceled during the dead time period, thereby preventing the transformer from being demagnetized. be able to.
When the switching element Z5 is turned off, the secondary side of the transformer is opened, but on the output side of the fifth switching element Z5, the input side of the secondary smoothing circuit is connected to the plus side and the ground side. By providing the diode that connects the current to the lamp, the current from the coil L1 of the secondary smoothing circuit is supplied to the lamp through the diode while the switching element Z5 is OFF, and the lamp does not turn off.
本発明においては、フルブリッジの構成のインバータにおいて、デッドタイムの期間にトランスの２次側を開放し、トランスに発生した磁束を解消させる電圧を発生させるようにしたので、センタータップコンデンサを用いることなく、トランスの磁束の累積をなくし偏磁を防ぐことができる。
このため、フルブリッジ構成のインバータを有するランプ点灯装置の小型化を図ることができる。
In the present invention, in the inverter having a full bridge configuration, the secondary side of the transformer is opened during the dead time period, and a voltage that eliminates the magnetic flux generated in the transformer is generated. Therefore, a center tap capacitor is used. In addition, the accumulation of the magnetic flux of the transformer can be eliminated and the magnetic bias can be prevented.
For this reason, it is possible to reduce the size of a lamp lighting device having a full-bridge inverter.
図１は本発明の実施例のランプ点灯装置の構成を示す図である。
図１に示すランプ点灯装置の基本的な構成は、前記図７に示したものと同様であり、 ＡＣ電源（交流電源）Ｅから供給される交流電力は、１次の整流平滑回路１で整流平滑され、インバータ回路２のフルブリッジに構成されたスイッチング素子Ｚ１〜Ｚ４によりＰＷＭ（パルス幅変調）されて、トランスＴｒの１次側巻線に供給される。
トランスＴｒにより昇圧された電圧は、２次巻線から出力され、２次の整流回路３、平滑回路４で整流平滑され、直流電圧として、点灯装置の出力に接続されたランプ５に印加される。
インバータ回路２は、フルブリッジ型に構成され、前記したようにスイッチング素子Ｚ１とＺ４、スイッチング素子Ｚ２とＺ３が一組になって交互にＯＮ／ＯＦＦ動作され、各スイッチング素子のＯＮ／ＯＦＦの動作時間や動作のタイミングは、制御部１０からのゲート信号により制御される。また、前記したように、スイッチング素子Ｚ１とＺ４がＯＦＦ、スイッチング素子Ｚ２とＺ３もＯＦＦのままの状態となるデッドタイム期間が設けられている。
FIG. 1 is a diagram showing a configuration of a lamp lighting device according to an embodiment of the present invention.
The basic configuration of the lamp lighting device shown in FIG. 1 is the same as that shown in FIG. 7, and the AC power supplied from the AC power source (AC power source) E is rectified by the primary rectifying and smoothing circuit 1. Smoothed, PWM (pulse width modulation) is performed by the switching elements Z1 to Z4 configured as a full bridge of the inverter circuit 2, and supplied to the primary winding of the transformer Tr.
The voltage boosted by the transformer Tr is output from the secondary winding, rectified and smoothed by the
The inverter circuit 2 is configured as a full-bridge type, and as described above, the switching elements Z1 and Z4 and the switching elements Z2 and Z3 are alternately turned on / off, and each switching element is turned on / off. Time and operation timing are controlled by a gate signal from the
本実施例のランプ点灯装置においては、上記構成に加えて、２次の整流回路３と２次の平滑回路４の間に第５のスイッチング素子Ｚ５が接続され、また、第５のスイッチング素子Ｚ５の出力側にプラス側とグランド側を結ぶダイオードＤ５が接続され、制御部１０により、上記第５のスイッチング素子Ｚ５がＯＮ／ＯＦＦ制御される。
上記スイッチング素子Ｚ５は、スイッチング素子Ｚ１〜Ｚ４をＯＦＦとするデッドタイムの期間にＯＦＦとされ、それ以外の期間ではＯＮになるように制御される。
図２に本実施例における第１の動作例を示す。同図は、スイッチング素子Ｚ１〜Ｚ５の第１の動作と、トランスＴｒの１次側端子Ｔ１，Ｔ２間に印加される電圧の波形図を示している。また、図３に、この場合のトランスＴｒのＢＨカーブを示す。
以下、図２、図３により本発明の実施例のランプ点灯装置の第１の動作例について説明する。なお、この例は、前記図９の場合のように、スイッチング素子Ｚ２とＺ３のＯＮ時間（Ｂ１，Ｂ２，Ｂ３）が、Ｚ１とＺ４のＯＮ時間（Ａ１、Ａ２，Ａ３）に比べて短い場合である。また、デッドタイムをＤＴ１，ＤＴ２，ＤＴ３，…で示し、この例では、スイッチング素子Ｚ１，Ｚ４のＯＮ時間と、デッドタイムの時間ＤＴ１，ＤＴ２，ＤＴ３，…が等しい場合を示している。
In the lamp lighting device of the present embodiment, in addition to the above configuration, a fifth switching element Z5 is connected between the
The switching element Z5 is controlled to be OFF during a dead time period in which the switching elements Z1 to Z4 are OFF and to be ON during other periods.
FIG. 2 shows a first operation example in this embodiment. This figure shows the first operation of the switching elements Z1 to Z5 and the waveform diagram of the voltage applied between the primary side terminals T1 and T2 of the transformer Tr. FIG. 3 shows a BH curve of the transformer Tr in this case.
A first operation example of the lamp lighting device according to the embodiment of the present invention will be described below with reference to FIGS. In this example, as in the case of FIG. 9, the ON times (B1, B2, B3) of the switching elements Z2 and Z3 are shorter than the ON times (A1, A2, A3) of Z1 and Z4. It is. The dead time is indicated by DT1, DT2, DT3,... In this example, the ON time of the switching elements Z1, Z4 and the dead time DT1, DT2, DT3,.
（１）Ａ１の期間。
スイッチング素子Ｚ１とＺ４がＯＮ、Ｚ２とＺ３がＯＦＦ、Ｚ５がＯＮとなる。トランスＴｒの１次側端子Ｔ１，Ｔ２のうち、端子Ｔ２にプラスの電圧が印加される。トランスＴｒの磁束密度Ｂは、図３に示すようにＢＨカーブに沿って上昇する。
（２）デッドタイムＤＴ１の期間。
スイッチング素子Ｚ１〜Ｚ５すべてＯＦＦとなる。スイッチング素子Ｚ５がＯＦＦになることにより、トランスＴｒの２次側が開放される。このため、トランスＴｒの１次側端子Ｔ１，Ｔ２には、Ａ１により発生した磁束を打ち消す向き、即ち、端子Ｔ１側がプラスの電圧が発生する。したがって、トランスＴｒの磁束密度は、ＢＨカーブに沿って下降する。この場合、Ａ１の時間とスイッチング素子Ｚ５がＯＦＦであるデッドタイムＤＴ１の時間が等しければ、図３に示すように、Ａ１の期間に発生した磁束が完全に打ち消される。
なお、トランスＴｒの２次側が開放されると、通常、トランスＴｒに蓄積されていたエネルギーによりトランスＴｒの１次側、２次側に高電圧が発生するが、この電圧は、スイッチング素子Ｚ１〜Ｚ４に並列に接続したスナバ回路や電源側の整流平滑回路などにより制限され、トランスＴｒには、図２に示すようにスイッチング素子Ｚ１〜Ｚ４がＯＮになっているときと同様の電圧が印加される。
(1) A1 period.
Switching elements Z1 and Z4 are ON, Z2 and Z3 are OFF, and Z5 is ON. A positive voltage is applied to the terminal T2 of the primary terminals T1 and T2 of the transformer Tr. The magnetic flux density B of the transformer Tr increases along the BH curve as shown in FIG.
(2) Period of dead time DT1.
All the switching elements Z1 to Z5 are turned off. When the switching element Z5 is turned off, the secondary side of the transformer Tr is opened. For this reason, a positive voltage is generated at the primary side terminals T1 and T2 of the transformer Tr in a direction that cancels the magnetic flux generated by A1, that is, the terminal T1 side. Therefore, the magnetic flux density of the transformer Tr decreases along the BH curve. In this case, if the time of A1 is equal to the time of the dead time DT1 when the switching element Z5 is OFF, as shown in FIG. 3, the magnetic flux generated during the period of A1 is completely canceled.
Note that when the secondary side of the transformer Tr is opened, normally, a high voltage is generated on the primary side and the secondary side of the transformer Tr due to the energy accumulated in the transformer Tr. It is limited by a snubber circuit connected in parallel to Z4 or a rectifying / smoothing circuit on the power source side, and the transformer Tr is applied with the same voltage as when the switching elements Z1 to Z4 are turned on as shown in FIG. The
（３）Ｂ１の期間。
スイッチング素子Ｚ２とＺ３がＯＮ、スイッチング素子Ｚ１とＺ４がＯＦＦ、Ｚ５がＯＮとなる。Ａ１の時間よりも短いＢ１の時間、トランスの１次側端子Ｔ１，Ｔ２のうち、端子Ｔ１にプラス側の電圧が印加される。
トランスの磁束密度ＢはＢＨカーブに沿って、図３に示すように、Ａ１の時とは逆方向である負の方向に移動する。
この後、スイッチング素子Ｚ２，Ｚ３がＯＦＦとなり、スイッチング素子Ｚ１〜Ｚ４がＯＦＦ、Ｚ５のみＯＮという期間が存在する。これは、スイッチング素子Ｚ２またはＺ３のＯＮ時間が、スイッチング素子の動作のばらつき等により、本来のＯＮ時間より短くなったためであり、この期間では、スイッチング素子Ｚ５がＯＮのため、トランスＴｒには電圧は印加されない。
（４）デッドタイムＤＴ２の期間。
スイッチング素子Ｚ１〜Ｚ５は、すべてＯＦＦとなる。このため、トランスＴｒの２次側が開放され、トランスの１次側端子Ｔ１，Ｔ２には、Ｂ１の期間に発生した磁束を打ち消す向き、即ちＴ２側がプラスの電圧が発生する。したがって、図３に示すように、トランスの磁束密度は、ＢＨカーブに沿って正の方向に移動する。この場合、Ｂ１の時間よりもＤＴ２の時間のほうが長いので、Ｂ１により発生した磁束が完全に打ち消される。
(3) Period B1.
Switching elements Z2 and Z3 are turned on, switching elements Z1 and Z4 are turned off, and Z5 is turned on. During the time B1, which is shorter than the time A1, a positive voltage is applied to the terminal T1 out of the primary terminals T1, T2 of the transformer.
As shown in FIG. 3, the magnetic flux density B of the transformer moves in the negative direction, which is the opposite direction to that of A1, as shown in FIG.
Thereafter, there is a period in which the switching elements Z2 and Z3 are turned off, the switching elements Z1 to Z4 are turned off, and only Z5 is turned on. This is because the ON time of the switching element Z2 or Z3 has become shorter than the original ON time due to variations in the operation of the switching element. During this period, the switching element Z5 is ON, and the voltage is applied to the transformer Tr. Is not applied.
(4) Period of dead time DT2.
All the switching elements Z1 to Z5 are turned off. For this reason, the secondary side of the transformer Tr is opened, and a positive voltage is generated on the primary side terminals T1 and T2 of the transformer in a direction that cancels the magnetic flux generated during the period B1, that is, the T2 side. Therefore, as shown in FIG. 3, the magnetic flux density of the transformer moves in the positive direction along the BH curve. In this case, since the time of DT2 is longer than the time of B1, the magnetic flux generated by B1 is completely canceled.
以下、上記（１）から（４）の動作を繰り返す。本実施例では、上記のようにデッドタイムＤＴの期間に、トランスＴｒの２次側が開放され、電圧印加中にトランスＴｒに発生した磁束を打ち消す方向に電圧が発生する。このため、磁束が累積されず、トランスＴｒの偏磁が防止される。
なお、スイッチング素子Ｚ５をＯＦＦすると、トランスＴｒの２次側が開放されるが、ランプ４には、２次側平滑回路３のコイルＬ１からの電流が、新たに設けたプラス側とグランド側を結ぶダイオードＤ５を介して供給される。したがって、ランプ４は消灯しない。
Thereafter, the operations (1) to (4) are repeated. In the present embodiment, the secondary side of the transformer Tr is opened during the dead time DT as described above, and a voltage is generated in a direction that cancels the magnetic flux generated in the transformer Tr during voltage application. For this reason, magnetic flux is not accumulated, and biasing of the transformer Tr is prevented.
When the switching element Z5 is turned off, the secondary side of the transformer Tr is opened, but the current from the coil L1 of the secondary
次に、図４、図５により、本実施例のランプ点灯装置の第２の動作例を説明する。図４は、スイッチング素子Ｚ１〜Ｚ５の動作と、トランスＴｒの１次側端子Ｔ１，Ｔ２間に印加される電圧の波形図を示し、図５は、この場合のトランスＴｒのＢＨカーブを示す。
なお、この例は、デッドタイムがスイッチング素子Ｚ１〜Ｚ４のＯＮ時間に比べて短い場合であり、実際の動作に近い例である。なお、その他の記号、符号は第１の動作例と同じである。
（１）Ａ１の期間。
スイッチング素子Ｚ１とＺ４がＯＮ、スイッチング素子Ｚ２とＺ３がＯＦＦ、Ｚ５がＯＮとなる。トランスＴｒの１次側端子Ｔ１，Ｔ２のうち、端子Ｔ２にプラス側の電圧が印加される。図６に示すようにトランスＴｒの磁束密度ＢはＢＨカーブに沿って上昇する。（２）デッドタイムＤＴ１の期間。
スイッチング素子Ｚ１〜Ｚ５は、すべてＯＦＦとなる。トランスＴｒの１次側端子Ｔ１，Ｔ２には、Ａ１の期間で発生した磁束を打ち消す向き、即ち端子Ｔ１側がプラスの電圧が印加される。したがって、トランスＴｒの磁束密度は、図５に示すようにＢＨカーブに沿って下降する。しかし、この場合、デッドタイムＤＴ１の時間が短いので、Ａ１の期間に発生した磁束が完全には打ち消されず、磁束が残る。
Next, a second operation example of the lamp lighting device of the present embodiment will be described with reference to FIGS. FIG. 4 shows an operation of the switching elements Z1 to Z5 and a waveform diagram of a voltage applied between the primary terminals T1 and T2 of the transformer Tr. FIG. 5 shows a BH curve of the transformer Tr in this case.
This example is a case where the dead time is shorter than the ON time of the switching elements Z1 to Z4, and is an example close to an actual operation. Other symbols and symbols are the same as those in the first operation example.
(1) A1 period.
Switching elements Z1 and Z4 are turned on, switching elements Z2 and Z3 are turned off, and Z5 is turned on. Of the primary side terminals T1 and T2 of the transformer Tr, a positive voltage is applied to the terminal T2. As shown in FIG. 6, the magnetic flux density B of the transformer Tr increases along the BH curve. (2) Period of dead time DT1.
All the switching elements Z1 to Z5 are turned off. A positive voltage is applied to the primary side terminals T1 and T2 of the transformer Tr in a direction that cancels the magnetic flux generated during the period A1, that is, the terminal T1 side. Therefore, the magnetic flux density of the transformer Tr decreases along the BH curve as shown in FIG. However, in this case, since the time of the dead time DT1 is short, the magnetic flux generated during the period A1 is not completely canceled, and the magnetic flux remains.
（３）Ｂ１の期間。
スイッチング素子Ｚ２とＺ３がＯＮ、スイッチング素子Ｚ１とＺ４がＯＦＦ、Ｚ５がＯＮとなる。Ａ１の期間よりも短いＢ１の期間、トランスＴｒの１次側端子Ｔ１，Ｔ２のうち、端子Ｔ１にプラス側の電圧が印加される。トランスＴｒの磁束密度Ｂは、図６に示すように、上記残っている磁束の値から、ＢＨカーブに沿って下降する。
しかし、Ｂ１の期間がＡ１の期間よりも短く、Ａ１の期間に発生した磁束は、まだ打ち消されずに残る。この後、第１の動作例と同様にスイッチング素子Ｚ１〜Ｚ４がＯＦＦ、スイッチング素子Ｚ５のみＯＮという期間が存在する。
（４）デッドタイムＤＴ２の期間。
スイッチング素子Ｚ１〜Ｚ５すべてＯＦＦとなる。トランスＴｒの１次側端子Ｔ１，Ｔ２には、Ａ１の期間に発生して残っている磁束を打ち消す向きのＴ１側がプラスの電圧が発生する。トランスの磁束密度Ｂは、図５に示すように上記残っている磁束の値から、ＢＨカーブに沿って下降する。ここにいたって、Ａ１の期間に発生した磁束が打ち消される。
以下、上記（１）から（４）の動作を繰り返す。第１の動作例と同様に、デッドタイムＤＴの期間に、トランスの２次側が開放され、電圧印加中にトランスに発生した磁束を打ち消す方向に電圧が発生する。このため、磁束が累積されず、トランスＴｒの偏磁が防止される。
(3) Period B1.
Switching elements Z2 and Z3 are turned on, switching elements Z1 and Z4 are turned off, and Z5 is turned on. During the period B1, which is shorter than the period A1, a positive voltage is applied to the terminal T1 out of the primary terminals T1, T2 of the transformer Tr. As shown in FIG. 6, the magnetic flux density B of the transformer Tr decreases along the BH curve from the value of the remaining magnetic flux.
However, the period B1 is shorter than the period A1, and the magnetic flux generated during the period A1 remains without being canceled. Thereafter, as in the first operation example, there is a period in which the switching elements Z1 to Z4 are OFF and only the switching element Z5 is ON.
(4) Period of dead time DT2.
All the switching elements Z1 to Z5 are turned off. On the primary side terminals T1 and T2 of the transformer Tr, a positive voltage is generated on the T1 side in the direction of canceling the remaining magnetic flux generated during the period A1. The magnetic flux density B of the transformer is lowered along the BH curve from the value of the remaining magnetic flux as shown in FIG. Here, the magnetic flux generated during the period A1 is canceled.
Thereafter, the operations (1) to (4) are repeated. As in the first operation example, during the dead time DT, the secondary side of the transformer is opened, and a voltage is generated in a direction that cancels the magnetic flux generated in the transformer during voltage application. For this reason, magnetic flux is not accumulated, and biasing of the transformer Tr is prevented.
なお、上記実施例では、直流放電ランプを点灯させる場合について説明したが、図６の変形例に示すように、トランスの２次側に第２のインバータを設け、直流を交流に変換することで、交流放電ランプを交流点灯させることもできる。
図６において、図１に示したものと同一のものには同一の符号が付されており、図６では、２次の平滑回路４の出力側に直流を交流に変換するための第２のインバータ６が設けられており、第２のインバータ６の出力側には、交流で点灯させる交流放電ランプ７が設けられている。
その他の構成、動作は前記図１に示したものと同様であり、ＡＣ電源（交流電源）Ｅから供給される交流電力は、１次の整流平滑回路１で整流平滑され、フルブリッジに構成されたインバータ回路２のスイッチング素子Ｚ１〜Ｚ４によりＰＷＭ（パルス幅変調）されて、トランスＴｒの１次側巻線に供給される。トランスＴｒにより昇圧された電圧は、２次巻線から出力され、２次の整流回路３、平滑回路４で整流平滑され、制御部１０により制御される第２のインバータ６で交流に変換され、交流で点灯するランプ７に印加される。
２次の整流回路３と２次の平滑回路４の間には、図１に示したものと同様、第５のスイッチング素子Ｚ５が接続され、制御部１０により、上記第５のスイッチング素子Ｚ５がＯＮ／ＯＦＦ制御される。上記スイッチング素子Ｚ５は、スイッチング素子Ｚ１〜Ｚ４をＯＦＦとするデッドタイムの期間にＯＦＦとされ、それ以外の期間ではＯＮになるように制御され、前記したように偏磁が防止される。
In the above embodiment, the case where the DC discharge lamp is turned on has been described. However, as shown in the modified example of FIG. 6, a second inverter is provided on the secondary side of the transformer to convert DC to AC. The AC discharge lamp can be lit with AC.
In FIG. 6, the same components as those shown in FIG. 1 are denoted by the same reference numerals. In FIG. 6, a second for converting direct current into alternating current on the output side of the secondary smoothing circuit 4 is shown. An inverter 6 is provided. On the output side of the second inverter 6, an AC discharge lamp 7 that is lit with an alternating current is provided.
Other configurations and operations are the same as those shown in FIG. 1, and the AC power supplied from the AC power source (AC power source) E is rectified and smoothed by the primary rectifying and smoothing circuit 1 to be configured as a full bridge. Further, PWM (pulse width modulation) is performed by the switching elements Z1 to Z4 of the inverter circuit 2 and supplied to the primary winding of the transformer Tr. The voltage boosted by the transformer Tr is output from the secondary winding, rectified and smoothed by the
A fifth switching element Z5 is connected between the
１ １次の整流平滑回路
２ インバータ回路
３ ２次の整流回路
４ ２次の平滑回路
５ 直流放電ランプ
６ 第２のインバータ
７ 交流放電ランプ
１０ 制御部
Ｅ ＡＣ電源
Ｃ１〜Ｃ４ コンデンサ
Ｄ１〜Ｄ６ ダイオード
Ｚ１〜Ｚ５ スイッチング素子
Ｌ１，Ｌ２ コイル
Ｔｒ トランス
DESCRIPTION OF SYMBOLS 1 Primary rectification smoothing circuit 2
Claims (1)
上記２次の整流回路と上記２次平滑回路の間に接続される第５のスイッチング素子と、 上記第５のスイッチング素子の出力側に設けられ、２次平滑回路の入力側のプラス側とグランド側を結ぶダイオードと、
上記第１〜第５のスイッチング素子のＯＮ／ＯＦＦを制御する制御部とを備え、
上記制御部は、上記第１〜第４のスイッチング素子をすべてＯＦＦとするデッドタイムの期間に、第５のスイッチング素子をＯＦＦする
ことを特徴とするランプ点灯装置。 The first to fourth switching elements configured in a full bridge connected to a power source, a transformer connected to the switching element, a secondary rectifier circuit and a secondary smoothing circuit connected to the transformer, In the lamp lighting power supply device in which the lamp is connected to the output side of the secondary smoothing circuit,
A fifth switching element connected between the secondary rectifier circuit and the secondary smoothing circuit; a positive side on the input side of the secondary smoothing circuit provided on the output side of the fifth switching element; A diode connecting the sides,
A controller that controls ON / OFF of the first to fifth switching elements,
The control unit turns off the fifth switching element during a dead time period in which all of the first to fourth switching elements are turned off.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004209866A JP4432652B2 (en) | 2004-07-16 | 2004-07-16 | Lamp lighting device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004209866A JP4432652B2 (en) | 2004-07-16 | 2004-07-16 | Lamp lighting device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006032148A true JP2006032148A (en) | 2006-02-02 |
| JP4432652B2 JP4432652B2 (en) | 2010-03-17 |
Family
ID=35898238
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004209866A Active JP4432652B2 (en) | 2004-07-16 | 2004-07-16 | Lamp lighting device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4432652B2 (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011027937A (en) * | 2009-07-23 | 2011-02-10 | Canon Inc | Image forming apparatus and voltage generation circuit |
| WO2016151775A1 (en) * | 2015-03-24 | 2016-09-29 | 三菱電機株式会社 | Inverter device and method for controlling inverter device |
| US9595886B2 (en) | 2011-11-28 | 2017-03-14 | Mitsubishi Electric Corporation | Vehicle auxiliary power supply device and overcurrent protection method thereof |
| JP2017070196A (en) * | 2015-09-30 | 2017-04-06 | 株式会社村田製作所 | Dc/dc conversion apparatus |
| JPWO2016020980A1 (en) * | 2014-08-05 | 2017-04-27 | 三菱電機株式会社 | Power converter |
-
2004
- 2004-07-16 JP JP2004209866A patent/JP4432652B2/en active Active
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011027937A (en) * | 2009-07-23 | 2011-02-10 | Canon Inc | Image forming apparatus and voltage generation circuit |
| US9595886B2 (en) | 2011-11-28 | 2017-03-14 | Mitsubishi Electric Corporation | Vehicle auxiliary power supply device and overcurrent protection method thereof |
| JPWO2016020980A1 (en) * | 2014-08-05 | 2017-04-27 | 三菱電機株式会社 | Power converter |
| WO2016151775A1 (en) * | 2015-03-24 | 2016-09-29 | 三菱電機株式会社 | Inverter device and method for controlling inverter device |
| JP2017070196A (en) * | 2015-09-30 | 2017-04-06 | 株式会社村田製作所 | Dc/dc conversion apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4432652B2 (en) | 2010-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8837174B2 (en) | Switching power-supply apparatus including switching elements having a low threshold voltage | |
| US7522430B2 (en) | Switching power supply apparatus | |
| JP5914989B2 (en) | Switching power supply | |
| US10892687B2 (en) | Asymmetric power converter, power converters, and operating power converters | |
| US6952353B2 (en) | Integrated magnetic isolated two-inductor boost converter | |
| JP2007097379A (en) | Dc-dc converter | |
| US20110255314A1 (en) | Switched power converter with extended hold-up time | |
| TWI578676B (en) | Power conversion system | |
| JP5790010B2 (en) | Switching power supply | |
| US11152862B2 (en) | Power controllers and control methods for reducing output voltage ripple when line voltage is low | |
| JP4816908B2 (en) | Multi-output switching power supply | |
| JP4432652B2 (en) | Lamp lighting device | |
| JP3354454B2 (en) | Switching power supply | |
| JP5103671B2 (en) | Transformer and switching power supply device including the transformer | |
| JPS59178969A (en) | Dc/dc converter | |
| JP2006525780A (en) | Power unit with self-oscillating series resonant converter | |
| JP4935457B2 (en) | Voltage converter and voltage detection circuit | |
| JP2005151709A (en) | Dc converter | |
| JP4494875B2 (en) | Discharge lamp lighting device | |
| JP3387022B2 (en) | Switching power supply | |
| JP4305935B2 (en) | Switching power supply | |
| JP3102985B2 (en) | Switching power supply | |
| JP4961872B2 (en) | AC-DC converter | |
| JPH06284713A (en) | Switching power-supply circuit | |
| JP3231175B2 (en) | Switching power supply |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070306 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091127 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091201 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091214 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4432652 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130108 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130108 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140108 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |