JP2006031406A - Image synthesizing apparatus - Google Patents
Image synthesizing apparatus Download PDFInfo
- Publication number
- JP2006031406A JP2006031406A JP2004209297A JP2004209297A JP2006031406A JP 2006031406 A JP2006031406 A JP 2006031406A JP 2004209297 A JP2004209297 A JP 2004209297A JP 2004209297 A JP2004209297 A JP 2004209297A JP 2006031406 A JP2006031406 A JP 2006031406A
- Authority
- JP
- Japan
- Prior art keywords
- image data
- bit
- synthesis
- alpha blending
- alpha
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Studio Circuits (AREA)
- Editing Of Facsimile Originals (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Controls And Circuits For Display Device (AREA)
- Image Processing (AREA)
Abstract
Description
本発明は、画像合成に係り、特にFPD(Flat Panel Display)などに用いられるアルファブレンディングを行うアルファブレンディング合成機構を有する画像合成装置に関する。 The present invention relates to image composition, and more particularly to an image composition apparatus having an alpha blending composition mechanism for performing alpha blending used for FPD (Flat Panel Display) and the like.
近年、LCD(Liquid crystal display)などのFPD画面上の背景画像などを半透明化して、別の画像をアルファブレンディング合成(透過合成とも呼称される)する機構を有する画像合成装置が開発されている。アルファブレンディングは、透明度に応じて複数の画像を合成し、不透明度を表す値として不透明度係数α(アルファ)値が用いられる。α値に応じて画像を合成するアルファブレンディング合成回路には、一方の画像データにα値を乗算する第1の乗算器と、他方の画像データに(1−α)値を乗算する第2の乗算器と、第1の乗算器の出力と第2の乗算器の出力とを加算する加算器から構成されている(例えば、特許文献1参照。)。 2. Description of the Related Art In recent years, an image synthesizer having a mechanism for making a background image on an FPD screen such as an LCD (Liquid crystal display) semi-transparent and synthesizing another image with alpha blending (also called transmission synthesis) has been developed. . In alpha blending, a plurality of images are synthesized according to transparency, and an opacity coefficient α (alpha) value is used as a value representing opacity. The alpha blending synthesis circuit that synthesizes an image according to an α value includes a first multiplier that multiplies one image data by an α value, and a second multiplier that multiplies the other image data by a (1-α) value. It is comprised from the multiplier and the adder which adds the output of a 1st multiplier, and the output of a 2nd multiplier (for example, refer patent document 1).
ところが、画像データがカラー化され、画像データが高諧調(bit数大)で画素数(ピクセル数)が増大する場合、アルファブレンディング合成処理を行う画像データ数の増大により、アルファブレンディング合成回路を構成する乗算器、加算器などの回路数の増大や、画像処理の指示を行うマイクロプロセッサ(MPU)等の機能が増大する。このため、アルファブレンディング合成回路を有する半導体集積回路やアルファブレンディング合成を行う画像合成装置のコストが上昇する問題点がある。
本発明は、回路規模の増大を抑制し、複数bitで複数諧調の画像データと1bitで2諧調の画像データを画像合成するアルファブレンディング合成部を有する画像合成装置を提供する。 The present invention provides an image synthesizing apparatus that includes an alpha blending synthesizing unit that suppresses an increase in circuit scale and synthesizes multi-tone image data with multiple bits and 2-tone image data with 1 bit.
上記目的を達成するために、本発明の一態様の半導体装置は、nbit(ただし、nは2以上の正の整数)で2n諧調の第1の画像データと、1bitで2階調の第2の画像データと、前記第1及び第2の画像データを不透明度係数α(ただし、αは、α=1/2mで表され、mは1以上の正の整数で、且つnよりも小さい)に応じてアルファブレンディング合成を行う透過合成手段と、前記透過合成手段により、mの値に応じて、最上位bitからm番目のbitまでの画像データに前記第2の画像データがあてはめられ、(m+1)番目のbitから最下位のbitまでの画像データに前記第1の画像データの最上位bit以降の画像データが順次あてはめられた合成画像データとを具備することを特徴とする。 In order to achieve the above object, a semiconductor device of one embodiment of the present invention includes n-bit (where n is a positive integer equal to or larger than 2) first image data with 2n gradations and 1-bit first gradation with two gradations. 2 and the first and second image data are represented by an opacity coefficient α (where α is expressed as α = 1/2 m , m is a positive integer equal to or greater than 1 and more than n. The second image data is applied to the image data from the most significant bit to the m-th bit according to the value of m by the transmission composition means for performing alpha blending composition according to (small) and the transmission composition means. , And (m + 1) -th bit to the lowest-order bit, and composite image data in which image data after the highest-order bit of the first image data is sequentially applied.
更に、上記目的を達成するために、本発明の他態様の半導体装置は、所定のソースチャネル数に達すると、nbit(ただし、nは2以上の正の整数)で2n諧調の背景画像データ及び1bitで2階調の重ね合わせ画像データをラッチするラッチ回路と、前記ラッチ回路から出力された前記背景画像データ及び前記重ね合わせ画像データを入力し、前記背景画像データ及び重ね合わせ画像データを不透明度係数α(ただし、αは、α=1/2mで表され、mは1以上の正の整数で、且つnよりも小さい)に応じて、最上位bitからm番目のbitまでの画像データに前記重ね合わせ画像データをあてはめ、(m+1)番目のbitから最下位のbitまでの画像データに前記背景画像データの最上位bitから(n−m)番目のbitの画像データを順次あてはめるアルファブレンディング合成を行い、前記背景画像データ及び前記重ね合わせ画像データをnbitで2n諧調の合成画像データとするアルファブレンディング合成部と、前記アルファブレンディング合成部から出力された前記合成画像データを入力し、表示パネルを駆動するための信号を発生するソースドライバとを具備することを特徴とする。 Furthermore, in order to achieve the above object, the semiconductor device according to another aspect of the present invention, when reaching a predetermined number of source channels, uses nbit (where n is a positive integer of 2 or more) and 2 n tone background image data. And a latch circuit that latches two-level superimposed image data at 1 bit, and the background image data and the superimposed image data output from the latch circuit are input, and the background image data and the superimposed image data are invalidated. Images from the most significant bit to the mth bit depending on the transparency coefficient α (where α is expressed as α = 1/2 m , m is a positive integer of 1 or more and smaller than n) The superimposed image data is applied to the data, and the (n + 1) th bit from the most significant bit of the background image data to the image data from the (m + 1) th bit to the least significant bit. Performed sequentially applying alpha blending synthetic image data, the background image data and the alpha blending synthesizing unit to 2 n gradation of the synthesized image data in nbit image data overlay, the synthesized output from the alpha blending combining unit And a source driver for inputting image data and generating a signal for driving the display panel.
本発明によれば、回路規模の増大を抑制し、複数bitで複数諧調の画像データと1bitで2諧調の画像データを画像合成するアルファブレンディング合成部を有する画像合成装置を提供することができる。 According to the present invention, it is possible to provide an image synthesizing apparatus that includes an alpha blending synthesizing unit that suppresses an increase in the circuit scale and synthesizes a plurality of tone images with a plurality of bits and a two tone image data with one bit.
以下本発明の実施例について図面を参照しながら説明する。 Embodiments of the present invention will be described below with reference to the drawings.
まず、本発明の実施例1に係る画像合成装置について、図面を参照して説明する。図1は画像合成装置を示すブロック図である。
First, an image composition device according to
図1に示すように、画像合成装置1は、マイクロプロセッサ(MPU)2、LCDドライバ3、及び表示パネル(LCDパネル)3を有し、表示パネル3に26万色のカラー表示を行う。マイクロプロセッサ(MPU)2は、画像合成装置1の実行演算を行うため、例えば、画像データ処理制御用データなどの信号を16bitのパラレルデータとしてLCDドライバ3に出力する。
As shown in FIG. 1, the
LCDドライバ3は、システムインターフェース10、表示レジスタ回路11、表示RAM12、ラッチ回路13、アルファブレンディング合成部14、ソースドライバ15、発振器16、タイミング発生回路17、ゲート制御回路18、及びゲートドライバ19から構成されている。
The
システムインターフェース10は高速システムインターフェースを備え、マイクロプロセッサ2から出力された高速演算処理用データ信号を入力する。表示レジスタ回路11はシステムインターフェース10から出力された信号を入力し、例えば、6bitの64諧調データ特性の傾き調整、振幅調整、及び微調整などを行う。表示RAM12は表示レジスタ回路11から出力された信号を入力し、例えば、16ビット/画素構成でビットパターンデータを記憶する。ラッチ回路13は、表示RAM12から出力された信号及びタイミング発生回路17から出力されたビットパターンデータ信号を入力し、表示パネル3のソースチャネル、例えば、396チャネルのデータが入力されたところでこれをラッチする。
The system interface 10 includes a high-speed system interface, and receives a high-speed arithmetic processing data signal output from the
アルファブレンディング合成部14は透過合成手段として機能し、ラッチ回路13から出力された信号を入力し、64階調の背景画像データと2階調の重ね合わせ画像データをアルファブレンディング合成する。ソースドライバ15はレベルシフト回路21、デコーダ回路22、及びソース出力回路23から構成され、アルファブレンディング合成部14から出力された信号を入力し、表示パネル3を駆動するための信号を発生する。
The alpha blending synthesis unit 14 functions as a transmission synthesis unit, receives the signal output from the
発振器16はマイクロプロセッサ2からの信号を入力し、CR発信を行う。ここで、発振周波数は外付け抵抗値を調整することで最適化している。タイミング発生回路17は発振器16からの信号を入力し、画像データを合成するための最適なタイミング信号を発生する。ゲート制御回路18はタイミング発生回路17から出力された信号を入力し、表示パネル3のゲートチャネル、例えば、176チャネルのデータを制御する信号を生成する。ゲートドライバ19はシフトレジスタ回路24、レベルシフト回路25、及びゲート出力回路26から構成され、ゲート制御回路18から出力された信号を入力し、表示パネル3を駆動するための信号を発生する。
The
表示パネル3はソースドライバ15から出力された396チャネルのソースデータ及びゲートドライバ19から出力された176チャネルのゲートデータを入力する。ソースデータは表示パネル3を構成するTFT(Thin film transistor)のソースに供給され、ゲートデータはTFTのゲートに入力され、TFTが動作して画像が表示される。ここで、アルファブレンディング合成されない画素(ピクセル)部分には背景画像データが表示され、アルファブレンディング合成された画素(ピクセル)部分には背景画像データと重ね合わせ画像データがアルファブレンディング合成された画像データが表示される。
The
次に、画像合成装置のアルファブレディング合成について図2を参照して説明する。図2は、画像合成装置のアルファブレディング合成を示すビット配置図、図2(a)は合成前のビット配置図、図2(b)は合成後のビット配置図である。ここで、R(赤)、G(緑)、B(青)はそれぞれ光の3原色であり、不透明度係数αは0.5(1/21)で、背景画像データが透過率50%、重ね合わせデータの透過率が50%の場合である。 Next, alpha blending synthesis of the image synthesis apparatus will be described with reference to FIG. FIG. 2 is a bit arrangement diagram showing alpha-blading synthesis of the image synthesis apparatus, FIG. 2 (a) is a bit arrangement diagram before synthesis, and FIG. 2 (b) is a bit arrangement diagram after synthesis. Here, R (red), G (green), and B (blue) are the three primary colors of light, the opacity coefficient α is 0.5 (1/2 1 ), and the background image data has a transmittance of 50%. This is a case where the transmittance of the overlay data is 50%.
図2(a)に示すように、背景画像データには64階調(6bit)のデータがそれぞれR、G、Bに割り当てられている。一方、重ね合わせ画像データには、2階調(1bit)のデータがそれぞれR、G、Bに割り当てられている。そして、各bitには “1”又は”0“の2階調のデータが割り当てられている。 As shown in FIG. 2A, 64-gradation (6-bit) data is assigned to R, G, and B in the background image data, respectively. On the other hand, two-tone (1 bit) data is assigned to R, G, and B in the superimposed image data. Each bit is assigned two-gradation data of “1” or “0”.
図2(b)に示すように、まず、背景画像データの最上位の5bitから1bitのデータをそれぞれ合成画像データの4bitから0bitのR、G、Bにあてはめる。この結果、背景画像データの値は1/2となる。次に、重ね合わせ画像データを合成画像データの最上位のbit(5bit)のそれぞれR、G、Bにあてはめる。合成後の重ね合わせ画像データは1−αで表せるので値は1/2となる。 As shown in FIG. 2B, first, the most significant 5-bit to 1-bit data of the background image data is respectively applied to 4-bit to 0-bit R, G, and B of the composite image data. As a result, the value of the background image data is ½. Next, the superimposed image data is applied to R, G, and B of the most significant bit (5 bits) of the composite image data. Since the combined image data after synthesis can be expressed by 1-α, the value is ½.
上述したように、本実施例の、画像合成装置では、ラッチ回路13とソースドライバ15の間にアルファブレンディング合成部14が設けられ、ラッチ回路13から出力された背景画像データと重ね合わせ画像データをアルファブレンディング合成部14でアルファブレンディング合成している。このため、背景画像データと重ね合わせ画像データを表示RAM或いは表示レジスタにデータを取り込むときにアルファブレンディング合成する場合やソースドライバの出力段にアルファブレンディング合成回路を設ける場合と比較して、LCDドライバ2の回路数の増大を大幅に抑制でき、LCDドライバ2のチップ面積を3/4以下に低減できる。更に、画像処理の指示を行うマイクロプロセッサ等の機能の増大を抑制することができる。したがって、画像合成装置のコストを抑制することができる。
As described above, in the image synthesizing apparatus according to the present embodiment, the alpha blending synthesizing unit 14 is provided between the
なお、本実施例では、表示パネル3にLCDを用いているが、LCDと同様にライン毎にSCANをして表示を行うFED(Field Emission Display)、ELD(Electroluminescent Display)、或いはPDP(Plasma Display Panel)などを用いてもよい。また、背景画像データは26(6bit)の64階調にしているが、6bit以外の2n諧調(nは2以上)の場合に適用できる。
In the present embodiment, an LCD is used for the
次に、本発明の実施例2に係る、画像合成装置について、図面を参照して説明する。図3は画像合成装置のアルファブレンディング合成を示すビット配置図、図3(a)は合成前のビット配置図、図3(b)は合成後のビット配置図である。本実施例では、実施例1で用いた画像合成装置を用い、不透明度係数αは0.25(1/22)で、背景画像データが透過率25%、重ね合わせデータの透過率が75%の場合である。 Next, an image composition device according to a second embodiment of the present invention will be described with reference to the drawings. 3 is a bit arrangement diagram showing alpha blending synthesis of the image synthesis apparatus, FIG. 3A is a bit arrangement diagram before synthesis, and FIG. 3B is a bit arrangement diagram after synthesis. In this embodiment, the image composition apparatus used in the first embodiment is used, the opacity coefficient α is 0.25 (1/2 2 ), the background image data has a transmittance of 25%, and the overlay data has a transmittance of 75. %.
以下、実施例1と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。 In the following, the same components as those in the first embodiment are denoted by the same reference numerals, and the description thereof is omitted, and only different portions are described.
図3に示すように、まず、背景画像データの最上位の5bitから2bitのデータをそれぞれ合成画像データの3bitから0bitのR、G、Bにあてはめる。この結果、背景画像データの値は1/4となる。次に、重ね合わせ画像データを合成画像データの最上位のbit(5bit)及び4bitのそれぞれR、G、Bにあてはめる。合成後の重ね合わせ画像データは1−αで表せるので値は0.75(1−1/4)となる。 As shown in FIG. 3, first, the most significant 5-bit to 2-bit data of the background image data is applied to the 3-bit to 0-bit R, G, and B of the composite image data, respectively. As a result, the value of the background image data becomes 1/4. Next, the superimposed image data is applied to R, G, and B of the most significant bit (5 bits) and 4 bits of the composite image data, respectively. Since the combined image data after synthesis can be expressed by 1-α, the value is 0.75 (1-1 / 4).
上述したように、本実施例の画像合成装置では、ラッチ回路13とソースドライバ15の間にアルファブレンディング合成部14が設けられ、ラッチ回路13から出力された背景画像データと重ね合わせ画像データをアルファブレンディング合成部14でアルファブレンディング合成している。このため、不透明度係数αが0.25の場合でも実施例1と同じ効果を有する。
As described above, in the image synthesizing apparatus according to the present embodiment, the alpha blending synthesizing unit 14 is provided between the
次に、本発明の実施例3に係る、画像合成装置について、図面を参照して説明する。図4は画像合成装置のアルファブレンディング合成を示すビット配置図、図4(a)は合成前のビット配置図、図4(b)は合成後のビット配置図である。本実施例では、実施例1で用いた画像合成装置を用い、不透明度係数αは0.125(1/23)で、背景画像データが透過率12.5%、重ね合わせデータの透過率が87.5%の場合である。 Next, an image composition device according to a third embodiment of the present invention will be described with reference to the drawings. 4 is a bit arrangement diagram showing alpha blending synthesis of the image synthesis apparatus, FIG. 4A is a bit arrangement diagram before synthesis, and FIG. 4B is a bit arrangement diagram after synthesis. In the present embodiment, the image composition apparatus used in the first embodiment is used, the opacity coefficient α is 0.125 (1/2 3 ), the background image data has a transmittance of 12.5%, and the overlay data has a transmittance. Is 87.5%.
以下、実施例1と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。 In the following, the same components as those in the first embodiment are denoted by the same reference numerals, and the description thereof is omitted, and only different portions are described.
図4に示すように、まず、背景画像データの最上位の5bitから3bitのデータをそれぞれ合成画像データの2bitから0bitのR、G、Bにあてはめる。この結果、背景画像データの値は1/8となる。次に、重ね合わせ画像データを合成画像データの最上位のbit(5bit)、4bit、及び3bitのそれぞれR、G、Bにあてはめる。合成後の重ね合わせ画像データは1−αで表せるので値は0.875(1−1/8)となる。 As shown in FIG. 4, first, the most significant 5-bit to 3-bit data of the background image data is respectively applied to 2-bit to 0-bit R, G, and B of the composite image data. As a result, the value of the background image data is 1/8. Next, the superimposed image data is applied to R, G, and B of the most significant bit (5 bits), 4 bits, and 3 bits of the composite image data, respectively. Since the combined image data after the synthesis can be expressed by 1-α, the value is 0.875 (1-1 / 8).
上述したように、本実施例の画像合成装置では、ラッチ回路13とソースドライバ15の間にアルファブレンディング合成部14が設けられ、ラッチ回路13から出力された背景画像データと重ね合わせ画像データをアルファブレンディング合成部14でアルファブレンディング合成している。このため、不透明度係数αが0.125の場合でも実施例1と同じ効果を有する。
As described above, in the image synthesizing apparatus according to the present embodiment, the alpha blending synthesizing unit 14 is provided between the
本発明は、上記実施例に限定されるものではなく、発明の趣旨を逸脱しない範囲で、種々、変更してもよい。 The present invention is not limited to the above-described embodiments, and various modifications may be made without departing from the spirit of the invention.
例えば、実施例では、背景画像データを26(6bit)の64階調にし、合成画像データを26(6bit)の64階調にして、不透明度係数(1/2m)をmが1の場合(0.5)、mが2の場合(0.25)、mが3の場合(0.125)に適用しているが(ここで、m、nはそれぞれ正の整数で、mは1以上で、且つnよりも小さい)、背景画像データをnbitの2n階調にし、合成画像データをnbitの2n階調にして不透明度係数(1/2m)のmを1からn−1の場合にも適用できる。更に、合成画像データをnbitの2n階調からkbitの2k階調(ここで、kは正の整数で(m+1)以上、且つ(n+m)以下)に設定してもよい。この場合、背景画像データは少なくとも1bit以上の画像データが合成画像データに割り当てられる。
For example, in the embodiment, the background image data is 2 6 (6 bits) 64 gradations, the composite image data is 2 6 (6 bits) 64 gradations, and the opacity coefficient (1/2 m ) is m = 1. (0.5), m is 2 (0.25), and m is 3 (0.125) (where m and n are positive integers, m Is 1 or more and smaller than n), the background image data is n bits in 2n gradations, the composite image data is n bits in 2n gradations, and the opacity coefficient (1/2 m ) m is 1 It can be applied to the case of n-1. Furthermore, the composite image data may be set from n
1 画像合成装置
2 マイクロプロセッサ(MPU)
3 表示パネル
10 システムインターフェース
11 表示レジスタ
12 表示RAM
13 ラッチ回路
14 アルファブレンディング合成部
15 ソースドライバ
16 発振器
17 タイミング発生回路
18 ゲート制御回路
19 ゲートドライバ
21 レベルシフタ回路
22 デコーダ回路
23 ソース出力部
24 シフトレジスタ回路
25 レベルシフト回路
26 ゲート出力回路
1
3 Display panel 10 System interface 11 Display register 12 Display RAM
13 Latch Circuit 14 Alpha
Claims (5)
1bitで2階調の第2の画像データと、
前記第1及び第2の画像データを不透明度係数α(ただし、αは、α=1/2mで表され、mは1以上の正の整数で、且つnよりも小さい)に応じてアルファブレンディング合成を行う透過合成手段と、
前記透過合成手段により、mの値に応じて、最上位bitからm番目のbitまでの画像データに前記第2の画像データがあてはめられ、(m+1)番目のbitから最下位のbitまでの画像データに前記第1の画像データの最上位bit以降の画像データが順次あてはめられた合成画像データと
を具備することを特徴とする画像合成装置。 nbit (where n is a positive integer equal to or greater than 2) and 2 n gradation first image data;
Second image data of 1 gradation and 2 gradations;
The first and second image data is alpha according to an opacity coefficient α (where α is expressed as α = 1/2 m , m is a positive integer of 1 or more and smaller than n). A transparent synthesis means for blending synthesis;
According to the value of m, the second image data is applied to the image data from the most significant bit to the mth bit, and the image from the (m + 1) th bit to the least significant bit, according to the value of m. An image synthesizing apparatus comprising: composite image data in which image data after the most significant bit of the first image data is sequentially applied to the data.
1bitで2階調の重ね合わせ画像データと、
前記背景画像データ及び重ね合わせ画像データを不透明度係数α(ただし、αは、α=1/2mで表され、mは1以上の正の整数で、且つnよりも小さい)に応じてアルファブレンディング合成を行う透過合成手段と、
前記透過合成手段により、mの値に応じて、最上位bitからm番目のbitまでの画像データに前記重ね合わせ画像データがあてはめられ、(m+1)番目のbitから最下位のbitまでの画像データに前記背景画像データの最上位bitから(n−m)番目のbitの画像データが順次あてはめられたnbitで2n諧調の合成画像データと
を具備することを特徴とする画像合成装置。 nbit (where n is a positive integer greater than or equal to 2) 2n tone background image data,
1-bit and 2-level superimposed image data;
The background image data and the superimposed image data are alpha according to an opacity coefficient α (where α is expressed by α = 1/2 m , m is a positive integer of 1 or more and smaller than n). A transparent synthesis means for blending synthesis;
According to the value of m, the superimposed image data is applied to the image data from the most significant bit to the mth bit, and the image data from the (m + 1) th bit to the least significant bit. And (n−m) -th bit image data from the most significant bit of the background image data are sequentially applied to the n-bit 2n tone composite image data.
前記ラッチ回路から出力された前記背景画像データ及び前記重ね合わせ画像データを入力し、前記背景画像データ及び重ね合わせ画像データを不透明度係数α(ただし、αは、α=1/2mで表され、mは1以上の正の整数で、且つnよりも小さい)に応じて、最上位bitからm番目のbitまでの画像データに前記重ね合わせ画像データをあてはめ、(m+1)番目のbitから最下位のbitまでの画像データに前記背景画像データの最上位bitから(n−m)番目のbitの画像データを順次あてはめるアルファブレンディング合成を行い、前記背景画像データ及び前記重ね合わせ画像データをnbitで2n諧調の合成画像データとするアルファブレンディング合成部と、
前記アルファブレンディング合成部から出力された前記合成画像データを入力し、表示パネルを駆動するための信号を発生するソースドライバと
を具備することを特徴とする画像合成装置。 A latch circuit that latches 2 n tone background image data with n bits (where n is a positive integer equal to or greater than 2) and superimposed image data with 2 gradations in 1 bit when a predetermined number of source channels is reached;
The background image data and the overlay image data output from the latch circuit are input, and the background image data and the overlay image data are represented by an opacity coefficient α (where α is represented by α = 1/2 m). , M is a positive integer equal to or greater than 1 and smaller than n), the superimposed image data is applied to the image data from the most significant bit to the mth bit, and the highest from the (m + 1) th bit. Alpha blending synthesis is performed in which image data of the (n−m) th bit from the most significant bit of the background image data is sequentially applied to the image data up to the lower bits, and the background image data and the superimposed image data are nbit. An alpha blending synthesis unit for generating 2n tone composite image data;
An image synthesizing apparatus comprising: a source driver that inputs the synthesized image data output from the alpha blending synthesizing unit and generates a signal for driving a display panel.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004209297A JP2006031406A (en) | 2004-07-16 | 2004-07-16 | Image synthesizing apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004209297A JP2006031406A (en) | 2004-07-16 | 2004-07-16 | Image synthesizing apparatus |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006031406A true JP2006031406A (en) | 2006-02-02 |
Family
ID=35897665
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004209297A Withdrawn JP2006031406A (en) | 2004-07-16 | 2004-07-16 | Image synthesizing apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006031406A (en) |
-
2004
- 2004-07-16 JP JP2004209297A patent/JP2006031406A/en not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7499061B2 (en) | Image signal processing device | |
JP4539394B2 (en) | Gamma correction device, image conversion device using the same, and display device | |
US20060066546A1 (en) | Gamma correction, image processing method and program, gamma correction circuit, image processing apparatus, and display apparatus | |
CN106847197B (en) | Circuit device, electro-optical device, and electronic apparatus | |
KR100823789B1 (en) | Display apparatus, display method, and control apparatus for display apparatus | |
US8009180B2 (en) | Display apparatus containing controller driver with correcting circuit and method of driving display panel | |
US7724396B2 (en) | Method for dithering image data | |
JP2008145493A (en) | Image display method and image display device using the same | |
JP2008268384A (en) | Liquid crystal display | |
JP2012118539A (en) | Display color adjustment | |
US6788306B2 (en) | Display apparatus displaying pseudo gray levels and method for displaying the same | |
JP2004126523A (en) | Electronic circuit, electro-optical device, and electronic apparatus | |
CN113808550A (en) | Device applicable to brightness enhancement in display module | |
JP2009053510A (en) | Liquid crystal driving device and liquid crystal display device | |
US8217967B2 (en) | Display, liquid crystal display, and data processing method for reducing interference due to noise | |
JP2007249085A (en) | Liquid crystal display device and driving method therefor | |
JP2006031406A (en) | Image synthesizing apparatus | |
JP4761806B2 (en) | Image data processing device | |
JP2008181081A (en) | Driving device for image display system | |
JP2004343560A (en) | Image processing method, image processor, and liquid crystal display device using them | |
JP2007139838A (en) | Apparatus and method for processing image | |
JP2005084686A (en) | Display color adjustment | |
JP2015220721A (en) | Display device, image signal processing device and image signal processing method | |
JP3172450B2 (en) | Image information processing device | |
JP2008015407A (en) | Image control ic and electronic equipment |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20071002 |