JP2006024730A - Manufacturing method of semiconductor device - Google Patents

Manufacturing method of semiconductor device Download PDF

Info

Publication number
JP2006024730A
JP2006024730A JP2004201343A JP2004201343A JP2006024730A JP 2006024730 A JP2006024730 A JP 2006024730A JP 2004201343 A JP2004201343 A JP 2004201343A JP 2004201343 A JP2004201343 A JP 2004201343A JP 2006024730 A JP2006024730 A JP 2006024730A
Authority
JP
Japan
Prior art keywords
film
etching
manufacturing
semiconductor device
etched
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004201343A
Other languages
Japanese (ja)
Inventor
Kazunori Nagahata
和典 長畑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2004201343A priority Critical patent/JP2006024730A/en
Publication of JP2006024730A publication Critical patent/JP2006024730A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a manufacturing method of a semiconductor device provided with an etching process capable of applying a pattern work, uniform in the surface and excellent in accuracy without depending upon the roughness and fineness of a processing pattern. <P>SOLUTION: A film to be etched 13, consisting of an SiOCH-based insulating film, is formed on a substrate 11 and a plasma treatment on a mask pattern 15 is effected. According to this method, a pretreatment is effected for forming a modified part 13b by processing the film to be etched 13 exposed from the mask pattern 15 with SiO<SB>2</SB>. Next, the modified part 13b is removed by etching selectively with respect to the mask pattern 15 and an unmodified part 13a consisting of an SiOCH-based material. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は半導体装置の製造方法に関し、特にはエッチングによるパターン加工を行う工程を有する半導体装置の製造方法に関する。   The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing a semiconductor device including a step of performing pattern processing by etching.

高集積半導体装置においては、配線間容量の増大が動作速度の低下を招くために、低誘電率膜(Ｌｏｗ−Ｋ膜)を層間絶縁膜に用いて配線容量の増大を抑制した微細な多層配線が不可欠となっている。低誘電率膜の組成や密度は多様化しているが、例えば、ハイドロゲンシルセキオサン（ＨＳＱ）、メチルシルセスキオキサン（ＭＳＱ）に代表されるＳｉＯＣＨ系材料は、酸化シリコン（ＳｉＯ2）膜の中に炭素（Ｃ）、水素（Ｈ）、メチル（ＣＨ3）を加えた膜であり、膜中のＣ、Ｈ、ＣＨ3の濃度、結合状態および密度などによって、膜の特性を様々に変化させている。そして、このようなＳｉＯＣＨ系材料からなる低誘電率膜のエッチング加工は、従来の酸化シリコン膜の加工技術をそのまま応用することが可能であることから、既存の設備で微細な穴や溝を形成するドライエッチング技術の採用が可能である。 In a highly integrated semiconductor device, an increase in inter-wiring capacitance leads to a decrease in operating speed. Therefore, a fine multilayer wiring that uses a low dielectric constant film (Low-K film) as an interlayer insulating film to suppress an increase in wiring capacitance. Is indispensable. The composition and density of the low dielectric constant film are diversified. For example, SiOCH-based materials represented by hydrogen silsesquioxane (HSQ) and methyl silsesquioxane (MSQ) are silicon oxide (SiO 2 ) films. Carbon (C), hydrogen (H), and methyl (CH 3 ) are added to the film, and the characteristics of the film vary depending on the concentration, bonding state, and density of C, H, and CH 3 in the film. I am letting. The etching process for low dielectric constant films made of such SiOCH-based materials can be applied directly to the conventional silicon oxide film processing technology, so fine holes and grooves can be formed with existing equipment. It is possible to adopt dry etching technology.

例えば、半導体装置の製造工程において、ＳｉＯＣＨ系の低誘電率膜に配線溝や接続孔を形成する場合には、ＣＦ系ガスを用いたプラズマドライエッチングを行っている。この際、エッチングマスクとしては、窒化シリコン（ＳｉＮ）や炭化シリコン（ＳｉＣ）からなる無機マスクが用いられる。そして、このようなプラズマドライエッチングによって、低誘電率膜に配線溝や接続孔等の溝パターンを形成した後には、これらの溝パターンを埋め込む状態で銅（Ｃｕ）等の配線材料膜を形成し、次に無機マスクをストッパとして低誘電率膜上方の余分な配線材料膜をＣＭＰ研磨によって除去する工程が行われる。   For example, in the manufacturing process of a semiconductor device, when a wiring groove or a connection hole is formed in a SiOCH-based low dielectric constant film, plasma dry etching using a CF-based gas is performed. At this time, an inorganic mask made of silicon nitride (SiN) or silicon carbide (SiC) is used as the etching mask. Then, after forming groove patterns such as wiring grooves and connection holes in the low dielectric constant film by such plasma dry etching, a wiring material film such as copper (Cu) is formed in a state of embedding these groove patterns. Next, a process of removing the excess wiring material film above the low dielectric constant film by CMP polishing using the inorganic mask as a stopper is performed.

尚、上述したＣＭＰ研磨や、その後の熱処理においては、無機マスクがＳｉＯＣＨ系の低誘電率膜から剥がれる場合がある。このため、低誘電率膜上に無機マスクを形成する前に、窒素ガス（Ｎ2）や水素ガス（Ｈ2）等の還元性雰囲気中でのプラズマ処理により、低誘電率材料の表面に低炭素濃度層を形成する方法が提案されている。このような方法によれば、この低炭素濃度層によって次に形成する無機マスクとの間の炭素濃度の変化を緩和し、無機マスクの剥がれが防止されるとしている（下記特許文献１参照）。 In the above-described CMP polishing and subsequent heat treatment, the inorganic mask may be peeled off from the SiOCH-based low dielectric constant film. Therefore, before forming an inorganic mask on the low dielectric constant film, the surface of the low dielectric constant material is reduced by plasma treatment in a reducing atmosphere such as nitrogen gas (N 2 ) or hydrogen gas (H 2 ). A method for forming a carbon concentration layer has been proposed. According to such a method, the low carbon concentration layer relaxes the change in the carbon concentration between the inorganic mask to be formed next and prevents the inorganic mask from peeling off (see Patent Document 1 below).

特開２００３−１７５６１号公報JP 2003-17561 A

ところで、上述したようなＣＦ系ガスを用いたＳｉＯＣＨ系絶縁膜のプラズマドライエッチングは、被エッチング材料膜の表面（エッチング表面）にＣＦ系ポリマーを堆積しつつ、イオンアシストによってＣＦ系ポリマーと被エッチング材料膜との表面反応を促進させる技術である。このため、エッチング表面に堆積されるＣＦ系ポリマーの組成と生成量（膜厚）により、エッチング特性が変化する。   By the way, in the plasma dry etching of the SiOCH insulating film using the CF gas as described above, the CF polymer is deposited on the surface (etching surface) of the material to be etched and the CF polymer and the object to be etched by ion assist. This is a technology that promotes the surface reaction with the material film. For this reason, an etching characteristic changes with the composition and production amount (film thickness) of CF type polymer deposited on the etching surface.

ところが、ＳｉＯＣＨ系材料膜のエッチングにおいては、ＳｉＯＣＨ系材料膜からも炭素（Ｃ）が供給されるため、膜中の炭素（Ｃ）の含有量によってＣＦ系ポリマーの生成量も変化する。このため、エッチング条件の制御が非常にシビアになる。   However, in the etching of the SiOCH-based material film, carbon (C) is also supplied from the SiOCH-based material film, so that the amount of CF-based polymer generated varies depending on the carbon (C) content in the film. For this reason, control of etching conditions becomes very severe.

しかも、エッチング表面に堆積されるＣＦ系ポリマーの生成量は、エッチング面積やアスペクト比によって変化する。つまり、マスクのアスペクト比が小さい部分では、マスクのアスペクト比が大きい部分と比較してＣＦ系ポリマーの堆積厚が大きくなるのである。このため、マスクのパターンの疎密によってエッチング特性が変化する。すなわち、ＣＦ系ポリマーの堆積厚が大きい部分においては、厚膜のＣＦ系ポリマーに阻まれてエッチング表面にイオンが到達し難くなるため、エッチング速度が遅くなったり、さらにはエッチングが途中で停止する場合もある。そして、エッチング速度が速い部分においては、マスクや下地のエッチングストッパ層にまでエッチングが進んでストッパ層が突き抜けるなどの不具合が発生したり、またエッチング線幅がシフトし易くなる。   In addition, the amount of CF polymer deposited on the etching surface varies depending on the etching area and aspect ratio. That is, in the portion where the mask aspect ratio is small, the CF-based polymer deposition thickness is larger than in the portion where the mask aspect ratio is large. Therefore, the etching characteristics change due to the density of the mask pattern. In other words, in the portion where the CF-based polymer is deposited thick, the thick CF-based polymer prevents the ions from reaching the etching surface, so that the etching rate is slow or the etching stops halfway. In some cases. In a portion where the etching rate is high, problems such as etching proceeding to the mask and the underlying etching stopper layer and the stopper layer penetrating occur, and the etching line width is likely to shift.

また特に、ＳｉＣＯＨ系材料膜のエッチングにおいて発生する炭素（Ｃ）や水素（Ｈ）は、窒化シリコン（ＳｉＮ）や炭化シリコン（ＳｉＣ）からなる無機マスクに対するエッチングガスとして働く。このため、無機マスクに対する選択比が不足することも、エッチング線幅のシフトに悪影響を及ぼし、さらに寸法精度の高いエッチングを妨げる要因となっている。   In particular, carbon (C) and hydrogen (H) generated during etching of the SiCOH-based material film serve as an etching gas for an inorganic mask made of silicon nitride (SiN) or silicon carbide (SiC). For this reason, the lack of the selection ratio with respect to the inorganic mask also adversely affects the shift of the etching line width, and further hinders etching with high dimensional accuracy.

そこで本発明は、寸法精度の高いパターン加工をシビアなエッチング条件の設定を必要とせずに容易に行うことが可能な半導体装置の製造方法を提供することを目的とする。   SUMMARY OF THE INVENTION An object of the present invention is to provide a method for manufacturing a semiconductor device that can easily perform pattern processing with high dimensional accuracy without requiring severe etching conditions.

そこで本発明は、   Therefore, the present invention provides

このような目的を達成するための本発明の半導体装置の製造方法は、基板上に形成された被エッチング膜の膜質を部分的に改質する前処理工程を行った後に、この前処理によって膜質が改質された被エッチング膜の改質部分を選択的にエッチング除去するパターニング工程を行うことを特徴としている。   In order to achieve such an object, the method of manufacturing a semiconductor device of the present invention performs a pretreatment process for partially modifying the film quality of a film to be etched formed on a substrate, and then performs the film quality by this pretreatment. A patterning step of selectively etching away a modified portion of the film to be etched whose surface has been modified is characterized.

このような製造方法では、前処理工程において、被エッチング膜の膜質を部分的に改質することにより、被エッチング膜には改質部分と未改質部分とが形成される。このため、次のパターニング工程では、等方性、異方性のエッチング条件には関わりなく、未改質部分に対する選択性のみを考慮したエッチング条件で改質部分を選択的にエッチング除去することにより、未改質部分に対しての影響を最小限に抑えつつ、改質部分のみが選択的にエッチング除去される。   In such a manufacturing method, a modified portion and an unmodified portion are formed in the etched film by partially modifying the film quality of the etched film in the pretreatment step. For this reason, in the next patterning process, regardless of the isotropic and anisotropic etching conditions, the modified portion is selectively etched away under the etching conditions that consider only the selectivity to the unmodified portion. Only the modified portion is selectively etched away while minimizing the influence on the unmodified portion.

また、以上のような製造方法においては、被エッチング膜上にマスクパターンを設けた状態で前処理を行うことで、マスクパターンの開口部に対してのみ選択的に前処理が行われるため、この前処理において次のパターニング工程で除去される改質部分が規定される。このような前処理としては、例えばプラズマ処理が行われ、このプラズマ処理により、被エッチング膜の酸化などの改質が行われる。   In the manufacturing method as described above, since the pretreatment is performed with the mask pattern provided on the film to be etched, the pretreatment is selectively performed only on the opening of the mask pattern. A modified portion to be removed in the next patterning step in the pretreatment is defined. As such pretreatment, for example, plasma treatment is performed, and modification such as oxidation of the film to be etched is performed by the plasma treatment.

以上説明したように本発明の半導体装置の製造方法によれば、被エッチング膜自体に部分的に改質部分を形成することにより、被エッチング膜の未改質部分に対する改質部分の選択性のみを考慮したエッチングを行うことで、未改質部分への影響を最小限に抑えたパターニングを行うことが可能になる。したがって、例えば等方性エッチングの条件であっても、異方性形状のパターニングを行うことが可能になる等、エッチング条件の範囲が拡大し、これによりプロセスマージンが拡大する。したがって、寸法精度の高いパターン加工をシビアなエッチング条件の設定を必要とせずに容易に行うことが可能になる。またこの結果、さらに素子構造が微細した半導体装置を作製することが可能になる。   As described above, according to the method for manufacturing a semiconductor device of the present invention, only the selectivity of the modified portion with respect to the unmodified portion of the etched film is formed by forming the modified portion partially in the etched film itself. By performing etching in consideration of the above, it becomes possible to perform patterning while minimizing the influence on the unmodified portion. Therefore, for example, even under isotropic etching conditions, the range of etching conditions is expanded such that it is possible to perform anisotropic patterning, thereby increasing the process margin. Therefore, pattern processing with high dimensional accuracy can be easily performed without requiring severe etching conditions. As a result, it becomes possible to manufacture a semiconductor device with a further finer element structure.

先ず、各実施形態の説明に先立ち、以下の実施形態において用いられるプラズマ処理装置の一例を図１に基づいて説明する。   First, prior to description of each embodiment, an example of a plasma processing apparatus used in the following embodiments will be described with reference to FIG.

この図に示すプラズマ処理装置１は、平行平板型のプラズマ処理装置であり、真空チャンバ２を備えている。そして、真空チャンバ２内には、基板ステージを兼ねた下部電極３と、下部電極３上に対向配置された上部電極４とを備えている。そして、下部電極３と上部電極４とには、それぞれに連動させて高周波バイアスが印加される構成となっている。そして、上部電極４に印加する高周波バイアスにより、被処理物となる基板Ｓが載置された下部電極３と、これに対向配置された上部電極４との間にプラズマを発生させる。また、下部電極３から基板Ｗに印加される高周波バイアス（いわゆる基板バイアス）により、プラズマ中のイオンに運動エネルギーを与え、基板Ｗに対して略垂直方向からイオンを入射させる構成となっている。   A plasma processing apparatus 1 shown in this figure is a parallel plate type plasma processing apparatus and includes a vacuum chamber 2. The vacuum chamber 2 includes a lower electrode 3 that also serves as a substrate stage, and an upper electrode 4 that is disposed opposite to the lower electrode 3. A high frequency bias is applied to the lower electrode 3 and the upper electrode 4 in conjunction with each other. Then, a high frequency bias applied to the upper electrode 4 generates plasma between the lower electrode 3 on which the substrate S to be processed is placed and the upper electrode 4 disposed to face the lower electrode 3. Further, a high-frequency bias (so-called substrate bias) applied from the lower electrode 3 to the substrate W gives kinetic energy to ions in the plasma, and the ions are incident on the substrate W from a substantially vertical direction.

尚、以下の各実施形態においては、上述したように真空チャンバを備えると共に基板バイアスを印加できるプラズマ処理装置であれば、図１に示される平行平板型のプラズマ処理装置に限定されずに用いることができる。   In the following embodiments, any plasma processing apparatus provided with a vacuum chamber and capable of applying a substrate bias as described above is not limited to the parallel plate type plasma processing apparatus shown in FIG. Can do.

以下、本発明の半導体装置の製造方法に関する各実施形態を、図面に基づいて詳細に説明する。   Embodiments relating to a method for manufacturing a semiconductor device of the present invention will be described below in detail with reference to the drawings.

＜第１実施形態＞
図２は、第１実施形態の製造方法を説明するための断面工程図である。この第１実施形態においては、埋め込み配線の形成プロセスにおいて低誘電率膜であるＳｉＯＣＨ系絶縁膜に配線溝を形成する工程に本発明を適用した実施形態を説明する。 <First Embodiment>
FIG. 2 is a cross-sectional process diagram for explaining the manufacturing method of the first embodiment. In the first embodiment, an embodiment in which the present invention is applied to a process of forming a wiring groove in a SiOCH insulating film which is a low dielectric constant film in a buried wiring forming process will be described.

先ず、図２（１）に示すように、半導体素子や下層埋め込み配線等（図示省略）が形成された基板１１上に、ＳｉＯＣＨ系絶縁膜を被エッチング膜１３として成膜する。このＳｉＯＣＨ系絶縁膜は、例えばＳｉＯ2膜にメチル基（ＣＨ3）を導入してなるいわゆるＭＳＱ（メチルシルセスキオキサン）からなり、ここでは、１００ｎｍの膜厚でＳｉＯＣＨ系絶縁膜からなる被エッチング膜１３を形成することとする。 First, as shown in FIG. 2A, a SiOCH-based insulating film is formed as a film to be etched 13 on a substrate 11 on which semiconductor elements, lower-layer buried wirings and the like (not shown) are formed. This SiOCH insulating film is made of, for example, so-called MSQ (methyl silsesquioxane) obtained by introducing a methyl group (CH 3 ) into an SiO 2 film. Here, the SiOCH insulating film is made of a SiOCH insulating film with a thickness of 100 nm. An etching film 13 is formed.

そして、この被エッチング膜１３の上部に、窒化シリコン（ＳｉＮ）または炭化シリコン（ＳｉＣ）からなるマスクパターン１５を形成する。このマスクパターン１５の形成は、被エッチング膜１３上に形成した無機材料膜を、レジストパターン（図示省略）をマスクにしてエッチングすることにより形成される。   Then, a mask pattern 15 made of silicon nitride (SiN) or silicon carbide (SiC) is formed on the etching target film 13. The mask pattern 15 is formed by etching an inorganic material film formed on the etching target film 13 using a resist pattern (not shown) as a mask.

次に、図２（２）に示すように、マスクパターン１５上からのプラズマ処理により被エッチング膜１３の露出部を改質する前処理を行い、被エッチング膜１３に未改質部１３ａを残すと共に、一部をＳｉＯ2化させた改質部１３ｂを形成する。このプラズマ処理においては、マスクパターン１５から露出している被エッチング膜１３部分のＣＨ3基を除去しＳｉＯ2化を進めることのできる処理ガス系として、ＣＨ3基との反応性の高い酸素ガス（Ｏ2）、水素ガス（Ｈ2）、窒素ガス（Ｎ2）が用いられる。 Next, as shown in FIG. 2B, a pretreatment for modifying the exposed portion of the film to be etched 13 is performed by plasma treatment from above the mask pattern 15, leaving an unmodified portion 13 a in the film to be etched 13. At the same time, a modified portion 13b partially formed of SiO 2 is formed. In this plasma processing, an oxygen gas having high reactivity with the CH 3 group is used as a processing gas system capable of removing the CH 3 group in the etched film 13 portion exposed from the mask pattern 15 and promoting the SiO 2 conversion. (O 2 ), hydrogen gas (H 2 ), and nitrogen gas (N 2 ) are used.

また、このプラズマ処理においては、図１に示したプラズマ処理装置を用いて基板Ｗにバイアスを印加することで、基板Ｗ対して略垂直方向からプラズマ中のイオンを入射させる。これにより、異方性を有するプラズマ処理が行われると共に、ある程度の深さに達するようにプラズマ処理が行われる。また、このプラズマ処理においては、イオンの散乱を減らして基板Ｗに対するイオン入射の方向性を得るために、減圧雰囲気下においてのプラズマ処理をおこなう。さらに、基板１１に達する深さにまでプラズマ中のイオンを到達させて改質を進めるために、処理ガス中にアルゴン（Ａｒ）等の希ガスを添加する。特に、酸素ガス（Ｏ2）を用いた場合には、酸素ガス（Ｏ2）の拡散性が強いため、アルゴン（Ａｒ）等の希ガスで希釈することで異方性（入射の方向性）を確保することが好ましい。 Further, in this plasma processing, by applying a bias to the substrate W using the plasma processing apparatus shown in FIG. 1, ions in the plasma are incident on the substrate W from a substantially vertical direction. As a result, plasma processing having anisotropy is performed, and plasma processing is performed so as to reach a certain depth. Further, in this plasma processing, in order to reduce ion scattering and obtain the direction of ion incidence with respect to the substrate W, plasma processing is performed in a reduced pressure atmosphere. Further, a rare gas such as argon (Ar) is added to the processing gas in order to allow the ions in the plasma to reach the depth reaching the substrate 11 and advance the modification. In particular, when oxygen gas (O 2 ) is used, the diffusibility of oxygen gas (O 2 ) is strong. Therefore, anisotropy (incidence direction) is obtained by diluting with a rare gas such as argon (Ar). Is preferably ensured.

また、この前処理においては、マスクパターン１５の開口部から基板１１にまで異方的に前処理が進んで改質部１３ｂが形成されるように、基板バイアスや処理時間などのプラズマ処理条件を設定する。   In this pretreatment, plasma treatment conditions such as a substrate bias and a treatment time are set such that the pretreatment proceeds anisotropically from the opening of the mask pattern 15 to the substrate 11 to form the modified portion 13b. Set.

以下に、このようなプラズマ処理条件として、酸素ガス（Ｏ2）を用いた場合の一例を示す。
処理ガスおよび流量 ：Ｏ2／Ａｒ＝２０／２００ｓｃｃｍ、
上部電極 ：６０ＭＨｚ／１０００Ｗ、
下部電極（基板バイアス）： ２ＭＨｚ／１０００Ｗ、
処理雰囲気内圧力 ：５０ｍＴｏｒｒ（６．６５Ｐａ）、
処理時間 ：３０秒、
尚、ｓｃｃｍはstandard cubic centimeter／minutes。 Hereinafter, an example in which oxygen gas (O 2 ) is used as such a plasma processing condition will be described.
Process gas and flow rate: O 2 / Ar = 20/200 sccm,
Upper electrode: 60 MHz / 1000 W,
Lower electrode (substrate bias): 2 MHz / 1000 W
Processing atmosphere pressure: 50 mTorr (6.65 Pa),
Processing time: 30 seconds,
Note that sccm is standard cubic centimeter / minutes.

以上により、ＳｉＯＣＨ系絶縁膜からなる被エッチング膜１３に、酸化されていない未改質部１３ａと、酸化によりＳｉＯ2化させた改質部１３ｂとを形成する。尚、被エッチング膜１３の膜厚が極薄膜である場合や、次に形成する配線溝の異方性形状を確保する必要のない場合には、基板バイアスを印加せずにプラズマ処理を行っても良い。 In this way, the unmodified portion 13a that has not been oxidized and the modified portion 13b that has been converted to SiO 2 by oxidation are formed in the etched film 13 made of the SiOCH-based insulating film. If the film to be etched 13 is an extremely thin film or if it is not necessary to ensure the anisotropic shape of the wiring groove to be formed next, plasma treatment is performed without applying a substrate bias. Also good.

以上の後、図２（３）に示すように、未改質部１３ａに対して選択性を有するエッチング条件によって、改質部１３ｂを選択的にエッチング除去する。このエッチングにおいては、ＳｉＯＣＨ系材料からなる未改質部１３ａとＳｉＮ等からなるマスクパターン１５に対して選択性の高い条件で、ＳｉＯ2化した改質部１３ａが除去される条件が設定される。 After the above, as shown in FIG. 2 (3), the modified portion 13b is selectively removed by etching under etching conditions having selectivity with respect to the unmodified portion 13a. In this etching, conditions for removing the modified portion 13a converted to SiO 2 are set under conditions with high selectivity with respect to the unmodified portion 13a made of SiOCH-based material and the mask pattern 15 made of SiN or the like. .

ここではプラズマドライエッチングを行うこととし、以下にエッチング条件の一例を示す。
処理ガスおよび流量：Ｃ5Ｆ8／Ａｒ／Ｏ2＝１５／３００／１５ｓｃｃｍ、
上部電極 ：１０００Ｗ、
下部電極 ：１０００Ｗ、
処理雰囲気内圧力 ：５０ｍＴｏｒｒ（６．６５Ｐａ）。 Here, plasma dry etching is performed, and an example of etching conditions is shown below.
Process gas and flow rate: C 5 F 8 / Ar / O 2 = 15/300/15 sccm,
Upper electrode: 1000 W
Lower electrode: 1000 W
Processing atmosphere pressure: 50 mTorr (6.65 Pa).

以上のエッチング条件は、改質部１３ｂを構成するＳｉＯ2のエッチングに適した条件であり、マスクパターン１５を構成するＳｉＮまたはＳｉＣに対する選択比が高く、未改質部１３ａを構成するＳｉＣＯＨ系材料をほとんどエッチングしない条件である。そして、このようなエッチングにより、改質部１３ｂのみを選択的にエッチング除去してなる配線溝１７を形成する。 The above etching conditions are conditions suitable for etching SiO 2 constituting the modified portion 13b, and have a high selectivity to SiN or SiC constituting the mask pattern 15, and the SiCOH-based material constituting the unmodified portion 13a. This is a condition that hardly etches. Then, by such etching, the wiring groove 17 is formed by selectively removing only the modified portion 13b.

以上のようにして被エッチング膜１３に配線溝１７を形成した後には、ここでの図示は省略したが、通常のプロセスにしたがってＣｕ等の金属を配線溝１７内に埋め込んでなる埋め込み配線を形成する。   After the wiring trench 17 is formed in the film to be etched 13 as described above, although not shown here, a buried wiring formed by embedding a metal such as Cu in the wiring trench 17 in accordance with a normal process is formed. To do.

以上説明した第１実施形態の製造方法によれば、図２（２）を用いて説明したように、ＳｉＯＣＨ系絶縁膜からなる被エッチング膜１３上にマスクパターン１５を設けた状態で、前処理としてプラズマ処理を行っている。そしてこのプラズマ処理により、被エッチング膜１３内におけるマスクパターン１５の開口部に対応する部分に、ＳｉＯＣＨ系絶縁膜をＳｉＯ2化された改質部１３ｂを形成している。この状態で、次の工程では、図２（３）を用いて説明したように、ＳｉＯ2化された改質部１３ｂを選択的にエッチング除去するため、この被エッチング膜１３には、前処理（プラズマ処理）で形成された改質部１３ｂに対応する形状の配線溝１７が形成されることになる。 According to the manufacturing method of the first embodiment described above, as described with reference to FIG. 2B, the pretreatment is performed with the mask pattern 15 provided on the etching target film 13 made of the SiOCH-based insulating film. As a plasma treatment. By this plasma treatment, a modified portion 13b in which the SiOCH insulating film is changed to SiO 2 is formed in a portion corresponding to the opening of the mask pattern 15 in the etching target film 13. In this state, in the next step, as described with reference to FIG. 2 (3), the modified portion 13b converted to SiO 2 is selectively removed by etching. A wiring groove 17 having a shape corresponding to the modified portion 13b formed by (plasma treatment) is formed.

ここで、図２（２）を用いて説明したプラズマ処理においては、上述したように異方性を保ってプラズマ処理が行われるように当該プラズマ処理の条件を設定している。このため、改質部１３ｂは、マスクパターン１５の開口部下に異方性形状を保って形成される。そして、図２（３）を用いて説明した改質部１３ｂのエッチングにおいては、マスクパターン１５を構成するＳｉＮに対する選択比が高く、未改質部１３ａを構成するＳｉＣＯＨ系材料をほとんどエッチングさせない条件でのエッチングが行われている。このため、このエッチングにより、被エッチング膜１３には、異方性形状の良好な配線溝１７が形成されることになる。   Here, in the plasma processing described with reference to FIG. 2B, the conditions of the plasma processing are set so that the plasma processing is performed while maintaining anisotropy as described above. For this reason, the modified portion 13b is formed below the opening of the mask pattern 15 while maintaining an anisotropic shape. In the etching of the modified portion 13b described with reference to FIG. 2 (3), the selection ratio with respect to SiN constituting the mask pattern 15 is high, and the SiCOH-based material constituting the unmodified portion 13a is hardly etched. Etching is carried out. Therefore, this etching forms a wiring groove 17 having a good anisotropic shape in the film to be etched 13.

そして、このようなＳｉＯ2化された改質部１３ｂのエッチングにおいては、被エッチング膜１３上にポリマーを形成する必要はない。このため、技術背景で説明したようなＳｉＯＣＨ系絶縁膜のエッチングと比較してエッチング条件の設定が容易になり、各パラメータ変動に対するマージンが拡大し、再現性も向上する。 In such etching of the modified portion 13b converted to SiO 2 , it is not necessary to form a polymer on the etching target film 13. For this reason, it becomes easier to set the etching conditions as compared with the etching of the SiOCH-based insulating film as described in the technical background, the margin for variation of each parameter is expanded, and the reproducibility is improved.

つまり、以上の製造方法では、マスクパターン１５を構成するＳｉＮに対する選択比が高く、未改質部１３ａを構成するＳｉＣＯＨ系材料をほとんどエッチングさせない条件であれば、形状精度良好な改質部１３ｂのみを選択性良好にエッチング除去して、形状精度良好な配線溝１７を形成することが可能になるのである。しかも、マスクパターン１５を残す必要がない場合には、未改質部１３ａに対してのみ選択性良好に改質部１３ｂをエッチングできる条件を設定しても良いことになる。   In other words, in the above manufacturing method, only the modified portion 13b having good shape accuracy is obtained as long as the selection ratio to SiN constituting the mask pattern 15 is high and the SiCOH-based material constituting the unmodified portion 13a is hardly etched. Thus, it is possible to form the wiring groove 17 with good shape accuracy by etching and removing with good selectivity. In addition, when it is not necessary to leave the mask pattern 15, it is possible to set conditions that allow the modified portion 13b to be etched with good selectivity only to the unmodified portion 13a.

したがって、形状精度の高いパターン加工をシビアなエッチング条件の設定を必要とせずに容易に行うことが可能になり、形状精度の高いパターン加工を容易に行うことができる。そしてこの結果、さらに素子構造が微細した半導体装置を作製することが可能になる。   Therefore, it is possible to easily perform pattern processing with high shape accuracy without the need for setting severe etching conditions, and it is possible to easily perform pattern processing with high shape accuracy. As a result, it becomes possible to manufacture a semiconductor device with a further finer element structure.

しかも、上述したように、ＳｉＯ2化された改質部１３ｂのエッチングにおいては、被エッチング膜１３上にポリマーを形成する必要はない。このため、パターンの疎密に依存せずに、面内均一な形状精度を保った配線溝１７を得ることができる。さらに、従来の無機マスク上からのＳｉＯＣＨ系絶縁膜のエッチングと比較して、エッチング速度も５０％程度速くなる。 Moreover, as described above, it is not necessary to form a polymer on the etching target film 13 in the etching of the modified portion 13b converted to SiO 2 . For this reason, it is possible to obtain the wiring trench 17 that maintains the uniform shape accuracy in the surface without depending on the density of the pattern. Furthermore, the etching rate is also increased by about 50% as compared with the conventional etching of the SiOCH-based insulating film on the inorganic mask.

尚、図２（２）を用いて説明したように、前処理として行うプラズマ処理に用いる処理ガスとして、窒素ガス（Ｎ2）や水素ガス（Ｈ2）を用いた場合であっても、同様の効果を得ることができる。 Note that, as described with reference to FIG. 2B, even when nitrogen gas (N 2 ) or hydrogen gas (H 2 ) is used as the processing gas used for the plasma processing performed as the pretreatment, the same applies. The effect of can be obtained.

また、以上の実施形態においては、ＳｉＯＣＨ系絶縁膜からなる被エッチング膜１３の一部を改質するための前処理としてプラズマ処理を行う場合を例示した。しかしながらこの前処理は、紫外線（ＵＶ）や電子ビーム（ＥＢ）等のエネルギーの高い電磁波を照射する処理を行っても良く、これによっても被エッチング膜１３を構成するＳｉＯＣＨ系絶縁膜からＣＨ3基を除去しＳｉＯ2化を進めることが可能である。 Moreover, in the above embodiment, the case where the plasma processing was performed as a pretreatment for modifying a part of the etching target film 13 made of the SiOCH-based insulating film was illustrated. However, this pretreatment may be performed by irradiating an electromagnetic wave having a high energy such as ultraviolet (UV) or electron beam (EB), and this makes it possible to form a CH 3 group from the SiOCH insulating film constituting the film to be etched 13. It is possible to remove and remove SiO 2 .

さらに、以上の第１実施形態においては、ＳｉＯ2化した改質部１３ｂのエッチング除去を、プラズマドライエッチングによって行う場合を例示した。しかしながら、このエッチング除去の工程は、ウェットエッチングであっても良い。この場合、希フッ酸を用いたウェットエッチングを行うことにより、さらに選択性に優れたエッチング除去を行うことが可能である。 Furthermore, in the first embodiment described above, the case where the etching removal of the modified portion 13b converted to SiO 2 is performed by plasma dry etching is exemplified. However, this etching removal step may be wet etching. In this case, it is possible to perform etching removal with further excellent selectivity by performing wet etching using dilute hydrofluoric acid.

＜第２実施形態＞
図３は、第２実施形態の製造方法を説明するための断面工程図である。この第２実施形態においては、第１実施形態と同様の埋め込み配線の形成プロセスにおいて配線溝を形成する場合に、低誘電率膜であるＳｉＯＣＨ系絶縁膜が厚膜である場合の実施形態を説明する。 Second Embodiment
FIG. 3 is a cross-sectional process diagram for explaining the manufacturing method of the second embodiment. In the second embodiment, the embodiment in which the SiOCH insulating film, which is a low dielectric constant film, is a thick film when the wiring trench is formed in the embedded wiring forming process similar to the first embodiment will be described. To do.

先ず、図３（１）に示すように、第１実施形態と同様にして、半導体素子や下層埋め込み配線等（図示省略）が形成された基板１１上にＳｉＯＣＨ系絶縁膜からなる被エッチング膜１３を成膜し、さらにマスクパターン１５を形成する。ただし、被エッチング膜１３は、第１実施形態と比較して２倍程度の厚膜であり、２００ｎｍの膜厚で形成されていることとする。   First, as shown in FIG. 3A, in the same manner as in the first embodiment, an etching target film 13 made of a SiOCH insulating film is formed on a substrate 11 on which semiconductor elements, lower-layer buried wirings (not shown) are formed. And a mask pattern 15 is formed. However, the to-be-etched film 13 is about twice as thick as the first embodiment, and is formed to a thickness of 200 nm.

次に、図３（２）に示すように、マスクパターン１５上からのプラズマ処理により被エッチング膜１３の露出部を改質してＳｉＯ2化する前処理を行い、被エッチング膜１３に、未改質部１３ａとＳｉＯ2化させた改質部１３ｂとを形成する。この際のプラズマ処理は、第１実施形態において図２（２）を用いて説明したと同様に行うこととするが、被エッチング膜１３の膜厚が第１実施形態よりも２倍程度の厚膜であるため、改質部１３ｂの深さは、被エッチング膜１３の深さ方向の中間部に留まる。 Next, as shown in FIG. 3B, a pretreatment for modifying the exposed portion of the film to be etched 13 into SiO 2 by plasma treatment from above the mask pattern 15 is performed. A reforming part 13a and a reforming part 13b converted to SiO 2 are formed. The plasma treatment at this time is performed in the same manner as described with reference to FIG. 2B in the first embodiment, but the film thickness of the etching target film 13 is about twice as thick as that in the first embodiment. Since the film is a film, the depth of the modified portion 13 b remains at the intermediate portion in the depth direction of the film to be etched 13.

その後、図３（３）に示すように、未改質部１３ａおよびマスクパターン１５に対して選択性を有するエッチング条件によって、ＳｉＯ2化した改質部１３ｂを選択的にエッチング除去する。このエッチングは、第１実施形態において図２（３）を用いて説明したと同様に行われる。これにより、被エッチング膜１３の改質部１３ｂのみが選択性良好に除去された溝パターン１７ａが、被エッチング膜１３の上部層に形成される。この溝パターン１７ａの深さは、被エッチング膜１３の深さ方向の中間部程度になる。 Thereafter, as shown in FIG. 3 (3), the modified portion 13b converted to SiO 2 is selectively removed by etching under etching conditions having selectivity with respect to the unmodified portion 13a and the mask pattern 15. This etching is performed in the same manner as described in the first embodiment with reference to FIG. Thus, a groove pattern 17a from which only the modified portion 13b of the etching target film 13 is removed with good selectivity is formed in the upper layer of the etching target film 13. The depth of the groove pattern 17a is about the middle in the depth direction of the film 13 to be etched.

そこで、次の図３（４）に示すように、再度のプラズマ処理を行うことにより、溝パターン１７ａの底部から基板１１にまで達するようにＳｉＯ2化させた改質部１３ｂを形成する。このプラズマ処理は、図３（２）と同様に行う。 Therefore, as shown in FIG. 3 (4), by performing the plasma treatment again, the modified portion 13b that is changed to SiO 2 so as to reach the substrate 11 from the bottom of the groove pattern 17a is formed. This plasma treatment is performed in the same manner as in FIG.

その後、図３（５）に示すように、再度、ＳiＯ2化された改質部１３ｂを選択的にエッチング除去する工程を行い、これにより溝パターン１７ａの底部を掘り下げて基板１１に達する配線溝１７を形成する。このエッチングは、図３（３）を用いて説明したと同様に行われる。 Thereafter, as shown in FIG. 3 (5), the step of selectively etching away the modified portion 13b converted to SiO 2 is performed again, thereby digging the bottom of the groove pattern 17a and reaching the substrate 11 17 is formed. This etching is performed in the same manner as described with reference to FIG.

尚、以上の図３（２）に示すプラズマ処理による改質部１３ｂの形成と、図３（３）に示す改質部１３ｂの選択的なエッチング除去との連続した工程は、さらに３回以上繰り返し行うことにより、溝パターン１７ａの底部を順次掘り下げて所定深さに達する配線溝１７を形成しても良い。   The continuous process of forming the modified portion 13b by the plasma treatment shown in FIG. 3 (2) and selective etching removal of the modified portion 13b shown in FIG. 3 (3) is performed three more times. By repeating it, the bottom of the groove pattern 17a may be dug down sequentially to form the wiring groove 17 reaching a predetermined depth.

このような第２実施形態の製造方法によれば、プラズマ処理による改質部１３ｂの形成と改質部１３ｂの選択的なエッチング除去との連続した工程を複数回繰り返し行っている。このため、第１実施形態と同様に、形状精度の良好な配線溝１７を容易に形成することが可能になると共に、面内均一な形状精度で形成することが可能になる。   According to such a manufacturing method of the second embodiment, a continuous process of forming the modified portion 13b by plasma processing and selective etching removal of the modified portion 13b is repeated a plurality of times. For this reason, as in the first embodiment, it is possible to easily form the wiring groove 17 having good shape accuracy and to form the wiring groove 17 with uniform in-plane shape accuracy.

また、図３（２）で説明したプラズマ処理による改質部１３ｂの形成深さが大きい場合には、プラズマ処理に要する時間が長くなるため、プラズマ処理の工程がＴＡＴ（turn-around time）を低下させる要因となる。このような場合には、プラズマ処理が短時間で行われる範囲に改質部１３ｂの形成深さを設定して上記の連続した工程を繰り返し行い、これにより所定深さの配線溝１７ａを形成することで、ＴＡＴの向上を図ることも可能である。   In addition, when the formation depth of the modified portion 13b by the plasma processing described with reference to FIG. 3B is large, the time required for the plasma processing becomes long, so that the plasma processing step has a TAT (turn-around time). It becomes a factor to reduce. In such a case, the formation depth of the reforming portion 13b is set in a range where the plasma treatment is performed in a short time, and the above-described continuous process is repeated, thereby forming the wiring groove 17a having a predetermined depth. Therefore, it is possible to improve TAT.

そして、図３（２）で説明したプラズマ処理による改質部１３ｂの形成深さに限界が有る場合であっても、この限界を超える深さの配線溝１７ａを形成することが可能になる。   Even if the formation depth of the modified portion 13b by the plasma processing described with reference to FIG. 3 (2) is limited, the wiring groove 17a having a depth exceeding the limit can be formed.

以上説明した第１実施形態および第２実施形態においては、ＳｉＯＣＨ系絶縁膜からなる被エッチング膜１３に配線溝１７を形成する工程に本発明を適用した実施の形態を説明した。しかしながら、本発明はこのような工程への適用に限定されることはなく、パターンエッチングを行う工程に広く適用可能である。   In the first embodiment and the second embodiment described above, the embodiment in which the present invention is applied to the process of forming the wiring groove 17 in the etching target film 13 made of the SiOCH-based insulating film has been described. However, the present invention is not limited to application to such a process, and can be widely applied to a process of performing pattern etching.

例えば、鉄（Ｆｅ）等の金属やポリシリコンからなる配線の形成工程に本発明を適用する場合には、先ず、レジストパターン上からをマスクにして各材料からなる被エッチング膜のプラズマ処理（前処理）を行い、配線を形成する部分以外を酸化させた改質部を形成する。この際、被エッチング膜がＦｅであれば酸化鉄からなる改質部が形成され、ポリシリコンであればＳｉＯ2からなる改質部が形成される。尚、このような酸化処理によってレジストパターンのアッシング除去が進むため、レジストパターンを十分な膜厚に設定するか、または無機マスクを用いても良い。 For example, when the present invention is applied to a process of forming a wiring made of metal such as iron (Fe) or polysilicon, first, a plasma treatment of a film to be etched made of each material using the resist pattern as a mask (before The modified portion is formed by oxidizing the portion other than the portion where the wiring is formed. At this time, if the film to be etched is Fe, a modified portion made of iron oxide is formed, and if it is polysilicon, a modified portion made of SiO 2 is formed. In addition, since ashing removal of a resist pattern advances by such an oxidation process, you may set a resist pattern to sufficient film thickness, or you may use an inorganic mask.

以上の後、このように酸化された改質部のみを選択的にエッチング除去する。この際、レジストパターンなどのマスクパターンを残す必要がないため、未改質部に対してのみ選択性良好に改質部をエッチングできる条件を設定して良い。これにより、Ｆｅやポリシリコンなどの未改質部のみを基板上に残して配線として形成することができ、第１実施形態と同様に、面内均一な形状精度で配線を容易に形成することが可能になる。   After the above, only the modified portion thus oxidized is selectively removed by etching. At this time, since it is not necessary to leave a mask pattern such as a resist pattern, conditions for etching the modified portion with good selectivity only for the unmodified portion may be set. As a result, only unmodified parts such as Fe and polysilicon can be formed on the substrate as wiring, and wiring can be easily formed with uniform in-plane shape accuracy as in the first embodiment. Is possible.

また、このような配線の形成も、必要に応じて第２実施形態と組み合わせて行うことができる。   Also, such wiring can be formed in combination with the second embodiment as necessary.

そして特にＦｅ等の金属膜のエッチングにおいては、本発明の製造方法を適用することにより、酸化物として改質した改質部の選択的なエッチングを行えば良いため、従来行われているスパッタエッチングに換えて反応性エッチングやウェットエッチングを適用することが可能になる。これにより下地にダメージを与えることなく金属膜のパターニングを行うことが可能になる。   In particular, in the etching of a metal film such as Fe, it is only necessary to selectively etch the modified portion modified as an oxide by applying the manufacturing method of the present invention. Instead, reactive etching or wet etching can be applied. As a result, the metal film can be patterned without damaging the base.

さらに、酸化膜からなる被エッチング膜のパターン加工に本発明を適用する場合には、酸化膜の一部を還元処理した改質部を形成し、この改質部を選択的にエッチング除去する手順を例示することができる。   Further, when the present invention is applied to pattern processing of an etching target film made of an oxide film, a modified portion is formed by reducing a portion of the oxide film, and the modified portion is selectively etched away. Can be illustrated.

実施形態に用いるプラズマ処理装置の一例を示す構成図である。It is a block diagram which shows an example of the plasma processing apparatus used for embodiment. 第１実施形態の製造方法を示す断面工程図である。It is sectional process drawing which shows the manufacturing method of 1st Embodiment. 第２実施形態の製造方法を示す断面工程図である。It is sectional process drawing which shows the manufacturing method of 2nd Embodiment.

符号の説明Explanation of symbols

１１…基板、１３…被エッチング膜、１３ａ…未改質部、１３ｂ…改質部、１５…マスクパターン   DESCRIPTION OF SYMBOLS 11 ... Substrate, 13 ... Film to be etched, 13a ... Unmodified part, 13b ... Modified part, 15 ... Mask pattern

Claims (8)

基板上に形成された被エッチング膜の膜質を部分的に改質する前処理工程と、
前記前処理によって膜質が改質された前記被エッチング膜の改質部分を選択的にエッチング除去する工程とを行う
ことを特徴とする半導体装置の製造方法。 A pretreatment process for partially modifying the film quality of the film to be etched formed on the substrate;
And a step of selectively etching away the modified portion of the film to be etched whose film quality has been modified by the pretreatment. 請求項１記載の半導体装置の製造方法において、
前記前処理工程は、前記被エッチング膜上にマスクパターンを設けた状態で行われる
ことを特徴とする半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to claim 1,
The method of manufacturing a semiconductor device, wherein the pretreatment step is performed in a state where a mask pattern is provided on the etching target film. 請求項１記載の半導体装置の製造方法において、
前記前処理としてプラズマ処理が行われる
ことを特徴とする半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to claim 1,
A plasma treatment is performed as the pretreatment. A method for manufacturing a semiconductor device. 請求項３記載の半導体装置の製造方法において、
前記プラズマ処理は、減圧雰囲気中において基板バイアスを印加した状態で行われる
ことを特徴とする半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to claim 3,
The method of manufacturing a semiconductor device, wherein the plasma treatment is performed in a reduced pressure atmosphere with a substrate bias applied. 請求項４記載の半導体装置の製造方法において、
前記プラズマ処理の雰囲気中に、希ガスを添加する
ことを特徴とする半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to claim 4,
A method for manufacturing a semiconductor device, comprising adding a rare gas to the plasma treatment atmosphere. 請求項３記載の半導体装置の製造方法において、
前記プラズマ処理により、前記被エッチング膜を酸化させる前処理を行う
ことを特徴とする半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to claim 3,
A pretreatment for oxidizing the film to be etched is performed by the plasma treatment. A method of manufacturing a semiconductor device. 請求項６記載の半導体装置の製造方法において、
前記被エッチング膜は、ＳｉＯＣＨ系材料からなる
ことを特徴とする半導体装置の製造方法。 The method of manufacturing a semiconductor device according to claim 6.
The method for manufacturing a semiconductor device, wherein the film to be etched is made of a SiOCH-based material. 請求項１記載の半導体装置の製造方法において、
前記前処理工程と、前記パターニング工程とを繰り返し行う
ことを特徴とする半導体装置の製造方法。

In the manufacturing method of the semiconductor device according to claim 1,
The method for manufacturing a semiconductor device, wherein the pretreatment step and the patterning step are repeated.

JP2004201343A 2004-07-08 2004-07-08 Manufacturing method of semiconductor device Pending JP2006024730A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004201343A JP2006024730A (en) 2004-07-08 2004-07-08 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004201343A JP2006024730A (en) 2004-07-08 2004-07-08 Manufacturing method of semiconductor device

Publications (1)

Publication Number Publication Date
JP2006024730A true JP2006024730A (en) 2006-01-26

Family

ID=35797793

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004201343A Pending JP2006024730A (en) 2004-07-08 2004-07-08 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP2006024730A (en)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007088460A (en) * 2005-09-16 2007-04-05 Interuniv Micro Electronica Centrum Vzw Method for forming narrow trench to dielectric material
JP2013074275A (en) * 2011-09-29 2013-04-22 Fujitsu Semiconductor Ltd Semiconductor device manufacturing method
CN104395990A (en) * 2012-07-10 2015-03-04 应用材料公司 Methods of patterning low-k dielectric films
KR20150079931A (en) * 2012-11-01 2015-07-08 어플라이드 머티어리얼스, 인코포레이티드 Method of patterning a low-k dielectric film
JP2016171258A (en) * 2015-03-13 2016-09-23 芝浦メカトロニクス株式会社 Plasma processing device and plasma processing method
EP3086356A1 (en) * 2015-04-20 2016-10-26 Tokyo Electron Limited Method for etching organic film
CN106876264A (en) * 2011-10-27 2017-06-20 应用材料公司 Process chamber for etching low k and other dielectric films
WO2017199958A1 (en) * 2016-05-20 2017-11-23 東京エレクトロン株式会社 Etching method
WO2019003662A1 (en) * 2017-06-27 2019-01-03 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ Semiconductor device production method, substrate processing device, and program
JP2019526169A (en) * 2016-06-29 2019-09-12 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ Selective etching using material modification and RF pulse
CN113380618A (en) * 2020-03-10 2021-09-10 东京毅力科创株式会社 Substrate processing method and substrate processing apparatus
WO2022019103A1 (en) * 2020-07-20 2022-01-27 東京エレクトロン株式会社 Etching method and etching apparatus

Cited By (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007088460A (en) * 2005-09-16 2007-04-05 Interuniv Micro Electronica Centrum Vzw Method for forming narrow trench to dielectric material
JP2013074275A (en) * 2011-09-29 2013-04-22 Fujitsu Semiconductor Ltd Semiconductor device manufacturing method
KR102223704B1 (en) * 2011-10-27 2021-03-04 어플라이드 머티어리얼스, 인코포레이티드 Process chamber for etching low k and other dielectric films
KR20190033095A (en) * 2011-10-27 2019-03-28 어플라이드 머티어리얼스, 인코포레이티드 Process chamber for etching low k and other dielectric films
US11410860B2 (en) 2011-10-27 2022-08-09 Applied Materials, Inc. Process chamber for etching low k and other dielectric films
JP2020074452A (en) * 2011-10-27 2020-05-14 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ Processing chamber for etching low k and another dielectric film
CN106876264A (en) * 2011-10-27 2017-06-20 应用材料公司 Process chamber for etching low k and other dielectric films
US10923367B2 (en) 2011-10-27 2021-02-16 Applied Materials, Inc. Process chamber for etching low K and other dielectric films
KR20200037451A (en) * 2011-10-27 2020-04-08 어플라이드 머티어리얼스, 인코포레이티드 Process chamber for etching low k and other dielectric films
JP2018050055A (en) * 2011-10-27 2018-03-29 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ Process chambers for etching low-k and other dielectric films
KR102121186B1 (en) * 2011-10-27 2020-06-10 어플라이드 머티어리얼스, 인코포레이티드 Process chamber for etching low k and other dielectric films
KR20150036534A (en) * 2012-07-10 2015-04-07 어플라이드 머티어리얼스, 인코포레이티드 Method of patterning a low-k dielectric film
KR102033685B1 (en) * 2012-07-10 2019-10-17 어플라이드 머티어리얼스, 인코포레이티드 Method of patterning a low-k dielectric film
JP2015523734A (en) * 2012-07-10 2015-08-13 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ Method for patterning a low-k dielectric film
CN104395990A (en) * 2012-07-10 2015-03-04 应用材料公司 Methods of patterning low-k dielectric films
KR20150079931A (en) * 2012-11-01 2015-07-08 어플라이드 머티어리얼스, 인코포레이티드 Method of patterning a low-k dielectric film
KR102164568B1 (en) * 2012-11-01 2020-10-12 어플라이드 머티어리얼스, 인코포레이티드 Method of patterning a low-k dielectric film
US11302519B2 (en) 2012-11-01 2022-04-12 Applied Materials, Inc. Method of patterning a low-k dielectric film
JP2016171258A (en) * 2015-03-13 2016-09-23 芝浦メカトロニクス株式会社 Plasma processing device and plasma processing method
KR20160124670A (en) * 2015-04-20 2016-10-28 도쿄엘렉트론가부시키가이샤 Method for etching organic film
CN106067417A (en) * 2015-04-20 2016-11-02 东京毅力科创株式会社 The method of etching organic membrane
EP3086356A1 (en) * 2015-04-20 2016-10-26 Tokyo Electron Limited Method for etching organic film
TWI686863B (en) * 2015-04-20 2020-03-01 日商東京威力科創股份有限公司 Method for etching organic film
KR102390726B1 (en) 2015-04-20 2022-04-26 도쿄엘렉트론가부시키가이샤 Method for etching organic film
JP2017208510A (en) * 2016-05-20 2017-11-24 東京エレクトロン株式会社 Etching method
CN109219866B (en) * 2016-05-20 2023-06-23 东京毅力科创株式会社 Etching method
WO2017199958A1 (en) * 2016-05-20 2017-11-23 東京エレクトロン株式会社 Etching method
CN109219866A (en) * 2016-05-20 2019-01-15 东京毅力科创株式会社 Engraving method
KR102496968B1 (en) * 2016-05-20 2023-02-06 도쿄엘렉트론가부시키가이샤 etching method
US11462412B2 (en) 2016-05-20 2022-10-04 Tokyo Electron Limited Etching method
KR20190008227A (en) * 2016-05-20 2019-01-23 도쿄엘렉트론가부시키가이샤 Etching method
TWI766866B (en) * 2016-05-20 2022-06-11 日商東京威力科創股份有限公司 Etching method
US10553442B2 (en) 2016-05-20 2020-02-04 Tokyo Electron Limited Etching method
JP2019526169A (en) * 2016-06-29 2019-09-12 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ Selective etching using material modification and RF pulse
KR20200011495A (en) * 2017-06-27 2020-02-03 가부시키가이샤 코쿠사이 엘렉트릭 Method for manufacturing semiconductor device, substrate processing apparatus and program
KR102360687B1 (en) * 2017-06-27 2022-02-10 가부시키가이샤 코쿠사이 엘렉트릭 Semiconductor device manufacturing method, substrate processing apparatus and program
WO2019003662A1 (en) * 2017-06-27 2019-01-03 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ Semiconductor device production method, substrate processing device, and program
US11705326B2 (en) 2017-06-27 2023-07-18 Kokusai Electric Corporation Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
CN113380618A (en) * 2020-03-10 2021-09-10 东京毅力科创株式会社 Substrate processing method and substrate processing apparatus
JPWO2022019103A1 (en) * 2020-07-20 2022-01-27
WO2022019103A1 (en) * 2020-07-20 2022-01-27 東京エレクトロン株式会社 Etching method and etching apparatus
JP7413542B2 (en) 2020-07-20 2024-01-15 東京エレクトロン株式会社 Etching method and etching equipment

Similar Documents

Publication Publication Date Title
JP4881895B2 (en) Manufacturing method of semiconductor integrated circuit device
US6716761B2 (en) Method of forming fine patterns
US6773998B1 (en) Modified film stack and patterning strategy for stress compensation and prevention of pattern distortion in amorphous carbon gate patterning
US6627557B2 (en) Semiconductor device and method for manufacturing the same
JP2006013190A (en) Method of manufacturing semiconductor device
JPS6323337A (en) Method of smoothening semiconductor substrate
JP2000340552A (en) Anisotropic nitride etching having high sensitivity with respect to oxide and photoresist layer
JP2007194284A (en) Plasma treatment method, plasma treatment device, and storage medium
JP2006024730A (en) Manufacturing method of semiconductor device
JP2007300125A (en) Method for fabricating fine pattern in semiconductor device
JP2005191254A (en) Method of manufacturing semiconductor device
US8629535B2 (en) Mask for forming integrated circuit
US20060128141A1 (en) Semiconductor device and method for fabricating the same
US6989332B1 (en) Ion implantation to modulate amorphous carbon stress
JP4173454B2 (en) Manufacturing method of semiconductor integrated circuit device
TW200824002A (en) Method for fabricating semiconductor device
US6743725B1 (en) High selectivity SiC etch in integrated circuit fabrication
JPH0594974A (en) Dry etching method
JP2001085389A (en) Dry-etching method for semiconductor device
JP2000269192A (en) Method for dry etching and manufacture of semiconductor device
JP2007027180A (en) Semiconductor device and its manufacturing method
KR20080002536A (en) Method for fabricating fine pattern in semiconductor device
JP3239460B2 (en) Forming connection holes
JP2004356178A (en) Method for etching and method of manufacturing semiconductor device
JP2001332510A (en) Semiconductor and its manufacturing method