JP2006020149A - Integrated circuit device, microcomputer and electronic equipment - Google Patents

Integrated circuit device, microcomputer and electronic equipment Download PDF

Info

Publication number
JP2006020149A
JP2006020149A JP2004196908A JP2004196908A JP2006020149A JP 2006020149 A JP2006020149 A JP 2006020149A JP 2004196908 A JP2004196908 A JP 2004196908A JP 2004196908 A JP2004196908 A JP 2004196908A JP 2006020149 A JP2006020149 A JP 2006020149A
Authority
JP
Japan
Prior art keywords
converter
digital value
correction
output digital
microcomputer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004196908A
Other languages
Japanese (ja)
Inventor
Hiroyuki Kubo
裕之 久保
Makoto Kudo
真 工藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004196908A priority Critical patent/JP2006020149A/en
Publication of JP2006020149A publication Critical patent/JP2006020149A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Analogue/Digital Conversion (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To enhance the accuracy of a D/A conversion result in an A/D converter mounted on a single chip microcomputer or the like. <P>SOLUTION: This integrated circuit device 10 comprises a correction information storing part 42 for storing correction information for output digital value correction of the A/D converter 20, a correction program memory storage part 44 for storing a correction program for correction an output digital value on the basis of the output digital value of the A/D converter and preprepared correction information, and a correction processing part 30 for executing the correction program to correct the output digital value of the A/D converter. The correction information is gradually set for every predetermined range of the output digital value of the A/D converter 20. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、集積回路装置、マイクロコンピュータ及び電子機器に関する。   The present invention relates to an integrated circuit device, a microcomputer, and an electronic apparatus.

シングルチップマイクロコンピュータなどに搭載されるＡ／Ｄコンバータは、Ｄ／Ａコンバータを動作させそのＤ／Ａ変換結果と外部から入力される電圧（被測定電圧）とをコンパレータにより例えば２分検索法等で比較することでＡ／Ｄ変換値を得る。
特開平８−２９８４６２号 An A / D converter mounted on a single-chip microcomputer or the like operates a D / A converter and uses a comparator to search the D / A conversion result and a voltage (measured voltage) input from the outside using a comparator, for example. The A / D conversion value is obtained by comparing with (1).
JP-A-8-298462

従来はかかるＡ／Ｄコンバータでは約２〜３ＬＳＢ程度の誤差が発生するため、その分のＤ／Ａ変換結果の精度が低下していた。   Conventionally, in such an A / D converter, an error of about 2 to 3 LSB occurs, and the accuracy of the D / A conversion result corresponding to that error has been reduced.

本発明は以上のような問題点に鑑みてなされたものであり、シングルチップマイクロコンピュータなどに搭載されるＡ／ＤコンバータにおいてＤ／Ａ変換結果の精度を高めることが可能な集積回路装置、マイクロコンピュータ及び電子機器の提供を目的とする。   The present invention has been made in view of the above problems, and an integrated circuit device and a micro that can increase the accuracy of a D / A conversion result in an A / D converter mounted on a single chip microcomputer or the like. The purpose is to provide computers and electronic devices.

（１）本発明は、
Ａ／Ｄコンバータを含む集積回路装置（情報処理装置）であって、
前記Ａ／Ｄコンバータの出力デジタル値補正用の補正情報を記憶する補正情報記憶部と、
Ａ／Ｄコンバータの出力デジタル値と予め用意された補正情報に基づいて前記出力デジタル値を補正する補正プログラムを記憶する補正プログラム記憶記憶部と、
前記補正プログラムを実行してＡ／Ｄコンバータの出力デジタル値を補正する補正処理部と
を含むことを特徴とする。 (1) The present invention
An integrated circuit device (information processing device) including an A / D converter,
A correction information storage unit for storing correction information for correcting an output digital value of the A / D converter;
A correction program storage unit for storing a correction program for correcting the output digital value based on the output digital value of the A / D converter and correction information prepared in advance;
And a correction processing unit that executes the correction program and corrects the output digital value of the A / D converter.

Ａ／Ｄコンバータは、例えば逐次比較型Ａ／Ｄコンバータで構成することができる。Ａ／Ｄコンバータは、Ｄ／Ａコンバータを含み、被測定端子を介して外部から入力される電圧（被測定電圧）と、Ｄ／Ａコンバータで生成した比較電圧とをコンパレータにより比較してアナログ電圧をデジタル値に変換するようにしてもよい。   The A / D converter can be constituted by a successive approximation A / D converter, for example. The A / D converter includes a D / A converter, and compares an analog voltage by comparing a voltage (measured voltage) input from the outside via a measured terminal with a comparison voltage generated by the D / A converter. May be converted into a digital value.

補正処理部は例えばＣＰＵが補正プログラムを実行することにより実現することができる。   The correction processing unit can be realized, for example, when the CPU executes a correction program.

補正情報は、Ａ／Ｄコンバータの出力デジタル値を補正するための情報であり、Ａ／Ｄコンバータの特性（例えばＡ／Ｄコンバータを構成するＤ／Ａコンバータのアナログ電圧の生成精度等）と予め測定して、測定結果に基づき最適な補正情報を割り出して設定することができる。   The correction information is information for correcting the output digital value of the A / D converter, and the characteristics of the A / D converter (for example, the generation accuracy of the analog voltage of the D / A converter constituting the A / D converter) and the like in advance. It is possible to measure and set the optimum correction information based on the measurement result.

一般にＡ／Ｄコンバータは約２〜３ＬＳＢ程度の誤差が発生するのでその分信頼性が低下する。   Generally, since an error of about 2 to 3 LSB occurs in the A / D converter, the reliability is lowered accordingly.

本発明によれば、ソフトウエアにより補正情報に基づきＡ／Ｄコンバータの変換値に対して補正を行うため、特に補正回路等必要ないためコストアップを招くことなくＡ／Ｄコンバータの信頼性を高めることができる。   According to the present invention, since the conversion value of the A / D converter is corrected based on the correction information by software, a correction circuit or the like is not particularly required, so that the reliability of the A / D converter is increased without causing an increase in cost. be able to.

（２）本発明の集積回路装置（情報処理装置）は、
前記補正情報は、Ａ／Ｄコンバータの出力デジタル値に対して一義的に設定されていることを特徴とする。 (2) The integrated circuit device (information processing device) of the present invention
The correction information is uniquely set for the output digital value of the A / D converter.

（３）本発明の集積回路装置（情報処理装置）は、
前記補正情報はＡ／Ｄコンバータの出力デジタル値の所定の範囲ごとに段階的に設定されていることを特徴とする。 (3) The integrated circuit device (information processing device) of the present invention
The correction information is set stepwise for each predetermined range of the output digital value of the A / D converter.

Ａ／Ｄコンバータの出力デジタル値の理想的な変換結果に対する誤差がＡ／Ｄコンバータの出力デジタル値の所定の範囲ごとに段階的に発生する場合がある。   An error with respect to an ideal conversion result of the output digital value of the A / D converter may occur in stages for each predetermined range of the output digital value of the A / D converter.

本発明によれば、かかる場合の誤差をより適切に補正することができる。   According to the present invention, the error in such a case can be corrected more appropriately.

（４）本発明は、
上記のいずれかに記載の集積回路装置を含むことを特徴とするマイクロコンピュータである。 (4) The present invention
A microcomputer including any one of the integrated circuit devices described above.

（５）本発明は、
上記記載のマイクロコンピュータと、
前記マイクロコンピュータの処理対象となるデータの入力手段と、
前記マイクロコンピュータにより処理されたデータを出力するためのＬＣＤ出力手段とを含むことを特徴とする電子機器である。 (5) The present invention
A microcomputer as described above;
Means for inputting data to be processed by the microcomputer;
And an LCD output means for outputting data processed by the microcomputer.

以下、本発明の好適な実施形態について図面を用いて詳細に説明する。   DESCRIPTION OF EMBODIMENTS Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the drawings.

１．集積回路装置（情報処理装置）
図１は、本実施の形態の集積回路装置（例えば半導体集積回路装置、情報処理装置）の構成について説明するための図である。 1. Integrated circuit device (information processing device)
FIG. 1 is a diagram for explaining a configuration of an integrated circuit device (for example, a semiconductor integrated circuit device or an information processing device) according to the present embodiment.

本実施の形態の集積回路装置（情報処理装置）１０は、逐次比較型Ａ／Ｄコンバータ２０、処理部（ＣＰＵ等）３０、メモリ４０を含む。   An integrated circuit device (information processing device) 10 according to the present embodiment includes a successive approximation A / D converter 20, a processing unit (CPU or the like) 30, and a memory 40.

逐次比較型Ａ／Ｄコンバータ２０は、被測定端子５０を介して外部から入力される電圧（被測定電圧）を測定し対応するデジタル値を生成するもので、Ｄ／Ａコンバータ２２、コンパレータ２４、比較データ設定回路２６、比較結果判定回路２８を含む。   The successive approximation A / D converter 20 measures a voltage (measurement voltage) input from the outside via the terminal to be measured 50 and generates a corresponding digital value. The D / A converter 22, the comparator 24, A comparison data setting circuit 26 and a comparison result determination circuit 28 are included.

比較データ設定回路２６は、比較結果判定回路２８の判定結果に基づいて次の比較データ（デジタル値）を決定し、次の比較データをＤ／Ａコンバータ２２に設定する。   The comparison data setting circuit 26 determines the next comparison data (digital value) based on the determination result of the comparison result determination circuit 28 and sets the next comparison data in the D / A converter 22.

Ｄ／Ａコンバータ２２は、設定された比較データ（デジタル値）をＤ／Ａ変換し、Ｄ／Ａ変換後の比較アナログ電圧をコンパレータ２４の第１の端子に出力する。   The D / A converter 22 D / A converts the set comparison data (digital value), and outputs the comparison analog voltage after the D / A conversion to the first terminal of the comparator 24.

コンパレータ２４は、被測定端子５０から入力された電圧（被測定電圧）を第２の端子から入力し、第１の端子から入力された比較アナログ電圧と比較し、比較結果を比較結果判定回路２８に出力する。   The comparator 24 receives the voltage (measured voltage) input from the terminal to be measured 50 from the second terminal, compares it with the comparison analog voltage input from the first terminal, and compares the comparison result with the comparison result determination circuit 28. Output to.

比較結果判定回路２８は、比較結果に基づき生成するデジタル値の所定のビットの値を設定する。   The comparison result determination circuit 28 sets a predetermined bit value of a digital value generated based on the comparison result.

例えばＡ／Ｄ変換後に１０ビットのデジタル値を生成する場合には、比較データ設定回路２６は、まず２１０（１０２４）の１／２にあたる５１２に対応する比較データを設定し、Ｄ／Ａコンバータ２２はその比較アナログ電圧を生成する。そしてコンパレータ２４は当該比較アナログ電圧と被測定電圧を比較し比較結果を比較結果判定回路２８に出力するので、比較結果判定回路２８では、受け取った比較結果に基づき２１０にあたるビットに０又は１をセットする。   For example, when a 10-bit digital value is generated after A / D conversion, the comparison data setting circuit 26 first sets comparison data corresponding to 512, which is 1/2 of 210 (1024), and the D / A converter 22 Generates the comparison analog voltage. The comparator 24 compares the comparison analog voltage with the voltage to be measured and outputs the comparison result to the comparison result determination circuit 28. Therefore, the comparison result determination circuit 28 sets 0 or 1 to the bit corresponding to 210 based on the received comparison result. To do.

これを順次繰り返して、比較データ設定回路２６は、まず２ｎ（ｎ＝９，８，７，・・・）の１／２に対応する比較データを設定し、Ｄ／Ａコンバータ２２はその比較アナログ電圧を生成する。そしてコンパレータ２４は当該比較アナログ電圧と被測定電圧を比較し比較結果を比較結果判定回路２８に出力し、比較結果判定回路２８では、受け取った比較結果に基づき２ｎにあたるビットに０又は１をセットする。   By sequentially repeating this, the comparison data setting circuit 26 first sets comparison data corresponding to 1/2 of 2n (n = 9, 8, 7,...), And the D / A converter 22 outputs the comparison analog. Generate voltage. The comparator 24 compares the comparison analog voltage with the voltage to be measured, and outputs the comparison result to the comparison result determination circuit 28. The comparison result determination circuit 28 sets 0 or 1 to the bit corresponding to 2n based on the received comparison result. .

逐次比較型Ａ／Ｄコンバータ２０は、生成するデジタル値のビット数分上記処理を繰り替えしてＡ／Ｄ変換結果を生成する。   The successive approximation A / D converter 20 repeats the above process for the number of bits of the digital value to be generated to generate an A / D conversion result.

メモリはＲＡＭやＲＯＭ等により構成され、予め用意された誤差情報を記憶する誤差情報記憶部４２と、Ｄ／Ａコンバータの出力デジタル値と予め用意された誤差情報に基づいて前記出力デジタル値を補正する補正プログラムを記憶する補正プログラム記憶部として機能する。   The memory is composed of a RAM, a ROM, etc., and an error information storage unit 42 for storing error information prepared in advance, and the output digital value is corrected based on the output digital value of the D / A converter and the error information prepared in advance. It functions as a correction program storage unit that stores a correction program to be executed.

補正情報は、逐次比較型Ａ／Ｄコンバータ２０の出力デジタル値を補正するための情報であり、逐次比較型Ａ／Ｄコンバータ２０の特性（例えば逐次比較型Ａ／Ｄコンバータ２０を構成するＤ／Ａコンバータ２２のアナログ電圧の生成精度等）と予め測定して、測定結果に基づき最適な補正情報を割り出して設定しておくことが好ましい。   The correction information is information for correcting the output digital value of the successive approximation type A / D converter 20, and the characteristics of the successive approximation type A / D converter 20 (for example, D / D constituting the successive approximation type A / D converter 20). It is preferable to measure in advance the analog voltage generation accuracy of the A converter 22 and the like, and determine and set the optimum correction information based on the measurement result.

処理部（ＣＰＵ等）３０は、各種情報処理を行うものでその機能は各種プロセッサ（ＣＰＵ、ＤＳＰ等）、ＡＳＩＣ（ゲートアレイ等）などのハードウェアや、プログラムにより実現できる。   The processing unit (CPU or the like) 30 performs various information processing, and its function can be realized by hardware such as various processors (CPU and DSP) or ASIC (gate array or the like) or a program.

処理部（ＣＰＵ等）３０は、前記補正プログラムを実行してＤ／Ａコンバータの出力デジタル値を補正する補正処理部として機能する。   The processing unit (CPU or the like) 30 functions as a correction processing unit that executes the correction program and corrects the output digital value of the D / A converter.

図２は、本実施の逐次比較型Ａ／Ｄコンバータを構成するＤ／Ａコンバータの精度について説明するための図である。   FIG. 2 is a diagram for explaining the accuracy of the D / A converter constituting the successive approximation A / D converter of the present embodiment.

横軸は比較データ設定回路２６が設定する比較データ（Ｄ／Ａコンバータに指示するデジタル値）であり、縦軸はアナログ電圧値である。１１０は理想直線であり、設定デジタル値（比較データ）に対応したアナログ電圧が生成される場合の直線である。これに対し１２０はＤ／Ａコンバータが設定デジタル値（比較データ）に対応して実際に生成するアナログ電圧である。   The horizontal axis is comparison data (digital value instructed to the D / A converter) set by the comparison data setting circuit 26, and the vertical axis is an analog voltage value. Reference numeral 110 denotes an ideal straight line, which is a straight line when an analog voltage corresponding to a set digital value (comparison data) is generated. On the other hand, 120 is an analog voltage actually generated by the D / A converter corresponding to the set digital value (comparison data).

同図に示すようにＤ／Ａコンバータが実際に生成するアナログ電圧１２０と理想直線１１０の間には、Ｄ／Ａ変換値が０に近づくほど＋側に誤差が大きくなり、Ｄ／Ａ変換値が最大値に近づくほど誤差が小さくなるという特性が存在する（１３０参照）。   As shown in the figure, the error between the analog voltage 120 actually generated by the D / A converter and the ideal straight line 110 increases toward the + side as the D / A conversion value approaches 0, and the D / A conversion value There is a characteristic that the error decreases as the value approaches the maximum value (see 130).

図３は、本実施の形態の補正情報の一例について説明するための図である。   FIG. 3 is a diagram for explaining an example of the correction information according to the present embodiment.

横軸は、逐次比較型Ａ／Ｄコンバータの出力するＡ／Ｄ変換値であり、縦軸はＡ／Ｄ変換値に対応した補正値である。   The horizontal axis is an A / D conversion value output from the successive approximation A / D converter, and the vertical axis is a correction value corresponding to the A / D conversion value.

前記補正値は、逐次比較型Ａ／Ｄコンバータの出力デジタル値（例えば１０ビットのデジタル値）に対して一義的に設定されており、例えば逐次比較型Ａ／Ｄコンバータの出力デジタル値に対応したテーブル情報の形式で記憶されていてもよいし、逐次比較型Ａ／Ｄコンバータの出力デジタル値に対応した関数として記憶されていてもよい。   The correction value is uniquely set with respect to the output digital value (for example, 10-bit digital value) of the successive approximation A / D converter, and corresponds to the output digital value of the successive approximation A / D converter, for example. It may be stored in the form of table information, or may be stored as a function corresponding to the output digital value of the successive approximation A / D converter.

また誤差情報２１０は、逐次比較型Ａ／Ｄコンバータの出力デジタル値の所定の範囲（２２０，２３０，２４０，２５０）ごとに段階的に設定するようにしてもよい。   The error information 210 may be set stepwise for each predetermined range (220, 230, 240, 250) of the output digital value of the successive approximation A / D converter.

本実施の形態によれば、Ａ／Ｄコンバータの出力デジタル値の理想的な変換結果に対する誤差がＡ／Ｄコンバータの出力デジタル値の所定の範囲ごとに段階的に発生する場合により適切に補正を行うことができる。   According to the present embodiment, correction is more appropriately performed when an error with respect to an ideal conversion result of the output digital value of the A / D converter occurs stepwise for each predetermined range of the output digital value of the A / D converter. It can be carried out.

図２に示すように、Ａ／Ｄコンバータは約２〜３ＬＳＢ程度の誤差が発生し、逐次比較型Ａ／Ｄコンバータの生成するＡ／Ｄ変換後のデジタル値も誤差を含んだ値となる。   As shown in FIG. 2, an error of about 2 to 3 LSB occurs in the A / D converter, and the digital value after A / D conversion generated by the successive approximation A / D converter also includes an error.

しかし本実施の形態によればソフトウエアにより補正情報に基づきＡ／Ｄコンバータの変換値に対して補正を行うため、特に補正回路等必要ないためコストアップを招くことなくＡ／Ｄコンバータの信頼性を高めることができる。   However, according to the present embodiment, since the conversion value of the A / D converter is corrected based on the correction information by software, a correction circuit or the like is not particularly necessary, so that the reliability of the A / D converter is not increased without causing an increase in cost. Can be increased.

２．マイクロコンピュータ
図４は、本実施の形態のマイクロコンピュータのハードウエアブロック図の一例である。 2. Microcomputer FIG. 4 is an example of a hardware block diagram of the microcomputer of this embodiment.

本マイクロコンピュータ７００は、ＣＰＵ５１０、キャッシュメモリ５２０、ＬＣＤコントローラ５３０、リセット回路５４０、プログラマブルタイマ５５０、リアルタイムクロック（ＲＴＣ）５６０、ＤＲＡＭコントローラ兼バスＩ／Ｆ５７０、割り込みコントローラ５８０、通信制御回路５９０、バスコントローラ６００、Ａ／Ｄ変換器６１０、Ｄ／Ａ変換器６２０、入力ポート６３０、出力ポート６４０、Ｉ／Ｏポート６５０、クロック発生装置５６０、プリスケーラ６７０及びそれらを接続する汎用バス６８０、専用バス７５０等、各種ピン６９０等を含む。   The microcomputer 700 includes a CPU 510, a cache memory 520, an LCD controller 530, a reset circuit 540, a programmable timer 550, a real time clock (RTC) 560, a DRAM controller / bus I / F 570, an interrupt controller 580, a communication control circuit 590, and a bus controller. 600, A / D converter 610, D / A converter 620, input port 630, output port 640, I / O port 650, clock generator 560, prescaler 670, general-purpose bus 680 connecting them, dedicated bus 750, etc. And various pins 690.

Ａ／Ｄ変換器６１０は、例えば図１で説明した構成を有する。   The A / D converter 610 has the configuration described in FIG. 1, for example.

３．電子機器
図５に、本実施の形態の電子機器のブロック図の一例を示す。本電子機器８００は、マイクロコンピュータ（またはＡＳＩＣ）８１０、入力部８２０、メモリ８３０、電源生成部８４０、ＬＣＤ８５０、音出力部８６０を含む。 3. Electronic Device FIG. 5 shows an example of a block diagram of the electronic device of this embodiment. The electronic apparatus 800 includes a microcomputer (or ASIC) 810, an input unit 820, a memory 830, a power generation unit 840, an LCD 850, and a sound output unit 860.

ここで、入力部８２０は、種々のデータを入力するためのものである。マイクロコンピュータ８１０は、この入力部８２０により入力されたデータに基づいて種々の処理を行うことになる。メモリ８３０は、マイクロコンピュータ８１０などの作業領域となるものである。電源生成部８４０は、電子機器８００で使用される各種電源を生成するためのものである。ＬＣＤ８５０は、電子機器が表示する各種の画像（文字、アイコン、グラフィック等）を出力するためのものである。 音出力部８６０は、電子機器８００が出力する各種の音（音声、ゲーム音等）を出力するためのものであり、その機能は、スピーカなどのハードウェアにより実現できる。   Here, the input unit 820 is for inputting various data. The microcomputer 810 performs various processes based on the data input by the input unit 820. The memory 830 serves as a work area for the microcomputer 810 and the like. The power generation unit 840 is for generating various power sources used in the electronic device 800. The LCD 850 is for outputting various images (characters, icons, graphics, etc.) displayed by the electronic device. The sound output unit 860 is for outputting various sounds (sound, game sound, etc.) output from the electronic device 800, and the function can be realized by hardware such as a speaker.

図６（Ａ）に、電子機器の１つである携帯電話９５０の外観図の例を示す。この携帯電話９５０は、入力部として機能するダイヤルボタン９５２や、電話番号や名前やアイコンなどを表示するＬＣＤ９５４や、音出力部として機能し音声を出力するスピーカ９５６を備える。   FIG. 6A illustrates an example of an external view of a mobile phone 950 which is one of electronic devices. The cellular phone 950 includes a dial button 952 that functions as an input unit, an LCD 954 that displays a telephone number, a name, an icon, and the like, and a speaker 956 that functions as a sound output unit and outputs sound.

図６（Ｂ）に、電子機器の１つである携帯型ゲーム装置９６０の外観図の例を示す。この携帯型ゲーム装置９６０は、入力部として機能する操作ボタン９６２、十字キー９６４や、ゲーム画像を表示するＬＣＤ９６６や、音出力部として機能しゲーム音を出力するスピーカ９６８を備える。   FIG. 6B illustrates an example of an external view of a portable game device 960 that is one of electronic devices. The portable game device 960 includes an operation button 962 that functions as an input unit, a cross key 964, an LCD 966 that displays a game image, and a speaker 968 that functions as a sound output unit and outputs game sound.

図６（Ｃ）に、電子機器の１つであるパーソナルコンピュータ９７０の外観図の例を示す。このパーソナルコンピュータ９７０は、入力部として機能するキーボード９７２や、文字、数字、グラフィックなどを表示するＬＣＤ９７４、音出力部９７６を備える。   FIG. 6C illustrates an example of an external view of a personal computer 970 that is one of electronic devices. The personal computer 970 includes a keyboard 972 that functions as an input unit, an LCD 974 that displays characters, numbers, graphics, and the like, and a sound output unit 976.

本実施の形態のマイクロコンピュータを図６（Ａ）〜図６（Ｃ）の電子機器に組みむことにより、低価格で画像処理速度の速いコストパフォーマンスの高い電子機器を提供することができる。   By incorporating the microcomputer of this embodiment into the electronic devices in FIGS. 6A to 6C, an electronic device with low cost and high image processing speed can be provided.

なお、本実施形態を利用できる電子機器としては、図６（Ａ）、（Ｂ）、（Ｃ）に示すもの以外にも、携帯型情報端末、ページャー、電子卓上計算機、タッチパネルを備えた装置、プロジェクタ、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、カーナビゲーション装置等のＬＣＤを使用する種々の電子機器を考えることができる。   As electronic devices that can use this embodiment, in addition to those shown in FIGS. 6A, 6B, and 6C, a portable information terminal, a pager, an electronic desk calculator, a device including a touch panel, Various electronic devices using an LCD such as a projector, a word processor, a viewfinder type or a monitor direct view type video tape recorder, and a car navigation device can be considered.

なお、本発明は本実施形態に限定されず、本発明の要旨の範囲内で種々の変形実施が可能である。   In addition, this invention is not limited to this embodiment, A various deformation | transformation implementation is possible within the range of the summary of this invention.

本実施の形態の情報処理装置の構成について説明するための図である。It is a figure for demonstrating the structure of the information processing apparatus of this Embodiment. 本実施の逐次比較型Ａ／Ｄコンバータを構成するＤ／Ａコンバータの精度について説明するための図である。It is a figure for demonstrating the precision of the D / A converter which comprises the successive approximation type A / D converter of this Embodiment. 本実施の形態の誤差情報の一例について説明するための図である。It is a figure for demonstrating an example of the error information of this Embodiment. 本実施の形態のマイクロコンピュータのハードウエアブロック図の一例である。It is an example of the hardware block diagram of the microcomputer of this Embodiment. マイクロコンピュータを含む電子機器のブロック図の一例を示す。An example of a block diagram of an electronic device including a microcomputer is shown. 図６（Ａ）（Ｂ）（Ｃ）は、種々の電子機器の外観図の例である。6A, 6B, and 6C are examples of external views of various electronic devices.

符号の説明Explanation of symbols

１０ 半導体装置、２０ 逐次比較型Ａ／Ｄコンバータ、２２ Ｄ／Ａコンバータ、２４ コンパレータ、２６ 比較データ設定回路、２８ 比較結果判定回路、３０ 処理部（ＣＰＵ等）、４０ メモリ、４２誤差情報記憶部、４４補正プログラム記憶部５０ 被測定端子、５１０ ＣＰＵ、５２０キャッシュメモリ５３０ ＬＣＤコントローラ、５４０ リセット回路、５５０ プログラマブルタイマ、５６０ リアルタイムクロック（ＲＴＣ）、５７０ DMAコントローラ兼バスＩ／Ｆ、５８０ 割り込みコントローラ、５９０ 通信制御回路、６００ バスコントローラ、６１０ Ａ／Ｄ変換器、６２０ Ｄ／Ａ変換器、６３０ 入力ポート、６４０ 出力ポート、６５０ Ｉ／Ｏポート、６６０ クロック発生装置（ＰＬＬ）、６７０ プリスケーラ、６８０ 汎用バス、６９０ 各種ピン、７００ マイクロコンピュータ、７１０ ＲＯＭ、７２０ ＲＡＭ、７３０ ＭＭＵ、電子機器、８１０ マイクロコンピュータ（ＡＳＩＣ）、８２０ 入力部、８３０ メモリ、８４０ 電源生成部８５０ ＬＣＤ、８６０ 音出力部、９５０ 携帯電話、９５２ ダイヤルボタン、９５４ ＬＣＤ、９５６ スピーカ、９６０ 携帯型ゲーム装置、９６２ 操作ボタン、９６４ 十字キー、９６６ ＬＣＤ、９６８ スピーカ、９７０ パーソナルコンピュータ、９７２ キーボード、９７４ ＬＣＤ、９７６ 音出力部
DESCRIPTION OF SYMBOLS 10 Semiconductor device, 20 Successive comparison type A / D converter, 22 D / A converter, 24 Comparator, 26 Comparison data setting circuit, 28 Comparison result determination circuit, 30 Processing part (CPU etc.), 40 Memory, 42 Error information storage part , 44 correction program storage unit 50 terminal to be measured, 510 CPU, 520 cache memory 530 LCD controller, 540 reset circuit, 550 programmable timer, 560 real time clock (RTC), 570 DMA controller / bus I / F, 580 interrupt controller, 590 Communication control circuit, 600 bus controller, 610 A / D converter, 620 D / A converter, 630 input port, 640 output port, 650 I / O port, 660 clock generator (PLL), 670 prescaler, 680 general purpose bus 690 Various pins, 700 microcomputer, 710 ROM, 720 RAM, 730 MMU, electronic equipment, 810 microcomputer (ASIC), 820 input unit, 830 memory, 840 power generation unit 850 LCD, 860 sound output unit, 950 mobile phone, 952 Dial button, 954 LCD, 956 speaker, 960 portable game device, 962 operation button, 964 cross key, 966 LCD, 968 speaker, 970 personal computer, 972 keyboard, 974 LCD, 976 sound output unit

Claims (5)

Ａ／Ｄコンバータを含む集積回路装置であって、
前記Ａ／Ｄコンバータの出力デジタル値補正用の補正情報を記憶する補正情報記憶部と、
Ａ／Ｄコンバータの出力デジタル値と予め用意された補正情報に基づいて前記出力デジタル値を補正する補正プログラムを記憶する補正プログラム記憶記憶部と、
前記補正プログラムを実行してＡ／Ｄコンバータの出力デジタル値を補正する補正処理部と
を含むことを特徴とする集積回路装置。 An integrated circuit device including an A / D converter,
A correction information storage unit for storing correction information for correcting an output digital value of the A / D converter;
A correction program storage unit for storing a correction program for correcting the output digital value based on the output digital value of the A / D converter and correction information prepared in advance;
An integrated circuit device comprising: a correction processing unit that executes the correction program and corrects an output digital value of the A / D converter. 請求項１において、
前記補正情報は、Ａ／Ｄコンバータの出力デジタル値に対して一義的に設定されていることを特徴とする集積回路装置。 In claim 1,
The integrated circuit device, wherein the correction information is uniquely set for an output digital value of an A / D converter. 請求項１乃至２のいずれかにおいて、
前記補正情報はＡ／Ｄコンバータの出力デジタル値の所定の範囲ごとに段階的に設定されていることを特徴とする集積回路装置。 In any one of Claims 1 thru | or 2.
The integrated circuit device, wherein the correction information is set stepwise for each predetermined range of the output digital value of the A / D converter. 請求項１乃至３のいずれかに記載の集積回路装置を含むことを特徴とするマイクロコンピュータ。   A microcomputer comprising the integrated circuit device according to claim 1. 請求項４に記載のマイクロコンピュータと、
前記マイクロコンピュータの処理対象となるデータの入力手段と、
前記マイクロコンピュータにより処理されたデータを出力するためのＬＣＤ出力手段とを含むことを特徴とする電子機器。 A microcomputer according to claim 4;
Means for inputting data to be processed by the microcomputer;
And an LCD output means for outputting data processed by the microcomputer.
JP2004196908A 2004-07-02 2004-07-02 Integrated circuit device, microcomputer and electronic equipment Withdrawn JP2006020149A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004196908A JP2006020149A (en) 2004-07-02 2004-07-02 Integrated circuit device, microcomputer and electronic equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004196908A JP2006020149A (en) 2004-07-02 2004-07-02 Integrated circuit device, microcomputer and electronic equipment

Publications (1)

Publication Number Publication Date
JP2006020149A true JP2006020149A (en) 2006-01-19

Family

ID=35793959

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004196908A Withdrawn JP2006020149A (en) 2004-07-02 2004-07-02 Integrated circuit device, microcomputer and electronic equipment

Country Status (1)

Country Link
JP (1) JP2006020149A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016072823A (en) * 2014-09-30 2016-05-09 株式会社デンソー Semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016072823A (en) * 2014-09-30 2016-05-09 株式会社デンソー Semiconductor device

Similar Documents

Publication Publication Date Title
JP3817958B2 (en) PWM control circuit, microcomputer, and electronic device
US11460814B2 (en) Time-to-digital converters with low area and low power consumption
JP2006252006A (en) Debug system, semiconductor integrated circuit device, microcomputer and electronic equipment
JP2006020149A (en) Integrated circuit device, microcomputer and electronic equipment
JP2007310714A (en) Integrated circuit device, debugging tool, debugging system, microcomputer, and electronic apparatus
WO2022247692A1 (en) Ntc battery temperature compensation method and related product
JP2006064395A (en) Critical path test method, integrated circuit device, critical path test system, and method for manufacturing integrated circuit device
JP4235831B2 (en) Target system, debug system, integrated circuit device, microcomputer and electronic device
JP4284501B2 (en) Image data reduction device, microcomputer and electronic device
JP2006352442A (en) Integrated circuit device, microcomputer, and electronic equipment
JP3844072B2 (en) Semiconductor integrated circuit device, microcomputer and electronic device
JP2007193572A (en) Cpu, integrated circuit device, microcomputer, and electronic equipment
US7363465B2 (en) Semiconductor device, microcomputer, and electronic equipment
US20200012410A1 (en) Icon display method and terminal device
JP2005165548A (en) Interruption controller, microcomputer and electronic equipment
JP2006050503A (en) Integrated circuit device, communication control apparatus, microcomputer, and electronic equipment
JP2006324993A (en) Integrated circuit device, microcomputer, and electronic apparatus
JP2007316840A (en) Processor, integrated circuit device and electronic equipment
JP2006050502A (en) Integrated circuit device, communication control apparatus, microcomputer, and electronic equipment
JP2006079332A (en) Integrated circuit device, microcomputer and electronic equipment
JP2006011707A (en) Emulation system, microcomputer and electronic equipment
JP2011028323A (en) Signal determination circuit, integrated circuit device, and electronic equipment
JP2006148232A (en) Integrated circuit device, communication controller, microcomputer, and electronic apparatus
CN113314066A (en) Gate drive circuit and mobile terminal
JP2007199991A (en) Integrated circuit device, microcomputer, and electronic device

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060112

A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070904