JP2006020133A - 秘匿処理装置および秘匿処理方法 - Google Patents
秘匿処理装置および秘匿処理方法 Download PDFInfo
- Publication number
- JP2006020133A JP2006020133A JP2004196701A JP2004196701A JP2006020133A JP 2006020133 A JP2006020133 A JP 2006020133A JP 2004196701 A JP2004196701 A JP 2004196701A JP 2004196701 A JP2004196701 A JP 2004196701A JP 2006020133 A JP2006020133 A JP 2006020133A
- Authority
- JP
- Japan
- Prior art keywords
- rlc
- payload
- memory
- mac
- header
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Mobile Radio Communication Systems (AREA)
Abstract
【課題】RLCにおける秘匿処理をリアルタイムに実行するための秘匿処理装置を得ること。
【解決手段】本発明にかかる秘匿処理装置は、トランスポートブロックを、特定の送信時間間隔に同期したタイミングで、MACヘッダ、RLCヘッダおよびペイロードに分離および分解するMAC(3)による第1工程と、第1工程が終了した時点に同期したタイミングで、3GPP規格にて勧告された既知の処理で算出したKEY-STREAM-BLOCKを用いてペイロードに対して秘匿処理を行うRLC(5)による第2工程と、第2工程が終了した時点に同期したタイミングで、MACヘッダ、RLCヘッダおよび秘匿処理により復号化されたペイロードに対して、トランスポートブロック単位の順序制御を行うMAC(3)による第3工程と、秘匿処理以外の3GPP規格にて勧告されたRLC機能を実行するRLC(5)による第4工程と、を有する。
【選択図】 図3
【解決手段】本発明にかかる秘匿処理装置は、トランスポートブロックを、特定の送信時間間隔に同期したタイミングで、MACヘッダ、RLCヘッダおよびペイロードに分離および分解するMAC(3)による第1工程と、第1工程が終了した時点に同期したタイミングで、3GPP規格にて勧告された既知の処理で算出したKEY-STREAM-BLOCKを用いてペイロードに対して秘匿処理を行うRLC(5)による第2工程と、第2工程が終了した時点に同期したタイミングで、MACヘッダ、RLCヘッダおよび秘匿処理により復号化されたペイロードに対して、トランスポートブロック単位の順序制御を行うMAC(3)による第3工程と、秘匿処理以外の3GPP規格にて勧告されたRLC機能を実行するRLC(5)による第4工程と、を有する。
【選択図】 図3
Description
本発明は、3GPPで規定された秘匿処理を実現するための秘匿処理装置および秘匿処理方法に関するものであり、特に、受信側において秘匿処理をリアルタイムに実行するための秘匿処理装置および秘匿処理方法に関するものである。
以下、従来の秘匿処理について説明する。たとえば、下記非特許文献1には、3GPP(3 rd Generation Partnership Project)規格によるプロトコルスタックの概要が記載されている。また、下記非特許文献2には、トランスポートチャネルHS-DSCH(High Speed Downlink Shared Channel)を使用する際のUE(User Equipment)側のMAC(Medium Access Control)のアーキテクチャが記載されている。また、下記非特許文献3には、それぞれ非確認型データ転送(UM:Unacknowledged Mode)RLC(Radio Link Control)、および確認型データ転送(AM:Acknowledge Mode)RLCの接続モデルが記載されている。
従来のユーザ端末のRLCは、AMまたはUMを使用する論理チャネルに対して秘匿(ciphering/deciphering)処理を行っている。秘匿処理は、「RLC PDU(Protocol Data Unit)」内のペイロードに対して行われる。
また、従来は、移動体端末試験装置におけるデータ送信処理でUMまたはAMの場合に、RLCが作成したパラメータをMACに通知し、MACが専用化されたマスクデータ(key stream block)演算器によりマスクデータを算出することによって、移動体通信端末の秘匿に関する試験を高速かつ安定に行っていた。また、UM,AMのデータ転送モードに関わらず、単一のマスクデータ演算器でマスクデータを算出することによって、試験装置の構成を簡素化していた(特許文献1参照)。
しかしながら、上記特許文献1に開示された、マスクデータ演算器を用いる従来の秘匿処理は、送信データにのみ適用可能であり、たとえば、受信データについては、RLCが、マスクデータ生成を行うためのパラメータを、MACが受信データを処理する前に通知することができない、という問題があった。
上記問題点を図7,図8を用いて詳細に説明する。図7は、3GPPで規定されるHSDPA(High Speed Downlink Packet Access)通信でない場合のUE側におけるプロトコル間のデータの流れを示す図である。また、図8は、3GPP(3GPP Specification “TS33.105 Version 4.1.0” 3rd Generation Partnership Project, 04 July 2001, P14-17, Figure 1)で規定される送信データと受信データに対する秘匿処理を示す図である。なお、図示のPLANETEXT,CIPHERTEXTは、秘匿対象である「RLC PDU」のペイロードに対応する。暗号化は、PLANETEXTに対してKEY-STREAM-BLOCKをビット毎に排他的論理和演算してCIPHERTEXTに変換する。また、復号は、CIPHERTEXTに対してKEY-STREAM-BLOCKをビット毎に排他的論理和演算してPLANETEXTに変換する。
まず、秘匿処理のためのマスクデータを生成するためのパラメータ算出には、RLCヘッダ101−2に含まれる情報を用いる必要がある。送信データの場合、RLCは、「RLC PDU」をMACへ送るときには既にRLCヘッダ101−2の内容を知っているので、秘匿パラメータを算出して、その算出結果を「RLC PDU」と同時にMACへ通知することができる。しかしながら、受信データの場合、RLCヘッダ101−2は、通信相手のRLCが付加した情報であり、その内容を知るにはRLCがRLCヘッダ101−2を解析する必要がある。したがって、「RLC PDU」をMACから受け取る前に、RLCは、秘匿パラメータをMACへ通知することができない。
したがって、従来の方法では、MACは、受信時にマスクデータを算出することができず、装置を高速かつ安定に動作させることができない。
一方、3GPPのrelease5以降で標準化されたHSDPAのデータ受信に適用する場合は、下記の処理が行われる。図9は、3GPPで規定されるHSDPA通信の場合の、UE側におけるプロトコル間のデータの流れを示す図である。TS25.321によれば、HSDPAで通信を行う場合、MACにおいては、自動再送制御(H-ARQ:Hybrid Automatic Repeat Request)を行う。H-ARQにより「MAC-hs PDU」毎に誤り制御が行われ、受信側にて訂正できない誤りが検出されると、受信側から送信側へ再送要求が通知され、誤りのあったデータが選択的に再送される。この結果、訂正できない誤りが発生する通信路では、データが元の順序と異なって受信される。そこで、MACにおいては、順序制御(リオーダリング)を行い、順序制御が完了した「RLC PDU」をRLCに通知することがTS25.321で勧告されている。
図10は、ユーザ端末における一般的なMAC&RLCの構成を示す図であり、3GPPの規格に沿ってプロトコル階層により機能を分割したMAC&RLCの実装例を示している。L1(レイヤ1)のPHY1は、通信相手との間で通信媒体(電波)を用いたビット列の伝送サービスを提供する。Transport-Block-memory2は、PHY1からの伝送単位であるトランスポートブロックのデータを記憶する。MAC(reordering3−1,disassembly3−2)3は、TS25.321に勧告されるプロトコルを実行する機能を有し、RLC-PDU-memory4を介してRLC(deciphering5−1,AM/UM5−2)5に対して複数の論理チャネルによる伝送サービスを提供する。HSDPA通信の場合、ユーザ装置(UE)では、受信したトランスポートブロックを順序制御し、正しい順序に戻されたトランスポートブロックを分解し、その結果を論理チャネルのデータとしてRLC5へ通知する。Reordering-buffer-memory6は、Transport-Block-memory2から入力された複数のトランスポートブロックを、順序制御が完了するまで記憶する。RLC5は、TS25.322に勧告されるプロトコルを実行する機能を有し、L3(レイヤ3)に対してリンクレベルのデータ転送サービスを提供する。このRLC5の機能には、秘匿処理が含まれる。
たとえば、PHY1において訂正できない誤りが発生する場合、Reordering-buffer-memory6には複数のトランスポートブロックが滞留する。さらに、TS25.321によれば、1つのトランスポートブロックには、秘匿対象であるRLC5のペイロードが複数含まれることから、PHY1において訂正できない誤りが多発する場合、Reordering-buffer-memory6には、大量のペイロードが滞留する。そして、MAC3からRLC5へ大量のペイロードが一度に渡され、それらをRLC-buffer-memory7に記憶する。このとき、RLC5は、大量のペイロードに対する秘匿処理を実行する必要が生じる。秘匿処理には、比較的長い演算時間が必要であり、大量のペイロードに対して秘匿処理を行うと、処理の輻輳や大きな処理遅延が発生する。
図11は、UEにおける一般的なMAC&RLCの動作を示すタイムチャートであり、RLC5の処理が遅延する例を示している。ここでは、Reordering-buffer-memory6に滞留する4つのトランスポートブロックの秘匿処理を一度に実行している。したがって、次のトランスポートブロックがMAC3から渡されても、前に渡された4つのトランスポートブロックの秘匿処理が終了するまで、処理が待たされることになる。なお、この例では、4つのトランスポートブロックの場合について記載されているが、TS25.321の規格によれば、さらに多くのトランスポートブロックが一度にRLC5へ渡されることがある。このような場合、リアルタイム処理の破綻や通信スループット低下などのシステム性能の低下を引き起こす可能性がある。
本発明は、上記に鑑みてなされたものであって、RLCにおける秘匿処理をリアルタイムに実行するための秘匿処理装置を得ることを目的とする。
また、データ通信にHSDPAが適用され、MACにおいて大量のデータが滞留するときであっても、RLCにおける秘匿処理をリアルタイムに実行し、処理の輻輳を防ぎ、通信スループット等のシステム性能を確保することが可能な秘匿処理装置を得ることを目的とする。
上述した課題を解決し、目的を達成するために、本発明にかかる秘匿処理装置は、送信時間間隔でトランスポートブロックを受信し、一定時間内に秘匿処理に必要なパラメータを前記トランスポートブロックから抽出し、その抽出結果を用いて受信側における秘匿処理を行うMACおよびRLCによる秘匿処理装置であって、たとえば、前記トランスポートブロックを、前記送信時間間隔に同期したタイミングで、MACヘッダ、RLCヘッダおよびペイロードに分離および分解するMACによる第1工程と、前記第1工程が終了した時点に同期したタイミングで、3GPP規格にて勧告された既知の処理でKEY-STREAM-BLOCKを算出し、前記ペイロードと前記KEY-STREAM-BLOCKとの排他的論理和を演算することにより前記ペイロードに対して秘匿処理を行うRLCによる第2工程と、前記第2工程が終了した時点に同期したタイミングで、前記MACヘッダ、RLCヘッダおよび秘匿処理により復号化されたペイロードに対して、トランスポートブロック単位の順序制御を行うMACによる第3工程と、秘匿処理以外の3GPP規格にて勧告されたRLC機能を実行するRLCによる第4工程と、を含むことを特徴とする。
この発明によれば、MACおよびRLCの機能、すなわち、本発明にかかる秘匿処理装置を、上記第1工程〜第4に分割して実現することとした。
この発明によれば、たとえば、TTI間隔でトランスポートブロックを受けてから一定時間内に、秘匿処理に必要なパラメータを当該トランスポートブロックから抽出できるので、受信側のRCLにおける秘匿処理を、図3に示すようにTTIに同期してリアルタイムに行うことができる。したがって、処理の輻輳を防ぐことができ、MACおよびRLCへの要求パフォーマンスを抑えることができるので、低コストで通信スループットなどのシステム性能を確保することができる、という効果を奏する。
以下に、本発明にかかる秘匿処理装置の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。
実施の形態1.
図1は、3GPP規格によるプロトコルスタックの概要を示す図であり、ユーザ端末(UE)は、L(レイヤ)1のPHY(Physical)1と、L2のMAC3,RLC5と、L3からなるソフトウェア群を備え、NodeBおよびSRNC(Serving Radio Network Controller)に接続されている。
図1は、3GPP規格によるプロトコルスタックの概要を示す図であり、ユーザ端末(UE)は、L(レイヤ)1のPHY(Physical)1と、L2のMAC3,RLC5と、L3からなるソフトウェア群を備え、NodeBおよびSRNC(Serving Radio Network Controller)に接続されている。
ここで、本発明にかかる秘匿処理装置を実現する実施の形態1のL2のMAC&RLCの構成について説明する。図2は、UEの構成、および本発明にかかるMAC&RLCの詳細構成、を示す図である。
L1のPHY1は、通信媒体(電波)を用いたビット列の伝送サービスを提供し、RF回路,A/Dコンバータ,D/Aコンバータ,変復調器,符号化/復号器,制御や信号処理を行うCPUやDSPなどの回路、で構成されている。
L2のTransport-Block-memory2は、PHY1からの伝送単位であるトランスポートブロックのデータを記憶する機能を有する。また、MAC3のdisassembly3−1は、HSDPA通信でない場合、図7のデータフローのトランスポートブロックをMACヘッダ101−1、RLCヘッダ101−2およびペイロード101−3に分離する機能を有し、一方で、HSDPA通信の場合には、図9のデータフローのトランスポートブロックを「MAC-hs SDU(MAC-d PDUと同義)」へ分解し、さらに「MAC-hs SDU(Service Data Unit)」をMACヘッダ101−1、RLCヘッダ101−2およびペイロード101−3に分離する機能を有する。また、RLC-PDU-memory4は、分解および分離されたMACヘッダ101−1、RLCヘッダ101−2およびペイロード101−3を記憶する機能を有する。なお、図9のように、1つのトランスポートブロック(「MAC-hs PDU」に相当)に複数の「RLC PDU」が含まれることがあり、その場合は、RLC-PDU-memory4に、複数のMACヘッダ101−1、RLCヘッダ101−2およびペイロード101−3の組が記憶される。
また、RLC5のdeciphering5−1は、RLC-PDU-memory4に記憶されているペイロード101−3に対して秘匿処理を行う機能を有する。また、MAC3のreordering3−2は、HSDPA通信でない場合、MACヘッダ101−1、RLCヘッダ101−2および秘匿処理により復号されたペイロード101−3をReordering-buffer-memory6へ転送し、RLC5のAM/UM5−2へ通知する機能を有し、一方で、HSDPA通信の場合には、MACヘッダ101−1、RLCヘッダ101−2および秘匿処理により復号されたペイロード101−3をReordering-buffer-memory6へ転送し、リオーダリングが完了した複数のMACヘッダ101−1、RLCヘッダ101−2およびペイロード101−3の組をRLC5のAM/UM5−2へ通知する機能を有する。また、Reordering-buffer-memory6は、秘匿処理により復号が完了してからAM/UM5−2が読み出してL3へ転送するまでの間、秘匿処理により復号された複数のMACヘッダ101−1、RLCヘッダ101−2およびペイロード101−3の組を記憶する機能を有する。また、RLC5のAM/UM5−2は、秘匿以外のTS25.322に勧告されるプロトコルを実行する機能を有し、L3に対してリンクレベルのデータ転送サービスを提供する。
なお、本実施の形態においては、L1のPHY1,L2のdisassembly3−1,deciphering5−1,reordering3−2,AM/UM5−2の、機能または処理手続を定義しており、実装するハードウェアを規定するものではない。
つづいて、受信側のUEの動作について説明する。図3は、UEのMAC3とRLC5の動作を示すタイムチャートである。
まず、L1のPHY1では、通信相手との間で、通信媒体(電波)を用いたビット列の伝送サービスを提供する。PHY1では、受信側の動作として、復調後の受信シンボルを検波し、TTI(Transmit Time Interval)単位に受信シンボルに対して誤り訂正および誤り検出を行う。そして、誤りがないと判断された受信データが、トランスポートブロックとしてTransport-Block-memory2に記録される。
Transport-Block-memory2は、図3に示すように、TTI間隔で1回更新される。なお、Transport-Block-memory2の更新間隔が一定に描かれているが、PHY1の処理時間はデータ量に依存し、データ量はTTI毎に変動するので、実際の更新間隔は必ずしも一定にはならない。
MAC3のdisassembly3−1では、Transport-Block-memory2に記録されたトランスポートブロックをMACヘッダ101−1、RLCヘッダ101−2およびペイロード101−3に分離および分解する。処理タイミングとしては、Transport-Block-memory2が更新される度に処理を行えばよいので、実装が容易な一例として、TTI周期で処理を開始するようにスケジューリングしている。また、disassembly3−1では、ペイロード101−3を、秘匿処理を行いやすいように配置してRLC-PDU-memory4へ記録する。なお、「秘匿処理を行いやすい配置」の詳細については後述する。HSDPA通信でない場合とHSDPA通信の場合で動作が異なるので、それぞれの場合についてさらに詳細に説明する。
たとえば、HSDPA通信でない場合、disassembly3−1では、図7に示すように、Transport-Block-memory2に記録された受信トランスポートブロックをMACヘッダ101−1と「RLC PDU」に分離する。そして、「RLC PDU」をRLCヘッダ101−2とペイロード101−3に分離する。さらに、RLCヘッダ101−2からは秘匿処理に必要な情報を抽出し、ペイロード101−3を、秘匿処理を行いやすいように配置してRLC-PDU-memory4へ記録する。
一方、HSDPA通信の場合、disassembly3−1では、図9に示すように、Transport-Block-memory2に記録された受信トランスポートブロックを「MAC-hs SDU(「MAC-d PDU」と同義)」へ分解し、さらに、「MAC-d PDU」をMACヘッダ101−1と「RLC PDU」に分離する。そして、「RLC PDU」をRLCヘッダ101−2とペイロード101−3に分離する。さらに、RLCヘッダ101−2からは秘匿処理に必要な情報を抽出し、ペイロード101−3を、秘匿処理を行いやすいように配置してRLC-PDU-memory4へ記録する。
ここで、ヘッダの分離とペイロード101−3の配置について説明する。図4は、RLC-PDU-memory4に記録されたデータの構造例を示す図であり、ここでは、特にペイロード101−3に着目する。通常、メモリは、特定のワード長(ビット幅:8ビット、16ビット、32ビットなど)を持つ。メモリ上のデータを処理する場合、メモリのワード長に合わせてデータが並んでいると処理を行いやすい。そこで、本実施の形態では、ペイロード101−3をメモリのワード長にあわせて分割し、並べる。また、本実施の形態では、MACヘッダ101−1およびRLCヘッダ101−2を、ペイロード101−3と異なるアドレスに配置する。これは、ペイロード101−3の先頭をメモリのワードのMSBまでビットシフトさせることで実現できる。なお、図4については、後述する実施の形態3にて詳細に説明する。
このように、MAC3のdisassembly3−1では、Transport-Block-memory2に記録されたトランスポートブロックに含まれる「MAC-PDU」を抽出し、ペイロード101−3の先頭をメモリのワードのMSBまでビットシフトさせ、MACヘッダ101−1、RLCヘッダ101−2およびペイロード101−3を分離してRLC-PDU-memory4へ書き込んでいる。そして、HSDPA通信の場合については、トランスポートブロックに含まれる複数の「MAC-d PDU」に対して同様の処理を行う。さらに、disassembly3−1は、これらの処理が終了すると、それぞれの「RLC PDU」のペイロード101−3の長さと、処理が終了したこと、をRLC5のdeciphering5−1へ通知する。
RLC5のdeciphering5−1では、RLC-PDU-memory4に記録されている「RLC PDU」のペイロード101−3に対して秘匿処理を行う。処理タイミングを図3に例示する。ここでは、disassembly3−1の処理が終了した時点で処理を開始するようにスケジューリングしている。その結果、deciphering5−1は、TTI周期で処理を開始することになる。また、秘匿処理には比較的長い時間を要するが、TTI周期に受け取るデータ量(ペイロード101−3のサイズ)の最大値が決まっているので、最大データ量を受けたときにTTI時間以内に処理が終了するようにdeciphering5−1のパフォーマンスを設計することは比較的容易である。たとえば、演算量の多いKEY-STREAM-BLOCKの算出に専用のハードウェア・アクセラレータを用いる方法がある。
また、deciphering5−1による秘匿処理は、3GPP規格のTS33.105において勧告されており、図8に示すように、CIPHERTEXTもしくはPLANETEXTとKEY-STREAM-BLOCKとの排他的論理和を演算することで達成できる。なお、秘匿鍵CK(Cipher Key)、論理チャネルの種別を表すBEARER、上り/下りの違いを示すDIRECTIONは、通信のネゴシエーション時に上位のコントローラからRLC5へ通知される。また、LENGTHはKEY-STREAM-BLOCKの長さであり、ペイロード101−3の長さと同一なので、disassembly3−1から通知される。また、秘匿シーケンス番号COUNT-Cは、通信のネゴシエーション時に上位のコントローラからRLC5へ通知されるハイパーフレーム番号HFNと、秘匿対象であるペイロード101−3に対応するRLCヘッダ101−2に含まれる「RLC Sequence Number(「RLC SN」)と、を組み合わせることにより、特定することができる。
したがって、deciphering5−1では、まず、上位のコントローラから通知されたHFNとRLCヘッダ101−2に含まれる「RLC SN」から、「RLC PDU」毎のCOUNT-Cを算出する。つぎに、算出したCOUNT-C、上位のコントローラから通知されたCK、BEARERおよびDIRECTION、disassembly3−1から通知されたLENGTH、を入力として、KEY-STREAM-BLOCKを算出する。そして、受信したペイロード101−3と算出したKEY-STREAM-BLOCKとの排他的論理和を演算することにより秘匿処理を行う。全てのペイロード101−3に対して秘匿処理が終了すると、reordering3−2へ処理終了を通知する。
MAC3のreordering3−2では、HSDPA通信でない場合、MACヘッダ101−1、RLCヘッダ101−2および秘匿処理により復号化されたペイロード101−3をReordering-buffer-memory6へ転送し、その旨をRLC5のAM/UM5−2へ通知する。一方、HSDPA通信の場合は、MACヘッダ101−1、RLCヘッダ101−2および秘匿処理により復号化されたペイロード101−3をReordering-buffer-memory6へ転送し、さらに、MACヘッダ101−1、RLCヘッダ101−2およびペイロード101−3を含む複数のトランスポートブロック単位で順序制御を行い、正しい順序に復元したRLCヘッダ101−2とペイロード101−3をAM/UM5−2へ通知する。reordering3−2の処理タイミングを図3に例示する。ここでは、deciphering5−1の処理が終了した時点で処理を開始するようにスケジューリングしている。その結果、reordering3−2は、TTI周期で処理を開始することになる。
RLC5のAM/UM5−2では、秘匿以外のTS25.322に勧告されるプロトコル処理を実行し、SDU(Service Data Unit)をL3へ通知する。処理タイミングを図3に例示する。たとえば、HSDPA通信でない場合は、TTI間隔でデータを受信する度に上記処理を実行する。一方、HSDPA通信の場合は、reordering3−2から通知された複数TTIのデータ(RLCヘッダ101−2および秘匿処理により復号化されたペイロード101−3に対して一括して上記処理を実行する。
以上のように、本実施の形態においては、MAC3およびRLC5の機能を、図2に示すように、disassembly3−1、RLC-PDU-memory4、deciphering5−1、reordering3−2、Reordering-buffer-memory6、AM/UM5−2、に分割して実現することとした。これにより、TTI間隔でトランスポートブロックを受けてから一定時間内に、秘匿処理に必要なパラメータを当該トランスポートブロックから抽出できるので、受信側のdeciphering5−1における秘匿処理を、図3に示すように、TTIに同期してリアルタイムに行うことができる。特に、データ通信にHSDPAが適用され、reordering3−2において大量のデータがReordering-buffer-memory6に滞留する場合であっても、deciphering5−1における秘匿処理をリアルタイムに行うことができる。したがって、処理の輻輳を防ぐことができ、MAC3およびRLC5への要求パフォーマンスを抑えることができるので、低コストで通信スループットなどのシステム性能を確保することができる。
つづいて、インタフェースとメモリ構成について説明する。なお、図2においては、インタフェースとして、たとえば、Transport-Block-memory2、RLC-PDU-memory4およびReordering-buffer-memory6を用いているが、メモリを用いる構成に限定するものではない。他のインタフェース(たとえば、直接信号線を介して入出力するなど)でも上記と同様の効果を得られる。メモリを用いる場合の効果について述べる。
まず、図10を用いて、ユーザ端末における一般的なMAC&RLC内のTransport-Block-memory2について説明する。L1のPHY1は、通信路復号の演算量が多く、TTIに対して長い処理時間を有する。また、PHY1の処理時間は、受信するデータ量にも依存し、PHY1がTransport-Block-memory2へ書き込むタイミングは、一定とはならずに分布する。また、MAC3の処理時間も受信するデータ量に依存し、Transport-Block-memory2から読み出す時間も、上記と同様に一定とはならずに分布する。
このため、Transport-Block-memory2に対して書き込みアクセスを行う時間と、読み出しアクセスを行う時間が重なる(図11参照)。このような場合、簡易的には、Transport-Block-memory2を2方向から同時アクセス可能なデュアルポート・メモリで構成するか、あるいは、書き込み面と読み出し面をTTI周期で切り替える2面メモリで構成する。これらの方法を使う場合、Transport-Block-memory2のサイズは、記録されるトランスポートブロックの最大量の2倍以上(デュアルポートの場合は、それに相当する実装面積)が必要になる。
一方、本実施の形態においては、図2の構成を採用することにより、disassembly3−1の処理がMAC3全体の処理に比べ単純なので処理時間を短縮でき、さらに、PHY1の処理時間が最大の場合であっても、TTIにおけるPHY1の処理と次のTTIにおけるPHY1の処理の間にdisassembly3−1が処理を実行し、その結果をRLC-PDU-memory4へ記録することが容易に実現できる。disassembly3−1をこのようなタイミングで実行することにより、Transport-Block-memory2に対して、時分割に書き込みと読み出しを切り替えてアクセスすることが可能になるので、Transport-Block-memory2のサイズは、記録されるトランスポートブロックの最大量(×1)で実装できる。
つぎに、MAC3とRLC5のインタフェースであるRLC-PDU-memory4について説明する。MAC3は、順序制御が完了したトランスポートブロックを、分解および分離してRLC5へ出力するので、RLC-PDU-memory4のサイズは、トランスポートブロックの最大量のN倍(NはMAC-hsの受信ウィンドウサイズ)必要になる。
つぎに、Reordering-buffer-memoryについて説明する。たとえば、図10の構成において、Reordering-buffer-memory6には、複数のトランスポートブロックが記録され、RLC-buffer-memory7には、複数のトランスポートブロックを分解および分離した、複数のRLCヘッダ101−2とペイロード101−3の組が記録される。このように、記録するデータ構造が異なる。なお、Reordering-buffer-memory6とRLC-buffer-memory7の合計サイズは、3GPPで規定される能力を満たす必要がある。ところが、Reordering-buffer-memory6とRLC-buffer-memory7において異なるデータ構造を持つ図10の構成では、各々のメモリにおいて、3GPPで規定される合計サイズの容量が必要となり、結果として、規定される能力の2倍のサイズのメモリが必要となる。
一方、本実施の形態においては、図2の構成を採用することにより、disassembly3−1によりRLC-PDU-memory4へ記録されたペイロード101−3に対する秘匿処理を、deciphering5−1が、TTIに同期してリアルタイムに実行し、その結果をReordering-buffer-memory6へ記録することができる。deciphering5−1が、秘匿処理をこのようなタイミングで実行することにより、RLC-PDU-memory4のサイズは、トランスポートブロックの最大量(×1)で実装できる。
このように、本実施の形態においては、MAC3のreordering3−2の処理の前に、disassembly3−1とdeciphering5−1を行うため、reordering3−2が扱うデータ構造とAM/UM5−2が扱うデータ構造とを同一にできる。そのため、図10のReordering-buffer-memory6とRLC-buffer-memory7を共有メモリとして実装することができる。その結果、上記共有メモリ(図2のReordering-buffer-memory6)を3GPPで規定される容量に抑えることができる。
実施の形態2.
つづいて、本発明にかかる秘匿処理装置を実現する実施の形態2のL2のMAC&RLCについて説明する。図5は、UEの構成、および本発明にかかるMAC&RLCの詳細構成、を示す図である。実施の形態1の図2と比較すると、deciphering5−1が算出したKEY-STREAM-BLOCKを記憶するkey-stream-memory5−3が存在する点と、reordering3−2からRLC-PDU-memory4をアクセスする点、が異なる。以下、実施の形態1と異なる動作についてのみ詳細に説明する。
つづいて、本発明にかかる秘匿処理装置を実現する実施の形態2のL2のMAC&RLCについて説明する。図5は、UEの構成、および本発明にかかるMAC&RLCの詳細構成、を示す図である。実施の形態1の図2と比較すると、deciphering5−1が算出したKEY-STREAM-BLOCKを記憶するkey-stream-memory5−3が存在する点と、reordering3−2からRLC-PDU-memory4をアクセスする点、が異なる。以下、実施の形態1と異なる動作についてのみ詳細に説明する。
ここで、実施の形態2の受信側のUEの動作について説明する。図6は、UEのMAC3とRLC5の動作を示すタイムチャートであり、disassembly3−1とdeciphering5−1が同時に動作する点が実施の形態1と異なる。なお、HSDPA通信時の、L1のPHY1の通信単位であるトランスポートブロックと秘匿対象単位であるペイロード101−3の関係は、図9に示す通りであり、トランスポートブロックには複数のペイロード101−3が含まれる。
MAC3のdisassembly3−1では、実施の形態1と同様に、トランスポートブロックをデータの先頭から順次分解し、さらにMACヘッダ101−1、RLCヘッダ101−2、ペイロード101−3に分離し、その結果をRLC-PDU-memory4へ記録する。そして、実施の形態1と異なる動作として、disassembly3−1は、ここで、RLCヘッダ101−2に含まれる「RLC SN」を抽出して、その都度、その抽出結果をペイロード101−3のサイズ(LENGTHと同義となる)とともにdeciphering5−1へ通知する。
RLC5のdeciphering5−1では、「RLC SN」がdisassembly3−1から通知される度に、上位のコントローラから通知されたHFNと組み合わせて「RLC PDU」毎のCOUNT-Cを算出する。つぎに、算出したCOUNT-C、上位のコントローラから通知されたCK、BEARERおよびDIRECTION、disassembly3−1から通知されたLENGTH、を入力として、KEY-STREAM-BLOCKを算出し、その結果をkey-stream-memory5−3へ記録する。このとき、KEY-STREAM-BLOCKのビット配置を対応するペイロード101−3と同じになるようにする。トランスポートブロックには複数の「RLC PDU」が含まれるので、disassembly3−1による「RLC SN」の抽出と、deciphering5−1によるKEY-STREAM-BLOCKの算出は、同時に並列して処理することができる。したがって、図6の動作例に示すように、disassembly3−1がRLC-PDU-memory4への記録を完了する前に、deciphering5−1は、動作を開始することができる。また、deciphering5−1は、トランスポートブロックに含まれる全てのペイロード101−3に対応するKEY-STREAM-BLOCKの算出が終了すると、reordering3−2に処理終了を通知する。
また、本実施の形態の秘匿処理では、RLC-PDU-memory4に記録されたペイロード101−3とkey-stream-memory5−3に記録されたKEY-STREAM-BLOCKとの排他的論理和を演算する必要がある。そこで、reordering3−2では、deciphering5−1から処理終了を通知されると、RLC-PDU-memory4に記録されたペイロード101−3と、そのペイロード101−3に対応するkey-stream-memory5−3に記録されたKEY-STREAM-BLOCKと、を読み込み、それらの排他的論理和を演算し、その演算結果をreordering-buffer-memory6へ記録する。
以上のように、本実施の形態においては、MAC3およびRLC5の機能を、図5に示すように、RLCヘッダ101−2に含まれる「RLC SN」を抽出し、その結果をdeciphering5−1へ通知する機能を加えたdisassembly3−1と、「RLC SN」がdisassembly3−1から通知される度にKEY-STREAM-BLOCKを算出し、その結果をkey-stream-memory5−3へ記録する機能を加えたdeciphering5−1と、deciphering5−1が算出したKEY-STREAM-BLOCKを記憶するkey-stream-memory5−3と、RLC-PDU-memory4に記録されたペイロード101−3とそのペイロードに対応するkey-stream-memory5−3に記録されたKEY-STREAM-BLOCKを読み込み、それらの排他的論理和を演算し、その演算結果をreordering-buffer-memory6へ記録する機能を有するreordering3−2と、に分割して実現することとした。これにより、図6に示すように、disassembly3−1とdeciphering5−1が同時並列に動作可能となり、その結果として、MAC3、RLC5の処理時間を短縮することができる。
なお、本実施の形態では、インタフェースの簡素化のために、key-stream-memory5−3を設け、reordering3−2が、秘匿処理の一部である排他的論理和を実行する構成としたが、たとえば、key-stream-memory5−3を設けずに、deciphering5−1内で、RLC-PDU-memory4に記録されたペイロード101−3とそのペイロードに対応するKEY-STREAM-BLOCKの排他的論理和を演算し、その演算結果をreordering-buffer-memory6へ記録する構成とした場合であっても、同様に処理時間を短縮することができる。
実施の形態3.
実施の形態3では、RLC-PDU-memory4およびreordering-buffer-memory6に記録されるデータの構造を規定する。図4は、RLC-PDU-memory4およびreordering-buffer-memory6に記録されたデータの構造を示す図であり、詳細には、前述した秘匿処理を行う前後において、RLC-PDU-memory4およびreordering-buffer-memory6に記録される、MACヘッダ101−1、RLCヘッダ101−2およびペイロード101−3のデータ構造を示している。なお、UEの構成、および本発明にかかるMAC&RLCの詳細構成、については、前述した図2または図5と同様である。
実施の形態3では、RLC-PDU-memory4およびreordering-buffer-memory6に記録されるデータの構造を規定する。図4は、RLC-PDU-memory4およびreordering-buffer-memory6に記録されたデータの構造を示す図であり、詳細には、前述した秘匿処理を行う前後において、RLC-PDU-memory4およびreordering-buffer-memory6に記録される、MACヘッダ101−1、RLCヘッダ101−2およびペイロード101−3のデータ構造を示している。なお、UEの構成、および本発明にかかるMAC&RLCの詳細構成、については、前述した図2または図5と同様である。
秘匿処理単位であるペイロード101−3は、メモリのワード長にあわせて配置される。また、RLCヘッダ101−2は、ペイロード101−3と異なるアドレスに配置される。また、MACヘッダ101−1は、ペイロード101−3ともRLCヘッダ101−2とも異なるアドレスに配置される。
また、MACヘッダ101−1、RLCヘッダ101−2およびペイロード101−3の順序は、図7または図9のデータフローに示されるトランスポートブロックに含まれる順序が維持される。なお、3GPP TS25.321、TS25.322より、MACヘッダ101−1、RLCヘッダ101−2およびペイロード101−3の大きさ(ビット幅)は可変であり、通信のネゴシエーション毎に決定される。
また、MACヘッダ101−1、RLCヘッダ101−2およびペイロード101−3の大きさが、それぞれメモリのワード長の整数倍に合わない場合は、MACヘッダ101−1、RLCヘッダ101−2およびペイロード101−3の間にブランクが挿入される。
つづいて、上記で規定したデータ構造に基づいて、下記(a)、(b)、(c)の処理を詳細に説明する。ここでは、図7または図9に示される下記(a)、(b)、(c)の処理を一括して行う。
(a)トランスポートブロックから「MAC PDU」へ分解する
(b)「MAC PDU」をMACヘッダ101−1と「RLC PDU」に分離する
(c)「RLC PDU」をRLCヘッダ101−2とペイロード101−3に分離する
(a)トランスポートブロックから「MAC PDU」へ分解する
(b)「MAC PDU」をMACヘッダ101−1と「RLC PDU」に分離する
(c)「RLC PDU」をRLCヘッダ101−2とペイロード101−3に分離する
たとえば、HSDPA通信の場合、disassembly3−1は、図9のMAC-hsヘッダを解析することにより、「MAC PDU」の構造であるMACヘッダ101−1と「RLC PDU」の合計サイズを知る。また、disassembly3−1は、上位のコントローラからMACヘッダ101−1のサイズを通知され、RLC3からRLCヘッダ101−2のサイズを通知される。
そして、disassembly3−1は、トランスポートブロックを先頭から走査し、MAC-hsヘッダを除くデータの先頭から、上位のコントローラから通知されたMACヘッダ101−1のサイズ分のデータをRLC-PDU-memory4に記録する。MACヘッダ101−1のサイズがRLC-PDU-memory4のワード長の整数倍に合わない場合は、ブランクを挿入した後にMACヘッダ101−1をRLC-PDU-memory4に記録することにより、ブランクとMACヘッダ101−1の合計サイズがRLC-PDU-memory4のワード長の整数倍となるように調整する。
つぎに、disassembly3−1は、トランスポートブロックの続きから、RLC5より通知されたRLCヘッダ101−2のサイズ分のデータをRLC-PDU-memory4に記録する。RLCヘッダ101−2のサイズがRLC-PDU-memory4のワード長の整数倍に合わない場合は、ブランクを挿入した後にRLCヘッダ101−2をRLC-PDU-memory4に記録することにより、ブランクとRLCヘッダ101−2の合計サイズがRLC-PDU-memory4のワード長の整数倍となるように調整する。
つぎに、disassembly3−1は、トランスポートブロックの続きから、RLC5より通知されたペイロード101−3のサイズ分のデータをRLC-PDU-memory4に記録する。ペイロード101−3のサイズがRLC-PDU-memory4のワード長の整数倍に合わない場合、ペイロード101−3をRLC-PDU-memory4に記録した後にブランクを挿入することにより、ペイロード101−3とブランクの合計サイズがRLC-PDU-memory4のワード長の整数倍となるように調整する。
さらに、disassembly3−1は、トランスポートブロックの続きから、上記MACヘッダ101−1、RLCヘッダ101−2、ペイロード101−3の処理を繰り返し実行することにより、トランスポートブロックに含まれる全てのMACヘッダ101−1、RLCヘッダ101−2およびペイロード101−3について、分解・分離を行い、それぞれの結果を上記図4に示す形式でRLC-PDU-memory4へ記録する。
その結果、deciphering5−1は、RLC-PDU-memory4に記録されたペイロード101−3に対して秘匿処理を行う場合、ペイロード101−3がワード長にあわせて配置されているので、ワード単位に、ペイロード101−3とKEY-STREAM-BLOCKとの排他的論理和を容易に演算できる。
以上のように、本実施の形態においては、disassembly3−1が、上記のように、MACヘッダ101−1、RLCヘッダ101−2および秘匿対象であるペイロード101−3をメモリのワード長にあわせて配置することとした。これにより、deciphering5−1は、RLC-PDU-memory4に記録されたペイロード101−3とKEY-STREAM-BLOCKとの排他的論理和の演算を、ワード単位に高速に実行できる。
また、秘匿処理前のRLC-PDU-memory4のデータ構造と、秘匿処理後のreordering-buffer-memory6のデータ構造を共通にしているので、RLC-deciphering5−1は、MACヘッダ101−1、RLCヘッダ101−2および秘匿処理後のペイロード101−3をreordering-buffer-memory6へ記録する処理を、ビットシフトを伴わず高速に実行できる。
以上のように、本発明にかかる秘匿処理装置は、3GPPで規定された秘匿処理を実現するユーザ端末およびそのユーザ端末を含む通信システムに有用であり、特に、上記秘匿処理をリアルタイムに実行することによりシステム性能の向上を図るユーザ端末に適している。
1 PHY
2 Transport-Block-memory
3 MAC
3−1 disassembly
3−2 reordering
4 RLC-PDU-memory
5 RLC
5−1 deciphering
5−2 AM/UM
5−3 key-stream-memory
6 Reordering-buffer-memory
101−1 MACヘッダ
101−2 RLCヘッダ
101−3 ペイロード
2 Transport-Block-memory
3 MAC
3−1 disassembly
3−2 reordering
4 RLC-PDU-memory
5 RLC
5−1 deciphering
5−2 AM/UM
5−3 key-stream-memory
6 Reordering-buffer-memory
101−1 MACヘッダ
101−2 RLCヘッダ
101−3 ペイロード
Claims (8)
- 送信時間間隔でトランスポートブロックを受信し、一定時間内に秘匿処理に必要なパラメータを前記トランスポートブロックから抽出し、その抽出結果を用いて受信側における秘匿処理を行うMAC(Medium Access Control)およびRLC(Radio Link Control)による秘匿処理装置において、
前記トランスポートブロックを、前記送信時間間隔に同期したタイミングで、MACヘッダ、RLCヘッダおよびペイロードに分離および分解するMACによる第1工程と、
前記第1工程が終了した時点に同期したタイミングで、3GPP規格にて勧告された既知の処理でKEY-STREAM-BLOCKを算出し、前記ペイロードと前記KEY-STREAM-BLOCKとの排他的論理和を演算することにより前記ペイロードに対して秘匿処理を行うRLCによる第2工程と、
前記第2工程が終了した時点に同期したタイミングで、前記MACヘッダ、RLCヘッダおよび秘匿処理により復号化されたペイロードに対して、トランスポートブロック単位の順序制御を行うMACによる第3工程と、
秘匿処理以外の3GPP規格にて勧告されたRLC機能を実行するRLCによる第4工程と、
を含むことを特徴とする秘匿処理装置。 - 前記送信時間間隔で受信したトランスポートブロックを、当該トランスポートブロックの最大量を記録可能な第1のメモリに記録し、
前記第1工程では、前記第1のメモリに記録されたトランスポートブロックを用いて前記分離および分解処理を行うことを特徴とする請求項1に記載の秘匿処理装置。 - 前記第1工程では、前記分離および分解処理の結果として得られるMACヘッダ、RLCヘッダおよびペイロードを、前記トランスポートブロックの最大量のN(任意の自然数)倍の量を記録可能な第2のメモリに記録し、
前記第2工程では、前記第2のメモリに記録されたペイロードに対して秘匿処理を行うことを特徴とする請求項1または2に記載の秘匿処理装置。 - 前記第2のメモリにおいては、
前記MACヘッダ、RLCヘッダおよびペイロードを、それぞれ異なるアドレスに配置し、
また、ペイロードを各メモリのワード長毎に分割して配置し、
さらに、MACヘッダ、RLCヘッダおよびペイロードが、それぞれメモリのワード長の整数倍に合わない場合は、そのアドレスの空き領域にブランクを挿入することを特徴とする請求項3に記載の秘匿処理装置。 - 前記第3工程では、前記MACヘッダ、RLCヘッダおよび順序制御後のペイロードを、前記トランスポートブロックの最大量を記録可能な第3のメモリに記録し、
前記第4工程では、前記第3のメモリに記録された情報を用いてRLC機能を実行することを特徴とする請求項1〜4のいずれか一つに記載の秘匿処理装置。 - 前記第3のメモリにおいては、
前記MACヘッダ、RLCヘッダおよびペイロードを、それぞれ異なるアドレスに配置し、
また、ペイロードを各メモリのワード長毎に分割して配置し、
さらに、MACヘッダ、RLCヘッダおよびペイロードが、それぞれメモリのワード長の整数倍に合わない場合は、そのアドレスの空き領域にブランクを挿入することを特徴とする請求項5に記載の秘匿処理装置。 - 前記第1工程では、さらに、前記RLCヘッダに含まれる「RLC SN」を抽出し、
前記第2工程では、前記「RLC SN」を用いて前記KEY-STREAM-BLOCKを算出し、その結果を第4のメモリに記録し、前記ペイロードに対する秘匿処理を行わず、
前記第3工程では、前記ペイロードと前記第4のメモリに記録されたKEY-STREAM-BLOCKとの排他的論理和を演算することにより前記ペイロードに対して秘匿処理を行い、その後、前記順序制御を行うことを特徴とする請求項1〜6のいずれか1つに記載の秘匿処理装置。 - 送信時間間隔でトランスポートブロックを受信し、一定時間内に秘匿処理に必要なパラメータを前記トランスポートブロックから抽出し、その抽出結果を用いて受信側における秘匿処理を行うMAC(Medium Access Control)およびRLC(Radio Link Control)による秘匿処理方法において、
前記トランスポートブロックを、前記送信時間間隔に同期したタイミングで、MACヘッダ、RLCヘッダおよびペイロードに分離および分解するMACによる第1工程と、
前記第1工程が終了した時点に同期したタイミングで、3GPP規格にて勧告された既知の処理でKEY-STREAM-BLOCKを算出し、前記ペイロードと前記KEY-STREAM-BLOCKとの排他的論理和を演算することにより前記ペイロードに対して秘匿処理を行うRLCによる第2工程と、
前記第2工程が終了した時点に同期したタイミングで、前記MACヘッダ、RLCヘッダおよび秘匿処理により復号化されたペイロードに対して、トランスポートブロック単位の順序制御を行うMACによる第3工程と、
秘匿処理以外の3GPP規格にて勧告されたRLC機能を実行するRLCによる第4工程と、
を含むことを特徴とする秘匿処理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004196701A JP2006020133A (ja) | 2004-07-02 | 2004-07-02 | 秘匿処理装置および秘匿処理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004196701A JP2006020133A (ja) | 2004-07-02 | 2004-07-02 | 秘匿処理装置および秘匿処理方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006020133A true JP2006020133A (ja) | 2006-01-19 |
Family
ID=35793943
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004196701A Withdrawn JP2006020133A (ja) | 2004-07-02 | 2004-07-02 | 秘匿処理装置および秘匿処理方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006020133A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009526493A (ja) * | 2006-02-08 | 2009-07-16 | アギア システムズ インコーポレーテッド | 3gワイヤレス・ネットワークにおけるhsdpa互換受信機のmac−hs処理 |
JP2009246447A (ja) * | 2008-03-28 | 2009-10-22 | Panasonic Corp | 通信端末装置及びデータ並び替え制御方法 |
US8331386B2 (en) | 2007-02-07 | 2012-12-11 | Agere Systems Llc | CRC checking and MAC-HS processing in an HSDPA-compatible receiver in a 3G wireless network |
CN102843756A (zh) * | 2011-04-05 | 2012-12-26 | 三星电子株式会社 | 操作便携式终端的方法和支持该方法的便携式终端 |
-
2004
- 2004-07-02 JP JP2004196701A patent/JP2006020133A/ja not_active Withdrawn
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009526493A (ja) * | 2006-02-08 | 2009-07-16 | アギア システムズ インコーポレーテッド | 3gワイヤレス・ネットワークにおけるhsdpa互換受信機のmac−hs処理 |
US8660145B2 (en) | 2006-02-08 | 2014-02-25 | Agere Systems Llc | MAC-HS processing in an HSDPA-compatible receiver in a 3G wireless network |
US8331386B2 (en) | 2007-02-07 | 2012-12-11 | Agere Systems Llc | CRC checking and MAC-HS processing in an HSDPA-compatible receiver in a 3G wireless network |
JP2009246447A (ja) * | 2008-03-28 | 2009-10-22 | Panasonic Corp | 通信端末装置及びデータ並び替え制御方法 |
CN102843756A (zh) * | 2011-04-05 | 2012-12-26 | 三星电子株式会社 | 操作便携式终端的方法和支持该方法的便携式终端 |
CN102843756B (zh) * | 2011-04-05 | 2017-03-01 | 三星电子株式会社 | 操作便携式终端的方法和支持该方法的便携式终端 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11218477B2 (en) | Encryption key updates in wireless communication systems | |
US7929410B2 (en) | Protocol engine for processing data in a wireless transmit/receive unit | |
US9312992B2 (en) | Method and apparatus for data security and automatic repeat request implementation in a wireless communication system | |
JP5347067B2 (ja) | 暗号化エラー検出および回復のためのシステム、方法、および装置 | |
US8660145B2 (en) | MAC-HS processing in an HSDPA-compatible receiver in a 3G wireless network | |
US7574571B2 (en) | Hardware-based encryption/decryption employing dual ported memory and fast table initialization | |
US20070291788A1 (en) | Method and apparatus for reducing transmission overhead | |
US10992603B2 (en) | Block acknowledgement with out-of-order packets | |
US20080219159A1 (en) | Protocol dma engine | |
US8189586B2 (en) | Plural telecommunications functions having sharing transaction(s) | |
US20070242703A1 (en) | Binding/combining of plural telecommunications functions | |
US20060203823A1 (en) | Method of CRC Residue Error Detection and Handling | |
JP5169449B2 (ja) | 無線通信装置及び受信方法 | |
JP2006217100A (ja) | 復号処理システム及びその方法並びにそれを用いた移動通信システム | |
JP2008109672A (ja) | 無線通信システムにおいてプロトコルエラーを処理する方法及び装置 | |
WO2006035501A1 (ja) | 秘匿通信システム | |
JP5521385B2 (ja) | 無線通信装置及び無線通信方法 | |
JP2006020133A (ja) | 秘匿処理装置および秘匿処理方法 | |
JP4478180B2 (ja) | 無線通信システム | |
KR20080053230A (ko) | 무선통신시스템에서 재정렬을 처리하는 방법 및 장치 | |
KR101588279B1 (ko) | 무선 통신 시스템에서 데이터 암호화 방법 및 장치 | |
JP4955734B2 (ja) | 上位にpdcpデータユニットを送信する方法 | |
KR20050018232A (ko) | 암호화 통신 시스템에서 길이 지시자의 유효성 여부에따른 암호화 파라미터의 리셋 방법 및 장치 | |
JP2010004189A (ja) | 通信装置、秘匿解除方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070518 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090313 |