JP2006012240A - 半導体記憶装置およびダミーセルの回路のレイアウト - Google Patents
半導体記憶装置およびダミーセルの回路のレイアウト Download PDFInfo
- Publication number
- JP2006012240A JP2006012240A JP2004185163A JP2004185163A JP2006012240A JP 2006012240 A JP2006012240 A JP 2006012240A JP 2004185163 A JP2004185163 A JP 2004185163A JP 2004185163 A JP2004185163 A JP 2004185163A JP 2006012240 A JP2006012240 A JP 2006012240A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- conductivity type
- contact
- source
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
- G11C7/08—Control thereof
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
- G11C7/227—Timing of memory operations based on dummy memory elements or replica circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Static Random-Access Memory (AREA)
Abstract
【課題】 メモリアレイと、センスアンプ回路と、レプリカビット線に接続されたレプリカ回路、ダミーセルおよびセンスアンプ制御回路とを有する半導体記憶装置であって、レプリカビット線をダミーセルのリーク電流により速く引き抜いてしまい、所望のセンスアンプ起動タイミングが得られない。
【解決手段】 ダミーセル１０９Ｂが２つの直列に接続されたオフ状態のトランジスタ５０１、５０２を含み、片方を定電圧源に、もう片方をレプリカビット線ＲＥＰＢＬに接続する。これによりレプリカビット線ＲＥＰＢＬからダミーセル１０９Ｂへのリーク電流を抑え、最適な起動タイミングをセンスアンプ回路に提供できる。
【選択図】 図５
【解決手段】 ダミーセル１０９Ｂが２つの直列に接続されたオフ状態のトランジスタ５０１、５０２を含み、片方を定電圧源に、もう片方をレプリカビット線ＲＥＰＢＬに接続する。これによりレプリカビット線ＲＥＰＢＬからダミーセル１０９Ｂへのリーク電流を抑え、最適な起動タイミングをセンスアンプ回路に提供できる。
【選択図】 図５
Description
本発明は、メモリアレイに含まれるメモリセルと同一の構成を有するレプリカセルを含むレプリカ回路を用いて、センスアンプ回路の起動タイミング信号を生成する半導体記憶装置およびダミーセルの回路のレイアウトに関するものである。
従来の半導体記憶装置において、メモリセルからの読み出しデータを増幅するセンスアンプのタイミング信号を生成し、メモリセルの読み出しタイミングをプロセスや電圧などによるばらつきに追従させる方法が多数ある。その中で、レプリカ回路を用いて、タイミング信号を生成する方法がある（例えば特許文献１、特許文献２参照）。以下、この方法について説明する。
図１は、レプリカ回路を用いた半導体記憶装置の一構成例を示す機能ブロック図である。図１において、半導体記憶装置は、メモリ制御回路１００と、ＳＲＡＭメモリセル１０１と、複数のＳＲＡＭメモリセルにより構成されるメモリアレイ１０２と、メモリセル１０１に接続されたビット線ＢＬ、ＮＢＬを通して伝達された信号を増幅して出力するセンスアンプ回路１０３と、メモリアレイ１０２に接続されるロウデコーダ１０４と、レプリカセル１０５と、レプリカセル１０５を含むレプリカ回路１０６と、レプリカ回路１０６に信号を送るレプリカワード線１０７と、レプリカセル１０５に接続されているレプリカビット線１０８と、レプリカビット線１０８に接続されているダミーセル１０９と、レプリカビット線１０８に接続されセンスアンプ制御信号SAEをセンスアンプ回路１０３に送るセンスアンプ制御回路１１０とで構成される。
図１に示すように、メモリセル１０１は、行方向でロウデコーダ１０４の出力信号線であるワード線ＷＬ０〜ＷＬｘにそれぞれ接続され、列方向で共通のビット線ＢＬ、ＮＢＬに接続される。
図２は、図１のメモリセル１０１の内部構成を示す回路図である。図２において、メモリセル１０１は、ゲートがワード線ＷＬに接続されソースがビット線ＢＬに接続されたＮ型トランジスタＮＡ１と、ゲートがワード線ＷＬに接続されソースがビット線ＮＢＬに接続されたＮ型トランジスタＮＡ２と、ソースに電源電圧ＶＤＤが供給されドレインがＮ型トランジスタＮＡ１のドレインに接続されたＰ型トランジスタＰＬ１と、ゲートがＰ型トランジスタＰＬ１のゲートに接続されドレインがＰ型トランジスタＰＬ１のドレインに接続されソースが接地電位ＶＳＳに接続されたＮ型トランジスタＮＤ１と、ゲートがＮ型トランジスタＮＡ１のドレインに接続されソースに電源電圧ＶＤＤが供給されドレインがＮ型トランジスタＮＡ２のドレインに接続されたＰ型トランジスタＰＬ２と、ゲートがＰ型トランジスタＰＬ２のゲートに接続されドレインがＰ型トランジスタＰＬ２のドレインに接続されソースが接地電位ＶＳＳに接続されたＮ型トランジスタＮＤ２とで構成される。
ここで、Ｐ型トランジスタＰＬ１とＮ型トランジスタＮＤ１とで第１のインバータが構成され、Ｐ型トランジスタＰＬ２とＮ型トランジスタＮＤ２とで第２のインバータが構成され、第１のインバータの入力端子および出力端子をそれぞれ第２のインバータの出力端子および入力端子に接続することにより、ラッチ回路が構成される。
図３は、図１のレプリカセル１０５の内部構成を示す回路図である。図３において、レプリカセル１０５を構成するトランジスタは、図２に示すメモリセル１０１を構成するトランジスタと同サイズであり、レプリカセル１０５に含まれるラッチ回路において、Ｐ型トランジスタＰＬ２のドレインとソースは短絡されており、Ｐ型トランジスタＰＬ２とＮ型トランジスタＮＤ２から成る第２のインバータはその出力レベルがＨｉｇｈレベルに固定されている。また、Ｎ型トランジスタＮＡ１のゲートはレプリカワード線ＲＥＰＷＬ１０７に接続されている。
図４は、図１のダミーセル１０９の内部構成を示す回路図である。図４において、ダミーセル１０９を構成するトランジスタは、図２に示すメモリセル１０１を構成するトランジスタと同サイズである。また、Ｎ型トランジスタＮＡ１のゲートはＬｏｗレベルに固定されている。
次に、以上のように構成された従来の半導体記憶装置の動作について説明する。まず、ロウデコーダ１０４の出力信号線であるワード線ＷＬ０〜ＷＬｘのいずれかが選択され、メモリセル１０１のデータがビット線ＢＬ、ＮＢＬに読み出される。ビット線ＢＬ、ＮＢＬ、レプリカビット線ＲＥＰＢＬ１０８は、予めＨｉｇｈレベルにプリチャージされており、ワード線ＷＬ０〜ＷＬｘの選択時にはフローティング状態となる。ビット線ＢＬ、ＮＢＬは複数あり、複数のデータがそれぞれのビット線ＢＬ、ＮＢＬに読み出される。
ワード線ＷＬ０〜ＷＬｘが選択されるタイミングとほぼ同タイミングで、制御回路１００の出力信号線であるレプリカワード線ＲＥＰＷＬ１０７が駆動され、ｎ個のレプリカセル１０５のトランジスタが、レプリカビット線ＲＥＰＢＬ１０８の信号レベルをメモリセル１０１のｎ倍の速度でＨｉｇｈレベルからＬｏｗレベルに遷移させ、センスアンプ制御回路１１０がレプリカビット線ＲＥＰＢＬ１０８の信号レベルを検出し、センスアンプ起動信号ＳＡＥを生成し、センスアンプ回路１０３にセンスアンプ起動信号ＳＡＥが入力されて、ビット線ＢＬ、ＮＢＬのデータが増幅される。
例えば、電源電圧ＶＤＤが１．２Ｖである場合、メモリセル１０１からビット線ＢＬ、ＮＢＬへの読み出しデータの電位差が１００ｍＶのときにセンスアンプ回路１０３を起動したい場合、選択するレプリカセル１０５の数ｎを６個にしておけば、所望のセンスアンプ起動タイミング時に、レプリカビット線ＲＥＰＢＬ１０８の信号レベルは６００ｍＶ、即ち、電源電圧ＶＤＤの半値にまで遷移しており、複雑な電位検出回路を用いずに、簡単なＣＭＯＳゲートでセンスアンプ起動信号ＳＡＥを生成できるという利点がある。
特開平９−２５９５８９号公報（第４頁、図７）
特開２００３−３６６７８号公報（第５−６頁、図５―６）
しかしながら、上記のような半導体記憶装置の構成では、ダミーセル１０９の内部ノードが固定されていない。このため図４のＮ型トランジスタＮＡ１のドレインの電位がＬｏｗになる可能性がある。このとき、図４のＮ型トランジスタＮＡ１がリーク電流によりレプリカビット線ＲＥＰＢＬ１０８をＨｉｇｈからＬｏｗに遷移するのを早める。このため、センスアンプ制御回路１１０がレプリカビット線ＲＥＰＢＬ１０８の遷移を検知する時間が短くなり所望のタイミングを得ることがでず、場合によってはセンスアンプ起動信号ＳＡＥが早くなりすぎセンスアンプ回路１１０が誤動作する。
また、特許文献２の半導体記憶装置では、ダミーセルの状態を、Ｌｏｗに駆動されるレプリカビット線に近い方がＨｉｇｈになるよう固定し、レプリカビット線がＬｏｗに駆動されるタイミングがダミーセルのリーク電流により早くなるのを防いでいるが、Ｈｉｇｈレベルに固定されたダミーセルとＬｏｗに駆動されるレプリカビット線間のアクセストランジスタ（図４のＮ型トランジスタＮＡ１に相当）にリークが生じた場合には、Ｌｏｗに遷移しようとするレプリカビット線の動作を妨げるように働き、不必要な電流が流れたり、所望のタイミングが得られなかったりする可能性がある。
本発明は、かかる問題点に鑑みてなされたものであり、その目的は、レプリカビット線１０８からダミーセル１０９に流れるリーク電流を抑えることにより、最適な起動タイミングをセンスアンプ回路に供給できる半導体記憶装置およびダミーセルの回路のレイアウトを提供することにある。
前記の目的を達成するため、本発明に係る半導体記憶装置は、複数のメモリセルを含むメモリアレイと、メモリアレイの選択されたメモリセルからビット線に読み出されたデータを増幅するセンスアンプ回路と、メモリセルと同一の素子を有して共通のレプリカビット線に接続された複数のレプリカセルを含みその段数に応じたレベルの信号を共通のレプリカビット線に出力するレプリカ回路と、共通のレプリカビット線に負荷として接続されているダミーセルと、レプリカビット線の信号を受けて、センスアンプ回路を起動する信号のタイミング制御を行うセンスアンプ制御回路とを備えた半導体記憶装置装置であって、
ダミーセルは少なくとも２つの直列に接続されたオフ状態のトランジスタを含み、片方を第１または第２の定電圧源に、もう片方をレプリカビット線に接続してあることを特徴とするものである。
ダミーセルは少なくとも２つの直列に接続されたオフ状態のトランジスタを含み、片方を第１または第２の定電圧源に、もう片方をレプリカビット線に接続してあることを特徴とするものである。
上記構成において、２つの直列に接続されたオフ状態のトランジスタを第１導電型の第１のトランジスタと第１導電型の第２のトランジスタを用いて構成している。
上記構成において、２つの直列に接続されたオフ状態のトランジスタを第１導電型の第１のトランジスタと第２導電型の第１のトランジスタを用いて構成している。
上記構成において、ダミーセルは第１導電型の第１、第２、第３、第４のトランジスタと、第２導電型の第１、第２のトランジスタを備え、
第１導電型の第１のトランジスタのドレイン、ゲート、ソースはそれぞれレプリカビット線、第１の定電圧源、第１導電型の第２のトランジスタのドレインに接続され、
第１導電型の第２のトランジスタのドレイン、ゲート、ソースはそれぞれ第１導電型の第２のトランジスタのソース、第２のノード、第１または第２の定電圧源に接続され、
第１導電型の第３のトランジスタのドレイン、ゲート、ソースはそれぞれレプリカビットバー線、ワード線、第２のノードに接続され、
第１導電型の第４のトランジスタのドレイン、ゲート、ソースはそれぞれ第２のノード、第１のノード、第１の定電圧源に接続され、
第２導電型の第１のトランジスタのドレイン、ゲート、ソースはそれぞれ第１のノード、第２のノード、第２の定電圧源に接続され、
第２導電型の第２のトランジスタのドレイン、ゲート、ソースはそれぞれ第２のノード、第１のノード、第２の定電圧源に接続され、
第２のノードが第１の定電圧源に接続されている。
第１導電型の第１のトランジスタのドレイン、ゲート、ソースはそれぞれレプリカビット線、第１の定電圧源、第１導電型の第２のトランジスタのドレインに接続され、
第１導電型の第２のトランジスタのドレイン、ゲート、ソースはそれぞれ第１導電型の第２のトランジスタのソース、第２のノード、第１または第２の定電圧源に接続され、
第１導電型の第３のトランジスタのドレイン、ゲート、ソースはそれぞれレプリカビットバー線、ワード線、第２のノードに接続され、
第１導電型の第４のトランジスタのドレイン、ゲート、ソースはそれぞれ第２のノード、第１のノード、第１の定電圧源に接続され、
第２導電型の第１のトランジスタのドレイン、ゲート、ソースはそれぞれ第１のノード、第２のノード、第２の定電圧源に接続され、
第２導電型の第２のトランジスタのドレイン、ゲート、ソースはそれぞれ第２のノード、第１のノード、第２の定電圧源に接続され、
第２のノードが第１の定電圧源に接続されている。
本発明の回路のレイアウトは、上記半導体記憶装置におけるダミーセルの回路のレイアウトであって、
ダミーセルは、第１導電型の第１、２のトランジスタが拡散層を共有して縦に並べて配置され、
第１導電型の第３、４のトランジスタが第１導電型の第１、２のトランジスタと点対称な位置で拡散層を共有して縦に並べて配置され、
第２導電型の第１のトランジスタはまっすぐな第１のゲート配線を第１導電型の第２のトランジスタと共有し第１導電型の第２のトランジスタと第１導電型の第３のトランジスタの間でかつ第１導電型の第２のトランジスタよりの位置に配置され、
第２導電型の第２のトランジスタはまっすぐな第２のゲート配線を第１導電型の第４のトランジスタと共有し第２導電型の第１のトランジスタと点対称な位置で第１導電型の第１のトランジスタと第１導電型の第４のトランジスタの間に配置され、
第１導電型の第１のトランジスタはドレインの拡散層領域に第１のコンタクトを有し、
第１導電型の第１、２のトランジスタの間に第２のコンタクトを有し、
第１導電型の第２のトランジスタはソースの拡散領域に第３のコンタクトを有し、
第１導電型の第１のトランジスタのゲート配線上の第２導電型の第２のトランジスタとは反対側に第４のコンタクトを有し、
第２導電型の第１のトランジスタのソース、ドレインのそれぞれの拡散層領域にそれぞれ第５、第６のコンタクトを有し、
第１のゲート配線は第２導電型の第１のトランジスタと第１導電型の第３のトランジスタとの間に第７のコンタクトを有し、
第１導電型の第３のトランジスタはドレインの拡散層領域に第８のコンタクトを有し、
第１導電型の第３、４のトランジスタの間に第９のコンタクトを有し、
第１導電型の第４のトランジスタはソースの拡散領域に第１０のコンタクトを有し、
第１導電型の第２のトランジスタのゲート配線上の第２導電型の第１のトランジスタとは反対側に第１１のコンタクトを有し、
第２導電型の第２のトランジスタのソース、ドレインのそれぞれの拡散層領域にそれぞれ第１２、第１３のコンタクトを有し、
第２のゲート配線は第２導電型の第２のトランジスタと第１導電型の第１のトランジスタとの間に第１４のコンタクトを有し、
第１のコンタクトはコンタクトとメタル配線を介して第１の層とは異なる層でレプリカビット線に接続され、
第３、第５のコンタクトはコンタクトとメタル配線を介して第１の層とは異なる層で第１または第２の定電圧源に接続され
第４のコンタクトはコンタクトとメタル配線を介して第１の層とは異なる層で第１の定電圧源に接続され、
第１２のコンタクトがコンタクトとメタル配線を介して第１の層とは異なる層で第２の定電圧源に接続され、
第６、第１４のコンタクトが第１の層で第１のメタル配線で接続され、
第７、第９、第１０、第１３のコンタクトが第１の層で第２のメタル配線で接続されさらにコンタクトとメタル配線を介して第１の層とは異なる層で第１の定電圧源に接続され、
第８のコンタクトがコンタクトとメタル配線を介して第１の層とは異なる層でレプリカビットバー線に接続され、
第１１のコンタクトはコンタクトとメタル配線を介して第１の層とは異なる層でワード線に接続されたものである。
ダミーセルは、第１導電型の第１、２のトランジスタが拡散層を共有して縦に並べて配置され、
第１導電型の第３、４のトランジスタが第１導電型の第１、２のトランジスタと点対称な位置で拡散層を共有して縦に並べて配置され、
第２導電型の第１のトランジスタはまっすぐな第１のゲート配線を第１導電型の第２のトランジスタと共有し第１導電型の第２のトランジスタと第１導電型の第３のトランジスタの間でかつ第１導電型の第２のトランジスタよりの位置に配置され、
第２導電型の第２のトランジスタはまっすぐな第２のゲート配線を第１導電型の第４のトランジスタと共有し第２導電型の第１のトランジスタと点対称な位置で第１導電型の第１のトランジスタと第１導電型の第４のトランジスタの間に配置され、
第１導電型の第１のトランジスタはドレインの拡散層領域に第１のコンタクトを有し、
第１導電型の第１、２のトランジスタの間に第２のコンタクトを有し、
第１導電型の第２のトランジスタはソースの拡散領域に第３のコンタクトを有し、
第１導電型の第１のトランジスタのゲート配線上の第２導電型の第２のトランジスタとは反対側に第４のコンタクトを有し、
第２導電型の第１のトランジスタのソース、ドレインのそれぞれの拡散層領域にそれぞれ第５、第６のコンタクトを有し、
第１のゲート配線は第２導電型の第１のトランジスタと第１導電型の第３のトランジスタとの間に第７のコンタクトを有し、
第１導電型の第３のトランジスタはドレインの拡散層領域に第８のコンタクトを有し、
第１導電型の第３、４のトランジスタの間に第９のコンタクトを有し、
第１導電型の第４のトランジスタはソースの拡散領域に第１０のコンタクトを有し、
第１導電型の第２のトランジスタのゲート配線上の第２導電型の第１のトランジスタとは反対側に第１１のコンタクトを有し、
第２導電型の第２のトランジスタのソース、ドレインのそれぞれの拡散層領域にそれぞれ第１２、第１３のコンタクトを有し、
第２のゲート配線は第２導電型の第２のトランジスタと第１導電型の第１のトランジスタとの間に第１４のコンタクトを有し、
第１のコンタクトはコンタクトとメタル配線を介して第１の層とは異なる層でレプリカビット線に接続され、
第３、第５のコンタクトはコンタクトとメタル配線を介して第１の層とは異なる層で第１または第２の定電圧源に接続され
第４のコンタクトはコンタクトとメタル配線を介して第１の層とは異なる層で第１の定電圧源に接続され、
第１２のコンタクトがコンタクトとメタル配線を介して第１の層とは異なる層で第２の定電圧源に接続され、
第６、第１４のコンタクトが第１の層で第１のメタル配線で接続され、
第７、第９、第１０、第１３のコンタクトが第１の層で第２のメタル配線で接続されさらにコンタクトとメタル配線を介して第１の層とは異なる層で第１の定電圧源に接続され、
第８のコンタクトがコンタクトとメタル配線を介して第１の層とは異なる層でレプリカビットバー線に接続され、
第１１のコンタクトはコンタクトとメタル配線を介して第１の層とは異なる層でワード線に接続されたものである。
本発明の別の回路のレイアウトは、上記半導体記憶装置におけるダミーセルの回路のレイアウトであって、
ダミーセルは、
第１導電型の第１、２のトランジスタが拡散層を共有して縦に並べて配置され、
第１導電型の第３、４のトランジスタが第１導電型の第１、２のトランジスタと点対称な位置で拡散層を共有して縦に並べて配置され、
第２導電型の第１のトランジスタはまっすぐな第１のゲート配線を第１導電型の第２のトランジスタと共有し第１導電型の第２のトランジスタと第１導電型の第３のトランジスタの間でかつ第１導電型の第２のトランジスタよりの位置に配置され、
第２導電型の第２のトランジスタはまっすぐな第２のゲート配線を第１導電型の第４のトランジスタと共有し第２導電型の第１のトランジスタと点対称な位置で第１導電型の第１のトランジスタと第１導電型の第４のトランジスタの間に配置され、
第１導電型の第１のトランジスタはドレインの拡散層領域に第１のコンタクトを有し、
第１導電型の第２のトランジスタはソースの拡散領域に第３のコンタクトを有し、
第１導電型の第１のトランジスタのゲート配線上の第２導電型の第２のトランジスタとは反対側に第４のコンタクトを有し、
第２導電型の第１のトランジスタのソース、ドレインのそれぞれの拡散層領域にそれぞれ第５、第６のコンタクトを有し、
第１のゲート配線は第２導電型の第１のトランジスタと第１導電型の第３のトランジスタとの間に第７のコンタクトを有し、
第１導電型の第３のトランジスタはドレインの拡散層領域に第８のコンタクトを有し、
第１導電型の第３、４のトランジスタの間に第９のコンタクトを有し、
第１導電型の第４のトランジスタはソースの拡散領域に第１０のコンタクトを有し、
第１導電型の第２のトランジスタのゲート配線上の第２導電型の第１のトランジスタとは反対側に第１１のコンタクトを有し、
第２導電型の第２のトランジスタのソース、ドレインのそれぞれの拡散層領域にそれぞれ第１２、第１３のコンタクトを有し、
第２のゲート配線は第２導電型の第２のトランジスタと第１導電型の第１のトランジスタとの間に第１４のコンタクトを有し、
第１のコンタクトはコンタクトとメタル配線を介して第１の層とは異なる層でレプリカビット線に接続され、
第３、第５のコンタクトはコンタクトとメタル配線を介して第１の層とは異なる層で第１または第２の定電圧源に接続され
第４のコンタクトはコンタクトとメタル配線を介して第１の層とは異なる層で第１の定電圧源に接続され、
第１２のコンタクトがコンタクトとメタル配線を介して第１の層とは異なる層で第２の定電圧源に接続され、
第６、第１４のコンタクトが第１の層で第１のメタル配線で接続され、
第１のメタル配線は第１導電型の第１、２のトランジスタが共有している拡散領域の上層まで配線され、
第７、第９、第１０、第１３のコンタクトが第１の層で第２のメタル配線で接続されさらにコンタクトとメタル配線を介して第１の層とは異なる層で第１の定電圧源に接続され、
第８のコンタクトがコンタクトとメタル配線を介して第１の層とは異なる層でレプリカビットバー線に接続され、
第１１のコンタクトはコンタクトとメタル配線を介して第１の層とは異なる層でワード線に接続されたものである。
ダミーセルは、
第１導電型の第１、２のトランジスタが拡散層を共有して縦に並べて配置され、
第１導電型の第３、４のトランジスタが第１導電型の第１、２のトランジスタと点対称な位置で拡散層を共有して縦に並べて配置され、
第２導電型の第１のトランジスタはまっすぐな第１のゲート配線を第１導電型の第２のトランジスタと共有し第１導電型の第２のトランジスタと第１導電型の第３のトランジスタの間でかつ第１導電型の第２のトランジスタよりの位置に配置され、
第２導電型の第２のトランジスタはまっすぐな第２のゲート配線を第１導電型の第４のトランジスタと共有し第２導電型の第１のトランジスタと点対称な位置で第１導電型の第１のトランジスタと第１導電型の第４のトランジスタの間に配置され、
第１導電型の第１のトランジスタはドレインの拡散層領域に第１のコンタクトを有し、
第１導電型の第２のトランジスタはソースの拡散領域に第３のコンタクトを有し、
第１導電型の第１のトランジスタのゲート配線上の第２導電型の第２のトランジスタとは反対側に第４のコンタクトを有し、
第２導電型の第１のトランジスタのソース、ドレインのそれぞれの拡散層領域にそれぞれ第５、第６のコンタクトを有し、
第１のゲート配線は第２導電型の第１のトランジスタと第１導電型の第３のトランジスタとの間に第７のコンタクトを有し、
第１導電型の第３のトランジスタはドレインの拡散層領域に第８のコンタクトを有し、
第１導電型の第３、４のトランジスタの間に第９のコンタクトを有し、
第１導電型の第４のトランジスタはソースの拡散領域に第１０のコンタクトを有し、
第１導電型の第２のトランジスタのゲート配線上の第２導電型の第１のトランジスタとは反対側に第１１のコンタクトを有し、
第２導電型の第２のトランジスタのソース、ドレインのそれぞれの拡散層領域にそれぞれ第１２、第１３のコンタクトを有し、
第２のゲート配線は第２導電型の第２のトランジスタと第１導電型の第１のトランジスタとの間に第１４のコンタクトを有し、
第１のコンタクトはコンタクトとメタル配線を介して第１の層とは異なる層でレプリカビット線に接続され、
第３、第５のコンタクトはコンタクトとメタル配線を介して第１の層とは異なる層で第１または第２の定電圧源に接続され
第４のコンタクトはコンタクトとメタル配線を介して第１の層とは異なる層で第１の定電圧源に接続され、
第１２のコンタクトがコンタクトとメタル配線を介して第１の層とは異なる層で第２の定電圧源に接続され、
第６、第１４のコンタクトが第１の層で第１のメタル配線で接続され、
第１のメタル配線は第１導電型の第１、２のトランジスタが共有している拡散領域の上層まで配線され、
第７、第９、第１０、第１３のコンタクトが第１の層で第２のメタル配線で接続されさらにコンタクトとメタル配線を介して第１の層とは異なる層で第１の定電圧源に接続され、
第８のコンタクトがコンタクトとメタル配線を介して第１の層とは異なる層でレプリカビットバー線に接続され、
第１１のコンタクトはコンタクトとメタル配線を介して第１の層とは異なる層でワード線に接続されたものである。
上記構成の半導体記憶装置において、ダミーメモリセルは第１導電型の第１、第２、第３、第４のトランジスタと、第２導電型の第１、第２のトランジスタを備え、
第１導電型の第１のトランジスタのドレイン、ゲート、ソースはそれぞれレプリカビット線、第１の定電圧源、第２導電型の第１のトランジスタのドレインに接続され、
第１導電型の第２のトランジスタのドレイン、ゲート、ソースはそれぞれ第１のノード、第２のノード、第１の定電圧源に接続され、
第１導電型の第３のトランジスタのドレイン、ゲート、ソースはそれぞれレプリカビットバー線、ワード線、第２のノードに接続され、
第１導電型の第４のトランジスタのドレイン、ゲート、ソースはそれぞれ第２のノード、第１のノード、第１の定電圧源に接続され、
第２導電型の第１のトランジスタのドレイン、ゲート、ソースはそれぞれ第１導電型の第１のトランジスタのソース、第２のノード、第１または第２の定電圧源に接続され、
第２導電型の第２のトランジスタのドレイン、ゲート、ソースはそれぞれ第２のノード、第１のノード、第２の定電圧源に接続され、
第２のノードが第２の定電圧源に接続されている。
第１導電型の第１のトランジスタのドレイン、ゲート、ソースはそれぞれレプリカビット線、第１の定電圧源、第２導電型の第１のトランジスタのドレインに接続され、
第１導電型の第２のトランジスタのドレイン、ゲート、ソースはそれぞれ第１のノード、第２のノード、第１の定電圧源に接続され、
第１導電型の第３のトランジスタのドレイン、ゲート、ソースはそれぞれレプリカビットバー線、ワード線、第２のノードに接続され、
第１導電型の第４のトランジスタのドレイン、ゲート、ソースはそれぞれ第２のノード、第１のノード、第１の定電圧源に接続され、
第２導電型の第１のトランジスタのドレイン、ゲート、ソースはそれぞれ第１導電型の第１のトランジスタのソース、第２のノード、第１または第２の定電圧源に接続され、
第２導電型の第２のトランジスタのドレイン、ゲート、ソースはそれぞれ第２のノード、第１のノード、第２の定電圧源に接続され、
第２のノードが第２の定電圧源に接続されている。
上記構成において、ダミーメモリセルは第１導電型の第１、第２、第３、第４のトランジスタと、第２導電型の第１のトランジスタを備え、
第１導電型の第１のトランジスタのドレイン、ゲート、ソースはそれぞれレプリカビット線、第１の定電圧源、第１導電型の第２のトランジスタのドレインに接続され、
第１導電型の第２のトランジスタのドレイン、ゲート、ソースはそれぞれ第１導電型の第２のトランジスタのソース、第２のノード、第１または第２の定電圧源に接続され、
第１導電型の第３のトランジスタのドレイン、ゲート、ソースはそれぞれレプリカビットバー線、ワード線、第２のノードに接続され、
第１導電型の第４のトランジスタのドレイン、ゲート、ソースはそれぞれ第２のノード、第１のノード、第１の定電圧源に接続され、
第２導電型の第１のトランジスタのドレイン、ゲート、ソースはそれぞれ第２のノード、第１のノード、第２の定電圧源に接続され、
第２のノードが第１の定電圧源に接続されている。
第１導電型の第１のトランジスタのドレイン、ゲート、ソースはそれぞれレプリカビット線、第１の定電圧源、第１導電型の第２のトランジスタのドレインに接続され、
第１導電型の第２のトランジスタのドレイン、ゲート、ソースはそれぞれ第１導電型の第２のトランジスタのソース、第２のノード、第１または第２の定電圧源に接続され、
第１導電型の第３のトランジスタのドレイン、ゲート、ソースはそれぞれレプリカビットバー線、ワード線、第２のノードに接続され、
第１導電型の第４のトランジスタのドレイン、ゲート、ソースはそれぞれ第２のノード、第１のノード、第１の定電圧源に接続され、
第２導電型の第１のトランジスタのドレイン、ゲート、ソースはそれぞれ第２のノード、第１のノード、第２の定電圧源に接続され、
第２のノードが第１の定電圧源に接続されている。
上記構成において、ダミーメモリセルは第１導電型の第１、第３、第４のトランジスタと、第２導電型の第１、第２のトランジスタを備え、
第１導電型の第１のトランジスタのドレイン、ゲート、ソースはそれぞれレプリカビット線、第１の定電圧源、第２導電型の第１のトランジスタのドレインに接続され、
第１導電型の第３のトランジスタのドレイン、ゲート、ソースはそれぞれレプリカビットバー線、ワード線、第２のノードに接続され、
第１導電型の第４のトランジスタのドレイン、ゲート、ソースはそれぞれ第２のノード、第１のノード、第１の定電圧源に接続され、
第２導電型の第１のトランジスタのドレイン、ゲート、ソースはそれぞれ第１のノード、第２のノード、第１または第２の定電圧源に接続され、
第２導電型の第２のトランジスタのドレイン、ゲート、ソースはそれぞれ第２のノード、第１のノード、第２の定電圧源に接続され、
第２のノードが第２の定電圧源に接続されている。
第１導電型の第１のトランジスタのドレイン、ゲート、ソースはそれぞれレプリカビット線、第１の定電圧源、第２導電型の第１のトランジスタのドレインに接続され、
第１導電型の第３のトランジスタのドレイン、ゲート、ソースはそれぞれレプリカビットバー線、ワード線、第２のノードに接続され、
第１導電型の第４のトランジスタのドレイン、ゲート、ソースはそれぞれ第２のノード、第１のノード、第１の定電圧源に接続され、
第２導電型の第１のトランジスタのドレイン、ゲート、ソースはそれぞれ第１のノード、第２のノード、第１または第２の定電圧源に接続され、
第２導電型の第２のトランジスタのドレイン、ゲート、ソースはそれぞれ第２のノード、第１のノード、第２の定電圧源に接続され、
第２のノードが第２の定電圧源に接続されている。
上記構成において、レプリカセルに接続されたレプリカビットバー線とダミーセルに接続されたレプリカビットバー線をその間で切断している。
上記構成において、レプリカビットバー線とダミーセルの第１導電型のトランジスタとを接続しているメタル配線もしくはコンタクトまたは拡散領域を除去している。
上記構成において、ダミーセルは複数有する。
上記構成において、レプリカセルはレプリカビット線に接続されたトランジスタを有するものであり、レプリカセルとダミーセルの間に、レプリカセルと同じレイアウト構成でトランジスタをオフにしたセルを有する。
上記構成において、ダミーセルのセル数をメモリアレイのメモリ容量によって変更する。
本発明の半導体記憶装置および回路のレイアウトによれば、レプリカビット線からダミーセルへのリーク電流を抑えることができ、最適な起動タイミングをセンスアンプ回路に供給できる半導体記憶装置等を実現することが可能になる、という格別な効果を奏する。
以下、本発明の好適な実施形態について、図面を参照しながら説明する。
（第１の実施形態）
図５は、本発明の第１の実施形態に係る半導体記憶装置のレプリカセル１０５とダミーセル１０９Ｂの構成図である。
図５は、本発明の第１の実施形態に係る半導体記憶装置のレプリカセル１０５とダミーセル１０９Ｂの構成図である。
ダミーセル１０９Ｂは、２つの直列に接続されたオフ状態のＮ型ＭＯＳトランジスタ５０１、５０２を含み、片方をＨｉｇｈレベルに、もう片方をレプリカビット線ＲＥＰＢＬに接続してある。
上記のように構成されたダミーセル１０９Ｂについて説明する。
オフ状態のトランジスタを２つ直列に接続していることから、レプリカビット線ＲＥＰＢＬからダミーセル１０９Ｂへのリーク電流は大幅に削減することができる。
その他のメモリセル、センスアンプ等の構成は、従来例と同様である。
以上のように、本実施形態によれば、レプリカビット線ＲＥＰＢＬからダミーセル１０９Ｂへのリーク電流を抑えることによって、最適な起動タイミングをセンスアンプ回路に供給できる半導体記憶装置を実現することが可能になり、その実用的効果は大きい。
この場合、ダミーセル１０９Ｂは、２つの直列に接続されたオフ状態のトランジスタ５０１、５０２を含み、片方をＬｏｗレベルに、もう片方をレプリカビット線ＲＥＰＢＬに接続しても同様にレプリカビット線ＲＥＰＢＬからダミーセル１０９Ｂへのリーク電流を大幅に削減することができ、その実用効果は大きい。
また、図６に示すようにダミーセル１０９Ｃはオフ状態のトランジスタはＮ型ＭＯＳトランジスタ６０１とＰ型ＭＯＳトランジスタ６０２で構成しても同様にレプリカビット線ＲＥＰＢＬからダミーセル１０９Ｃへのリーク電流を大幅に削減することができ、その実用効果は大きい。
（第２の実施形態）
図７は、本発明の第２の実施形態に係る半導体記憶装置のレプリカセル１０５とダミーセル１０９Ｄの構成図である。
図７は、本発明の第２の実施形態に係る半導体記憶装置のレプリカセル１０５とダミーセル１０９Ｄの構成図である。
図７において、本実施形態の半導体記憶装置は、ダミーセル１０９ＤはＮ型ＭＯＳトランジスタ７０１〜７０４と、Ｐ型ＭＯＳトランジスタ７０５、７０６を備え、Ｎ型ＭＯＳトランジスタ７０１のドレイン、ゲート、ソースはそれぞれレプリカビット線ＲＥＰＢＬ、Ｌｏｗレベル、Ｎ型ＭＯＳトランジスタ７０２のドレインに接続され、Ｎ型ＭＯＳトランジスタ７０２のドレイン、ゲート、ソースはそれぞれＮ型ＭＯＳトランジスタ７０１のソース、第２のノード、Ｈｉｇｈレベルに接続され、Ｎ型ＭＯＳトランジスタ７０３のドレイン、ゲート、ソースはそれぞれレプリカビットバー線ＲＥＰＮＢＬ、ワード線ＷＬｂ、第２のノードに接続され、Ｎ型ＭＯＳトランジスタ７０４のドレイン、ゲート、ソースはそれぞれ第２のノード、第１のノード、Ｌｏｗレベルに接続され、Ｐ型ＭＯＳトランジスタ７０５のドレイン、ゲート、ソースはそれぞれ第１のノード、第２のノード、Ｈｉｇｈレベルに接続され、Ｐ型ＭＯＳトランジスタ７０６のドレイン、ゲート、ソースはそれぞれ第２のノード、第１のノード、Ｈｉｇｈレベルに接続され、上記第２のノードがＬｏｗレベルに接続され、レプリカビットバー線ＲＥＰＮＢＬはレプリカセル１０５とダミーセル１０９Ｄとの間で切断されている。
以上のように構成されたダミーセル１０９Ｄについて説明する。
ダミーセル１０９Ｄはレプリカビット線ＲＥＰＢＬとＨｉｇｈレベルとの間をオフ状態のＮ型ＭＯＳトランジスタ７０１、７０２を直列に接続した回路で接続されている。このため、レプリカビット線ＲＥＰＢＬからダミーセル１０９Ｄへのリーク電流を大幅に削減することができる。また、メモリセル１０１と同じトランジスタを有していることから、光学的に周辺のレイアウトとほぼ同じになり、半導体記憶装置の生産性歩留を向上させることが可能となり、その実用的効果は大きい。
また、レプリカセル１０５、ダミーセル１０９Ｄはそれぞれワード線ＷＬａ、ＷＬｂに接続されている。従ってダミービットバー線ＤＭＹＮＢＬにはワード線ＷＬａ、ＷＬｂが選択される度にデータが読み出されるが、レプリカセル１０５とダミーセル１０９Ｄで保持しているデータが異なるため、レプリカビットバー線ＲＥＰＮＢＬから多くの電流がレプリカセル１０５とダミーセル１０９Ｄの間に流れる。そのため、本発明では、レプリカビットバー線ＲＥＰＮＢＬはレプリカセル１０５とダミーセル１０９Ｄとの間で切断している。また、別の手段として、Ｎ型ＭＯＳトランジスタ７０３とレプリカビットバ線ＲＥＰＮＢＬを接続しているメタル配線もしくはコンタクトまたは拡散領域を除去してもよい。
（第３の実施形態）
図８は、本発明の第３の実施形態に係る半導体記憶装置のダミーセル１０９Ｄの具体的なレイアウト構成例を示している。
図８は、本発明の第３の実施形態に係る半導体記憶装置のダミーセル１０９Ｄの具体的なレイアウト構成例を示している。
図８において、本実施形態の半導体記憶装置は、Ｎ型ＭＯＳトランジスタ７０１、７０２が拡散層を共有して縦に並べて配置され、Ｎ型ＭＯＳトランジスタ７０３、７０４がＮ型ＭＯＳトランジスタ７０１、７０２と点対称な位置で拡散層を共有して縦に並べて配置され、Ｐ型ＭＯＳトランジスタ７０５はまっすぐなゲート配線８０１をＮ型ＭＯＳトランジスタ７０２と共有しＮ型ＭＯＳトランジスタ７０２とＮ型ＭＯＳトランジスタ７０３の間でかつＮ型ＭＯＳトランジスタ７０２よりの位置に配置され、Ｐ型ＭＯＳトランジスタ７０６はまっすぐなゲート配線８０２をＮ型ＭＯＳトランジスタ７０４と共有しＰ型ＭＯＳトランジスタ７０５と点対称な位置でＮ型ＭＯＳトランジスタ７０１とＮ型ＭＯＳトランジスタ７０４の間に配置され、Ｎ型ＭＯＳトランジスタ７０１はドレインの拡散層領域にコンタクト８１１を有し、Ｎ型ＭＯＳトランジスタ７０１、７０２の間にコンタクト８１２を有し、Ｎ型ＭＯＳトランジスタ７０２はソースの拡散領域にコンタクト８１３を有し、Ｎ型ＭＯＳトランジスタ７０１のゲート配線８０３上のＰ型ＭＯＳトランジスタ７０６とは反対側にコンタクト８１４を有し、Ｐ型ＭＯＳトランジスタ７０５のソース、ドレインのそれぞれの拡散層領域にそれぞれコンタクト８１５、８１６を有し、ゲート配線８０１はＰ型ＭＯＳトランジスタ７０５とＮ型ＭＯＳトランジスタ７０３との間にコンタクト８１７を有し、Ｎ型ＭＯＳトランジスタ７０３はドレインの拡散層領域にコンタクト８１８を有し、Ｎ型ＭＯＳトランジスタ７０３、７０４の間にコンタクト８１９を有し、Ｎ型ＭＯＳトランジスタ７０４はソースの拡散領域にコンタクト８２０を有し、Ｎ型ＭＯＳトランジスタ７０３のゲート配線上８０４のＰ型ＭＯＳトランジスタ７０５とは反対側にコンタクト８２１を有し、Ｐ型ＭＯＳトランジスタ７０６のソース、ドレインのそれぞれの拡散層領域にそれぞれコンタクト８２２、８２３を有し、ゲート配線８０２はＰ型ＭＯＳトランジスタ７０６とＮ型ＭＯＳトランジスタ７０１との間にコンタクト８２４を有し、コンタクト８１１はコンタクトとメタル配線を介して第１の層とは異なる層でレプリカビット線に接続され、コンタクト８１３、８１５はコンタクトとメタル配線８０７を介して第１の層とは異なる層で第１の定電圧源（Ｌｏｗレベル）または第２の定電圧源（Ｈｉｇｈレベル）に接続され、コンタクト８１４はコンタクトとメタル配線を介して第１の層とは異なる層で第１の定電圧源に接続され、コンタクト８２２がコンタクトとメタル配線を介して第１の層とは異なる層で第２の定電圧源に接続され、コンタクト８１６、８２４が第１の層でメタル配線８０５で接続され、コンタクト８１７、８１９、８２０、８２３が第１の層でメタル配線８０６で接続されさらにコンタクトとメタル配線を介して第１の層とは異なる層で第１の定電圧源に接続され、コンタクト８１８がコンタクトとメタル配線を介して第１の層とは異なる層でレプリカビットバー線ＲＥＰＮＢＬに接続され、コンタクト８２１はコンタクトとメタル配線を介して第１の層とは異なる層でワード線ＷＬｂに接続されている。
次に、以上のように構成されたダミーセル１０９Ｄ−１について説明する。図８において、拡散領域とゲート配線とコンタクトは通常ＳＲＡＭメモリセルと同じ構成である。これにより、半導体記憶装置の生産性歩留を向上させることが可能となり、その実用的効果は大きい。
（第４の実施形態）
図９は、本発明の第４の実施形態に係る半導体記憶装置のダミーセル１０９Ｄ−２の具体的なレイアウト構成例を示している。
図９は、本発明の第４の実施形態に係る半導体記憶装置のダミーセル１０９Ｄ−２の具体的なレイアウト構成例を示している。
図９において、本実施形態の半導体記憶装置は、第３の実施形態と比較して、コンタクト８１２、８１６間をメタル配線で接続し、コンタクト８１２を除去した構成になっている。
次に、以上のように構成されたダミーセル１０９Ｄ−２について説明する。第３の実施形態では、コンタクト８１２のメタル層の配線面積が小さいため、半導体記憶装置の生産性歩留に影響を及ぼす恐れがある。従って、本構成ではコンタクト８１２を除去したダミーセル１０９Ｄ−２を実現した。
以上のように、本実施形態によれば、半導体記憶装置の生産性歩留を向上させることが可能となり、その実用的効果は大きい。
（第５の実施形態）
図１０は、本発明の第５の実施形態に係る半導体記憶装置の構成例を示している。
図１０は、本発明の第５の実施形態に係る半導体記憶装置の構成例を示している。
図１０において、本実施形態の半導体記憶装置は、レプリカセル１０５と、ダミーセル１０９Ｄと、レプリカセル１０５およびダミーセル１０９Ｄの間にレプリカセル１０５と同じ構成で、Ｎ型ＭＯＳトランジスタ１００１をオフ状態にしたセル１００２を有している。
次に、以上のように構成された半導体記憶装置について説明する。第３、第４の実施形態でコンタクト８１３はコンタクト８１５と接続されＨｉｇｈレベルに接続されている。このときダミーセル１０９Ｄの上にレプリカセル１０５を配置するとレプリカセルはレプリカビット線ＲＥＰＢＬの電位を遷移させることができない。そこで、レプリカセル１０５とダミーセル１０９Ｄの間にレプリカセル１０５と同じ構成で、Ｎ型ＭＯＳトランジスタ１００１をオフ状態にしたセル１００２を挿入する。これによりレプリカセルは正しく動作しレプリカビット線ＲＥＰＢＬの電位を正しく遷移させることができる。このとき、レプリカビット線ＲＥＰＢＬからこのセルにリーク電流が流れるが、全体から見るとわずかな量と考えられるのでレプリカビット線ＲＥＰＢＬの電位の遷移に影響を与えない。
以上のように、本実施形態によれば、レプリカビット線ＲＥＰＢＬからダミーセル１０９Ｄへのリーク電流を抑えることによって、最適な起動タイミングをセンスアンプ回路に供給できる半導体記憶装置を実現することが可能になり、その実用的効果は大きい。
本実施の形態は後述の実施の形態にも適用可能である。
（第６の実施形態）
図１１は、本発明の第６の実施形態に係る半導体記憶装置の構成例を示している。
図１１は、本発明の第６の実施形態に係る半導体記憶装置の構成例を示している。
図１１において、本実施形態の半導体記憶装置は、ダミーセル１０９ＥはＮ型ＭＯＳトランジスタ７０１〜７０４と、Ｐ型ＭＯＳトランジスタ７０５、７０６を備え、Ｎ型ＭＯＳトランジスタ７０１のドレイン、ゲート、ソースはそれぞれレプリカビット線ＲＥＰＢＬ、Ｌｏｗレベル、Ｐ型ＭＯＳトランジスタ７０５のドレインに接続され、Ｎ型ＭＯＳトランジスタ７０２のドレイン、ゲート、ソースはそれぞれ第１のノード、第２のノード、Ｌｏｗレベルに接続され、Ｎ型ＭＯＳトランジスタ７０３のドレイン、ゲート、ソースはそれぞれレプリカビットバー線ＲＥＰＮＢＬ、ワード線ＷＬｂ、第２のノードに接続され、Ｎ型ＭＯＳトランジスタ７０４のドレイン、ゲート、ソースはそれぞれ第２のノード、第１のノード、Ｌｏｗレベルに接続され、Ｐ型ＭＯＳトランジスタ７０５のドレイン、ゲート、ソースはそれぞれＮ型ＭＯＳトランジスタ７０１のソース、第２のノード、Ｈｉｇｈレベルに接続され、Ｐ型ＭＯＳトランジスタ７０６のドレイン、ゲート、ソースはそれぞれ第２のノード、第１のノード、Ｈｉｇｈレベルに接続され、上記第２のノードがＨｉｇｈレベルに接続されている。
以上のように構成されたダミーセル１０９Ｅについて説明する。
ダミーセル１０９Ｅはレプリカビット線ＲＥＰＢＬとＨｉｇｈレベルとの間をオフ状態のＮ型ＭＯＳトランジスタ７０１とＰ型ＭＯＳトランジスタ７０５を直列に接続した回路で接続されている。このため、レプリカビット線ＲＥＰＢＬからダミーセル１０９Ｅへのリーク電流を大幅に削減することができる。また、メモリセル１０１と同じトランジスタを有していることから、光学的に周辺のレイアウトとほぼ同じになり、半導体記憶装置の生産性歩留を向上させることが可能となり、その実用的効果は大きい。
（第７の実施形態）
図１２は、本発明の第７の実施形態に係る半導体記憶装置の構成例を示している。
図１２は、本発明の第７の実施形態に係る半導体記憶装置の構成例を示している。
図１２において、本実施形態の半導体記憶装置は、本発明の第２の実施形態からＰ型ＭＯＳトランジスタ７０５が除去されている。本実施形態によれば、レプリカビット線とＨｉｇｈレベルの間はオフ状態の直列に接続されたＮ型ＭＯＳトランジスタ７０１、７０２で接続されており、レプリカビット線ＲＥＰＢＬからダミーセル１０９Ｆへのリーク電流を抑え、最適な起動タイミングをセンスアンプ回路に供給できる半導体記憶装置を実現することが可能になり、その実用的効果は大きい。
（第８の実施形態）
図１３は、本発明の第８の実施形態に係る半導体記憶装置の構成例を示している。
図１３は、本発明の第８の実施形態に係る半導体記憶装置の構成例を示している。
図１３において、本実施形態の半導体記憶装置は、本発明の第６の実施形態からＮ型ＭＯＳトランジスタ７０２が除去されている。本実施形態によれば、レプリカビット線ＲＥＰＢＬとＨｉｇｈレベルの間はオフ状態の直列に接続されたＮ型ＭＯＳトランジスタ７０１とＰ型ＭＯＳトランジスタ７０５で接続されており、レプリカビット線ＲＥＰＢＬからダミーセル１０９Ｇへのリーク電流を抑え、最適な起動タイミングをセンスアンプ回路に供給できる半導体記憶装置を実現することが可能になり、その実用的効果は大きい。
（第９の実施形態）
図１４は、本発明の第９の実施形態に係る半導体記憶装置の構成例を示している。
図１４は、本発明の第９の実施形態に係る半導体記憶装置の構成例を示している。
図１４において、本実施形態の半導体記憶装置は、レプリカビット線ＲＥＰＢＬに複数のレプリカセル１０５と複数のダミーセル１０９と複数のレプリカセル１０５と同じ構成で、Ｎ型ＭＯＳトランジスタ１００１をオフ状態にしたセル１００２（図１０参照）で構成されている。
次に、以上のように構成された半導体記憶装置について説明する。
センスアンプ回路１０３を起動させたいタイミングとレプリカ回路１０６がレプリカビット線ＲＥＰＢＬをＨｉｇｈからＬｏｗに遷移させる時間とはビット線ＢＬ、ＮＢＬの配線容量や配線抵抗などの影響で、メモリ容量、特にメモリアレイのロウ数の違いによって同じように遷移しない。そこで、レプリカ回路１０６のレプリカセル１０５の段数を変えてレプリカ回路１０６が作るタイミングを変えてやる必要があるが、レプリカセル１０６の個数を１つ変えるとその変化はとても大きく、センスアンプ回路１０３を起動させたいタイミングが得られない。そこで、意図的にリークがある複数のレプリカセル１０５と同じ構成で、Ｎ型ＭＯＳトランジスタ１００１をオフ状態にしたセル１００２を挿入する。
以上のように、意図的にリークがある複数のレプリカセル１０５と同じ構成で、Ｎ型ＭＯＳトランジスタ１００１をオフ状態にしたセル１００２を挿入することで、最適な起動タイミングをセンスアンプ回路に供給できる半導体記憶装置を実現することが可能になり、その実用的効果は大きい。
なお上記各実施の形態において、２つの直列に接続されたオフ状態のトランジスタをアクセストランジスタとドライブトランジスタを用いて構成することが好ましい。
この場合、ダミーセルはメモリセルとほぼ同じレイアウトを有し、メタル配線でダミービット線側のロードトランジスタがアクセス、ドライブトランジスタと絶縁されていることが好ましい。
または、ダミーセルはメモリセルとほぼ同じレイアウトを有し、コンタクトを除去することでダミービット線側のロードトランジスタがアクセス、ドライブトランジスタと絶縁されていることが好ましい。
この場合、ダミービット線側のロードトランジスタを取り除いてもよい。
または、２つの直列に接続されたオフ状態のトランジスタをアクセストランジスタとロードトランジスタを用いて構成することが好ましい。
この場合、ダミービット線側のドライブトランジスタを取り除いてもよい。
本発明にかかる半導体記憶装置および回路のレイアウトは、レプリカビット線からダミーセルへのリーク電流を抑えることによって、最適な起動タイミングをセンスアンプ回路に供給できる効果を有し、半導体記憶装置および回路のレイアウトとして有用であり、例えばＳＲＡＭ等として有用であり、またＲＯＭ等の用途にも応用できる。
１００ 制御部
１０１ メモリセル（ＭＣ）
１０２ メモリアレイ
１０３ センスアンプ回路
１０４ ロウデコーダ
１０５ レプリカセル（ＲＣ）
１０６ レプリカ回路
１０７ レプリカワード線（ＲＥＰＷＬ）
１０８ レプリカビット線（ＲＥＰＢＬ）
１０９、１０９Ａ、１０９Ｂ、１０９Ｃ、１０９Ｄ、１０９Ｄ−１、１０９Ｄ−２、１０９Ｅ、１０９Ｆ ダミーセル（ＤＣ）
１１０ センスアンプ制御回路
５０１ オフ状態のＮ型ＭＯＳトランジスタ
５０２ オフ状態のＮ型ＭＯＳトランジスタ
６０１ オフ状態のＮ型ＭＯＳトランジスタ
６０２ オフ状態のＰ型ＭＯＳトランジスタ
７０１、７０２、７０３、７０４ Ｎ型ＭＯＳトランジスタ
７０５、７０６ Ｐ型ＭＯＳトランジスタ
８０１、８０２、８０３、８０４ ゲート配線
８０５、８０６、８０７ メタル配線
８１１〜８２４ コンタクト
１００１ オフ状態のＮ型ＭＯＳトランジスタ
１００２ レプリカセルとダミーセルの間に挿入されるセル
ＮＡ１、ＮＡ２、ＮＤ１、ＮＤ２ Ｎ型ＭＯＳトランジスタ
ＰＬ１、ＰＬ２ Ｐ型ＭＯＳトランジスタ
１０１ メモリセル（ＭＣ）
１０２ メモリアレイ
１０３ センスアンプ回路
１０４ ロウデコーダ
１０５ レプリカセル（ＲＣ）
１０６ レプリカ回路
１０７ レプリカワード線（ＲＥＰＷＬ）
１０８ レプリカビット線（ＲＥＰＢＬ）
１０９、１０９Ａ、１０９Ｂ、１０９Ｃ、１０９Ｄ、１０９Ｄ−１、１０９Ｄ−２、１０９Ｅ、１０９Ｆ ダミーセル（ＤＣ）
１１０ センスアンプ制御回路
５０１ オフ状態のＮ型ＭＯＳトランジスタ
５０２ オフ状態のＮ型ＭＯＳトランジスタ
６０１ オフ状態のＮ型ＭＯＳトランジスタ
６０２ オフ状態のＰ型ＭＯＳトランジスタ
７０１、７０２、７０３、７０４ Ｎ型ＭＯＳトランジスタ
７０５、７０６ Ｐ型ＭＯＳトランジスタ
８０１、８０２、８０３、８０４ ゲート配線
８０５、８０６、８０７ メタル配線
８１１〜８２４ コンタクト
１００１ オフ状態のＮ型ＭＯＳトランジスタ
１００２ レプリカセルとダミーセルの間に挿入されるセル
ＮＡ１、ＮＡ２、ＮＤ１、ＮＤ２ Ｎ型ＭＯＳトランジスタ
ＰＬ１、ＰＬ２ Ｐ型ＭＯＳトランジスタ
Claims (14)
- 複数のメモリセルを含むメモリアレイと、前記メモリアレイの選択されたメモリセルからビット線に読み出されたデータを増幅するセンスアンプ回路と、前記メモリセルと同一の素子を有して共通のレプリカビット線に接続された複数のレプリカセルを含みその段数に応じたレベルの信号を前記共通のレプリカビット線に出力するレプリカ回路と、前記共通のレプリカビット線に負荷として接続されているダミーセルと、前記レプリカビット線の信号を受けて、前記センスアンプ回路を起動する信号のタイミング制御を行うセンスアンプ制御回路とを備えた半導体記憶装置であって、
前記ダミーセルは少なくとも２つの直列に接続されたオフ状態のトランジスタを含み、片方を第１または第２の定電圧源に、もう片方をレプリカビット線に接続してあることを特徴とする半導体記憶装置。 - ２つの直列に接続されたオフ状態のトランジスタを第１導電型の第１のトランジスタと第１導電型の第２のトランジスタを用いて構成した請求項１記載の半導体記憶装置。
- ２つの直列に接続されたオフ状態のトランジスタを第１導電型の第１のトランジスタと第２導電型の第１のトランジスタを用いて構成した請求項１記載の半導体記憶装置。
- ダミーセルは第１導電型の第１、第２、第３、第４のトランジスタと、第２導電型の第１、第２のトランジスタを備え、
前記第１導電型の前記第１のトランジスタのドレイン、ゲート、ソースはそれぞれレプリカビット線、第１の定電圧源、前記第１導電型の前記第２のトランジスタのドレインに接続され、
前記第１導電型の前記第２のトランジスタのドレイン、ゲート、ソースはそれぞれ前記第１導電型の前記第２のトランジスタのソース、第２のノード、前記第１または第２の定電圧源に接続され、
前記第１導電型の前記第３のトランジスタのドレイン、ゲート、ソースはそれぞれ前記レプリカビットバー線、ワード線、前記第２のノードに接続され、
前記第１導電型の前記第４のトランジスタのドレイン、ゲート、ソースはそれぞれ第２のノード、第１のノード、前記第１の定電圧源に接続され、
前記第２導電型の前記第１のトランジスタのドレイン、ゲート、ソースはそれぞれ前記第１のノード、前記第２のノード、前記第２の定電圧源に接続され、
前記第２導電型の前記第２のトランジスタのドレイン、ゲート、ソースはそれぞれ前記第２のノード、前記第１のノード、前記第２の定電圧源に接続され、
前記第２のノードが前記第１の定電圧源に接続された請求項１または請求項２記載の半導体記憶装置。 - 請求項４記載の半導体記憶装置におけるダミーセルの回路のレイアウトであって、
前記ダミーセルは、第１導電型の第１、２のトランジスタが拡散層を共有して縦に並べて配置され、
第１導電型の第３、４のトランジスタが前記第１導電型の第１、２のトランジスタと点対称な位置で拡散層を共有して縦に並べて配置され、
第２導電型の第１のトランジスタはまっすぐな第１のゲート配線を第１導電型の第２のトランジスタと共有し第１導電型の第２のトランジスタと第１導電型の第３のトランジスタの間でかつ第１導電型の第２のトランジスタよりの位置に配置され、
第２導電型の第２のトランジスタはまっすぐな第２のゲート配線を第１導電型の第４のトランジスタと共有し前記第２導電型の第１のトランジスタと点対称な位置で第１導電型の第１のトランジスタと第１導電型の第４のトランジスタの間に配置され、
前記第１導電型の第１のトランジスタはドレインの拡散層領域に第１のコンタクトを有し、
前記第１導電型の第１、２のトランジスタの間に第２のコンタクトを有し、
前記第１導電型の第２のトランジスタはソースの拡散領域に第３のコンタクトを有し、
前記第１導電型の第１のトランジスタのゲート配線上の前記第２導電型の第２のトランジスタとは反対側に第４のコンタクトを有し、
前記第２導電型の第１のトランジスタのソース、ドレインのそれぞれの拡散層領域にそれぞれ第５、第６のコンタクトを有し、
前記第１のゲート配線は前記第２導電型の第１のトランジスタと前記第１導電型の第３のトランジスタとの間に第７のコンタクトを有し、
前記第１導電型の第３のトランジスタはドレインの拡散層領域に第８のコンタクトを有し、
前記第１導電型の第３、４のトランジスタの間に第９のコンタクトを有し、
前記第１導電型の第４のトランジスタはソースの拡散領域に第１０のコンタクトを有し、
前記第１導電型の第２のトランジスタのゲート配線上の前記第２導電型の第１のトランジスタとは反対側に第１１のコンタクトを有し、
前記第２導電型の第２のトランジスタのソース、ドレインのそれぞれの拡散層領域にそれぞれ第１２、第１３のコンタクトを有し、
前記第２のゲート配線は前記第２導電型の第２のトランジスタと前記第１導電型の第１のトランジスタとの間に第１４のコンタクトを有し、
前記第１のコンタクトはコンタクトとメタル配線を介して第１の層とは異なる層でレプリカビット線に接続され、
前記第３、第５のコンタクトはコンタクトとメタル配線を介して第１の層とは異なる層で第１または第２の定電圧源に接続され
前記第４のコンタクトはコンタクトとメタル配線を介して第１の層とは異なる層で第１の定電圧源に接続され、
前記第１２のコンタクトがコンタクトとメタル配線を介して第１の層とは異なる層で第２の定電圧源に接続され、
前記第６、第１４のコンタクトが第１の層で第１のメタル配線で接続され、
前記第７、第９、第１０、第１３のコンタクトが第１の層で第２のメタル配線で接続されさらにコンタクトとメタル配線を介して第１の層とは異なる層で第１の定電圧源に接続され、
前記第８のコンタクトがコンタクトとメタル配線を介して第１の層とは異なる層でレプリカビットバー線に接続され、
前記第１１のコンタクトはコンタクトとメタル配線を介して第１の層とは異なる層でワード線に接続された回路のレイアウト。 - 請求項４記載の半導体記憶装置におけるダミーセルの回路のレイアウトであって、
前記ダミーセルは、
第１導電型の第１、２のトランジスタが拡散層を共有して縦に並べて配置され、
第１導電型の第３、４のトランジスタが前記第１導電型の第１、２のトランジスタと点対称な位置で拡散層を共有して縦に並べて配置され、
第２導電型の第１のトランジスタはまっすぐな第１のゲート配線を第１導電型の第２のトランジスタと共有し第１導電型の第２のトランジスタと第１導電型の第３のトランジスタの間でかつ第１導電型の第２のトランジスタよりの位置に配置され、
第２導電型の第２のトランジスタはまっすぐな第２のゲート配線を第１導電型の第４のトランジスタと共有し前記第２導電型の第１のトランジスタと点対称な位置で第１導電型の第１のトランジスタと第１導電型の第４のトランジスタの間に配置され、
前記第１導電型の第１のトランジスタはドレインの拡散層領域に第１のコンタクトを有し、
前記第１導電型の第２のトランジスタはソースの拡散領域に第３のコンタクトを有し、
前記第１導電型の第１のトランジスタのゲート配線上の前記第２導電型の第２のトランジスタとは反対側に第４のコンタクトを有し、
前記第２導電型の第１のトランジスタのソース、ドレインのそれぞれの拡散層領域にそれぞれ第５、第６のコンタクトを有し、
前記第１のゲート配線は前記第２導電型の第１のトランジスタと前記第１導電型の第３のトランジスタとの間に第７のコンタクトを有し、
前記第１導電型の第３のトランジスタはドレインの拡散層領域に第８のコンタクトを有し、
前記第１導電型の第３、４のトランジスタの間に第９のコンタクトを有し、
前記第１導電型の第４のトランジスタはソースの拡散領域に第１０のコンタクトを有し、
前記第１導電型の第２のトランジスタのゲート配線上の前記第２導電型の第１のトランジスタとは反対側に第１１のコンタクトを有し、
前記第２導電型の第２のトランジスタのソース、ドレインのそれぞれの拡散層領域にそれぞれ第１２、第１３のコンタクトを有し、
前記第２のゲート配線は前記第２導電型の第２のトランジスタと前記第１導電型の第１のトランジスタとの間に第１４のコンタクトを有し、
前記第１のコンタクトはコンタクトとメタル配線を介して第１の層とは異なる層でレプリカビット線に接続され、
前記第３、第５のコンタクトはコンタクトとメタル配線を介して第１の層とは異なる層で第１または第２の定電圧源に接続され
前記第４のコンタクトはコンタクトとメタル配線を介して第１の層とは異なる層で第１の定電圧源に接続され、
前記第１２のコンタクトがコンタクトとメタル配線を介して第１の層とは異なる層で第２の定電圧源に接続され、
前記第６、第１４のコンタクトが第１の層で第１のメタル配線で接続され、
前記第１のメタル配線は第１導電型の第１、２のトランジスタが共有している拡散領域の上層まで配線され、
前記第７、第９、第１０、第１３のコンタクトが第１の層で第２のメタル配線で接続されさらにコンタクトとメタル配線を介して第１の層とは異なる層で第１の定電圧源に接続され、
前記第８のコンタクトがコンタクトとメタル配線を介して第１の層とは異なる層でレプリカビットバー線に接続され、
前記第１１のコンタクトはコンタクトとメタル配線を介して第１の層とは異なる層でワード線に接続された回路のレイアウト。 - ダミーメモリセルは第１導電型の第１、第２、第３、第４のトランジスタと、第２導電型の第１、第２のトランジスタを備え、
第１導電型の第１のトランジスタのドレイン、ゲート、ソースはそれぞれレプリカビット線、第１の定電圧源、第２導電型の第１のトランジスタのドレインに接続され、
第１導電型の第２のトランジスタのドレイン、ゲート、ソースはそれぞれ第１のノード、第２のノード、第１の定電圧源に接続され、
第１導電型の第３のトランジスタのドレイン、ゲート、ソースはそれぞれレプリカビットバー線、ワード線、第２のノードに接続され、
第１導電型の第４のトランジスタのドレイン、ゲート、ソースはそれぞれ第２のノード、第１のノード、第１の定電圧源に接続され、
第２導電型の第１のトランジスタのドレイン、ゲート、ソースはそれぞれ第１導電型の第１のトランジスタのソース、第２のノード、第１または第２の定電圧源に接続され、
第２導電型の第２のトランジスタのドレイン、ゲート、ソースはそれぞれ第２のノード、第１のノード、第２の定電圧源に接続され、
前記第２のノードが第２の定電圧源に接続された請求項１または請求項３記載の半導体記憶装置。 - ダミーメモリセルは第１導電型の第１、第２、第３、第４のトランジスタと、第２導電型の第１のトランジスタを備え、
第１導電型の第１のトランジスタのドレイン、ゲート、ソースはそれぞれレプリカビット線、第１の定電圧源、第１導電型の第２のトランジスタのドレインに接続され、
第１導電型の第２のトランジスタのドレイン、ゲート、ソースはそれぞれ第１導電型の第２のトランジスタのソース、第２のノード、第１または第２の定電圧源に接続され、
第１導電型の第３のトランジスタのドレイン、ゲート、ソースはそれぞれレプリカビットバー線、ワード線、第２のノードに接続され、
第１導電型の第４のトランジスタのドレイン、ゲート、ソースはそれぞれ第２のノード、第１のノード、第１の定電圧源に接続され、
第２導電型の第１のトランジスタのドレイン、ゲート、ソースはそれぞれ第２のノード、第１のノード、第２の定電圧源に接続され、
前記第２のノードが第１の定電圧源に接続された請求項１または請求項２記載の半導体記憶装置。 - 前記ダミーメモリセルは第１導電型の第１、第３、第４のトランジスタと、第２導電型の第１、第２のトランジスタを備え、
第１導電型の第１のトランジスタのドレイン、ゲート、ソースはそれぞれレプリカビット線、第１の定電圧源、第２導電型の第１のトランジスタのドレインに接続され、
第１導電型の第３のトランジスタのドレイン、ゲート、ソースはそれぞれレプリカビットバー線、ワード線、第２のノードに接続され、
第１導電型の第４のトランジスタのドレイン、ゲート、ソースはそれぞれ第２のノード、第１のノード、第１の定電圧源に接続され、
第２導電型の第１のトランジスタのドレイン、ゲート、ソースはそれぞれ第１のノード、第２のノード、第１または第２の定電圧源に接続され、
第２導電型の第２のトランジスタのドレイン、ゲート、ソースはそれぞれ第２のノード、第１のノード、第２の定電圧源に接続され、
前記第２のノードが第２の定電圧源に接続された請求項１または請求項３記載の半導体記憶装置。 - レプリカセルに接続されたレプリカビットバー線とダミーセルに接続されたレプリカビットバー線をその間で切断した請求項１から請求項４まで、および請求項７から請求項９までのいずれか１項記載の半導体記憶装置。
- レプリカビットバー線とダミーセルの第１導電型のトランジスタとを接続しているメタル配線もしくはコンタクトまたは拡散領域を除去した請求項１から請求項４まで、および請求項７から請求項９のいずれか１項記載の半導体記憶装置。
- ダミーセルは複数有する請求項１から請求項４まで、および請求項７から請求項１１のずれか１項記載の半導体記憶装置。
- レプリカセルはレプリカビット線に接続されたトランジスタを有するものであり、前記レプリカセルとダミーセルの間に、前記レプリカセルと同じ構成で前記トランジスタをオフにしたセルを有する請求項１から請求項４まで、および請求項７から請求項１２記載の半導体記憶装置。
- ダミーセルのセル数をメモリアレイのメモリ容量によって変更する請求項１から請求項４まで、および請求項７から１３記載の半導体記憶装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004185163A JP2006012240A (ja) | 2004-06-23 | 2004-06-23 | 半導体記憶装置およびダミーセルの回路のレイアウト |
| US11/156,706 US7136318B2 (en) | 2004-06-23 | 2005-06-21 | Semiconductor memory device and circuit layout of dummy cell |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004185163A JP2006012240A (ja) | 2004-06-23 | 2004-06-23 | 半導体記憶装置およびダミーセルの回路のレイアウト |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2006012240A true JP2006012240A (ja) | 2006-01-12 |
Family
ID=35505508
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004185163A Ceased JP2006012240A (ja) | 2004-06-23 | 2004-06-23 | 半導体記憶装置およびダミーセルの回路のレイアウト |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7136318B2 (ja) |
| JP (1) | JP2006012240A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007287959A (ja) * | 2006-04-18 | 2007-11-01 | Matsushita Electric Ind Co Ltd | 半導体記憶装置 |
| WO2010150432A1 (ja) * | 2009-06-24 | 2010-12-29 | パナソニック株式会社 | 半導体記憶装置 |
| WO2011001560A1 (ja) * | 2009-07-02 | 2011-01-06 | パナソニック株式会社 | 半導体記憶装置 |
| US9224487B2 (en) | 2010-04-16 | 2015-12-29 | Cypress Semiconductor Corporation | Semiconductor memory read and write access |
| WO2023042254A1 (ja) * | 2021-09-14 | 2023-03-23 | 株式会社ソシオネクスト | 半導体記憶装置 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006079692A (ja) * | 2004-09-08 | 2006-03-23 | Matsushita Electric Ind Co Ltd | 半導体記憶装置 |
| FR2903524B1 (fr) * | 2006-07-05 | 2008-10-17 | St Microelectronics Sa | Dispositif de memoire avec commande programmable de l'activation des amplificateurs de lecture. |
| EP2073212B1 (fr) * | 2007-12-21 | 2011-05-11 | EM Microelectronic-Marin SA | Dispositif de lecture d'une mémoire non volatile à basse consommation, et son procédé de mise en action |
| JP5456407B2 (ja) * | 2009-08-06 | 2014-03-26 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0735542A1 (en) * | 1995-03-31 | 1996-10-02 | STMicroelectronics S.r.l. | Reading circuit for multilevel non-volatile memory cell devices |
| JP3542225B2 (ja) | 1996-03-19 | 2004-07-14 | 株式会社日立製作所 | 半導体装置 |
| JP3416083B2 (ja) * | 1999-08-31 | 2003-06-16 | 株式会社日立製作所 | 半導体装置 |
| JP4339532B2 (ja) * | 2001-07-25 | 2009-10-07 | 富士通マイクロエレクトロニクス株式会社 | セルフタイミング回路を有するスタティックメモリ |
| JP2004022070A (ja) * | 2002-06-17 | 2004-01-22 | Renesas Technology Corp | 半導体記憶装置 |
| JP2004220721A (ja) * | 2003-01-16 | 2004-08-05 | Matsushita Electric Ind Co Ltd | 半導体記憶装置 |
| JP4090967B2 (ja) * | 2003-08-29 | 2008-05-28 | 松下電器産業株式会社 | 半導体記憶装置 |
-
2004
- 2004-06-23 JP JP2004185163A patent/JP2006012240A/ja not_active Ceased
-
2005
- 2005-06-21 US US11/156,706 patent/US7136318B2/en not_active Expired - Fee Related
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007287959A (ja) * | 2006-04-18 | 2007-11-01 | Matsushita Electric Ind Co Ltd | 半導体記憶装置 |
| WO2010150432A1 (ja) * | 2009-06-24 | 2010-12-29 | パナソニック株式会社 | 半導体記憶装置 |
| JP2011008846A (ja) * | 2009-06-24 | 2011-01-13 | Panasonic Corp | 半導体記憶装置 |
| US8045389B2 (en) | 2009-06-24 | 2011-10-25 | Panasonic Corporation | Semiconductor memory device |
| WO2011001560A1 (ja) * | 2009-07-02 | 2011-01-06 | パナソニック株式会社 | 半導体記憶装置 |
| CN102473452A (zh) * | 2009-07-02 | 2012-05-23 | 松下电器产业株式会社 | 半导体存储装置 |
| JP5185441B2 (ja) * | 2009-07-02 | 2013-04-17 | パナソニック株式会社 | 半導体記憶装置 |
| US8451654B2 (en) | 2009-07-02 | 2013-05-28 | Panasonic Corporation | Semiconductor memory device |
| US9224487B2 (en) | 2010-04-16 | 2015-12-29 | Cypress Semiconductor Corporation | Semiconductor memory read and write access |
| WO2023042254A1 (ja) * | 2021-09-14 | 2023-03-23 | 株式会社ソシオネクスト | 半導体記憶装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7136318B2 (en) | 2006-11-14 |
| US20050286323A1 (en) | 2005-12-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100436669B1 (ko) | 데이터 기입 전류의 제어가 용이한 박막 자성체 기억 장치 | |
| US7248523B2 (en) | Static random access memory (SRAM) with replica cells and a dummy cell | |
| JP5064089B2 (ja) | 半導体集積回路 | |
| US7362646B2 (en) | Semiconductor memory device | |
| US7843721B1 (en) | Memory cell including an emitter follower and emitter follower sensing scheme and method of reading data therefrom | |
| US20020122329A1 (en) | Low leakage current SRAM array | |
| US7136318B2 (en) | Semiconductor memory device and circuit layout of dummy cell | |
| US20090161410A1 (en) | Seven transistor sram cell | |
| US7301793B2 (en) | Semiconductor memory device | |
| JP2007207406A (ja) | 半導体記憶装置 | |
| KR100539229B1 (ko) | 듀얼 포트 반도체 메모리 장치 | |
| JP2006228294A (ja) | 半導体集積回路装置 | |
| KR101311084B1 (ko) | 반도체 장치 | |
| US20050185448A1 (en) | Low leakage current static random access memory | |
| US6414895B2 (en) | Semiconductor memory device with reduced standby current | |
| US20030002353A1 (en) | Integrated circuit memory devices having sense amplifiers therein that receive nominal and boosted supply voltages when active and methods of operating same | |
| JP2005085954A (ja) | 不揮発性半導体記憶装置 | |
| US20110157964A1 (en) | Memory Cell Using Leakage Current Storage Mechanism | |
| JP2009140558A (ja) | 半導体記憶装置 | |
| US10706902B2 (en) | Semiconductor device | |
| JP2005135461A (ja) | 階層ワード線方式の半導体記憶装置と、それに使用されるサブワードドライバ回路 | |
| US8134863B2 (en) | Semiconductor memory device | |
| CN107967929B (zh) | 一种存储单元及其存储阵列结构、操作方法 | |
| JP2006073055A (ja) | 半導体記憶装置 | |
| JP2008052906A (ja) | 半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060706 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070411 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091020 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091201 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100112 |
|
| A045 | Written measure of dismissal of application [lapsed due to lack of payment] |
Free format text: JAPANESE INTERMEDIATE CODE: A045 Effective date: 20100525 |