JP2006001647A - 容器、包装体、容器の製造方法、包装体の製造方法および化合物半導体基板 - Google Patents
容器、包装体、容器の製造方法、包装体の製造方法および化合物半導体基板 Download PDFInfo
- Publication number
- JP2006001647A JP2006001647A JP2004354381A JP2004354381A JP2006001647A JP 2006001647 A JP2006001647 A JP 2006001647A JP 2004354381 A JP2004354381 A JP 2004354381A JP 2004354381 A JP2004354381 A JP 2004354381A JP 2006001647 A JP2006001647 A JP 2006001647A
- Authority
- JP
- Japan
- Prior art keywords
- container
- semiconductor substrate
- compound semiconductor
- tin
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B27/00—Layered products comprising a layer of synthetic resin
- B32B27/06—Layered products comprising a layer of synthetic resin as the main or only constituent of a layer, which is next to another layer of the same or of a different material
- B32B27/08—Layered products comprising a layer of synthetic resin as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B27/00—Layered products comprising a layer of synthetic resin
- B32B27/32—Layered products comprising a layer of synthetic resin comprising polyolefins
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B2250/00—Layers arrangement
- B32B2250/24—All layers being polymeric
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B2307/00—Properties of the layers or laminate
- B32B2307/50—Properties of the layers or laminate having particular mechanical properties
- B32B2307/558—Impact strength, toughness
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B2307/00—Properties of the layers or laminate
- B32B2307/50—Properties of the layers or laminate having particular mechanical properties
- B32B2307/584—Scratch resistance
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B2439/00—Containers; Receptacles
- B32B2439/40—Closed containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
Landscapes
- Packaging Frangible Articles (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Containers Having Bodies Formed In One Piece (AREA)
- Packages (AREA)
Abstract
【課題】 保管後の化合物半導体基板を用いて製造された半導体デバイスの電気特性の悪化を抑制することができる容器、包装体、これらの製造方法、およびこれらの容器、包装体によって収納された化合物半導体基板を提供する。
【解決手段】 化合物半導体基板を収納するために用いられる容器であって、容器中の錫の含有量が1ppm以下である容器である。また、化合物半導体基板を収納するために用いられる容器であって、容器中のシリコンの含有量が1ppm以下である容器である。また、化合物半導体基板を収納するために用いられる包装体であって、包装体中の錫の含有量が1ppm以下である包装体である。また、上記の容器および包装体の製造方法、ならびに上記の容器、包装体によって収納された化合物半導体基板である。
【選択図】 図1
【解決手段】 化合物半導体基板を収納するために用いられる容器であって、容器中の錫の含有量が1ppm以下である容器である。また、化合物半導体基板を収納するために用いられる容器であって、容器中のシリコンの含有量が1ppm以下である容器である。また、化合物半導体基板を収納するために用いられる包装体であって、包装体中の錫の含有量が1ppm以下である包装体である。また、上記の容器および包装体の製造方法、ならびに上記の容器、包装体によって収納された化合物半導体基板である。
【選択図】 図1
Description
本発明は容器、包装体、容器の製造方法、包装体の製造方法および化合物半導体基板に関する。
従来から、化合物半導体基板の保管および搬送に用いられる容器としては、主にポリプロピレン製の容器が用いられている。このような化合物半導体基板用の容器としてポリプロピレン製の容器が用いられてきた理由としては、i)安価であること、ii)同様に安価であるポリエチレン製の容器と比べて強度が大きいため発塵が少ないこと、iii)樹脂中に含有されている不純物が比較的少ないこと、iv)ポリカーボネート製やPEEK(Poly-Ether-Ether-Ketone)製のような硬い容器と比べて柔らかいので、輸送時の外的な衝撃によって化合物半導体基板が破損すること、または化合物半導体基板にキズが発生することをより有効に防止することができるなどの理由が挙げられる。
ポリプロピレン製の容器は、たとえばプロピレンガスをトリエチルアルミニウムなどのアルキルアルミニウム類と三塩化チタンなどのチタン系触媒の存在下で重合して得られたポリプロピレンとシラン化合物(シリコン含有の有機化合物)とをグラフト化反応させて得られたグラフトポリマーをスタンピング成形した後、ジブチル錫ジラウレート(DBTDL)やトリブチル錫ジラウレート(TBTDL)などのシラノール縮合触媒(錫含有の有機化合物)の存在下で水と接触させて架橋することによって製造することができる(たとえば、特許文献1または特許文献2参照)。
また、容器に収納された化合物半導体基板は、通常、包装体に収納された状態で保管または搬送される。このような包装体としては、たとえば水分および酸素の透過を抑制するとともに適度な強度を有する外側のナイロンフィルムと熱シールするための内側のポリエチレンフィルムとが二層に積層されたものなどが用いられる(たとえば、特許文献3または特許文献4参照)。すなわち、化合物半導体基板が収納された容器を包装した後に包装体を熱シールすることによって、容器に収納された化合物半導体基板が密封された状態で包装体中に収納される。
このような包装体において、ナイロンフィルムとポリエチレンフィルムとはポリエステル系の接着剤によって接着されるが、この接着剤には錫、亜鉛またはチタンなどを含む有機化合物が用いられることが多い。
特開昭59−115351号公報
特開平2−166106号公報
特開2002−274594号公報
特開2003−175906号公報
しかしながら、この従来の容器や包装体を用いた場合には、保管後の化合物半導体基板の表面に高抵抗半導体層をエピタキシャル成長させた半導体デバイスの外周部から電気特性の異常が発生することがあった。この電気特性の異常は化合物半導体基板の経時変化により発生することが判明しており、特に長期間保管された化合物半導体基板を用いた半導体デバイスにおいては非常に発生しやすい。
上記の事情に鑑みて、本発明の目的は、保管後の化合物半導体基板を用いて製造された半導体デバイスの電気特性の悪化を抑制することができる容器、包装体とこれらの製造方法を提供し、さらにはこれらの容器、包装体によって収納された化合物半導体基板を提供することにある。
本発明は、化合物半導体基板を収納するために用いられる容器であって、容器中の錫の含有量が1ppm以下である容器である。
また、本発明は、化合物半導体基板を収納するために用いられる容器であって、容器中のシリコンの含有量が1ppm以下である容器である。
また、本発明は、化合物半導体基板を収納するために用いられる包装体であって、包装体中の錫の含有量が1ppm以下である包装体である。
また、本発明は、化合物半導体基板を収納するために用いられる包装体であって、包装体は複数の層を含み、複数の層は錫の透過を抑制する層を少なくとも1層含み、錫の透過を抑制する層のうち最も内側にある層よりもさらに内側にある層全体の錫の含有量が1ppm以下である包装体である。
また、本発明は、上記の容器を製造する方法であって、樹脂組成物を選別する工程と、選別された樹脂組成物を用いて容器を形成する工程と、を含む、容器の製造方法である。
また、本発明は、上記の包装体を製造する方法であって、シートを選別する工程と、選別されたシートを用いて包装体を形成する工程と、を含む、包装体の製造方法である。
さらに、本発明は、上記の容器および上記の包装体からなる群から選択された少なくとも1種に収納されて窒素雰囲気下に設置された化合物半導体基板である。
なお、本発明における「錫の含有量」は、本発明の容器および/または包装体中に錫が有機錫化合物などの錫化合物の形態で含有されている場合には錫単体の質量に換算して算出される。また、本発明における「錫の含有量」は、本発明の容器および/または包装体中に錫が錫単体と有機錫化合物などの錫化合物との双方の形態で含まれている場合には錫単体の質量と錫化合物から錫単体に換算して算出された質量との総和により算出される。
また、本発明における「シリコンの含有量」も本発明の容器および/または包装体中にシリコンがシリコン化合物の形態で含有されている場合にはシリコン単体の質量に換算して算出され、本発明の容器および/または包装体中にシリコンがシリコン単体とシリコン化合物との双方の形態で含まれている場合にはシリコン単体の質量とシリコン化合物からシリコン単体に換算して算出された質量との総和により算出される。
また、本発明において、「内」とは本発明の容器および/または包装体中に化合物半導体基板を収納した際に収納された化合物半導体基板が位置する側のことを意味し、「外」とは本発明の容器および/または包装体中に化合物半導体基板を収納した際に収納された化合物半導体基板が位置する側と反対側のことを意味する。
本発明によれば、保管後の化合物半導体基板を用いて製造された半導体デバイスの電気特性の悪化を抑制することができる容器、包装体とこれらの製造方法、さらにはこれらの容器、包装体によって収納された化合物半導体基板を提供することができる。
以下、本発明の実施の形態について説明する。なお、本願の図面において、同一の参照符号は、同一部分または相当部分を表わすものとする。
本発明の容器は、化合物半導体基板を収納するために用いられる容器であって、容器中の錫の含有量が1ppm以下であることを特徴としている。このように錫の含有量が制御された容器を用いることによって、容器に収納されて長期間保管された化合物半導体基板を用いた半導体デバイスの電気特性の悪化を抑制することができる。
たとえば、容器がポリプロピレン樹脂組成物からなる場合には、容器中に含有された有機錫化合物はポリプロピレン分子鎖の間を移動して、容器の内面にブリードする。そして、有機錫化合物がブリードした容器の内面と化合物半導体基板の表面とが接触することによって、化合物半導体基板の表面上に有機錫化合物が付着する。このように有機錫化合物が付着した化合物半導体基板の表面上に約600℃という高温下で高抵抗半導体層を積層して半導体デバイスを製造した場合には、有機錫化合物が分解して生成した錫がその高抵抗半導体層中に入り込むことがある。錫が入り込んだ高抵抗半導体層を含む半導体デバイスにおいては、この高抵抗半導体層から電流がリークして半導体デバイスの電気特性が悪化してしまう。
そこで、本発明者が鋭意検討した結果、容器中の錫の含有量をその容器の質量の1ppm以下とすることによって、容器に化合物半導体基板を収納して長期間保管したとしても半導体デバイスの電気特性が悪化しないことを見い出した。なお、有機錫化合物は、たとえば容器がポリプロピレン樹脂組成物からなる場合には、ポリプロピレン樹脂組成物の製造工程において混合される帯電防止剤などの添加剤や触媒などとしてポリプロピレン樹脂組成物中に含有されると考えられる。
本発明の容器は好ましくは以下のようにして作製される。まず、ポリプロピレン樹脂組成物からなるペレットが複数収容されたロットを用意する。次に、このロットに収容された一部のペレットを粉砕機で粉砕した粉末を硫酸で溶解した後にICP(誘導結合プラズマ)発光分析によってペレット中の錫の含有量を測定する。そして、測定されたペレット中の錫の含有量を本発明の容器1個当たりの錫の含有量に換算して、その換算値が1ppm以下であるロットを選別する。最後に、その選別されたロット中のペレットを用いてたとえば射出成形などの公知の成形法により成形することなどによって本発明の容器を作製することができる。
また、半導体デバイスの構造、化合物半導体基板の表面上に形成される高抵抗半導体層の形成条件によっては錫ではなくシリコンが問題になる場合も想定される。この場合にも、上述した錫の場合と同様の理由で、シリコンの含有量が容器の質量の1ppm以下であれば半導体デバイスの電気特性の悪化を抑制できると考えられる。ここで、シリコンの含有量も錫の場合と同様にして算出され、シリコンの含有量が1ppm以下である本発明の容器もたとえば上記の錫の場合と同様にペレット中の錫の含有量を本発明の容器1個当たりの錫の含有量に換算して、その換算値が1ppm以下であるロットを選別して形成される。
なお、本発明に用いられ得るポリプロピレン樹脂組成物には、ポリプロピレンが含まれる。ここで、ポリプロピレンとしては、たとえばポリプロピレンの単独重合体、プロピレンとプロピレン以外の炭素原子数2〜20のα−オレフィンとの共重合体またはこれらの混合物などが用いられる。α−オレフィンとしては、たとえば、エチレン、1−ブテン、1−ペンテンまたは1−ヘキセンなどがある。また、共重合体としては、たとえばプロピレンとα−オレフィンとの二元共重合体や三元共重合体などがある。
また、ポリプロピレン樹脂組成物は、上記のポリプロピレンに少なくとも有機過酸化物およびシラン化合物を混合してグラフト化反応させたグラフトポリマーに錫を含むシラノール縮合触媒を混合したものからなることが好ましい。このようなシラノール縮合触媒が混合されたポリプロピレン樹脂組成物を成形後に水雰囲気下に曝すことによって、耐熱性、強度または剛性などの特性を向上させた容器を製造することができるためである。
ここで、有機過酸化物としては、たとえば1,1−ビス(t−ブチルパーオキシ)3,3,5−トリメチルシクロヘキサン、t−ブチルパーオキシイソプロピルカーボネート、2,2−ビス(t−ブチルパーオキシ)ブタン、t−ブチルパーオキシベンゾエート、ジクミルパーオキサイドまたは2,5−ジメチル−2,5−ジ(t−ブチルパーオキシ)ヘキサンなどが用いられる。有機過酸化物の混合量は、ポリプロピレン100質量部に対して0.05〜1質量部とすることが好ましい。
また、シラン化合物としては、たとえばビニルトリメトキシシラン、ビニルトリエトキシシラン、ビニルトリアセトキシシランまたはγ−メタクリロイルオキシプロピルトリメトキシシランなどが用いられる。シラン化合物の混合量は、ポリプロピレン100質量部に対して1〜20質量部とすることが好ましい。
また、シラノール縮合触媒としては、たとえばジブチル錫ジラウレート、トリブチル錫ジラウレート、ジブチル錫ジアセテートまたはジブチル錫ジオクトエートなどが用いられる。
また、ポリプロピレン樹脂組成物には、たとえば顔料、充填剤、帯電防止剤、難燃剤または老化防止剤などの添加剤が適宜混合されていてもよいことは言うまでもない。
図1に、本発明の容器の好ましい一例の模式的な斜視図を示す。この容器1においては、容器1の支持部1aに化合物半導体基板2を設置した後に蓋部1bを閉じることによって、化合物半導体基板2が収納される。ここで、支持部1aはその中央部が窪んだ凹状となっており、化合物半導体基板2の外周部の一部が支持部1aと接触することによって化合物半導体基板2が支えられている。
図2に、本発明の容器の好ましい他の一例の模式的な斜視図を示す。この容器1においては、容器1の支持部1aに化合物半導体基板2を設置し、化合物半導体基板2上に押さえ部材3を設置した後に蓋部1bを閉じることによって化合物半導体基板2が収納される。ここでも、支持部1aはその中央部が窪んだ凹状となっており、化合物半導体基板2の外周部のすべてが支持部1aと接触することによって化合物半導体基板2が支えられている。
図3に、本発明の容器の好ましいさらに他の一例の模式的な斜視図を示す。この容器1においては、化合物半導体基板2の外周部の一部が容器1に支持されて、複数枚の化合物半導体基板2が収納される。
本発明の容器は、容器の内面にブリードした有機錫化合物から化合物半導体基板の表面が汚染されるのを回避すべくなるべく化合物半導体基板の表面と接触しない構造を有することが好ましい。したがって、本発明の容器は、一般的に化合物半導体基板の外周部の一部のみを容器と接触させた状態で収納する形態が用いられることが好ましい。
なお、本発明の容器の形態は、上記の図1から図3に示す形態に限られないことは言うまでもない。
本発明の包装体は、化合物半導体基板を収納するために用いられる包装体であって、包装体中の錫の含有量が1ppm以下であることを特徴としている。
図8に、本発明の包装体が化合物半導体基板を収納した形態の好ましい一例の模式的な断面図を示す。図8において、包装体4は内側のポリエチレンフィルム層5と外側のナイロンフィルム層6の二層構造を有しており、この包装体4中にたとえばポリプロピレン樹脂組成物からなる容器1に収納された化合物半導体基板2が収納されている。そして、この包装体4の内部はポリエチレンフィルム層5同士が熱シールによって貼り合わされることによって気密に保たれている。
ここで、包装体4を構成するポリエチレンフィルム層5とナイロンフィルム層6とはたとえばポリエステル系の接着剤によって接着されるが、その接着剤中には硬化反応促進剤として有機錫化合物が含まれることがある。この有機錫化合物がポリエチレンフィルム層5中のポリエチレン分子鎖の間を移動して、ポリエチレンフィルム層5の内面にブリードする。そして、有機錫化合物がブリードしたポリエチレンフィルム層5の内面と容器1の外面とが接触することによって、容器1の外面上に有機錫化合物が付着する。続いて、容器1の外面上に付着した有機錫化合物は、容器1のポリプロピレン分子鎖の間を移動して、容器1の内面にブリードする。
次いで、有機錫化合物がブリードした容器1の内面と化合物半導体基板2の表面とが接触することによって、化合物半導体基板2の表面上に有機錫化合物が付着する。そして、上述したように、有機錫化合物が付着した化合物半導体基板2の表面上に約600℃という高温下で高抵抗半導体層を積層して半導体デバイスを製造した場合には、有機錫化合物が分解して生成した錫がその高抵抗半導体層中に入り込み、この高抵抗半導体層から電流がリークして半導体デバイスの電気特性が悪化するものと考えられる。
したがって、たとえば錫の含有量が1ppm以下である容器に化合物半導体基板を収納した場合でもその容器を包装する包装体中の錫の含有量が1ppmよりも多い場合には、これらの容器および包装体に長期間収納された化合物半導体基板を用いた半導体デバイスの電気特性の悪化を十分に抑制し得ない。そのため、この包装体中の錫の含有量を1ppm以下とすることによって、さらに半導体デバイスの電気特性の悪化を効果的に抑制することができるのである。
なお、上記においては、本発明の包装体の内面の有機錫化合物が容器の外面に付着した後に容器の内面にブリードし化合物半導体基板の表面に付着する場合について説明したが、本発明の包装体の内面の有機錫化合物が直接化合物半導体基板の表面に付着することも考えられる。
本発明の包装体は好ましくは以下のようにして作製される。まず、ナイロンフィルムとポリエチレンフィルムとがポリエステル系接着剤で接着されたシート原反を用意する。次に、このシート原反からシートを切り出し、切り出されたシートを粉砕機により粉砕した粉末を硫酸で溶解した後にICP(誘導結合プラズマ)発光分析することによってシート中の錫の含有量を測定する。そして、測定されたシート中の錫の含有量を本発明の包装体1つ当たりの錫の含有量に換算し、その換算値が1ppm以下であるシートを切り出したシート原反を選別して、その選別されたシート原反のシートを用いて本発明の包装体が形成される。なお、本発明において包装体の形態は特に限定されるものではない。
また、図9に、本発明の包装体の他の好ましい一例の一部の模式的な拡大断面図を示す。ここで、本発明の包装体4は内側層7と外側層8とから構成されており、内側層7と外側層8とは接着剤により接着されている。そして、内側層7中における錫の含有量は1ppm以下であり、外側層8は錫の透過を抑制する層である。このような構成とすることによって、包装体4の外部からの錫の侵入を抑制することができるだけでなく、さらに内側層7中の錫の含有量は1ppm以下であるため、内側層7の内面と化合物半導体基板の表面および/または化合物半導体基板を収納する容器の外面とが接触した状態で化合物半導体基板が長期間保管された場合でも、保管後の化合物半導体基板を用いた半導体デバイスの電気特性の悪化を抑制することができる。
ここで、錫の透過を抑制する外側層8としては、たとえばナイロンフィルムまたはポリエチレンテレフタレートフィルムなどを用いることができる。また、内側層7としては、たとえば化合物半導体基板を密封して保管する観点から熱シールにより貼り合わせることができる材料であるポリエチレンフィルムなどを用いることができる。
また、外側層8は単層だけでなく複数層からなっていてもよく、外側層8が複数層からなる場合にはそのうち少なくとも1層が錫の透過を抑制する層(以下、「錫透過抑制層」という)であればよい。そして、この場合には、最も内側にある錫透過抑制層の内側にあるすべての層を内側層7として、その内側層7中の錫の含有量が1ppm以下であればよい。なお、内側層7も単層だけでなく複数層からなっていてもよい。
本発明の容器および/または包装体によって収納された化合物半導体基板は窒素雰囲気下に設置されることが好ましい。この場合には、外部から錫やシリコンなどの異物が侵入して化合物半導体基板の表面に付着するのを抑制することができるだけでなく、化合物半導体基板の経時変化も抑制することができる傾向にある。それゆえ、本発明の化合物半導体基板について洗浄することなく、本発明の化合物半導体基板の表面上に半導体層をエピタキシャル成長させることができる。なお、本発明においては、容器および/または包装体の内側が窒素雰囲気にされて、化合物半導体基板が窒素雰囲気下に設置されていればよい。
このような本発明の化合物半導体基板としては、たとえばGaAs(ヒ化ガリウム)基板、InP(リン化インジウム)基板、GaN(窒化ガリウム)基板またはAlN(窒化アルミニウム)基板などがある。
(実施例1)
粉末状のポリプロピレン100質量部に、ジクミルパーオキサイド0.5質量部とγ−メタクリロイルオキシプロピルトリメトキシシラン10質量部とを混合した後に、これを押出機に供給し、180℃の温度で混練しながらグラフト化反応を行なわせた。
粉末状のポリプロピレン100質量部に、ジクミルパーオキサイド0.5質量部とγ−メタクリロイルオキシプロピルトリメトキシシラン10質量部とを混合した後に、これを押出機に供給し、180℃の温度で混練しながらグラフト化反応を行なわせた。
次いで、グラフト化反応により得られたグラフトポリマーをペレット状に成形したものと、上記ポリプロピレン100質量部にジブチル錫ジラウレートを混合量を変えて混合したマスターバッチとを9:1の比率で押出機に供給して混合することによって、錫の含有量が異なる5種類のポリプロピレン樹脂組成物からなるペレットがそれぞれ複数収容されたロットを得た。
そして、この5種類のロットからそれぞれペレットの一部を採取した後にこれらのペレットをそれぞれ粉砕機で粉砕し、その粉末を硫酸で溶解した後、ICP発光分析によってそれぞれのロットのペレット中の錫の含有量を測定した。その後、この5種類のロットにそれぞれ収容されているペレットを用いて射出成形することによって図2に示す容器1の形状を有する成形体を5種類得た。そして、これらの成形体を100℃の水中に3時間浸漬してサンプルNo.1〜5の容器が作製された。
サンプルNo.1〜5の容器にそれぞれ直径4インチのGaAs基板を図2に示す押さえ部材3を用いることなく収容し、同一の条件下で3ヶ月間保管した。ここで、GaAs基板の外周部はすべて容器の表面と接触していた。そして、それぞれのGaAs基板の表面上に厚さ500nmの高抵抗GaAs層をGaAs基板の表面温度が600℃の状態でMBE法(分子線エピタキシー法)を用いて積層した。続いて、MBE法を用いて、厚さ50nmのSiドープn型AlGaAs層を積層することによってHEMT(High Electron Mobility Transistor;高電子移動度トランジスタ)構造を有するウエハを形成した。
そして、これらのウエハのそれぞれについてシート抵抗を測定して下記の評価基準により電気特性の評価を行なった。その結果を表1に示す。表1に示すように、錫の含有量が1ppmであるサンプルNo.1の容器に収納されていたGaAs基板を用いたウエハについてはウエハ表面のシート抵抗のばらつきが2%以下であった。また、錫の含有量が1ppmよりも多いサンプルNo.2〜5の容器に収納されていたGaAs基板を用いたウエハについては、ウエハ表面のシート抵抗のばらつきが20%〜30%であったことが確認された。
これは、GaAs基板の表面上に有機錫化合物が付着した状態で高抵抗GaAs層が600℃の高温下で積層されたため、有機錫化合物が分解して生成された錫などが高抵抗GaAs層に入り込み、ウエハ表面のシート抵抗が低下したものと考えられる。なお、表1に示す錫の含有量は、上記のICP発光分析により測定されたペレット中の錫の含有量を容器1個当たりの錫の含有量に換算した値である。
ここで、サンプルNo.1〜5の容器は錫が入り込む条件下で成形されていないため、表1に示す錫の含有量は成形後のサンプルNo.1〜5の容器中の錫の含有量と同一であると考えられる。また、図2に示す形状を有するサンプルNo.1〜5の容器を用いた電気特性の評価は、GaAs基板の表面の外周部のすべてがこの容器の表面と接触して収納される最も過酷なものであるため、他のすべての形状の容器にも適用されるものと考えられる。
<評価基準>
良好…ウエハ表面のシート抵抗のばらつきが2%以下
不良…ウエハ表面のシート抵抗のばらつきが2%よりも大きい
なお、ウエハ表面のシート抵抗のばらつきは、ウエハ表面のシート抵抗の標準偏差をウエハ表面のシート抵抗の平均値で割って算出された。
良好…ウエハ表面のシート抵抗のばらつきが2%以下
不良…ウエハ表面のシート抵抗のばらつきが2%よりも大きい
なお、ウエハ表面のシート抵抗のばらつきは、ウエハ表面のシート抵抗の標準偏差をウエハ表面のシート抵抗の平均値で割って算出された。
また、上記の電気特性の評価が良好であるウエハ表面のシート抵抗の測定結果の一例を図4に示し、電気特性の評価が不良であるウエハ表面のシート抵抗の測定結果の一例を図5に示す。ここで、図4に示すウエハ表面のシート抵抗のばらつきは1.55%であり、図5に示すウエハ表面のシート抵抗のばらつきは21.61%であった。また、図4と図5に示すウエハ表面のシート抵抗の測定結果を比較してみると、図5に示すウエハの外周部にシート抵抗が低い箇所が多数あることが確認された。したがって、容器と接触していたGaAs基板の表面の外周部に付着した有機錫化合物は、そこからGaAs基板の表面上に積層された高抵抗GaAs層に入り込んだものと考えられる。
また、上記のサンプルNo.3の容器と同様の製造方法を用いて錫の含有量が15ppmであるポリプロピレン樹脂組成物を成形することによって得られた図2に示す形状の容器にGaAs基板を収納して3年間保管した。そして、保管後のGaAs基板の表面上に付着している不純物をTXRF(全反射蛍光X線分析法)により分析した。その結果を表2に示す。表2に示すように、GaAs基板の表面中央部では錫は検出されなかったが、外周部では錫が検出された。
また、図6にこのGaAs基板の表面中央部におけるTOF−SIMS(飛行時間差型二次イオン質量分析法)の測定結果を示し、図7にこのGaAs基板の表面外周部におけるTOF−SIMSの測定結果を示す。図6と図7に示すTOF−SIMSの測定結果を比較してみると、図7に示すようにGaAs基板の表面外周部においては錫(Sn)やブチル錫(C4H9Sn)のフラグメントが確認された。
(実施例2)
有機錫化合物の含有量が異なる7種類のポリエステル系接着剤のそれぞれで厚さ25μmのナイロンフィルムと厚さ30μmのポリエチレンフィルムとを接着したシート原反を7種類作製した。そして、これらの7種類のシート原反からそれぞれシートを切り出し、切り出したシートを粉砕機で粉砕した粉末を硫酸に溶解させてICP発光分析を行なうことにより、これらのシート中の錫の含有量をそれぞれ測定した。
有機錫化合物の含有量が異なる7種類のポリエステル系接着剤のそれぞれで厚さ25μmのナイロンフィルムと厚さ30μmのポリエチレンフィルムとを接着したシート原反を7種類作製した。そして、これらの7種類のシート原反からそれぞれシートを切り出し、切り出したシートを粉砕機で粉砕した粉末を硫酸に溶解させてICP発光分析を行なうことにより、これらのシート中の錫の含有量をそれぞれ測定した。
次いで、これらの7種類のシート原反からそれぞれシートを切り出してサンプルNo.6〜12の包装体を作製した。そして、錫の含有量が1ppmである図2に示す形状の容器1に図2に示す押さえ部材3を用いることなく窒素雰囲気下に直径4インチのGaAs基板を収納した。そして、サンプルNo.6〜12の包装体の内面のすべてが容器の外面に密着するようにしてサンプルNo.6〜12の包装体でそれぞれ包装し、これらの包装体の周縁部をそれぞれ熱シールすることによってGaAs基板を気密に密封した。
そして、GaAs基板を密封したサンプルNo.6〜12の包装体をこの状態で1年間保管した。そして、保管後のそれぞれのGaAs基板の表面上に厚さ500nmの高抵抗GaAs層をGaAs基板の表面温度が600℃の状態でMBE法(分子線エピタキシー法)を用いて積層した。続いて、MBE法を用いて、厚さ50nmのSiドープn型AlGaAs層を積層することによってHEMT(High Electron Mobility Transistor;高電子移動度トランジスタ)構造を有するウエハを形成した。
そして、それぞれのウエハの表面全体に光を照射することによって生じた、ウエハ表面の周縁部におけるフォトルミネッセンス発光強度とウエハ表面全体のフォトルミネッセンス発光強度とから下記の評価基準でこのウエハの電気特性を評価した。その結果を表3に示す。なお、上記のウエハ表面の周縁部におけるフォトルミネッセンス発光強度は、ウエハ表面の周縁部の任意の4点のフォトルミネッセンス発光強度の平均値である。
<評価基準>
不良…ウエハ表面の周縁部におけるフォトルミネッセンス発光強度が、ウエハ表面全体のフォトルミネッセンス発光強度の平均値の2倍未満である
良好…上記の不良評価以外のもの
表3に示すように、錫の含有量が1ppmよりも多いサンプルNo.10〜12の包装体に収納されて窒素雰囲気下に1年間保管されたGaAs基板を用いて作製されたウエハにおいては、ウエハ表面の周縁部におけるフォトルミネッセンス発光強度が、ウエハ表面全体のフォトルミネッセンス発光強度の平均値の2倍未満であった。したがって、サンプルNo.10〜12の包装体に収納した場合には、ウエハ表面の周縁部におけるフォトルミネッセンス発光強度がウエハ表面全体のフォトルミネッセンス発光強度の平均値とかなりかけ離れることから、これらのウエハについては電気特性の異常が発生すると考えられる。
不良…ウエハ表面の周縁部におけるフォトルミネッセンス発光強度が、ウエハ表面全体のフォトルミネッセンス発光強度の平均値の2倍未満である
良好…上記の不良評価以外のもの
表3に示すように、錫の含有量が1ppmよりも多いサンプルNo.10〜12の包装体に収納されて窒素雰囲気下に1年間保管されたGaAs基板を用いて作製されたウエハにおいては、ウエハ表面の周縁部におけるフォトルミネッセンス発光強度が、ウエハ表面全体のフォトルミネッセンス発光強度の平均値の2倍未満であった。したがって、サンプルNo.10〜12の包装体に収納した場合には、ウエハ表面の周縁部におけるフォトルミネッセンス発光強度がウエハ表面全体のフォトルミネッセンス発光強度の平均値とかなりかけ離れることから、これらのウエハについては電気特性の異常が発生すると考えられる。
一方、錫の含有量が1ppm以下であるサンプルNo.6〜9の包装体に収納されて窒素雰囲気下に1年間保管されたGaAs基板を用いて作製されたウエハにおいては、サンプルNo.10〜12の場合と比べて、ウエハ表面の周縁部におけるフォトルミネッセンス発光強度が、ウエハ表面全体のフォトルミネッセンス発光強度の平均値とかけ離れていなかった。したがって、サンプルNo.6〜9の包装体に収納した場合には、ウエハ表面の周縁部でも安定した電気特性を有するものと考えられることから、電気特性の異常の発生が抑制できるものと考えられる。
なお、表3に示す錫の含有量は、上記のICP発光分析により測定されたシート中の錫の含有量をサンプルNo.6〜12の包装体1つ当たりの錫の含有量に換算した値である。また、実施例2は、包装体のすべての内面を容器の外面に密着させて保管した最も過酷な条件で行なわれたことから、他のすべての形態の包装体にも適用されると考えられる。また、現在の半導体産業においては1年間も保管された化合物半導体基板を用いて半導体デバイスを作製することはほとんどないため、実施例2に示された結果は産業上の意義が十分にあるものと考えられる。
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
本発明は化合物半導体基板の保管時や搬送時に用いられる容器および包装体に好適に利用される。本発明の容器および/または包装体を用いて長期間保管された化合物半導体基板を用いて半導体デバイスを作製した場合には、半導体デバイスの電気特性の異常の発生を抑制することができる。
1 容器、1a 支持部、1b 蓋部、2 化合物半導体基板、3 押さえ部材、4 包装体、5 ポリエチレンフィルム層、6 ナイロンフィルム層、7 内側層、8 外側層。
Claims (7)
- 化合物半導体基板を収納するために用いられる容器であって、前記容器中の錫の含有量が1ppm以下であることを特徴とする、容器。
- 化合物半導体基板を収納するために用いられる容器であって、前記容器中のシリコンの含有量が1ppm以下であることを特徴とする、容器。
- 化合物半導体基板を収納するために用いられる包装体であって、前記包装体中の錫の含有量が1ppm以下であることを特徴とする、包装体。
- 化合物半導体基板を収納するために用いられる包装体であって、前記包装体は複数の層を含み、前記複数の層は錫の透過を抑制する層を少なくとも1層含み、前記錫の透過を抑制する層のうち最も内側にある層よりもさらに内側にある層全体の錫の含有量が1ppm以下であることを特徴とする、包装体。
- 請求項1または2に記載の容器を製造する方法であって、樹脂組成物を選別する工程と、前記選別された樹脂組成物を用いて前記容器を形成する工程と、を含む、容器の製造方法。
- 請求項3または4に記載の包装体を製造する方法であって、シートを選別する工程と、前記選別されたシートを用いて前記包装体を形成する工程と、を含む、包装体の製造方法。
- 請求項1に記載の容器、請求項2に記載の容器、請求項3に記載の包装体および請求項4に記載の包装体からなる群から選択された少なくとも1種に収納されて窒素雰囲気下に設置された、化合物半導体基板。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004354381A JP2006001647A (ja) | 2004-05-18 | 2004-12-07 | 容器、包装体、容器の製造方法、包装体の製造方法および化合物半導体基板 |
US11/541,653 US20070023321A1 (en) | 2004-05-18 | 2006-10-03 | Container, a packaging body, manufacturing method of a container, manufacturing method of a packaging body, and a compound semiconductor substrate |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004147533 | 2004-05-18 | ||
JP2004354381A JP2006001647A (ja) | 2004-05-18 | 2004-12-07 | 容器、包装体、容器の製造方法、包装体の製造方法および化合物半導体基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006001647A true JP2006001647A (ja) | 2006-01-05 |
Family
ID=35770372
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004354381A Pending JP2006001647A (ja) | 2004-05-18 | 2004-12-07 | 容器、包装体、容器の製造方法、包装体の製造方法および化合物半導体基板 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20070023321A1 (ja) |
JP (1) | JP2006001647A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009182341A (ja) * | 2009-05-07 | 2009-08-13 | Sumitomo Electric Ind Ltd | GaN基板の保存方法、保存された基板ならびに半導体デバイスおよびその製造方法 |
US8227826B2 (en) | 2006-06-14 | 2012-07-24 | Sumitomo Electric Industries, Ltd. | Method of storing GaN substrate, stored substrate, and semiconductor device and method of its manufacture |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2133843A1 (de) * | 1971-07-07 | 1973-01-18 | Siemens Ag | Anordnung zum eindiffundieren von dotierstoffen in halbleiterscheiben |
US4129211A (en) * | 1976-09-07 | 1978-12-12 | Monsanto Company | Wafer packaging system |
US4171740A (en) * | 1976-09-07 | 1979-10-23 | Monsanto Company | Wafer packaging system |
US4091919A (en) * | 1976-09-07 | 1978-05-30 | Monsanto | Wafer packaging system |
US4471716A (en) * | 1981-01-15 | 1984-09-18 | Fluoroware, Inc. | Wafer carrier |
JPS598419A (ja) * | 1982-07-07 | 1984-01-17 | Hitachi Ltd | 弾性表面波装置 |
US4894203A (en) * | 1988-02-05 | 1990-01-16 | General Electric Company | Nuclear fuel element having oxidation resistant cladding |
US5364144A (en) * | 1992-08-28 | 1994-11-15 | Motorola, Inc. | Cassette transporting apparatus |
US5341407A (en) * | 1993-07-14 | 1994-08-23 | General Electric Company | Inner liners for fuel cladding having zirconium barriers layers |
US5590787A (en) * | 1995-01-04 | 1997-01-07 | Micron Technology, Inc. | UV light sensitive die-pac for securing semiconductor dies during transport |
JPH08276527A (ja) * | 1995-04-05 | 1996-10-22 | Dainippon Printing Co Ltd | 包装用クリ−ンフィルムおよびそれを使用した包装用袋 |
FR2741328B1 (fr) * | 1995-11-20 | 1997-12-19 | Commissariat Energie Atomique | Boite de stockage d'un objet destine a etre protege d'une contamination physico-chimique |
JP3283743B2 (ja) * | 1996-01-11 | 2002-05-20 | 帝人株式会社 | シリコンウェーハーキャリア |
US5709065A (en) * | 1996-07-31 | 1998-01-20 | Empak, Inc. | Desiccant substrate package |
US6416712B2 (en) * | 1998-12-31 | 2002-07-09 | A.S. Incorporated | Corrosion inhibition method suitable for use in potable water |
JP3916380B2 (ja) * | 1999-07-06 | 2007-05-16 | 株式会社荏原製作所 | 基板搬送容器待機ステーション |
US6550619B2 (en) * | 2000-05-09 | 2003-04-22 | Entergris, Inc. | Shock resistant variable load tolerant wafer shipper |
US6450346B1 (en) * | 2000-06-30 | 2002-09-17 | Integrated Materials, Inc. | Silicon fixtures for supporting wafers during thermal processing |
US6875282B2 (en) * | 2001-05-17 | 2005-04-05 | Ebara Corporation | Substrate transport container |
US7040487B2 (en) * | 2001-07-14 | 2006-05-09 | Entegris, Inc. | Protective shipper |
EP1602675B1 (en) * | 2003-02-17 | 2014-09-10 | NHK Spring Co., Ltd. | Flexible polyurethane foam |
-
2004
- 2004-12-07 JP JP2004354381A patent/JP2006001647A/ja active Pending
-
2006
- 2006-10-03 US US11/541,653 patent/US20070023321A1/en not_active Abandoned
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8227826B2 (en) | 2006-06-14 | 2012-07-24 | Sumitomo Electric Industries, Ltd. | Method of storing GaN substrate, stored substrate, and semiconductor device and method of its manufacture |
KR101364653B1 (ko) | 2006-06-14 | 2014-02-19 | 스미토모덴키고교가부시키가이샤 | GaN 기판의 보존 방법, 보존된 기판, 반도체 디바이스,및 그 제조 방법 |
JP2009182341A (ja) * | 2009-05-07 | 2009-08-13 | Sumitomo Electric Ind Ltd | GaN基板の保存方法、保存された基板ならびに半導体デバイスおよびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US20070023321A1 (en) | 2007-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10991840B2 (en) | Multi-junction solar cell | |
US9595626B2 (en) | Method for manufacturing photovoltaic panels by the use of a polymeric tri-layer comprising a composite getter system | |
TWI503993B (zh) | 太陽能電池密封膜之保存用或搬運用包裝體以及太陽能電池密封膜之保存或搬運方法 | |
EP1820821A1 (en) | Propylene resin composition and use thereof | |
US8748939B2 (en) | Transistor and method for manufacturing same | |
US8368168B2 (en) | III-V-group compound semiconductor device | |
TW201110204A (en) | Process for producing indium-phosphorus substrate, process for producing epitaxial wafer, indium-phosphorus substrate, and epitaxial wafer | |
US20100258845A1 (en) | Semiconductor device and method for manufacturing same | |
JP2006001647A (ja) | 容器、包装体、容器の製造方法、包装体の製造方法および化合物半導体基板 | |
WO2015037176A1 (ja) | フォトマスクブランクス基板収納容器 | |
JP2006210389A (ja) | 太陽電池モジュール用充填材層および太陽電池モジュール | |
CN1181636A (zh) | 有关氮化镓的化合物半导体器件及其制造方法 | |
Pham et al. | Wide-gap ZnO layer as electron-selective front contact for single-junction GaAs solar cells | |
EP2204478A2 (en) | AlGaInN and AlN substrates and method for cleaning them | |
JP2009182341A (ja) | GaN基板の保存方法、保存された基板ならびに半導体デバイスおよびその製造方法 | |
CN111373549B (zh) | 太阳能电池密封材及太阳能电池模块 | |
WO2013062818A1 (en) | Quantum cascade structures on metamorphic buffer layer structures | |
CN1229859C (zh) | 半导体晶体基片的评价方法 | |
TW202320363A (zh) | 氮化物半導體發光元件 | |
US20120126198A1 (en) | Light emitting diode for droop improvement | |
JP4524971B2 (ja) | 半導体基板保管箱、半導体基板の製造方法 | |
CN109643744B (zh) | 发光组件以及发光组件的制造方法 | |
Khan et al. | Progress and Outlook of 10% Efficient AlGaN‐Based (290–310 nm) Band UVB LEDs | |
Vadiee | Design, growth, and characterization of III-Sb and III-N materials for photovoltaic applications | |
JP5961633B2 (ja) | ピット欠陥が軽減されたiii−v族半導体構造体およびその形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060719 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090316 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090324 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090901 |