JP2005533363A - 銅ダマシン技術におけるディッシングおよびエロージョン効果を評価するためのテスト構造 - Google Patents
銅ダマシン技術におけるディッシングおよびエロージョン効果を評価するためのテスト構造 Download PDFInfo
- Publication number
- JP2005533363A JP2005533363A JP2003531189A JP2003531189A JP2005533363A JP 2005533363 A JP2005533363 A JP 2005533363A JP 2003531189 A JP2003531189 A JP 2003531189A JP 2003531189 A JP2003531189 A JP 2003531189A JP 2005533363 A JP2005533363 A JP 2005533363A
- Authority
- JP
- Japan
- Prior art keywords
- line
- lines
- loop
- test
- nest
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 85
- 230000003628 erosive effect Effects 0.000 title claims abstract description 59
- 230000000694 effects Effects 0.000 title claims description 49
- 239000010949 copper Substances 0.000 title description 47
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 title description 11
- 229910052802 copper Inorganic materials 0.000 title description 11
- 238000005516 engineering process Methods 0.000 title description 3
- 230000007547 defect Effects 0.000 claims abstract description 31
- 238000009826 distribution Methods 0.000 claims abstract description 16
- 239000002184 metal Substances 0.000 claims abstract description 16
- 229910052751 metal Inorganic materials 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims description 37
- 230000003993 interaction Effects 0.000 claims description 29
- 238000002474 experimental method Methods 0.000 claims description 18
- 238000005259 measurement Methods 0.000 claims description 16
- 230000008569 process Effects 0.000 claims description 12
- 238000013461 design Methods 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 10
- 239000002356 single layer Substances 0.000 claims description 8
- 241000270295 Serpentes Species 0.000 claims description 7
- 238000011156 evaluation Methods 0.000 claims description 6
- 238000000605 extraction Methods 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims description 5
- 238000013401 experimental design Methods 0.000 claims description 3
- 230000007704 transition Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 description 21
- 238000013400 design of experiment Methods 0.000 description 13
- 239000000126 substance Substances 0.000 description 11
- 238000005498 polishing Methods 0.000 description 9
- 230000004044 response Effects 0.000 description 9
- 238000011165 process development Methods 0.000 description 8
- 238000012512 characterization method Methods 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 7
- 230000008859 change Effects 0.000 description 4
- 238000004377 microelectronic Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 3
- 238000007517 polishing process Methods 0.000 description 3
- 238000004886 process control Methods 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- WYTGDNHDOZPMIW-RCBQFDQVSA-N alstonine Natural products C1=CC2=C3C=CC=CC3=NC2=C2N1C[C@H]1[C@H](C)OC=C(C(=O)OC)[C@H]1C2 WYTGDNHDOZPMIW-RCBQFDQVSA-N 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000002596 correlated effect Effects 0.000 description 2
- 230000000875 corresponding effect Effects 0.000 description 2
- 238000002790 cross-validation Methods 0.000 description 2
- 238000013178 mathematical model Methods 0.000 description 2
- 238000000691 measurement method Methods 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 230000002301 combined effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000003116 impacting effect Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000010327 methods by industry Methods 0.000 description 1
- 238000000053 physical method Methods 0.000 description 1
- 238000013064 process characterization Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000001314 profilometry Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000012916 structural analysis Methods 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32115—Planarisation
- H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Automation & Control Theory (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
Description
Tugbawa et al., "A Mathematical Model of Pattern Dependencies in Cu CMP Processes", CMP Symposium, Electrochemical Society Meeting, Honolulu, HA, Oct. 1999 Stine, B. et al. "A Closed-Form Analytic Model for ILD Thickness Variation in CMP Processes", 1997 Chemical Mechanical Polish for ULSI Multilevel Interconnection Conference (CMP-MIC), p. 266, Santa Clara, February, 1997 Tae Park et al. "Electrical Characterization of Copper Chemical Mechanical Polishing", CMPMIC'99, pp. 184-191, Feb. 1999 Tae Park et al., "OVERVIEW OF METHODS FOR CHARACTERIZATION OF PATTERN DEPENDENCIES IN COPPER CMP", Proc. CMP-MIC, pp. 196-205, Santa Clara, CA, March 2000
本発明のテスト構造は、エロージョン評価のための第1の構造と、欠陥サイズ分布および欠陥密度分布を抽出するための第2の構造とを有する。
図3には、マルチタップ・ケルヴィン(MT−ケルヴィン)テスト構造が示されている。その構造はDUT303を含んでおり、DUT303において、複数のスネーク状セグメントが複数のタップ310によって接続されている。タップ310によって、3つのスネーク状セグメントの中のいずれのセグメントに、存在し得る任意の短絡または開放回路が位置するかを判定できる。各タップ310は、電気的テスト測定用のパッド308を有する。パターン304は、シールド・ラインとして設けられる。パターン306は、グローバルな近傍のパターンである。図3の典型例のMT−ケルヴィン構造において、長さL1は約3μm乃至約6μmの範囲であり、長さL2は約100μm乃至約600μmの範囲である。そのテスト構造の1つの目的は、ディッシング効果とエロージョン効果の分離を可能にすることである。
・局所的近傍の変動を用いてDUT303に対するリソグラフィのおよび短い距離範囲のCMPの効果を制御する。
・大域的近傍の変動を用いてDUTに対する長い距離範囲のCMP効果を制御する。
実験の設計(DOE、Design-of-Experiment)を、MT−ケルヴィン・テスト構造300で用いて、Cu/酸化物エロージョン効果からCuディッシング効果を分離させることができる。このDOEはテーブル(表)1〜3に示されている。別々の3つの実験を用いて次の項目をチェック(検査)する。
・局所的ディッシング効果
・ディッシングとエロージョンの間の相互作用の項(terms)
エロージョン実験において、固定されたDUT303と局所的近傍304を用いて、大域的近傍306におけるパターン変動によるエロージョン効果をモニタする。
T. Tugbawa, T. Park, D. Boning, L. Camilletti, M. Brongo, and P. Lefevre, "Modeling of Pattern Dependencies in Multi-Step Copper Chemical Mechanical Polishing Processes", Chemical Mechanical Polish for ULSI Multilevel Interconnection Conference (CMP-MIC 2001), pp. 65-68, Santa Clara, March 2001
ディッシング実験において、空の(存在しない)大域的近傍306(0%密度)、空の(存在しない)局所的近傍304、およびDUT303における変化するライン幅を用いて、DUTにおけるディッシング効果をモニタする。代替構成として、任意の一定の大域的近傍を用いることもできる。しかし、空の近傍(近傍部分が存在しないこと)によって、この実験においてエロージョン効果を混同することはできるだけほとんどないことが保証され、従って、この実験にとって好ましい。
この実験において、DUT303、局所的近傍304および大域的近傍306は、全て同じライン幅およびライン間隔で描かれる。これによって、DUT303におけるディッシングとエロージョンの効果に混同が生じ、エロージョンおよびディッシング実験を用いて構築された任意のCu CMP厚さモデルのクロス確認(cross-validation)が可能になる。
前述のように、エロージョンは金属密度に依存する。異なる2つの金属密度の間に境界が存在と仮定すると、その境界の両側では金属と酸化物の高さが、高さ変化分(HC、height change)だけ変化する(異なる)。境界から充分離れた或る点において、その高さは変化することを止める(それ以上変化しない)。高さが一定である領域間の距離は相互作用距離(ID、interaction distance)として定義される。図8から分かるように、それは金属および酸化物の高さが変化する距離である。図8のIDセグメントの左側において、その高さは相対的により小さい一定の値である。図8のIDセグメントの右側において、その高さは相対的により大きい一定の値である。その相互作用距離IDはモデル・エロージョンに対する主要な入力値である。従って、相互作用距離IDの決定を可能にするテスト構造を実現することが重要である。
Hess, C., Stashower, D., Stine, B. E., Verma, G., Weiland, L. H., Miyamoto, K., Inoue, K. Fast Extraction of Killer Defect Density and Size Distribution Using a Single Layer Short Flow NEST Structure Proc. International Conference on Microelectronic Test Structures (ICMTS), pp. 57-62, Monterey (USA), 2000
ネスト構造をさらに改良するために、図10Aに示されたようなパッドの或る共用形態を取り入れることができる。図10Aは、見やすくするために、ネスト構造のネスト状ラインを直線で表した概念図である。各ライン301a〜301hおよび302a〜302hはそれぞれのヘビ状(serpentine、サーペンタイン、曲がりくねった)ラインを表していると理解される。図10Aに示されているように、2本のラインは、(図1の正規のネスト構造における4つのパッドの代わりに)3つのパッドに接続されればよく、それら(2本のライン)の間で中央のパッドが共用される。例えば、ライン301aは上部(頂部)のパッド311aおよび中央のパッド312aに接続され、ライン302aは下部(底部)のパッド313aおよびその同じ中央のパッド312aに接続されている。上側のライン301a〜301hおよび下側のライン302a〜302hを含む各1対のラインに対して、それに対応する上部の1つのパッド311a〜311h、中央の1つのパッド312a〜312hおよび下部の1つのパッド313a〜313hが存在する。従って、2×Nのパッド・フレームにおける所与数M個のパッドに対して、普通のネスト構造におけるちょうどN本のラインの代わりに、2*整数(M/3)本のラインがPDネスト構造に実装できる。例えば、図10Aに示されているように、PDネストに16本のラインが実装できる。別の例として(図示せず)、普通のネスト構造におけるちょうど15本のラインの代わりに、2×15のパッド・フレームにおいて20本のラインをPDネスト構造に実装してもよい。換言すれば、同じ数のラインを接続するのに25%少ないパッドで済み、その結果、パッド・フレーム・ステッピング時間がより短いのでテスト時間がより短くなり、また所与のチップ面積をかなりより良好に(効率良く)使用できる。
Hess, C., Weiland, L. H., "Harp Test Structure to Electrically Determine Size Distributions of Killer Defects", IEEE Transactions on Semiconductor Manufacturing, pp.194-203, Vol.11, No.2, 1988
a[2,j−1]≠a[1,j+1]
a[2,j+1]≠a[1,j−1]
a[2,j+1]≠a[1,j+1]
Hess, C., Weiland, L. H., "A Digital Tester Based Measurement Methodology for Process Control in Multilevel Metallization Systems", Proc. 1995 SPIE's Microelectronic Manufacturing, Vol.2637, pp.125-136, 1995
図10および11を参照して説明したネスト構造は、欠陥検出には非常に効率的方法である。この構造は、金属高さと共に変化する抵抗値を求めるためのループ構造を含むように拡張してもよい。図9は、ヘビ状ネスト・ラインの巻(turn、曲がり)に含まれるループ1010を有するネスト構造1000を示している。このテスト構造は、以下“ループ・ネスト”テスト構造と呼ぶ。相互作用距離IDを求めるために、ループ・ネスト構造1000内の相異なる位置に多数のループ1010が実装される。リストは、そのネストにおける特定の巻の位置に対応するアレイにインデックスを含ませる。0はネスト構造1000の底部における特定の基準点である。ループ1010はネスト1000の内部または外部のいずれかに配置される。ループをどこに配置したかを知るために、全てのループには番号が付されている。“0”は、ネスト・テスト構造1000の上端部または下端部のいずれかとして定義されている。負の番号は、ループがそのネストの外部に配置され周囲の領域に延びることを意味する。正の番号は、特定のケルヴィン・ループ1010までの(巻の)距離を表す。ループ1010の数は、テストのためにループを接続するのに用いられるパッド・フレームのサイズに応じて決まる。“ルーティング・チャンネル幅”は、ループ・ネストの外側端部から、ループが接続されるパッド・フレームまでの距離として定義される。“ケルヴィン長さ”(KL)は、電圧タップからループのUターン位置までの距離として定義される。
・最大密度(最小間隔(スペース)、最大ライン幅)
・公称(正規)密度(公称ライン、間隔(スペース))
Claims (22)
- エロージョン評価のための第1の構造と、欠陥サイズ分布および欠陥密度分布の抽出のための第2の構造と、を有するテスト構造体。
- 前記第2の構造がネスト構造である、請求項1に記載のテスト構造体。
- 前記第1の構造は金属の高さとともに変化する抵抗値を求めるのに使用可能なループ構造である、請求項2に記載のテスト構造体。
- 前記ループ構造のループ・ラインが前記ネスト構造の両側で接続された、請求項3に記載のテスト構造体。
- 前記ループ・ラインが、前記ネスト構造の他方の側に比べて前記ネスト構造の一方の側において共により近く配置されている、請求項4に記載のテスト構造体。
- 前記ループ・ラインが、前記ネスト構造の他方の側とは異なる形態で前記ネスト構造の一方の側において配置されている、請求項4に記載のテスト構造体。
- 前記ループ構造は4点ケルヴィン・タイプの測定を行うのに適している、請求項3に記載のテスト構造体。
- 前記ループ構造が複数のスネーク状セグメントを含み、各セグメントがそれぞれのタップを有する、請求項3に記載のテスト構造体。
- 前記ループ構造は、さらに、スネーク状セグメントと前記ループ構造の周りの大域的近傍との間の相互作用を評価するための第1の複数のパターンを含むものである、請求項8に記載のテスト構造体。
- 前記ループ構造は、さらに、前記スネーク状セグメントと前記ループ構造の周りの局所的近傍との間の相互作用を評価するための第1の複数のパターンを含むものである、請求項9に記載のテスト構造体。
- 前記ループ構造を用いて複数のケルヴィン・ストリップ・ラインにおけるパターン変動の相互作用距離が抽出され、前記相互作用距離は、前記ケルヴィン・ストリップ・ラインが第1の一定の高さを有する第1の領域と前記ケルヴィン・ストリップ・ラインが前記第1の一定の高さとは異なる第2の一定の高さを有する第2の領域との間の距離である、請求項3に記載のテスト構造体。
- 前記ループ構造は、前記第1の領域の前記第1の一定の高さから前記第2の領域の前記第2の一定の高さまで相互作用距離においてパターン高さが徐々に変化するような前記相互作用距離を有する遷移領域を有するものである、請求項11に記載のテスト構造体。
- 前記第2の構造は、基板の単一層の1つの面上に複数対のラインを具え、各1対のラインはそれらの間に共用パッドを有するものである、請求項1に記載のテスト構造体。
- 前記ネスト構造のラインはネスト状ヘビ状ラインであり、前記ネスト状ヘビ状ラインの中のいずれのものも前記ネスト状ヘビ状ラインの中の他のいずれのラインと交差しないものである、請求項13に記載のテスト構造体。
- 各1対の前記ネスト状ヘビ状ラインが互いに隣接していない、請求項13に記載のテスト構造体。
- 各1対のラインはそれぞれの第1のラインとそれぞれの第2のラインを含み、
前記ネスト構造における各第1のラインは第1のシーケンス内のそれぞれの位置を有し、
前記ネスト構造における各第2のラインは前記第1のシーケンスとは異なる第2のシーケンス内のそれぞれの位置を有し、
各1対のライン内において、前記第2のシーケンス内の前記第2のラインの位置は前記第1のシーケンス内の対応する第1のラインの位置とは異なるものである、
請求項13に記載のテスト構造体。 - 半導体プロセスを分析する方法であって、
第1の構造と第2の構造を有するテスト構造を形成するステップと、
前記第1の構造の測定に基づいてエロージョンを評価するステップと、
前記第2の構造の測定に基づいて欠陥サイズ分布および欠陥密度分布を抽出するステップと、
を含む方法。 - さらに、大域的エロージョン効果、局所的ディッシング効果、およびディッシングとエロージョンの間の相互作用を検査するための実験の設計を用いることを含む、請求項17に記載の方法。
- 前記実験の設計は、酸化物エロージョンの測定を可能にするために前記第1の構造の周りの大域的領域のパターン密度を変化させることを含むものである、請求項18に記載の方法。
- 前記大域的領域の前記パターン密度は、前記第1の構造のライン・サイズを変化させずに変化するものである、請求項19に記載の方法。
- 前記第1の構造のライン・サイズは変化して前記大域的領域のライン・サイズに実質的に等しく保たれて、ディッシングとエロージョンの間の相互作用の評価が可能になるものである、請求項19に記載の方法。
- 前記実験の設計は、金属ディッシングの測定を可能にするために前記第1の構造のライン幅を変化させることを含むものである、請求項18に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US32551401P | 2001-09-28 | 2001-09-28 | |
PCT/US2002/030904 WO2003027690A1 (en) | 2001-09-28 | 2002-09-27 | Test structures for estimating dishing and erosion effects in copper damascene technology |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005533363A true JP2005533363A (ja) | 2005-11-04 |
JP2005533363A5 JP2005533363A5 (ja) | 2006-11-24 |
Family
ID=23268197
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003531189A Pending JP2005533363A (ja) | 2001-09-28 | 2002-09-27 | 銅ダマシン技術におけるディッシングおよびエロージョン効果を評価するためのテスト構造 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7197726B2 (ja) |
EP (1) | EP1430316A1 (ja) |
JP (1) | JP2005533363A (ja) |
CN (1) | CN100409015C (ja) |
WO (1) | WO2003027690A1 (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7197726B2 (en) | 2001-09-28 | 2007-03-27 | Pdf Solutions, Inc. | Test structures for estimating dishing and erosion effects in copper damascene technology |
CN100385638C (zh) * | 2003-10-21 | 2008-04-30 | 上海宏力半导体制造有限公司 | 桥接与连续性测试的测试式样 |
US7240322B2 (en) * | 2005-04-04 | 2007-07-03 | International Business Machines Corporation | Method of adding fabrication monitors to integrated circuit chips |
US7176675B1 (en) * | 2005-11-29 | 2007-02-13 | International Business Machines Corporation | Proximity sensitive defect monitor |
US7884599B2 (en) * | 2006-07-24 | 2011-02-08 | International Business Machines Corporation | HDL design structure for integrating test structures into an integrated circuit design |
US20080222584A1 (en) * | 2006-07-24 | 2008-09-11 | Nazmul Habib | Method in a Computer-aided Design System for Generating a Functional Design Model of a Test Structure |
CN101373756B (zh) * | 2007-08-21 | 2010-09-29 | 中芯国际集成电路制造(上海)有限公司 | 金属制程工艺中凹陷现象的测试结构及方法 |
US20090083690A1 (en) * | 2007-09-24 | 2009-03-26 | Nazmul Habib | System for and method of integrating test structures into an integrated circuit |
US8765602B2 (en) | 2012-08-30 | 2014-07-01 | International Business Machines Corporation | Doping of copper wiring structures in back end of line processing |
US9706647B2 (en) * | 2013-05-14 | 2017-07-11 | Mc10, Inc. | Conformal electronics including nested serpentine interconnects |
US9043743B2 (en) * | 2013-10-22 | 2015-05-26 | International Business Machines Corporation | Automated residual material detection |
CN104952749A (zh) * | 2014-03-26 | 2015-09-30 | 中芯国际集成电路制造(上海)有限公司 | 一种焊盘缺陷的检测方法 |
US9385026B2 (en) | 2014-05-08 | 2016-07-05 | GlobalFoundries, Inc. | Sublithographic Kelvin structure patterned with DSA |
CN106294936B (zh) * | 2016-07-28 | 2019-10-22 | 上海华力微电子有限公司 | 一种化学机械研磨模拟方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5563702A (en) * | 1991-08-22 | 1996-10-08 | Kla Instruments Corporation | Automated photomask inspection apparatus and method |
KR100199371B1 (ko) * | 1995-06-24 | 1999-06-15 | 김영환 | 디펙트 모니터링용 레티클 |
US6252412B1 (en) * | 1999-01-08 | 2001-06-26 | Schlumberger Technologies, Inc. | Method of detecting defects in patterned substrates |
US6834375B1 (en) * | 1999-11-18 | 2004-12-21 | Pdf Solutions, Inc. | System and method for product yield prediction using a logic characterization vehicle |
US6449749B1 (en) * | 1999-11-18 | 2002-09-10 | Pdf Solutions, Inc. | System and method for product yield prediction |
US6566885B1 (en) * | 1999-12-14 | 2003-05-20 | Kla-Tencor | Multiple directional scans of test structures on semiconductor integrated circuits |
US6445199B1 (en) * | 1999-12-14 | 2002-09-03 | Kla-Tencor Corporation | Methods and apparatus for generating spatially resolved voltage contrast maps of semiconductor test structures |
US6423640B1 (en) | 2000-08-09 | 2002-07-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Headless CMP process for oxide planarization |
US7197726B2 (en) | 2001-09-28 | 2007-03-27 | Pdf Solutions, Inc. | Test structures for estimating dishing and erosion effects in copper damascene technology |
US6854100B1 (en) * | 2002-08-27 | 2005-02-08 | Taiwan Semiconductor Manufacturing Company | Methodology to characterize metal sheet resistance of copper damascene process |
-
2002
- 2002-09-27 US US10/490,908 patent/US7197726B2/en not_active Expired - Fee Related
- 2002-09-27 JP JP2003531189A patent/JP2005533363A/ja active Pending
- 2002-09-27 EP EP02768914A patent/EP1430316A1/en not_active Withdrawn
- 2002-09-27 WO PCT/US2002/030904 patent/WO2003027690A1/en active Application Filing
- 2002-09-27 CN CNB028191579A patent/CN100409015C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
EP1430316A1 (en) | 2004-06-23 |
US20040232910A1 (en) | 2004-11-25 |
WO2003027690A1 (en) | 2003-04-03 |
CN1561453A (zh) | 2005-01-05 |
US7197726B2 (en) | 2007-03-27 |
CN100409015C (zh) | 2008-08-06 |
WO2003027690A9 (en) | 2003-08-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3998577B2 (ja) | 特徴付けビヒクル及びその設計方法、欠陥を識別する方法並びに欠陥サイズ分布を求める方法 | |
JP2005533363A (ja) | 銅ダマシン技術におけるディッシングおよびエロージョン効果を評価するためのテスト構造 | |
US7381577B2 (en) | Early detection test for identifying defective semiconductor wafers in a front-end manufacturing line | |
US7355201B2 (en) | Test structure for measuring electrical and dimensional characteristics | |
WO1999016107A2 (en) | Methods for determining on-chip interconnect process parameters | |
US20080128693A1 (en) | Reliability test structure for multilevel interconnect | |
US20070210306A1 (en) | Test pattern for measuring contact short at first metal level | |
US7196350B2 (en) | Method and apparatus for characterizing features formed on a substrate | |
TW202008485A (zh) | 晶圓級測試方法及其測試結構 | |
US6897475B2 (en) | Test structure and related methods for evaluating stress-induced voiding | |
JP4064925B2 (ja) | Beolクローン・テスト・ビヒクル | |
Chang et al. | Dishing-radius model of copper CMP dishing effects | |
KR100583960B1 (ko) | 반도체 소자의 테스트 패턴 및 이를 이용한 테스트 방법. | |
US20070111340A1 (en) | Method for in-line testing of semiconductor wafers | |
JP4300795B2 (ja) | 半導体装置及びその検査方法 | |
Hess et al. | Harp test structure to electrically determine size distributions of killer defects | |
US8001492B2 (en) | Evaluation method for interconnects interacted with integrated-circuit manufacture | |
US7890918B2 (en) | Method of designing semiconductor device | |
Hess et al. | Customized checkerboard test structures to localize interconnection point defects | |
Hess et al. | Drop in process control checkerboard test structure for efficient online process characterization and defect problem debugging | |
US10147659B1 (en) | Method and structure for process limiting yield testing | |
JP2003133385A (ja) | 半導体回路の配線欠陥評価用パターン及び評価方法 | |
Wang et al. | Early detection of Cu pooling with advanced CMP modeling | |
CN116184270A (zh) | 电迁移测试结构 | |
JP2011165740A (ja) | 半導体装置及び半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050909 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061002 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080820 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080902 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20081027 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20081027 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081202 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090325 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090625 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090702 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090727 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090803 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091021 |