JP2005524107A - Display driver circuit for organic light-emitting diodes skipping blank lines - Google Patents

Display driver circuit for organic light-emitting diodes skipping blank lines Download PDF

Info

Publication number
JP2005524107A
JP2005524107A JP2004500278A JP2004500278A JP2005524107A JP 2005524107 A JP2005524107 A JP 2005524107A JP 2004500278 A JP2004500278 A JP 2004500278A JP 2004500278 A JP2004500278 A JP 2004500278A JP 2005524107 A JP2005524107 A JP 2005524107A
Authority
JP
Japan
Prior art keywords
display
control circuit
blank
pixels
display driver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP2004500278A
Other languages
Japanese (ja)
Other versions
JP2005524107A5 (en
Inventor
エーアン・クリストファー・スミス
ポール・リチャード・ロートレイ
ウィリアム・グッドチャイルド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cambridge Display Technology Ltd
Original Assignee
Cambridge Display Technology Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from GBGB0209502.4A external-priority patent/GB0209502D0/en
Application filed by Cambridge Display Technology Ltd filed Critical Cambridge Display Technology Ltd
Publication of JP2005524107A publication Critical patent/JP2005524107A/en
Publication of JP2005524107A5 publication Critical patent/JP2005524107A5/ja
Ceased legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3216—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using a passive matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/04—Partial updating of the display screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

より大きい効率を有した有機発光ダイオード・ディスプレイ、特に受動マトリクス・ディスプレイを駆動するためのディスプレイ・ドライバ回路を記載している。ディスプレイ・ドライバ制御回路（５０６）は、受動マトリクスＯＬＥＤディスプレイ上に提起するためにフレーム・メモリ（５０４）からデータを読み取るためのフレーム・メモリ・インターフェース（５０５）を備える。ブランク・ライン識別子（５０７）は、フレーム・メモリ内のデータによって限定されるピクセルの１つ以上の実質的にブランクの行を識別し、そして制御回路（５０６）は、受動マトリクス・ディスプレイがアドレス指定されたときにこれらの行を通過してスキップする。ブランク・ラインがスキップされると、残りのラインの見掛けの明るさは増加し、従って、好ましくは、制御回路は、スキップされたラインの数に比例してディスプレイへの電源を減少させるための電力コントローラ（５０５）を含む。本発明は、制御された電流駆動を提供するディスプレイ・ドライバに特に適している。A display driver circuit for driving an organic light emitting diode display with greater efficiency, in particular a passive matrix display, is described. The display driver control circuit (506) comprises a frame memory interface (505) for reading data from the frame memory (504) for presentation on the passive matrix OLED display. The blank line identifier (507) identifies one or more substantially blank rows of pixels defined by data in the frame memory, and the control circuit (506) is addressed by the passive matrix display. When you are skipping past these lines. When a blank line is skipped, the apparent brightness of the remaining lines increases, and therefore preferably the control circuit has power to reduce power to the display in proportion to the number of skipped lines. A controller (505) is included. The present invention is particularly suitable for display drivers that provide controlled current drive.

Description

本発明は、概して、電気光学ディスプレイのためのディスプレイ・ドライバ回路に関し、より詳細には、有機発光ダイオード、特に、一層大きい効率を有した受動マトリックス・ディスプレイを駆動するための回路及び方法に関する。   The present invention relates generally to display driver circuits for electro-optic displays, and more particularly to circuits and methods for driving organic light emitting diodes, particularly passive matrix displays with greater efficiency.

有機発光ダイオード（ＯＬＥＤ）は、電気光学ディスプレイの特に長所的な形態を備える。これら有機発光ダイオードは、輝いており、カラフルで高速切換え可能であり、広範な視角を提供し、そして種々の基板上に製造するのに容易で安価である。有機ＬＥＤは、使用される材料に依存して、複数色の範囲で（または多色の表示で）小分子もしくはポリマのいずれかを用いて製造され得る。ポリマを基にした有機ＬＥＤの例は、ＷＯ９０／１３１４８、ＷＯ９５／０６４００及びＷＯ９９／４８１６０に記載されており、いわゆる小分子を基にしたデバイスの例は、米国特許第４，５３９，５０７号に記載されている。   Organic light emitting diodes (OLEDs) comprise a particularly advantageous form of electro-optic display. These organic light emitting diodes are shining, colorful, fast switchable, provide a wide viewing angle, and are easy and inexpensive to manufacture on a variety of substrates. Organic LEDs can be manufactured with either small molecules or polymers in a range of colors (or in a multicolored display), depending on the material used. Examples of organic LEDs based on polymers are described in WO 90/13148, WO 95/06400 and WO 99/48160, and examples of so-called small molecule based devices can be found in US Pat. No. 4,539,507. Has been described.

代表的な有機ＬＥＤの基本構造１００が図１ａに示されている。ガラスまたはプラスチック基板１０２は、例えばインジウム・スズ酸（ITO）を含む透明アノード層１０４を支持し、その上に、正孔運搬層１０６、エレクトロルミネセント層１０８及びカソード１１０が沈積される。エレクトロルミネセント層１０８は、例えば、PPV（ポリ（ｐ−フェニレンビニレン））及び正孔運搬層１０６を含み得、これはアノード層１０４の正孔エネルギレベルを整合させるのを助け、そしてエレクトロルミネセント層１０８は、例えばPEDOT:PSS（ポリスチレン−スルフォネート−ドーピングされたポリエチレン−ジオキシチオフェン）を含み得る。カソード層１１０は、代表的にはカルシウムのような低負荷機能金属を含み、改良された電子エネルギ・レベル整合のための、アルミニウムの層のような、エレクトロルミネセント層１０８に直ぐ隣接した追加の層を含み得る。アノード及びカソードへのそれぞれの接点ワイヤ１１４及び１１６は、電源１１８への接続を提供する。同じ基本構造は、小電子デバイスに対しても用いられ得る。   A basic structure 100 of a typical organic LED is shown in FIG. A glass or plastic substrate 102 supports a transparent anode layer 104 comprising, for example, indium stannic acid (ITO), on which a hole transport layer 106, an electroluminescent layer 108 and a cathode 110 are deposited. The electroluminescent layer 108 can include, for example, PPV (poly (p-phenylene vinylene)) and a hole transport layer 106, which helps to match the hole energy level of the anode layer 104, and the electroluminescent layer. Layer 108 may comprise, for example, PEDOT: PSS (polystyrene-sulfonate-doped polyethylene-dioxythiophene). The cathode layer 110 typically includes a low load functional metal, such as calcium, with an additional layer immediately adjacent to the electroluminescent layer 108, such as an aluminum layer, for improved electron energy level matching. Layers can be included. Respective contact wires 114 and 116 to the anode and cathode provide a connection to a power source 118. The same basic structure can be used for small electronic devices.

図１aに示された例においては、光１２０は、透明のアノード１０４及び基板１０２を通して発せられ、かかるデバイスは「底部エミッタ」と称される。カソードが実質的に透明であるように例えばカソード層の厚さを５０−１００nm辺りよりも小さく保つことによって、カソードを通して発するデバイスを構成しても良い。   In the example shown in FIG. 1a, light 120 is emitted through the transparent anode 104 and substrate 102, and such a device is referred to as a “bottom emitter”. Devices that emit through the cathode may be constructed, for example, by keeping the thickness of the cathode layer less than around 50-100 nm so that the cathode is substantially transparent.

有機ＬＥＤは、単一色または多数色の画素化（ピクセル化）されたディスプレイを形成するために、ピクセルのマトリクスで基板上に沈積され得る。多色化されたディスプレイは、赤、緑及び青を発光するピクセルのグループを用いて構成され得る。このようなディスプレイにおいて、個々の素子は、概して、ピクセルを選択するよう行（または列）を活性化させることによりアドレス指定され、そしてピクセルの行（または列）は、ディスプレイを創成するよう書かれる。いわゆる能動マトリクス・ディスプレイは、各ピクセルと関連したメモリ素子、代表的には記憶コンデンサ及びトランジスタを有し、他方、受動マトリクス・ディスプレイは、このようなメモリ素子を有してはおらず、代わりに、安定した画像の印象を与えるよう、テレビ画像に幾分類似した反復的な走査が行われる。   Organic LEDs can be deposited on a substrate in a matrix of pixels to form a single color or multiple color pixelated display. A multicolored display can be constructed using groups of pixels that emit red, green and blue. In such a display, the individual elements are generally addressed by activating rows (or columns) to select pixels, and the rows (or columns) of pixels are written to create the display. . So-called active matrix displays have memory elements associated with each pixel, typically storage capacitors and transistors, while passive matrix displays do not have such memory elements, instead A repetitive scan somewhat similar to the television image is performed to give a stable image impression.

図１ｂは、受動マトリクスＯＬＥＤディスプレイ１５０を通した断面図を示し、それにおいて、図１aのものと同様の素子は、同様の参照数字によって示されている。受動マトリクス・ディスプレイ１５０において、エレクトロルミネセント層１０８は複数のピクセル１５２を含み、カソード層１１０は複数の相互に電気的に絶縁された導電ライン１５４を含み、該ラインは図１ｂの頁の奥に向かって走り、各ラインは、関連の接点１５６を有している。同様に、ＩＴＯアノード層１０４も複数のアノード・ライン１５８を含み、該ラインは、カソード・ラインと直角に走っていて、図１ｂではただ１本だけが示されている。各アノード・ラインに対しても接点が設けられている（接点は図１bでは示されていない）。カソード・ラインとアノード・ラインとの交差点におけるエレクトロルミネセント・ピクセル１５２は、関連のアノード・ラインとカソード・ラインとの間に電圧を印加することによりアドレス指定され得る。   FIG. 1b shows a cross-sectional view through a passive matrix OLED display 150, in which elements similar to those of FIG. 1a are indicated by similar reference numerals. In the passive matrix display 150, the electroluminescent layer 108 includes a plurality of pixels 152, and the cathode layer 110 includes a plurality of mutually electrically isolated conductive lines 154 that are located at the back of the page of FIG. 1b. Each line has an associated contact 156. Similarly, the ITO anode layer 104 also includes a plurality of anode lines 158 that run at right angles to the cathode lines, with only one shown in FIG. 1b. A contact is also provided for each anode line (contacts are not shown in FIG. 1b). The electroluminescent pixel 152 at the intersection of the cathode line and the anode line can be addressed by applying a voltage between the associated anode line and the cathode line.

さて、図２aを参照すると、図１ｂに示された型の受動マトリクスＯＬＥＤディスプレイ１５０のための駆動装置が概念的に示されている。複数の定電流発生器２００が設けられており、各々は、供給ライン２０２に接続されると共に、複数の列ライン２０４の１つに接続されている。なお、複数の列ラインは明瞭さのためにその１つだけが示されている。複数の行ライン２０６（その１つだけが示されている）も設けられており、それらの各々は、切換え接続２１０により接地ライン２０８に選択的に接続され得る。示されているように、ライン２０２上の正の供給電圧の場合、列ライン２０４はアノード接続１５８を備え、行ライン２０６は、カソード接続１５４を含むが、もし、電源ライン２０２が接地ライン２０８に対して負である場合には、接続は逆にされるであろう。   Referring now to FIG. 2a, a drive for a passive matrix OLED display 150 of the type shown in FIG. 1b is conceptually shown. A plurality of constant current generators 200 are provided, each connected to a supply line 202 and connected to one of a plurality of column lines 204. Note that only one of the plurality of column lines is shown for clarity. A plurality of row lines 206 (only one of which is shown) are also provided, each of which can be selectively connected to the ground line 208 by a switching connection 210. As shown, for a positive supply voltage on line 202, column line 204 includes an anode connection 158 and row line 206 includes a cathode connection 154, but if power supply line 202 is connected to ground line 208. If it is negative, the connection will be reversed.

ディスプレイの示されたピクセル２１２はそれに与えられる電力を有し、従って、明るくされる。完全な行がアドレス指定されてしまうまで列ラインの各々が活性されるので、画像を創成するために行に対する接続２１０が維持され、次に、次の行が選択されてプロセスは繰り返される。代替的には、行が選択され得て、すべての列が並列に書込まれ、すなわち、行が選択されて電流が列ラインの各々上に同時に駆動されて、その所望の明るさで行における各ピクセルを同時に照射する。この後者の装置は、一層多くの列駆動回路を必要とするけれども、各ピクセルの一層急速な再生を許容するので好適である。さらなる代替的な装置において、或る列における各ピクセルは、次の列がアドレス指定される前にアドレス指定され得るけれども、このことは、以下に述べるように、とりわけ、列の容量の影響のために好適ではない。図２aの装置において、列ドライバ回路及び行ドライバ回路の機能は交換され得ることが理解されるであろう。   The shown pixel 212 of the display has power applied to it and is therefore brightened. As each of the column lines is activated until the complete row has been addressed, a connection 210 to the row is maintained to create the image, and then the next row is selected and the process is repeated. Alternatively, a row can be selected and all the columns are written in parallel, i.e., the row is selected and current is simultaneously driven on each of the column lines at the desired brightness. Illuminate each pixel simultaneously. This latter device is preferred because it requires more column drive circuitry, but allows more rapid reproduction of each pixel. In a further alternative device, each pixel in a column can be addressed before the next column is addressed, but this is due, inter alia, to the effect of the column capacity, as described below. It is not suitable for. It will be appreciated that in the device of FIG. 2a, the functions of the column driver circuit and the row driver circuit can be interchanged.

ＯＬＥＤの明るさは、それが出力する光子の数を決定する、それを流れる電流によって決定されるので、ＯＬＥＤには、電圧制御される駆動ではなくむしろ電流制御される駆動を提供するのが普通である。電圧制御される形態において、明るさは、ディスプレイの領域を横切って、かつ時間、温度及び年数と共に変化し得、このことは、与えられた電圧によって駆動される場合にピクセルがどのくらい明るく輝くかを予測することを困難にする。カラー・ディスプレイにおいては、色表示の精度にも影響を与え得る。   Since the brightness of an OLED is determined by the current flowing through it, which determines the number of photons it outputs, it is common to provide an OLED with a current controlled drive rather than a voltage controlled drive. It is. In a voltage-controlled form, brightness can vary across the area of the display and with time, temperature, and age, which indicates how bright a pixel shines when driven by a given voltage. Make it difficult to predict. In a color display, the accuracy of color display can be affected.

図２ｂ〜図２ｄは、それぞれ、ピクセルがアドレス指定されるときの時間に対する、ピクセルに与えられる電流駆動２２０、ピクセルにかかる電圧２２２、及びピクセルからの光出力２２４を示す。該当ピクセルを含む行がアドレス指定され、点線２２８によって示される時刻において、電流が該当ピクセルに対する列ライン上に駆動される。列ライン（及びピクセル）は関連の容量を有し、従って、電圧は徐々に最大２３０まで上昇する。ピクセルにかかる電圧がＯＬＥＤダイオード電圧降下よりも大きい点２３２に達するまで、ピクセルは発光を始めない。同様に、駆動電流もしくはドライブ電流が時刻２３４においてターンオフするとき、電圧及び光出力は、列容量が放電するにつれ徐々に減衰する。行におけるピクセルがすべて同時に書込まれる場合、すなわち、列が並列に駆動される場合、時刻２２８及び２３４間の時間間隔は、ライン走査期間に対応する。   2b-2d show the current drive 220 applied to the pixel, the voltage 222 across the pixel, and the light output 224 from the pixel, respectively, versus the time when the pixel is addressed. The row containing the pixel is addressed and at the time indicated by the dotted line 228, current is driven onto the column line for that pixel. The column lines (and pixels) have an associated capacity, so the voltage gradually increases up to 230. The pixel does not begin to emit until the voltage across the pixel reaches a point 232 that is greater than the OLED diode voltage drop. Similarly, when the drive current or drive current is turned off at time 234, the voltage and light output gradually decay as the column capacitance is discharged. If all the pixels in a row are written simultaneously, i.e. the columns are driven in parallel, the time interval between times 228 and 234 corresponds to a line scan period.

オンまたはオフを単純に設定するのではなく、むしろ個々のピクセルの見掛けの明るさが変化し得るものであるグレースケール型のディスプレイを提供できることが望ましい。本発明の文脈において、「グレースケール」とは、ピクセルが白黒であろうがまたは色付きであろうが、かかる可変の明るさ表示を言うものとする。   It would be desirable to be able to provide a gray scale type display where the apparent brightness of individual pixels can vary, rather than simply setting on or off. In the context of the present invention, “grayscale” shall refer to such a variable brightness display whether the pixel is black and white or colored.

ピクセルの明るさを変化させる従来の方法は、パルス幅変調（PWM）を用いてピクセルを時間で変化させることである。上の図２ｂの文脈において、見掛けのピクセルの明るさは、駆動電流が与えられる時刻２２８及び２３４間の間隔のパーセンテージを変えることによって変えられ得る。PWMの体系において、ピクセルは、完全なオンまたは完全なオフのいずれかであるが、観察者の目の中の統合化の故にピクセルの見掛けの明るさが変化する。   A conventional way to change the brightness of a pixel is to change the pixel over time using pulse width modulation (PWM). In the context of FIG. 2b above, the apparent pixel brightness can be changed by changing the percentage of the interval between times 228 and 234 when the drive current is applied. In the PWM scheme, the pixel is either completely on or completely off, but the apparent brightness of the pixel changes due to integration in the viewer's eyes.

パルス幅変調の体系は良好な線形的明るさ応答を提供するが、しかし、ピクセルの遅延されたターンオンに関連する影響を克服するために、それらパルス幅変調体系は、一般に、駆動電流波形の前縁２３６上で予充電電流パルス（図２ｂには図示せず）を用い、そして時には、波形の後縁２３８上で放電パルスを用いる。結果として、列容量の充電（及び放電）が、この種の明るさ制御を組込んだディスプレイにおける全電力消費の半分の割合を占める。ディスプレイとドライバとの組合せの電力消費に寄与するもとして本件出願人が識別した他の重要な要素は、ＯＬＥＤ自体内の消失（ＯＬＥＤ効率の関数）、行及び列ラインにおける抵抗損失、そして実際の回路において重要なものとして、以後、一層詳細に説明する、制限された電流駆動の影響を含む。   Pulse width modulation schemes provide a good linear brightness response, but in order to overcome the effects associated with delayed turn-on of pixels, they are generally in front of the drive current waveform. A precharge current pulse (not shown in FIG. 2b) is used on edge 236, and sometimes a discharge pulse is used on the trailing edge 238 of the waveform. As a result, column capacity charging (and discharging) accounts for half of the total power consumption in displays incorporating this type of brightness control. Other important factors that Applicants have identified as contributing to the power consumption of the display and driver combination are the disappearance in the OLED itself (a function of OLED efficiency), the resistive losses in the row and column lines, and the actual Important in the circuit includes the effects of limited current drive, which will be described in more detail below.

図３は、受動マトリクスＯＬＥＤディスプレイのための一般的なドライバ回路の概略図３００を示す。ＯＬＥＤディスプレイは点線３０２によって示されており、各々が対応の行電極接点３０６を有する複数のｎの行ライン３０４と、複数の対応の列電極接点３１０を有する複数のｍの列ライン３０８とを備える。ＯＬＥＤは、行ラインと列ラインとの各々の対間で接続され、示された配列においては、そのアノードが列ラインに接続されている。ｙ−ドライバ３１４は、列ライン３０８を定電流で駆動し、ｘ−ドライバ３１６は行ライン３０４を駆動し、行ラインを選択的に接地に接続する。ｙ−ドライバ３１４及びｘ−ドライバ３１６は、代表的には双方ともプロセッサ３１８の制御下にある。電源３２０は回路、特に、ｙ−ドライバ３１４に電力を提供する。   FIG. 3 shows a schematic 300 of a general driver circuit for a passive matrix OLED display. The OLED display is indicated by dotted lines 302 and comprises a plurality of n row lines 304 each having a corresponding row electrode contact 306 and a plurality of m column lines 308 having a plurality of corresponding column electrode contacts 310. . The OLED is connected between each pair of row and column lines, and in the arrangement shown, its anode is connected to the column line. The y-driver 314 drives the column line 308 with a constant current, and the x-driver 316 drives the row line 304, selectively connecting the row line to ground. Both y-driver 314 and x-driver 316 are typically under the control of processor 318. The power supply 320 provides power to the circuitry, specifically the y-driver 314.

ＯＬＥＤディスプレイ・ドライバの特定の例は、US6,014,119、US6,201,520、US6,332,661、EP1,079,361A及びEP1,091,339Aに記載されており、ＯＬＥＤディスプレイ・ドライバ集積回路も、米国、マサチューセッツ州、ベバリーのClare Micronix of Clare, Inc., によって販売されている。Clare Micronix ドライバは、電流制御されるドライブを提供し、従来のPWM方法を用いたグレースケールを達成する。US6,014,119は、明るさを制御するためにパルス幅変調が用いられるドライバ回路を記載している。US6,201,520は、ディジタル（オン／オフ）ピクセル制御を提供するよう、各列ドライバが定電流発生器を有するドライバ回路を記載している。US6,332,661は、基準電流発生器が複数の列のための定電流ドライバの電流出力を設定するピクセル・ドライバ回路を記載しているが、再度、この装置は可変の明るさのディスプレイには適していない。EP1,079,361A及びEP1,091,339Aは双方とも、有機エレクトロルミネセント・ディスプレイ素子のための同様のドライバを記載しており、それにおいて、電流駆動ではなくむしろ電圧駆動が用いられる。   Specific examples of OLED display drivers are described in US6,014,119, US6,201,520, US6,332,661, EP1,079,361A and EP1,091,339A, and OLED display driver integrated circuits are also available in Massachusetts, USA Sold by Beverly's Clare Micronix of Clare, Inc.,. The Clare Micronix driver provides a current controlled drive and achieves grayscale using conventional PWM methods. US 6,014,119 describes a driver circuit in which pulse width modulation is used to control brightness. US 6,201,520 describes a driver circuit in which each column driver has a constant current generator to provide digital (on / off) pixel control. US 6,332,661 describes a pixel driver circuit where the reference current generator sets the current output of a constant current driver for multiple columns, but again this device is suitable for variable brightness displays Not. EP1,079,361A and EP1,091,339A both describe similar drivers for organic electroluminescent display elements, in which voltage drive rather than current drive is used.

特にグレースケール・ディスプレイを提供する能力を維持したままで、ディスプレイとドライバとの組合せの電力消費を減少することが概して望ましい。さらに、ディスプレイとドライバとの組合せに対して必要とされる最大電源電圧を減少することも望ましい。   In particular, it is generally desirable to reduce the power consumption of the display and driver combination while maintaining the ability to provide a grayscale display. It is also desirable to reduce the maximum power supply voltage required for the display and driver combination.

液晶ディスプレイ（ＬＣＤｓ）の電力消費を減少するための従来技術は、ＵＳ６，３２３，８４９及びＥＰ ０ ８１１ ８６６Ａに記載されている。ＵＳ６，３２３，８４９は、制御回路が、有用な情報を示さないディスプレイの部分をターンオフするようディスプレイ・ドライバを制御する部分ディスプレイ・モードを有したＬＣＤディスプレイを記載している。ＬＣＤモジュールが部分ディスプレイ・モードにあるとき、ライン周波数も、同じフレーム・リフレッシュ・レートを維持しつつ減少され得、より低い電圧が同じ荷電量を生成するよう用いられるのを許容する。しかしながら、ユーザは、ディスプレイのどの部分が用いられるべきかを予め決定しなければならず、このことは、代表的には、ディスプレイが提供される装置に追加の制御機能及びソフトウェアを必要とするであろう。ＥＰ ０ ８１１ ８６６Ａは、一層柔軟な駆動配列を有しているけれども、同様の技術を記載している。従って、ユーザの一層透明な履行を提供する改良された低電力消費のディスプレイ・ドライバに対する必要性があるのを理解するであろう。   Prior art for reducing the power consumption of liquid crystal displays (LCDs) is described in US 6,323,849 and EP 0 811 866A. US 6,323,849 describes an LCD display having a partial display mode in which the control circuit controls the display driver to turn off those parts of the display that do not exhibit useful information. When the LCD module is in partial display mode, the line frequency can also be reduced while maintaining the same frame refresh rate, allowing lower voltages to be used to produce the same amount of charge. However, the user must decide in advance which part of the display should be used, which typically requires additional control functions and software on the device on which the display is provided. I will. EP 0 811 866A describes a similar technique, although it has a more flexible drive arrangement. Thus, it will be appreciated that there is a need for an improved low power consumption display driver that provides a more transparent implementation of the user.

ＵＳ４，８２３，１２１は、ラインの画像データにおけるＥＬパネルのスポット照射を表すＨＩＧＨレベル信号が無いのを検出し、これに応答して、４つの回路（プリチャージ回路、プルアップ回路、書込み回路及びソース回路）が付勢されるのを避けるエレクトロルミネセント（ＥＬ）パネル駆動システムを記載している。しかしながら、この技術によって与えられる電力の節約は、記載されたエレクトロルミネセント・パネルの型のための駆動配列に特定のものであり、容易に一般化することができない。さらに、節約は比較的控えめなものである。   US 4,823,121 detects the absence of a HIGH level signal representing the EL panel spot illumination in the image data of the line, and in response to this, four circuits (a precharge circuit, a pull-up circuit, a writing circuit, and An electroluminescent (EL) panel drive system is described that avoids energizing the source circuit. However, the power savings provided by this technique are specific to the drive arrangement for the described electroluminescent panel type and cannot be easily generalized. Furthermore, the savings are relatively modest.

出願人は、相当の追加の電力節約が、放出性もしくは放射性のディスプレイ技術で、特に、有機発光ダイオードを基にしたディスプレイで達成され得ることを認識した。   Applicants have recognized that considerable additional power savings can be achieved with emissive or emissive display technologies, particularly with displays based on organic light emitting diodes.

図４ａは、見て分る通り非線形であるＯＬＥＤのための代表的な光強度―電圧曲線４００を示す。装置の効率（エネルギ入力についての光出力）を高めかつ劣化速度を遅くするので、高電圧よりも低電圧でＯＬＥＤディスプレイを動作させることが望ましい。抵抗性の損失も減少され、画像データが変化する場合、（電圧の平方に依存して）容量性の損失も減少される。低電圧で動作させることの１つの問題は、比例せずに減少される光強度であるということが曲線４００から分る。しかしながら、走査される受動マトリクス型のディスプレイの知覚された明るさは、減少された電圧で動作させても、従って個々のピクセルからの減少された光強度出力で動作させても、維持され得るという状況があるということを本件出願人は認識した。特に、移動電話や個人用ディジタル補助手段（ＰＤＡｓ）のような或る応用においては、ピクセル化されたディスプレイ上にしばしば１つ以上の全ブランクの（非放射（放出）のもしくは非発光の）ラインがあるということを出願人は特に認識した。このような状況においては、照射されたピクセルを有するライン上に、走査されるプロセスがより長く存在し得るように、これらのブランクのラインはスキップされ得る。このように、一体化プロセスを行う目によって知覚されるとき、照射されたラインは一層明るく見え、もしくは等価的に、同じ見かけの明るさが、減少された電圧駆動を用いて達成され得る。さらに、以下に一層詳細に説明するように、可変の電圧電源によって付勢される制御可能な電源によって与えられる電流駆動を用いて、節約が行われる。   FIG. 4a shows a representative light intensity-voltage curve 400 for an OLED that is non-linear as can be seen. It is desirable to operate the OLED display at a lower voltage than at a higher voltage because it increases the efficiency of the device (light output for energy input) and slows the degradation rate. The resistive loss is also reduced, and the capacitive loss is reduced (depending on the square of the voltage) when the image data changes. It can be seen from curve 400 that one problem with operating at low voltages is light intensity that is reduced in proportion. However, the perceived brightness of a scanned passive matrix display can be maintained even when operated with a reduced voltage and thus with a reduced light intensity output from individual pixels. The Applicant has recognized that there is a situation. In particular, in certain applications, such as mobile phones and personal digital assistants (PDAs), often one or more all-blank (non-emission (emission) or non-emission) lines on a pixelated display. The applicant was particularly aware that there is. In such a situation, these blank lines can be skipped so that the scanned process can exist longer on the line with the illuminated pixels. Thus, when perceived by the eyes performing the integration process, the illuminated line appears brighter, or equivalently, the same apparent brightness can be achieved with reduced voltage drive. Further, as will be described in more detail below, savings are made using current drive provided by a controllable power source powered by a variable voltage power source.

従って、本発明の第１の態様によれば、行及び列に配列されて行及び列電極でアドレス指定される複数のピクセルを備えた受動マトリクス放射性ディスプレイのためのディスプレイ・ドライバ制御回路であって、該制御回路は、ディスプレイ上に画像の現出を与えるよう順番に各行をアドレス指定するように構成されており、
ディスプレイ上に提起するためにフレーム・メモリからデータを読み取るためのフレーム・メモリ・インターフェースと、
前記データによって限定されるピクセルの１つ以上の実質的にブランクの行を識別するためのブランク・ライン識別子と、
を備え、前記制御回路は、さらに、前記行のアドレス指定中、前記ピクセルの１つ以上のブランクの行を通過してスキップするよう構成されているディスプレイ・ドライバ制御回路が提供される。 Thus, according to a first aspect of the present invention, there is provided a display driver control circuit for a passive matrix emissive display comprising a plurality of pixels arranged in rows and columns and addressed by row and column electrodes. The control circuit is configured to address each row in order to give the appearance of an image on the display;
A frame memory interface for reading data from the frame memory for presentation on the display;
A blank line identifier for identifying one or more substantially blank rows of pixels defined by the data;
And wherein the control circuit is further provided with a display driver control circuit configured to skip past one or more blank rows of the pixels during the row addressing.

ブランクのもしくは非照射のラインを通過してスキップすることにより、残りのラインはより早くリフレッシュされ得、もしくはより長く照射され得、従って、同じみかけの明るさを維持したまま、減少されたレベルで駆動され得る。例えば、６０Hｚのフレーム・リフレッシュ・レートを有する６４ライン・ディスプレイは、３．８４KHｚのライン・リフレッシュ・レート及び０．２６ｍ秒のライン周期を有するが、もし１６ラインだけが照射されたピクセルを有するならば、ライン周期は、同じフレーム・リフレッシュ・レートを維持したままで、ほぼ４．２ｍ秒まで増加され得、該ラインを１６倍明るく見えるようにする。ディスプレイのためのデータ内で１つ以上の実質的にブランクのピクセルの行を識別することによって、ディスプレイのどの部分が用いられ、どの部分が用いられないかを予め決定する必要がない。このことは、例えばテキストを表示する際またはスクロール表示を提供する際に、ディスプレイのどの部分がピクセルの実質的にブランクの行を含んでいるかを前もって決定することが容易でない場合に特に有用である。   By skipping through blank or non-irradiated lines, the remaining lines can be refreshed faster or illuminated longer, thus at a reduced level while maintaining the same apparent brightness. Can be driven. For example, a 64-line display with a frame refresh rate of 60 Hz has a line refresh rate of 3.84 KHz and a line period of 0.26 msec, but if only 16 lines have illuminated pixels. For example, the line period can be increased to approximately 4.2 ms while maintaining the same frame refresh rate, making the line appear 16 times brighter. By identifying one or more rows of substantially blank pixels in the data for the display, there is no need to predetermine which parts of the display are used and which parts are not used. This is particularly useful when it is not easy to determine in advance which part of the display contains a substantially blank row of pixels, for example when displaying text or providing a scrolling display. .

フレーム・メモリ・インターフェースが、内部または外部のインターフェースであって良いことは理解されるであろう。例えば、制御回路は、フレーム・メモリ及び任意選択的には行及び／または列ドライバが含まれ得る集積回路の回路部分を含み得る。フレーム・メモリは、ディスプレイ上に提起するためのデータをリタイミングするために有用であり、またブランクの行を識別するために、及び任意選択的にはそれらを計数するために読み取られ得るバッファをも提供する。しかしながら、フレーム・メモリは、ブランクの行を識別するために必須のものではなく、と言うのは、これは、後述するように、バス・スヌーピングを行うことによっても行われ得るからである。当業者は、さらに、行及び列のラベリングが殆ど完全に任意的なものであり、本発明の目的にとっては、ブランク行がスキップされるかまたはブランク列がスキップされるかは重要でないということを認識するであろう。   It will be appreciated that the frame memory interface may be an internal or external interface. For example, the control circuitry may include circuit portions of an integrated circuit that may include a frame memory and optionally row and / or column drivers. The frame memory is useful for retiming data to be presented on the display and also includes a buffer that can be read to identify blank rows and optionally count them. Also provide. However, the frame memory is not essential for identifying blank rows, as this can also be done by bus snooping, as will be described later. Those skilled in the art further recognize that row and column labeling is almost completely arbitrary and for the purposes of the present invention it is not important whether blank rows or blank columns are skipped. You will recognize.

制御回路は、実質的に一定のライン・レートを維持するように動作し得、この場合、表示されるラインが少ないほどフレーム・レートが増加する。しかしながら、この動作モードは、フレーム・レートが実質的に一定に保たれ、ライン・レートが調節され、それにより表示されるラインが少ないほどライン・レートが減少するというものよりも好ましくはない。これは、ライン・レートを減少することにより、ディスプレイ素子と関連した容量における電力消失が減少され得るからである。しかしながら、双方の場合において、ディスプレイに対する駆動は減少され得る。   The control circuit may operate to maintain a substantially constant line rate, where the frame rate increases as fewer lines are displayed. However, this mode of operation is less preferred than keeping the frame rate substantially constant and adjusting the line rate, so that fewer lines are displayed, the lower the line rate. This is because by reducing the line rate, power dissipation in the capacity associated with the display element can be reduced. However, in both cases, the drive to the display can be reduced.

本件出願人は、さらに、ディスプレイ素子を流れる電流を変えることによってディスプレイ素子の明るさが変えられる、ＯＬＥＤディスプレイのような電流駆動されるディスプレイにおいて、追加の電力の節約が為されるということを認識した。このタイプのディスプレイにおいて、行または列に対する電流駆動は、代表的には、可変のまたは制御可能な定電流源によって与えられる。   Applicants further recognize that additional power savings are made in current driven displays, such as OLED displays, where the brightness of the display element is changed by changing the current flowing through the display element. did. In this type of display, the current drive for the row or column is typically provided by a variable or controllable constant current source.

電流源は、該電流源が接続される負荷に実質的に一定の電流を出力しようとするが、その出力電圧が供給電圧に接近するにつれ、これがもはや可能でない点が来るであろうことが理解されるであろう。電流源が負荷にほぼ一定の電流を提供する電圧範囲は、電流源のコンプライアンスと称される。コンプライアンスは、（Ｖｓ−Ｖ０）によって特徴付けられることができ、ここに、Ｖｓは供給電圧であり、Ｖ０は実質的に電流源の最大出力電圧であり、これにおいて、Ｖｓ−Ｖ０が小さいとき、コンプライアンスは高く、またその逆も真である。（便宜のため、本明細書では、参照は、１つの電流源及び複数の電流源に対して為されるが、これらは１つの電流シンクまたは複数のシンクに代えられ得る。） It is understood that the current source will attempt to output a substantially constant current to the load to which it is connected, but as its output voltage approaches the supply voltage this will no longer be possible. Will be done. The voltage range over which the current source provides a substantially constant current to the load is referred to as current source compliance. Compliance can be characterized by (V s −V 0 ), where V s is the supply voltage and V 0 is substantially the maximum output voltage of the current source, where V s − When V 0 is small, compliance is high and vice versa. (For convenience, reference is made herein to a current source and a plurality of current sources, but these may be replaced by a current sink or a plurality of sinks.)

電流源から必要とされる実質的に一定の最大電流出力が低ければ低いほど、必要とされる供給電圧も低い。従って、最大電流駆動が減少される場合の電流駆動されるディスプレイにおいては、ディスプレイ上のより少ないラインが照射されるので、電流源への供給電圧は減少され得る。従って、好ましくは、ディスプレイ・ドライバ制御回路は、ディスプレイへの（可変の）電流駆動に与えられる電源電圧を制御するための出力を提供する。制御回路は、また、最大電流駆動レベルのような基準電流駆動レベルを設定するための電流基準レベル出力をも提供する。   The lower the substantially constant maximum current output required from the current source, the lower the supply voltage required. Thus, in current driven displays where maximum current drive is reduced, the supply voltage to the current source can be reduced since fewer lines on the display are illuminated. Thus, preferably, the display driver control circuit provides an output for controlling the power supply voltage applied to the (variable) current drive to the display. The control circuit also provides a current reference level output for setting a reference current drive level, such as a maximum current drive level.

電源は、電源の出力電圧が電源効率を維持したままで減少され得るように、スイッチ・モード電源のような電圧コンバータ型のものが好ましい。電源は、例えば制御回路からの直接制御信号により直接制御されても良く、または例えば最大もしくは基準駆動電流レベルを設定してこの基準レベルの電流が与えられ得るのを確実にするよう電源を制御することによって、間接的に制御されても良いことが認識されるであろう。好ましくは、電源の出力電圧は、ディスプレイを駆動する電流源（または電流シンク）によって必要とされるものよりも実質的に大きくないように制御される。   The power supply is preferably a voltage converter type such as a switch mode power supply so that the output voltage of the power supply can be reduced while maintaining power supply efficiency. The power supply may be directly controlled, for example, by a direct control signal from a control circuit, or control the power supply to, for example, set a maximum or reference drive current level to ensure that this reference level current can be provided. It will be appreciated that this may be indirectly controlled. Preferably, the output voltage of the power supply is controlled so that it is not substantially greater than that required by the current source (or current sink) driving the display.

出願人はさらに、電流ドライバ・コンプライアンス（すなわち、より大きいＶｓ−Ｖ０）が低ければ低いほど、制限されたドライバ・コンプライアンスに起因して電力損失が多くなると言うことを認識した。従って、高いコンプライアンスを有する電流ドライバが用いられることが好ましく、その理由は、このことが一層低い電源出力電圧の使用を許容するからである。このように、好ましくは、ディスプレイのための電流発生器は、ディスプレイへの電流駆動出力と直列に少なくとも１つのバイポーラ・トランジスタを備え、好ましくは、このトランジスタは、電源入力もしくは接続に実質的に直接接続されたエミッタ端子と、電極ドライバ出力に結合されたコレクタ端子とを有する。 Applicants have further recognized that the lower the current driver compliance (ie, the higher V s −V 0 ), the more power loss due to limited driver compliance. Therefore, a current driver with high compliance is preferably used because this allows the use of a lower power supply output voltage. Thus, preferably the current generator for the display comprises at least one bipolar transistor in series with the current drive output to the display, preferably this transistor is substantially directly on the power input or connection. A connected emitter terminal and a collector terminal coupled to the electrode driver output.

前述のように、回路がどのように履行されるか（例えば単一のＩＣで、または複数の集積回路間で共有されるか及び／または個別の構成要素を含むか）に依存して、電源接続及び上述の制御回路出力は、内部のまたは外部の接続もしくは出力のいずれかであり得ることが認識されるであろう。同様に、１つ以上の制御可能な電流発生器は、制御回路内に含まれ得る。   As described above, depending on how the circuit is implemented (eg, in a single IC or shared between multiple integrated circuits and / or includes individual components), the power supply It will be appreciated that the connections and the control circuit outputs described above can be either internal or external connections or outputs. Similarly, one or more controllable current generators can be included in the control circuit.

電源及び／または基準電流制御信号は、ディスプレイ上のブランクの行の数に比例して変わり得る。ブランクの行の数は、フレーム・メモリからのデータを読み取って、どの行が実質的にブランクであるかを計数することによって決定され得る。代替的には、フレーム・メモリにデータを書き込むためのデータ・バスも制御回路への入力を提供し得、制御回路がフレーム・メモリに書き込まれるデータを追跡するのを許容し、従って、どの行が、そして任意選択的にはいかに多くの行がブランクであるかを決定するために変化をモニタする。この後者の技術で、制御回路は、フレーム・メモリからのデータを読み取ることによって追跡する変化を周期的にチェックし、及び／またはリセットし得る。   The power supply and / or reference current control signal may vary in proportion to the number of blank rows on the display. The number of blank rows can be determined by reading data from the frame memory and counting which rows are substantially blank. Alternatively, the data bus for writing data to the frame memory may also provide an input to the control circuit, allowing the control circuit to track the data written to the frame memory, and thus which row And optionally monitor changes to determine how many rows are blank. With this latter technique, the control circuit may periodically check and / or reset changes that it tracks by reading data from the frame memory.

制御回路は、任意選択的に、行におけるピクセルの明るさに依存して、例えば、オンのピクセルの数に依存してもしくはそれに比例して変化して、ラインもしくは行のディスプレイ周期を変えるようにさらに構成され得る。このことは有益であり、と言うのは、内在的には、少ないオンのピクセルだけを有するラインの場合よりも、多くのピクセルがオンであるラインの場合の方が一層大きい電力の節約が行われるからである。例えば、単一のピクセルだけを表示しているラインのリフレッシュ・レートを増加させるかライン周期を拡張させることによっては得るものはほとんどないが、ピクセルのすべてがオンであるラインのリフレッシュ・レートを増加させるかライン周期を拡張することによっては内在的に非常に大きい節約が行われる。例えばフレームごとのベースでではなく、むしろラインごとのベースで基準電流駆動／電源電圧を調節することによって、この実施形態においてはさらなる有益性が得られる。   The control circuit optionally changes the display period of the line or row depending on the brightness of the pixels in the row, for example depending on or proportional to the number of pixels on. It can be further configured. This is beneficial because it inherently provides greater power savings for lines with many pixels on than for lines with only a few on pixels. Because it is. For example, little can be gained by increasing the refresh rate of a line displaying only a single pixel or extending the line period, but increasing the refresh rate of a line where all of the pixels are on Inherently, very large savings are made by extending or extending the line period. Further benefits are obtained in this embodiment, for example, by adjusting the reference current drive / power supply voltage on a line-by-line basis rather than on a frame-by-frame basis.

上述したディスプレイ・ドライバ制御回路の機能は、個別の構成要素及び／または集積回路を用いて、またはシリコンで、もしくはＡＳＩＣ（応用特定集積回路）またはＦＰＧＡ（分野でプログラム可能なゲート・アレイ）で、または適切なプロセッサ制御コードを有する専用のプロセッサによって、行われ得るということが認識されるであろう。   The functions of the display driver control circuit described above can be achieved using discrete components and / or integrated circuits, or in silicon, or in an ASIC (application specific integrated circuit) or FPGA (field programmable gate array). It will also be appreciated that this can be done by a dedicated processor having the appropriate processor control code.

本発明のもう１つの態様によれば、行及び列に配列されて行及び列電極によってアドレス指定される複数のピクセルを備えた受動マトリクス・エレクトロルミネセント・ディスプレイのためのディスプレイ・ドライバ制御回路であって、該制御回路は、ディスプレイ上に画像の現出を与えるよう順番に各行をアドレス指定するよう構成されており、
ディスプレイ上に提起するためにフレーム・メモリからデータを読み取るためのフレーム・メモリ・インターフェースと、
前記データによって限定されるピクセルの１つ以上の実質的にブランクの行を識別するためのブランク・ライン識別子と、
前記行のアドレス指定中にピクセルの前記１つ以上のブランクの行を通過してスキップするための手段と、
前記ディスプレイのための電源を制御するために制御信号を提供する制御出力と、
を備え、前記制御信号は、ピクセルの１つ以上のブランクの行の前記識別に依存するディスプレイ・ドライバ制御回路が提供される。 According to another aspect of the invention, a display driver control circuit for a passive matrix electroluminescent display comprising a plurality of pixels arranged in rows and columns and addressed by row and column electrodes. And wherein the control circuit is configured to address each row in order to provide the appearance of an image on the display;
A frame memory interface for reading data from the frame memory for presentation on the display;
A blank line identifier for identifying one or more substantially blank rows of pixels defined by the data;
Means for skipping past the one or more blank rows of pixels during addressing of the rows;
A control output that provides a control signal to control a power supply for the display;
And the control signal is provided with a display driver control circuit that relies on the identification of one or more blank rows of pixels.

本発明のさらなる態様によれば、第１の複数の第１の電極と第２の複数の第２の電極とによってアドレス指定されるエレクトロルミネセント・ディスプレイ素子のマトリクスを駆動するためのディスプレイ・ドライバ回路であって、
前記第１の電極に対しインターフェースするための第１のディスプレイ・インターフェース回路と、
前記第２の電極に対しインターフェースするための第２のディスプレイ・インターフェース回路と、
前記第１のディスプレイ・インターフェース回路及び前記第２のディスプレイ・インターフェース回路に結合されて前記第１及び第２のディスプレイ・インターフェース回路を制御し、前記第２の電極の組と結合して前記第１の電極の引き続く組を付勢することにより前記ディスプレイ素子の引き続く組を付勢するよう構成された制御回路と、
前記制御回路に結合され、不動作である前記ディスプレイ素子の組を識別するためにディスプレイ情報を格納するメモリと、
を備え、ここに、前記制御回路は、さらに、前記第１の電極と関連したディスプレイ素子の前記不動作の組を検出し、該検出に応答して、前記不動作の組の素子と関連した前記第１の電極を付勢させることなく引き続く前記第１の電極を付勢させるように構成されたディスプレイ・ドライバ回路が提供される。 According to a further aspect of the invention, a display driver for driving a matrix of electroluminescent display elements addressed by a first plurality of first electrodes and a second plurality of second electrodes. A circuit,
A first display interface circuit for interfacing to the first electrode;
A second display interface circuit for interfacing to the second electrode;
Coupled to the first display interface circuit and the second display interface circuit to control the first and second display interface circuits and coupled to the second set of electrodes. A control circuit configured to energize a subsequent set of display elements by energizing a subsequent set of electrodes;
A memory coupled to the control circuit for storing display information to identify the set of display elements that are inoperative;
Wherein the control circuit further detects the inoperative set of display elements associated with the first electrode and is associated with the inoperative set of elements in response to the detection. A display driver circuit is provided that is configured to energize the subsequent first electrode without energizing the first electrode.

本発明のさらにもう１つの態様によれば、ディスプレイのピクセルを発光させるように駆動するための複数の第１の電極及び複数の第２の電極を有するピクセル化された有機発光ダイオード・ディスプレイのためのディスプレイ・ドライバ回路であって、前記ディスプレイのラインを順番にアドレス指定するよう前記電極を駆動し、暗いラインを検出してスキップするように構成されたディスプレイ・ドライバ回路が提供される。   According to yet another aspect of the invention, for a pixelated organic light emitting diode display having a plurality of first electrodes and a plurality of second electrodes for driving the pixels of the display to emit light. A display driver circuit configured to drive the electrodes to sequentially address the lines of the display and to detect and skip dark lines.

本発明によれば、また、複数個のラインを有するディスプレイの電力消費を減少する方法であって、
前記ディスプレイ上に提起するためにデータを読み取る段階と、
前記データが提起された時に実質的にブランクであるであろう前記ディスプレイの１つ以上のラインを検出する段階と、
前記ラインのためのデータで前記ディスプレイを順次に駆動し、前記実質的にブランクのラインをスキップする段階と、
を含む方法も提供される。 According to the present invention, there is also a method for reducing power consumption of a display having a plurality of lines, comprising:
Reading data for submission on the display;
Detecting one or more lines of the display that would be substantially blank when the data was submitted;
Sequentially driving the display with data for the lines and skipping the substantially blank lines;
Is also provided.

読み取る段階は、フレーム・ストアから提起するためのデータを読み取り得もしくは該データをフレーム・ストアに書込まれるもとして読み取り得る。   The reading step may read data for submission from the frame store or read the data as it is written to the frame store.

本発明は、さらに、上述の方法及びディスプレイ・ドライバ回路機能を履行するために、プロセッサ制御コード及び該コードを担持する担持媒体を提供する。このコードは、従来のプログラム・コードもしくはＡＳＩＣまたはＦＰＧＡをセットアップするもしくは制御するためのコードもしくはマイクロコードを含み得る。担体もしくはキャリアは、ハードもしくはフロッピ・ディスク、ＣＤ−またはＤＶＤ−ＲＯＭ、もしくはリード・オンリ・メモリ（ファームウェア）のようなプログラムされたメモリのような記憶媒体、もしくは光または電気信号キャリアのようなデータ担体を含み得る。当業者には理解されるように、コードは、互いに通信する複数の結合された要素間で配分され得る。   The present invention further provides processor control code and a carrier medium carrying the code to implement the method and display driver circuit functions described above. This code may include conventional program code or code or microcode for setting up or controlling an ASIC or FPGA. The carrier or carrier is a hard or floppy disk, a storage medium such as a CD- or DVD-ROM, or a programmed memory such as a read-only memory (firmware), or data such as an optical or electrical signal carrier. A carrier may be included. As will be appreciated by those skilled in the art, code may be distributed among multiple coupled elements that communicate with each other.

上述の制御回路、方法及びコードは、小分子またはポリマＬＥＤディスプレイのような有機発光ダイオード、特に、受動マトリクスＯＬＥＤディスプレイ戸共に用いられるときに特に有利である。   The control circuits, methods and codes described above are particularly advantageous when used with organic light emitting diodes such as small molecule or polymer LED displays, particularly passive matrix OLED display doors.

さて、本発明のこれら及び他の態様を、例としてのみ、添付図面を参照してさらに説明する。   These and other aspects of the invention will now be further described, by way of example only, with reference to the accompanying drawings.

図４ｂは、図３のディスプレイ３０２のような受動マトリクスＯＬＥＤの１つの列ラインのための電流ドライバ４０２を図式的に示す。代表的には、このような電流ドライバの複数個が、複数の受動マトリクス・ディスプレイ列電極を駆動するために、図３のＹ−ドライバ３１４のような列ドライバ集積回路内に設けられる。   FIG. 4b schematically shows a current driver 402 for one column line of a passive matrix OLED, such as the display 302 of FIG. Typically, a plurality of such current drivers are provided in a column driver integrated circuit such as Y-driver 314 of FIG. 3 to drive a plurality of passive matrix display column electrodes.

電流ドライバ４０２の特に長所的な形態は、“ディスプレイ・ドライバ回路”と言う名称の本件出願人による同時係属中の英国特許出願第０１２６１２０．５号に記載されている。電流ドライバ４０２は、この回路の主な特徴を略述しており、バイポーラ・トランジスタ４１６を組み込んだ電流ドライバ・ブロック４０６を備えている。バイポーラ・トランジスタ４１６は、供給電圧Ｖｓの電源ライン４０４に直接接続されたエミッタ端子を有する。列駆動出力４０８は、通常、行ドライバＭＯＳスイッチ（図４ｂには図示せず）を介して、接地接続４１４をも有するＯＬＥＤ４１２に電流駆動を提供する。電流制御入力４１０は、電流ドライバ・ブロック４０６に提供され、図示の目的で、これはトランジスタ４１６のベースに接続されて示されているが、実際は電流ミラー配列が好ましい。電流制御ライン４１０上の信号は、電圧または電流信号のいずれかを含み得るが、これはインターフェースを容易にするために、ディジタル・アナログ・コンバータ（図４ｂには図示せず）から与えられるのが好ましい。   A particularly advantageous form of current driver 402 is described in co-pending British Patent Application No. 0126120.5 by the Applicant entitled “Display Driver Circuit”. The current driver 402 outlines the main features of this circuit and includes a current driver block 406 incorporating a bipolar transistor 416. Bipolar transistor 416 has an emitter terminal connected directly to power supply line 404 for supply voltage Vs. The column drive output 408 typically provides current drive to the OLED 412 that also has a ground connection 414 via a row driver MOS switch (not shown in FIG. 4b). A current control input 410 is provided to the current driver block 406, and for purposes of illustration it is shown connected to the base of transistor 416, but in practice a current mirror arrangement is preferred. The signal on the current control line 410 may include either a voltage or current signal, which is provided from a digital to analog converter (not shown in FIG. 4b) to facilitate interfacing. preferable.

先に説明したように、電流制御は、これが図４ａに示された光電圧曲線の非線形を克服するのを助け、ＯＬＥＤのための光電流曲線が実質的に線形であると言う理由で、ＯＬＥＤに対する電圧制御よりも好ましい。図４ｃは、制御可能な定電流源から駆動される有機ＬＥＤディスプレイ素子のための電源電圧に対する、電源から抽出される電流のグラフ４２０を示す。初期の非線形領域４２２の後に、点線４２６で示される電圧以上で、曲線の実質的に平坦な部分４２４が来る。点線４２６の電圧においては、供給電圧が電流源のコンプライアンス限界に見合うのに充分なものである。換言すれば、点線４２６で示される電圧は、定電流源が出力するよう制御される電流で良好に動作するのを確実にするために必要とされる最小供給電圧である。   As explained above, current control helps to overcome the non-linearity of the photovoltage curve shown in FIG. 4a, and because the photocurrent curve for the OLED is substantially linear, OLED Is preferable to voltage control for. FIG. 4c shows a graph 420 of current extracted from the power supply versus power supply voltage for an organic LED display element driven from a controllable constant current source. Following the initial nonlinear region 422 is a substantially flat portion 424 of the curve above the voltage indicated by the dotted line 426. At the voltage at dotted line 426, the supply voltage is sufficient to meet the compliance limits of the current source. In other words, the voltage indicated by the dotted line 426 is the minimum supply voltage required to ensure that the constant current source operates well with the current controlled to output.

グラフ４２０の曲線の領域４２４において、電源出力電圧を高めることは、単に余分の無駄な電力消失を増加させることであり、従って、この無駄な電力を最小にするために、点線４２６によって示されるコンプライアンス限界においてまたはその近くで動作させることが好ましいということが分かる。しかしながら、このコンプライアンス限界に対する電圧の位置は、定電流源によって与えられている電流に依存するであろうことも分かるであろう。   In the curve region 424 of the graph 420, increasing the power supply output voltage is simply increasing the extra wasted power dissipation, and therefore the compliance indicated by the dotted line 426 to minimize this wasted power. It can be seen that it is preferable to operate at or near the limit. However, it will also be appreciated that the position of the voltage relative to this compliance limit will depend on the current provided by the constant current source.

さて、図５を参照すると、電力を節約するためにライン・スキッピングを行い、かつ前述の説明で示されたラインに沿ってディスプレイ電源を制御をもする、受動マトリクスＯＬＥＤドライバ５００の実施形態の概略図が示されている。   Now referring to FIG. 5, a schematic of an embodiment of a passive matrix OLED driver 500 that performs line skipping to conserve power and also controls the display power supply along the lines indicated in the foregoing description. The figure is shown.

図５において、図３を参照して説明したものと同様の受動マトリクスＯＬＥＤディスプレイ３０２は、行ドライバ回路５１２によって駆動される行電極３０６及び列ドライバ５１０によって駆動される列電極３１０を有する。各行ごとのドライバは、代表的には、行電極を接地に選択的に接続するためにＭＯＳトランジスタを備え、好適な実施形態における各列ごとのドライバは、図４ｂを参照して説明したもののような制御可能な電流源を備える。行ドライバ回路５１２は、接地への接続のための１つの（またはそれ以上の）行電極を選択するために制御入力５１１を有する。列ドライバ５１０は、電流駆動を列電極の１つまたはそれ以上に設定するための制御入力５０９を有する。好ましくは、制御入力５０９及び５１１は、インターフェースを容易にするためにデジタル入力であり、そして好ましくは制御入力５０９は、ディスプレイ３０２のすべてのｍ列のための電流駆動を設定する。列ドライバ５１０を用いて各行を順番に選択しかつ選択された行におけるすべてのピクセルを駆動することによって、次に、次の行を選択しかつ従来のラスタ走査パターンを用いて画像を創設するためにプロセスを繰り返すことによって、二次元画像がディスプレイ３０２上に提起され得る。グレースケールまたはカラー・ディスプレイが提供される場合、所望のピクセルの明るさに従って各列ごとに可変の電流駆動が与えられる。行ドライバ回路５１２のいくつかの実施形態において、ラスタ走査機能が、制御入力５１１の制御下の行ドライバによって自動的に与えられる。   In FIG. 5, a passive matrix OLED display 302 similar to that described with reference to FIG. 3 has a row electrode 306 driven by a row driver circuit 512 and a column electrode 310 driven by a column driver 510. The driver for each row typically includes a MOS transistor to selectively connect the row electrode to ground, and the driver for each column in the preferred embodiment is as described with reference to FIG. 4b. Controllable current source. Row driver circuit 512 has a control input 511 to select one (or more) row electrodes for connection to ground. Column driver 510 has a control input 509 for setting the current drive to one or more of the column electrodes. Preferably, control inputs 509 and 511 are digital inputs to facilitate the interface, and preferably control input 509 sets the current drive for all m columns of display 302. To select each row in turn using column driver 510 and drive all pixels in the selected row, and then select the next row and create an image using a conventional raster scan pattern A two-dimensional image can be presented on the display 302 by repeating the process. Where a grayscale or color display is provided, a variable current drive is provided for each column according to the desired pixel brightness. In some embodiments of the row driver circuit 512, the raster scanning function is provided automatically by the row driver under the control of the control input 511.

電源ユニット５１４は、ディスプレイ・ドライバ５００の種々の素子に電力を供給し、特に、列ドライバ５１０に電力供給するための出力５１５を有する。電源ユニット５１４はまた、ライン５１５上で列ドライバに与えられる出力電圧を制御するための制御入力５１６をも有する。いくつかの実施形態において、列ドライバ５１０はまた、個々の列ドライバによって使用するための基準電流駆動レベルを設定するために制御入力５１７をも有する。従って、例えば、制御入力５１７は、個々の列のための電流ドライバに電流制御信号を供給する１つのまたは複数のディジタル・アナログ・コンバータに基準電流（または電圧）を供給する基準電流（または電圧）発生器のための制御信号を提供する。ドライバ５００のいくつかの実施形態において、制御入力５１６及び５１７は、双方とも同じ信号を受信する。   The power supply unit 514 supplies power to the various elements of the display driver 500 and in particular has an output 515 for powering the column driver 510. The power supply unit 514 also has a control input 516 for controlling the output voltage provided to the column driver on line 515. In some embodiments, the column driver 510 also has a control input 517 to set a reference current drive level for use by individual column drivers. Thus, for example, control input 517 provides a reference current (or voltage) that provides a reference current (or voltage) to one or more digital-to-analog converters that provide current control signals to current drivers for the individual columns. Provides a control signal for the generator. In some embodiments of driver 500, control inputs 516 and 517 both receive the same signal.

ディスプレイ３０２上の表示のためのデータが、例えば、少なくとも１つのデータ・ライン及び書き込みラインを有するデータ及び制御バス５０２上に与えられる。バス５０２は、パラレルまたはシリアル・バスのいずれであっても良い。バス５０２は、ディスプレイ３０２の各ピクセルごとに表示データを記憶するフレーム・ストアもしくはフレーム・メモリ５０４に入力を提供し、実際、該メモリ内に、表示のためのデータの画像を形成する。従って、例えば、メモリの１つ以上のビットが各ピクセルと関連し得、グレースケールのピクセルの明るさレベルまたはピクセルの色を限定する。フレーム・ストア５０４におけるデータは、行におけるピクセルの明るさの値が読み出され得るように記憶され、示された実施形態においては、フレーム・ストア５０４はデュアル・ポート化されており、フレーム・ストアから読み出されたデータを第２の読み取りデータ・バス５０５上に出力する。他の実施形態においては、データ・バス５０２及びデータ・バス５０５の機能は単一のデータ・バスに結合されても良い。   Data for display on display 302 is provided on a data and control bus 502 having, for example, at least one data line and a write line. Bus 502 may be either a parallel or serial bus. Bus 502 provides an input to a frame store or frame memory 504 that stores display data for each pixel of display 302, and in fact forms an image of the data for display in the memory. Thus, for example, one or more bits of memory may be associated with each pixel, limiting the brightness level of a grayscale pixel or the color of the pixel. The data in the frame store 504 is stored so that the pixel brightness values in the row can be read out, and in the illustrated embodiment, the frame store 504 is dual ported and the frame store The data read from is output to the second read data bus 505. In other embodiments, the functions of data bus 502 and data bus 505 may be combined into a single data bus.

受動マトリクスＯＬＥＤドライバ５００はまた、列ドライバ５１０の制御入力５０９に表示データを提供するために、そしてディスプレイのラスタ走査を制御するための行ドライバ５１２の制御入力５１１に行選択または走査制御出力を提供するために、ディスプレイ駆動ロジック５０６をも組み込んでいる。ディスプレイ駆動ロジック５０６によって行われるタイミングまたは処理は、クロック発生器５０８からのクロック信号によって制御される。ディスプレイ駆動ロジック５０６は、また、フレーム・メモリ５０４からのデータを読み取るために読み取りデータ及び制御バス５０５に結合される。   Passive matrix OLED driver 500 also provides row selection or scan control output to control input 511 of row driver 512 for providing display data to control input 509 of column driver 510 and to control raster scanning of the display. In order to do this, display drive logic 506 is also incorporated. Timing or processing performed by the display drive logic 506 is controlled by a clock signal from the clock generator 508. Display drive logic 506 is also coupled to read data and control bus 505 to read data from frame memory 504.

ディスプレイ駆動ロジック５０６は、フレーム・メモリ５０４からのデータを読み取るために、そして制御入力５０９及び５１１に制御データ信号を提供してこのデータを受動マトリクス・ディスプレイ３０２上に表示するために、従来の態様で動作する。しかしながら、ディスプレイ駆動ロジック５０６はまた、フレーム・メモリ５０４に格納されたデータがブランクであるもしくは実質的に非照射されるピクセルの過去の行を識別してスキップするために、内部メモリを有したブランク・ライン識別子５０７をも含む。同様にディスプレイ駆動ロジック５０６はさらに、電源ユニット５１４及び列ドライバ５１０のそれぞれの制御入力５１６及び５１７に制御信号を提供するための電力コントローラ５０５を含む。   The display drive logic 506 is conventional for reading data from the frame memory 504 and for providing control data signals to the control inputs 509 and 511 to display this data on the passive matrix display 302. Works with. However, the display drive logic 506 also has a blank with internal memory to identify and skip past rows of pixels where the data stored in the frame memory 504 is blank or substantially non-illuminated. It also includes a line identifier 507. Similarly, display drive logic 506 further includes a power controller 505 for providing control signals to control inputs 516 and 517 of power supply unit 514 and column driver 510, respectively.

動作において、ディスプレイ駆動ロジック５０６は、ラインごとに、すなわちディスプレイ・ピクセルの行ごとに、フレーム・メモリ５０４からデータを読み取り、そしてもしラインが完全にブランクならば、ラスタ走査パターンにおけるそのラインのディスプレイはスキップされ、そしてピクセルの引き続くラインのデータが読み取られる。もしフレーム・メモリ５０４から読み取られたピクセルのラインのブランクでなければ、ディスプレイ３０２の適切な行が選択され、そして列ドライバ５１０が、あるレベルでディスプレイ３０２の列を駆動するよう制御されて、格納されたデータによって決定される適切な明るさで行の各ピクセルを照射する。この行は、次に、次のラインのためのデータが読み取られる前に、ライン周期に対して表示され、そして再度、ラインが実質的にブランクであるか否かを決定するためにチェックされる。これらの機能、特にブランク・ラインの識別は、ＰＬＡ（プログラム可能なロジック・アレイ）上で行われる状態マシンによって行われ得る。   In operation, the display drive logic 506 reads data from the frame memory 504 line by line, ie for each row of display pixels, and if the line is completely blank, the display of that line in the raster scan pattern is Skipped and the data for the subsequent line of pixels is read. If the line of pixels read from the frame memory 504 is not blank, the appropriate row of the display 302 is selected and the column driver 510 is controlled to drive a column of the display 302 at a certain level and stored. Illuminate each pixel in the row with the appropriate brightness determined by the captured data. This row is then displayed for the line period before the data for the next line is read and again checked to determine if the line is substantially blank. . The identification of these functions, in particular blank lines, can be performed by a state machine performed on a PLA (programmable logic array).

ディスプレイ駆動ロジック５０６、特に、電力コントローラ５０５は、制御入力５１６及び５１７のための制御信号出力を提供するために非照射されたラインの数（もしくは代替的には非ブランク・ラインの数）を決定するようにも構成されており、ディスプレイに与えられる最大駆動電流を制御する。一実施形態においては、最大駆動電流はフレームごとのベースで設定され、ブランク・ラインの数に比例して減少される。同様に、制御信号は電源ユニット５１４に与えられてこの電源を制御し、それにより列ドライバ５１０へのライン５１５上の電圧は、フレームのための最大電流駆動にとって必要とされるものよりも実質的に小さい。これは、列電流ドライバのための既知のまたは仮定されたコンプライアンス限界に基づいて容易に決定され得る。   Display drive logic 506, in particular power controller 505, determines the number of non-irradiated lines (or alternatively the number of non-blank lines) to provide control signal outputs for control inputs 516 and 517. It is also configured to control the maximum drive current applied to the display. In one embodiment, the maximum drive current is set on a frame-by-frame basis and is reduced in proportion to the number of blank lines. Similarly, a control signal is provided to power supply unit 514 to control this power supply so that the voltage on line 515 to column driver 510 is substantially greater than that required for maximum current drive for the frame. Small. This can be easily determined based on known or assumed compliance limits for the column current driver.

ブランク・ラインの数は、単に、フレーム・メモリ５０４からの全フレームのためのディスプレイ・データを読み取ることによって、かつブランク・ラインの数を計数することによって、決定され得る。これは、例えば、順次ロジックを用いて、または先のフレームの読み出し中に、非常に迅速に行われる。代替的には、例えば、フレーム・メモリ５０４がディスプレイ駆動ロジック５０６と一体化されていると言う理由でバス５０５が非常に広い場合には、どのラインが、及び幾つのラインがブランクであるかを識別するために、結合ロジックが用いられ得る。   The number of blank lines can be determined simply by reading the display data for the entire frame from the frame memory 504 and counting the number of blank lines. This can be done very quickly, for example, using sequential logic or while reading the previous frame. Alternatively, if the bus 505 is very wide, for example because the frame memory 504 is integrated with the display drive logic 506, which lines and how many lines are blank. Combination logic can be used to identify.

ディスプレイ駆動ロジック５０６がブランク・ラインを識別すると、このラインはスキップされ、次の非ブランク・ラインが読み取られ、実質的に一定のライン・レートを維持する。この方法で、非ブランク・ラインは、一層頻繁にリフレッシュされてそれらの効果的な明るさを増す。しかしながら、実質的に一定のフレーム・レートを維持するためにライン・レートをスロー・ダウンし、それ故、各非ブランク・ライン上に一層長く存在してその見掛けの明るさを増すことが好ましい。この方法でライン・リフレッシュ・レートをゆっくりさせることによって、電力消費は、容量性損失を減少させることによりさらに減少される。この後者の配列において、平均ライン・レートは、ｎ／ｌの係数だけスケーリングされ、ここに、ｎは全行数であり、ｌはブランク行の数である。   When the display drive logic 506 identifies a blank line, this line is skipped and the next non-blank line is read to maintain a substantially constant line rate. In this way, non-blank lines are refreshed more frequently to increase their effective brightness. However, it is preferable to slow down the line rate in order to maintain a substantially constant frame rate, and thus be longer on each non-blank line to increase its apparent brightness. By slowing the line refresh rate in this way, power consumption is further reduced by reducing capacitive losses. In this latter arrangement, the average line rate is scaled by a factor of n / l, where n is the total number of rows and l is the number of blank rows.

この後者の配列の改良において、ライン周期は、ラインにおける示されたピクセルの数に従って、ラインごとのベースで変更され得る。従って、平均（拡張された）ライン周期は実質的に同じままであり得るけれども、大きい数の示されたピクセルを有するラインに対するライン周期は、さらに拡張され得、他方、平均ピクセルよりも少ないピクセルを有するラインに対するライン周期は、平均（拡張された）ライン周期以下に短くされ得る。このことは有益であり、その理由は、小さい数の示されたピクセルだけを有するラインに対するライン周期を拡張することによって為されるべき電力の節約が比較的小さいのに対し、それに反して大きい数の示されたピクセルを有するラインに対するライン周期を拡張することによって為されるべき節約は非常に大きいからである。   In this latter arrangement refinement, the line period can be changed on a line-by-line basis according to the number of pixels shown in the line. Thus, although the average (extended) line period may remain substantially the same, the line period for a line with a large number of indicated pixels may be further extended, while having fewer pixels than the average pixel. The line period for the having line can be shortened below the average (extended) line period. This is beneficial because the power savings to be made by extending the line period for a line with only a small number of shown pixels is relatively small, whereas a large number This is because the savings to be made by extending the line period for a line with the indicated pixels is very large.

上述の実施形態の変形例において、ディスプレイ駆動ロジック５０６は、データ・バス５０２からの入力を受け、ブランク・ライン識別子５０７は、フレーム・メモリ５０４に格納されたデータの状態を突き止めるためにバス・スヌーピングを行う。従って、ブランク・ライン識別子５０７は、バス５０２をスヌープして、フレーム・メモリ５０４へのデータ書き込みを識別し、そして次に、どのラインがブランクであるかの記録を内部メモリに保つ。理論的には、この配列でもって、データ・バス５０５を省くこが可能であるけれども、実際には、フレーム・メモリ５０４からの読み取りは、初期状態からの変化が辿られる（もしくは突き止める）ことができる、その初期状態を決定するために用いられ得、好ましくは、更なる周期的な読み取りは、ブランク・ラインの状態情報を有効化するために用いられ得る。   In a variation of the above embodiment, the display drive logic 506 receives input from the data bus 502 and the blank line identifier 507 is bus snooping to determine the state of the data stored in the frame memory 504. I do. Thus, the blank line identifier 507 snoops the bus 502 to identify writing data to the frame memory 504 and then keeps a record of which lines are blank in internal memory. Theoretically, with this arrangement, the data bus 505 can be omitted, but in practice, reading from the frame memory 504 may be followed (or located) from the initial state. Can be used to determine its initial state, preferably further periodic readings can be used to validate the blank line state information.

さて、図６を参照すると、電源ユニット５１４と列ドライバ５１０とが一層詳細に示されている。電源ユニット５１４は、バッテリ６０２からの入力を有したスイッチ・モード電源であるのが好ましく、該バッテリ６０２は、代表的な携帯可能の消費者電子装置との互換性のために、例えば３ボルトのような比較的低い電圧であるのが好ましい。電源出力ライン５１５上に与えられる電圧は、一般にバッテリ電圧よりも高く、所望の明るさを提供するように受動マトリクスＯＬＥＤディスプレイを駆動するために、代表的には５ボルトと１０ボルトの間である。   Referring now to FIG. 6, the power supply unit 514 and the column driver 510 are shown in more detail. The power supply unit 514 is preferably a switch mode power supply with an input from a battery 602, which can be, for example, 3 volts for compatibility with typical portable consumer electronic devices. Such a relatively low voltage is preferable. The voltage provided on the power output line 515 is typically higher than the battery voltage and is typically between 5 and 10 volts to drive a passive matrix OLED display to provide the desired brightness. .

列ドライバ回路５１０は、制御ライン５１７上の入力信号によって制御される制御可能な基準電流源６０４を含み、該基準電流源６０４は、例えばデジタル・アナログ・コンバータ６０８によって用いられるライン６０６上の基準電流出力を提供する。電力ライン５１５は、また、列駆動電流出力を提供する複数個の制御可能な電流発生器６１０（便宜のため１つだけが示されている）をも供給する。各列のための電流は、ディスプレイ駆動ロジック５０６からのライン５０９上の制御信号を受けるＤ／Ａコンバータ６０８を用いて各電流発生器６１０を制御することによって設定される。前述したように、ディスプレイ駆動ロジック５０６は、表示された非ブランク行の数に従って、それ故ライン周期またはライン・リフレッシュ・レートに従って、（フレームごとのベースで）行におけるピクセルへの最大電流駆動を変えるように、ライン５１６及び５１７上に制御信号を与える。他の実施形態においては、基準電流源６０４は免除され得、例えば、基準もしくは最大駆動電流は、電源出力ライン５１５上の電圧によって設定されることが理解されるであろう。   The column driver circuit 510 includes a controllable reference current source 604 that is controlled by an input signal on the control line 517, which is for example a reference current on line 606 used by the digital to analog converter 608. Provide output. The power line 515 also supplies a plurality of controllable current generators 610 (only one shown for convenience) that provide column drive current output. The current for each column is set by controlling each current generator 610 with a D / A converter 608 that receives a control signal on line 509 from the display drive logic 506. As described above, the display drive logic 506 changes the maximum current drive to pixels in a row (on a frame-by-frame basis) according to the number of displayed non-blank rows and hence according to the line period or line refresh rate. As such, control signals are provided on lines 516 and 517. It will be appreciated that in other embodiments, the reference current source 604 can be exempted, for example, the reference or maximum drive current is set by the voltage on the power supply output line 515.

図７は、平均ライン周期が変化するにつれて、図５のドライバ５００の効率がいかに変化するかを示すグラフ７００を示す。グラフの原点７０２において、非ブランク・ラインが無く、ライン周期は最小であり、ラインの数によって分割されるフレーム周期に等しい。この点において、効率７０４は、単に、従来のディスプレイのものである。しかしながら、ブランク・ラインの数が増加するにつれて、ライン周期も増加し、従って、全電力効率が増加する。点線７０６は、ディスプレイにブランク・ラインが存在することに起因する、増加されたライン周期を示し、従って、増加された効率７０８を示す。ブランク・ラインの存在によってライン周期ではなくむしろフレーム・レートが増加される場合、ｘ軸上がライン周期ではなくむしろフレーム・レートであることを除いて、図７に示されたのと同様のグラフが描かれ得る。   FIG. 7 shows a graph 700 that shows how the efficiency of the driver 500 of FIG. 5 changes as the average line period changes. At the origin 702 of the graph, there are no non-blank lines, the line period is minimal, and is equal to the frame period divided by the number of lines. In this regard, efficiency 704 is simply that of a conventional display. However, as the number of blank lines increases, the line period also increases, thus increasing the total power efficiency. Dotted line 706 shows an increased line period due to the presence of a blank line in the display, and thus an increased efficiency 708. If the frame rate is increased rather than the line period due to the presence of a blank line, a graph similar to that shown in FIG. 7 except that on the x-axis is the frame rate rather than the line period Can be drawn.

当業者には、疑い無く、多くの実際的な代替物が実施されるであろう。例えば、ディスプレイ駆動ロジック５０６は、専用のロジックにおけるよりもむしろソフトウェア制御下でマイクロプロセッサを用いて実施することもできるし、またはマイクロプロセッサと専用のロジックとの組み合わせを用いても良い。マイクロプロセッサが用いられる場合、バス５０２及び５０５は、共用のアドレス／データ／制御バスに結合され得るけれども、再度、フレーム・メモリ５０４は、ディスプレイを他の装置にインターフェースするのを簡単にするためにデュアル・ポート化されるのが好ましい。本発明は、上述した実施形態に制限されるものでは無く、特許請求の範囲の精神並びに範囲内にある当業者にとって明白な変更をも包摂するものであることを理解すべきである。   Those skilled in the art will undoubtedly implement many practical alternatives. For example, the display drive logic 506 can be implemented using a microprocessor under software control rather than in dedicated logic, or a combination of microprocessor and dedicated logic may be used. If a microprocessor is used, buses 502 and 505 may be coupled to a shared address / data / control bus, but again, frame memory 504 is for ease of interfacing the display to other devices. The dual port is preferable. It should be understood that the present invention is not limited to the embodiments described above, but encompasses modifications apparent to those skilled in the art that are within the spirit and scope of the appended claims.

有機発光ダイオードを示す断面図である。It is sectional drawing which shows an organic light emitting diode. 受動マトリクスＯＬＥＤディスプレイを示す断面図である。FIG. 3 is a cross-sectional view showing a passive matrix OLED display. ａは、受動マトリクスＯＬＥＤディスプレイのための概念的なドライバ配列を、ｂは、ディスプレイ・ピクセルのための時間に対する電流駆動のグラフを、ｃは、時間に対するピクセル電圧のグラフを、そしてｄは、時間に対するピクセル光出力のグラフを示す図である。a is a conceptual driver arrangement for a passive matrix OLED display, b is a graph of current drive versus time for a display pixel, c is a graph of pixel voltage versus time, and d is a time It is a figure which shows the graph of the pixel light output with respect to. 従来技術による受動マトリクスＯＬＥＤディスプレイのための総括的なドライバ回路を示す概略図である。1 is a schematic diagram illustrating a generic driver circuit for a passive matrix OLED display according to the prior art. FIG. ＯＬＥＤディスプレイ素子のための光―電圧曲線を示す図である。FIG. 5 shows a light-voltage curve for an OLED display element. 受動マトリクスＯＬＥＤディスプレイの列のための電流ドライバを示す図である。FIG. 4 shows a current driver for a column of a passive matrix OLED display. ＯＬＥＤディスプレイ素子のための電流―電圧曲線を示す図である。FIG. 5 shows a current-voltage curve for an OLED display element. 本発明の実施形態による受動マトリクスＯＬＥＤドライバ回路を示す概略図である。1 is a schematic diagram illustrating a passive matrix OLED driver circuit according to an embodiment of the present invention. 図５の回路のための電源配列の詳細を示す図である。FIG. 6 shows details of the power supply arrangement for the circuit of FIG. ディスプレイ・ライン周期が変化するにつけ図５の回路の効率が変化するのを示すグラフである。6 is a graph showing the efficiency of the circuit of FIG. 5 changing as the display line period changes.

符号の説明Explanation of symbols

３０２・・・受動マトリクスＯＬＥＤディスプレイ
３０６・・・行電極
３１０・・・列電極
５００・・・ディスプレイ・ドライバ
５０２・・・制御バス
５０４・・・フレーム・メモリ
５０５・・・読み取りデータ・バス
５０６・・・ディスプレイ駆動ロジック
５０７・・・ブランク・ライン識別子
５０８・・・クロック発生器
５０９・・・制御入力
５１０・・・列ドライバ
５１１・・・制御入力
５１２・・・行ドライバ回路
５１４・・・電源ユニット
５１５・・・出力
５１６・・・制御入力
５１７・・・制御入力









302 ... Passive matrix OLED display 306 ... Row electrode 310 ... Column electrode 500 ... Display driver 502 ... Control bus 504 ... Frame memory 505 ... Read data bus 506 ..Display drive logic 507... Blank line identifier 508... Clock generator 509... Control input 510... Column driver 511. Unit 515 ... Output 516 ... Control input 517 ... Control input









Claims (31)

行及び列に配列されて行及び列電極でアドレス指定される複数のピクセルを備えた受動マトリクス放射性ディスプレイのためのディスプレイ・ドライバ制御回路であって、該制御回路は、ディスプレイ上に画像の現出を与えるよう順番に各行をアドレス指定するように構成されており、
ディスプレイ上に提起するためにフレーム・メモリからデータを読み取るためのフレーム・メモリ・インターフェースと、
前記データによって限定されるピクセルの１つ以上の実質的にブランクの行を識別するためのブランク・ライン識別子と、
を備え、前記制御回路は、さらに、前記行のアドレス指定中、前記ピクセルの１つ以上のブランクの行を通過してスキップするよう構成されているディスプレイ・ドライバ制御回路。 A display driver control circuit for a passive matrix emissive display comprising a plurality of pixels arranged in rows and columns and addressed by row and column electrodes, wherein the control circuit displays an image on the display Is configured to address each row in order to give
A frame memory interface for reading data from the frame memory for presentation on the display;
A blank line identifier for identifying one or more substantially blank rows of pixels defined by the data;
And the control circuit is further configured to skip past one or more blank rows of the pixels during addressing of the row. 前記制御回路は、さらに、前記ディスプレイに対して実質的に一定のフレーム・レートを維持するよう構成されている請求項１に記載のディスプレイ・ドライバ制御回路。   The display driver control circuit of claim 1, wherein the control circuit is further configured to maintain a substantially constant frame rate for the display. さらに、前記ディスプレイのための電源を制御するための制御信号を提供するよう制御出力を含み、前記制御信号は、ピクセルの１つ以上のブランクの行の前記識別に依存して変化する請求項１または２に記載のディスプレイ・ドライバ制御回路。   The control output further includes a control output to provide a control signal for controlling a power source for the display, the control signal varying depending on the identification of one or more blank rows of pixels. Or the display driver control circuit described in 2; 前記制御回路は、さらに、ピクセルの前記ブランクの行の数が変化する時、知覚されるピクセルの明るさが実質的に一定にとどまるように、前記ピクセルへの列駆動を減少するよう構成されている請求項１または２に記載のディスプレイ・ドライバ制御回路。   The control circuit is further configured to reduce column drive to the pixels such that when the number of blank rows of pixels changes, the perceived pixel brightness remains substantially constant. The display driver control circuit according to claim 1 or 2. さらに、前記ディスプレイに電流駆動を変化させるための列出力信号を提供して、列出力によって駆動される列におけるピクセルの明るさを変えるために少なくとも１つの列出力を含む請求項１または２に記載のディスプレイ・ドライバ制御回路。   3. The display of claim 1 or 2, further comprising a column output signal for changing current drive to the display and including at least one column output to change the brightness of pixels in a column driven by the column output. Display driver control circuit. さらに、前記電流駆動の基準レベルを決定するための基準駆動出力を含み、ここに、前記基準駆動出力は、前記ブランクの行の識別に依存している請求項５に記載のディスプレイ・ドライバ制御回路。   6. The display driver control circuit according to claim 5, further comprising a reference drive output for determining a reference level of the current drive, wherein the reference drive output is dependent on identification of the blank row. . さらに、前記ディスプレイのための電源の電圧を制御するための電源制御出力を含む請求項５または６に記載のディスプレイ・ドライバ制御回路。   7. The display driver control circuit according to claim 5, further comprising a power control output for controlling a voltage of a power source for the display. 前記制御回路は、前記電源電圧が、前記フレーム・メモリ・データによって決定される実質的に最大に必要とされる知覚されるディスプレイの明るさを提供するのに常にちょうど充分であるように、前記電源制御出力を制御するよう構成されている請求項７に記載のディスプレイ・ドライバ制御回路。   The control circuit is such that the power supply voltage is always just sufficient to provide the perceived display brightness required to be substantially maximum as determined by the frame memory data. 8. A display driver control circuit according to claim 7, configured to control a power supply control output. さらに、前記電源のためのスイッチ・モード電源回路を備える請求項７または８に記載のディスプレイ・ドライバ制御回路。   The display driver control circuit according to claim 7, further comprising a switch mode power supply circuit for the power supply. さらに、前記ディスプレイに前記電流駆動を提供するための制御可能な電流発生器を備える請求項５乃至９のいずれかに記載のディスプレイ・ドライバ制御回路。   10. A display driver control circuit according to any of claims 5 to 9, further comprising a controllable current generator for providing the current drive to the display. 前記ブランク・ライン識別子は、前記フレーム・メモリから読み取られたデータを用いて、ピクセルの前記１つ以上のブランクの行を識別するように構成されている請求項１乃至１０のいずれかに記載のディスプレイ・ドライバ制御回路。   11. The blank line identifier according to claim 1, wherein the blank line identifier is configured to identify the one or more blank rows of pixels using data read from the frame memory. Display driver control circuit. 前記ブランク・ライン識別子は、前記フレーム・メモリに書き込まれるデータをたどることにより、ピクセルの前記１つ以上のブランクの行を識別するよう構成されている請求項１乃至１０のいずれかに記載のディスプレイ・ドライバ制御回路。   11. A display as claimed in any preceding claim, wherein the blank line identifier is configured to identify the one or more blank rows of pixels by following data written to the frame memory.・ Driver control circuit. 前記制御回路は、さらに、前記行におけるピクセルの明るさに依存して、前記ディスプレイの行がアドレス指定されるライン周期を変化させるように構成されている請求項１乃至１２のいずれかに記載のディスプレイ・ドライバ制御回路。   13. The control circuit according to any of claims 1 to 12, wherein the control circuit is further configured to vary a line period at which the display row is addressed depending on the brightness of pixels in the row. Display driver control circuit. さらに、前記列電極を駆動するために、複数個の列ドライバを備えた請求項１乃至１３のいずれかに記載のディスプレイ・ドライバ制御回路。   The display driver control circuit according to claim 1, further comprising a plurality of column drivers for driving the column electrodes. さらに、前記行電極を駆動するために複数個の行ドライバを備えた請求項１乃至１４のいずれかに記載のディスプレイ・ドライバ制御回路。   The display driver control circuit according to claim 1, further comprising a plurality of row drivers for driving the row electrodes. さらに、前記フレーム・メモリを備えた請求項１乃至１５のいずれかに記載のディスプレイ・ドライバ制御回路。   The display driver control circuit according to claim 1, further comprising the frame memory. 有機発光ダイオードを基にした受動マトリクス・ディスプレイのための請求項１乃至１６のいずれかに記載のディスプレイ・ドライバ制御回路。   17. A display driver control circuit according to claim 1, for a passive matrix display based on organic light emitting diodes. 行及び列に配列されて行及び列電極によってアドレス指定される複数のピクセルを備えた受動マトリクス・エレクトロルミネセント・ディスプレイのためのディスプレイ・ドライバ制御回路であって、該制御回路は、ディスプレイ上に画像の現出を与えるよう順番に各行をアドレス指定するよう構成されており、
ディスプレイ上に提起するためにフレーム・メモリからデータを読み取るためのフレーム・メモリ・インターフェースと、
前記データによって限定されるピクセルの１つ以上の実質的にブランクの行を識別するためのブランク・ライン識別子と、
前記行のアドレス指定中にピクセルの前記１つ以上のブランクの行を通過してスキップするための手段と、
前記ディスプレイのための電源を制御するために制御信号を提供する制御出力と、
を備え、前記制御信号は、ピクセルの１つ以上のブランクの行の前記識別に依存するディスプレイ・ドライバ制御回路。 A display driver control circuit for a passive matrix electroluminescent display comprising a plurality of pixels arranged in rows and columns and addressed by row and column electrodes, the control circuit on the display It is configured to address each row in order to give the appearance of the image,
A frame memory interface for reading data from the frame memory for presentation on the display;
A blank line identifier for identifying one or more substantially blank rows of pixels defined by the data;
Means for skipping past the one or more blank rows of pixels during addressing of the rows;
A control output that provides a control signal to control a power supply for the display;
A display driver control circuit, wherein the control signal depends on the identification of one or more blank rows of pixels. 第１の複数の第１の電極と第２の複数の第２の電極とによってアドレス指定されるエレクトロルミネセント・ディスプレイ素子のマトリクスを駆動するためのディスプレイ・ドライバ回路であって、
前記第１の電極に対しインターフェースするための第１のディスプレイ・インターフェース回路と、
前記第２の電極に対しインターフェースするための第２のディスプレイ・インターフェース回路と、
前記第１のディスプレイ・インターフェース回路及び前記第２のディスプレイ・インターフェース回路に結合されて前記第１及び第２のディスプレイ・インターフェース回路を制御し、前記第２の電極の組と結合して前記第１の電極の引き続く組を付勢することにより前記ディスプレイ素子の引き続く組を付勢するよう構成された制御回路と、
前記制御回路に結合され、不動作である前記ディスプレイ素子の組を識別するためにディスプレイ情報を格納するメモリと、
を備え、ここに、前記制御回路は、さらに、前記第１の電極と関連したディスプレイ素子の前記不動作の組を検出し、該検出に応答して、前記不動作の組の素子と関連した前記第１の電極を付勢させることなく引き続く前記第１の電極を付勢させるように構成されたディスプレイ・ドライバ回路。 A display driver circuit for driving a matrix of electroluminescent display elements addressed by a first plurality of first electrodes and a second plurality of second electrodes, comprising:
A first display interface circuit for interfacing to the first electrode;
A second display interface circuit for interfacing to the second electrode;
Coupled to the first display interface circuit and the second display interface circuit to control the first and second display interface circuits and coupled to the second set of electrodes. A control circuit configured to energize a subsequent set of display elements by energizing a subsequent set of electrodes;
A memory coupled to the control circuit for storing display information to identify the set of display elements that are inoperative;
Wherein the control circuit further detects the inoperative set of display elements associated with the first electrode and is associated with the inoperative set of elements in response to the detection. A display driver circuit configured to energize the subsequent first electrode without energizing the first electrode. さらに、ディスプレイ素子の前記マトリクスのための電源を制御するために制御出力を備え、ここに、前記制御回路は、さらに、前記検出に応答して前記電源を減らすように前記制御出力上に信号を提供するように構成されている請求項１９に記載のディスプレイ・ドライバ回路。   Further, a control output is provided for controlling a power supply for the matrix of display elements, wherein the control circuit further provides a signal on the control output to reduce the power supply in response to the detection. The display driver circuit of claim 19 configured to provide. 前記素子への電流供給を制御することによって前記ディスプレイ素子の明るさを制御するよう構成され、ここに、前記制御回路は、前記検出に依存して電流制御出力を提供するよう構成されている請求項１９または２０に記載のディスプレイ・ドライバ回路。   The brightness of the display element is controlled by controlling a current supply to the element, wherein the control circuit is configured to provide a current control output depending on the detection. Item 21. The display driver circuit according to Item 19 or 20. フレーム周期は、前記第１の電極の同じものの引き続く付勢の間の期間もしくは周期によって定義され、ここに、前記制御回路は、実質的に一定のフレーム・レートを提供するよう構成されている請求項１９、２０または２１に記載のディスプレイ・ドライバ回路。   A frame period is defined by a period or period between subsequent energizations of the same of the first electrodes, wherein the control circuit is configured to provide a substantially constant frame rate. Item 22. The display driver circuit according to Item 19, 20 or 21. ディスプレイのピクセルを発光させるように駆動するための複数の第１の電極及び複数の第２の電極を有するピクセル化された有機発光ダイオード・ディスプレイのためのディスプレイ・ドライバ回路であって、前記ディスプレイのラインを順番にアドレス指定するよう前記電極を駆動し、暗いラインを検出してスキップするように構成されたディスプレイ・ドライバ回路。   A display driver circuit for a pixelated organic light emitting diode display having a plurality of first electrodes and a plurality of second electrodes for driving the pixels of the display to emit light, comprising: A display driver circuit configured to drive the electrodes to address the lines in order and detect and skip dark lines. 複数個のラインを有するディスプレイの電力消費を減少する方法であって、
前記ディスプレイ上に提起するためにデータを読み取る段階と、
前記データが提起された時に実質的にブランクであるであろう前記ディスプレイの１つ以上のラインを検出する段階と、
前記ラインのためのデータで前記ディスプレイを順次に駆動し、前記実質的にブランクのラインをスキップする段階と、
を含む方法。 A method for reducing power consumption of a display having a plurality of lines, comprising:
Reading data for submission on the display;
Detecting one or more lines of the display that would be substantially blank when the data was submitted;
Sequentially driving the display with data for the lines and skipping the substantially blank lines;
Including methods. さらに、いかに多くの前記実質的にブランクのラインが検出されたかに従って、前記ディスプレイのための電源を制御する段階を含む請求項２４に記載の方法。   25. The method of claim 24, further comprising controlling a power source for the display according to how many of the substantially blank lines are detected. 前記ディスプレイは、ピクセル化された有機発光ダイオード・ディスプレイであり、前記ディスプレイのピクセルの明るさは、前記ディスプレイへの電流を変えることによって変えられ、前記方法は、さらに、表示されたピクセルのみかけの最大の明るさにとって必要とされるものよりも実質的に多くないように前記電源の電圧出力を制御する段階を含む請求項２４または２５に記載の方法。   The display is a pixelated organic light emitting diode display, and the brightness of the pixels of the display is changed by changing the current to the display, and the method further includes the appearance of the displayed pixels. 26. A method as claimed in claim 24 or 25, including the step of controlling the voltage output of the power supply such that it is not substantially more than that required for maximum brightness. さらに、前記ディスプレイのフレーム・レートが実質的に一定であるように前記表示されたラインのリタイミングを取る段階を含む請求項２４、２５または２６に記載の方法。   27. The method of claim 24, 25 or 26, further comprising retiming the displayed line such that the frame rate of the display is substantially constant. さらに、ラインのためのディスプレイ周期がラインの明るさに従って変わるように前記表示されたラインのリタイミングを取る段階を含む請求項２４乃至２７のいずれかに記載の方法。   28. A method according to any of claims 24 to 27, further comprising retiming the displayed line such that the display period for the line varies according to the brightness of the line. 前記検出は、前記複数のディスプレイ・ラインを読み取って実質的にブランクのラインを計数する請求項２４乃至２８のいずれかに記載の方法。   29. A method as claimed in any of claims 24 to 28, wherein the detecting reads the plurality of display lines and counts substantially blank lines. 実行時に、請求項２４乃至２９のいずれかに記載の方法を履行する、プロセッサの制御コード。   30. Processor control code that, when executed, implements the method of any of claims 24-29. 請求項３０のプロセッサの制御コードを担持する担体。



A carrier carrying the control code of the processor of claim 30.



JP2004500278A 2002-04-25 2003-04-22 Display driver circuit for organic light-emitting diodes skipping blank lines Ceased JP2005524107A (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GBGB0209502.4A GB0209502D0 (en) 2002-04-25 2002-04-25 Display driver circuits
GBGB0211735.6A GB0211735D0 (en) 2002-04-25 2002-05-21 Display driver circuits
PCT/GB2003/001712 WO2003091983A1 (en) 2002-04-25 2003-04-22 Display driver circuits for organic light emitting diode displays with skipping of blank lines

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012001387A Division JP2012118542A (en) 2002-04-25 2012-01-06 Display driver circuits for organic light emitting diode with skipping of blank lines

Publications (2)

Publication Number Publication Date
JP2005524107A true JP2005524107A (en) 2005-08-11
JP2005524107A5 JP2005524107A5 (en) 2006-06-15

Family

ID=29272001

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004500278A Ceased JP2005524107A (en) 2002-04-25 2003-04-22 Display driver circuit for organic light-emitting diodes skipping blank lines

Country Status (4)

Country Link
EP (1) EP1497817A1 (en)
JP (1) JP2005524107A (en)
AU (1) AU2003222611A1 (en)
WO (1) WO2003091983A1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009042780A (en) * 2008-09-30 2009-02-26 Seiko Epson Corp Information display apparatus and driving method
JP2009529701A (en) * 2006-03-09 2009-08-20 ケンブリッジ ディスプレイ テクノロジー リミテッド Current drive display system

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2389952A (en) 2002-06-18 2003-12-24 Cambridge Display Tech Ltd Driver circuits for electroluminescent displays with reduced power consumption
GB2389951A (en) 2002-06-18 2003-12-24 Cambridge Display Tech Ltd Display driver circuits for active matrix OLED displays
GB0421711D0 (en) * 2004-09-30 2004-11-03 Cambridge Display Tech Ltd Multi-line addressing methods and apparatus
BRPI0516867A (en) * 2004-09-30 2008-09-23 Cambridge Display Tech Ltd Multiple line addressing methods and apparatus
GB0421712D0 (en) 2004-09-30 2004-11-03 Cambridge Display Tech Ltd Multi-line addressing methods and apparatus
GB2429565B (en) * 2005-08-23 2007-12-27 Cambridge Display Tech Ltd Display driving methods and apparatus
GB2433638B (en) 2005-12-22 2011-06-29 Cambridge Display Tech Ltd Passive matrix display drivers
DE102005063159B4 (en) 2005-12-30 2009-05-07 MAX-PLANCK-Gesellschaft zur Förderung der Wissenschaften e.V. Method for controlling matrix displays
GB2441354B (en) 2006-08-31 2009-07-29 Cambridge Display Tech Ltd Display drive systems
US9230473B2 (en) 2013-06-24 2016-01-05 Microsoft Technology Licensing, Llc Dual duty cycle OLED to enable dynamic control for reduced motion blur control with constant brightness in augmented reality experiences
EP4198956A1 (en) * 2021-12-17 2023-06-21 Marelli Automotive Lighting Italy S.p.A. Con Socio Unico A automotive lighting unit and operation method thereof

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5641343A (en) * 1979-09-11 1981-04-18 Ulvac Corp Getter material
JPS6073688A (en) * 1983-09-30 1985-04-25 富士通株式会社 Display
JPS63281194A (en) * 1987-05-14 1988-11-17 富士通株式会社 Display scan system
JPH01116693A (en) * 1987-10-30 1989-05-09 Sharp Corp Dot matrix display device
JP2000081920A (en) * 1998-09-07 2000-03-21 Canon Inc Current output circuit
JP2000089721A (en) * 1998-09-11 2000-03-31 Victor Co Of Japan Ltd Plasma display panel display device and its driving method
JP2000105574A (en) * 1998-09-29 2000-04-11 Matsushita Electric Ind Co Ltd Current control type light emission device
JP2000122608A (en) * 1998-10-13 2000-04-28 Seiko Epson Corp Display device and electronic equipment
JP2000340842A (en) * 1999-04-30 2000-12-08 Agilent Technol Inc Led driver
JP2001109427A (en) * 1999-10-12 2001-04-20 Tohoku Pioneer Corp Device and method for driving light emitting display panel
JP2002023689A (en) * 2000-06-30 2002-01-23 Pioneer Electronic Corp Plasma display device
JP2002072946A (en) * 2000-09-01 2002-03-12 Ricoh Co Ltd Display device
JP2002366100A (en) * 2001-06-05 2002-12-20 Tohoku Pioneer Corp Driving device of light emitting display panel
JP2003022051A (en) * 2001-05-03 2003-01-24 Eastman Kodak Co Display driver and method for driving light emission video display
JP2003091259A (en) * 2001-09-18 2003-03-28 Tohoku Pioneer Corp Device for driving light-emitting display panel

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6289090A (en) * 1985-10-15 1987-04-23 シャープ株式会社 El panel driver
US6037919A (en) * 1994-10-18 2000-03-14 Intermec Ip Corp. LCD with variable refresh rate as a function of information per line
US6075510A (en) * 1997-10-28 2000-06-13 Nortel Networks Corporation Low power refreshing (smart display multiplexing)
US6323849B1 (en) * 1999-01-22 2001-11-27 Motorola, Inc. Display module with reduced power consumption
US6351076B1 (en) * 1999-10-06 2002-02-26 Tohoku Pioneer Corporation Luminescent display panel drive unit and drive method thereof

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5641343A (en) * 1979-09-11 1981-04-18 Ulvac Corp Getter material
JPS6073688A (en) * 1983-09-30 1985-04-25 富士通株式会社 Display
JPS63281194A (en) * 1987-05-14 1988-11-17 富士通株式会社 Display scan system
JPH01116693A (en) * 1987-10-30 1989-05-09 Sharp Corp Dot matrix display device
JP2000081920A (en) * 1998-09-07 2000-03-21 Canon Inc Current output circuit
JP2000089721A (en) * 1998-09-11 2000-03-31 Victor Co Of Japan Ltd Plasma display panel display device and its driving method
JP2000105574A (en) * 1998-09-29 2000-04-11 Matsushita Electric Ind Co Ltd Current control type light emission device
JP2000122608A (en) * 1998-10-13 2000-04-28 Seiko Epson Corp Display device and electronic equipment
JP2000340842A (en) * 1999-04-30 2000-12-08 Agilent Technol Inc Led driver
JP2001109427A (en) * 1999-10-12 2001-04-20 Tohoku Pioneer Corp Device and method for driving light emitting display panel
JP2002023689A (en) * 2000-06-30 2002-01-23 Pioneer Electronic Corp Plasma display device
JP2002072946A (en) * 2000-09-01 2002-03-12 Ricoh Co Ltd Display device
JP2003022051A (en) * 2001-05-03 2003-01-24 Eastman Kodak Co Display driver and method for driving light emission video display
JP2002366100A (en) * 2001-06-05 2002-12-20 Tohoku Pioneer Corp Driving device of light emitting display panel
JP2003091259A (en) * 2001-09-18 2003-03-28 Tohoku Pioneer Corp Device for driving light-emitting display panel

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009529701A (en) * 2006-03-09 2009-08-20 ケンブリッジ ディスプレイ テクノロジー リミテッド Current drive display system
US8493293B2 (en) 2006-03-09 2013-07-23 Cambridge Display Technology Limited Current drive display system
JP2009042780A (en) * 2008-09-30 2009-02-26 Seiko Epson Corp Information display apparatus and driving method

Also Published As

Publication number Publication date
AU2003222611A1 (en) 2003-11-10
EP1497817A1 (en) 2005-01-19
WO2003091983A1 (en) 2003-11-06

Similar Documents

Publication Publication Date Title
US8188949B2 (en) Display driver circuits for organic light emitting diode displays with skipping of blank lines, method of reducing power consumption of a display, processor control code to implement the method, and carrier for the control code
JP4064400B2 (en) Display driver circuit for electroluminescent display using constant current source
US7738001B2 (en) PWM driver for a passive matrix display and corresponding method
US8395565B2 (en) Tagged multi line address driving
US20100295861A1 (en) Extended multi line address driving
US8228324B2 (en) Display apparatus having precharge capability
US9280930B2 (en) Back to back pre-charge scheme
GB2386462A (en) Display driver circuits
JP2001142413A (en) Active matrix type display device
JP2003317944A (en) Electro-optic element and electronic apparatus
US20100259528A1 (en) Dynamic Adaptation of the Power Supply Voltage for Current-Driven EL Displays
JP2005524107A (en) Display driver circuit for organic light-emitting diodes skipping blank lines
WO2005036515A1 (en) Electroluminescent display device with scrolling addressing
US8847944B2 (en) Matching current source/sink apparatus
JP2002278496A (en) Self-luminous display device and driving method therefor
US20100033517A1 (en) Bi-stable display and driving method thereof

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060419

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060419

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090630

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090930

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20091007

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091102

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100406

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100706

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100713

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101004

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110906

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120106

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120116

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120619

A045 Written measure of dismissal of application [lapsed due to lack of payment]

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20121030