JP2005349229A - Game machine - Google Patents
Game machine Download PDFInfo
- Publication number
- JP2005349229A JP2005349229A JP2005258139A JP2005258139A JP2005349229A JP 2005349229 A JP2005349229 A JP 2005349229A JP 2005258139 A JP2005258139 A JP 2005258139A JP 2005258139 A JP2005258139 A JP 2005258139A JP 2005349229 A JP2005349229 A JP 2005349229A
- Authority
- JP
- Japan
- Prior art keywords
- ball
- payout
- switch
- state
- game medium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Pinball Game Machines (AREA)
Abstract
Description
本発明は、パチンコ遊技機やコイン遊技機あるいはスロットマシンなどで代表される遊技機に関する。詳しくは、遊技媒体を検出する遊技媒体検出手段を備えた遊技機に関する。 The present invention relates to a gaming machine represented by a pachinko gaming machine, a coin gaming machine, a slot machine, or the like. Specifically, the present invention relates to a gaming machine provided with a game medium detecting means for detecting a game medium.
この種の遊技機として従来から一般的に知られているものに、たとえば、パチンコ遊技機、コイン遊技機またはスロットマシン等のように、遊技媒体を検出する遊技媒体検出手段の一例として、入賞領域に遊技媒体が入賞したことを検出する入賞検出スイッチを備えたものがある。 As an example of a game medium detecting means for detecting a game medium, such as a pachinko game machine, a coin game machine, or a slot machine, a prize area is conventionally known as this type of game machine. Some of them have a winning detection switch for detecting that a game medium has won.
そして、たとえば、パチンコ遊技機においては、入賞口に入賞したパチンコ球の通過を入賞検出スイッチにより検出する。その後、入賞検出スイッチにより得られた検出信号が遊技を制御する遊技制御手段に送信され、遊技制御手段において景品球の払出しの制御を行なっている。また、景品球が遊技球タンクまたは誘導樋に無いことを検出する球切れスイッチおよび景品球が余剰球受皿に満タンになったことを検出する満タンスイッチにおいては、球切れ状態および満タン状態を検出することで、球切れ検出信号および満タン検出信号が遊技制御手段に送信される。それにより、遊技制御手段においては、警報を発するための制御または払出しを停止するための制御等が行なわれている。 For example, in a pachinko gaming machine, the passage of a pachinko ball that has won a prize opening is detected by a winning detection switch. Thereafter, the detection signal obtained by the winning detection switch is transmitted to the game control means for controlling the game, and the game control means controls the payout of the prize ball. In addition, in the ball break switch that detects that the prize ball is not in the game ball tank or the guide rod and the full tank switch that detects that the prize ball is full in the surplus ball tray, By detecting this, a ball break detection signal and a full tank detection signal are transmitted to the game control means. Thereby, in the game control means, control for issuing an alarm or control for stopping payout is performed.
上記のパチンコ遊技機においては、パチンコ球の一瞬の通過を検出する入賞検出スイッチが発する検出信号と、パチンコ球の所定の期間の貯留状態を検出する球切れ検出スイッチまたは満タン検出スイッチが出力する検出信号との関係において、検出信号の有無をチェックする検出時間を同一にしていていたため、以下のような問題があった。 In the pachinko gaming machine described above, a detection signal generated by a winning detection switch that detects a momentary passage of a pachinko ball, and a ball breakage detection switch or a full tank detection switch that detects a storage state of the pachinko ball for a predetermined period are output. In relation to the detection signal, the detection time for checking the presence / absence of the detection signal is set to be the same, which causes the following problems.
上記のパチンコ遊技機においては、入賞検出スイッチの検出出力の検出時間に、球切れ検出スイッチまたは満タン検出スイッチの検出出力の検出時間を合わせると、球切れ検出スイッチまたは満タン検出スイッチは一瞬でもスイッチがＯＦＦまたはＯＮすると球切れまたは満タンを検出してしまう。その結果、誘導樋または余剰球受皿において貯留されているパチンコ球の状態がわずかに変化するだけでも、球切れスイッチまたは満タンスイッチはＯＮ−ＯＦＦするため、球切れまたは満タンを報知する必要がない場合において誤って警報を出すこと、または、景品球の払出を停止する必要が無い場合において景品球の払出を停止することがあった。 In the above pachinko gaming machine, if the detection time of the detection output of the winning detection switch is combined with the detection time of the detection output of the ball break detection switch or the full tank detection switch, the ball break detection switch or the full tank detection switch can be When the switch is turned OFF or ON, it is detected that the ball has run out or is full. As a result, even if the state of the pachinko ball stored in the guide rod or surplus ball tray is slightly changed, the ball break switch or full tank switch is turned on and off, so it is necessary to notify the ball break or full tank. In some cases, an alarm is mistakenly issued, or in the case where it is not necessary to stop the payout of the prize sphere, the payout of the prize sphere may be stopped.
また、球切れ検出スイッチおよび満タン検出スイッチの検出時間に、入賞検出スイッチの検出時間をあわせると、パチンコ球が入賞検出スイッチを通過してから所定の時間が経過しないとパチンコ球の検出信号が出力されないため、パチンコ球が入賞口に入賞してから景品球が払出されるまでに時間がかかり、遊技者に不満を生じさせることになっていた。 In addition, if the detection time of the winning detection switch is combined with the detection time of the ball break detection switch and the full tank detection switch, the pachinko ball detection signal will be output if a predetermined time has not passed since the pachinko ball passed the winning detection switch. Since it is not output, it takes time until the prize ball is paid out after the pachinko ball wins the winning opening, which causes the player to be dissatisfied.
この発明は上述の問題に鑑みてなされたものであって、複数種類の遊技媒体検出手段の遊技媒体の検出出力の判定時間が、それぞれの遊技媒体検出手段の用途に応じた適当な判定時間に設定された遊技機を提供することである。 The present invention has been made in view of the above-described problems, and the determination time of the game medium detection output of the plurality of types of game medium detection means is set to an appropriate determination time according to the use of each game medium detection means. It is to provide a set gaming machine.
請求項１に記載の本発明は、供給された電力により動作する複数の電気部品と、
該複数の電気部品それぞれを制御するための処理を行なうとともに、バックアップ電源により遊技機に対する電力供給が停止してもデータが保持されるＲＡＭを有し、電力供給開始時に前記ＲＡＭの保持データに基づいて制御を再開させることが可能な、第１の電気部品制御マイクロコンピュータおよび第２の電気部品制御マイクロコンピュータと、
前記遊技媒体を検出したときに遊技媒体検出信号を前記第１の電気部品制御マイクロコンピュータに出力する遊技媒体検出手段と、
該遊技媒体検出手段から前記遊技媒体検出信号が第１の所定期間出力されたことに応じて遊技媒体の払出に関連した処理を実行する遊技媒体検出判定手段と、
払出すための遊技媒体が欠乏した状態を検出して前記遊技媒体の払出の可否を判定するために用いられる信号を前記第１の電気部品制御マイクロコンピュータに出力する遊技媒体欠乏状態検出手段と、
払出された後に貯留される遊技媒体の貯留状態が満タンになったことを検出して前記遊技媒体の払出の可否を判定するために用いられる信号を前記第１の電気部品制御マイクロコンピュータに出力する遊技媒体満タン状態検出手段と、
前記遊技媒体欠乏状態検出手段が出力する信号および前記遊技媒体満タン状態検出手段が出力する信号に基づき、払出が不能であるか否かを判定する払出不能判定手段と、
供給された電力を整流し複数の電圧を生成する電圧生成手段と、
該電圧生成手段により整流された電力の電圧を監視し、予め定められた検出電圧に低下したときに検出信号を出力する電源監視手段とを含み、
前記第１の電気部品制御マイクロコンピュータと前記第２の電気部品制御マイクロコンピュータとは、共に、
単一の前記電源監視手段から前記検出信号が入力されるとともに、該検出信号に応じて、電力供給が停止してもデータが保持されている前記ＲＡＭへのアクセスを禁止するＲＡＭアクセス禁止処理を行なう電力供給停止時処理を実行し、かつ、
前記ＲＡＭがデータを保持している状態で電源断状態から電源が復帰したときに、前記ＲＡＭの保持データに基づいて、前記電源断状態発生時点の制御状態に復帰させる復帰時処理を行ない、
前記払出不能判定手段は、前記遊技媒体欠乏状態検出手段が出力する払出の不能を示す信号を前記第１の所定期間よりも長い第２の所定期間出力したとき、または、前記遊技媒体満タン状態検出手段が出力する払出の不能を示す信号を前記第１の所定期間よりも長い第３の所定期間出力したときに、前記遊技媒体の払出が不能である旨の判定をするとともに、前記遊技媒体の払出を不能とするための処理を実行する。
The present invention according to
The RAM has a RAM that performs processing for controlling each of the plurality of electrical components and that retains data even when power supply to the gaming machine is stopped by a backup power supply. Based on the retained data in the RAM when power supply is started A first electric component control microcomputer and a second electric component control microcomputer capable of resuming the control;
Game medium detection means for outputting a game medium detection signal to the first electric component control microcomputer when the game medium is detected;
Game medium detection determining means for executing processing related to payout of game media in response to the game medium detection signal being output from the game medium detection means for a first predetermined period;
Game medium deficiency state detection means for detecting a state in which a game medium for payout is deficient and outputting a signal used to determine whether or not the game medium can be paid out to the first electric component control microcomputer;
A signal used to determine whether or not the game medium can be paid out is detected and output to the first electrical component control microcomputer by detecting that the storage state of the game medium stored after the payout is full. A game medium full state detection means for
Based on the signal output from the game medium deficiency state detection means and the signal output from the game medium full state detection means, it is determined whether or not payout is impossible.
Voltage generating means for rectifying supplied power and generating a plurality of voltages;
Power supply monitoring means for monitoring the voltage of the power rectified by the voltage generating means and outputting a detection signal when the voltage is reduced to a predetermined detection voltage;
Both the first electrical component control microcomputer and the second electrical component control microcomputer are:
The detection signal is input from a single power supply monitoring means, and in response to the detection signal, a RAM access prohibiting process for prohibiting access to the RAM holding data even when power supply is stopped. Execute the power supply stop process to be performed, and
When the power is restored from the power-off state in a state where the RAM holds data, a process at the time of returning to the control state at the time of occurrence of the power-off state is performed based on the data held in the RAM,
The payout impossibility determining means outputs a signal indicating the payout impossibility outputted by the game medium deficiency state detecting means for a second predetermined period longer than the first predetermined period, or the game medium full state When the signal indicating the inability to pay out output from the detecting means is output for a third predetermined period longer than the first predetermined period, it is determined that the game medium cannot be paid out, and the game medium The process for making the payout impossible is executed.
請求項２に記載の本発明は、請求項１に記載の発明の構成に加えて、前記払出不能判定手段は、前記遊技媒体欠乏状態検出手段が第１の所定期間よりも長い第４の所定期間連続して遊技媒体の払出が不能であることを示す信号を出力しないことを条件に、前記遊技媒体の払出の停止を解除するための処理を実行する。 According to a second aspect of the present invention, in addition to the configuration of the first aspect of the invention, the payout impossibility determining means has a fourth predetermined condition in which the game medium deficiency state detecting means is longer than the first predetermined period. On the condition that a signal indicating that the game medium cannot be paid out is not output continuously for a period of time, a process for canceling the stop of the game medium payout is executed.
[作用]
請求項１に記載の本発明によれば、以下の作用が生じる。バックアップ電源により遊技機に対する電力供給が停止してもデータが保持されるＲＡＭを有する第１の電気部品制御マイクロコンピュータおよび第２の電気部品制御マイクロコンピュータの働きにより、供給された電力により動作する複数の電気部品それぞれを制御するための処理が行なわれるとともに、電力供給開始時に前記ＲＡＭの保持データに基づいて制御を再開させることが可能となる。遊技媒体検出手段の働きにより、前記遊技媒体を検出したときに遊技媒体検出信号が前記第１の電気部品制御マイクロコンピュータに出力される。遊技媒体検出判定手段の働きにより、遊技媒体検出手段から前記遊技媒体検出信号が第１の所定期間出力されたことに応じて遊技媒体の払出に関連した処理が実行される。遊技媒体欠乏状態検出手段の働きにより、払出すための遊技媒体が欠乏した状態を検出して前記遊技媒体の払出の可否を判定するために用いられる信号が前記第１の電気部品制御マイクロコンピュータに出力される。遊技媒体満タン状態検出手段の働きにより、払出された後に貯留される遊技媒体の貯留状態が満タンになったことが検出されて前記遊技媒体の払出の可否を判定するために用いられる信号が前記第１の電気部品制御マイクロコンピュータに出力される。払出不能判定手段の働きにより、前記遊技媒体欠乏状態検出手段が出力する信号および前記遊技媒体満タン状態検出手段が出力する信号に基づき、払出が不能であるか否かが判定される。電圧生成手段により、供給された電力が整流されて複数の電圧が生成される。電源監視手段の働きにより、電圧生成手段により整流された電力の電圧が監視され、予め定められた検出電圧に低下したときに検出信号が出力される。
[Action]
According to the first aspect of the present invention, the following effects occur. Even if the power supply to the gaming machine is stopped by the backup power supply, a plurality of units that operate with the supplied power by the functions of the first electric component control microcomputer and the second electric component control microcomputer having the RAM that retains data. Processing for controlling each of the electrical components is performed, and control can be resumed based on the data held in the RAM when power supply is started. A game medium detection signal is output to the first electric component control microcomputer when the game medium is detected by the action of the game medium detection means. By the operation of the game medium detection determination means, processing related to the payout of the game medium is executed in response to the game medium detection signal being output from the game medium detection means for the first predetermined period. A signal used to detect whether or not the game medium is to be paid out by detecting the lack of game media to be paid out by the action of the game medium deficiency state detection means is sent to the first electric component control microcomputer. Is output. A signal used to determine whether or not the game medium is paid out when it is detected that the storage state of the game medium stored after being paid out is full by the action of the game medium full tank state detection means. The data is output to the first electric component control microcomputer. Based on the signal output from the gaming medium deficiency state detecting means and the signal output from the gaming medium full state detecting means, it is determined by the function of the payout impossible determining means whether or not payout is impossible. The supplied power is rectified by the voltage generating means to generate a plurality of voltages. The voltage of the power rectified by the voltage generation means is monitored by the function of the power supply monitoring means, and a detection signal is output when the voltage drops to a predetermined detection voltage.
前記第１の電気部品制御マイクロコンピュータと前記第２の電気部品制御マイクロコンピュータとは、共に、単一の前記電源監視手段から前記検出信号が入力されるとともに、該検出信号に応じて、電力供給が停止してもデータが保持されている前記ＲＡＭへのアクセスを禁止するＲＡＭアクセス禁止処理を行なう電力供給停止時処理を実行し、かつ、前記ＲＡＭがデータを保持している状態で電源断状態から電源が復帰したときに、前記ＲＡＭの保持データに基づいて、前記電源断状態発生時点の制御状態に復帰させる復帰時処理を行なう。前記払出不能判定手段は、前記遊技媒体欠乏状態検出手段が出力する払出の不能を示す信号を前記第１の所定期間よりも長い第２の所定期間出力したとき、または、前記遊技媒体満タン状態検出手段が出力する払出の不能を示す信号を前記第１の所定期間よりも長い第３の所定期間出力したときに、前記遊技媒体の払出が不能である旨の判定をするとともに、前記遊技媒体の払出を不能とするための処理を実行する。 The first electric component control microcomputer and the second electric component control microcomputer both receive the detection signal from a single power supply monitoring unit and supply power in accordance with the detection signal. Executes a power access stop process that performs a RAM access prohibition process that prohibits access to the RAM in which data is retained even if the power is stopped, and the power is cut off while the RAM retains data When the power is restored from the power supply, a process at the time of returning to the control state at the time when the power-off state occurs is performed based on the data held in the RAM. The payout impossibility determining means outputs a signal indicating the payout impossibility outputted by the game medium deficiency state detecting means for a second predetermined period longer than the first predetermined period, or the game medium full state When the signal indicating the inability to pay out output from the detecting means is output for a third predetermined period longer than the first predetermined period, it is determined that the game medium cannot be paid out, and the game medium The process for making the payout impossible is executed.
請求項２に記載の本発明によれば、請求項１に記載の発明の作用に加えて、前記払出不能判定手段の働きにより、前記遊技媒体欠乏状態検出手段が第１の所定期間よりも長い第４の所定期間連続して遊技媒体の払出が不能であることを示す信号を出力しないことを条件に、前記遊技媒体の払出の停止を解除するための処理が実行される。 According to the second aspect of the present invention, in addition to the action of the first aspect of the invention, the game medium deficiency state detecting means is longer than the first predetermined period by the action of the payout impossibility determining means. On the condition that a signal indicating that the game medium cannot be paid out is not output continuously for the fourth predetermined period, a process for canceling the stop of the game medium payout is executed.
以下、本発明の一実施の形態を図面を参照して説明する。
まず、遊技機の一例であるパチンコ遊技機の全体構成について説明する。図１はパチンコ遊技機１を正面から正面図、図２はパチンコ遊技機１の内部構造を示す全体背面図、図３はパチンコ遊技機１の遊技盤を背面から見た背面図である。なお、以下の実施の形態では、パチンコ遊技機を例に説明を行なうが、本発明による遊技機はパチンコ遊技機に限られず、コイン遊技機等であってもよい。また、画像式の遊技機やスロット機にも適用することができる。
Hereinafter, an embodiment of the present invention will be described with reference to the drawings.
First, an overall configuration of a pachinko gaming machine that is an example of a gaming machine will be described. 1 is a front view of the
図１に示すように、パチンコ遊技機１は、額縁状に形成されたガラス扉枠２を有する。ガラス扉枠２の下部表面には打球供給皿３がある。打球供給皿３の下部には、打球供給皿３から溢れた貯留球を貯留する余剰球受皿４と打球を発射する打球操作ハンドル（操作ノブ）５が設けられている。ガラス扉枠２の後方には、遊技盤６が着脱可能に取付けられている。また、遊技盤６の前面には遊技領域７が設けられている。
As shown in FIG. 1, the
遊技領域７の中央付近には、複数種類の図柄を可変表示するための可変表示部９と７セグメントＬＥＤによる可変表示器１０とを含む可変表示装置８が設けられている。また、可変表示器１０の下部には、４個のＬＥＤからなる通過記憶表示器（普通図柄用記憶表示器）４１が設けられている。この実施の形態では、可変表示部９には、「左」、「中」、「右」の３つの図柄表示エリアがある。可変表示装置８の側部には、打球を導く通過ゲート１１が設けられている。通過ゲート１１を通過する打球は、球出口１３を経て始動入賞口１４の方に導かれる。通過ゲート１１と球出口１３との間の通路には、通過ゲート１１を通過した打球を検出するゲートスイッチ１２がある。また、始動入賞口１４に入った入賞球は、遊技盤６の背面に導かれ、始動口スイッチ１７によって検出される。また、始動入賞口１４の下部には開閉動作を行なう可変入賞球装置１５が設けられている。可変入賞球装置１５は、ソレノイド１６によって開状態とされる。
Near the center of the
可変入賞球装置１５の下部には、特定遊技状態（大当り状態）においてソレノイド２１によって開状態とされる開閉板２０が設けられている。この実施の形態では、開閉板２０が大入賞口を開閉する手段である。開閉板２０から遊技盤６の背面に導かれた入賞球のうち一方（Ｖゾーン）に入った入賞球はＶカウントスイッチ２２で検出される。また、開閉板２０からの入賞球はカウントスイッチ２３で検出される。可変表示装置８の下部には、始動入賞口１４に入った入賞球数を表示する４個の表示部を有する始動入賞記憶表示器１８が設けられている。この例では、４個を上限として、入賞がある毎に、始動入賞記憶表示器１８は点灯している表示部を１つずつ増やす。そして、可変表示部９の可変表示が開始される毎に、点灯している表示部を１ずつ減らす。
An open / close plate 20 that is opened by a
遊技盤６には、複数の入賞口１９，２４が設けられ、遊技球の入賞口１９，２４への入賞は入賞口スイッチ１９ａ，２４ａによって検出される。遊技領域７の左右周辺には、遊技中に点灯表示される装飾ランプ２５が設けられ、下部には、入賞しなかった打球を吸収するアウト口２６がある。また、遊技領域７の外側の左右上部には、効果音を発する２つのスピーカ２７が設けられている。遊技領域７の外周には、遊技効果ＬＥＤ２８ａおよび遊技効果ランプ２８ｂ，２８ｃが設けられている。
The
そして、この例では、一方のスピーカ２７の近傍に、景品球払出時に点灯する賞球ランプ５１が設けられ、他方のスピーカ２７の近傍に、補給球が切れたときに点灯する球切れランプ５２が設けられている。さらに、図１には、パチンコ遊技機１に隣接して設置され、プリペイドカードが挿入されることによって球貸を可能にするカードユニット５０も示されている。
In this example, a
カードユニット５０には、使用可能状態であるか否かを示す使用可能表示ランプ１５１、カード内に記憶された残額情報に端数（１００円未満の数）が残存する場合にその端数を打球供給皿３の近傍に設けられている度数表示ＬＥＤに生じさせるための端数表示スイッチ１５２、カードユニット５０がいずれの側のパチンコ遊技機１に対応しているのかを示す連結台方向表示器１５３、カードユニット５０内にカードが投入されていることを示すカード投入表示ランプ１５４、記録媒体としてのカードが挿入されるカード挿入口１５５、および、カード挿入口１５５の裏面に設けられているカードリーダライタの機構を点検する場合にカードユニット５０を開放するためのカードユニット錠１５６が設けられている。
The
打球発射装置から発射された打球は、打球レールを通って遊技領域７に入り、その後、遊技領域７を下りてくる。打球が通過ゲート１１を通ってゲートスイッチ１２で検出されると、可変表示器１０の表示装置が連続的に変化する状態になる。また、打球が始動入賞口１４に入り始動入賞口スイッチ１７で検出されると、図柄の変動を開始できる状態であれば、可変表示部９内の図柄回転を始める。図柄の変動を開始できる状態でなければ、始動入賞記憶を１増やす。
The hit ball fired from the hit ball launching device enters the
可変表示部９内の映像の回転は、一定時間が経過したときに停止する。停止時の画像の組合せが大当り図柄の組合せであると、大当り遊技状態に移行する。すなわち、開閉板２０が、一定時間経過するまで、または、所定個数（たとえば１０個）の打球が入賞するまで開放する。そして、開閉板２０の開放中に打球が特定入賞領域に入賞しＶカウントスイッチ２２で検出されると、継続権が発生し開閉板２０の開放が再度行なわれる。継続権の発生は、所定回数（たとえば１５ラウンド）許容される。
The rotation of the video in the
停止時の可変表示部９内の画像の組合せが確率変動を伴う大当り図柄の組合せである場合には、次に大当りとなる確率が高くなる。すなわち高確率状態という遊技者にとってさらに有利な状態となる。また、可変表示器１０における停止図柄が所定の図柄（当り図柄）である場合に、可変入賞球装置１５が所定時間だけ開状態になる。さらに、高確率状態では、可変表示器１０における停止図柄が当り図柄になる確率が高められるとともに、可変入賞球装置１５の開放時間と開放回数が高められる。
When the combination of images in the
次に、パチンコ遊技機１の裏面の構造について図２を参照して説明する。
可変表示装置８の背面では、図２に示すように、機構盤３６の上部に遊技機タンク３８が設けられ、パチンコ遊技機１が遊技機設置島に設置された状態でその上方から遊技球が遊技球タンク３８に供給される。遊技球供給タンク３８内の遊技球は、誘導樋３９を通って球払出装置９７に至る。
Next, the structure of the back surface of the
On the back surface of the
機構盤３６には、中継基板３０を介して可変表示部９を制御する可変表示制御ユニット２９、基板ケース３２に覆われ遊技制御用マイクロコンピュータ等が搭載された遊技制御基板（主基板）３１、可変表示制御ユニット２９と遊技制御基板３１との間の信号を中継するための中継基板３３、および、景品球などの払出制御を行なう払出制御用マイクロコンピュータなどが搭載された払出制御基板３７が設置されている。さらに、機構盤３６の下部には、モータの回転力を利用して打球を遊技領域７に発射する打球発射装置３４と、遊技効果ランプ・ＬＥＤ２８ａ，２８ｂ，２８ｃ、賞球ランプ５１および球切れランプ５２に信号を送るためのランプ制御基板３５が設置されている。
The
また、図３はパチンコ遊技機１の機構盤を背面から見た背面図である。誘導樋３９を通った遊技球は、図３に示されるように、球切れ検出器１８７ａ，１８７ｂを通過して供給樋１８６ａ，１８６ｂを経て球払出装置９７に至る。球払出装置９７から払出された遊技球は、連絡口４５を通ってパチンコ遊技機１の前面に設けられている打球供給皿３に供給される。連絡口４５の側方には、パチンコ遊技機１の前面に設けられている余剰球受皿４に連通する余剰球通路４６が掲載されている。入賞に基づく景品球が多数払出されて打球供給皿３が満杯になり、ついには遊技球が連絡口４５に到達した後さらに遊技球が払出されると、遊技球が、余剰球通路４６を経て余剰球受皿４に導かれる。さらに遊技球が払出されると、感知レバー４７が満タンスイッチ４８を押圧して満タンスイッチ４８がオンする。この状態では、球払出装置９７内のステッピングモータの回転が停止して球払出装置９７の動作が停止するとともに、必要に応じて打球発射装置３４の駆動も停止する。なお、この実施の形態では、電気的駆動源の駆動によって遊技球を払出す球払出装置として、ステッピングモータの回転によって遊技球が払出される球払出装置９７を例示するが、その他の駆動源によって遊技球を送出す構造の球払出装置を用いてもよいし、電気的駆動源の駆動によってストッパを外し遊技球の自重によって払出がなされる構造の球払出装置を用いてもよい。
FIG. 3 is a rear view of the mechanism board of the
賞球払出制御を行なうために、入賞口スイッチ１９ａ，２４ａ、始動口スイッチ１７およびＶカウントスイッチ２２からの信号が、主基板３１に送られる。主基板３１のＣＰＵ５６は、始動口スイッチ１７がオンすると６個の賞球払出に対応した入賞が発生したことを知る。また、カウントスイッチ２３がオンすると１５個の賞球払出に対応した入賞が発生したことを知る。そして、入賞口スイッチがオンすると１０個の賞球払出に対応した入賞が発生したことを知る。なお、この実施の形態では、たとえば、入賞口２４に入賞した遊技球は、入賞口２４からの入賞球流路に設けられている入賞口スイッチ２４ａで検出され、入賞口１９に入賞した遊技球は、入賞口１９からの入賞球流路に設けられている入賞口スイッチ１９ａで検出される。すなわち、遊技領域に設けられた入賞口の全てに対応してそれぞれ入賞球を検出するためのスイッチが設けられている。
In order to perform the prize ball payout control, signals from the winning opening switches 19a and 24a, the start opening switch 17 and the
図４は、主基板３１における回路構成の一例を示すブロック図である。なお、図４には、払出制御基板３７、ランプ制御基板３５、音声制御基板７０、発射制御基板９１および表示制御基板８０が示されている。主基板３１には、プログラムに従ってパチンコ遊技機１を制御する基本回路５３と、ゲートスイッチ１２、始動口スイッチ１７、Ｖカウントスイッチ２２、カウントスイッチ２３および入賞口スイッチ１９ａ，２４ａからの信号を基本回路に与えるスイッチ回路５８と、該入賞球装置１５を開閉するソレノイド１６および開閉板２０を開閉するソレノイド２１を基本回路５３からの指令に従って駆動するソレノイド回路５９とが搭載されている。
FIG. 4 is a block diagram illustrating an example of a circuit configuration in the
また、基本回路５３から与えられるデータに従って、大当りの発生を示す大当り情報、可変表示部９の画像表示開始に利用された始動入賞球の個数を示す有効始動情報確率変動が生じたことを示す確変情報とをホール管理コンピュータ等のホストコンピュータに対して出力する情報出力回路６４を含む。
Further, according to the data supplied from the basic circuit 53, the jackpot information indicating the occurrence of the jackpot, the probability change indicating that the effective start information probability variation indicating the number of start winning balls used for starting the image display of the
基本回路５３は、ゲーム制御用のプログラム等を記憶するＲＯＭ５４、ワークメモリとして使用される記憶手段の一例であるＲＡＭ５５、制御用プログラムに従って制御動作を行なうＣＰＵ５６およびＩ／Ｏポート部５７を含む。この実施の形態ではＲＯＭ５４，ＲＡＭ５５はＣＰＵ５６に搭載されている。すなわち、ＣＰＵ５６は、１チップマイクロコンピュータである。なお、１チップマイクロコンピュータは、少なくともＲＡＭ５５が内蔵されていればよく、ＲＯＭ５４およびＩ／Ｏポート部５７は外付けであっても内蔵されていてもよい。また、Ｉ／Ｏポート部５７は、マイクロコンピュータにおける情報入出力可能な端子である。
The basic circuit 53 includes a ROM 54 that stores a game control program and the like, a
さらに、主基板３１には、電源投入時に基本回路５３をリセットするためのシステムリセット回路６５と、基本回路５３から与えられるアドレス信号をデコードしてＩ／Ｏポート部５７のうちいずれかのＩ／Ｏポート部を選択するための信号を出力するアドレスデコード回路６７とが設けられている。なお、球払出装置９７から主基板３１に入力されるスイッチ情報もあるが、図４においてはそれらは省略されている。
Further, the
遊技球を打球して発射する打球発射装置は発射制御基板９１上の回路によって制御される駆動モータ９４で駆動される。そして、駆動モータ９４の駆動力は、操作ノブ５の操作量に従って調整される。すなわち、発射制御基板９１上の回路によって、操作ノブ５の操作量に応じた速度で打球が発射されるように制御される。
A ball hitting device for hitting and launching a game ball is driven by a drive motor 94 controlled by a circuit on the
なお、この実施の形態では、ランプ制御基板３５に搭載されているランプ制御手段が、遊技盤に設けられている始動記憶表示器１８、ゲート通過記憶表示器４１および装飾ランプ２５の表示制御を行なうとともに、枠側に設けられている遊技効果ランプ・ＬＥＤ２８ａ，２８ｂ，２８ｃ、賞球ランプ５１および球切れランプ５２の表示制御を行なう。ここで、ランプ制御手段は発光体制御手段の一例である。また、特別図柄を可変表示する可変表示部９および普通図柄を可変表示する可変表示器１０の表示制御は、図柄制御基板８０に搭載されている図柄制御手段によって行なわれる。
In this embodiment, the lamp control means mounted on the
図５は、払出制御基板３７および球払出装置９７の構成要素などの払出に関連する構成要素を示すブロック図である。図５に示すように、満タンスイッチ４８からの検出信号は、中継基板７１を介して主基板３１にＩ／Ｏポート５７に入力される。満タンスイッチ４８は、余剰球受皿４の満タンを検出するスイッチである。
FIG. 5 is a block diagram showing components related to payout, such as components of the
球切れ検出スイッチ１６７および球切れスイッチ１８７（１８７ａ，１８７ｂ）からの検出信号は、中継基板７２および中継基板７１を介して主基板３１のＩ／Ｏポート５７に入力される。なお、球切れ検出スイッチ１６７は、直接球切れ情報を外部出力するものでもよい。球切れ検出スイッチ１６７は遊技球タンク３８内の補給球の不足を検出するスイッチであり、球切れスイッチ１８７は、遊技球通路内の遊技球の有無を検出するスイッチである。
Detection signals from the ball
主基板３１のＣＰＵ５６は、球切れ検出スイッチ１６７または球切れスイッチ１８７からの検出信号が球切れ状態を示しているか、または、満タンスイッチ４８からの検出信号が満タン状態を示していると、球貸し禁止を指示する払出制御コマンドを送出する。球貸し禁止を指示する払出制御コマンドを受信すると、払出制御基板３７の払出制御用ＣＰＵ３７１は、球貸処理を停止する。
When the detection signal from the ball
さらに、賞球カウントスイッチ３０１ａおよび球貸カウントスイッチ３０１ｂからの検出信号も、中継基板７２および中継基板７１を介して、主基板３１のＩ／Ｏポート５７に入力される。また、賞球カウントスイッチ３０１Ａおよび賞球カウントスイッチ３０１Ｂは、球払出装置９７の払出機構部分に設けられ、実際に払出された払出球を検出する。
Further, detection signals from the prize ball count switch 301 a and the ball rental count switch 301 b are also input to the I /
そのため、玉払出装置９７の内部には、入賞に基づく景品球が通過する賞球通路と貸球が通過する球貸通路とが設けられている。賞球通路には入賞に基づく景品球が払い出されたことを検出する賞球カウントスイッチ３０１Ａが設けられ、球貸通路には貸球が払出されたことを検出すると球貸カウントスイッチ３０１Ｂが設けらている。そして、振分ソレノイドによって駆動される振分部材によって、１つの払出モータによって払出された遊技球が賞球通路を通過するかまたは球貸通路を通過する。それにより、賞球と貸球とが別個にカウントされる。なお、本実施の形態においては、１つの払出モータによって払出された遊技球を振分け部材によって振分けることにより賞球と貸球とを検出するようにしたが、振分部材を設けずに、賞球用の払出機構と球貸用の払出機構とを別個に設け、それぞれの機構内に設けられた検出スイッチにより賞球と貸球とを検出するような遊技機であってもよい。
Therefore, inside the
入賞があると、払出制御基板３７には、主基板３１の出力ポート（ポートＧ，Ｈ）５７７，５７８から賞球個数を示す払出制御コマンドが入力される。出力ポート５７７は８ビットのデータを出力し、出力ポート５７８は１ビットのストローブ信号（ＩＮＴ信号）を出力する。賞球個数を示す払出制御コマンドは、入力バッファ回路３７３を介してＩ／Ｏポート３７２ａに入力される。払出制御用ＣＰＵ３７１は、Ｉ／Ｏポート３７２ａを介して払出制御コマンドを入力し、払出制御コマンドに応じて球払出装置９７を駆動して供給払出を行なう。
When there is a winning, a payout control command indicating the number of winning balls is input to the
なお、この実施の形態では、払出制御用ＣＰＵ３７１は、１チップマイクロコンピュータであり、少なくともＲＡＭが内蔵されている。
In this embodiment, the
払出制御用ＣＰＵ３７１は、出力ポート３７２ｇを介して、貸球数を示す球貸個数信号をターミナル基板１６０に出力し、ブザー駆動信号をブザー基板７５入出力する。ブザー基板７５にはブザーが搭載されている。さらに、出力ポート３７２ｅを介してエラー表示用ＬＥＤ３７４にエラー信号を出力する。
The
さらに、払出制御基板３７の入力ポート３７２ｂには、中継基板７２を介して、賞球カウントスイッチ３０１Ａからの検出信号が入力される。払出制御基板３７からの払出モータ２８９への駆動信号は、出力ポート３７２ｃおよび中継基板７２を介して球払出装置９７の払出機構部分における払出モータ２８９に伝えられる。
Further, a detection signal from the prize
カードユニット５０には、カードユニット制御用マイクロコンピュータが搭載されている。また、カードユニット５０には、端数表示装置１５２、連結台方向表示器１５３、カード投入表示ランプ１５４およびカード挿入口１５５が設けられている（図１参照）。残高表示基板７４には、打球供給皿３の近傍に設けられている度数表示ＬＥＤ、球貸スイッチおよび返却スイッチが接続される。
The
残高表示基板７４からカードユニット５０には、遊技者の操作に応じて、球貸スイッチ信号および返却スイッチ信号が払出制御基板３７を介して与えられる。また、カードユニット５０から残高表示基板７４には、プリペイドカードの残高を示すカード残高表示信号および球貸可能表示信号が払出制御基板３７を介して与えられる。カードユニット５０と払出制御基板３７との間では、接続信号（ＶＬ信号）、ユニット操作信号（ＰＲＤＹ信号）、球貸要求信号（ＢＲＱ信号）、球貸完了信号（ＥＸＳ信号）およびパチンコ機動作信号（ＢＲＤＹ信号）がＩ／Ｏポート３７２ｆを介してやり取りされる。
A ball rental switch signal and a return switch signal are given from the
パチンコ遊技機１の電源が投入されると、払出制御基板３７の払出制御用ＣＰＵ３７１は、カードユニット５０にＰＲＤＹ信号を出力する。また、カードユニット制御用マイクロコンピュータは、ＶＬ信号を出力する。払出制御用ＣＰＵ３７１は、ＶＬ信号の入力状態により接続状態／未接続状態を判定する。カードユニット５０においてカードが受付けられ、球貸スイッチが操作され球貸スイッチ信号が入力されると、カードユニット制御用マイクロコンピュータは、払出制御基板３７にＢＲＤＹ信号を出力する。この時点から所定の遅延時間が経過すると、カードユニット制御マイクロコンピュータは、払出制御基板３７にＢＲＱ信号を出力する。そして、払出制御基板３７の払出制御用ＣＰＵ３７１は、カードユニット５０に対するＥＸＳ信号を立上げ、カードユニット５０からのＢＲＱ信号の立下がりを検出すると、払出モータ２８９を駆動し、所定個数の貸球を遊技者に払出す。このとき、振分用ソレノイド３１０を駆動している。すなわち、球振分部材３１１を球貸側に向ける。そして、払出が完了したら、払出制御用ＣＰＵ３７１は、カードユニット５０に対するＥＸＳ信号を立下げる。その後、カードユニット５０からのＢＲＤＹ信号がオン状態でなければ、賞球払出制御を実行する。
When the power of the
以上のように、カードユニット５０からの信号はすべて払出制御基板３７に入力される構成になっている。したがって、球貸制御に関して、カードユニット５０から主基板３１に信号が入力されることはなく、主基板３１の基本回路５３にカードユニット５０の側から不正に信号が入力される余地はない。なお、主基板３１および払出制御基板３７には、ソレノイドおよびモータやランプを駆動するためのドライバ回路が搭載されているが、図５では、それらの回路は省略されている。
As described above, all the signals from the
なお、この実施の形態ではカードユニット５０が設けられている場合を例にするが、コイン投入に応じてその金額に応じた遊技球を貸出す場合にも本発明を適用できる。また、この実施の形態では遊技球を貸出す場合を例にしているが、得点に加算されるものであっても本発明を適用できる。
In this embodiment, the case where the
この実施の形態では、主基板３１および払出制御基板３７におけるＲＡＭは、バックアップ電源でバックアップされている。すなわち、遊技球に対する電力供給が停止しても、所定期間はＲＡＭの内容が保存される。そして、各ＣＰＵは、電源電圧の低下を検出すると、所定の処理を行なった後に電源復旧待ちの状態になる。また、電源投入時に、各ＣＰＵは、ＲＡＭにデータが保存されている場合には、保存データに基づいて電源断前の状態を復元する。
In this embodiment, the RAM in the
図６は、電源監視および電源バックアップのためのＣＰＵ５６周りの一構成例を示すブロック図である。図６に示すように、第１の電源監視回路（電源監視手段、または、第１の電源監視手段）からの電圧低下信号が、ＣＰＵ５６のマスク不能割込端子（ＮＭＩ端子）に接続されている。第１の電源監視回路は、遊技機が使用する各種直流電流のうちいずれかの電源の電圧を監視して電源電圧低下を検出する回路である。この実施形態では、第１の電源監視回路は、ＶSLの電源電圧を監視して、その電圧値が所定値以下になるとローレベルの電圧低下信号を発生する。電源電圧ＶSLは、遊技機で使用される直流電圧のうちで最大のものであってこの例では、＋３０Ｖである。したがって、ＣＰＵ５６は、割込処理によって電源断、または、電源低下の発生を確認することができる。なお、この実施の形態では、第１の電源監視回路は、後述する電源基板に搭載されている。 FIG. 6 is a block diagram showing a configuration example around the CPU 56 for power supply monitoring and power supply backup. As shown in FIG. 6, the voltage drop signal from the first power supply monitoring circuit (power supply monitoring means or first power supply monitoring means) is connected to the non-maskable interrupt terminal (NMI terminal) of the CPU 56. . The first power supply monitoring circuit is a circuit that monitors a power supply voltage of various DC currents used by the gaming machine and detects a power supply voltage drop. In this embodiment, the first power supply monitoring circuit monitors the power supply voltage of VSL, and generates a low-level voltage drop signal when the voltage value falls below a predetermined value. The power supply voltage VSL is the largest DC voltage used in the gaming machine, and in this example, is + 30V. Therefore, the CPU 56 can confirm the occurrence of power interruption or power supply drop by interrupt processing. In this embodiment, the first power supply monitoring circuit is mounted on a power supply board described later.
図６には、システムリセット回路６５も示されているが、この実施の形態では、システムリセット回路６５は、第２の電源監視回路（第２の電源監視手段）も兼ねている。すなわち、リセットＩＣ６５１は、電源投入時に、外付けのコンデンサと容量で決まる所定時間だけ出力をローレベルとし、所定時間が経過すると出力をハイレベルにする。すなわち、リセット信号をハイレベルに立上げてＣＰＵ５６を動作可能状態にする。また、リセットＩＣ６５１は、第１の電源監視回路が監視する電源電圧と等しい電源電圧である電源電圧ＶSLを監視して、電圧値が所定値（第１の電源監視回路が電圧低下信号を出力する電源電圧値よりも低い値）以下になるとローレベルの電圧低下信号を発生する。したがって、ＣＰＵ５６は、第１の電源監視回路からの電圧低下信号に応じて所定の電力供給停止時処理を行なった後、システムリセットされる。なお、この実施の形態では、リセット信号と第２の電源監視回路からの電圧低下信号とは同一の信号である。
Although the system reset
図６に示すように、リセットＩＣ６５１からのリセット信号は、ＮＡＮＤ回路９４７（論理積回路）に入力されるとともに、反転回路（ＮＯＴ回路）９４４を介してカウンタＩＣ９４１のクリア端子に入力される。カウンタＩＣ９４１は、クリア端子への入力がローレベルになると、発振器９４３からのクロック信号をカウントする。そして、カウンタＩＣ９４１のＱ５出力がＮＯＴ回路９４５，９４６を介してＮＡＮＤ回路９４７に入力される。また、カウンタＩＣ９４１のＱ６出力は、フリップフロップ（ＦＦ）９４２のクロック端子に入力される。フリップフロップ９４２のＤ入力はハイレベルに固定され、Ｑ出力は論理和回路（ＯＲ回路）９４９に入力される。ＯＲ回路９４９の他方の入力には、ＮＡＮＤ回路９４７の出力がＮＯＴ回路９４８を介して導入される。そして、ＯＲ回路９４９の出力がＣＰＵ５６のリセット端子に接続されている。このような構成によれば、電源投入時に、ＣＰＵ５６のリセット端子に２回のリセット信号（ローレベル信号）が与えられるので、ＣＰＵ５６は、確実に動作を開始する。
As shown in FIG. 6, the reset signal from the reset IC 651 is input to the NAND circuit 947 (logical product circuit) and also input to the clear terminal of the
そして、たとえば、第１の電源監視回路の検出電圧（電圧低下信号を出力することになる電圧）を＋２２Ｖとし、第２の電源監視回路の検出電圧を＋９Ｖとする。そのように構成した場合には、第１の電源監視回路と第２の電源監視回路とは、同一の電源の電圧ＶSLを監視するので、第１の電源監視回路が電圧低下信号を出力するタイミングと第２の電圧監視回路が電圧低下信号を出力するタイミングとの差を所望の所定時間に確実に設定することができる。所望の所定時間とは、第１の電源監視回路から発せられた電圧低下信号に応じて電力供給停止時処理を開始してから電力供給停止時処理が確実に完了するまでの期間である。 For example, the detection voltage of the first power supply monitoring circuit (the voltage that outputs the voltage drop signal) is set to + 22V, and the detection voltage of the second power supply monitoring circuit is set to + 9V. In such a configuration, since the first power supply monitoring circuit and the second power supply monitoring circuit monitor the voltage VSL of the same power supply, the timing at which the first power supply monitoring circuit outputs the voltage drop signal. And the timing at which the second voltage monitoring circuit outputs the voltage drop signal can be reliably set to a desired predetermined time. The desired predetermined time is a period from when the power supply stop process is started in response to the voltage drop signal generated from the first power supply monitoring circuit until the power supply stop process is reliably completed.
この例では、第１の電源監視手段が検出信号を出力することになる第１検出条件は＋３０Ｖ電源電圧が＋２２Ｖにまで低下したことであり、第２の電源監視手段が検出信号を出力することになる第２検出条件は＋３０Ｖ電源電圧が＋９Ｖにまで低下したことにである。ただし、ここで用いられている電圧値は一例であって、他の値を用いてもよい。 In this example, the first detection condition for the first power supply monitoring means to output the detection signal is that the + 30V power supply voltage has dropped to + 22V, and the second power supply monitoring means outputs the detection signal. The second detection condition is that the + 30V power supply voltage has dropped to + 9V. However, the voltage value used here is an example, and other values may be used.
ただし、監視範囲が狭まるが、第１の電圧監視回路および第２の電圧監視回路それぞれの監視電圧として＋５Ｖ電源電圧を用いることも可能である。その場合にも、第１の電圧監視回路の検出電圧は、第２の電圧監視回路の検出電圧よりも高く設定される。 However, although the monitoring range is narrowed, it is also possible to use the + 5V power supply voltage as the monitoring voltage of each of the first voltage monitoring circuit and the second voltage monitoring circuit. Also in that case, the detection voltage of the first voltage monitoring circuit is set higher than the detection voltage of the second voltage monitoring circuit.
ＣＰＵ５６等の駆動電源である＋５Ｖ電源から電力が供給されていない間、ＲＡＭの少なくとも一部は、電源基板から供給されるバックアップ電源によってバックアップされ、遊技機に対する電源が遮断しても内容は保存される。そして、＋５Ｖ電源が復旧すると、システムリセット回路６５からリセット信号が発せられるので、ＣＰＵ５６は、通常の動作状態に復帰する。そのとき、必要なバックアップ記憶情報が保存されているため、停電等からの復旧時に停電が発生した時点の遊技状態に復帰することができる。
While power is not being supplied from the + 5V power source that is the driving power source of the CPU 56 or the like, at least a part of the RAM is backed up by the backup power source supplied from the power supply board, and the contents are preserved even if the power source for the gaming machine is shut off. The When the +5 V power supply is restored, a reset signal is issued from the system reset
なお、図６では、電源投入時にＣＰＵ５６のリセット端子に２回のリセット信号（ローレベル信号）が与えられる構成が示されたが、リセット信号の立上がりタイミングが１回しかなくても確実にリセット解除されるＣＰＵを使用する場合には、符号９４１〜９４９で示された回路素子は不要である。その場合、リセットＩＣ６５１の出力がそのままＣＰＵ５６のリセット端子に接続される。
Although FIG. 6 shows a configuration in which a reset signal (low level signal) is given twice to the reset terminal of the CPU 56 when the power is turned on, the reset release is surely canceled even if the reset signal rises only once. When using the CPU to be used, the circuit elements denoted by
図７は、遊技機の電源基板９１０の一構成例を示すブロック図である。電源基板９１０は、主基板３１、表示制御基板８０、音声制御基板７０、ランプ制御基板３５および払出制御基板３７等の電気部品制御基板と独立して設置され、遊技機内の各電気部品制御基板および機構部品が使用する電圧を生成する。この例では、ＡＣ２４Ｖ、ＤＣ＋３０Ｖ（ＶSL）、ＤＣ＋２１Ｖ、ＤＣ＋１２Ｖ（ＶDD）およびＤＣ＋５Ｖ（Ｖcc）を生成する。また、バックアップ電源となるコンデンサ９１６は、ＤＣ＋５Ｖ（ＶBB）すなわち各基板上のＩＣ等を駆動する電源のラインから充電される。
FIG. 7 is a block diagram illustrating a configuration example of the
トランス９１１は、交流電源からの交流電圧を２４Ｖに変換する。ＡＣ２４Ｖ電圧は、コネクタ９１５に出力される。また、整流回路９１２は、ＡＣ２４Ｖから＋３０Ｖの直流電圧を生成し、ＤＣ−ＤＣコンバータ９１３およびコネクタ９１５に出力する。ＤＣ−ＤＣコンバータ９１３は、＋２１Ｖ、＋１２Ｖおよび＋５Ｖを生成してコネクタ９１５に出力する。コネクタ９１５はたとえば中継基板に接続されて中継基板から各電気部品制御基板および機構部品に必要な電圧の電力が供給される。なお、トランス９１１の入力側には、遊技機に対する電源供給を停止したり開始したりするための電源スイッチが設置されている。
The transformer 911 converts AC voltage from the AC power source into 24V. The AC 24V voltage is output to the
ＤＣ−ＤＣコンバータ９１３からの＋５Ｖラインは分岐してバックアップ＋５Ｖラインを形成する。バックアップ＋５Ｖラインとグランドレベルとの間には大容量のコンデンサ９１６が接続されている。コンデンサ９１６は、遊技機に対する電力供給が遮断されたときの電気部品制御基板のバックアップＲＡＭ（電源バックアップされているＲＡＭすなわち記憶内容保持状態となり得る記憶手段）に対して記憶状態を保持できるように電力を供給するバックアップ電源となる。また、＋５Ｖラインとバックアップ＋５Ｖラインとの間に、逆流防止用のダイオード９１７が挿入される。 The + 5V line from the DC-DC converter 913 branches to form a backup + 5V line. A large-capacitance capacitor 916 is connected between the backup + 5V line and the ground level. Capacitor 916 has power so that the storage state can be maintained with respect to the backup RAM of the electrical component control board when the power supply to the gaming machine is cut off (RAM that is backed up by power, that is, storage means that can be in the storage content holding state). Backup power supply. Further, a backflow preventing diode 917 is inserted between the + 5V line and the backup + 5V line.
なお、バックアップ電源として、＋５Ｖ電源から充電可能な電池を用いてもよい。電池を用いる場合には、＋５Ｖ電源から電力供給されない状態が所定時間継続すると容量がなくなるような充電池が用いられる。 A battery that can be charged from a + 5V power supply may be used as the backup power supply. In the case of using a battery, a rechargeable battery is used in which the capacity disappears when a state in which no power is supplied from the +5 V power source continues for a predetermined time.
また、電源基板９１０には、上述した第１の電源監視回路を構成する電源監視用ＩＣ９０２が搭載されている。電源監視用ＩＣ９０２は、電源電圧ＶSLを導入し、電源電圧ＶSLを監視することによって電源断の発生を検出する。具体的には、電源電圧ＶSLが所定値（この例では＋２２Ｖ）以下になると、電源断または電圧低下が生ずるとして電圧低下信号を出力する。なお、監視対象の電源電圧は、各電気部品制御基板に搭載されている回路素子の電源電圧（この例では＋５Ｖ）よりも高い電圧であることが好ましい。この例では、交流から直流に変換された直後の電圧ＶSL（＋３０Ｖ）が用いられている。電源監視用ＩＣ９０２からの電圧低下信号は、主基板３１や払出制御基板３７等の各種制御基板に供給される。
The
電源監視用ＩＣ９０２が電源断または電圧低下を検知するための所定値は、通常時の電圧より低いが、各電気部品制御基板上のＣＰＵがしばらくの間動作し得る程度の電圧である。また、電源監視用ＩＣ９０２が、ＣＰＵ等の回路素子を駆動するための電圧（この例では＋５Ｖ）よりも高く、また、交流から直流に変換された直後の電圧を監視するように構成されているので、ＣＰＵが必要とする電圧に対して監視範囲を広げることができる。したがってより精密な監視を行なうことができる。さらに、監視電圧としてＶSL（＋３０Ｖ）を用いる場合には、遊技機の各種スイッチに供給される電圧が＋１２Ｖであることから、電源断時のスイッチオン誤検出の防止も期待できる。すなわち、＋３０Ｖ電源の電圧を監視すると、＋３０Ｖ作成の以降に作られる＋１２Ｖが落ち始める以前の段階でそれの低下を検出できる。よって、＋１２Ｖ電源の電圧が低下するとスイッチ出力がオン状態を呈するようになるが、＋１２Ｖより速く低下する＋３０Ｖ電源電圧を監視して電源断を認識すれば、スイッチ出力がオン状態を呈する前に電源復旧待ちの状態に入ってスイッチ出力を検出しない状態となることができる。
The predetermined value for the
また、電源監視用ＩＣ９０２は、電気部品制御基板とは別個の電源基板９１０に搭載されているので、第１の電源監視回路から複数の電気部品制御基板に電圧低下信号を供給することができる。電圧低下信号を必要とする電気部品制御基板がいくつあっても、第１の電源監視手段は１つ設けられればよいので、各電気部品制御基板における各電気部品制御手段が後述する復帰制御を行なっても、遊技機のコストはさほど向上しない。
Further, since the
なお、図７に示された構成では、電源監視用ＩＣ９０２の検出出力（電圧低下信号）は、バッファ回路９１８，９１９を介してそれぞれ電気部品制御基板（たとえば主基板３１と払出制御基板３７）に伝達されるが、たとえば、１つの検出出力を中継基板に伝達し、中継基板から各電気部品制御基板に同じ信号を分配する構成でもよい。また、電圧低下信号を必要とする基板数に応じたバッファ回路を設けてもよい。
In the configuration shown in FIG. 7, the detection output (voltage drop signal) of the
次に、遊技機の動作について説明する。
図８は、主基板３１におけるＣＰＵ５６が実行するメイン処理を示すフローチャートである。遊技機に対する電源が投入されると、メイン処理において、ＣＰＵ５６は、まず、必要な初期設定を行なう（ステップＳ１）。
Next, the operation of the gaming machine will be described.
FIG. 8 is a flowchart showing main processing executed by the CPU 56 on the
そして、電源断時にバックアップＲＡＭ領域のデータを保護するための処理（本例ではパリティデータの負荷等の停電発生ＮＭＩ処理）が行なわれた否かの確認を行なう（ステップＳ２）。不測の電源断が生じた場合には、後述するようにバックアップＲＡＭ領域のデータを保護するための処理が行なわれている。そのような保護処理が行なわれていた場合をバックアップありとする。バックアップなしという確認結果であれば、初期処理を実行する（ステップＳ２，Ｓ３）。なお、本例では、バックアップＲＡＭ領域にバックアップデータがあるか否かは、電源断時にバックアップＲＡＭ領域に設定されるバックアップフラグの状態によって確認する。本例では、バックアップフラグ領域に「５５Ｈ」が設定されていればバックアップあり（オン状態）を意味し、「５５Ｈ」以外の値が設定されていればバックアップなし（オフ状態）を意味する。 Then, it is confirmed whether or not processing for protecting data in the backup RAM area at the time of power-off (in this example, NMI processing for generating a power failure such as a parity data load) has been performed (step S2). When an unexpected power interruption occurs, processing for protecting data in the backup RAM area is performed as will be described later. When such protection processing is performed, it is assumed that there is a backup. If the confirmation result indicates that there is no backup, initial processing is executed (steps S2 and S3). In this example, whether or not there is backup data in the backup RAM area is confirmed by the state of the backup flag set in the backup RAM area when the power is turned off. In this example, if “55H” is set in the backup flag area, it means that there is a backup (ON state), and if a value other than “55H” is set, it means that there is no backup (OFF state).
バックアップＲＡＭ領域にバックアップデータがある場合には、この実施の形態では、ＣＰＵ５６は、バックアップＲＡＭ領域のデータチェック（この例ではパリティチェック）を行なう（ステップＳ４）。不測の電源断が生じた後に復旧した場合には、バックアップＲＡＭ領域のデータが保存されていたはずであるから、チェック結果は正常になる。チェック結果が正常でない場合は、内部状態を電源断時の状態に戻すことができないので、停電復旧時でない電源投入時に実行される初期化処理を実行する（ステップＳ５，Ｓ３）。 If there is backup data in the backup RAM area, in this embodiment, the CPU 56 performs a data check of the backup RAM area (parity check in this example) (step S4). If the data is recovered after an unexpected power failure, the data in the backup RAM area should have been saved, so the check result is normal. If the check result is not normal, the internal state cannot be returned to the state when the power is cut off, and therefore an initialization process that is executed when the power is turned on not when the power failure is restored is executed (steps S5 and S3).
チェック結果が正常であれば、ＣＰＵ５６は、内部状態を電源断時の状態に戻すための遊技状態復旧処理を行なう（ステップＳ６）。したがって本例では、図９に示すように、バックアップフラグの値が「５５Ｈ」に設定されており、かつ、チェック結果が正常である場合に、ステップＳ６の遊技状態復旧処理に移行する。そして、バックアップＲＡＭ領域に保存されていたＰＣ（プログラムカウンタ）の指すアドレスに復帰する（ステップＳ７）。 If the check result is normal, the CPU 56 performs a game state recovery process for returning the internal state to the state at the time of power-off (step S6). Therefore, in this example, as shown in FIG. 9, when the value of the backup flag is set to “55H” and the check result is normal, the process proceeds to the gaming state recovery process in step S6. Then, it returns to the address indicated by the PC (program counter) stored in the backup RAM area (step S7).
通常の初期化処理の実行（ステップＳ２，Ｓ３）を終えると、ＣＰＵ５６により実行されるメイン処理はタイマ割込フラグの監視（ステップＳ９）の確認が行なわれるループ処理に移行する。なお、ループ内では、表示用乱数更新処理（ステップＳ８）も実行される。 When the normal initialization process (steps S2 and S3) is finished, the main process executed by the CPU 56 shifts to a loop process in which the timer interrupt flag is monitored (step S9). In the loop, display random number update processing (step S8) is also executed.
なお、この実施の形態では、ステップＳ２でバックアップデータの有無を確認した後、バックアップデータが存在する場合にステップＳ４でバックアップ領域のチェックを行なうようにしていたが、逆に、バックアップ領域のチェック結果が正常であったことを確認した後、バックアップデータの有無の確認を行なうようにしてもよい。また、バックアップデータの有無の確認、または、バックアップ領域のチェックのいずれか一方の確認を行なうことで、停電復旧処理を実行するか否かを判別する構成としてもよい。 In this embodiment, after the presence or absence of backup data is confirmed in step S2, the backup area is checked in step S4 if backup data exists. Conversely, the backup area check result After confirming that the data is normal, the presence or absence of backup data may be confirmed. Further, it may be configured to determine whether or not to execute the power failure recovery processing by confirming either one of the presence / absence of backup data or the confirmation of the backup area.
通常の初期化処理では、図１０に示すように、ＲＡＭのクリア処理が行なわれる（ステップＳ３ａ）。次いで、作業領域初期設定テーブルのアドレス値に基づいて、所定の作業領域（たとえば、普通図柄判定用乱数カウンタ、普通図柄判定用バッファ、特別図柄左中右図柄バッファ、払出コマンド格納ポインタなど）に初期値を設定する初期値設定処理（ステップＳ３ｂ）が行なわれる。そして、２ｍｓ毎に定期的にタイマ割込がかかるようにＣＰＵ５６に設けられているタイマレジスタの初期設定（タイムアウトが２ｍｓであることと、繰返しタイマが動作する設定）が行なわれる（ステップＳ３ｃ）。すなわち、ステップＳ３ｃで、タイマ割込を能動化する処理と、タイマ割込インターバルを設定する処理とが実行される。そして、初期設定処理（ステップＳ１）において割込禁止（図１２参照）とされているため、初期化処理を終える前に割込が許可される（ステップＳ３ｄ）。 In the normal initialization process, as shown in FIG. 10, a RAM clear process is performed (step S3a). Next, based on the address value of the work area initial setting table, it is initialized to a predetermined work area (for example, a normal symbol determination random number counter, a normal symbol determination buffer, a special symbol left middle right symbol buffer, a payout command storage pointer, etc.) Initial value setting processing (step S3b) for setting a value is performed. Then, initialization of a timer register provided in the CPU 56 (setting that the timeout is 2 ms and the repeated timer operates) is performed so that a timer interrupt is periodically generated every 2 ms (step S3c). That is, in step S3c, a process for activating a timer interrupt and a process for setting a timer interrupt interval are executed. Since the interruption is prohibited (see FIG. 12) in the initial setting process (step S1), the interruption is permitted before the initialization process is completed (step S3d).
したがって、この実施の形態では、ＣＰＵ５６の内部タイマが繰返しタイマ割込を発生するように設定される。この実施の形態では、繰返し周期は２ｍｓに設定される。そして、図１１に示すように、タイマ割込が発生すると、ＣＰＵ５６は、タイマ割込フラグを設定する（ステップＳ１２）。 Therefore, in this embodiment, the internal timer of the CPU 56 is set so as to repeatedly generate a timer interrupt. In this embodiment, the repetition period is set to 2 ms. Then, as shown in FIG. 11, when a timer interrupt occurs, the CPU 56 sets a timer interrupt flag (step S12).
ＣＰＵ５６は、ステップＳ９において、タイマ割込フラグがセットされたことを検出すると、タイマ割込フラグをリセットするとともに（ステップＳ１０）、遊技制御処理を実行する（ステップＳ１１）。以上の制御によって、この実施の形態では、遊技制御処理は２ｍｓ毎に起動されることになる。なお、この実施の形態ではタイマ割込処理はフラグセットのみがなされ、遊技制御処理はメイン処理において実行されるが、タイマ割込処理での遊技制御処理を実行してもよい。 When detecting that the timer interrupt flag is set in step S9, the CPU 56 resets the timer interrupt flag (step S10) and executes a game control process (step S11). With the above control, in this embodiment, the game control process is started every 2 ms. In this embodiment, only the flag is set for the timer interrupt process, and the game control process is executed in the main process, but the game control process in the timer interrupt process may be executed.
上述したように、バックアップデータの有無により電源断時の状態に復旧するか否かの判別を行なうようにしたことで、停電後の電源復旧時などにおいて電源投入されたときに、バックアップデータ記憶領域の内容に応じて電源断時の状態に復旧させるか否かの判別を行なうことができる。したがって、バックアップデータに基づく制御を実現することができるとともに、不必要な復旧処理の実行を防止することができる。 As described above, the backup data storage area when the power is turned on at the time of power restoration after a power failure, etc., by determining whether or not to restore to the power-off state depending on the presence or absence of backup data It is possible to determine whether or not to restore the power-off state according to the contents of. Therefore, it is possible to realize control based on the backup data and to prevent unnecessary recovery processing from being executed.
また、バックアップデータの状態により電源断時の状態に復旧するか否かの判別を行なうようにしたことで、停電後の電源復旧時などにおいて電源投入されたときに、バックアップデータ記憶領域の内容の状態に応じて電源断時の状態に復旧されるか否かの判別を行なうことができる。したがって、正常なバックアップデータに基づく制御を実現することができるとともに、異常が発生しているバックアップデータに基づく復旧処理の実行を防止することができる。 In addition, by determining whether or not to restore to the power-off state depending on the status of the backup data, the contents of the backup data storage area will be stored when the power is turned on when the power is restored after a power failure. It is possible to determine whether or not the state is restored to the state at the time of power-off according to the state. Therefore, it is possible to realize control based on normal backup data and to prevent execution of recovery processing based on backup data in which an abnormality has occurred.
図１２は、ステップＳ１の初期設定処理を示すフローチャートである。初期設定処理において、ＣＰＵ５６は、まず、割込禁止に設定する（ステップＳ１ａ）。割込禁止に設定すると、ＣＰＵ５６は、割込モードを割込モード２に設定し（ステップＳ１ｂ）、スタックポインタにスタックポインタ指定アドレスを設定する（ステップＳ１ｃ）。そして、ＣＰＵ５６は、内蔵デバイスレジスタの初期化（ステップＳ１ｄ）、前述の割込モード２に設定することにより使用が可能となるＣＴＣ（カウンタ／タイマ）およびＰＩＯ（パラレル入出力ポート）の初期化（ステップＳ１ｅ）を行なった後、電源断時にＲＡＭの内容を保護するためにＲＡＭへのアクセスを不能としているため、ＲＡＭをアクセス可能状態に設定する（ステップＳ１ｆ）。 FIG. 12 is a flowchart showing the initial setting process in step S1. In the initial setting process, the CPU 56 first sets the interrupt prohibition (step S1a). When the interrupt is prohibited, the CPU 56 sets the interrupt mode to the interrupt mode 2 (step S1b), and sets the stack pointer designation address in the stack pointer (step S1c). Then, the CPU 56 initializes the built-in device register (step S1d), initializes the CTC (counter / timer) and PIO (parallel input / output port) that can be used by setting the above-described interrupt mode 2 ( After performing step S1e), access to the RAM is disabled in order to protect the contents of the RAM when the power is turned off, so the RAM is set to an accessible state (step S1f).
なお、初期設定処理において設定され得るＩＮＴ信号の入力により割込が許可されるマスカブル割込の割込モードには、以下の３種類のモードがある。 Note that there are the following three types of maskable interrupt modes that are allowed to be interrupted by the input of an INT signal that can be set in the initial setting process.
割込モード０：リセット時に設定されるモードであって、１バイトのＣＡＬＬ命令であるＲＳＴ命令により割込元から指定されたアドレス（００（Ｈ）〜３８（Ｈ））が、割込処理プログラムのスタートアドレスを示すモードである。 Interrupt mode 0: This mode is set at reset, and the address (00 (H) to 38 (H)) specified from the interrupt source by the RST instruction which is a 1-byte CALL instruction is an interrupt processing program. This is a mode indicating the start address.
割込みモード１：割込処理プログラムのスタートアドレス（３８（Ｈ））が予め定められているモードである。 Interrupt mode 1: This is a mode in which the start address (38 (H)) of the interrupt processing program is predetermined.
割込みモード２：ＣＰＵ５６の特定レジスタの値（１バイト）と内蔵デバイスが出力する割込ベクター（１バイト：最大ビット０）から構成されるアドレスが、割込番地を示すものである。すなわち割込番地は、上位アドレスが特定レジスタの値とされ、下位アドレスが割込ベクターとされた２バイトで示されるアドレスである。 Interrupt mode 2: The address constituted by the value of the specific register (1 byte) of the CPU 56 and the interrupt vector (1 byte: maximum bit 0) output from the built-in device indicates the interrupt address. That is, the interrupt address is an address indicated by 2 bytes in which the upper address is the value of the specific register and the lower address is an interrupt vector.
図１３は、ステップＳ１１の遊技制御処理を示すフローチャートである。遊技制御処理において、ＣＰＵ５６は、まず、スイッチ回路５８を介して、ゲートセンサ１２、始動口センサ１７、カウントセンサ２３および入賞口スイッチ１９ａ，２４ａの状態を入力し、各入賞口や入賞装置に対する入賞があったか否かを判別する（スイッチ処理：ステップＳ２１）。 FIG. 13 is a flowchart showing the game control process of step S11. In the game control process, the CPU 56 first inputs the states of the gate sensor 12, the start port sensor 17, the count sensor 23, and the winning port switches 19a and 24a via the switch circuit 58, and wins each winning port and winning device. Is determined (switching process: step S21).
続いて、パチンコ遊技機１の内部に備えられている自己診断機能によって異常診断処理が行なわれ、その結果に応じて必要ならば警報が発せられる（エラー処理：ステップＳ２２）。
Subsequently, abnormality diagnosis processing is performed by a self-diagnosis function provided in the
次に、遊技制御に用いられる大当り判定用乱数等の各判定用乱数を示す各カウンタを更新する処理を行なう（ステップＳ２３）。ＣＰＵ５６は、さらに、停止図柄の種類を決定する乱数等の表示用乱数を更新する処理を行なう（ステップＳ２４）。 Next, a process of updating each counter indicating each determination random number such as a big hit determination random number used for game control is performed (step S23). The CPU 56 further performs a process of updating a display random number such as a random number for determining the type of stop symbol (step S24).
さらにＣＰＵ５６は、特別図柄プロセス処理を行なう（ステップＳ２５）。特別図柄プロセス制御では、遊技状態に応じてパチンコ遊技機１を所定の順序で制御するための特別図柄プロセスフラグに従って該当する処理が選び出されて実行される。そして、特別図柄プロセスフラグの値は、遊技状態に応じて各処理中に更新される。また、普通図柄プロセス処理を行なう（ステップＳ２６）。普通図柄プロセス処理では、７セグメントＬＥＤにより可変表示器１０を所定の順序で制御するための普通図柄プロセスフラグに従って該当する処理が選び出されて実行される。そして、普通図柄プロセスフラグの値は、遊技状態に応じて各処理中に更新される。
Further, the CPU 56 performs special symbol process processing (step S25). In the special symbol process control, corresponding processing is selected and executed according to a special symbol process flag for controlling the
また、ＣＰＵ５６は、表示制御基板８０に送り出される特別図柄制御コマンドや普通図柄信号コマンドをＲＡＭ５５の所定の領域に設定する処理を行なった後に、特別図柄制御コマンドや普通図柄制御コマンドを出力する処理を行なう（特別図柄コマンド制御処理：ステップＳ２７，普通図柄コマンド制御処理：ステップＳ２８）。
Further, the CPU 56 performs a process of setting the special symbol control command and the normal symbol signal command sent to the display control board 80 in a predetermined area of the
次いで、ＣＰＵ５６は、各種出力データの格納領域の内容を各出力ポートに出力する処理を行なう（データ出力処理：ステップＳ２９）。なお、ＣＰＵ５６は、たとえばホール管理用コンピュータに出力される大当り情報、始動情報、確率変動情報などの出力データを格納領域に設定する出力データ設定処理などの他の処理も行なう。 Next, the CPU 56 performs a process of outputting the contents of the storage area for various output data to each output port (data output process: step S29). The CPU 56 also performs other processing such as output data setting processing for setting output data such as jackpot information, start information, probability variation information, etc. output to the hall management computer in the storage area.
また、ＣＰＵ５６は、所定の条件が成立したときにソレノイド回路５９に駆動指令を行なう（ステップＳ３０）。ソレノイド回路５９は、駆動指令に応じてソレノイド１６，２１を駆動し、可変入賞球装置１９または開閉板２２を開状態または閉状態とする。また、ＣＰＵ５６は、たとえば入賞口２４等の各入賞口の検出に基づく賞球数の設定などを行なう（ステップＳ３１）。すなわち、所定の条件が成立すると払出制御基板３７に払出制御コマンドを出力する。払出制御基板３７に搭載されている払出制御用ＣＰＵ３７１は、払出制御コマンドに応じて球払出装置９７を駆動する。
CPU 56 issues a drive command to
以上のように、メイン処理には遊技制御処理に移行すべきか否かを判別する処理が含まれ、ＣＰＵ５６の内部タイマが定期的に発生するタイマ割込に基づくタイマ割込処理で、遊技制御処理に移行すべきか否かを判別するためのフラグがセットされるので、遊技制御処理のすべてが確実に実行される。つまり、遊技制御処理のすべてが実行されるまでは、次回の遊技制御処理に移行すべきか否かの判定が行なわれないので、遊技制御処理中のすべての各処理が実行を完了することは保証されている。 As described above, the main process includes a process for determining whether or not to shift to the game control process, and the game control process is a timer interrupt process based on a timer interrupt periodically generated by the internal timer of the CPU 56. Since the flag for determining whether or not to shift to is set, all of the game control processing is executed reliably. In other words, until all the game control processes are executed, it is not determined whether or not to shift to the next game control process, so it is guaranteed that all the processes in the game control process are completed. Has been.
従来の一般的な遊技制御処理は、定期的に発生する外部割込によって、強制的に最初の状態に戻されていた。図１３に示された例に則して説明すると、たとえば、ステップＳ３１の処理中であっても、強制的にステップＳ２１の処理に戻されていた。つまり、遊技制御処理中のすべての各処理が実行を完了する前に、次回の遊技制御処理が開始されてしまう可能性があった。 Conventional general game control processing is forcibly returned to the initial state by an external interrupt that occurs periodically. If it demonstrates in accordance with the example shown by FIG. 13, for example, even if it was during the process of step S31, it was forcibly returned to the process of step S21. That is, there is a possibility that the next game control process may be started before all the processes in the game control process have completed execution.
なお、ここでは、主基板３１のＣＰＵ５６が実行する遊技制御処理は、ＣＰＵ５６の内部タイマの定期的に発生するタイマ割込に基づくタイマ割込処理でセットされるフラグに応じて実行されたが、定期的に（たとえば２ｍｓ毎）信号を発生するハードウェア回路を設け、その回路からの信号をＣＰＵ５６の外部割込端子に導入し、割込信号によって遊技制御処理に移行すべきか否かを判定するためのフラグをセットするようにしてもよい。
Here, the game control process executed by the CPU 56 of the
そのように構成した場合にも、遊技制御処理のすべてが実行されるまでは、フラグの判定が行なわれないので、遊技制御処理の中のすべての各処理が実行を完了することが保証される。 Even in such a configuration, the determination of the flag is not performed until all of the game control processes are executed, so that it is guaranteed that all the processes in the game control processes are completed. .
図１４は、電源基板９１０の電源監視回路からの電圧変化信号に基づくＮＭＩに応じて実行される停電発生ＮＭＩ処理の一例を示すフローチャートである。停電発生ＮＭＩ処理において、ＣＰＵ５６は、まず、停電時などの電源断時直前の割込許可／禁止状態をバックアップするために、割込禁止フラグの内容をパリティフラグに格納する（ステップＳ４１）。次いで、割込禁止に設定する（ステップＳ４２）。停電発生ＮＭＩ処理では、ＲＡＭ内容の保存を確実にするためにチェックサムの生成処理を行なう。その処理中に他の割込処理が行なわれたのではチェックサムの生成処理が完了しないうちにＣＰＵが動作し得ない電圧にまで低下してしまうことが考えられるので、まず、他の割込が生じないような設定がなされる。なお、停電発生ＮＭＩ処理におけるステップＳ４４〜Ｓ５０は、電力供給停止処理の一例である。
FIG. 14 is a flowchart showing an example of a power failure occurrence NMI process executed in response to the NMI based on the voltage change signal from the power supply monitoring circuit of the
また、割込処理中では他の割込がかからないような仕様のＣＰＵを用いている場合には、ステップＳ４２の処理は不要である。 Further, when a CPU having a specification that does not cause other interrupts during the interrupt process is used, the process of step S42 is not necessary.
次いで、ＣＰＵ５６は、バックアップフラグが既にセットされているか否か確認する（ステップＳ４３）。バックアップフラグが既にセットされていれば、以後の処理を行なわない。バックアップセットがセットされていなければ、以下の電力供給停止時処理を実行する。すなわち、ステップＳ４４からステップＳ５５の処理を実行する。 Next, the CPU 56 checks whether or not the backup flag has already been set (step S43). If the backup flag is already set, no further processing is performed. If the backup set is not set, the following power supply stop process is executed. That is, the processing from step S44 to step S55 is executed.
まず、各レジスタの内容をバックアップＲＡＭ領域に格納するステップＳ４４）。その後、バックアップフラグをセットする（ステップＳ４５）。そしてバックアップＲＡＭ領域のバックアップチェックデータ領域に適当な初期値を設定し（ステップＳ４６）、初期値およびバックアップＲＡＭ領域のデータについて順次排他的論理和をとった後反転し（ステップＳ４７）、最終的な演算値をバックアップパリティデータ領域に設定する（ステップＳ４８）。また、ＲＡＭアクセス禁止状態にする（ステップＳ４９）。さらに、すべての出力ポートをオフ状態にする（ステップＳ５０）。電源電圧が低下しているときには、各種信号線のレベルが不安定になってＲＡＭ内容が化ける可能性があるが、このようにＲＡＭアクセス禁止状態にしておけば、バックアップＲＡＭ内のデータが化けることはない。 First, the contents of each register are stored in the backup RAM area (step S44). Thereafter, a backup flag is set (step S45). Then, an appropriate initial value is set in the backup check data area of the backup RAM area (step S46), the initial value and the data in the backup RAM area are sequentially exclusive-ORed and then inverted (step S47), and finally The calculated value is set in the backup parity data area (step S48). Further, the RAM access is prohibited (step S49). Further, all output ports are turned off (step S50). When the power supply voltage is lowered, the level of various signal lines may become unstable and the contents of the RAM may be changed. If the RAM access is prohibited in this way, the data in the backup RAM will be changed. There is no.
続いて、ＣＰＵ５６は、ループ処理に入る。すなわち何らの処理もしない状態になる。したがって、図６に示されたリセットＩＣ６５１からのシステムリセット信号によって外部から動作禁止状態にされる前に、内部的に動作停止状態になる。よって、電源断時に確実にＣＰＵ５６は動作停止する。その結果、上述したＲＡＭアクセス禁止の制御および動作停止制御によって、電源電圧が低下することに伴って生じる可能性がある異常動作に起因するＲＡＭの内容破壊等を確実に防止することができる。 Subsequently, the CPU 56 enters a loop process. That is, no processing is performed. Therefore, the operation is internally stopped before the operation is disabled by the system reset signal from the reset IC 651 shown in FIG. Therefore, the CPU 56 reliably stops operation when the power is turned off. As a result, the RAM access prohibition control and the operation stop control described above can reliably prevent the RAM contents from being destroyed due to an abnormal operation that may occur as the power supply voltage decreases.
なお、この実施の形態では、停電発生ＮＭＩ処理では最終部でプログラムをループ状態にしたが、ホールト（ＨＡＬＴ）命令を発行するように構成してもよい。 In this embodiment, in the power failure occurrence NMI processing, the program is looped at the final part, but a halt (HALT) instruction may be issued.
また、レジスタの内容をＲＡＭ領域に格納した後にセットされるバックアップフラグは、上述したように、電源投入時において復旧すべきバックアップデータがあるか否か（停電からの復旧か否か）を判断する際に使用される。また、ステップＳ４１からＳ５０の処理は、ＣＰＵ５６がシステムリセット回路６５からのシステムリセット信号を受ける前に完了する。換言すれば、システムリセット回路６５からのシステムリセット信号を受ける前に完了するように、電圧監視回路の検出電圧の設定が行なわれている。
Further, as described above, the backup flag that is set after the register contents are stored in the RAM area determines whether or not there is backup data to be restored when the power is turned on (whether or not it is restored from a power failure). Used when. Further, the processing of steps S41 to S50 is completed before the CPU 56 receives the system reset signal from the system reset
この実施の形態では電力供給停止時処理開始時に、バックアップフラグの確認が行なわれる。そして、バックアップフラグが既に設定されている場合は電力供給停止時処理を実行しない。上述したように、バックアップフラグは、必要なデータのバックアップが完了し、その後電力供給停止時処理が完了したことを示すフラグである。したがって、たとえばリセット待ちのループ状態でなんらかの原因で再度ＮＭＩが発生したとしても、電力供給停止時処理が重複して実行されてしまうようなことはない。 In this embodiment, the backup flag is confirmed at the start of the power supply stop process. If the backup flag is already set, the power supply stop process is not executed. As described above, the backup flag is a flag indicating that the backup of necessary data has been completed and the power supply stop process has been completed thereafter. Therefore, for example, even if NMI occurs again for some reason in a loop waiting for resetting, the power supply stop process is not executed repeatedly.
ただし、割込処理中では他の割込が入らないような仕様のＣＰＵを用いている場合には、ステップＳ４３の判断は不要である。 However, if a CPU with a specification that does not allow other interrupts during interrupt processing is used, the determination in step S43 is not necessary.
図１５は、バックアップパリティデータ作成方法の一例を説明するための説明図である。ただし、図１５に示す例では、簡単のために、バックアップデータＲＡＭ領域のデータサイズを３バイトとする。電源電圧低下に基づく停電発生処理において、図１５に示すように、バックアップチェックデータ領域に、初期データ（この例では００Ｈ）が設定される。次に、「００Ｈ」と「Ｆ０Ｈ」との排他的論理和がとられてその結果と「１６Ｈ」との排他的論理和がとられる。さらに、その結果と「ＤＦＨ」との排他的論理和がとられる。そして、その結果（この例では「３９Ｈ」）を反転して得られた値（この例では「Ｃ６Ｈ」）がバックアップパリティデータ領域に設定される。 FIG. 15 is an explanatory diagram for explaining an example of a backup parity data creation method. However, in the example shown in FIG. 15, the data size of the backup data RAM area is 3 bytes for simplicity. In the power failure generation process based on the power supply voltage drop, as shown in FIG. 15, initial data (00H in this example) is set in the backup check data area. Next, an exclusive OR of “00H” and “F0H” is taken, and an exclusive OR of the result and “16H” is taken. Further, an exclusive OR of the result and “DFH” is taken. Then, a value (“C6H” in this example) obtained by inverting the result (“39H” in this example) is set in the backup parity data area.
電源が再投入されたときには、停電復旧処理においてパリティ診断が行なわれる。バックアップ領域の全データがそのまま保存されていれば、電源再投入時に、図１５に示すようなデータがバックアップ領域に設定されている。 When the power is turned on again, a parity diagnosis is performed in the power failure recovery process. If all the data in the backup area is stored as it is, data as shown in FIG. 15 is set in the backup area when the power is turned on again.
ステップＳ４（図８に示すバックアップ領域パリティ診断）の処理において、ＣＰＵ５６は、停電発生ＮＭＩ処理にて実行された処理と同様の処理を行なう。すなわち、バックアップチェックデータ領域に、初期データ（この例では００Ｈ）が設定され、「００Ｈ」と「Ｆ０Ｈ」との排他的論理和がとられ、その結果と「１６Ｈ」との排他的論理和がとられる。さらに、その結果と「ＤＦＨ」との排他的論理和がとられる。そして、その結果（この例では「３９Ｈ」）を反転した最終演算結果を得る。バックアップ領域の全データがそのまま保存されていれば、最終的な演算結果は、「Ｃ６Ｈ」、すなわち、バックアップチェックデータ領域に設定されているデータと一致する。バックアップＲＡＭ領域内のデータにビット誤りが生じていた場合には、最終的な演算結果は「Ｃ６Ｈ」にはならない。 In the process of step S4 (backup area parity diagnosis shown in FIG. 8), the CPU 56 performs the same process as the process executed in the power failure occurrence NMI process. That is, initial data (00H in this example) is set in the backup check data area, an exclusive OR of “00H” and “F0H” is taken, and an exclusive OR of the result and “16H” is obtained. Be taken. Further, an exclusive OR of the result and “DFH” is taken. Then, a final calculation result obtained by inverting the result (“39H” in this example) is obtained. If all the data in the backup area is stored as it is, the final calculation result coincides with “C6H”, that is, the data set in the backup check data area. If a bit error has occurred in the data in the backup RAM area, the final calculation result is not “C6H”.
よって、ＣＰＵ５６は、最終的な演算結果とバックアップチェックデータ領域に設定されているデータとを比較して、一致すればパリティ診断正常とする。一致しなければパリティ診断異常とする。 Therefore, the CPU 56 compares the final calculation result with the data set in the backup check data area, and if they match, the parity diagnosis is normal. If they do not match, the parity diagnosis is abnormal.
以上のように、この実施の形態では、遊技制御手段には、遊技機の電源が断になっても、所定期間電源バックアップされる記憶手段（この例ではバックアップＲＡＭ）が設けられ、電源投入時に、ＣＰＵ５６（具体的にはＣＰＵ５６が実行するプログラム）は、記憶手段がバックアップ状態にあればバックアップデータに基づいて遊技状態を回復させる遊技状態復旧処理（ステップＳ６）を行なうように構成されている。 As described above, in this embodiment, the game control means is provided with a storage means (in this example, a backup RAM) that is backed up for a predetermined period even when the power of the gaming machine is cut off. The CPU 56 (specifically, a program executed by the CPU 56) is configured to perform a game state recovery process (step S6) for recovering the game state based on the backup data if the storage means is in the backup state.
この実施の形態では、図７に示されたように電源基板９１０に電源監視回路が搭載され、図６に示されるように主基板３１にシステムリセット回路６５が搭載されている。そして、電源電圧が低下していくときに、システムリセット回路６５がローレベルのシステムリセット信号を発生する時期は、電源監視回路（この例では電源監視用ＩＣ９０２）がローレベルのＮＭＩ割込信号を発生する時期よりも遅くなるように設定されている。さらに、システムリセット回路６５からのローレベルのシステムリセット信号は、ＣＰＵ５６のリセット端子に入力されている。
In this embodiment, a power supply monitoring circuit is mounted on the
すると、ＣＰＵ５６は、電源監視手段（電源監視用ＩＣ９０２）からの電圧低下信号に基づいて停電発生処理（電力供給停止時処理）を実行した後にループ状態に入るのであるが、ループ状態において、リセット状態に入ることになる。すなわち、ＣＰＵ５６の動作が完全に停止する。＋５Ｖ電源電圧値で以下においては、ＣＰＵ５６の正常な動作が担保できない（すなわち、動作の管理ができない状態が発生する）が、ＣＰＵ５６は正常に動作できる電源が供給されている状態でリセット状態になるので、不定データに基づいて異常動作をしてしまうことは防止される。 Then, the CPU 56 enters the loop state after executing the power failure generation processing (processing when the power supply is stopped) based on the voltage drop signal from the power monitoring means (power monitoring IC 902). Will enter. That is, the operation of the CPU 56 is completely stopped. With the + 5V power supply voltage value below, normal operation of the CPU 56 cannot be ensured (that is, a state in which the operation cannot be managed occurs), but the CPU 56 is in a reset state when power that can operate normally is supplied. Therefore, it is possible to prevent abnormal operation based on indefinite data.
このように、この実施の形態では、ＣＰＵ５６が、電源監視回路からの検出出力の入力に応じてループ状態に入るとともに、システムリセット回路６５からの検出信号の入力に応じてシステムリセットされるように構成されている。したがって、電源断時に確実なデータ保存が行なわれ、遊技者に不利益がもたらされることが防止される。
Thus, in this embodiment, the CPU 56 enters a loop state in accordance with the input of the detection output from the power supply monitoring circuit, and is reset in accordance with the input of the detection signal from the system reset
なお、この実施の形態では、電源監視用ＩＣ９０２とシステムリセット回路６５とは、同一の電源電圧を監視しているが、異なる電源電圧を監視してもよい。たとえば、電源基板９１０の電源監視回路が＋３０Ｖ電源電圧を監視し、システムリセット回路６５が＋５Ｖ電源電圧を監視してもよい。そして、システムリセット回路６５がローレベルのシステムリセット信号を発生するタイミングは、電源監視回路がＮＭＩ割込信号を発生するタイミングに対して遅くなるように、システムリセット回路６５のしきい値レベル（システムリセット信号を発生する電圧レベル）が設定される。たとえば、しきい値は４．２５Ｖである。４．２５Ｖは、ＣＰＵ５６が動作する通常の電圧値より低いが、ＣＰＵ５６がしばらくの間動作し得る程度の電圧である。なお、システムリセット回路６５に設けられた遅延手段の遅延時間（本例では、コンデンサの容量）を調整して、システムリセット回路６５がローレベルのシステムリセット信号を発生するタイミングを電源監視回路がＮＭＩ割込信号を発生するタイミングに対して遅らせるようにしてもよい。
In this embodiment, the
また、上記の実施の形態では、ＣＰＵ５６は、マスク不能割込端子（ＮＭＩ端子）を介して電源基板からのＮＭＩ割込信号（電源監視手段からのＮＭＩ割込信号）を検知したが、ＮＭＩ割込信号をマスク可能割込端子（ＩＲＱ端子）に導入してもよい。その場合には、割込処理（ＩＲＱ処理）で電力供給停止時処理が実行される。また、入力ポートを介して電源基板９１０からのＮＭＩ割込信号を検知してもよい。その場合には、メイン処理において入力ポートの監視が行なわれる。
In the above embodiment, the CPU 56 detects the NMI interrupt signal (NMI interrupt signal from the power monitoring means) from the power supply board via the non-maskable interrupt terminal (NMI terminal). An interrupt signal may be introduced to a maskable interrupt terminal (IRQ terminal). In that case, a power supply stop process is executed in the interrupt process (IRQ process). Further, an NMI interrupt signal from the
また、ＮＭＩ割込信号に代えてＩＲＱ端子を介して電源基板９１０からの割込信号を検知する場合に、メイン処理のステップＳ１０における遊技制御処理の開始時にＩＲＱ割込マスクをセットし、遊技制御処理の終了時にＩＲＱ割込マスクを解除するようにしてもよい。そのようにすれば、遊技制御処理の開始前および終了後に割込がかかることになって、遊技制御処理が途中で中断されることはない。したがって、払出制御コマンドを払出制御基板３７に送り出しているときなどに、コマンド送り出しが中断されてしまうようなことはない。よって、停電が発生するようなときでも払出制御コマンド等が確実に送り出しを完了する。
Further, when an interrupt signal from the
また、この実施の形態では、停電発生処理（電力供給停止時処理）において、既にデータがバックアップされ電力供給停止時処理が既に実行されたことを示すバックアップフラグがセットアップされている場合には、電力供給停止時処理を実行しないように構成されている。電源がダウンする過程では、再度ＮＭＩが発生する可能性がある。すると、電源発生処理においてバックアップフラグの確認を行なわない場合には、再度発生したＮＭＩによって再度電力供給停止時処理が実行される。最初に実行された電力供給停止時処理では、レジスタの内容をバックアップＲＡＭに格納する処理が行なわれる（図１４におけるステップＳ４４参照）。最初に実行された正規の電力供給停止時処理後のリセット待ちの状態では、電源電圧は徐々に低下していくので、レジスタの内容が破壊される可能もある。すなわち、レジスタ値は、電源断が検出されたときの状態（最初にＮＭＩが発生したとき）から変化している可能性がある。そのような状態で再度電力供給停止時処理が実行されると、電源断が検出されたときの状態のレジスタ値とは異なる値がバックアップＲＡＭに格納されてしまう。すると、電源復旧時に実行される電源復旧処理において、電源断が検出されたときの状態のレジスタ値とは異なる値がレジスタに復旧されてしまう。その結果電源断時の遊技状態とは異なる遊技状態が再現されてしまう可能性が生ずる。 In this embodiment, in the power failure occurrence process (power supply stop process), when the backup flag indicating that the data has already been backed up and the power supply stop process has already been executed is set up, The supply stop process is not executed. In the process of powering down, NMI may occur again. Then, when the backup flag is not confirmed in the power generation process, the power supply stop process is executed again by the NMI that is generated again. In the first power supply stop process, the contents of the register are stored in the backup RAM (see step S44 in FIG. 14). In a state of waiting for reset after the first process of stopping the normal power supply that is executed first, the power supply voltage gradually decreases, so that the contents of the register may be destroyed. That is, there is a possibility that the register value has changed from the state at the time when the power interruption is detected (when NMI first occurs). If the power supply stop process is executed again in such a state, a value different from the register value in the state when the power supply is detected is stored in the backup RAM. Then, in the power recovery process executed at the time of power recovery, a value different from the register value in the state at the time when the power interruption is detected is restored to the register. As a result, there is a possibility that a gaming state different from the gaming state when the power is turned off is reproduced.
以下、遊技状態復旧処理について説明する。
図１６は、図８のステップＳ６に示された遊技状態復旧処理の一例を示すフローチャートである。この例では、ＣＰＵ５６は、バックアップＲＡＭに保存されていた値を各レジスタに復元する（ステップＳ６１）。そして、バックアップＲＡＭに保存されていたデータに基づいて停電時の遊技状態を確認して復旧させる。すなわちバックアップＲＡＭに保存されていたデータに基づいて、ソレノイド回路５９を介してソレノイド１６，２１を駆動し、たとえば始動入賞口２４等や開閉板２２の開閉状態の復旧を行なう（ステップＳ６２，Ｓ６３）。また、電源断中でも駆動されていた特別図柄プロセスフラグおよび普通図柄プロセスフラグの値に応じて、電源断時の特別図柄プロセス処理の進行状況および普通図柄プロセス処理の進行状況に対応した制御コマンドを、表示制御基板８０、ランプ制御基板３５および音声制御基板７０に送り出す（ステップＳ６３）。
Hereinafter, the gaming state restoration process will be described.
FIG. 16 is a flowchart showing an example of the gaming state recovery process shown in step S6 of FIG. In this example, the CPU 56 restores the value stored in the backup RAM to each register (step S61). And based on the data preserve | saved at backup RAM, the game state at the time of a power failure is confirmed and it is made to recover. That is, based on the data stored in the backup RAM, the
以上のように、遊技状態復旧処理では、復元された内部状態に応じて、各種電気部品の状態復元が行なわれるとともに、表示制御基板８０、ランプ制御基板３５および音声制御基板７０に対して、制御状態を電源断時の状態に戻すための制御コマンド（電源断時の制御状態を処理するための制御コマンド）が送り出される。そのような制御コマンドが、一般に、電源断前に最後に送り出された１つまたは複数の制御コマンドである。
As described above, in the game state restoration process, the state of various electrical components is restored according to the restored internal state, and the display control board 80, the
その結果、この実施の形態では、遊技状態復旧処理によって、以下のような状態復旧が可能である。始動入賞口１４および大入賞口（開閉板）２２の状態が復元される。表示制御手段によって制御される普通図柄の表示状態（可変表示器１０の表示状態）は、電源断時に変動中であった場合を除いて復元される。表示制御手段によって制御される特別図柄の表示状態（可変表示部９の表示状態）は、電源断時に変動中であった場合を除いて復元される。さらに、可変表示部９に表示される背景やキャラクタは、特別図柄変動中および大当り遊技中であった場合を除いて復元される。
As a result, in this embodiment, the following state recovery is possible by the game state recovery process. The states of the start winning opening 14 and the big winning opening (opening / closing plate) 22 are restored. The display state of the normal symbol (display state of the variable display 10) controlled by the display control means is restored except when it is changing at the time of power-off. The display state of the special symbol controlled by the display control means (display state of the variable display unit 9) is restored except when it is changing when the power is turned off. Further, the background and characters displayed on the
特別図柄の変動中に電源断となった場合には、可変表示パターンの変動時間（たとえば１０秒）および既に実行した時間（たとえば４秒）の情報がバックアップされる。そして、主基板３１は、普及時に、表示パターンを示す表示制御コマンドおよび停止図柄を示す表示制御コマンドを表示制御基板８０に出力し、残り時間（上述の例では６秒）経過後に、図柄を停止させるため表示制御コマンドを出力する。したがって、特別図柄の表示状態は、電源断時に特別図柄の変動中であった場合には、復旧時に、表示されていない残りの時間（上述の例では６秒）につき可変表示が実行される。なお、復旧時に表示制御基板８０に対して出力される表示パターンを示す表示制御コマンドは、電源断前に出力された表示パターンを示す表示制御コマンドと同じものであってもよいが、「停電復旧中です」のような画像表示をさせるためのコマンドとしてもよい。この場合、「電源復旧中です」の表示は、残り時間（上述の例では６秒）表示される。なお、特別図柄の変動中に電源断となった場合の、普通図柄の表示状態に基づいても、上述と同様の制御が行なわれる。
When the power is cut off during the change of the special symbol, the information of the change time (for example, 10 seconds) of the variable display pattern and the already executed time (for example, 4 seconds) is backed up. Then, the
なお、大当り遊技中に電源断となった場合にも、上述した特別図柄の変動中に電源断となった場合と同様に、ラウンド中あるいはラウンド間のインターバルの残り時間について、復旧時に、表示、音、ランプ、ソレノイド１６，２１などを制御するが、主基板３１は、表示制御基板８０に対して電源断前に出力した確定時の図柄（停止図柄）を指定する表示制御コマンドを出力する。
Even if the power is cut off during the big hit game, the remaining time of the interval during the round or between rounds is displayed at the time of recovery, as in the case of the power off during the special symbol change described above. The
これにより、ラウンド中あるいはラウンド間の大当り図柄による演出が可能となり（大当り図柄で大当り演出する機種について）、また、大当り終了後の変動開始時に表示する図柄も表示制御基板８０が認識することができる。 As a result, it is possible to produce a jackpot symbol during a round or between rounds (for models that produce a jackpot symbol with a jackpot symbol), and the display control board 80 can also recognize a symbol displayed at the start of fluctuation after the jackpot ends. .
ランプ制御手段が制御する装飾ランプ２５、始動記憶表示器１８、ゲート通過記憶表示器４１、賞球ランプ５１および球切れランプ５２の表示状態が復旧される。遊技効果ランプ・ＬＥＤ２８ａ，２８ｂ，２８ｃの表示状態は、特別図柄変動中および大当り遊技中であった場合を除いて復元される。ただし、電源断時に大当り遊技中であった場合には、各制御区間の最初の状態に復元可能である。各制御区間とは、たとえば、大当り開始保持状態、大入賞開放前状態、大入賞口開放中状態、大当り終了報知状態である。なお、特別図柄変動中に電源断となった後復旧した場合には、上述した可変表示部９や可変表示装置１０の表示制御と同様に、残り時間分だけ遊技効果ランプ・ＬＥＤ２８ａ，２８ｂ，２８ｃの表示状態を制御するようにしてもよいが、消灯または停電復旧時特有のパターンで点灯・点滅するようにしてもよい。
The display states of the
音声制御手段が制御する音声発生状態は、特別図柄変動中および大当り遊技中であった場合を除いて復元される。ただし、電源断時に大当り遊技中であった場合には、各制御区間の最初の状態に復元可能である。なお、特別図柄変動中に電源断となった後復旧した場合には、上述した可変表示部９や可変表示装置１０の表示制御と同様に、残り時間分だけ音声発生状態を制御するようにしてもよいが、無音または停電復旧時特有の音声パターン（たとえば「停電復旧中です」との音声）を出力するようにしてもよい。
The sound generation state controlled by the sound control means is restored except when the special symbol is changing and the big hit game is being played. However, if the game is a big hit game when the power is turned off, it can be restored to the initial state of each control section. When the power is cut off during the special symbol fluctuation, the sound generation state is controlled for the remaining time as in the display control of the
なお、この実施の形態では、電源断からの復旧時に、主基板３１の遊技制御手段から表示制御手段、ランプ制御手段および音声制御手段に対して状態復元のための制御コマンドが送り出されるが、表示制御手段、ランプ制御手段および音声制御手段が電源バックアップされる場合には、主基板３１からの制御コマンドを用いることなく、表示制御手段、ランプ制御手段および音声制御手段が独自に制御状態を復旧するように構成してもよい。
In this embodiment, the control command for restoring the state is sent from the game control means of the
また、後述するように、払出制御基板３７に搭載されている払出制御手段は、電源バックアップされているので、電源断からの復旧時に、賞球払出状態および球貸制御状態は、電源断時の状態に復旧する。この実施の形態では、発射制御基板は払出制御基板に接続されているので、発射制御基板９１における制御状態も同様に復元される。
Further, as will be described later, since the payout control means mounted on the
遊技状態を電源断時の状態に復旧させると、この実施の形態では、ＣＰＵ５６は、前回の電源断時の割込許可／禁止状態を復帰させるため、バックアップＲＡＭに保存されていたパリティフラグの値を確認する（ステップＳ６４）。パリティフラグがクリアであれば、割込許可設定を行なう（ステップＳ６５）。一方、パリティフラグがオンであれば、そのまま（ステップＳ１ａで設定された割込禁止状態のまま）遊技状態復旧処理を終える。 When the gaming state is restored to the power-off state, in this embodiment, the CPU 56 returns the interrupt permission / prohibition state at the time of the previous power-off to store the value of the parity flag stored in the backup RAM. Is confirmed (step S64). If the parity flag is clear, interrupt permission is set (step S65). On the other hand, if the parity flag is on, the gaming state restoration process is finished as it is (while keeping the interrupt disabled state set in step S1a).
なお、ここでは、遊技状態復旧処理が終了するとメイン処理にリターンするように遊技状態復旧処理プログラムが構成されているが、電力供給停止時処理において保存されているスタックポインタが指すスタックエリア（バックアップＲＡＭ領域にある）に記憶されているアドレス（電源断時のＮＭＩ割込発生時に実行されていたアドレス）に戻るようにしてもよい。 Here, the gaming state restoration processing program is configured to return to the main processing when the gaming state restoration processing ends, but the stack area (backup RAM) pointed to by the stack pointer stored in the power supply stop processing It is also possible to return to the address stored in the area) (the address that was executed when the NMI interrupt occurred when the power was turned off).
上述したように、初期設定処理を開始した後、復旧処理を終える前まで、または初期化処理を終える前までの間は、割込禁止状態とする構成としたことで、割込により処理が中断されることを防止することができるため、初期設定、バックアップデータ記憶領域の内容に応じて行なわれる電源断時の状態に復旧させるか否かの判別、および復旧処理（または初期化処理）を確実に完了させることができる。なお、上記のように復旧処理を終える前まで割込禁止状態とする構成とした場合であっても、電源断時の割込禁止／許可状態をパリティフラグによりバックアップしているため、復旧処理において電源断時の割込禁止／許可状態を確実に復旧することができる。 As described above, the process is interrupted due to the interrupt disabled state between the start of the initial setting process and before the restoration process or before the initialization process is completed. Therefore, the initial setting, determination of whether or not to restore the power-off state according to the contents of the backup data storage area, and recovery processing (or initialization processing) are ensured. Can be completed. Even in the case of the configuration in which the interrupt is disabled until the completion of the recovery processing as described above, the interrupt disabled / permitted state at the time of power-off is backed up by the parity flag. The interrupt disabled / permitted state when the power is turned off can be reliably recovered.
なお、上記の実施の形態では、遊技制御手段において、データ保存処理および復旧処理が行なわれる場合について説明したが、払出制御手段、音声制御手段、ランプ制御手段および表示制御手段におけるＲＡＭの一部も電源バックアップされ、払出制御手段、表示制御手段、音声制御手段およびランプ制御手段も、上述したような処理を行なってもよい。ただし、払出制御手段、表示制御手段、音声制御手段およびランプ制御手段は、復旧時にコマンド送出処理を行なう必要はない。 In the above embodiment, the case where the data storage process and the restoration process are performed in the game control means has been described. However, part of the RAM in the payout control means, the voice control means, the lamp control means, and the display control means is also included. The power supply is backed up, and the payout control means, the display control means, the sound control means, and the lamp control means may perform the processing as described above. However, the payout control means, the display control means, the sound control means, and the lamp control means do not need to perform command transmission processing at the time of recovery.
図１７は、払出制御コマンドのコマンド形態の一例を示す説明図である。この実施の形態では、払出制御コマンドは２バイト構成であり、１バイト目はＭＯＤＥ（コマンドの分類）を表わし、２バイト目はＥＸＴ（コマンドの種類）を示す。なお、図１７に示されたコマンド形態は一例であって、他のコマンド形態を用いてもよい。 FIG. 17 is an explanatory diagram showing an example of a command form of the payout control command. In this embodiment, the payout control command has a 2-byte structure, the first byte represents MODE (command classification), and the second byte represents EXT (command type). Note that the command form shown in FIG. 17 is an example, and other command forms may be used.
図１８は、払出制御コマンドの内容の一例を示す説明図である。図１８に示された例において、コマンドＦＦ００（Ｈ）は、払出可能状態を指定する払出制御コマンドである。コマンドＦＦ０１（Ｈ）は、払出停止状態を指定する払出制御コマンドである。また、コマンドＦ０ＸＸ（Ｈ）は、賞球個数を指定する払出制御コマンドである。２バイト目の「ＸＸ」が払出個数を示す。 FIG. 18 is an explanatory diagram showing an example of the contents of the payout control command. In the example shown in FIG. 18, the command FF00 (H) is a payout control command for designating a payout enabled state. Command FF01 (H) is a payout control command for designating a payout stop state. Command F0XX (H) is a payout control command for designating the number of winning balls. “XX” in the second byte indicates the number of payouts.
払出制御手段は、主基板３１の遊技制御手段からＦＦ０１（Ｈ）の払出制御コマンドを受信すると賞球払出および球貸を停止する状態となり、ＦＦ００（Ｈ）の払出制御のコマンドを受信すると賞球払出および球貸ができる状態となる。また、賞球個数を指定する払出制御コマンドを受信すると、受信したコマンドで指定された個数に応じた賞球払出制御を行なう。
When the payout control means receives the FF01 (H) payout control command from the game control means of the
図１９は、払出制御コマンドの送出形態の一例を示すタイミング図である。この実施の形態では、払出制御コマンドは２バイト構成であり、たとえば、図１９に示されるように、払出制御信号の１バイト目および２バイト目が出力されているときに、それぞれＩＮＴ信号がオン（この例ではローレベル）になる。ＩＮＴ信号のオンの期間はたとえば１μｓ以上であり、１バイト目と２バイト目との間にはたとえば１０μｓ以上の期間があけられる。なお、払出制御コマンドは、１バイト構成としてもよい。 FIG. 19 is a timing chart showing an example of a delivery form of the payout control command. In this embodiment, the payout control command has a 2-byte structure. For example, as shown in FIG. 19, when the first byte and the second byte of the payout control signal are output, the INT signal is turned on. (Low level in this example). The ON period of the INT signal is, for example, 1 μs or longer, and a period of, for example, 10 μs or longer is provided between the first byte and the second byte. The payout control command may have a 1-byte configuration.
なお、払出制御コマンドは、払出制御手段が認識可能に１回だけ送り出される。認識可能とは、この例では、ＩＮＴ信号がオン状態となることであり、認識可能に１回だけ送り出されるとは、この例では、払出制御信号の１バイト目および２バイト目のそれぞれに応じてＩＮＴ信号が１回だけオン状態になることである。 The payout control command is sent out only once so that the payout control means can recognize it. In this example, “recognizable” means that the INT signal is turned on, and in this example, it is sent out only once in a recognizable manner, depending on the first and second bytes of the payout control signal. That is, the INT signal is turned on only once.
なお、図２０に示すように、払出制御コマンドを１バイト構成としてもよい。その場合、８ビットの払出制御信号ＣＤ０〜ＣＤ７よって払出制御コマンドが出力される。そして、払出制御信号が出力されているときに、ＩＮＴ信号がオン（この例ではローレベル）になる。ＩＮＴ信号のオン期間はたとえば１μｓ以上である。払出制御手段には、ＩＮＴ信号に応じた割込処理によって払出制御信号ＣＤ０〜ＣＤ７が入力される。 As shown in FIG. 20, the payout control command may have a 1-byte configuration. In this case, a payout control command is output by the 8-bit payout control signals CD0 to CD7. When the payout control signal is output, the INT signal is turned on (low level in this example). The ON period of the INT signal is 1 μs or more, for example. To the payout control means, payout control signals CD0 to CD7 are input by interrupt processing according to the INT signal.
次に、遊技制御手段以外の電気部品制御手段においてデータ保存処理および復旧処理が行なわれる場合の例として、払出制御手段においてデータ保存や復旧が行なわれる場合について説明する。 Next, as an example of the case where the data storage process and the recovery process are performed in the electrical component control means other than the game control means, a case where the payout control means performs the data storage and recovery will be described.
図２１は、払出制御用ＣＰＵ３７１まわりの一構成例を示すブロック図である。図２１に示すように、第１の電源監視回路（第１の電源監視手段）からの電圧低下信号が、バッファ回路９６０を介して払出制御用ＣＰＵ３７１のマスク不能割込端子（ＸＮＭＩ端子）に接続されている。第１の電源監視回路は、遊技機が使用する各種直流電源のうちいずれかの電源の電圧を監視して、電源電圧低下を検出する回路である。この実施の形態では、ＶSLの電源電圧を監視して電圧値が所定値以下になるとローレベルの電圧低下信号を発生する。電圧ＶSLは、遊技機で使用される直流電圧のうち最大のものであり、この例では＋３０Ｖである。したがって、払出制御用ＣＰＵ３７１は、割込処理によって電源断の発生を確認することができる。
FIG. 21 is a block diagram illustrating a configuration example around the
払出制御用ＣＰＵ３７１のＣＬＫ／ＴＲＧ２端子には、主基板３１からのＩＮＴ信号が接続されている。ＣＬＫ／ＴＲＧ２端子にクロック信号が入力されると、払出制御用ＣＰＵ３７１に内蔵されているタイムカウンタレジスタＣＬＫ／ＴＲＧ２の値がダウンカウントされる。そして、レジスタ値が０になると割込が発生する。したがって、タイマカウンタレジスタＣＬＫ／ＴＲＧ２の初期値を「１」に設定しておけば、ＩＮＴ信号の入力に応じて割込が発生することになる。
The INT signal from the
払出制御基板３７には、システムリセット回路９７５も搭載されているが、この実施の形態では、システムリセット回路９７５は、第２の電源監視回路（第２の電源監視手段）も兼ねている。すなわち、リセットＩＣ９７６は、電源投入時に、コンデンサ容量で決る所定時間だけ出力をローレベルとし、所定時間が経過すると出力をハイレベルにする。また、リセットＩＣ９７６は、電源基板９１０に搭載されている第１の電源監視回路が監視する電源電圧と等しい電源電圧である電圧ＶSLを監視して電圧値が所定値（たとえば＋９Ｖ）以下になるとローレベルを電圧低下信号を発生する。したがって、電源断時には、リセットＩＣ９７６からの電圧低下信号がローレベルになることによって払出制御用ＣＰＵ３７１がシステムリセットされる。なお、図２１に示すように、電圧低下信号はリセット信号と同じ出力信号である。
Although a system
リセットＩＣ９７６が電源断を検知するための所定値は、通常時の電圧より低いが、払出制御用のＣＰＵ３７１がしばらくの間動作し得る程度の電圧である。また、リセットＩＣ９７６が、払出制御用ＣＰＵ３７１が必要とする電圧（この例では＋５Ｖ）よりも高い電圧を監視するように構成されているので、払出制御用ＣＰＵ３７１が必要とする電圧に対して監視範囲を広げることができる。したがって、より精密な監視を行なうことができる。
The predetermined value for the
電圧＋５Ｖの電源から電力が供給されていない間、払出制御用ＣＰＵ３７１の内蔵ＲＡＭの少なくとも一部は、電源基板から供給されるバックアップ電源がバックアップ端子に接続されることによってバックアップされ、遊技機に対する電源が断たれも内容が保存される。そして、＋５Ｖ電源が復旧すると、システムリセット回路９７５からリセット信号が発せられるので、払出制御用ＣＰＵ３７１は、通常の動作状態に復帰する。そのとき、必要なデータがバックアップされているので、停電等からの復旧時には停電発生時の遊技状態に復帰することができる。
While power is not supplied from the power supply of voltage + 5V, at least a part of the built-in RAM of the
以上のように、この実施の形態では、電源基板９１０に搭載されている第１の電源監視回路が、遊技機で使用される直流電圧のうちで最も高い電源ＶSLの電圧を監視して、その電源の電圧が所定値を下回ったら電圧低下信号（電源断検出信号）を発生する。電源断検出信号から出力されるタイミングでは、ＩＣ駆動電圧は、まだ各種回路素子を十分駆動できる電圧になっている。したがって、ＩＣ駆動電圧で動作する払出制御基板３７の払出制御用ＣＰＵ３７１が所定の電力供給停止時処理を行なうための動作時間が確保されている。
As described above, in this embodiment, the first power supply monitoring circuit mounted on the
なお、ここでも、第１の電源監視回路は、遊技機で使用される直流電圧のうちで最も高い電源の電圧ＶSLを監視することになるが、電源断検出信号を発生するタイミングは、ＩＣ駆動電圧で動作する電気部品制御手段が所定の電力供給停止時処理を行なうための動作時間が確保されるようなタイミングであれば、監視対象電圧は、最も高い電源の電圧ＶSLでなくてもよい。すなわち、少なくともＩＣ駆動電圧よりも高い電圧を感知すれば、電気部品制御手段が所定の電力供給停止時処理を行なうための動作時間が確保されるようなタイミングで電源断検出信号を発生することができる。 Also in this case, the first power supply monitoring circuit monitors the highest power supply voltage VSL among the DC voltages used in the gaming machine. The monitoring target voltage may not be the highest power supply voltage VSL as long as the operation time for the electric component control means operating at the voltage to ensure the predetermined power supply stop processing is ensured. That is, when a voltage higher than at least the IC drive voltage is sensed, the power-off detection signal may be generated at such a timing that the operation time for the electrical component control means to perform a predetermined power supply stop process is secured. it can.
その場合、上述したように監視対象電圧は、賞球カウントスイッチ３０１Ａ等の遊技機の各種スイッチに供給される電圧が＋１２Ｖであることから、電源断時のスイッチオン誤検出の防止も期待できる電圧であることは好ましい。すなわち、スイッチに供給される電圧（スイッチ電圧）である＋１２Ｖ電源電圧が落ち始める以前の段階で、電圧低下を検出することが好ましい。よって、少なくともスイッチ電圧よりも高い電圧を監視することが望ましい。
In this case, as described above, the voltage to be monitored is a voltage that can be expected to prevent erroneous switch-on detection when the power is cut off because the voltage supplied to various switches of the gaming machine such as the prize
なお、図２１に示された構成では、システムリセット回路９７５は、電源投入時に、コンデンサの容量で決る期間のローレベルを出力し、その後ハイレベルを出力する。すなわち、リセット回路タイミングは１回だけである。しかし、図６に示された主基板３１の場合と同様に、複数回のリセット回路タイミングが発生するような回路構成を用いてもよい。
In the configuration shown in FIG. 21, the system reset
図２２は、払出制御用ＣＰＵ３７１のメイン処理を示すフローチャートである。メイン処理では、払出制御用ＣＰＵ３７１は、まず、必要な初期設定を行なう（ステップＳ７０１）。
FIG. 22 is a flowchart showing main processing of the
図２３は、ステップＳ７０１の初期設定処理を示すフローチャートである。初期設定処理において、払出制御用ＣＰＵ３７１は、まず、割込禁止に設定する（ステップＳ７０１ａ）。次に、払出制御用ＣＰＵ３７１は、割込モードを割込モード２に設定し（ステップＳ７０１ｂ）、スタックポインタにスタックポインタ指定アドレスを設定する（ステップＳ７０１ｃ）。また、払出制御用ＣＰＵ３７１は、内蔵デバイスレジスタの初期化（ステップＳ７０１ｄ）、ＣＴＣ（カウンタ／タイマ）およびＰＩＯ（パラレル入出力ポート）の初期化（ステップＳ７０１ｅ）を行なった後、ＲＡＭをアクセス可能状態に設定する（ステップＳ７０１ｆ）。
FIG. 23 is a flowchart showing the initial setting process in step S701. In the initial setting process, the
この実施の形態では、タイマ／カウンタ割込としてＣＨ２，ＣＨ３のカウントアップに基づく割込を使用する。ＣＨ２のカウントアップに基づく割込は、上述したタイマカウンタレジスタＣＬＫ／ＴＲＧ２の値が「０」になったときに発生する割込である。したがって、ステップＳ７０１ｅにおいて、タイマカウンタレジスタＣＬＫ／ＴＲＧ２に初期値「１」が設定される。また、ＣＨ３のカウントアップに基づく割込は、ＣＰＵの内部クロックをカウントダウンしてレジスタ値が「０」になったら発生する割込であり、後述する２ｍｓタイマ割込として用いられる。具体的には、ＣＨ３のレジスタ値はシステムクロックの１／２５６周期で減算される。ステップＳ７０１ｅにおいて、ＣＨ３のレジスタには、初期値として２ｍｓに相当する値が設定される。なお、ＣＨ２に関する割込番地は００７４Ｈであり、ＣＨ３に関する割込番地は００７６Ｈである。 In this embodiment, an interrupt based on counting up of CH2 and CH3 is used as a timer / counter interrupt. The interrupt based on the count-up of CH2 is an interrupt that occurs when the value of the timer counter register CLK / TRG2 described above becomes “0”. Accordingly, in step S701e, the initial value “1” is set in the timer counter register CLK / TRG2. The interrupt based on the CH3 count-up is an interrupt that occurs when the internal clock of the CPU is counted down and the register value becomes “0”, and is used as a 2 ms timer interrupt described later. Specifically, the register value of CH3 is subtracted at 1/256 period of the system clock. In step S701e, the CH3 register is set to a value corresponding to 2 ms as an initial value. The interrupt address related to CH2 is 0074H, and the interrupt address related to CH3 is 0076H.
そして、払出制御用ＣＰＵ３７１は、払出制御用のバックアップＲＡＭ領域にバックアップデータが存在しているか否かの確認を行なう（ステップＳ７０２）。すなわち、たとえば、バックアップＲＡＭ領域に形成されている後述する総合個数記憶または貸球個数記憶（図２６参照）を確認して、未払出の賞球個数および貸球個数に関するバックアップデータがないかどうかを確認する。不測の電源断が生じた場合には、多くの場合何らかのデータがバックアップＲＡＭ領域に保存されており、バックアップＲＡＭ領域のデータは保存されていたはずであるから、後に復旧した場合の確認結果の多くはバックアップデータありとなる。バックアップなしという確認結果であれば、前回の電源オフ時に未払出の遊技球がなかったことになり、内部状態を電源断時の状態に戻す必要がないので、停電復旧時でない電源投入時に実行される初期化処理を実行する（ステップＳ７０２，Ｓ７０３）。なお、本例では、バックアップＲＡＭ領域にバックアップデータが存在しているか否かは、電源断時にバックアップＲＡＭ領域に設定されるバックアップフラグによって確認する。
Then, the
バックアップＲＡＭ領域にバックアップデータが存在している場合には、この実施の形態では、払出制御用ＣＰＵ３７１は、バックアップＲＡＭ領域のデータチェック（この例ではパリティチェック）を行なう（ステップＳ７０４）。不測の電源断が生じた後に復旧した場合には、バックアップＲＡＭ領域のデータは保存されていたはずであるから、チェック結果は正常になる。チェック結果が正常でない場合には、内部状態を電源断時の状態に戻すことができないので、停電復旧時でない電源投入時に実行される初期化処理を実行する（ステップＳ７０５，Ｓ７０３）。
When backup data exists in the backup RAM area, in this embodiment, the
チェック結果が正常であれば、払出制御用ＣＰＵ３７１は、内部状態を電源断時の状態に戻すための払出状態復旧処理を行なう（ステップＳ７０６）。そして、バックアップＲＡＭ領域に保存されていたＰＣ（プログラムカウンタ）の指すアドレスに復帰する（ステップＳ７０７）。
If the check result is normal, the
通常の初期化処理の実行（ステップＳ７０３）を得ると、払出制御用ＣＰＵ３７１により実行されるメイン処理は、タイマ割込フラグの開始（ステップＳ７０８）の確認が行なわれるグループ処理に移行する。
When the normal initialization process is executed (step S703), the main process executed by the
なお、この実施の形態では、ステップＳ７０２でバックアップデータの有無を確認した後、バックアップデータが存在する場合にステップＳ７０４でバックアップ領域のチェックを行なうようにしていたが、逆に、バックアップ領域のチェック結果が正常であったことを確認した後、バックアップデータの有無の確認を行なうようにしてもよい。また、バックアップデータの有無の確認、または、バックアップ領域のチェックのいずれかの一方の確認を行なうことで、停電復旧処理を実行するか否かを判断するようにしてもよい。 In this embodiment, after the presence or absence of backup data is confirmed in step S702, the backup area is checked in step S704 when backup data exists. Conversely, the check result of the backup area After confirming that the data is normal, the presence or absence of backup data may be confirmed. Further, it may be determined whether or not to execute the power failure recovery process by confirming one of the confirmation of the presence / absence of backup data and the check of the backup area.
また、たとえば停電復旧処理を実行するか否かを判断する場合のパリティチェック（ステップＳ７０４）の際などに、すなわち、遊技状態を復旧するか否かを判断する際に、保存されていたＲＡＭデータにおける払出遊技球数データ等によって、遊技機が払出待機状態（払出途中でない状態）であることが確認されたら、払出状態復旧処理を行なわずに初期化処理を実行するようにしてもよい。 Further, for example, in the parity check (step S704) when determining whether or not to execute the power failure recovery processing, that is, when determining whether or not to restore the gaming state, the stored RAM data If the game machine is confirmed to be in a payout standby state (a state that is not in the middle of payout) based on the payout game ball number data or the like, the initialization process may be executed without performing the payout state recovery process.
通常の初期化処理では、図２４に示すように、レジスタおよびＲＡＭのクリア処理（ステップＳ９０１）が行なわれる（ステップＳ９０２）。そして、初期設定処理（ステップＳ７０１ａ）において割込禁止とされているので、初期化処理を終える前に割込が許可される（ステップＳ９０３）。 In the normal initialization process, as shown in FIG. 24, a register and RAM clear process (step S901) is performed (step S902). Since the interruption is prohibited in the initial setting process (step S701a), the interruption is permitted before the initialization process is completed (step S903).
この実施の形態では、払出制御用ＣＰＵ３７１の内部タイマ（ＣＨ３）が繰返しタイマ割込を発生するように設定される。また、繰返し周期は２ｍｓに設定される。そして、図２５に示すように、タイマ割込が発生すると、払出制御用ＣＰＵ３７１は、タイマ割込フラグをセットする（ステップＳ７１１）。なお、２ｍｓタイマ割込処理において、必要ならば、ＣＨ３のレジスタに対して初期値再設定が行なわれる。
In this embodiment, the internal timer (CH3) of the
払出制御用ＣＰＵ３７１は、ステップＳ７０８において、タイマ割込フラグがセットされことを検出すると、タイマ割込フラグをリセットするとともに（ステップＳ７０９）、払出制御処理を実行する（ステップＳ７１０）。以上の制御によって、この実施の形態では、払出制御処理は２ｍｓ毎に起動されることになる。なお、この実施の形態では、タイマ割込処理ではフラグセットのみがなされ、払出制御処理ではメイン処理において実行されるが、タイマ割込処理で払出制御処理を実行してもよい。
When detecting that the timer interrupt flag is set in step S708, the
払出制御用ＣＰＵ３７１は、電源投入時に、バックアップＲＡＭ領域のデータを確認するだけで、通常の初期設定処理を行なうのか払出中の状態を復元するのかを決定できる。すなわち、簡単な判断によって、未払出の遊技球について払出処理再開を行なうことができる。
The
また、本例では、払出制御用ＣＰＵ３７１も、主基板３１のＣＰＵ５６と同様に、パリティチェックによって記憶内容保存の確実化を図っている。
In this example, the
以上説明したように、バックアップデータの有無により電源断時の払出状態に復旧するか否かの判断を行なうようにしたことで、停電後の電源復旧時などにおいて電源投入されたときに、バックアップデータ記憶領域の内容に応じて電源断時の状態に復旧させるか否かの判断を行なうことができる。したがってバックアップデータに基づく制御を実現することができるとともに、不必要な復旧処理の実行を防止することができる。 As described above, the backup data is restored when the power is turned on when the power is restored after a power failure, etc. It is possible to determine whether or not to restore the power-off state according to the contents of the storage area. Therefore, control based on the backup data can be realized, and unnecessary execution of recovery processing can be prevented.
また、上述したように、バックアップデータの状態により電源断時の払出状態に復旧するか否かの判断を行なうようにしたことで、停電後の電源復旧時などにおいて電源投入されたときに、バックアップデータ記憶領域の内容の状態に応じて電源断時の状態に復旧させるか否かの判断を行なうことができる。したがって正常なバックアップデータに基づく制御を実現することができるとともに、異常が発生したバックアップデータに基づく復旧処理の実行を防止することができる。 In addition, as described above, by determining whether or not to return to the payout state when the power is cut off according to the backup data status, the backup is performed when the power is turned on when the power is restored after a power failure. It can be determined whether or not to restore the power-off state according to the state of the contents of the data storage area. Therefore, it is possible to realize control based on normal backup data and to prevent execution of recovery processing based on backup data in which an abnormality has occurred.
図２６は、払出制御用ＣＰＵ３７１が内蔵するＲＡＭの使用例を示す説明図である。この例では、バックアップＲＡＭ領域に総合個数記憶（たとえば２バイト）および貸球個数記憶が形成されている。総合個数記憶は、主基板３１の側から指示された払出個数の挿通を記憶するものである。貸球個数記憶は、未払出の球貸個数を記憶するものである。
FIG. 26 is an explanatory diagram showing an example of use of the RAM built in the
図２７は、割込処理による払出制御コマンド受信処理を示すフローチャートである。主基板３１からの払出制御用のＩＮＴ信号は払出制御用ＣＰＵ３７１のＣＬＫ／ＴＲＧ２端子に入力される。よって、主基板３１からのＩＮＴ信号がオン状態になると、払出制御用ＣＰＵ３７１に割込がかかり、図２７に示す払出制御コマンドの受信処理が開始される。この実施の形態では、受信した払出制御コマンドを格納するための１２バイトの確定コマンドバッファ領域が設けられている。 そして、受信した払出制御コマンドの格納位置を示すためにコマンド受信個数カウンタが用いられる。なお、払出コマンドは、２バイト構成であるから、実質的には６個の払出制御コマンドの確定コマンドバッファ領域に格納可能である。
FIG. 27 is a flowchart showing a payout control command receiving process by an interrupt process. The payout control INT signal from the
払出制御コマンドの受信処理において、払出制御用ＣＰＵ３７１が、まず、払出制御コマンドデータの入力に割当てられている入力ポート３７２ａからデータを読込む（ステップＳ８５１）。そして、２バイト構成の払出制御コマンドのうちの１バイト目であるか否かを確認する（ステップＳ８５２）。１バイト目であるか否かは、受信したコマンドの先頭ビットが「１」であるか否かで判断できる。先頭ビットが「１」であるのは、２バイト構成の払出制御コマンドのうちＭＯＤＥバイト（１バイト目）のはずである（図１７参照）。先頭ビットが「１」であれば、有効な１バイト目を保持し主として、受信したコマンドを確定コマンドバッファ領域におけるコマンド受信個数カウンタが示す確定コマンドバッファに格納する（ステップＳ８５３）。
In the payout control command reception process, the
払出制御コマンドのうち１バイト目でなければ、１バイト目を既に受信したか否かを確認する（ステップＳ８５４）。既に受信したか否かは、受信バッファ（ステップＳ８５３における確定コマンドバッファ）に有効なデータが設定されているか否かで確認できる。 If it is not the first byte of the payout control command, it is confirmed whether or not the first byte has already been received (step S854). Whether it has already been received can be confirmed by checking whether valid data is set in the reception buffer (the definite command buffer in step S853).
次に、２バイト目を既に受信している場合には、受信した１バイトのうちの先頭ビットが「０」であるか否かを確認する。そして、先頭ビットが「０」であれば、有効な２バイト目を受信したとして、受信したコマンドを、確定コマンドバッファ領域におけるコマンド受信個数カウンタ＋１が示す確定コマンドバッファに格納する（ステップＳ８５５）。先頭ビットが「０」であるのは、２バイト構成の払出制御コマンドのうちＥＸＴバイト（２バイト目）のはずである（図１７参照）。なお、ステップＳ８５４の判別において、受信した１バイトのうちの先頭ビットが「０」でなければ、処理を終了する。 Next, when the second byte has already been received, it is confirmed whether or not the first bit of the received 1 byte is “0”. If the first bit is “0”, it is determined that the valid second byte has been received, and the received command is stored in the confirmed command buffer indicated by the command reception number counter + 1 in the confirmed command buffer area (step S855). The leading bit is “0”, which should be the EXT byte (second byte) of the 2-byte payout control command (see FIG. 17). If it is determined in step S854 that the first bit of the received 1 byte is not “0”, the process ends.
ステップＳ８５５において、２バイト目のコマンドデータを格納すると、コマンド受信個数カウンタに２を加算する（ステップＳ８５６）。そして、コマンド受信カウンタが１２以上であるか否かを確認し（ステップＳ８５７）、１２以上であればコマンド受信個数カウンタをクリアする（ステップＳ８５８）。 When the second byte of command data is stored in step S855, 2 is added to the command reception number counter (step S856). Then, it is confirmed whether or not the command reception counter is 12 or more (step S857). If it is 12 or more, the command reception number counter is cleared (step S858).
図２８は、ステップＳ７１０の払出制御処理を示すフローチャートである。払出制御処理において払出制御用ＣＰＵ３７１は、まず、中継基板７２を介して入力ポート３７２ｂに入力される賞球カウントスイッチ３０１Ａ、球貸カウントスイッチ３０１Ｂがオンしたか否かを判定する（スイッチ：ステップＳ７５１）。
FIG. 28 is a flowchart showing the payout control process in step S710. In the payout control process, the
次に、払出制御用ＣＰＵ３７１は、センサ（たとえば、払出モータ２８９の間点数を検出するモータ位置センサ）からの信号入力状態を確認してセンサの状態判定などを行なう（入力判定処理：ステップＳ７５２）。払出制御用ＣＰＵ３７１は、さらに、受信した払出制御コマンドを解析し、解析結果に応じた処理を実行する（コマンド解析実行処理：ステップＳ７５３）。
Next, the
次いで、払出制御用ＣＰＵ３７１は、主基板３１より受信した払出停止指示コマンドに応じて払出停止状態に設定し、あるいは受信した払出開始指示コマンドに応じて払出停止状態の解除を行なう（ステップＳ７５４）。また、プリペードカードユニット制御処理を行なう（ステップＳ７５５）。
Next, the
また、払出制御用ＣＰＵ３７１は、球貸要求に応じて貸球を払出す制御を行なう（ステップＳ７５６）。さらに、払出制御用ＣＰＵ３７１は、総合個数記憶に格納された個数の賞球を払出す賞球制御処理を行なう（ステップＳ７５７）。そして、払出制御用ＣＰＵ３７１は、出力ポート３７２ｃおよび中継基板７２を介して球払出装置９７の払出機構部分における払出モータ２８９に向けて駆動信号を出力し、ステップＳ７５６の球貸制御処理またはステップＳ７５７の賞球制御処理で設定された回転数分払出モータ２８９を介して払出モータ制御処理を行なう（ステップＳ７５８）。
Further, the
なお、この実施の形態では、払出モータ２８９としてステッピングモータが用いられ、払出モータ２８９を制御するために１−２層励磁方式が用いられる。したがって、具体的には、払出モータ制御処理において、８種類の励磁パターンデータが繰返し払出モータ２８９に出力される。また、この実施の形態では、各励磁パターンデータが４ｍｓずつ出力される。
In this embodiment, a stepping motor is used as the
次いで、エラー検出処理が行なわれ、その結果に応じてエラー表示ＬＥＤ３７４に所定の表示が行なわれる（エラー：ステップＳ７５９）。検出されるエラーとしては、たとえば、次の８種類がある。
Next, an error detection process is performed, and a predetermined display is performed on the
賞球径路エラー：賞球払出動作終了したとき、または、払出モータ２８９が１回転したときに賞球カウントスイッチ３０１Ａが１個も遊技球の通過を検出しなかった場合、エラー表示ＬＥＤ３７４に「０」が表示される。
Prize ball path error: When the prize ball payout operation is completed, or when the prize
球貸径路エラー：球貸の払出動作終了後において、または、払出モータ２８９が１回転したときに球貸カウントスイッチ３０１Ｂが１個も遊技球の通過を検出しなかった場合、エラー表示ＬＥＤ３７４に「１」が表示される。
Ball lending path error: After the ball lending payout operation is completed, or when the ball lending count switch 301B does not detect the passing of any game ball when the
賞球カウントスイッチ球詰まりエラー：賞球カウントスイッチ３０１Ａが０．５秒以上オンを検出したとき。エラー表示ＬＥＤ３７４に「２」が表示される。
Prize ball count switch ball clogging error: Prize
球貸カウントスイッチ球詰まりエラー：球貸カウントスイッチ３０１Ｂが０．５秒以上オンを検出した場合、エラー表示ＬＥＤ３７４に「３」が表示される。
Ball lending count switch ball clogging error: When the ball lending count switch 301B detects ON for 0.5 seconds or more, “3” is displayed on the
払出モータ球噛みエラー：払出モータ２８９が正常に回転しないとき、具体的には、払出モータ位置センサのオンが所定期間以上継続したり、オフが所定期間以上継続した場合、エラー表示ＬＥＤ３７４に「４」が表示される。なお、払出モータ球噛みエラーが生じた場合には、払出制御用ＣＰＵ３７１は、５０ｍｓの基準励磁層の出力を行なった後、１−２層励磁の励磁パターンデータのうちの４種類の励磁パターンデータを８ｍｓ毎に出力することによる払出モータ２８９の逆回転と正回転とを繰返す。
Payout motor ball biting error: When the
プリペードカードユニット未接続エラー：ＶＬ信号のオフが検出されたとき、エラー表示ＬＥＤ３７４に「５」が表示される。
Prepaid card unit unconnected error: When the VL signal is detected to be off, “5” is displayed on the
プリペードカードユニット通信エラー：規定のタイミング以外でプリペードカードユニット５０から信号を出力されたことを検出したとき、エラー表示ＬＥＤ３７４に「６」が表示される。
Prepaid card unit communication error: When it is detected that a signal is output from the
払出停止状態：主基板３１から払出停止を示す払出制御コマンドを受信したとき、エラー表示ＬＥＤ３７４に「７」が表示される。なお、主基板３１から払出開始を示す払出制御コマンドを受信したときには、その時点から２００２ｍｓ後に、払出停止状態から払出開始状態に復旧する。
Discharge stop state: When a payout control command indicating a payout stop is received from the
外部接続端子（図示せず）から出力する情報信号を制御する処理を行なう（出力処理：ステップＳ７６０）。なお、情報信号は、貸球の払出１単位（たとえば２５個）毎に所定時間オンとなり、続いて所定時間オフを出力する信号である。 Processing for controlling an information signal output from an external connection terminal (not shown) is performed (output processing: step S760). The information signal is a signal that is turned on for a predetermined time for each unit of lending (for example, 25 balls) and subsequently outputs OFF for a predetermined time.
図２９は、ステップＳ７５１のスイッチ処理の一例を示すフローチャートである。スイッチ処理において、払出制御用ＣＰＵ３７１は、賞球カウントスイッチ３０１Ａがオンした状態を示しているか否かを確認する（ステップＳ７５１ａ）。オン状態を示していれば、払出制御用ＣＰＵ３７１は、賞球カウントスイッチオンカウンタを＋１する（ステップＳ７５１ｂ）。賞球カウントスイッチオンカウンタは、賞球カウントスイッチ３０１Ａのオンの状態を検出した回数を計数するためのカウンタである。
FIG. 29 is a flowchart illustrating an example of the switch processing in step S751. In the switch process, the
そして、賞球カウントスイッチオンカウンタの値をチェックし（ステップＳ７５１ｃ）、その値が２になっていれば、１個賞球の払出が行なわれたと判断する。１個の賞球の払出が行なわれた判断した場合には、払出制御用ＣＰＵ３７１は、賞球未払出カウンタ（総合個数記憶に格納されている賞球数を）を−１する（ステップＳ７５１ｄ）。
Then, the value of the prize ball count switch-on counter is checked (step S751c). If the value is 2, it is determined that one prize ball has been paid out. If it is determined that one prize ball has been paid out, the
ステップＳ７５１ａにおいて賞球カウントスイッチ３０１Ａがオン状態でないことが確認されると、払出制御用ＣＰＵ３７１は、賞球カウントスイッチオンカウンタをクリアする（ステップＳ７５１ｅ）。そして、この実施の形態では、球貸カウントスイッチ３０１Ｂがオン状態を示しているか否かを確認する（ステップＳ７５１ｆ）。オン状態を示していれば、払出制御用ＣＰＵ３７１は、球貸カウントスイッチオンカウンタを＋１する（ステップＳ７５１ｇ）。球貸カウントスイッチオンカウンタは、球貸カウントスイッチ３０１Ｂのオン状態を検出した回数を計数するためのカウンタである。
When it is confirmed in step S751a that the prize
そして、球貸カウントスイッチオンカウンタの値をチェックし（ステップＳ７５１ｈ）、その値が２になっていれば、１個の球貸の払出が行なわれたと判断する。１個の球貸の払出が行なわれたと判断した場合には、払出制御用ＣＰＵ３７１は、貸し球未払出個数カウンタ（球球個数記憶に格納されている球球数）を−１する（ステップＳ７５１ｉ）。
Then, the value of the ball lending count switch-on counter is checked (step S751h). If the value is 2, it is determined that one ball lending has been paid out. When it is determined that one ball lending has been paid out, the
ステップＳ７５１ｆにおいて球貸カウントスイッチ３０１Ｂがオン状態でないことが確認されると、払出制御用ＣＰＵ３７１は、球貸カウントスイッチオンカウンタをクリアする（ステップＳ７５１ｊ）。
When it is confirmed in step S751f that the ball lending count switch 301B is not in the on state, the
図３０は、ステップＳ７５３のコマンド解析実行処理の一例を示すフローチャートである。コマンド解析実行処理において、払出制御用ＣＰＵ３７１は、確定コマンドバッファ領域中に受信コマンドがあるか否かの確認を行なう（ステップＳ７５３ａ）。受信コマンドがあれば、受信した払出制御コマンドが払出個数指示コマンドであるか否かの確認を行なう（ステップＳ７５３ｂ）。なお、確定コマンドバッファ領域中に複数の受信コマンドがある場合には、受信した払出制御コマンドが払出個数指示コマンドであるか否かの確認は、最も前に受信された受信コマンドについて行なわれる。
FIG. 30 is a flowchart illustrating an example of the command analysis execution process in step S753. In the command analysis execution process, the
受信した払出制御コマンドが払出個数指示コマンドであれば、払出個数指示コマンドで受信された個数を総合個数記憶に加算する（ステップＳ７５３ｃ）。すなわち、払出制御用ＣＰＵ３７１は、主基板３１のＣＰＵ５６から送り出された払出個数指示コマンドに含まれる賞球数バックアップＲＡＭ領域（総合個数記憶）に記録する。
If the received payout control command is a payout number instruction command, the number received by the payout number instruction command is added to the total number memory (step S753c). That is, the
なお、払出制御用ＣＰＵ３７１は、必要ならば、コマンド受信個数カウンタの減算や確定コマンドバッファ領域における受信コマンドシフト処理を行なう。
The
図３１は、ステップＳ７５４の払出停止状態設定処理の一例を示すフローチャートである。払出停止状態設定処理において、払出制御用ＣＰＵ３７１は、確定コマンドバッファ領域中に受信コマンドがあるか否かの確認を行なう（ステップＳ７５４ａ）。確定コマンドバッファ領域中に受信コマンドがあれば、受信した払出制御コマンドが払出停止指示コマンドであるか否かの確認を行なう（ステップＳ７５４ｂ）。払出停止指示コマンドであれば、払出制御用ＣＰＵ３７１は、払出停止状態に設定する（ステップＳ７５４ｃ）。
FIG. 31 is a flowchart illustrating an example of the payout stop state setting process in step S754. In the payout stop state setting process, the
ステップＳ７５４ｂで受信コマンドが払出停止指示コマンドでないことを確認すると、受信した払出制御コマンドが払出開始指示コマンドであるか否かの確認を行なう（ステップＳ７５４ｄ）。払出開始指示コマンドであれば、払出停止状態を解除する（ステップＳ７５４ｅ）。 If it is confirmed in step S754b that the received command is not a payout stop instruction command, it is checked whether or not the received payout control command is a payout start instruction command (step S754d). If it is a payout start instruction command, the payout stop state is canceled (step S754e).
図３２は、ステップＳ７５５のプリペードカードユニット制御処理の一例を示すフローチャートである。プリペードカードユニット制御処理において、払出制御用ＣＰＵ３７１は、カードユニット制御用マイクロコンピュータにより入力されるＶＬ信号を検知したか否かを確認する（ステップＳ７５５ａ）。ＶＬ信号を検知していなければ、ＶＬ信号非検知カウンタを＋１する（ステップＳ７５５ｂ）。また、払出制御用ＣＰＵ３７１は、ＶＬ信号非検知カウンタの値が本例では１２５であるか否かを確認する（ステップＳ７５５ｃ）。ＶＬ信号非検知カウンタの値が１２５であれば、払出制御用ＣＰＵ３７１は、発射制御基板９１への発射制御信号出力を停止して、駆動モータ９４を停止させる（ステップＳ７５５ｄ）。
FIG. 32 is a flowchart showing an example of the prepaid card unit control process in step S755. In the prepaid card unit control process, the
以上の処理によって、１２５回（２ｍｓ×１２５＝２５０ｍｓ）継続してＶＬ信号のオフが検出されたら、球発射禁止状態に設定される。 If the VL signal is detected to be off 125 times (2 ms × 125 = 250 ms) continuously by the above processing, the ball firing prohibited state is set.
ステップＳ７５５ａにおいてＶＬ信号を検知していれば、払出制御用ＣＰＵ３７１は、ＶＬ信号非検知カウンタをクリアする（ステップＳ７５５ｅ）。そして、払出制御用ＣＰＵ３７１は、発射制御信号出力を停止していれば（ステップＳ７５５ｆ）、発射制御基板９１への発射制御信号出力を開始して駆動モータ９４を動作可能状態にする（ステップＳ７５５ｇ）。
If the VL signal is detected in step S755a, the
図３３および図３４は、ステップおよびと７５６の球貸制御処理の一例を示すフローチャートである。なお、この例では、連続的な払出数の最大値を貸球の１単位（本例では２５個）としているが、他の数であってもよい。
FIG. 33 and FIG. 34 are flowcharts showing an example of the
球貸し制御処理において、払出制御用ＣＰＵ３７１は、球払出中であるか否かの確認を行ない（ステップＳ５１１）、球払出中であれば図３４に示す球貸中の処理に移行する。なお、この確認は、後述する球貸処理中フラグの状態のように判断される。貸球払出中でなければ、賞球の払出中であるか否かの確認をする（ステップＳ５１２）。この確認は、後述する賞球処理中フラグの状態により判断される。
In the ball lending control process, the
貸球払出中でも賞球払出中でもなければ、払出制御用ＣＰＵ３７１は、カードユニット５０から球貸要求があったか否かを確認し（ステップＳ５１３）、要求があれば、球貸処理中フラグをオンするとともに（ステップＳ５１４）、２５（貸球１単位数：ここでは１００円分）をバックアップＲＡＭ領域の貸し球個数記憶に設定する（ステップＳ５１５）。そして、払出制御用ＣＰＵ３７１は、ＥＸＳ信号をオンする（ステップＳ５１６）。そして、球払出装置９７の下方の球振分部材３１１を球貸側に設定するために振分用ソレノイド３１０を駆動する（ステップＳ５１７）。また、払出モータ２８９をオンして（ステップＳ５１８）、図３４に示す球貸処理に移行する。
If the ball lending is not being paid out or the prize ball is not being paid out, the
なお、払出モータ２８９がオンするのは、厳密には、カードユニット５０が受付を認識したことを示すためにＢＲＱ信号をＯＦＦとしてからである。なお、球貸処理中フラグがバッファＲＡＭ領域に設定される。
Strictly speaking, the
図３４は、払出制御用ＣＰＵ３７１による払出制御処理における球貸中の処理を示すフローチャートである。球貸処理では、払出モータ２８９がオンしていなければオンする。なお、この実施の形態では、ステップＳ７５１のスイッチ処理で、球貸カウントスイッチ３０１Ｂの検出出力による遊技球の払出がなされたか否かの確認を行なうため、球貸制御処理では、貸球個数記憶の減算などは行なわれない。球貸制御処理において、払出制御用ＣＰＵ３７１は、貸球通過待ち時間中であるか否かの確認を行なう（ステップＳ５１９）。貸球通過待ち時間中でなければ、貸球の払出を行ない（ステップＳ５２０）、払出モータ２８９の駆動を終了すべきか（１単位の払出動作が終了したか）否かの確認を行なう（ステップＳ５２１）。具体的には、所定個数の払出に対応した回転が完了したか否かを確認する。所定個数の払出に対応した回転は、払出モータ位置センサの出力によって監視される。所定個数の払出に対応した回転が完了した場合には、払出制御用ＣＰＵ３７１は、払出モータ２８９の駆動を停止し（ステップＳ５２２）、貸球通過待ち時間の設定を行なう（ステップＳ５２３）。
FIG. 34 is a flowchart showing a ball lending process in the payout control process by the
なお、ステップＳ５２０の球貸処理では、払出モータ位置センサのオンとオフとがタイマ監視されるが、所定時間以上のオン状態またはオフ状態が継続したら、払出制御用ＣＰＵ３７１は、払出モータ球噛みエラーが生じたと判断する。
In the ball lending process in step S520, the on / off state of the payout motor position sensor is monitored by a timer. However, if the on state or the off state continues for a predetermined time or longer, the
ステップＳ５１９で貸球通過待ち時間中であれば、払出制御用ＣＰＵ３７１は、貸球通過待ち時間が終了したか否かの確認を行なう（ステップＳ５２４）。貸球通過待ち時間は、最後の払出球が払出モータ２８９によって払出されてから球貸カウントスイッチ３０１Ｂを通過するまでの時間である。貸球通過待ち時間の終了を確認すると、１単位の貸球はすべて払出された状態であるので、カードユニット５０に対して次の球貸要求の受付が可能になったことを示すためにＥＸＳ信号をオフにする（ステップＳ５２４）。また、振分ソレノイドをオフするとともに（ステップＳ５２５）、払出モータ２８９をオフして（ステップＳ５２６）、さらに球貸処理中フラグをオンする（ステップＳ５２７）。なお、貸球通過待ち時間が経過するまでに最後の払出球が球貸カウントスイッチ３０１Ｂを通過しなかった場合には、球貸径路エラーとされる。また、この実施の形態では、賞球も球貸も同じ払出装置で行なわれる。
If it is during the lending pass waiting time in step S519, the
なお、球貸要求の受付をＥＸＳ信号をオフした後、所定時間内に再び球貸要求信号であるＢＲＱ信号がオンしたら、振分ソレノイドおよび払出モータをオフせずに球貸処理を実行するようにしてもよい。すなわち、所定単位（この例では１００円単位）毎に球貸処理が行なわれるのではなく、球貸処理を連続して実行するように構成することもできる。 After turning off the EXS signal to accept the ball rental request, if the BRQ signal, which is the ball rental request signal, is turned on again within a predetermined time, the ball rental process is executed without turning off the sorting solenoid and the dispensing motor. It may be. That is, the ball lending process is not performed every predetermined unit (100 yen unit in this example), but the ball lending process can be executed continuously.
貸球個数記憶の内容は、遊技機の電源が断しても、所定期間電源基板９１０のバックアップ電源によって保存される。したがって、所定期間中に電源が回復すると、払出制御用ＣＰＵ３７１は、貸球個数記憶の内容に基づいて球貸処理を継続することができる。
The content of the number of rented balls is stored by the backup power source of the
図３５および図３６は、ステップ７５７の賞球制御処理の一例を示すフローチャートである。なお、この例では、連続的な払出数の最大値を貸球の１単位と同数（本例では２５個）としているが、他の数であってもよい。
FIG. 35 and FIG. 36 are flowcharts showing an example of the prize ball control process in
賞球制御処理において、払出制御用ＣＰＵ３７１は、貸球払出中であるか否かの確認を行なう（ステップＳ５３１）。なお、この確認は、球貸処理中フラグの状態により判断される。貸球払出中でなければ賞球の払出中であるか否かを確認し（ステップＳ５３２）、賞球の払出中であれば図３６に示す賞球中の処理に移行する。この確認は、後述する賞球処理中フラグの状態により判断される。
In the prize ball control process, the
貸球払出中でも賞球払出中でもなければ、払出制御用ＣＰＵ３７１は、カードユニット５０からの球貸準備要求があるか否かの確認を行なう（ステップＳ５３３）。なお、この確認は、払出制御用ＣＰＵ３７１により、カードユニット５０から入力されるＰＲＤＹ信号のオン（要求あり）またはオフ（要求なし）を確認することにより行なわれる。
If the ball is not paid out or the prize ball is not paid out, the
カードユニット５０からの球貸準備要求がなければ、払出制御用ＣＰＵ３７１は、総合個数記憶に格納されている賞球数（未払出の賞球数）が０でないか否かの確認を行なう（ステップＳ５３３）。総合個数記憶に格納されている賞球数が０でなければ、賞球制御用ＣＰＵ３７１は、賞球処理中フラグをオンし（ステップＳ５３５）、総合個数記憶の値が本例では２５以上であるか否かの確認を行なう（ステップＳ５３６）。なお、賞球処理中フラグは、バックアップＲＡＭ領域に設定される。
If there is no ball lending preparation request from the
総合個数記憶に格納されている賞球数が２５以上であると、払出制御用ＣＰＵ３７１は、２５個分の賞球を払出すまで払出モータ２８９を回転させるよう駆動信号出力するために、２５個払出動作の設定を行なう（ステップＳ５３７）。一方、総合個数記憶に格納されている賞球数が２５以上でなければ、払出制御用ＣＰＵ３７１は、総合個数記憶に格納されているすべての遊技球を払出すまで払出モータ２８９を回転させるよう駆動信号出力するために、全個数払出動作の設定を行なう（ステップＳ５３８）。そして、ステップＳ５３７またはステップＳ５３８での設定に従って払出モータ２８９をオンする（ステップＳ５３８）。なお、振分ソレノイドはオフ状態であるため、球払出装置９７の下方の球振分部材は賞球側に設定されている。そして、図３６に示す賞球制御処理における賞球払出中の処理に移行する。
If the number of prize balls stored in the total number memory is 25 or more, the
図３６は、払出制御用ＣＰＵ３７１により払出制御処理における賞球中の処理の一例を示すフローチャートである。賞球制御処理では、払出モータ２８９がオンしていなければオンする。なお、この実施の形態では、ステップＳ７５１のスイッチ処理で、賞球カウントスイッチ３０１Ａの検出出力による遊技球の払出がなされたか否かの確認を行なうため、賞球制御処理では総合個数記憶の減算などは行なわれない。賞球中の処理において、払出制御用ＣＰＵ３７１は、賞球通過待ち時間中であるか否かの確認を行なう（ステップＳ５４０）。賞球通過待ち時間中でなければ、賞球払出を行ない（ステップＳ５４１）、払出モータ２８９の駆動を終了すべきか（本例では２５個または２５個未満の所定個数の払出動作が終了したか否かの確認を行なう（ステップＳ５４２）。具体的には、所定個数の払出に対応した回転が完了したか否かを確認する。所定個数の払出に対応した回転は、払出モータ位置センサの出力によって監視される。所定個数の払出に対応した回転が完了した場合には、払出制御用ＣＰＵ３７１は、払出モータ２８９の駆動を停止し（ステップＳ５４３）、賞球通過待ち時間の設定を行なう（ステップＳ５４２）。賞球通過待ち時間は、最後の払出球が払出モータ２８９によって払出されてから賞球カウントスイッチ３０１Ａを通過するまでの時間である。
FIG. 36 is a flowchart illustrating an example of a process during a prize ball in the payout control process by the
一方、ステップＳ５４０を見て賞球通過待ち時間中であれば、払出制御用ＣＰＵ３７１は、賞球通過待ち時間が終了したか否かの確認を行なう（ステップＳ５４４）。貸球通過待ち時間の終了を確認すると、ステップＳ５３７またはステップＳ５３８で設定された賞球がすべて払出された状態であるので、払出モータ２８９をオフするとともに（ステップＳ５４４）、賞球処理中フラグをオンする（ステップＳ５４６）。なお、賞球通過待ち時間が経過するまでに最後の払出球が賞球カウントスイッチ３０１Ａを通過しなかった場合には、賞球径路エラーとされる。
On the other hand, if it is during the winning ball passage waiting time as seen in step S540, the
また、この実施の形態では、ステップＳ５１１、ステップＳ５３１の判断によって球貸が賞球処理よりも優先されることになるが、賞球処理が球貸に優先されるようにしてもよい。 Further, in this embodiment, the ball rental is prioritized over the prize ball processing according to the determinations in steps S511 and S531, but the prize ball processing may be prioritized over the ball rental.
総合個数記憶および貸球個数記憶の内容は、遊技機の電源が断しても、所定期間電源基板９１０のバックアップ電源によって保存される。したがって、所定期間中に電源が回復すると、払出制御用ＣＰＵ３７１は、総合個数記憶の内容に基づいて払出処理を継続することができる。
The contents of the total number storage and the rented number storage are stored by the backup power source of the
なお、払出制御用ＣＰＵ３７１は、主基板３１から指示された賞球個数を賞球個数記憶で総数として管理したが、賞球数毎（たとえば、１５個、１０個、５個）に管理してもよい。たとえば、賞球数毎に対応した個数カウンタを設け、払出個数指定コマンドを受信すると、そのコマンドで指定された個数に対応する個数カウンタを＋１する。そして、個数カウンタに対応した賞球払出が行なわれると、その個数カウンタを−１する（この場合、払出制御処理にて減算処理を行なうようにする）。その場合にも、各個数カウンタはバックアップＲＡＭ領域に形成される。よって、遊技機の電源が断しても、所定期間中に電源を回復すれば、払出制御用ＣＰＵ３７１は、各個数カウンタの内容に基づいて賞球払出処理を継続することができる。
The
図３７は、電源基板９１０の電源監視回路から電圧変化信号に基づくＮＭＩに応じて実行される停電発生ＮＭＩの処理の一例を示すフローチャートである。なお、この実施の形態では、ＮＭＩ割込番地は００６６Ｈである。停電発生ＮＭＩ処理において、払出制御用ＣＰＵ３７１は、まず、割込禁止フラグの内容をパリティフラグに格納する（ステップＳ８０１）。次いで、割込禁止に設定する（ステップＳ８０２）。停電発生ＮＭＩ処理では、本例では主基板３１において実行された処理と同様に、ＲＡＭ内容の保存を確実にするためのチェックサムの生成処理を行なう。その処理中に他の割込処理が行なわれたのではチェックサムの生成処理が完了しないうちの払出制御用ＣＰＵ３７１が動作し得ない電圧にまで低下してしまうことも考えられるので、まず、他の割込が生じないような設定がなされる。なお、停電発生ＮＭＩ処理におけるステップＳ８０４〜Ｓ８１０は、電力供給停止時の処理の一例である。
FIG. 37 is a flowchart illustrating an example of a power failure occurrence NMI process executed in response to the NMI based on the voltage change signal from the power supply monitoring circuit of the
なお、割込処理中では他の割込がかからないような仕様のＣＰＵを用いている場合には、ステップＳ８０２の処理は不要である。 Note that the processing in step S802 is not necessary when a CPU having a specification that does not cause other interrupts during the interrupt processing is used.
次いで、払出制御用ＣＰＵ３７１は、バックアップフラグが既にセットされているか否かを確認する（ステップＳ８０３）。バックアップフラグが既にセットされていれば、以後の処理を行なわない。バックアップフラグがセットされていなければ、以下の電力供給停止時処理を実行する。すなわち、ステップＳ８０４からステップＳ８１０の処理を実行する。
Next, the
まず、各レジスタの内容をバックアップＲＡＭ領域に格納する（ステップＳ８０４）。その後、バックアップフラグをセットする（ステップＳ８０５）。そして、バックアップＲＡＭ領域のバックアップチェックデータ領域に適当な初期値を設定し（ステップＳ８０６）、初期値およびバックアップＲＡＭ領域のデータについて順次排他的論理和をとった後判定し（ステップＳ８０７）、最終的な演算値をバックアップパリティデータ領域に設定する（ステップＳ８０８）。また、ＲＡＭアクセス禁止状態にする（ステップＳ８０９）。さらに、すべての出力ポートをオフ状態にする（ステップＳ８１０）。電源電圧が低下していくときには、各種信号線のレベルが不安定になってＲＡＭ内容が化ける可能性があるが、このようにＲＡＭアクセス禁止状態にしておけば、バックアップＲＡＭ内のデータが化けることはない。 First, the contents of each register are stored in the backup RAM area (step S804). Thereafter, a backup flag is set (step S805). Then, an appropriate initial value is set in the backup check data area of the backup RAM area (step S806), and after the exclusive OR is sequentially obtained for the initial value and the data in the backup RAM area, the determination is made (step S807). The calculated value is set in the backup parity data area (step S808). In addition, the RAM access is prohibited (step S809). Further, all output ports are turned off (step S810). When the power supply voltage is lowered, the level of various signal lines may become unstable and the contents of the RAM may be altered, but if the RAM access is prohibited in this manner, the data in the backup RAM will be altered. There is no.
次いで、払出制御用ＣＰＵ３７１は、ループ処理に入る。すなわち何らの処理もしない状態になる。したがって、図２１に示されたリセットＩＣ９７６からのシステムリセット信号によって外部から動作禁止状態にされる前に、内部的に動作停止状態になる。よって、電源断時に確実に払出制御用ＣＰＵ３７１は動作を停止する。その結果、上述したＲＡＭアクセス禁止の制御および動作停止制御によって、電源電圧が低下していくことに伴って生ずる可能性がある異常動作に起因するＲＡＭの内容破壊等を確実に防止することができる。
Next, the
なお、この実施の形態では、停電発生ＮＭＩ処理では、最終部でプログラムをループ状態にしたが、ホールト（ＨＡＬＴ）命令を発行するように構成してもよい。 In this embodiment, in the power failure occurrence NMI process, the program is looped at the last part, but a halt (HALT) instruction may be issued.
また、レジスタの内容をＲＡＭ領域に格納した後にセットされるバックアップフラグは、上述したように電源投入時において復旧すべきバックアップデータがあるか否か（停電からの復旧か否か）を判断する際に使用される。また、ステップＳ８０１からＳ８１０の処理は、払出制御用ＣＰＵ３７１がシステムリセット回路９７５からのシステムリセット信号を受ける前に完了する。換言すれば、システムリセット回路９７５からのシステムリセット信号を受ける前に完了するように、電圧監視回路の検出電圧の設定が行なわれている。
The backup flag set after the register contents are stored in the RAM area is used to determine whether there is backup data to be restored when the power is turned on as described above (whether it is restoration from a power failure). Used for. Further, the processing of steps S801 to S810 is completed before the
この実施の形態では、電力供給停止時処理開始時に、バックアップフラグの確認が行なわれる。そして、バックアップフラグが既にセットされている場合には電力供給停止時処理を実行しない。上述したように、バックアップフラグは、必要なデータのバックアップが完了し、その後電力供給停止時処理が完了したことを示すフラグである。したがって、たとえば、リセット待ちのループ状態で何らかの原因でサイドＮＭＩが発生したとしても電力供給停止時処理が重複して実行されてしまうようなことはない。 In this embodiment, the backup flag is confirmed at the start of the power supply stop process. If the backup flag is already set, the power supply stop process is not executed. As described above, the backup flag is a flag indicating that the backup of necessary data has been completed and the power supply stop process has been completed thereafter. Therefore, for example, even if a side NMI occurs for some reason in a loop waiting for resetting, the power supply stop process is not repeatedly executed.
ただし、割込処理中では他の割込がかからないような仕様のＣＰＵを用いている場合には、ステップＳ８０３の判断は不要である。 However, if a CPU with a specification that does not cause other interrupts during interrupt processing is used, the determination in step S803 is not necessary.
また、この実施の形態では、払出制御用ＣＰＵ３７１は、マスク不能外部割込端子（ＮＭＩ端子）を介して電源基板からのＮＭＩ割込信号（電源監視手段からのＮＭＩ割込信号）を検知したが、ＮＭＩ割込信号をマスク可能割込端子（ＩＲＱ端子）に導入してもよい。その場合には、ＩＲＱ処理によって、図３７に示された停電発生ＮＭＩ処理が実行される。また、入力ポートを介してＮＭＩ割込信号を検知してもよい。その場合には、払出制御用ＣＰＵ３７１が実行するメイン処理において、入力ポートの監視が行なわれる。
In this embodiment, the
図３８は、バックアップパリティデータ作成方法の一例を説明するための説明図である。ただし、図３８に示す例では、簡単のために、バックアップデータＲＡＭ領域のデータのサイズを３バイトとする。電源電圧低下に基づく停電発生処理において、図３８に示すように、バックアップチェックデータ領域に、初期データ（この例では００Ｈ）が設定される。次に、「００Ｈ」と「Ｆ０Ｈ」との排他的論理和がとられ、その結果と「１６Ｈ」の排他的論理和がとられる。さらに、その結果と「ＤＦＨ」との排他的論理和がとられる。そして、その結果（この例では「３９Ｈ」）を反転して得られた値（この例では「Ｃ６Ｈ」）がバックアップパリティデータ領域に設定される。 FIG. 38 is an explanatory diagram for explaining an example of a backup parity data creation method. However, in the example shown in FIG. 38, the size of the data in the backup data RAM area is 3 bytes for simplicity. In the power failure occurrence process based on the power supply voltage drop, as shown in FIG. 38, initial data (00H in this example) is set in the backup check data area. Next, an exclusive OR of “00H” and “F0H” is taken, and an exclusive OR of the result and “16H” is taken. Further, an exclusive OR of the result and “DFH” is taken. Then, a value (“C6H” in this example) obtained by inverting the result (“39H” in this example) is set in the backup parity data area.
電源が再投入されたときには、停電復旧処理においてパリティ診断が行なわれる。バックアップ領域の全データがそのまま保存されていれば、電源再投入時に、図３８に示すようなデータがバックアップ領域に設定されている。 When the power is turned on again, a parity diagnosis is performed in the power failure recovery process. If all data in the backup area is stored as it is, data as shown in FIG. 38 is set in the backup area when the power is turned on again.
ステップＳ７０４の処理において、払出制御用ＣＰＵ３７１は、図３７のステップＳ８０６およびステップＳ８０７にて実行された処理と同様の処理を行なう。すなわち、バックアップチェックデータ領域に、初期データ（この例では００Ｈ）が設定され、「００Ｈ」と「Ｆ０Ｈ」との排他的論理和がとられ、その結果と「１６Ｈ」との排他的論理和がとられる。さらに、その結果と「ＤＦＨ」との排他的論理和がとられる。そして、その結果（この例では「３９Ｈ」）を反転した最終演算結果を得る。バックアップ領域の全データがそのまま保存されていれば、最終的な演算結果は、「Ｃ６Ｈ」、すなわち、バックアップチェックデータ領域に設定されているデータと一致する。バックアップＲＡＭ領域内のデータにビット誤りが生じた場合には、最終的な演算結果は「Ｃ６Ｈ」にならない。
In the process of step S704, the
よって、払出制御用ＣＰＵ３７１は、最終的な演算結果とバックアップチェックデータ領域に設定されているデータとを比較して、一致すればパリティ診断正常とする。一致しなければパリティ診断異常とする。
Therefore, the
以上のように、この実施の形態では、払出制御手段には、遊技機の電源が断しても、所定期間電源バックアップされる記憶手段（この例ではバックアップＲＡＭ）が設けられ、電源投入時に、払出制御用ＣＰＵ３７１（具体的には払出制御用ＣＰＵ３７１が実行するプログラム）は、記憶手段がバックアップ状態にあればバックアップデータに基づいて払出状態を回復させる払出状態復旧処理（ステップＳ７０６）を行なうように構成される。 As described above, in this embodiment, the payout control means is provided with a storage means (in this example, a backup RAM) that is backed up for a predetermined period of time even when the gaming machine is turned off. The payout control CPU 371 (specifically, a program executed by the payout control CPU 371) performs a payout state recovery process (step S706) for recovering the payout state based on the backup data if the storage means is in the backup state. Composed.
以下、払出復旧処理について説明する。
図３９は、図２２のステップＳ７０６に示された払出状態復旧処理の一例を示すフローチャートである。この例では、払出制御用ＣＰＵ３７１は、バックアップＲＡＭに保存されていた値をレジスタに復元する（ステップＳ８６１）。そして、バックアップＲＡＭに保存されていたデータに基づいて停電時の払出状態を復旧するための処理を行なう。たとえば、賞球中処理中フラグのセット等を行なう。
The payout recovery process will be described below.
FIG. 39 is a flowchart showing an example of the payout state restoration process shown in step S706 of FIG. In this example, the
払出状態を復帰させると、この実施の形態では、払出制御用ＣＰＵ３７１は、前回の電源断時の割込許可／禁止状態を復帰させるため、バックアップＲＡＭに保存されていたパリティフラグの値を確認する（ステップＳ８６２）。パリティフラグがクリアであれば、割込許可設定を行なう（ステップＳ８６３）。一方、パリティフラグがオンであれば、そのまま（ステップＳ７０１ａで設定された割込禁止状態のまま）払出状態復旧処理を終える。
When the payout state is restored, in this embodiment, the
なお、ここでは、払出状態復旧処理が終了すると払出制御メイン処理にリターンするように払出状態復旧処理プログラムが構成されているが、電力供給停止時処理において保存されているスタックポインタから出すスタックエリア（バックアップＲＡＭ領域にある）に記憶されているアドレス（電源断時のＮＭＩ割込発生時に実行されていたアドレス）に戻るようにしてもよい。 Here, the payout state recovery processing program is configured to return to the payout control main process when the payout state recovery process ends, but the stack area (from the stack pointer stored in the power supply stop process) It is also possible to return to the address stored in the backup RAM area (the address that was executed when the NMI interrupt occurred when the power was turned off).
上述したように、初期設定処理を開始した後、払出状態復旧処理を終える前まで、または、初期化処理を終える前までは、割込禁止状態とする構成としたことで、割込により処理が中断されることを防止することができるため、初期設定、バックアップデータ記憶領域の内容に応じて行なわれる電源断時の払出状態に復旧させるか否かの判断、および復旧処理（または初期化処理）を確実に完了させることができる。なお、上記のように復旧処理を終える前まで割込禁止状態とする構成とした場合であっても、電源断時の割込禁止／許可状態はパリティフラグによりバックアップしているため、復旧処理において電源断時の割込禁止／許可状態を確実に復旧させることができる。 As described above, after starting the initial setting process, until the end of the payout state recovery process, or before the end of the initialization process, the interrupt disabled state allows the processing by the interrupt. Since it can be prevented from being interrupted, initial setting, determination of whether or not to restore the payout state at the time of power-off performed according to the contents of the backup data storage area, and recovery processing (or initialization processing) Can be completed reliably. Even if it is configured to be in an interrupt disabled state until the recovery process is completed as described above, the interrupt disabled / permitted state at the time of power-off is backed up by the parity flag. It is possible to reliably restore the interrupt disabled / permitted state when the power is turned off.
図４０は、遊技機の電源断時の電源低下やＮＭＩ割込信号（ここでは、電源断信号）の様子を示すタイミング図である。遊技機に対する電力供給が絶たれると、最も高い直流電源電圧であるＶSLの電圧値は徐々に低下する。そして、この例では、＋２２Ｖまで低下すると、電源基板９１０に搭載されている電源監視用ＣＩ９０２から電源断信号（電圧低下信号）が出力される（ローレベルになる）。
FIG. 40 is a timing chart showing a state of a power supply drop or an NMI interrupt signal (here, a power-off signal) when the gaming machine is powered off. When the power supply to the gaming machine is cut off, the voltage value of VSL, which is the highest DC power supply voltage, gradually decreases. In this example, when the voltage drops to +22 V, a power cut signal (voltage drop signal) is output from the
電源断信号は、電気部品制御基板（図４０に示す例では主基板３１および払出制御基板３７）に導入され、ＣＰＵ５６および払出制御用ＣＰＵ３７１のＮＭＩ端子に入力される。ＣＰＵ５６および払出制御用ＣＰＵ３７１は、上述したＮＮＭＩ処理によって、所定の電力供給停止時処理を実行する。
The power-off signal is introduced into the electrical component control board (in the example shown in FIG. 40, the
ＶSLの電圧値がさらに低下して所定値（この例では＋９Ｖ）にまで低下すると、主基板３１や払出制御基板３７に搭載されているリセットＩＣ６５１の出力がローレベルになり、ＣＰＵ５６および払出制御用ＣＰＵ３７１がシステムリセット状態になる。なお、ＣＰＵ５６および払出制御用ＣＰＵ３７１は、システムリセット状態とされる前に、電力供給停止時処理を完了している。
When the voltage value of VSL further decreases to a predetermined value (+9 V in this example), the output of the reset IC 651 mounted on the
ＶSLの電圧値がさらに低下してＶcc（各種回路を駆動するための＋５Ｖ）を生成することが可能な電圧を下回ると、各基板において各種回路が動作できない状態となる。しかし、少なくとも主基板３１や払出制御基板３７では、電力供給停止時処理が実行され、ＣＰＵ５６および払出制御用ＣＰＵ３７１がシステムリセット状態とされている。
When the voltage value of VSL is further decreased to be lower than a voltage capable of generating Vcc (+ 5V for driving various circuits), various circuits cannot be operated on each substrate. However, at least the
リセットＩＣ９７６が電源断を検知するための所定値は、ＣＰＵ３７１を動作させる通常時の電圧より低いが、払出制御用ＣＰＵ３７１がしばらくの間動作し得る程度の電圧である。また、リセットＩＣ９７６が払出制御用ＣＰＵ３７１が必要とする電圧（この例では＋５Ｖ）よりも高い電圧を監視するように監視されているので、払出制御用ＣＰＵ３７１が必要とする電圧に対して監視範囲を広げることができる。したがってより精密な監視を行なうことができる。
The predetermined value for the
また、この実施の形態では、電源基板９１０に搭載されている電源監視回路が、遊技機で使用される直流電圧のうち最も高い電源ＶSLの電圧を監視して、その電源の電圧が所定値を下回ったら電圧低下信号（電源断検出信号）を発生する。図４０に示すように、電源断検出信号から出力されるタイミングでは、ＩＣ駆動電圧は、まだ各種回路素子を十分駆動できる電圧値になっている。したがって、ＩＣ駆動電圧で動作する払出制御基板３７の払出制御用ＣＰＵ３７１が所定の電力供給停止処理を行なうための動作時間が確保されている。
In this embodiment, the power supply monitoring circuit mounted on the
なお、ここでも、電源監視回路は、遊技機で使用される直流電圧のうちで最も高い電源ＶSLの電圧を監視することになるが、電源断検出信号を発生するタイミングが、ＩＣ駆動電圧で動作する電気部品制御手段が所定の電力供給停止時処理を行なうための動作時間が確保されるようなタイミングであれば、監視対象電圧は、最も高い電源ＶSLの電圧でなくてもよい。すなわち、少なくともにＩＣ駆動電圧よりも高い電圧を監視すれば、電気部品制御手段が所定の電力供給停止時処理を行なうための動作時間が確保されるようなタイミングで電源断検出信号を発生することができる。 In this case as well, the power supply monitoring circuit monitors the voltage of the highest power supply VSL among the DC voltages used in the gaming machine, but the timing of generating the power-off detection signal is operated by the IC drive voltage. The monitoring target voltage may not be the highest voltage of the power supply VSL as long as the operation time for the electric component control means to perform the predetermined power supply stop process is ensured. That is, if at least a voltage higher than the IC drive voltage is monitored, the power-off detection signal is generated at such a timing that the operation time for the electric component control means to perform a predetermined power supply stop process is secured. Can do.
この場合、上述したように、監視対象電圧は、賞球カウントスイッチ３０１Ａ等の遊技機の各種スイッチに供給される電圧が＋１２Ｖであることから、電源断時のスイッチオン誤検出の防止も期待できる電圧であることは好ましい。すなわち、スイッチに供給される電圧（スイッチ電圧）である＋１２Ｖ電源電圧が落ち始める以前の段階で、電圧低下を検出できることが望ましい。よって、少なくともスイッチ電圧よりも高い電圧を監視することが好ましい。
In this case, as described above, since the voltage to be monitored is + 12V supplied to various switches of the gaming machine such as the prize
ただし、監視範囲が狭まるが、電圧監視回路および他の電圧監視回路の監視電圧として＋５Ｖ電源電圧を用いることも可能である。その場合にも、電圧監視回路の検出電位は、他の電圧監視回路の検出電位よりも高く設定されている。 However, although the monitoring range is narrowed, it is also possible to use the + 5V power supply voltage as the monitoring voltage of the voltage monitoring circuit and other voltage monitoring circuits. Even in this case, the detection potential of the voltage monitoring circuit is set higher than the detection potentials of the other voltage monitoring circuits.
以上説明したようにバックアップデータの有無により電源断時の状態に復旧するか否かの判別を行なうようにしたことで、停電後の電源復旧時などにおいて電源投入されたときに、バックアップデータ記憶領域の内容に応じて電源断時のデータに復旧されるか否かの判断を行なうことができる。したがって、バックアップデータに基づく制御を実現することができるとともに、不必要な復旧処理の実行を防止することができる。 As described above, the backup data storage area can be used when the power is turned on when the power is restored after a power failure, etc. It can be determined whether or not the data at the time of power-off is restored according to the contents of. Therefore, it is possible to realize control based on the backup data and to prevent unnecessary recovery processing from being executed.
また、上述したようにバックアップデータの状態により電源断時の状態に復旧するか否かの判断を行なうようにしたことで、停電後の電源復旧時などにおいて電源投入されたときに、バックアップデータ記憶領域の内容のデータに応じて電源断時の状態に復旧させるか否かの判断を行なうことができる。したがって、正常なバックアップデータに基づく制御を実現することができるとともに、異常が発生したバックアップデータに基づく復旧処理の実行を防止することができる。 In addition, as described above, it is determined whether or not to restore the power-off state depending on the state of the backup data, so that when the power is turned on when the power is restored after a power failure, the backup data is stored. It can be determined whether or not to restore the power-off state according to the data of the contents of the area. Therefore, control based on normal backup data can be realized and execution of recovery processing based on backup data in which an abnormality has occurred can be prevented.
また、上述したように初期設定処理を開始した後、復旧処理を終える前まで、また初期処理を終える前までの値（初期準備処理の間は、）は、割込禁止状態とする構成としたことで、割込により処理が中断されることを防止することができるため、初期設定、バックアップデータ記憶領域内の内容に応じて行なわれる電源断時の状態に復旧されるか否かの判断、および復旧処理（または初期化処理）を確実に完了させることができる。なお、上記のような復旧処理を終える前まで割込禁止状態とする構成とした場合であっても、電源断時の割込禁止／許可状態をパリティフラグによりバックアップしているため、復旧処理において電源断時の割込禁止／許可状態を確実に復旧させることができる。この場合、上記初期準備処理において含まれる処理は一例であり、初期準備処理はたとえば、初期設定処理を監視した後バックアップデータに基づく復旧を行なうか否かを決定するまでの間の処理など、上述した処理の一部であってもよい。 Further, as described above, the values before starting the initial setting process and before finishing the recovery process and before finishing the initial process (during the initial preparation process) are set to be in an interrupt disabled state. Therefore, it is possible to prevent the processing from being interrupted by an interrupt, so that it is determined whether or not to restore to the power-off state that is performed according to the contents in the initial setting and the backup data storage area, In addition, the recovery process (or initialization process) can be reliably completed. Even in the case of a configuration in which the interrupt is disabled until the above recovery processing is completed, the interrupt disabled / permitted state at the time of power-off is backed up by a parity flag. It is possible to reliably restore the interrupt disabled / permitted state when the power is turned off. In this case, the process included in the initial preparation process is an example, and the initial preparation process is, for example, the process from monitoring the initial setting process to determining whether to perform recovery based on the backup data. It may be a part of the processed.
なお、上述した各実施の形態では、電源監視手段は、電源基板および電気部品制御基板のいずれかに設置されたが、どこに設置されていてもよく、遊技機の構造上の都合に応じて任意位置に設置することができる。 In each of the embodiments described above, the power supply monitoring means is installed on either the power supply board or the electrical component control board. However, it may be installed anywhere, and is optional according to the structural convenience of the gaming machine. Can be installed in position.
そして、上記の各実施の形態では、記憶手段としてＲＡＭを用いた場合を示したが、記憶手段として、電気的に書換が可能な記憶手段であればＲＡＭ以外のものを用いてもよい。 In each of the above-described embodiments, the RAM is used as the storage unit. However, as the storage unit, a storage unit other than the RAM may be used as long as it is an electrically rewritable storage unit.
また、上述した各実施の形態では、遊技制御手段以外の他の電気部品制御手段として払出制御手段を示したが、表示制御手段、音声制御手段およびランプ制御手段についても、上述した制御を行なうように構成してもよい。 In each of the above-described embodiments, the payout control means is shown as an electric component control means other than the game control means. However, the display control means, the sound control means, and the lamp control means are also controlled as described above. You may comprise.
また、上述実施の形態では、電源監視回路は、電源基板９１０に設けられたが、電源監視回路は、主基板３１や払出基板３７の電気部品制御基板に設けられていてもよい。なお、電源回路が搭載された電気部品制御基板が構成される場合には、電源基板には、電源監視回路が搭載されない。
In the above-described embodiment, the power supply monitoring circuit is provided on the
上記の各実施の形態のパチンコ遊技機１は、始動入賞に基づいて可変表示部９に可変表示される特別図柄の停止図柄が所定の図柄に組合せとなると所定の遊技価値が遊技者に付与可能になる第１種パチンコ遊技機であったが、始動入賞に基づいて開放する電動役物の所定領域への入賞があると所定遊技価値が遊技者に付与可能になる第２種パチンコ遊技機や、始動入賞に基づいて可変表示される図柄の停止図柄が所定の図柄の組合せになると開放する所定電動役物への入賞があると所定の権利が発生または継続する第３種パチンコ遊技機であっても、本発明を適用できる。
The
さらに、パチンコ遊技機にとらわれず、スロット遊技機等においても、電源投入による電源断時に電源断直前のデータをバックアップＲＡＭ等に保存し、電源復旧時に保存データに基づく制御再開処理を行なうように構成されている場合などには本発明を適用することができる。たとえば、スロット遊技機に適用した場合には、内部フラグ（ビッグ、レギュラー、小役などのフラグ）やビッグ中などの状態を復旧させることができる。 Furthermore, it is possible to save data immediately before power-off in a backup RAM, etc., even in slot games, etc., regardless of pachinko machines, and to perform control restart processing based on the saved data when power is restored The present invention can be applied to such cases. For example, when it is applied to a slot game machine, it is possible to recover the state of an internal flag (big, regular, small role, etc.) or big medium.
上記電力監視手段は、電圧の所定の値以下になったときに信号を送り出すようにしたが、電圧が所定の値以上になったときに信号を出力するようにしてもよい。それにより、ＩＣ等の電気回路の損傷を防止できるとともに、消費電力の無駄を防止するようなことも可能となる。 The power monitoring means sends out a signal when the voltage becomes a predetermined value or less, but may output a signal when the voltage becomes a predetermined value or more. Accordingly, it is possible to prevent damage to electric circuits such as ICs and to prevent waste of power consumption.
次に、図４１を用いてスイッチ入力を説明する。パチンコ遊技機１に設けられているスイッチは、遊技球の通過を検知するためのスイッチ、賞球を検知するためのスイッチ、遊技球の状態を検知するためのスイッチに分類される。遊技球の通過を検知するためのスイッチとしては、入賞口スイッチ２４ａ（左袖入賞口スイッチ，右袖入賞口スイッチ）、入賞口スイッチ１９ａ（左落し入賞口スイッチ，右落し入賞口スイッチ）、始動口スイッチ１７（第１種始動口スイッチ）、カウントスイッチ２３、Ｖカウントスイッチ２２（特定領域スイッチ）、ゲートスイッチ１２が設けられている。賞球を検知するためのスイッチとしては、賞球個数カウントスイッチ３０１Ａ，３０１Ｂが設けられている。遊技球の状態を検知するためのスイッチとしては、満タンスイッチ４８、球切れ検出スイッチ１６７、球切れスイッチ１８７ａ，１８７ｂが設けられている。
Next, switch input will be described with reference to FIG. The switches provided in the
まず、図４１を用いて、始動口スイッチ１７（第１種始動口スイッチ）について説明する。始動口スイッチ１７（第１種始動口スイッチ）は、スイッチチェック処理で２回連続通過信号を検知した場合にオンと判定される、図４１に示すような処理が行なわれる。それにより、特別図柄の変動に使用する乱数等を入賞記憶数に対応したバッファに格納する処理が行なわれる。また、第１種始動口入賞記憶カウンタが更新（＋１）され、賞球コマンド格納バッファに賞球個数コマンド（５個）が格納され、普通電動役物の作動中のみ、普通電動役物入賞個数カウンタを更新（＋１）する処理がなされる。 First, the start port switch 17 (first type start port switch) will be described with reference to FIG. The start port switch 17 (the first type start port switch) is subjected to processing as shown in FIG. 41, which is determined to be on when a continuous passage signal is detected twice in the switch check processing. As a result, a process of storing a random number or the like used to change the special symbol in a buffer corresponding to the number of winning prizes is performed. In addition, the first type start opening prize storage counter is updated (+1), and the prize ball command storage buffer stores the prize ball number command (5). Processing to update (+1) the counter is performed.
次に、図４２を用いて、カウントスイッチ２３について説明する。カウントスイッチ２３は、スイッチチェック処理で２回連続通過信号を検知した場合にオンと判定される。大入賞口が開口、すなわち、開閉板２０の開放中のみ可変入賞球個数カウンタを更新（＋１）する処理がなされ、賞球コマンド格納バッファに賞球個数コマンド（１５個）を格納する処理がなされる。 Next, the count switch 23 will be described with reference to FIG. The count switch 23 is determined to be on when a continuous pass signal is detected twice in the switch check process. The variable winning ball number counter is updated (+1) only when the big winning opening is open, that is, when the opening / closing plate 20 is opened, and the processing of storing the winning ball number command (15) in the winning ball command storage buffer is performed. The
次に、図４３を用いて、Ｖカウントスイッチ２２（特定領域スイッチ）について説明する。Ｖカウントスイッチ２２（特定領域スイッチ）は、スイッチチェック処理で２回連続通過信号を検知した場合にオンと判定される。特定領域の有効時間中のみスイッチ通過フラグに遊技球の特定領域通過を設定する処理がなされる。 Next, the V count switch 22 (specific area switch) will be described with reference to FIG. The V count switch 22 (specific area switch) is determined to be turned on when a continuous pass signal is detected twice in the switch check process. Only during the effective time of the specific area, processing for setting the specific area of the game ball in the switch passage flag is performed.
次に、図４４を用いて、ゲートスイッチ１２を説明する。ゲートスイッチ１２は、スイッチチェック処理で２回連続通過信号を検知した場合にオンと判定される。それにより、普通図柄判定用乱数カウンタが抽出されて通過記憶数に応じた普通図柄判定用バッファに格納される。また、ゲート通過記憶カウンタを更新（＋１）する処理がなされる。 Next, the gate switch 12 will be described with reference to FIG. The gate switch 12 is determined to be on when a continuous pass signal is detected twice in the switch check process. As a result, the normal symbol determination random number counter is extracted and stored in the normal symbol determination buffer corresponding to the number of stored passages. Further, a process of updating (+1) the gate passage storage counter is performed.
次に、図４５を用いて、入賞口スイッチ２４ａ（左袖入賞口スイッチ，右袖入賞口スイッチ）、入賞口スイッチ１９ａ（左落し入賞口スイッチ，右落し入賞口スイッチ）について説明する。入賞口スイッチ２４ａ（左袖入賞口スイッチ、右袖入賞口スイッチ）および入賞口スイッチ１９ａ（左落し入賞口スイッチ，右落し入賞口スイッチ）は、それぞれスイッチチェック処理で２回連続通過信号を検知した場合にオンと判定される。それにより、賞球コマンド格納バッファに賞球個数コマンド（１０個）が格納される。 Next, with reference to FIG. 45, the winning opening switch 24a (left sleeve winning opening switch, right sleeve winning opening switch) and winning opening switch 19a (left falling winning opening switch, right falling winning opening switch) will be described. The winning opening switch 24a (left sleeve winning opening switch, right sleeve winning opening switch) and winning opening switch 19a (left falling winning opening switch, right falling winning opening switch) each detected a continuous passing signal twice in the switch check process. Is determined to be on. As a result, the prize ball number command (10) is stored in the prize ball command storage buffer.
次に、図４６を用いて、賞球個数カウントスイッチ３０１Ａ，３０１Ｂについて説明する。賞球個数カウントスイッチ３０１Ａ，３０１Ｂは、スイッチチェック処理で２回連続通過信号を検知した場合にオンと判定される。それにより、総賞球数格納バッファを１減算する処理がなされる。
Next, the winning ball
次に、図４７を用いて、満タンスイッチ４８について説明する。満タンスイッチ４８は、スイッチチェック処理で５０回連続オン信号を検知した場合にオンと判定され、すなわち、余剰球受皿４が満タンであると判定され、１回でもオフ信号を検出した場合はオフと判定されるすなわち、余剰球受皿４が満タンでないと判定される。それにより、オンと判定された場合は払出停止コマンドが送信され、オフと判定された場合は払出停止解除コマンドが送信される。
Next, the
次に、図４８を用いて、球切れスイッチ１６７または球切れ検出機１８７ａ，１８７ｂについて説明する。球切れスイッチ１６７または球切れ検出機１８７ａ，１８７ｂは、スイッチチェック処理で２５０回連続オン信号を検知した場合にオンと判定され、３０回連続オフ信号を検出した場合はオフと判定される。それにより、オン、すなわち、球切れ解消と判定された場合は払出停止解除コマンドが送信され、オフ、すなわち、球切れと判定された場合は払出停止コマンドが送信される。
Next, the ball break
次に、図４９および図５０を用いて、主基板３１で行われる処理のフローチャートを説明する。まず、図４９を用いて、満タンチェック処理について説明する。満タンチェック処理においては、まず、満タンスイッチタイマのアドレスをポインタにセットする（ＳＸ２６９）。次に、満タンオフ指定値（００Ｈ）をセットする（ＳＸ２７０）。次に、ポインタの指す満タンスイッチタイマをロードする（ＳＸ２７１）。次に、満タンスイッチタイマと満タンスイッチオン判定値（５０）とを比較する（ＳＸ２７２）。すなわち、満タンスイッチタイマの値＜満タンスイッチオン判定値（５０）を判別し、ＹＥＳと判定されれば一旦満タンチェック処理を終了しから再び満タンチェック処理を繰り返すが、ＮＯと判定されれば満タンオン指定値（０１Ｈ）をセット（ＳＸ２７４）してから満タンチェック処理を終了する（ＳＸ２７３）。
Next, a flowchart of processing performed on the
次に、図５０を用いて球切れチェック処理を説明する。球切れチェック処理においては、まず、ＳＸ１０７で球切れスイッチタイマをロードする。球切れスイッチタイマは、球切れスイッチ１８７が「１」を連続して検出した回数（球有りを検出している期間）が格納される。なお、この「１」を連続して検出した回数、すなわち、１カウントは２ｍｓに相当する。球切れ検出スイッチ１８７が球有りを検出している場合には、ＳＸ１０８で、球切れスイッチタイマが「０」以外となっているため、ＳＸ１１６に進み、球切れスイッチオフ判定値（３０）を球切れ解除スイッチタイマに設定する。球切れ解除スイッチタイマは、球切れスイッチ１８７のオフ検出により球切れのオフを認識するまでの回数（すなわち、球切れスイッチ１８７が球無しを検出している期間）が格納されている。なお、この回数、すなわち、１カウントは２ｍｓに相当する。ＳＸ１１７では、、球切れスイッチタイマのカウント値が「２５０」に達しているか否か（すなわち、球切れスイッチ１８７の球有り検出により、球有りと判定する期間が経過しているか否か）が判定され、「２５０」以外の値であればこの処理を終了する。また、球切れカウンタのカウント値が「２５０」でれば、球切れ検出期間の経過に基づき球有りと判定してＳＸ１１９に進み、球切れフラグの状態を参照する。ＳＸ１２０で球切れフラグが「０」（すなわち、球有りと判定されている状態）である場合には、球切れチェック処理を終了する。球切れフラグが「０」以外（すなわち、球切れ状態であったが、球有りの検出により解消されたと判定した場合）であればＳＸ１２１に進み、球切れフラグに「０」を設定し、ＳＸ１２２で球切れ解除のランプコマンドをランプ制御基板３５に出力するための処理がなされる（ＳＸ１２２）。また、主基板３１が払出を停止するためのコマンドを賞球球貸基板３７（払出制御基板）に出力するための処理も行なわれる（ＳＸ１２３）。
Next, the ball break check process will be described with reference to FIG. In the ball-out check process, first, a ball-out switch timer is loaded at SX107. The ball break switch timer stores the number of times the ball break
また、球切れスイッチ１８７が球無しを検出している場合には、球切れスイッチタイマに「０」が設定されているため、ＳＸ１０８において、球切れスイッチタイマが「０」であると判断され、ＳＸ１０９に進み、球切れフラグの状態が参照される。球切れフラグが「１」（すなわち、球切れスイッチ１８７が球切れを検出していて、さらに球切れであると判定されている状態）であれば、球切れチェック処理を終了する。球切れフラグが「０」（すなわち、球切れスイッチ１８７が球切れを検出しているが、未だ球切れであると判定していない状態）である場合には、ＳＸ１１１に進み、球切れ解除スイッチタイマを「１」減算する。球切れスイッチタイマにはＳＸ１１６で「３０」が設定されており、この値から「１」づつ減算する。減算の結果、ＳＸ１１２において球切れ解除スイッチタイマが「０」でない場合（すなわち、球切れスイッチ１８７により球切れを検出しているが未だ球切れ発生と判定する検出期間に達していない状態）には、ＳＸ１１３に進み、球切れフラグに球切れ発生を示すための球切れオン指定値（０１Ｈ）が設定され、ＳＸ１１４で球切れ中であることを示すための球切れランプコマンドを主基板３１からランプ制御基板３５に送信するための処理がなされる。また、主基板３１から賞球球貸基板（払出制御基板）３７に払出停止を示すためのコマンドを送信するための処理も行なわれる。
When the ball break
次に、図５１〜図６７を用いて、主基板３１が行なう処理の詳細について説明する。
次に、図５１を用いて、エラー処理について説明する。エラー処理においては、まず、エラーフラグのアドレスをポインタにセットする（ＳＸ１３２）。次に、ポインタの指すエラーフラグのカウントスイッチ断線エラービット位置（０）をクリアする（ＳＸ１３３）。次に、ポインタの指すエラーフラグのカウントスイッチ短絡エラービット位置（１）をクリアする（ＳＸ１３４）。次に、カウントスイッチタイマをロードする（ＳＸ１３５）。
Next, details of processing performed by the
Next, error processing will be described with reference to FIG. In error processing, first, the address of the error flag is set in the pointer (SX132). Next, the count switch disconnection error bit position (0) of the error flag indicated by the pointer is cleared (SX133). Next, the count switch short-circuit error bit position (1) of the error flag indicated by the pointer is cleared (SX134). Next, the count switch timer is loaded (SX135).
次に、カウントスイッチタイマ（カウントスイッチ２３が「１」（球の通過）を連続して検出した回数をカウントするタイマ）とカウントスイッチ断線エラー判定値（２５０）とを比較する（ＳＸ１３６）。カウントスイッチタイマとカウントスイッチ断線エラー判定値（２５０）との大小関係が判別され（ＳＸ１３７）、カウントスイッチタイマがカウントスイッチ断線エラー判定値（２５０）よりも小さければＳＸ１３９に進み、カウントスイッチ短絡監視タイマ（カウントスイッチの短絡を連続して検出した回数をカウントするタイマ）をロードするが、カウントスイッチタイマがカウントスイッチ断線エラー判定値（２５０）よりも大きければ、ＳＸ１３８に進み、ポインタの指すエラーフラグのカウントスイッチ断線エラービット位置（０）をセットしてから、ＳＸ１３９に進む。 Next, the count switch timer (the timer that counts the number of times that the count switch 23 continuously detects “1” (pass of sphere)) is compared with the count switch disconnection error determination value (250) (SX136). The magnitude relationship between the count switch timer and the count switch disconnection error determination value (250) is determined (SX137). If the count switch timer is smaller than the count switch disconnection error determination value (250), the process proceeds to SX139, and the count switch short circuit monitoring timer (Timer that counts the number of times that the short circuit of the count switch has been detected continuously) is loaded. If the count switch timer is greater than the count switch disconnection error determination value (250), the process proceeds to SX138, and the error flag indicated by the pointer is set. After setting the count switch disconnection error bit position (0), the process proceeds to SX139.
次に、カウントスイッチ短絡開始タイマとカウントスイッチ短絡エラー判定値（１）とを比較する（ＳＸ１４０）。カウントスイッチ短絡監視タイマがカウントスイッチ短絡エラー判定値（１）よりも大きいか小さいかが判別され、カウントスイッチ短絡監視タイマがカウントスイッチ短絡エラー判定値（１）よりも大きければ、クリアデータ（００Ｈ）をセットする（ＳＸ１４２）。次に、クリアデータ（００Ｈ）をカウントスイッチタイマにストアする（ＳＸ１４３）。次に、ポインタの指すエラーフラグのカウントスイッチ短絡エラービット位置（１）をセットする（ＳＸ１４４）。 Next, the count switch short circuit start timer is compared with the count switch short circuit error determination value (1) (SX140). It is determined whether the count switch short circuit monitoring timer is larger or smaller than the count switch short circuit error determination value (1). If the count switch short circuit monitoring timer is larger than the count switch short circuit error determination value (1), the clear data (00H) Is set (SX142). Next, the clear data (00H) is stored in the count switch timer (SX143). Next, the count switch short-circuit error bit position (1) of the error flag indicated by the pointer is set (SX144).
また、ＳＸ１４１において、カウントスイッチ短絡監視タイマの値がカウントスイッチ短絡エラー判定値（１）よりも小さければ、ＳＸ１４２〜ＳＸ１４４までの処理を行なわずにＳＸ１４５に進み、ポインタの指すエラーフラグをロードする。次に、エラーフラグの状態をフラグレジスタに反映する（ＳＸ１４６）。 In SX141, if the value of the count switch short circuit monitoring timer is smaller than the count switch short circuit error determination value (1), the process proceeds to SX145 without performing the processes from SX142 to SX144, and the error flag indicated by the pointer is loaded. Next, the state of the error flag is reflected in the flag register (SX146).
次に、エラー未検出か否かが判別される（ＳＸ１４７）。ＳＸ１４７においてＹＥＳであれば図５３に示すＳＸ１５１に進むが、ＳＸ１４７において、エラー未検出でなければ、遊技状態ランプバッファがエラーランプ（０３Ｈ）と等しいかどうかが判別され、等しければエラー処理を処理を終了するが、等しくなければＳＸ１４９に進み、エラーランプ（０３Ｈ）をセットする。その後、ＳＸ１５０においてコマンドセット処理を行なってからエラー処理を終了する。エラーランプ（０３Ｈ）を設定することで遊技領域７に設けられたランプがエラー時の態様で点灯する。
Next, it is determined whether or not an error has not been detected (SX147). If YES in SX147, the process proceeds to SX151 shown in FIG. 53. However, if no error is detected in SX147, it is determined whether or not the gaming state lamp buffer is equal to the error lamp (03H). If not, the process proceeds to SX149, and an error lamp (03H) is set. Thereafter, the command processing is performed at SX150, and then the error processing is terminated. By setting the error lamp (03H), the lamp provided in the
次に、図５２を用いて、図５１のＳＸ１４７において、ＹＥＳと判定された場合の処理について説明する。ＳＸ１５１においては遊技状態ランプバッファ≠エラーランプ（０３Ｈ）を判別する。ＳＸ１５１においてＹＥＳであればエラー処理を最初から繰り返し、ＳＸ１５１においてＮＯであればＳＸ１５２に進みエラーランプ解除をセットする。その後、ＳＸ１５３においてコマンドセット処理がなされてからエラー処理を終了する。 Next, with reference to FIG. 52, a process when it is determined YES in SX147 of FIG. 51 will be described. In SX151, it is determined whether the game state lamp buffer ≠ error lamp (03H). If YES in SX151, the error process is repeated from the beginning. If NO in SX151, the process proceeds to SX152, and the error ramp cancellation is set. Thereafter, after the command set process is performed in SX153, the error process is terminated.
なお、アドレス０７Ｈに対応するビット、データ内容、方向、論理および状態は図５３に示すようになっている。
Note that the bit, data content, direction, logic, and state corresponding to the
次に、図５４を用いて、特別図柄プロセス処理を説明する。特別図柄プロセス処理においては、まず、エラーが発生したか否かが判別される（ＳＸ１５４）。エラーが発生していれば、特別図柄プロセス処理を終了するが、エラーが発生していなければＳＸ１５５に進み、変動短縮タイマ減算処理を行なう。次に、始動口スイッチ１７（第１種始動口スイッチ）タイマ（始動口スイッチ１７が「１」（球の検出）を連続して検出した回数をカウントするタイマ）をロードする（ＳＸ１５６）。次に、ＳＸ１５７において始動口スイッチ１７（第１種始動口スイッチ）タイマとスイッチオン判定値（２）とを比較する。 Next, the special symbol process will be described with reference to FIG. In the special symbol process, it is first determined whether or not an error has occurred (SX154). If an error has occurred, the special symbol process is terminated. If an error has not occurred, the process proceeds to SX155, and the fluctuation shortening timer subtraction process is performed. Next, a start port switch 17 (first type start port switch) timer (a timer that counts the number of times the start port switch 17 continuously detects “1” (detection of a sphere)) is loaded (SX156). Next, in SX157, the start port switch 17 (first type start port switch) timer and the switch-on determination value (2) are compared.
始動口スイッチ１７（第１種始動口スイッチ）タイマ＝スイッチオン判定値（２）であるか否かが判別され（ＳＸ１５８）、ＹＥＳであればＳＸ１５９に進み第１種始動口スイッチ通過処理がなされるが、ＳＸ１５８においてＮＯであれば、ＳＸ１５９の処理を行なわずＳＸ１６０に進み特別図柄プロセスコードを決定する。 It is determined whether or not the start port switch 17 (first type start port switch) timer = switch-on determination value (2) (SX158). If YES, the process proceeds to SX159 and the first type start port switch passing process is performed. However, if NO in SX158, the process proceeds to SX160 without performing the process of SX159, and the special symbol process code is determined.
次に、図５５に示すＳＸ１６１〜ＳＸ１７０に示される処理のいずれか１つを行なう。ＳＸ１６１においては特別図柄通常処理がなされ、ＳＸ１６２においては特別図柄大当り判定処理がなされ、ＳＸ１６３においては、特別図柄停止図柄設定処理がなされ、ＳＸ１６４においては変動パターン設定処理がなされ、ＳＸ１６５においては特別図柄変動処理がなされ、ＳＸ１６６においては特別図柄停止処理がなされ、ＳＸ１６７においては大入賞口開放前処理がなされ、ＳＸ１６８においては大入賞口開放中処理がなされ、ＳＸ１６９においては、特定領域有効時間処理がなされ、ＳＸ１７０においては大当り終了処理がなされる。いずれの処理においても処理が終了した後は特別図柄プロセス処理を終了する。 Next, any one of the processes shown in SX161 to SX170 shown in FIG. 55 is performed. In SX161, special symbol normal processing is performed, in SX162, special symbol jackpot determination processing is performed, in SX163, special symbol stop symbol setting processing is performed, in SX164, variation pattern setting processing is performed, and in SX165, special symbol variation is performed. In SX166, a special symbol stop process is performed. In SX167, a pre-opening process for a special winning opening is performed. In SX168, a process for opening a large winning opening is performed. In SX169, a specific area effective time process is performed. In SX170, the big hit end processing is performed. In any process, after the process is finished, the special symbol process process is finished.
次に、図５６を用いて、普通図柄プロセス処理を説明する。普通図柄プロセス処理においては、まず、エラーが発生したか否かが判別され（ＳＸ１７１）、ＹＥＳであれば普通図柄プロセス処理を終了するが、ＮＯであればＳＸ１７２に進み、ゲートスイッチタイマ（ゲートスイッチ１２が「１」（球の検出）を連続して検出した回数をカウントするタイマ）をロードする。次に、ＳＸ１７３においてゲートスイッチ１２タイマとスイッチオン判定値（２）とを比較する。ゲートスイッチ１２タイマ＝スイッチオン判定値（２）であるか否かが判別され（ＳＸ１７４）、ＹＥＳであればＳＸ１７５においてゲートスイッチ通過処理がなされ、ＮＯであればＳＸ１７５の処理を行なわずＳＸ１７６に進み普通図柄プロセスコードを設定する。 Next, the normal symbol process will be described with reference to FIG. In the normal symbol process, it is first determined whether or not an error has occurred (SX171). If YES, the normal symbol process ends. If NO, the process proceeds to SX172, where the gate switch timer (gate switch 12 is loaded with a timer that counts the number of times “1” (detection of a sphere) is detected continuously. Next, in SX173, the gate switch 12 timer is compared with the switch-on determination value (2). It is determined whether or not the gate switch 12 timer = switch-on determination value (2) (SX174). If YES, the gate switch passage process is performed in SX175. If NO, the process proceeds to SX176 without performing the process in SX175. Set the normal symbol process code.
次に、ＳＸ１７７においては普通図柄通常処理が行なわれ、ＳＸ１７８においては普通図柄判定処理が行なわれ、ＳＸ１７９においては普通図柄変動処理が行なわれ、ＳＸ１８０においては普通図柄停止処理が行なわれ、ＳＸ１８１においては普通電動役物作動処理が行なわれる。ＳＸ１７７〜ＳＸ１８１のそれぞれの処理においては、いずれか１の処理が選択して行なわれ、それぞれの処理が終了すれば普通図柄プロセス処理が最初から繰り返される。 Next, normal symbol normal processing is performed at SX177, normal symbol determination processing is performed at SX178, normal symbol variation processing is performed at SX179, normal symbol stop processing is performed at SX180, and SX181. Ordinary electric accessory operation processing is performed. In each of the processes SX177 to SX181, any one process is selected and performed, and when each process is completed, the normal symbol process is repeated from the beginning.
次に、図５７を用いて、情報出力処理を説明する。情報出力処理においては、まず、情報バッファに初期値（００Ｈ）をセットする（ＳＸ１８２）。次に、始動口情報記憶カウンタのアドレスをセットする（ＳＸ１８３）。次に、始動口スイッチ１７（第１種始動口スイッチ）タイマをロードする（ＳＸ１８４）。次に、始動口スイッチ１７（第１種始動口スイッチ）タイマとスイッチオン判定値（２）とを比較する（ＳＸ１８５）。始動口スイッチ１７（第１種始動口スイッチ）タイマがスイッチオン判定値（２）と異なるか否かが判別され（ＳＸ１８６）、ＮＯであれば始動口情報記憶カウンタを１加算する（ＳＸ１８７）。次に、ＳＸ１８８において最大値（ＦＦＨ）を超えたか否かが判別され、ＹＥＳであればＳＸ１８９に進み始動口情報記憶カウンタを１減算する。 Next, the information output process will be described with reference to FIG. In the information output process, first, an initial value (00H) is set in the information buffer (SX182). Next, the address of the start port information storage counter is set (SX183). Next, the start port switch 17 (first type start port switch) timer is loaded (SX184). Next, the start port switch 17 (first type start port switch) timer is compared with the switch-on determination value (2) (SX185). It is determined whether or not the start port switch 17 (first type start port switch) timer is different from the switch-on determination value (2) (SX186). If NO, the start port information storage counter is incremented by 1 (SX187). Next, in SX188, it is determined whether or not the maximum value (FFH) is exceeded. If YES, the process proceeds to SX189 and 1 is subtracted from the start port information storage counter.
また、ＳＸ１８６においてＹＥＳであればＳＸ１８７、ＳＸ１８８およびＳＸ１８９の処理を行なわずにＳＸ１９０に進む。また、ＳＸ１８８においてもＮＯと判別された場合にはＳＸ１８９の処理を行なわずＳＸ１９０に進む。ＳＸ１９０においては始動口情報記憶タイマＬＯＷと始動口情報記憶タイマＨＩをロードする。次に、ゼロフラグ＝０であるか否かが判別され（ＳＸ１９１）、ＮＯであればＳＸ１９２に進みポインタの指す始動口情報記憶カウンタをロードする。次に、始動口情報記憶カウンタの状態をフラグレジスタに反映する（ＳＸ１９３）。 If YES in SX186, the process proceeds to SX190 without performing the processes of SX187, SX188, and SX189. If NO in SX188, the process proceeds to SX190 without performing the process of SX189. In SX190, the start port information storage timer LOW and the start port information storage timer HI are loaded. Next, it is determined whether or not zero flag = 0 (SX191). If NO, the process proceeds to SX192, and the starting port information storage counter pointed to by the pointer is loaded. Next, the state of the start port information storage counter is reflected in the flag register (SX193).
次に、ゼロフラグが「１」か否かが判別され（ＳＸ１９４）、ＹＥＳであればＳＸ２０６に進むが、ＮＯであればＳＸ１９５に進む。ＳＸ１９５においては、ポインタの指す始動口情報記憶カウンタを１減算する。次に、始動口情報動作時間（ＦＡＦＡＨ）をセットする（ＳＸ１９６）。次に、ＳＸ１９７に進み始動口情報記憶タイマＨＩを比較値にセットする。 Next, it is determined whether or not the zero flag is “1” (SX194). If YES, the process proceeds to SX206, but if NO, the process proceeds to SX195. In SX195, 1 is subtracted from the start port information storage counter pointed to by the pointer. Next, the start port information operating time (FAFAH) is set (SX196). Next, proceeding to SX197, the start port information storage timer HI is set to a comparison value.
また、ＳＸ１９１においてＹＥＳと判定された場合にはＳＸ１９７に進み始動口情報記憶タイマＨＩを比較値にセットする。次に、ゼロフラグが１か否かが判別され（ＳＸ１９８）、ＮＯであれば比較値を１減算する（ＳＸ１９９）。次に、比較値を始動口情報記憶タイマＨＩにセットする（ＳＸ２００）。次に、情報バッファの始動口情報出力ビット位置（０）をセットする（ＳＸ２０１）。また、ＳＸ１９８においてＹＥＳと判定された場合には、始動口情報記憶タイマＬＯＷを比較値にセットする（ＳＸ２０２）。次に、比較値を１減算する（ＳＸ２０３）。次に、比較値を始動口情報記憶タイマＬＯＷにセットする（ＳＸ２０４）。ＳＸ２０１またはＳＸ２０４の処理が終了した後は、ＳＸ２０５に進み、始動口情報記憶タイマをストアする。 On the other hand, if YES is determined in SX191, the process proceeds to SX197, and the start port information storage timer HI is set to a comparison value. Next, it is determined whether or not the zero flag is 1 (SX198). If NO, 1 is subtracted from the comparison value (SX199). Next, the comparison value is set in the start port information storage timer HI (SX200). Next, the start port information output bit position (0) of the information buffer is set (SX201). If YES in SX198, the start port information storage timer LOW is set to a comparison value (SX202). Next, 1 is subtracted from the comparison value (SX203). Next, the comparison value is set in the start port information storage timer LOW (SX204). After the process of SX201 or SX204 is completed, the process proceeds to SX205, and the start port information storage timer is stored.
次に、ポインタを１加算する（ＳＸ２０６）。ポインタの指す特別図柄停止情報タイマをロードする（ＳＸ２０７）。次に、特別図柄停止情報タイマの状態をフラグレジスタに反映する（ＳＸ２０８）。次に、図５８のＳＸ２０９に進み、ゼロフラグが「１」か否かが判別される。ＳＸ２０９においてＮＯであれば、ポインタの指す特別図柄停止情報タイマを１減算する。次に、情報バッファの図柄確定回数１出力ビット位置（１）をセットする（ＳＸ２１１）。また、ＳＸ２０９においてＹＥＳと判別された場合には、ＳＸ２１０およびＳＸ２１１の処理を行なわずにＳＸ２１２に進む。ＳＸ２１２においてポインタを１加算する。次に、ポインタの指す普通図柄停止情報タイマをロードする（ＳＸ２１３）。
Next, 1 is added to the pointer (SX206). The special symbol stop information timer pointed to by the pointer is loaded (SX207). Next, the state of the special symbol stop information timer is reflected in the flag register (SX208). Next, the process proceeds to SX209 in FIG. 58, where it is determined whether or not the zero flag is “1”. If NO in SX209, the special symbol stop information timer indicated by the pointer is decremented by 1. Next, the
次に、普通図柄停止情報タイマの状態をフラグレジスタに反映する（ＳＸ２１４）。次に、ゼロフラグが「１」か否かが判別され（ＳＸ２１５）、ＮＯであればポインタの指す普通図柄停止情報タイマを１減算する（ＳＸ２１６）。次に、ＳＸ２１７において、情報バッファの図柄確定回数２出力ビット位置（５）をセットする（ＳＸ２１７）。また、ＳＸ２１５においてＹＥＳと判別された場合にはＳＸ２１６およびＳＸ２１７を行なわずにＳＸ２１８に進みポインタを１加算する。次に、ポインタの指す大当り中情報バッファをセットバッファにロードする（ＳＸ２１９）。
Next, the state of the normal symbol stop information timer is reflected in the flag register (SX214). Next, it is determined whether or not the zero flag is “1” (SX215). If NO, the normal symbol stop information timer indicated by the pointer is decremented by 1 (SX216). Next, in SX217, the
次に、セットバッファと情報バッファとの論理和をとる（ＳＸ２２０）。次に、セットバッファを情報バッファにセットする（ＳＸ２２１）。次に、状態チェック処理を行なう（ＳＸ２２２）。次に、ゼロフラグが「０」か否かが判別され（ＳＸ２２３）、「０」でなければＳＸ２２４に進み、情報バッファをセットバッファにセットする。次に、ＳＸ２２５に進みセットバッファと確率変動出力ビットおよび大当り２出力ビットの論理和をとる。次に、セットバッファを情報バッファにセットする（ＳＸ２２６）。 Next, the logical sum of the set buffer and the information buffer is taken (SX220). Next, the set buffer is set in the information buffer (SX221). Next, a state check process is performed (SX222). Next, it is determined whether or not the zero flag is “0” (SX223). If it is not “0”, the process proceeds to SX224, and the information buffer is set in the set buffer. Next, the process proceeds to SX225, and a logical sum of the set buffer, the probability variation output bit, and the jackpot two output bits is obtained. Next, the set buffer is set in the information buffer (SX226).
また、ＳＸ２２３においてＹＥＳと判別された場合にはＳＸ２２４、ＳＸ２２５、ＳＸ２２６の処理を行なわずにＳＸ２２７に進み、ポインタを１加算する。次に、ポインタの指す普通電動役物作動情報バッファをセットバッファにロードする（ＳＸ２２８）。次に、セットバッファと情報バッファとの論理和をとる（ＳＸ２２９）。次に、セットバッファを情報バッファにセットする（ＳＸ２３０）。次に、賞球カウントスイッチタイマをロードする（ＳＸ２３１）。次に、賞球カウントスイッチタイマとスイッチオン判定値（２）とを比較する（ＳＸ２３２）。 If YES is determined in SX223, the process proceeds to SX227 without performing the processes of SX224, SX225, and SX226, and the pointer is incremented by one. Next, the ordinary electric accessory operation information buffer pointed to by the pointer is loaded into the set buffer (SX228). Next, the logical sum of the set buffer and the information buffer is taken (SX229). Next, the set buffer is set in the information buffer (SX230). Next, a prize ball count switch timer is loaded (SX231). Next, the prize ball count switch timer and the switch-on determination value (2) are compared (SX232).
次に、賞球カウントスイッチタイマとスイッチオン判定値（２）とが異なるか否かが判別され、異なれば後述する図５９のＳＸ２４３に進むが、賞球カウントスイッチタイマとスイッチオン判定値（２）とが同一であれば、ＳＸ２３４に進み賞球個数情報カウンタをロードする。次に、賞球個数情報カウンタを１加算する（ＳＸ２３５）。次に、賞球個数情報カウンタと「１０」とを比較する（ＳＸ２３６）。次に、賞球個数情報カウンタが「１０」より小さいか否かが判別され（ＳＸ２３７）、ＮＯであればＳＸ２３８に進み賞球情報カウンタをロードする。次に、賞球情報カウンタを１加算する（ＳＸ２３９）。次に、賞球情報カウンタをストアする（ＳＸ２４０）。次に、クリアデータ（００Ｈ）をセットする（ＳＸ２４１）。 Next, it is determined whether or not the prize ball count switch timer is different from the switch-on determination value (2). If they are different, the process proceeds to SX243 in FIG. ) Is the same, proceed to SX234 and load the prize ball number information counter. Next, 1 is added to the prize ball number information counter (SX235). Next, the prize ball number information counter is compared with “10” (SX236). Next, it is determined whether or not the prize ball number information counter is smaller than “10” (SX237). If NO, the process proceeds to SX238 and the prize ball information counter is loaded. Next, 1 is added to the prize ball information counter (SX239). Next, a prize ball information counter is stored (SX240). Next, clear data (00H) is set (SX241).
次に、ＳＸ２４２に進むが、ＳＸ２３７においてＹＥＳと判別されれば、ＳＸ２３８〜ＳＸ２４１の処理を行なわずにＳＸ２４２にて、賞球個数情報カウンタをストアする。次に、図５９のＳＸ２４３に進み、賞球情報タイマをロードする。次に、賞球情報タイマの状態フラグをレジスタに反映する（ＳＸ２４４）。次に、ゼロフラグが「０」か否かが判別され（ＳＸ２４５）、ＮＯであればＳＸ２４６に進み賞球情報カウンタをロードする。次に、賞球情報カウンタの状態をフラグレジスタに反映する（ＳＸ２４７）。次に、ゼロフラグが「１」か否かが判別され（ＳＸ２４８）、ＮＯであればＳＸ２４９に進み、賞球情報カウンタを１減算する。 Next, the process proceeds to SX242. If YES is determined in SX237, the prize ball number information counter is stored in SX242 without performing the processes of SX238 to SX241. Next, proceeding to SX243 in FIG. 59, the prize ball information timer is loaded. Next, the status flag of the prize ball information timer is reflected in the register (SX244). Next, it is determined whether or not the zero flag is “0” (SX245). If NO, the process proceeds to SX246, and a prize ball information counter is loaded. Next, the state of the prize ball information counter is reflected in the flag register (SX247). Next, it is determined whether or not the zero flag is “1” (SX248). If NO, the process proceeds to SX249, and the prize ball information counter is decremented by 1.
次に、賞球情報カウンタをストアする（ＳＸ２５０）。次に、賞球情報動作時間（１００）をセットする。次に、ＳＸ２５２に進むが、ＳＸ２４５においてＹＥＳと判別された場合にはＳＸ２４６〜ＳＸ２５１の処理を行なわずにＳＸ２５２に進み、賞球情報タイマと賞球情報オン出力判定値（５１）とを比較する。次に、ＳＸ２５３に進み賞球情報タイマと賞球情報オン出力判定値（５１）との大小関係が判別され、賞球情報タイマの方が大きければ、ＳＸ２５４に進み情報バッファの賞球情報出力ビット位置をセットする。 Next, a prize ball information counter is stored (SX250). Next, a prize ball information operating time (100) is set. Next, the process proceeds to SX252. If YES is determined in SX245, the process proceeds to SX252 without performing the processes of SX246 to SX251, and the prize ball information timer is compared with the prize ball information on output determination value (51). . Next, the process proceeds to SX253, and the magnitude relationship between the prize ball information timer and the prize ball information ON output determination value (51) is determined. If the prize ball information timer is larger, the process proceeds to SX254, and the prize ball information output bit of the information buffer. Set the position.
次に、ＳＸ２５４に進むが、ＳＸ２５３において、賞球情報タイマの方が小さければ、ＳＸ２５４の処理を行なわずにＳＸ２５５に進み賞球情報タイマを１減算する。次に、賞球情報タイマをストアする（ＳＸ２５６）。次に、ＳＸ２５７に進むが、ＳＸ２４８においてＹＥＳと判別された場合には、ＳＸ２４９〜ＳＸ２５６の処理を行なわずにＳＸ２５７に進み、賞球バッファを出力値にセットする。次に、出力値ポート５に出力した（ＳＸ２５８）後、出力情報処理を終了する。 Next, the process proceeds to SX254. If the prize ball information timer is smaller in SX253, the process proceeds to SX255 without performing the process of SX254, and 1 is subtracted from the prize ball information timer. Next, a prize ball information timer is stored (SX256). Next, the process proceeds to SX257. If YES is determined in SX248, the process proceeds to SX257 without performing the processes of SX249 to SX256, and the prize ball buffer is set to the output value. Next, after outputting to the output value port 5 (SX258), the output information processing is terminated.
次に、図６０を用いて、賞球個数コマンド格納処理を説明する。賞球個数コマンド格納処理においては、まず、賞球コマンドテーブルのアドレスをコマンドポインタにセットする（ＳＸ２７７）。次に、入賞口スイッチ１７（左袖入賞口スイッチ）タイマのアドレススイッチをチェックポインタにセットする（ＳＸ２７８）。次に、６を処理数にセットする（ＳＸ２７９）。次に、チェックポインタの指すスイッチタイマをロードする（ＳＸ２８０）。次に、スイッチタイマとスイッチオン判定値（０２Ｈ）とを比較する（ＳＸ２８１）。 Next, the winning ball number command storing process will be described with reference to FIG. In the winning ball number command storing process, first, the address of the winning ball command table is set in the command pointer (SX277). Next, the address switch of the winning opening switch 17 (left sleeve winning opening switch) timer is set to the check pointer (SX278). Next, 6 is set as the number of processes (SX279). Next, the switch timer pointed to by the check pointer is loaded (SX280). Next, the switch timer and the switch-on determination value (02H) are compared (SX281).
次に、スイッチタイマがスイッチオン判定値（０２Ｈ）と異なるか否かが判別され（ＳＸ２８２）、異なっていなければＳＸ２８３に進み、コマンドポインタの指す賞球払出コマンドをセットする。次に、賞球払出コマンドを格納ポインタの指す賞球コマンド格納バッファにストアする（ＳＸ２８４）。次に、賞球コマンド格納バッファは最終バッファか否かが判別され、最終バッファであればＳＸ２８６に進み賞球コマンド格納バッファ１をセットする。
Next, it is determined whether or not the switch timer is different from the switch-on determination value (02H) (SX282). If not, the process proceeds to SX283, and a prize ball payout command indicated by the command pointer is set. Next, a prize ball payout command is stored in the prize ball command storage buffer pointed to by the storage pointer (SX284). Next, it is determined whether or not the prize ball command storage buffer is the final buffer. If it is the final buffer, the process proceeds to SX286 and the prize ball
また、ＳＸ２８５においてＮＯであればＳＸ２８６の処理を行なわずにＳＸ２８７に進むが、ＳＸ２８２においても、ＹＥＳであればＳＸ２８３〜ＳＸ２８６の処理を行なわずにＳＸ２８７に進む。次に、ＳＸ２８７においては、チェックポインタを１加算する。次に、コマンドポインタを１加算する（ＳＸ２８８）。次に、処理数を１減算し、処理数が「０」であるか否かが判別され、「０」でなければＳＸ２８０に戻りＳＸ２８０〜ＳＸ２８７の処理を繰返すが、ＳＸ２８９において処理数が「０」であれば賞球個数コマンド格納処理を終了する。 If NO in SX285, the process proceeds to SX287 without performing the process in SX286, but if YES in SX282, the process proceeds to SX287 without performing the processes in SX283 to SX286. Next, in SX287, 1 is added to the check pointer. Next, 1 is added to the command pointer (SX288). Next, 1 is subtracted from the number of processes, and it is determined whether or not the number of processes is “0”. If it is not “0”, the process returns to SX280 and repeats the processes of SX280 to SX287, but the number of processes is “0” in SX289. ", The prize ball number command storage process is terminated.
次に、図６１を用いて、賞球個数減算処理を説明する。賞球個数減算処理においては、まず、賞球個数格納バッファを総賞球数にロードする（ＳＸ２９０）。次に、ゼロフラグが「１」か否かが判別されＹＥＳであれば賞球個数減算処理を終了するが、ＳＸ２９１においてＮＯであればＳＸ２９２に進み、賞球カウントスイッチ３０１Ａタイマをロードする（ＳＸ２９２）。次に、賞球カウントスイッチ３０１Ａタイマとスイッチオン判定値（２）とを比較する（ＳＸ２９３）。
Next, the winning ball number subtraction process will be described with reference to FIG. In the winning ball number subtraction process, first, the winning ball number storage buffer is loaded to the total number of winning balls (SX290). Next, it is determined whether or not the zero flag is “1”. If YES, the prize ball number subtraction process is terminated. If NO in SX291, the process proceeds to SX292, and the prize
次に、賞球カウントスイッチ３０１Ａタイマがスイッチオン判定値（２）と異なるか否かが判別され（ＳＸ２９４）、異なっていれば賞球個数減算処理を終了するが、賞球カウントスイッチ３０１Ａタイマがスイッチオン判定値（２）と異なっていなければＳＸ２９５に進み賞球数を１減算する。
Next, it is determined whether or not the prize
次に、総賞球数を総賞球数格納バッファにストアする（ＳＸ２９６）。次に、ゼロフラグが「０」か否かが判別され（ＳＸ２９７）、ＹＥＳであれば賞球個数減算処理を終了するが、ＮＯであればＳＸ２９８に進みクリアデータ（００Ｈ）をセットする。次に、クリアデータ（００Ｈ）を賞球フラグにストアする（ＳＸ２９９）。次に、賞球ランプコマンド送信テーブルのアドレスをポインタにセットする（ＳＸ３００）。次に、コマンドセット処理を行なった（ＳＸ３０１）後、賞球個数コマンド減算処理を終了する。 Next, the total number of winning balls is stored in the total winning ball number storage buffer (SX296). Next, it is determined whether or not the zero flag is “0” (SX297). If YES, the winning ball number subtraction process is terminated. If NO, the process proceeds to SX298 and clear data (00H) is set. Next, the clear data (00H) is stored in the prize ball flag (SX299). Next, the address of the prize ball lamp command transmission table is set in the pointer (SX300). Next, after the command set process is performed (SX301), the winning ball number command subtraction process is terminated.
次に、図６２を用いて、スイッチ処理について説明する。スイッチ処理においては、まず、入力ポートに「０」を入力する（ＳＸ１２４）。次に、スイッチチェック数（８）をセットする（ＳＸ１２５）。次に、入賞口２４（左袖入賞口）スイッチタイマのアドレスをポインタにセットする（ＳＸ１２６）。次に、スイッチチェック処理を行なう（ＳＸ１２７）。次に、入力ポート１を入力する（ＳＸ１２８）。次に、スイッチチェック数（４）をセットする（ＳＸ１２９）。次に、賞球カウントスイッチ３０１Ａタイマのアドレスをポインタにセットする（ＳＸ１３０）。次に、スイッチチェック処理を行なった（ＳＸ１３１）後、スイッチ処理を終了する。
Next, the switch process will be described with reference to FIG. In the switch process, first, “0” is input to the input port (SX124). Next, the number of switch checks (8) is set (SX125). Next, the address of the winning opening 24 (left sleeve winning opening) switch timer is set in the pointer (SX126). Next, a switch check process is performed (SX127). Next, the
なお、図６２において説明した入力ポート０および入力ポート１のそれぞれのビットに対応するデータ内容、方向、論理および状態は図６３に示すようになっている。
The data contents, directions, logics, and states corresponding to the respective bits of
次に、図６４を用いて、スイッチチェック処理を説明する。スイッチチェック処理においては、まず、ポート入力データを比較値にセットする（ＳＸ２５９）。次に、クリアデータ（００Ｈ）をセットする（ＳＸ２６０）。次に、比較値を右にシフトする（ＳＸ２６１）。次に、キャリフラグが「０」か否かが判別され（ＳＸ２６２）、ＮＯであればＳＸ２６３に進みスイッチタイマのアドレスが指すスイッチタイマをロードする（ＳＸ２６３）。 Next, the switch check process will be described with reference to FIG. In the switch check process, first, port input data is set to a comparison value (SX259). Next, clear data (00H) is set (SX260). Next, the comparison value is shifted to the right (SX261). Next, it is determined whether or not the carry flag is “0” (SX262). If NO, the process proceeds to SX263, and the switch timer indicated by the address of the switch timer is loaded (SX263).
次に、スイッチタイマを１減算する（ＳＸ２６４）。次に、スイッチフラグが「０」か否かが判別され、「０」であればＳＸ２６７に進むが、「０」でなければＳＸ２６６においてスイッチタイマをスイッチタイマのアドレスにストアしてからＳＸ２６７に進む。ＳＸ２６７においてはスイッチタイマのアドレスを１加算する。次に、処理数を１減算し、処理数が「０」か否かが判別され（ＳＸ２６８）、「０」であればスイッチチェック処理を終了するが、「０」でなければＳＸ２６０に戻りＳＸ２６１〜ＳＸ２６８の処理が再び行なわれる。 Next, 1 is subtracted from the switch timer (SX264). Next, it is determined whether or not the switch flag is “0”. If “0”, the process proceeds to SX 267, but if not “0”, the switch timer is stored in the address of the switch timer in SX 266 and then proceeds to SX 267. . In SX267, 1 is added to the address of the switch timer. Next, 1 is subtracted from the number of processes, and it is determined whether or not the number of processes is “0” (SX268). If “0”, the switch check process is terminated, but if it is not “0”, the process returns to SX260 and returns to SX261. The processes of .about.SX268 are performed again.
次に、図６５を用いて、カウントスイッチ作動処理を説明する。カウントスイッチ作動処理においては、まず、カウントスイッチ２３タイマをロードする（ＳＸ３０２）。次に、カウントスイッチ２３タイマとスイッチオン判定値（２）とを比較する（ＳＸ３０３）。次に、カウントスイッチ２３タイマとスイッチオン判定値（２）とが異なるか否かが判別され（ＳＸ３０４）、異なっていればカウントスイッチ作動処理を終了するが、異なっていなければＳＸ３０５に進み大入賞口入賞個数カウンタを１加算する（ＳＸ３０５）。 Next, the count switch operation process will be described with reference to FIG. In the count switch operation process, first, the count switch 23 timer is loaded (SX302). Next, the count switch 23 timer is compared with the switch-on determination value (2) (SX303). Next, it is determined whether or not the count switch 23 timer is different from the switch-on determination value (2) (SX304). If they are different, the count switch operation processing is terminated. The winning prize counter is incremented by 1 (SX305).
次に、大入賞口入賞個数カウンタと大入賞口入賞個数最大値（１０）とを比較する（ＳＸ３０６）。次に、大入賞口個数カウンタが大入賞口入賞個数最大値（１０）よりも小さいか否かが判別され（ＳＸ３０７）、ＮＯであればＳＸ３０８に進みクリアデータ（００００Ｈ）をセットする。次に、クリアデータ（００００Ｈ）を特別図柄プロセスタイマにストアし処理を終了するが、ＳＸ３０７においてＹＥＳと判別された場合には、ＳＸ３１０に進みカウント入賞コマンド送信テーブルのアドレスをポインタにセットする（ＳＸ３１０）。次に、コマンドセット処理を行なう（ＳＸ３１１）ことによりカウントスイッチ作動処理を終了する。 Next, the special winning opening winning number counter is compared with the large winning opening winning number maximum value (10) (SX306). Next, it is determined whether or not the special winning opening number counter is smaller than the maximum winning prize number (10) (SX307). If NO, the process proceeds to SX308 and clear data (0000H) is set. Next, the clear data (0000H) is stored in the special symbol process timer and the process is terminated. If YES is determined in SX307, the process proceeds to SX310, and the address of the count winning command transmission table is set in the pointer (SX310). ). Next, the command switch process is performed (SX311), thereby terminating the count switch operation process.
次に、図６６を用いて、普通電動役物入賞カウント処理を説明する。普通電動役物入賞カウント処理においては、まず、第１種始動口スイッチ（始動口スイッチ１７）タイマをロードする（ＳＸ３１２）。次に、始動口スイッチ（第１種始動口スイッチ）タイマとスイッチオン判定値（２）とを比較する（ＳＸ３１３）。始動口スイッチ１７（第１種始動口スイッチ）タイマがスイッチオン判定値（２）と異なるか否かが判別され（ＳＸ３１４）、異なっていれば普通電動役物入賞カウント処理を終了するが、異なっていなければＳＸ３１５に進み普通電動役物入賞個数カウンタを１加算する。 Next, with reference to FIG. 66, the ordinary electric accessory winning count process will be described. In the ordinary electric accessory winning count process, first, a first type start port switch (start port switch 17) timer is loaded (SX312). Next, the start port switch (first type start port switch) timer and the switch-on determination value (2) are compared (SX313). It is determined whether or not the start port switch 17 (first type start port switch) timer is different from the switch-on determination value (2) (SX314). If not, the process proceeds to SX315, and 1 is added to the counter for the number of winnings for the ordinary electric accessory.
次に、普通電動役物入賞個数カウンタと普通電動役物入賞個数最大値（８）とを比較する（ＳＸ３１６）。普通電動役物入賞個数カウンタが普通電動役物入賞個数最大値（８）よりも小さいか否かが判別され（ＳＸ３１７）、小さければ普通電動役物入賞カウント処理を繰り返すが、小さくなければＳＸ３１９に進みクリアデータ（００００Ｈ）をセットする。次に、クリアデータ（００００Ｈ）をセットする。これにより、始動口１５に設けられた普通電動役物の作動が終了する。次に、クリアデータ（００００Ｈ）を普通図柄プロセスタイマにストアする（ＳＸ３２０）。その普通電動役物入賞カウント処理を終了する。 Next, the ordinary electric accessory winning number counter is compared with the ordinary electric accessory winning number maximum value (8) (SX316). It is determined whether or not the ordinary electric accessory winning number counter is smaller than the ordinary electric accessory winning number maximum value (8) (SX317). If it is smaller, the ordinary electric accessory winning count process is repeated, but if not smaller, the process proceeds to SX319. Advance clear data (0000H) is set. Next, clear data (0000H) is set. As a result, the operation of the ordinary electric accessory provided at the start port 15 ends. Next, the clear data (0000H) is stored in the normal symbol process timer (SX320). The ordinary electric accessory winning count process is terminated.
次に、図６７に基づいて、特定領域スイッチ（Ｖカウントスイッチ２２）通過チェック処理を説明する。Ｖカウントスイッチ２２（特定領域スイッチ）通過チェック処理においては、まず、Ｖカウントスイッチ２２（特定領域スイッチ）タイマのアドレスをポインタにセットする（ＳＸ３２１）。次に、Ｖカウントスイッチ（特定領域スイッチ）タイマとスイッチオン判定値（２）とを比較する（ＳＸ３２２）。Ｖカウントスイッチ２２（特定領域スイッチ）タイマがスイッチオン判定値（２）と異なるか否かが判別され、異なっていればＶカウントスイッチ２２（特定領域スイッチ）通過チェック処理を終了するが、異なっていなければＳＸ３２４に進み特定領域通過フラグをロードする（ＳＸ３２４）。 Next, the specific area switch (V count switch 22) passage check process will be described with reference to FIG. In the V count switch 22 (specific area switch) passage check process, first, the address of the V count switch 22 (specific area switch) timer is set in the pointer (SX321). Next, the V count switch (specific area switch) timer is compared with the switch-on determination value (2) (SX322). It is determined whether or not the V count switch 22 (specific area switch) timer is different from the switch-on determination value (2). If the timer is different, the V count switch 22 (specific area switch) passage check process is terminated. If not, the process proceeds to SX324 and a specific area passing flag is loaded (SX324).
次に、特定領域通過フラグとＶカウントスイッチ２２（特定領域スイッチ）通過有り指定値（０２Ｈ）とを比較する（ＳＸ３２５）。次に、特定領域通過フラグが特定領域スイッチ通過有り指定値（０２Ｈ）と同一か否かが判別され同一であればＶカウントスイッチ２２（特定領域スイッチ）通過チェック処理を終了するが、同一でなければＳＸ３２７へ進み、Ｖカウントスイッチ２２（特定領域スイッチ）通過有り指定値（０１Ｈ）をポインタの指す特定領域通過フラグにストアする。次に、ポート６バッファをロードする（ＳＸ３２８）。次に、大入賞口内誘導板ソレノイド出力ビットをクリアする（ＳＸ３２９）。次に、ポート６バッファにストアした（ＳＸ３３０）後、Ｖカウントスイッチ２２（特定領域スイッチ）通過チェック処理を終了する。
Next, the specific area passing flag is compared with the V count switch 22 (specific area switch) passing specified value (02H) (SX325). Next, it is determined whether or not the specific area passing flag is the same as the specific area switch passing specified value (02H). If it is the same, the V count switch 22 (specific area switch) passing check process is terminated. In step 327, the V count switch 22 (specific area switch) passing specified value (01H) is stored in the specific area passing flag indicated by the pointer. Next, the
上記のような本実施の形態のパチンコ遊技機によれば、以下のような効果がある。満タンスイッチ４８の検出信号の出力の判定においては、５０回連続して検出有りと判定されれば（図４９のＳＸ２７３においてＹＥＳ）、満タン状態であるとみなして、満タンオン指定値（０１Ｈ）をセットし、球切れ検出スイッチ１６７または球切れスイッチ１８７ａ，１８７ｂの検出信号の出力の判定においては、２５０回連続して検出有りと判定されれば（図５０のＳＸ１１８においてＮＯ）、球切れ状態であるとみなして、球切れフラグをロードする。
The pachinko gaming machine according to the present embodiment as described above has the following effects. In the determination of the output of the detection signal of the
そのため、遊技球タンク３８、誘導樋３９または余剰球受皿４において貯留されているパチンコ球の状態がわずかに変化するだけでもＯＮ−ＯＦＦを繰返してしまうことがある球切れ検出スイッチ１６７、球切れスイッチ１８７または満タンスイッチ４８に、５００ｍｓ，１００ｍｓ，６０ｍｓのような一瞬の遊技球の移動のようなものではなく比較的長い時間において検出信号の出力があった場合にその後の処理を開始させることができる。その結果、球切れまたは満タンを報知する処理を行なう場合に、短い一瞬の検出信号の出力によって誤って警報を出してしまうことを防止することができる。
Therefore, a ball
また、カウントスイッチ２３は、検出信号の検出出力が２５０回検出有りと判定された場合（図５１のＳＸ１３７においてＮＯ）に、断線エラーが発生していると判みなし、検出信号の検出出力が１回検出有りと判定された場合（図５１のＳＸ１４１においてＮＯ）に、短絡エラーが発生しているとみなし、また、検出信号の検出出力が２回検出有りとなった場合（図６５のＳＸ３０４においてＮＯ）に、大入賞個数カウンタを１加算する。 Further, the count switch 23 determines that a disconnection error has occurred when the detection output of the detection signal is determined to be detected 250 times (NO in SX137 of FIG. 51), and the detection output of the detection signal is 1. If it is determined that the detection has been detected (NO in SX141 in FIG. 51), it is considered that a short circuit error has occurred, and if the detection output of the detection signal has been detected twice (in SX304 in FIG. 65). NO) is incremented by 1 for the winning prize counter.
そのため、カウントスイッチ２３による遊技球の検出では、断線エラー検出にエラーおいては、一瞬の検出出力によって断線エラーを誤報知してしまうような不都合を防止しながら、短絡エラーにおいては、一瞬の検出によって短絡に対する処置をとることができ、また、大入賞があれば一瞬にして大入賞に対応した球の払出を行なうことができる。 For this reason, in the detection of the game ball by the count switch 23, in the case of an error in the disconnection error detection, while preventing the inconvenience of erroneously reporting the disconnection error by the instantaneous detection output, in the case of a short circuit error, the instantaneous detection Can take measures against a short circuit, and if there is a big prize, a ball corresponding to the big prize can be paid out in an instant.
また、始動口に入賞した遊技球の入賞を検出する始動口スイッチ１７においては、検出信号の検出出力が２回検出有りと判定された場合、すなわち、図５４のＳＸ１５８においてＹＥＳの場合には、始動入賞があったとみなして第１種始動口通過処理を開始し、また、図５７のＳＸ１８６においてＮＯの場合には、始動記憶カウンタを１加算し、さらに、図６６のＳＸ３１４においてＮＯの場合には、普通電動役物入賞個数カウンタを１加算する。 In addition, in the start port switch 17 that detects the winning of the game ball won in the start port, when the detection output of the detection signal is determined to be detected twice, that is, in the case of YES in SX158 of FIG. 54, The first type start port passage processing is started assuming that there has been a start prize, and if NO in SX186 in FIG. 57, the start storage counter is incremented by 1, and if NO in SX314 in FIG. 66, Adds 1 to the counter counter for the number of winnings for the ordinary electric accessory.
このように、始動口に入賞した入賞球を検出する始動口スイッチ１７の検出においては、２ｍｓごとに検出信号を判定する処理において２回連続して検出有りと判定されれば、すなわち、２ｍｓというわずかの間でも検出出力があれば、入賞検出に基づく処理が開始されるため、入賞検出に基づく処理の遅れによって遊技者に不満を生じさせることを防止することができる。 As described above, in the detection of the start port switch 17 that detects a winning ball won at the start port, if it is determined that there is detection twice in the process of determining the detection signal every 2 ms, that is, 2 ms. If there is a detection output even for a short time, processing based on winning detection is started, so that it is possible to prevent the player from being dissatisfied due to a delay in processing based on winning detection.
また、ゲートスイッチ１２においても、検出信号の検出出力が２回検出有りと判定された場合（図５６のＳＸ１７４においてＹＥＳ）に、すなわち、２ｍｓというわずかの間でも検出出力があれば、遊技球がゲートを通過したとみなしてゲートスイッチ通過処理を行なうため、ゲート通過に基づく処理の遅れによって遊技者に不満を生じされることを防止することができる。 Also in the gate switch 12, if it is determined that the detection output of the detection signal is detected twice (YES in SX174 in FIG. 56), that is, if there is a detection output even for a short period of 2 ms, the game ball is Since it is assumed that the gate has been passed and the gate switch passage processing is performed, it is possible to prevent the player from being dissatisfied due to a delay in processing based on the gate passage.
また、賞球カウントスイッチ３０１Ａは、検出信号の検出出力が２回検出有りと判定された場合に、図５８のＳＸ２３３においてＮＯであれば、賞球個数カウンタをロードし、図６１のＳＸ２９４においてＮＯであれば、総賞球数を１減算する。
If the detection output of the detection signal is determined to be detected twice if NO in SX233 in FIG. 58, the prize
それにより、賞球情報となる賞球個数を即座に計算できるとともに、メモリ内の総賞球数を即座に減算するため、全ての賞球が払出されれば払出モータの回転を即座に停止することができる。 As a result, the number of prize balls used as prize ball information can be calculated immediately, and the total number of prize balls in the memory is immediately subtracted. Therefore, when all prize balls are paid out, the rotation of the payout motor is immediately stopped. be able to.
また、入賞口スイッチ１９ａ，２４ａは、検出信号の検出出力が２回検出有りと判定された場合（図６０のＳＸ２８２においてＮＯ）、払出コマンドをセットするため、入賞後即座に景品球が払出される処理に入ることによって、景品球の払出の遅れを原因として遊技者に不満を抱かせることを防止できる。 In addition, when it is determined that the detection output of the detection signal has been detected twice (NO in SX282 in FIG. 60), the prize opening switches 19a and 24a set the payout command so that the prize ball is paid out immediately after winning. By entering the process, it is possible to prevent the player from being dissatisfied due to the delay in paying out the prize balls.
さらに、Ｖカウントスイッチ２２においても、検出信号の検出出力が２回検出有りと判定された場合（図６７のＳＸ３２３においてＮＯ）に、特定領域フラグをロードするため、Ｖ入賞があれば即座にＶ入賞後の処理を行なうため、開閉板２０の開成の遅れにより遊技者に不満を生じさせることを防止することができる。
Further, the
（１） パチンコ球により、遊技に用いる遊技媒体が構成されている。ゲートスイッチ１２、始動口スイッチ１７、カウントスイッチ２３、Ｖカウントスイッチ２２、入賞口スイッチ１９ａ，２４ａ、入賞検出スイッチ９９、球切れ検出ッチ１６７，球切れスイッチ１８７ａ，１８７ｂまたは満タンスイッチ４８、賞球カウントスイッチ３０１Ａまたは球貸しカウントスイッチ３０１Ｂにより、前記遊技媒体を検出した場合に遊技媒体検出信号を出力する遊技媒体検出手段が構成されている。ＳＸ１５８，ＳＸ１７４，ＳＸ１８６，ＳＸ２３３，ＳＸ２８２，ＳＸ２９４，ＳＸ３０４，ＳＸ３１４，ＳＸ３２３により、前記遊技媒体検出信号が第１の所定期間（たとえば、２ｍｓ）出力されたことに応じて遊技媒体の払出に関連した処理を実行する遊技媒体検出判定手段が構成されている。図４９のＳＸ２７３，図５０のＳＸ１０８、前記遊技媒体の払出の可否を判定するために用いられる信号を出力する払出可否状態検出手段が構成されている。図４９のＳＸ２７３，図５０のＳＸ１１８により、該払出可否状態検出手段が出力する信号に基づき、払出が不能であるか否かを判定する払出不能判定手段が構成されている。前記払出不能判定手段は、前記払出可否状態検出手段が出力する払出の不能を示す信号を前記第１の所定期間よりも長い第２の所定期間（たとえば、５００ｍｓ，１００ｍｓ）検出した場合に、前記遊技媒体の払出が不能である旨の判定をするとともに、前記遊技媒体の払出を不能とするための処理を実行する（ＳＸ２７４，ＳＸ１１８，ＳＸ１２０，ＳＸ１１２，ＳＸ１２１〜ＳＸ１２３Ｓ）。
(1) A pachinko ball constitutes a game medium used for the game. Gate switch 12, start port switch 17, count switch 23,
（２） 前記遊技媒体の払出に関連した処理は、前記遊技媒体の払出数量を指定する情報（図１８の賞球個数を指定する払出制御コマンドＦ０ＸＸ（Ｈ））を出力するための処理を含んでいる。 (2) The processing related to payout of the game medium includes processing for outputting information (payout control command F0XX (H) specifying the number of prize balls in FIG. 18) specifying the payout amount of the game medium. It is out.
（３） 前記遊技媒体の払出を不能とする処理は、前記遊技媒体の払出の停止を指令する情報（図１８の払出可能状態を指定する払出制御コマンドＦＦ００（Ｈ））を出力するための処理を含んでいる。 (3) The process for disabling the game medium payout is a process for outputting information (payout control command FF00 (H) for designating a payout enable state in FIG. 18) for commanding stop of the game medium payout. Is included.
（４） 可変入賞球装置１９または始動電動役物１５により、遊技者にとって有利な第１の状態と遊技者にとって不利な第２の状態とに制御可能な可変入賞球装置が構成されている。前記遊技媒体検出手段は、遊技者にとって有利な第１の状態（たとえば、開閉板２０の開放状態）と遊技者にとって不利な第２の状態（通常状態）とに制御可能な可変入賞球装置に入賞した遊技媒体の通過を検出する。
(4) The variable winning
（５） 球切れ検出スイッチ１８７により、払出すための遊技媒体の状態を検出する遊状態検出手段が構成されている（遊技球タンク３８、誘導樋３９における球切れ状態を検出する）。前記払出可否状態検出手段は、前記第１遊技媒体状態検出手段による前記遊技媒体の状態の検出に基づいて前記遊技媒体の払出が不能である旨の判定を行なう（図５０のＳＸ１１３〜ＳＸ１１５）。
(5) The ball
（６） 前記払出不能判定手段は、前記遊技媒体状態検出手段が第１の所定時間よりも長い第３の所定時間（２５０回×２ｍｓ）連続して遊技媒体の払出が不能であることを示す信号を出力しない場合に、前記遊技媒体の払出の停止を解除するための処理を実行する（ＳＸ１０８，ＳＸ１１８，ＳＸ１２０，ＳＸ１２３）（球払出停止コマンド出力処理）。 (6) The payout impossibility determining means indicates that the game medium state detecting means is unable to pay out the game medium continuously for a third predetermined time (250 times × 2 ms) longer than the first predetermined time. When no signal is output, processing for canceling the stop of payout of the game medium is executed (SX108, SX118, SX120, SX123) (ball payout stop command output processing).
（７） 満タン検出スイッチ４８により、払出された後に貯留される遊技媒体の貯留状態を検出する第２遊技媒体状態検出手段が構成されている（余剰球受皿４の満タン状態を検出する）。前記払不能判定手段は前記第２遊技媒体状態検出手段による前記遊技媒体の貯留状態の検出に基づいて前記遊技媒体の払出が不能である旨の判定を行なう（図４９のＳＸ２７３）。 (7) The second game medium state detecting means for detecting the storage state of the game medium stored after being paid out is constituted by the full tank detection switch 48 (detects the full tank state of the surplus ball receiving tray 4). . The non-payable determination means determines that the game medium cannot be paid out based on detection of the storage state of the game medium by the second game medium state detection means (SX273 in FIG. 49).
（８） 前記払出不能判定手段は、前記第２遊技媒体状態検出手段が遊技媒体の払出が不能であることを示す信号を出力しない場合には（ＳＸ２７３においてＹＥＳ）、前記遊技媒体の払出の停止を解除するための処理を実行する（ＳＸ２７０）。 (8) When the second game medium state detection means does not output a signal indicating that the game medium cannot be paid out (YES in SX273), the payout impossibility determining means stops the payout of the game medium. A process for canceling is executed (SX270).
（９） 主基板３１により、遊技を制御する遊技制御手段が構成されている。賞球球貸基板３７により、前記遊技制御手段から送信された信号に基づいて遊技媒体の払出を制御する遊技媒体払出制御手段が構成されている。前記払出可否状態検出手段が出力する信号は遊技制御手段に入力される。
(9) The
（１０） 前記遊技媒体検出手段は、遊技価値として付与された遊技媒体を検出し（賞球カウントスイッチ３０１ＡがＯＮ）、前記遊技媒体検出手段が出力する信号は、前記遊技制御手段および払出制御手段の双方に入力される。
(10) The game medium detection means detects a game medium given as a game value (the prize
（１１） コンデンサ９１６により、遊技機に供給される電源が断たれた場合において（停電時）、前記遊技媒体検出信号が前記第１の所定期間出力されたことに応じて付与される遊技媒体の数量に関わる記憶内容を保持する記憶内容保持手段が構成されている。 (11) When the power supplied to the gaming machine is cut off by the capacitor 916 (at the time of a power failure), the gaming medium to be given in response to the gaming medium detection signal being output for the first predetermined period Storage content holding means for holding the storage content related to the quantity is configured.
なお、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなく特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。 The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.
請求項１に記載の本発明によれば、以下の効果がある。本発明によれば、払出不能判定手段は、遊技媒体欠乏状態検出手段が出力する払出の不能を示す信号を第１の所定期間よりも長い第２の所定期間出力したとき、または、遊技媒体満タン状態検出手段が出力する払出の不能を示す信号を第１の所定期間よりも長い第３の所定期間出力したときに、遊技媒体の払出が不能である旨の判定をするとともに、遊技媒体の払出を不能とするための処理を実行する。そのため、第１の所定期間、第２の所定期間および第３の所定期間を、用途に応じた適当な期間に設定すれば、それぞれの用途に応じた適切な検出期間による遊技媒体の検出が可能となり、具体的に以下のような効果がある。 According to the first aspect of the present invention, the following effects can be obtained. According to the present invention, the payout impossibility determining means outputs a signal indicating that payout is impossible, outputted from the game medium deficiency state detecting means, for a second predetermined period longer than the first predetermined period, or when the game medium is full. When the signal indicating the inability to pay out is output from the tongue state detecting means for a third predetermined period longer than the first predetermined period, it is determined that the game medium cannot be paid out, and A process for making the payout impossible is executed. Therefore, if the first predetermined period, the second predetermined period, and the third predetermined period are set to appropriate periods according to the use, it is possible to detect the game medium with an appropriate detection period according to each use. Specifically, there are the following effects.
すなわち、たとえば、遊技媒体の状態がわずかに変化するだけで遊技媒体欠乏状態検出手段が払出すための遊技媒体が欠乏したと誤検出する不都合、および、遊技媒体満タン状態検出手段が遊技媒体の貯留状態が満タンになったと誤検出する不都合を、防止することができる。 That is, for example, the inconvenience of erroneously detecting that the game medium deficient state detecting means is insufficient for the game medium deficiency detecting means to be paid out only by a slight change in the state of the game medium, and the game medium full state detecting means are The inconvenience of erroneously detecting that the storage state is full can be prevented.
また、たとえば、遊技媒体検出手段から遊技媒体検出信号が第２の所定期間や第３の所定期間よりも短い第１の所定期間出力されたことに応じて遊技媒体の払出に関連した処理が実行され、遊技媒体が遊技媒体検出手段により検出されてから即座に遊技媒体が払出されるため、遊技者に不満を生じさせることを防止することができる。 In addition, for example, processing related to payout of the game medium is executed in response to the game medium detection signal being output from the game medium detection means for the first predetermined period shorter than the second predetermined period or the third predetermined period. Then, since the game medium is paid out immediately after the game medium is detected by the game medium detecting means, it is possible to prevent the player from being dissatisfied.
また、払出不能判定手段は、遊技媒体欠乏状態検出手段が出力する信号に基づき、払出が不能であるか否かの判定を行なう。そのため、払出すための遊技媒体が欠乏して払出が不能となっているにも関わらず払出しが実行されることが防止される。 Further, the payout impossibility determining means determines whether or not payout is impossible based on a signal output from the game medium deficiency state detecting means. Therefore, it is possible to prevent the payout from being executed even though the game media for payout is insufficient and payout is impossible.
さらに、払出不能判定手段は、遊技媒体満タン状態検出手段が出力する信号に基づき、払出が不能であるか否かの判定を行なう。そのため、払出された遊技媒体の貯留状態に基づいて払出が不能となっているにも関わらず払出しが実行されることが防止される。 Further, the payout impossibility determining means determines whether or not payout is impossible based on a signal output from the game medium full state detecting means. Therefore, the payout is prevented from being executed even though the payout is impossible based on the storage state of the paid game media.
請求項２に記載の本発明によれば、請求項１に記載の発明の効果に加えて、以下のような効果がある。遊技媒体欠乏状態検出手段が第１の所定期間よりも長い第４の所定期間連続して遊技媒体の払出が不能であることを示す信号を出力しないことを条件に、遊技媒体の払出の停止を解除するための処理が実行される。そのため、払出が停止された後、第４の所定期間連続して払出すための遊技媒体が欠乏した状態でなかったことを条件に次の払出が再開される。 According to the second aspect of the present invention, in addition to the effect of the first aspect of the invention, the following effects can be obtained. On the condition that the game medium deficiency state detecting means does not output a signal indicating that the game medium cannot be paid out continuously for a fourth predetermined period longer than the first predetermined period, the stop of the game medium payout is stopped. Processing for canceling is executed. Therefore, after the payout is stopped, the next payout is resumed on the condition that the game medium for paying out continuously for the fourth predetermined period is not in a deficient state.
１１ 通過ゲート、１２ ゲートスイッチ、１４ 始動口、１５ 始動電動役物、１７ 始動口スイッチ、１９ 可変入賞球装置、２２ Ｖカウントスイッチ、２３ カウントスイッチ、１９ａ，２４ａ 入賞口スイッチ、３８ 遊技球タンク、３９ 誘導樋、４８ 満タンスイッチ、９９ 入賞検出スイッチ、３０１Ａ 賞球カウントスイッチ、１６７ 球切れ検出スイッチ、１８７ａ，１８７ｂ 球切れスイッチ。
DESCRIPTION OF
Claims (2)
該複数の電気部品それぞれを制御するための処理を行なうとともに、バックアップ電源により遊技機に対する電力供給が停止してもデータが保持されるＲＡＭを有し、電力供給開始時に前記ＲＡＭの保持データに基づいて制御を再開させることが可能な、第１の電気部品制御マイクロコンピュータおよび第２の電気部品制御マイクロコンピュータと、
前記遊技媒体を検出したときに遊技媒体検出信号を前記第１の電気部品制御マイクロコンピュータに出力する遊技媒体検出手段と、
該遊技媒体検出手段から前記遊技媒体検出信号が第１の所定期間出力されたことに応じて遊技媒体の払出に関連した処理を実行する遊技媒体検出判定手段と、
払出すための遊技媒体が欠乏した状態を検出して前記遊技媒体の払出の可否を判定するために用いられる信号を前記第１の電気部品制御マイクロコンピュータに出力する遊技媒体欠乏状態検出手段と、
払出された後に貯留される遊技媒体の貯留状態が満タンになったことを検出して前記遊技媒体の払出の可否を判定するために用いられる信号を前記第１の電気部品制御マイクロコンピュータに出力する遊技媒体満タン状態検出手段と、
前記遊技媒体欠乏状態検出手段が出力する信号および前記遊技媒体満タン状態検出手段が出力する信号に基づき、払出が不能であるか否かを判定する払出不能判定手段と、
供給された電力を整流し複数の電圧を生成する電圧生成手段と、
該電圧生成手段により整流された電力の電圧を監視し、予め定められた検出電圧に低下したときに検出信号を出力する電源監視手段とを含み、
前記第１の電気部品制御マイクロコンピュータと前記第２の電気部品制御マイクロコンピュータとは、共に、
単一の前記電源監視手段から前記検出信号が入力されるとともに、該検出信号に応じて、電力供給が停止してもデータが保持されている前記ＲＡＭへのアクセスを禁止するＲＡＭアクセス禁止処理を行なう電力供給停止時処理を実行し、かつ、
前記ＲＡＭがデータを保持している状態で電源断状態から電源が復帰したときに、前記ＲＡＭの保持データに基づいて、前記電源断状態発生時点の制御状態に復帰させる復帰時処理を行ない、
前記払出不能判定手段は、前記遊技媒体欠乏状態検出手段が出力する払出の不能を示す信号を前記第１の所定期間よりも長い第２の所定期間出力したとき、または、前記遊技媒体満タン状態検出手段が出力する払出の不能を示す信号を前記第１の所定期間よりも長い第３の所定期間出力したときに、前記遊技媒体の払出が不能である旨の判定をするとともに、前記遊技媒体の払出を不能とするための処理を実行する、遊技機。 A plurality of electrical components that operate with the supplied power;
The RAM has a RAM that performs processing for controlling each of the plurality of electrical components and that retains data even when power supply to the gaming machine is stopped by a backup power supply. Based on the retained data in the RAM when power supply is started A first electric component control microcomputer and a second electric component control microcomputer capable of resuming the control;
Game medium detection means for outputting a game medium detection signal to the first electric component control microcomputer when the game medium is detected;
Game medium detection determining means for executing processing related to payout of game media in response to the game medium detection signal being output from the game medium detection means for a first predetermined period;
Game medium deficiency state detection means for detecting a state in which a game medium for payout is deficient and outputting a signal used to determine whether or not the game medium can be paid out to the first electric component control microcomputer;
A signal used to determine whether or not the game medium can be paid out is detected and output to the first electrical component control microcomputer by detecting that the storage state of the game medium stored after the payout is full. A game medium full state detection means for
Based on the signal output from the game medium deficiency state detection means and the signal output from the game medium full state detection means, it is determined whether or not payout is impossible.
Voltage generating means for rectifying supplied power and generating a plurality of voltages;
Power supply monitoring means for monitoring the voltage of the power rectified by the voltage generating means and outputting a detection signal when the voltage is reduced to a predetermined detection voltage;
Both the first electrical component control microcomputer and the second electrical component control microcomputer are:
The detection signal is input from a single power supply monitoring means, and in response to the detection signal, a RAM access prohibiting process for prohibiting access to the RAM holding data even when power supply is stopped. Execute the power supply stop process to be performed, and
When the power is restored from the power-off state in a state where the RAM holds data, a process at the time of returning to the control state at the time of occurrence of the power-off state is performed based on the data held in the RAM,
The payout impossibility determining means outputs a signal indicating the payout impossibility outputted by the game medium deficiency state detecting means for a second predetermined period longer than the first predetermined period, or the game medium full state When the signal indicating the inability to pay out output from the detecting means is output for a third predetermined period longer than the first predetermined period, it is determined that the game medium cannot be paid out, and the game medium A game machine that executes a process for disabling the payout.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005258139A JP3893400B2 (en) | 2005-09-06 | 2005-09-06 | Game machine |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005258139A JP3893400B2 (en) | 2005-09-06 | 2005-09-06 | Game machine |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000108654A Division JP3772069B2 (en) | 2000-04-10 | 2000-04-10 | Game machine |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2005349229A true JP2005349229A (en) | 2005-12-22 |
| JP2005349229A5 JP2005349229A5 (en) | 2006-12-14 |
| JP3893400B2 JP3893400B2 (en) | 2007-03-14 |
Family
ID=35584127
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005258139A Expired - Fee Related JP3893400B2 (en) | 2005-09-06 | 2005-09-06 | Game machine |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3893400B2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017086882A (en) * | 2016-10-11 | 2017-05-25 | 京楽産業．株式会社 | Game machine |
| JP2017086880A (en) * | 2016-10-11 | 2017-05-25 | 京楽産業．株式会社 | Game machine |
| JP2017086884A (en) * | 2016-10-11 | 2017-05-25 | 京楽産業．株式会社 | Game machine |
-
2005
- 2005-09-06 JP JP2005258139A patent/JP3893400B2/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017086882A (en) * | 2016-10-11 | 2017-05-25 | 京楽産業．株式会社 | Game machine |
| JP2017086880A (en) * | 2016-10-11 | 2017-05-25 | 京楽産業．株式会社 | Game machine |
| JP2017086884A (en) * | 2016-10-11 | 2017-05-25 | 京楽産業．株式会社 | Game machine |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3893400B2 (en) | 2007-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3583339B2 (en) | Gaming machine | |
| JP4156149B2 (en) | Game machine | |
| JP2001276373A (en) | Game machine | |
| JP3772069B2 (en) | Game machine | |
| JP2003230719A (en) | Game machine | |
| JP3893400B2 (en) | Game machine | |
| JP3856613B2 (en) | Game machine | |
| JP3583336B2 (en) | Gaming machine | |
| JP3558942B2 (en) | Gaming machine | |
| JP2003225434A (en) | Game machine | |
| JP3583327B2 (en) | Gaming machine | |
| JP3546163B2 (en) | Gaming machine | |
| JP2003230720A (en) | Game machine | |
| JP3893399B2 (en) | Game machine | |
| JP3857131B2 (en) | Game machine | |
| JP3588026B2 (en) | Gaming machine | |
| JP4762958B2 (en) | Game machine | |
| JP3857133B2 (en) | Game machine | |
| JP2003225433A (en) | Game machine | |
| JP4554650B2 (en) | Game machine | |
| JP4763070B2 (en) | Game machine | |
| JP2010069333A (en) | Game machine | |
| JP4763071B2 (en) | Game machine | |
| JP4763069B2 (en) | Game machine | |
| JP3857132B2 (en) | Game machine |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050906 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061027 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20061027 |
|
| TRDD | Decision of grant or rejection written | ||
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20061127 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061205 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061211 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3893400 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091215 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091215 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091215 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101215 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101215 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111215 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111215 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121215 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121215 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131215 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |