JP2005347527A - Mis型化合物半導体装置の製造方法 - Google Patents
Mis型化合物半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2005347527A JP2005347527A JP2004165603A JP2004165603A JP2005347527A JP 2005347527 A JP2005347527 A JP 2005347527A JP 2004165603 A JP2004165603 A JP 2004165603A JP 2004165603 A JP2004165603 A JP 2004165603A JP 2005347527 A JP2005347527 A JP 2005347527A
- Authority
- JP
- Japan
- Prior art keywords
- compound semiconductor
- semiconductor device
- manufacturing
- mis type
- mis
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【課題】ゲート絶縁膜における遅いトラップを低減し、より高性能で信頼度の高いMIS型半導体装置を提供する。
【解決手段】InP系の化合物半導体からなる半導体層エピタキシャル層(半導体層)102を備えた基板101の上に、ECRスパッタ法により、III族元素の窒化物であるAlN膜(ゲート絶縁膜)103を形成することで、MIS型化合物半導体装置を製造し、水素ガスを含むガス雰囲気111において、形成したゲート絶縁膜103を加熱処理する。
【選択図】 図1
【解決手段】InP系の化合物半導体からなる半導体層エピタキシャル層(半導体層)102を備えた基板101の上に、ECRスパッタ法により、III族元素の窒化物であるAlN膜(ゲート絶縁膜)103を形成することで、MIS型化合物半導体装置を製造し、水素ガスを含むガス雰囲気111において、形成したゲート絶縁膜103を加熱処理する。
【選択図】 図1
Description
本発明は、金属/絶縁膜/化合物半導体(MIS)構造を有するIII−V族化合物半導体を用いたMIS型化合物半導体装置の製造方法に関する。
現在、III−V族化合物半導体を用いた電界効果トランジスタ(FET)としては、金属ゲート電極(Metal)と半導体(Semiconductor)を接触させたMESFETが、実用化されている。このMESFETは、ショットキー接合で生ずる半導体側の空乏層を利用し、ゲート電極と半導体中に誘起するチャンネルとの電気的絶縁を得ている。
しかしながら、ショットキー接合で得られる電気的バリヤが低いため、上記MESFETでは、ゲート電極と半導体間で大きなリーク電流(ゲートリーク)が生じていた。このため、耐圧の低下、相互コンダクタンス(gm)の低下、ドレインコンダクタンスの増加、オンオフ電流比の低下など、従来のMESFETでは様々な障害が発生していた。これらの障害は、化合物半導体による大規模集積回路(LSI)の実現を阻害するものでもあった。
III−V族化合物半導体を用いた電界効果トランジスタを実現する場合、ゲート電極と半導体の間に絶縁膜を設けたMIS型構造が理想的である。
最近、化合物半導体によるMISデバイスを実現するため、III−V族化合物半導体基板に絶縁膜を堆積してMISダイオードを作製する試みが行われている。例えば、GaAs/AlN絶縁層/ゲート電極、あるいは、GaAs/InP/AlN絶縁層/ゲート電極の構成を有するMIS型半導体装置とその製造方法が提案されている(特許文献1参照)。
最近、化合物半導体によるMISデバイスを実現するため、III−V族化合物半導体基板に絶縁膜を堆積してMISダイオードを作製する試みが行われている。例えば、GaAs/AlN絶縁層/ゲート電極、あるいは、GaAs/InP/AlN絶縁層/ゲート電極の構成を有するMIS型半導体装置とその製造方法が提案されている(特許文献1参照)。
また、GaAsチャンネル層/As過剰GaAs絶縁層/ゲート電極の構成を持つMIS型半導体装置とその製造方法が提案されている(特許文献2参照)。
また、GaNチャンネル層/AlN/ゲート電極の構成を有するMIS型半導体装置とその製造方法が提案されている(特許文献3参照)。
また、GaAs/AlN/ゲート絶縁膜、あるいは、InP/AlN/ゲート絶縁膜の構成を有する半導体装置も提案されている(特許文献4参照)。
また、GaNチャンネル層/AlN/ゲート電極の構成を有するMIS型半導体装置とその製造方法が提案されている(特許文献3参照)。
また、GaAs/AlN/ゲート絶縁膜、あるいは、InP/AlN/ゲート絶縁膜の構成を有する半導体装置も提案されている(特許文献4参照)。
上述したIII−V族化合物半導体を用いたMIS型半導体装置に関する技術では、主としてGaAsやGaNなどの高温のプロセス温度に耐える材料の上にゲート絶縁膜を堆積していた。この理由は、ゲート絶縁膜を低温で形成し、また低温で熱処理したのでは、使用に耐える良好な界面特性が得られていないためである。
一方、InP基板上に低温でAlN膜を形成し、MIS特性を評価した報告もなされている(非特許文献1参照)。
また、InP基板の上にInGaAsチャンネル層をエピタキシャル成長させ、このチャンネル層の上にAlを蒸着してアルミニウム膜を形成し、90分間のウェット酸化によってアルミニウム膜を絶縁膜とし、HEMT(高移動度トランジスタ)構造を作製して特性を評価した結果が報告されている(非特許文献2参照)。
また、InP基板の上にInGaAsチャンネル層をエピタキシャル成長させ、このチャンネル層の上にAlを蒸着してアルミニウム膜を形成し、90分間のウェット酸化によってアルミニウム膜を絶縁膜とし、HEMT(高移動度トランジスタ)構造を作製して特性を評価した結果が報告されている(非特許文献2参照)。
また、InP基板上に薄いSiの界面制御層を堆積し、この表面を窒化した後、ECRプラズマCVD法によってSi3N4膜を形成し、この上にゲート電極を形成してC−V特性を評価した実験が報告されている(非特許文献3参照)。
なお、出願人は、本明細書に記載した先行技術文献情報で特定される先行技術文献以外には、本発明に関連する先行技術文献を出願時までに発見するには至らなかった。
特開平8−153867号公報
特開平9−22998号公報
特開平10−223901号公報
特開平5−67741号公報
H.Hayashi,I.Hatanaka,S.Sato,and H.Ikoma,Jpn.J.Appl.Phys.,Part 1,Vol.36,No.7A,4235(1997).
中村、奈須野、太田、飯山、高宮、「Al酸化層を絶縁層とするInP系MISHEMTの試作・評価」、第49回応用物理学関係連合講演会講演予稿集、第3分冊、1401頁、講演番号:28a−YK−7.
Z.Fu,H.Takahashi,S.Kasai,andH.Hasegawa,Jpn.J.Appl.Phys.,Part 1,Vol.41,No.2B,1062(2002).
しかしながら、現在提案されている技術により作製したMISダイオードにおいては、C−V特性において、大きな周波数分散特性のあることが判明した。これは、AlN/lnP界面付近に遅いトラップが多量に存在することを意味する。遅いトラップは、MIS型トランジスタの動作において、雑音の発生源になり、また、閾値を変化させて信頼性を低下させる原因になる。
本発明は、以上のような問題点を解消するためになされたものであり、ゲート絶縁膜における遅いトラップを低減し、より高性能で信頼度の高いMIS型半導体装置を提供することを目的とする。
本発明は、以上のような問題点を解消するためになされたものであり、ゲート絶縁膜における遅いトラップを低減し、より高性能で信頼度の高いMIS型半導体装置を提供することを目的とする。
本発明に係るMIS型化合物半導体装置の製造方法は、III−V族化合物半導体からなる半導体層を備えた基板の上にIII族元素の窒化物からなるゲート絶縁膜を形成する工程を備えたMIS型化合物半導体装置の製造方法であって、水素ガスを含むガス雰囲気中でゲート絶縁膜を加熱処理するようにしたものである。
水素雰囲気中における加熱処理で、半導体層とゲート絶縁膜との界面の近傍における欠陥が、水素で終端された状態となる。
上記MIS型化合物半導体装置の製造方法において、ガス雰囲気は、水素ガスと窒素ガスの混合ガスの雰囲気であってもよい。
水素雰囲気中における加熱処理で、半導体層とゲート絶縁膜との界面の近傍における欠陥が、水素で終端された状態となる。
上記MIS型化合物半導体装置の製造方法において、ガス雰囲気は、水素ガスと窒素ガスの混合ガスの雰囲気であってもよい。
また、MIS型化合物半導体装置の製造方法において、III族元素の窒化物は、AlN及びBNの少なくとも1つであればよく、また、III−V族化合物半導体は、2つのIII族化合物を含むものであってもよく、また、III−V族化合物半導体は、InP及びGaNの少なくとも1つであればよい。
上記MIS型半導体装置の製造方法において、III−V族化合物半導体が、InPである場合、加熱処理の温度は、200〜300℃の範囲で行う方がよい。
上記MIS型半導体装置の製造方法において、III−V族化合物半導体が、InPである場合、加熱処理の温度は、200〜300℃の範囲で行う方がよい。
以上説明したように、本発明によれば、水素ガス中の加熱処理により、半導体層とゲート絶縁膜との界面の近傍における欠陥を、水素で終端された状態とするようにしたので、ゲート絶縁膜における遅いトラップを低減し、より高性能で信頼度の高いMIS型半導体装置が提供できるという優れた効果が得られる。
以下、本発明の実施の形態について図を参照して説明する。
図1は、本発明の実施の形態におけるMIS型化合物半導体装置の製造方法を説明する工程図である。ここでは、MISダイオードを例にして説明する。まず、図1(a)に示すように、面方位が(100)で5×1018cm-3のキャリヤ濃度(ドーパント:イオウ)を有するn+形InPからなる基板101に、ノンドープInPからなる膜厚3〜4μmのエピタキシャル層(半導体層)102を形成する。エピタキシャル層102の抵抗率は、1〜10Ωcmである。
図1は、本発明の実施の形態におけるMIS型化合物半導体装置の製造方法を説明する工程図である。ここでは、MISダイオードを例にして説明する。まず、図1(a)に示すように、面方位が(100)で5×1018cm-3のキャリヤ濃度(ドーパント:イオウ)を有するn+形InPからなる基板101に、ノンドープInPからなる膜厚3〜4μmのエピタキシャル層(半導体層)102を形成する。エピタキシャル層102の抵抗率は、1〜10Ωcmである。
次に、図1(b)に示すように、ECRスパッタ法によりAlN(窒化アルミニウム)を堆積することで、エピタキシャル層102の上に、AlNからなる膜厚約3nmのゲート絶縁膜103を形成する。ECRスパッタによるAlN膜の形成は、図2に示すECRスパッタ装置を用い、ターゲットにはAl(アルミニウム)ターゲットを用い、また、Ar(アルゴン)のガス流量20(ml/min),N2のガス流量8(ml/min)とし、また、マイクロ波及びRF電力は、500Wとすればよい。また、AlN膜の形成では、基板の加熱は行わない。
ここで、図2に示すECRスパッタ装置について説明すると、まず、チャンバー201とこれに連通するプラズマ生成室202とを備えている。チャンバー201は、図示していない真空排気装置に連通し、真空排気装置によりプラズマ生成室202とともに内部が真空排気される。
チャンバー201には、膜形成対象の基板101が固定される試料台204が設けられている。試料台204は、図示しない回転機構により所望の角度に傾斜し、かつ回転可能とされている。試料台204を傾斜して回転させることで、堆積させる材料による膜の面内均一性と段差被覆性とを向上させることが可能となる。
また、チャンバー201内の、プラズマ生成室202からのプラズマが導入される開口領域において、開口領域を取り巻くようにリング状のターゲット205が備えられている。
また、チャンバー201内の、プラズマ生成室202からのプラズマが導入される開口領域において、開口領域を取り巻くようにリング状のターゲット205が備えられている。
ターゲット205は、絶縁体からなる容器205a内に載置され、内側の面がチャンバー201内に露出している。また、ターゲット205には、マッチングユニット221を介して高周波電源222が接続され、例えば、13.56MHzの高周波が印加可能とされている。ターゲット205が導電性材料の場合、直流を印加するようにしても良い。なお、ターゲット205は、上面から見た状態で、円形状だけでなく、多角形状態であっても良い。
プラズマ生成室202は、真空導波管206に連通し、真空導波管206は、石英窓207を介して導波管208に接続されている。導波管208は、図示していないマイクロ波発生部に連通している。また、プラズマ生成室202の周囲及びプラズマ生成室202の上部には、磁気コイル(磁場形成手段)210が備えられている。これら、マイクロ波発生部、導波管208,石英窓207,真空導波管206により、マイクロ波供給手段が構成されている。なお、導波管208の途中に、モード変換器を設けるようにする構成もある。
図2のECRスパッタ装置の動作例について説明すると、まず、チャンバー201及びプラズマ生成室202内を真空排気した後、不活性ガス導入部211より不活性ガスであるアルゴンガスを導入し、また、反応性ガス導入部212より窒素(N2)ガスを導入し、プラズマ生成室202内を例えば10-5〜10-4Pa程度の圧力にする。この状態で、磁気コイル210よりプラズマ生成室202内に0.0875Tの磁場を発生させた後、導波管208,石英窓207を介してプラズマ生成室202内に2.45GHzのマイクロ波を導入し、電子サイクロトロン共鳴(ECR)プラズマを発生させる。
ECRプラズマは、磁気コイル210からの発散磁場により、試料台204の方向にプラズマ流を形成する。生成されたECRプラズマのうち、電子は磁気コイル210で形成される発散磁場によりターゲット205の中を貫通して基板101の側に引き出され、基板101の表面、すなわちエピタキシャル層102の表面に照射される。このとき同時に、ECRプラズマ中のプラスイオンが、電子による負電荷を中和するように、すなわち、電界を弱めるように基板101側に引き出され、エピタキシャル層102の表面に照射される。このように各粒子が照射される間に、プラスイオンの一部は電子と結合して中性粒子となる。
なお、図2の薄膜形成装置では、図示していないマイクロ波発生部より供給されたマイクロ波電力を、導波管208においていったん分岐し、プラズマ生成室202上部の真空導波管206に、プラズマ生成室202の側方から石英窓207を介して結合させている。このようにすることで、石英窓207に対するターゲット205からの飛散粒子の付着が、防げるようになり、ランニングタイムを大幅に改善できるようになる。
以上のことによりプラズマを生成している状態で、プラズマ生成室202と試料台204との間に設けたリング状のターゲット205に、高周波電源222より高周波電圧を印加することで、ターゲット205の表面にプラズマを引き寄せてスパッタリングを行う。スパッタリングにより、ターゲット205の表面よりターゲット材料の粒子が飛び出し、プラズマ生成室202より放出されたプラズマとともに基板101の上に到達する。また、このとき、上記粒子とともに、プラズマにより活性化された窒素も基板101の上に到達する。この結果、基板101のエピタキシャル層102の上に、ターゲット材料(Al)の窒化膜(AlN)が形成されることになる。
加えて、基板101の上には、発散磁界で引き出されたプラズマが照射されるので、照射されたプラズマのプラズマアシスト効果により、基板101の上に形成された膜はより強固で高品質なものとなる。また、ECRスパッタ装置では、他のスパッタ法と比較して低いガス圧でプラズマを生成してスパッタリングをし、また、ターゲットと基板とを対向させていない。このため、ECRスパッタ法による膜の形成では、基板に対して作用する高エネルギー粒子を著しく少なくできるため、形成した膜の欠陥を顕著に少ない状態とすることが可能となる。
これらECRスパッタによる膜の形成の特徴については、例えば、「Semiconductor FPD World」10月号、平成13年、株式会社プレスジャーナル発行、57〜61頁を参照されたい。この文献には、ECRスパッタ装置を用いてシリコン基板の上に酸化物ゲートを堆積したときの、MOS界面特性が報告されている。
以上に説明したように、図2のECRスパッタ装置を用いて形成したAlN膜は、断面透過電子顕微鏡(TEM)像においては、膜厚よりも寸法の小さな格子縞が部分的に見られたが、反射高エネルギー電子線回折(RHEED)像はハローであり、ほぼアモルファスであると考えられる。
次に、ステンシルマスクを用いた真空蒸着法により、Alを選択的に堆積し、図1(c)に示すように、ゲート絶縁膜103の上にAl電極パターン104が形成された状態とする。また、基板101の裏面に、スパッタ法によりTi(チタン)を堆積し、さらに、Au(金)を真空蒸着して電極膜105を形成することで、AlN膜をゲート絶縁膜としたMISダイオードが得られる。
次に、図1(d)に示すように、水素ガスを含むガス雰囲気111において、形成したAlNからなるゲート絶縁膜103を加熱処理する。この水素雰囲気中における加熱処理(水素処理)は、図3に示す処理装置により行えばよい。図3に示す処理装置は、ゴールドイメージ炉と呼ばれる装置であり、石英管301の中に設置されたホルダー302に処理対象物となる基板303を載置し、石英管301の内部に水素ガス304を満たして石英管301の周囲に配置したヒーターユニット305のヒーター306によって基板303を所定の温度に加熱する装置である。
ヒーター306は、例えば赤外線ランプヒーターであり、この外側に金メッキされ水冷された熱反射板を備えてヒータユニット305が構成されている。
石英管301の内部は、ロータリーポンプ(図示せず)によって真空排気し、基板303を装填した後、内部の空気を排気してから水素を含むガスを供給し、大気圧でフローさせる。フローさせるガスは、水素のみでもよく、また、窒素ガス中に水素ガスを混合させた、いわゆる、フォーミングガスであっても良い。
石英管301の内部は、ロータリーポンプ(図示せず)によって真空排気し、基板303を装填した後、内部の空気を排気してから水素を含むガスを供給し、大気圧でフローさせる。フローさせるガスは、水素のみでもよく、また、窒素ガス中に水素ガスを混合させた、いわゆる、フォーミングガスであっても良い。
石英管301の内部に水素ガスをフローさせて熱処理を始める前に、ポンプによる排気と、ガスのフローとを交互に繰り返す、いわゆるサイクルパージを行うことによって、石英管301の内部から、残留している空気や水分をより完全に排出することができる。空気や水分の残留がより少ない方が、良い結果が得られる。
上述した装置を用い、また上述した処理手順により、例えば、水素処理として、1気圧、100%の水素ガス雰囲気中で、基板を200℃に加熱する。また、この水素処理は、30分間行う。なお、水素処理は、Al電極パターン104を形成する前に行ってもよい。
上述した装置を用い、また上述した処理手順により、例えば、水素処理として、1気圧、100%の水素ガス雰囲気中で、基板を200℃に加熱する。また、この水素処理は、30分間行う。なお、水素処理は、Al電極パターン104を形成する前に行ってもよい。
以下、図4,図5,図6によって、上述した水素処理の効果を説明する。なお、以降では、図1〜図3により説明した上述の水素処理をしたMISダイオードについて、「水素処理を行った試料」としている。また、図1(c)まで作製したMISダイオードについて「水素処理をしていない試料」としている。言い換えると、以降では、図1(c)まで作製したMISダイオードを、試料としている。
図4は、水素処理をしていない試料のC−V特性の周波数分散を示している。1MHzの測定では、バイアス電圧によって生ずる反転,空乏,蓄積の各領域で、ある程度の良好な特性が認められるが、10kHzでの測定では、反転と空乏の領域の容量が小さくならず、異常な特性を示している。100kHzでは、1MHzと1kHzの中間の特性になる。10kHzの測定で、負バイアス側の容量が小さくならない理由は、半導体(エピタキシャル層102)の界面側で、少数キャリヤの生成が測定周波数に追随してしまうからである。少数キャリヤが高速に生成する原因として一般に欠陥の存在が考えられている。
図5は、水素処理を行った試料に対するC−V特性の周波数分散である。10kHzの測定においても負バイアス側で容量が小さくなり、少数キャリヤの生成速度が追随しなくなったことを示している。
絶縁膜/半導体界面が高品質になるほど少数キャリヤの生成が遅くなるため、一般的に、空乏〜蓄積領域のC−Vカーブ(特性)は、高周波でのC−Vカーブ(特性)に一致するようになる。図5においては、各々のC−Vカーブはまだ離れているが、図4の特性に比べると、格段の改善であることがわかる。
絶縁膜/半導体界面が高品質になるほど少数キャリヤの生成が遅くなるため、一般的に、空乏〜蓄積領域のC−Vカーブ(特性)は、高周波でのC−Vカーブ(特性)に一致するようになる。図5においては、各々のC−Vカーブはまだ離れているが、図4の特性に比べると、格段の改善であることがわかる。
ところで、図5に示す特性が、水素の存在によって得られたのか、単に熱処理の効果によって得られたのかの区別が必要である。これを検証するために、上記と同じ試料を100%窒素ガス雰囲気中で200℃、30分間の熱処理を行い、C−V特性の周波数分散を取得した。図6は、窒素ガス雰囲気の加熱処理を行った結果を示す特性図である。改善効果は認められるが、水素処理ほど顕著ではないことがわかる。このことから、AlN/lnPの系においては、水素処理が有効であることが確認できる。
水素処理の温度に対する欠陥の除去効果は、200〜300℃の間でほとんど変わらない。100%窒素ガス雰囲気中で300℃、30分間の熱処理を行い、C−V特性の周波数分散を取得したところ、200℃、30分間の熱処理の場合とほぼ同じ結果になった。400℃での熱処理では、明らかに特性が劣化した。これは、InPが熱ストレスに耐えられなかったことを示しており、予想された現象である。
AlN/lnPを二次イオン質量分析(SiMS)分析したところ、1021〜1022cm-3の多量の酸素が、AlN/lnP界面に存在することが判明した。これは、AlNの堆積前にInPからなる半導体層の表面に、自然酸化膜が成長していたためである。この酸素は、InPのバンドギャップ中に準位をつくり、欠陥の原因となるものと考えられる。この欠陥は水素処理では除去できないものと考えられるので、上記の欠陥除去の効果に対する水素処理温度の依存性については、この酸素による欠陥量のオフセットのため、差が出ていない可能性が高い。逆に考えると、200〜300℃での水素処理でも、図5に示される改善効果よりも実際にはより大きな改善効果のある可能性もある。
AlN/lnPの系において、水素処理が有効である理由は、SiO2/Siの系でこれまで論じられている理由と類似しているものと考えられる。Siは、sp3混成軌道を持ち、4配位構造(4つの結合手)をとるため、ダイヤモンド型格子を形成する。sp3分子軌道は、結合軌道と反結合軌道を形成し、これらの軌道は隣の軌道との重なりによって縮退が解け(エネルギーに差が生じ)、価電子帯と伝導帯のバンドになる。
このような結合の状態で、Siの4つの結合手の一つに欠損が生じ、ダングリングボンドが生ずると、結合軌道と反結合軌道のエネルギーの間に結合しない軌道の準位(局在準位又は欠陥準位)が残ることになる。この欠陥準位には電子が2個配置でき、この場合いわゆる孤立電子対を生ずることになる。このように、欠陥準位は、バンドギャップの中心に位置し、キャリヤのトラップとして作用する。
ここで、キャリヤのトラップとして作用する欠陥準位に水素原子が結合すると、水素原子からの電子とSi原子からの電子とを一個ずつ出し合って過不足の無い結合が形成され、結合によって軌道のエネルギーがずれ、バンド中心の欠陥準位は消滅する。ただし、水素化非晶質Siでは、欠陥の減少は、単なるダングリングボンドの水素終端のみによるのではなく、多量の水素の含有(約10%)による構造緩和が、欠陥を減少させるとしている。
結合手の一つが水素終端されたSiは、3配位構造となるため、このことから、結合の空間的な自由度が増して上記の構造緩和が起こる。
逆に、もともと結合の空間自由度の大きいカルコゲン元素(VI族)を含む化合物(カルコゲナイド)に対しては、水素の含有が欠陥の減少に効果的ではないという研究が報告されている。
逆に、もともと結合の空間自由度の大きいカルコゲン元素(VI族)を含む化合物(カルコゲナイド)に対しては、水素の含有が欠陥の減少に効果的ではないという研究が報告されている。
ところで、InPやGaAsのようなIII−V族化合物半導体は、sp3混成軌道の4配位構造を持つことが知られている。このため、ダイヤモンド型格子と類似のせん亜鉛鉱型格子を作り、バンド構造もSiと類似している。ダングリングボンドや欠陥準位のでき方も類似しており、水素終端による欠陥準位の消滅も同様であると推測される。AlNの結晶は、六方晶系であり、ウルツ鉱型である。ウルツ鉱型結晶も、sp3混成軌道の4配位構造によって形成される。ECRスパッタ法で堆積した極薄いAlN膜は非晶質であることが、断面TEMと反射電子線回折(RHHED)の観察によってわかっている。非晶質AlNも、結晶のようにsp3混成軌道を形成し、4配位構造をとっているものと推測される。
本実施の形態における前述したの実験事実は、上述とは逆に、非晶質AlNが4配位構造をとっており、ダングリングボンドの水素終端によって欠陥が減少していることを示唆しているものと考えることができる。
以上の考察から、水素処理は、4配位構造をとる化合物全般に対して有効であることが導かれる。IV族のGeについても同様である。III−V族化合物結晶のほとんどは4配位構造をとる。また、II−VI族化合物結晶も4配位構造をとる。4配位構造をとるII−VI族化合物の代表はZnSであり、せん亜鉛鉱型結晶モデルを提供する化合物である。
以上の考察から、水素処理は、4配位構造をとる化合物全般に対して有効であることが導かれる。IV族のGeについても同様である。III−V族化合物結晶のほとんどは4配位構造をとる。また、II−VI族化合物結晶も4配位構造をとる。4配位構造をとるII−VI族化合物の代表はZnSであり、せん亜鉛鉱型結晶モデルを提供する化合物である。
ただし、II−VI族化合物は、元素の電子配置から小さな配位数をとり易く、この場合、結合の空間自由度が大きくなるため、結晶構造や結合構造にバリエーションが生じ易くなるものと考えられる。従って、欠陥準位の生じ方にもバリエーションが生ずるものと思われ、このことが、水素終端処理の効果が得られにくいものと考えられる。
Al2O3は、Alが3配位、Oが2配位をとり易く、平均配位数は2.4である。このため、Al2O3には多くの結晶型が存在する。平均配位数が小さいことは、少なくとも、水素化による構造緩和で欠陥密度が減少しない原因になる。ZrO2やHfO2も小さな配位数をとり易く、結合の空間自由度が大きいので、Al2O3と同様なことになると推定できる。
なお、水素処理効果が認められたAlNを始めとするIII−V族化合物の各元素は、配位数3を、Siは配位数4をとり易いことは、いわゆる、「Mott」の8−N則(Nは価電子数)による。
なお、水素処理効果が認められたAlNを始めとするIII−V族化合物の各元素は、配位数3を、Siは配位数4をとり易いことは、いわゆる、「Mott」の8−N則(Nは価電子数)による。
前述した実施の形態では、ゲート絶縁膜としてAlNの例を示したが、ゲート絶縁膜にBNを用いた場合でも、同様な効果が得られる。BNは、バンドギャップエネルギーがAlNよりも大きく(約8eV)、MISデバイスのゲート絶縁膜に好適である。BNは、せん亜鉛鉱型とウルツ鉱型の2つの結晶構造をとることが知られている。いずれも、4配位構造であり、AlNと同様の水素処理の効果が期待できる。スパッタ堆積においては、ターゲットにBNを用いる。Arと窒素ガスの混合ガスを用いることにより、堆積するBNがBリッチなることを防止する。
GaNのバンドギャップエネルギー(3.4eV)は、BNやAlN(6.2eV)よりも小さいが、従来のMES構造のショットキー障壁(<0.7eV)よりも大きな障壁が期待できる。従って、GaNをゲート絶縁膜としてMIS構造とした方が、MES構造よりもゲートリーク電流を低減できる。GaN膜の堆積にはGaNターゲットが適する。
また、上記実施の形態では、III−V族化合物半導体として2元の元素の場合を示したが、電子移動度の大きいIII族が2元のIII−V族化合物半導体(lnAlAsやInGaAs等)をInP基板などに結晶成長させて作製した基板を用いた場合においても有効であることは無論である。本発明は、半導体にGaNを用い、ゲート絶縁膜としてAlNやBNを堆積したMIS型デバイスにも適用できる。この構成においても、図1に示した方法と同様にすることで、MIS型デバイスが製造できる。GaNを用いた場合、許容されるプロセス温度は500℃程度と高くなるため、水素終端処理のための熱処理温度を高くすることができ、より効果的に欠陥が除去できる。
また、上記実施の形態では絶縁膜の堆積時に外部エネルギーによる基板加熱を行わなかったが、半導体の許容プロセス温度以下の温度に加熱してIII族元素の窒化物膜を堆積しても良い。
前述したように、本発明は、InPなどのIII−V族化合物半導体からなる半導体層の上に堆積した、AlNなどのIII族元素の窒化物からなるゲート絶縁膜のMIS界面に存在する欠陥を水素終端によって電気的に不活性化し、MISデバイスの特性を改善しようとしたものである。
前述したように、本発明は、InPなどのIII−V族化合物半導体からなる半導体層の上に堆積した、AlNなどのIII族元素の窒化物からなるゲート絶縁膜のMIS界面に存在する欠陥を水素終端によって電気的に不活性化し、MISデバイスの特性を改善しようとしたものである。
上述では、MISダイオードを例にしたが、これに限るものではなく、MISトランジスタなど他のMISデバイスに、同様に適用できることはいうまでもない。図1において、基板101をIII−V族化合物から構成し、エピタキシャル層102を基板と同様の化合物から構成し、エピタキシャル層102の上にIII族元素の窒化物からなるゲート絶縁膜103を形成し、ゲート絶縁膜103の上にゲート電極104を形成し、水素を含むガス雰囲気中でゲート絶縁膜103を加熱処理すればよい。
シリコン系MOS型半導体装置の製造においては、従来から、製造工程の終端付近においてフォーミングガス(窒素ガスと水素ガスの混合ガス)中で400℃程度での熱処理、いわゆる、水素処理を行い、SiO2/Si界面のダングリングボンドを水素で終端することによって、電気的トラップを消滅させる工程を行っている。しかしながら、この水素処理は、すべての材料に有効なものではないことが分かってきた。発明者等は、高誘電率(high−k)ゲート絶縁膜としてSi上のAl2O3、ZrO2、HfO2膜を検討してきたが、これらの材料は、400℃での水素処理の効果が認められない。
一方、発明者等の実験によれば、SiO2/Siの系においては、SiO2膜をECRスパッタ法によって基板加熱なしで堆積しても、350〜400℃の水素処理を行えば、極めて良好なMOS界面特性(界面トラップ密度:1010cm-2eV-1台)が得られることを見いだした。これを契機に、ECRスパッタ法でInP基板の上に堆積したAlN膜の系における水素処理の効果を検討したところ、前述したように大きな効果を見いだすことができた。
ところで、SiO2の平均配位数は2.7であり、むしろ小さい方である。このことは、水素処理の効果が顕著である理由を平均配位数との関係で論ずることに疑問を投げかけることになる。しかしながら、最近、1000℃以下程度の比較的低温でシリコンを酸化して形成したSiO2は、シリコン結晶の秩序を残す形でSiとOとのネットワークを形成するということを確認した研究が報告されている(辰村、渡邉、志村、梅野、大泊、(2004年春季)第51回応用物理学関係連合講演会予稿集、第2分冊、応用物理学会、東京、865頁、28p-C-10.)。この報告により、SiO2は、必ずしもリラックスした構造にはなっていないことが明らかになってきた。従って、SiO2/Si系では、水素処理の効果と平均配位数との関係を否定するものではないと考えられる。
101…基板、102…エピタキシャル層(半導体層)、103…ゲート絶縁膜、104…Al電極パターン、105…Al電極パターン、111…ガス雰囲気。
Claims (6)
- III−V族化合物半導体からなる半導体層を備えた基板の上にIII族元素の窒化物からなるゲート絶縁膜を形成する工程を備えたMIS型化合物半導体装置の製造方法であって、
水素ガスを含むガス雰囲気中で前記ゲート絶縁膜を加熱処理する工程を備える
ことを特徴とするMIS型化合物半導体装置の製造方法。 - 請求項1記載のMIS型化合物半導体装置の製造方法において、
前記ガス雰囲気は、水素ガスと窒素ガスの混合ガスの雰囲気である
ことを特徴とするMIS型化合物半導体装置の製造方法。 - 請求項1記載のMIS型化合物半導体装置の製造方法において、
前記III族元素の窒化物は、AlN及びBNの少なくとも1つである
ことを特徴とするMIS型化合物半導体装置の製造方法。 - 請求項1記載のMIS型化合物半導体装置の製造方法において、
前記III−V族化合物半導体は、2つのIII族化合物を含む
ことを特徴とするMIS型化合物半導体装置の製造方法。 - 請求項1記載のMIS型化合物半導体装置の製造方法において、
前記III−V族化合物半導体は、InP及びGaNの少なくとも1つである
ことを特徴とするMIS型化合物半導体装置の製造方法。 - 請求項1記載のMIS型半導体装置の製造方法において、
前記III−V族化合物半導体は、InPであり、
前記加熱処理の温度は、200〜300℃である
ことを特徴とするMIS型化合物半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004165603A JP2005347527A (ja) | 2004-06-03 | 2004-06-03 | Mis型化合物半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004165603A JP2005347527A (ja) | 2004-06-03 | 2004-06-03 | Mis型化合物半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005347527A true JP2005347527A (ja) | 2005-12-15 |
Family
ID=35499616
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004165603A Pending JP2005347527A (ja) | 2004-06-03 | 2004-06-03 | Mis型化合物半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005347527A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1792741A1 (en) | 2005-12-01 | 2007-06-06 | Roland DG Corporation | Ink-jet printer with a cutter disposed on a carriage |
JP2008112750A (ja) * | 2006-10-27 | 2008-05-15 | Furukawa Electric Co Ltd:The | 半導体素子製造方法 |
US10573735B2 (en) | 2017-01-26 | 2020-02-25 | Kabushiki Kaisha Toshiba | Semiconductor device |
-
2004
- 2004-06-03 JP JP2004165603A patent/JP2005347527A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1792741A1 (en) | 2005-12-01 | 2007-06-06 | Roland DG Corporation | Ink-jet printer with a cutter disposed on a carriage |
JP2008112750A (ja) * | 2006-10-27 | 2008-05-15 | Furukawa Electric Co Ltd:The | 半導体素子製造方法 |
US10573735B2 (en) | 2017-01-26 | 2020-02-25 | Kabushiki Kaisha Toshiba | Semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110190116B (zh) | 一种高阈值电压常关型高电子迁移率晶体管及其制备方法 | |
US9818838B2 (en) | Semiconductor device | |
US20030020092A1 (en) | Insulating gate AlGaN/GaN HEMT | |
US20120205747A1 (en) | Semiconductor substrate, field-effect transistor, integrated circuit, and method for fabricating semiconductor substrate | |
JP2003209124A (ja) | 電界効果半導体素子の製造方法及び電界効果半導体素子 | |
CN101252088A (zh) | 一种新型增强型A1GaN/GaN HEMT器件的实现方法 | |
JP2003257999A (ja) | 窒化物半導体材料を用いたヘテロ接合電界効果型トランジスタ | |
KR102364105B1 (ko) | 공정 시간에 따른 산화물 박막 트랜지스터의 제조방법 및 그 제조방법에 의해 제조된 산화물 박막 트랜지스터 | |
JP3951743B2 (ja) | 半導体装置およびその製造方法 | |
CN107170822B (zh) | 基于负电容介质的GaN基凹槽绝缘栅增强型高电子迁移率晶体管 | |
JP2004165387A (ja) | GaN系電界効果トランジスタ | |
US10147596B2 (en) | Methods and solutions for cleaning INGAAS (or III-V) substrates | |
CN210897292U (zh) | 氮化镓外延层及半导体器件 | |
KR20090091868A (ko) | 질화물 반도체 소자의 누설전류 감소 방법 | |
EP0208851B1 (en) | Fabricating a semiconductor device by means of molecular beam epitaxy | |
JP2004214530A (ja) | Mis型化合物半導体装置の製造方法 | |
JP2005347527A (ja) | Mis型化合物半導体装置の製造方法 | |
Yamamoto et al. | Enhancement‐Mode AlGaN/GaN Vertical Trench Metal–Insulator–Semiconductor High‐Electron‐Mobility Transistors with a High Drain Current Fabricated Using the AlGaN Regrowth Technique | |
Watanabe et al. | Low-interface-trap-density and high-breakdown-electric-field SiN films on GaN formed by plasma pretreatment using microwave-excited plasma-enhanced chemical vapor deposition | |
JP7325073B2 (ja) | 半導体基板及びその製造方法、結晶積層構造体及びその製造方法、並びに半導体デバイス | |
CN109904227B (zh) | 低功函数导电栅极的金刚石基场效应晶体管及其制备方法 | |
Watanabe et al. | Low interface trap density and high breakdown electric field SiN films on GaN formed by plasma pretreatment using microwave-excited plasma-enhanced chemical vapor deposition | |
JP3920447B2 (ja) | 絶縁体一化合物半導体界面構造および製造方法 | |
Ohtsuki et al. | Suppression of Drain Current Leakage and Short-Channel Effect in Lateral Ga 2 O 3 RF MOSFETs using (Al x Ga 1-x) 2 O 3 Back-Barrier | |
CN113314590B (zh) | 一种氮化物高电子迁移率晶体管及其制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060711 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080530 |
|
A131 | Notification of reasons for refusal |
Effective date: 20080617 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081028 |