JP2005340309A - Resin sealed semiconductor device and its manufacturing method - Google Patents
Resin sealed semiconductor device and its manufacturing method Download PDFInfo
- Publication number
- JP2005340309A JP2005340309A JP2004154032A JP2004154032A JP2005340309A JP 2005340309 A JP2005340309 A JP 2005340309A JP 2004154032 A JP2004154032 A JP 2004154032A JP 2004154032 A JP2004154032 A JP 2004154032A JP 2005340309 A JP2005340309 A JP 2005340309A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- die pad
- semiconductor element
- semiconductor device
- sealing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/3201—Structure
- H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
- H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/3205—Shape
- H01L2224/32052—Shape in top view
- H01L2224/32055—Shape in top view being circular or elliptic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
Description
この発明は、半導体素子を搭載した樹脂封止型半導体装置およびその製造方法に関し、特に封止樹脂中への樹脂ボイドの発生を防止した樹脂封止型半導体装置およびその製造方法に関するものである。 The present invention relates to a resin-encapsulated semiconductor device on which a semiconductor element is mounted and a method for manufacturing the same, and more particularly to a resin-encapsulated semiconductor device that prevents generation of resin voids in an encapsulating resin and a method for manufacturing the same.
近年、電子機器の小型化に対応するために、樹脂封止型半導体装置などの半導体部品の高密度実装が要求され、それにともなって、半導体部品の小型、薄型化が進んでいる。また小型で薄型でありながら、多ピン化が進み、高密度の小型、薄型の樹脂封止型半導体装置が要望されている。 In recent years, in order to cope with the downsizing of electronic devices, high-density mounting of semiconductor components such as resin-encapsulated semiconductor devices is required, and along with this, semiconductor components are becoming smaller and thinner. In addition, while being small and thin, the number of pins has been increased, and a high-density small and thin resin-encapsulated semiconductor device has been demanded.
従来の樹脂封止型半導体装置としては、エアベントタイプがあった。 As a conventional resin-encapsulated semiconductor device, there is an air vent type.
例えば、特許文献1には、エアベントを設けることで、ボイドを削減することを特徴としていた。
For example,
以下、従来のダイパッド部露出型の樹脂封止型半導体装置について説明する。図10は従来の樹脂封止型半導体装置を示す図であり、図10(a)は平面図、図10(b)は底面図、図10(c)は図10(b)のA−A’箇所の断面図である。 Hereinafter, a conventional die pad portion exposed type resin-encapsulated semiconductor device will be described. 10A and 10B are diagrams showing a conventional resin-encapsulated semiconductor device, in which FIG. 10A is a plan view, FIG. 10B is a bottom view, and FIG. 10C is an AA view of FIG. FIG.
図10に示すように、リードフレームのダイパッド部101上に半導体素子102が搭載され、その半導体素子102とインナーリード部103とが金属細線104により電気的に接続されている。そしてダイパッド部101上の半導体素子102、インナーリード部103の外囲は封止樹脂105により封止されている。また封止樹脂105の側面とインナーリード部103の末端部とは同一面に配置されているものであり、ダイパッド部101の底面が封止樹脂105から露出しているダイパッド部露出型の樹脂封止型半導体装置である。またインナーリード部103の先端部が外部端子106として露出しているものである。
As shown in FIG. 10, the
次に従来の樹脂封止型半導体装置の製造方法について説明する。図11はリードフレームを用いた従来の樹脂封止型半導体装置の製造方法を示す工程ごとの断面図である。
まず図11(a)に示すように、フレーム枠と、そのフレーム枠内に、半導体素子が載置される矩形状のダイパッド部101と、ダイパッド部101を支持する吊りリード部と、半導体素子を載置した場合、その載置した半導体素子と金属細線等の接続手段により電気的接続するビーム状のインナーリード部103とを有したリードフレームを用意する。
Next, a conventional method for manufacturing a resin-encapsulated semiconductor device will be described. FIG. 11 is a cross-sectional view for each process showing a conventional method for manufacturing a resin-encapsulated semiconductor device using a lead frame.
First, as shown in FIG. 11A, a frame frame, a rectangular
次に図11(b)に示すように、リードフレームのダイパッド部101上に半導体素子102を銀ペースト等の接着剤により接合する(ダイボンド工程)。
Next, as shown in FIG. 11B, the
次に図11(c)に示すように、ダイパッド部101上に搭載した半導体素子102の表面の電極パッド(図示せず)と、リードフレームのインナーリード部103の先端部とを金属細線104により接続する(ワイヤーボンド工程)。
Next, as shown in FIG. 11C, an electrode pad (not shown) on the surface of the
その後、図11(d)に示すように、封止シートをリードフレームに密着させた状態でダイパッド部101、半導体素子102、インナーリード部103の外囲を封止樹脂105により封止する。この工程ではリードフレームの底面に封止シートを密着させて封止しているので、ダイパッド部101の底面を除く領域、吊りリード部、半導体素子102、インナーリード部103の底面を除く領域、および金属細線104の接続領域を封止するものであり、封止後は封止樹脂105の底面からダイパッド部101の底面が露出した構成となる。
しかしながら従来の樹脂封止型半導体装置およびその製造方法では、チップのある中央部に比較し、周辺部では樹脂厚みが異なるために樹脂の流れ込む流動抵抗が異なる。そのため、流動速度の差が生じ、チップの裏にエアートラップが発生し、結果として空気が残留することから、樹脂ボイドとなってダイパッド部近傍の封止樹脂中に発生してしまう。特許文献1において、エアベントを設置してもボイドを削減することができても同様な結果となった。
However, in the conventional resin-encapsulated semiconductor device and the manufacturing method thereof, the flow resistance into which the resin flows is different because the resin thickness is different in the peripheral portion as compared with the central portion where the chip is present. Therefore, a difference in flow rate occurs, an air trap is generated on the back of the chip, and as a result, air remains, resulting in a resin void in the sealing resin near the die pad portion. In
このような現象は近年、パッケージの薄型化とチップの積層化に伴い、チップ上部と樹脂下面のクリアランスが減少したために樹脂封止工程の際に発生することが多く、樹脂封止型半導体装置を製造する上で大きな問題となっていた。 In recent years, such a phenomenon often occurs during the resin sealing process because the clearance between the upper part of the chip and the lower surface of the resin has decreased with the thinning of the package and the stacking of the chip. It was a big problem in manufacturing.
封止樹脂中に樹脂ボイドが発生している場合、樹脂封止型半導体装置を基板実装した際、加熱環境下での動作中に樹脂へのクラック、実装不良が発生し、信頼性上、好ましくない状況となる。 When resin voids are generated in the sealing resin, when the resin-encapsulated semiconductor device is mounted on a substrate, cracks in the resin and mounting defects occur during operation in a heating environment, which is preferable in terms of reliability. There will be no situation.
したがって、この発明の目的は、前記した従来の課題を解決するものであり、チップ中央部と周辺部の樹脂流動差により、チップ周辺の残留空気による樹脂封止型半導体装置への樹脂ボイドの発生を防止した樹脂封止型半導体装置およびその製造方法を提供することである。 Accordingly, an object of the present invention is to solve the above-described conventional problems, and the generation of resin voids in the resin-encapsulated semiconductor device due to residual air around the chip due to the resin flow difference between the chip central part and the peripheral part. The present invention provides a resin-encapsulated semiconductor device and a method for manufacturing the same.
上記課題を解決するためにこの発明の請求項1記載の樹脂封止型半導体装置は、半導体素子搭載用のダイパッド部と、前記ダイパッド部を支持した吊りリード部と、前記ダイパッド部上に搭載された半導体素子と、先端部が前記ダイパッド部に対向して配列された複数のリード部と、前記半導体素子の電極と前記リード部とを接続した金属細線と、前記金属細線の接続領域を封止した封止樹脂とを備え、前記封止樹脂の周辺部の少なくとも一部に空洞部を持つ。
In order to solve the above problems, a resin-encapsulated semiconductor device according to
請求項2記載の樹脂封止型半導体装置は、外部電極端子を底面に有し、前記外部電極端子と電気的に接続した複数の電極を上面に有した複数の導電体からなる多層基板と、前記多層基板上に実装された半導体素子と、前記多層基板上面の複数の電極と前記半導体素子とを接続した金属細線と、前記多層基板上面と前記半導体素子と前記金属細線とを封止した封止樹脂とを備え、前記封止樹脂の周辺部の少なくとも一部に空洞部を持つ。
The resin-encapsulated semiconductor device according to
請求項3記載の樹脂封止型半導体装置は、半導体素子搭載用のダイパッド部と、前記ダイパッド部を支持した吊りリード部と、前記ダイパッド部上に搭載された半導体素子と、先端部が前記ダイパッド部に対向して配列された複数のリード部と、前記半導体素子の電極と前記リード部とを接続した金属細線と、前記金属細線の接続領域を封止した封止樹脂とを備え、前記封止樹脂の周辺部の少なくとも一部に空洞部があり、その空洞部に熱伝導性の高い材料が埋め込まれている。
The resin-encapsulated semiconductor device according to
請求項4記載の樹脂封止型半導体装置は、外部電極端子を底面に有し、前記外部電極端子と電気的に接続した複数の電極を上面に有した複数の導電体からなる多層基板と、前記多層基板上に実装された半導体素子と、前記多層基板上面の複数の電極と前記半導体素子とを接続した金属細線と、前記多層基板上面と前記半導体素子と前記金属細線とを封止した封止樹脂とを備え、前記封止樹脂の周辺部の少なくとも一部に空洞部があり、その空洞部に熱伝導性の高い材料が埋め込まれている。 The resin-encapsulated semiconductor device according to claim 4, wherein the multi-layer substrate includes a plurality of conductors having an external electrode terminal on a bottom surface and a plurality of electrodes electrically connected to the external electrode terminal on the top surface; A semiconductor element mounted on the multilayer substrate; a plurality of electrodes on the upper surface of the multilayer substrate; and a thin metal wire connecting the semiconductor element; a sealing member sealing the upper surface of the multilayer substrate, the semiconductor element, and the thin metal wire; A sealing resin, and there is a cavity in at least a part of the periphery of the sealing resin, and a material having high thermal conductivity is embedded in the cavity.
請求項5記載の樹脂封止型半導体装置は、請求項1,2,3または4記載の樹脂封止型半導体装置において、複数の半導体素子が搭載される。 A resin-sealed semiconductor device according to a fifth aspect is the resin-sealed semiconductor device according to the first, second, third, or fourth aspect, wherein a plurality of semiconductor elements are mounted.
請求項6記載の樹脂封止型半導体装置は、請求項1,2,3または4記載の樹脂封止型半導体装置において、前記空洞部は封止樹脂の中央側から周辺に行くに従い深くなり、その深さが異なる空洞部の底の位置が金属細線の角度と略平行になる。
The resin-encapsulated semiconductor device according to
請求項7記載の樹脂封止型半導体装置の製造方法は、金属板よりなるフレーム枠内に設けられた半導体素子搭載用のダイパッド部と、前記フレーム枠より延出した先端部で前記ダイパッド部の各角部を支持する吊りリード部と、前記フレーム枠より延出した先端部が前記ダイパッド部に対向して配列された複数のリード部とからなるリードフレームを用意する工程と、前記リードフレームの前記ダイパッド部上に半導体素子を搭載する工程と、前記ダイパッド部上に搭載した前記半導体素子の電極と前記リードフレームのリード部とを金属細線により接続する工程と、前記リードフレームの下面側に封止シートを配置して少なくとも前記リード部、ダイパッド部の底面に前記封止シートを密着させる工程と、前記リードフレームの上面側を封止樹脂により樹脂封止する工程とを含み、前記樹脂封止の際に外殻全体を構成する凹形部と周辺部に空洞部を作成するための凸形部とを有する金型を用いて、樹脂充填注入方向に対し、封止樹脂の周辺部の少なくとも一部に前記凸形部を配置し、前記金属細線の接続領域を封止する。
The method for manufacturing a resin-encapsulated semiconductor device according to
請求項8記載の樹脂封止型半導体装置は、請求項7記載の樹脂封止型半導体装置の製造方法において、複数個の半導体装置の樹脂封止を一括成形する。 A resin-encapsulated semiconductor device according to an eighth aspect of the present invention is the method for producing a resin-encapsulated semiconductor device according to the seventh aspect, wherein the resin encapsulation of a plurality of semiconductor devices is collectively formed.
この発明の請求項1記載の樹脂封止型半導体装置によれば、ダイパッド部上に搭載された半導体素子と、先端部がダイパッド部に対向して配列された複数のリード部と、半導体素子の電極とリード部とを接続した金属細線と、金属細線の接続領域を封止した封止樹脂とを備え、封止樹脂の周辺部の少なくとも一部に空洞部を持つので、チップ周辺部での封止時の流動速度を抑制する効果を持つ樹脂封止型半導体装置となる。具体的には、封止樹脂は、流動中もかなりの粘度を有するため、チップ上部の封止厚みの狭くなった空間に流れ込もうとすると流動抵抗が生じ、流動速度が遅くなり、チップ周辺部と速度差が生じる。従って、チップを包み込むように樹脂流れが発生し、チップの後方にエアートラップが発生し易い。これがプランジャー圧力によりつぶれることもあるが、そのまま残り課題となる。そのため、上記のように空洞部により封止樹脂の厚みを中央部と周辺部で変化させることで、封止時の樹脂の流動速度を均一にし、エアートラップ発生を防止できるものである。特にダイパッド部が封止樹脂から露出したタイプの樹脂封止型半導体装置において、ダイパッド部の近傍の封止樹脂中にボイドの発生のない樹脂封止型半導体装置を実現できるものである。 According to the resin-encapsulated semiconductor device of the first aspect of the present invention, a semiconductor element mounted on the die pad portion, a plurality of lead portions whose tip portions are arranged to face the die pad portion, and a semiconductor element Since it has a metal thin wire connecting the electrode and the lead portion, and a sealing resin sealing the connection region of the metal thin wire, and has a hollow portion in at least a part of the peripheral portion of the sealing resin, The resin-encapsulated semiconductor device has an effect of suppressing the flow rate during sealing. Specifically, since the sealing resin has a considerable viscosity even during flow, if it tries to flow into the space where the sealing thickness is narrow at the top of the chip, flow resistance occurs, the flow speed becomes slow, and the periphery of the chip And speed difference. Therefore, a resin flow is generated so as to wrap the chip, and an air trap is easily generated behind the chip. Although this may be crushed by the plunger pressure, it remains as it is. Therefore, by changing the thickness of the sealing resin between the central portion and the peripheral portion by the hollow portion as described above, the flow rate of the resin at the time of sealing can be made uniform, and the occurrence of air traps can be prevented. In particular, in a resin-encapsulated semiconductor device in which the die pad portion is exposed from the encapsulating resin, a resin-encapsulated semiconductor device in which no void is generated in the encapsulating resin near the die pad portion can be realized.
この発明の請求項2記載の樹脂封止型半導体装置によれば、多層基板上に実装された半導体素子と、多層基板上面の複数の電極と半導体素子とを接続した金属細線と、多層基板上面と半導体素子と金属細線とを封止した封止樹脂とを備え、封止樹脂の周辺部の少なくとも一部に空洞部を持つので、多層基板で構成された樹脂封止型半導体装置において請求項1と同様の効果が得られる。 According to the resin-encapsulated semiconductor device of the second aspect of the present invention, the semiconductor element mounted on the multilayer substrate, the fine metal wire connecting the plurality of electrodes on the multilayer substrate and the semiconductor element, and the multilayer substrate upper surface And a sealing resin that seals the semiconductor element and the fine metal wire, and at least a part of the peripheral portion of the sealing resin has a hollow portion. The same effect as 1 is obtained.
この発明の請求項3記載の樹脂封止型半導体装置によれば、ダイパッド部上に搭載された半導体素子と、先端部がダイパッド部に対向して配列された複数のリード部と、半導体素子の電極とリード部とを接続した金属細線と、金属細線の接続領域を封止した封止樹脂とを備え、封止樹脂の周辺部の少なくとも一部に空洞部があり、その空洞部に熱伝導性の高い材料が埋め込まれているので、請求項1の効果に加えて、パッケージ全体の剛性を高めながら、全体の放熱性を高めることができる。さらに空洞部に水分が溜まることを防ぐ役割も果たす。 According to the resin-encapsulated semiconductor device of the third aspect of the present invention, the semiconductor element mounted on the die pad part, the plurality of lead parts arranged with the tip part facing the die pad part, and the semiconductor element It has a fine metal wire that connects the electrode and the lead part, and a sealing resin that seals the connection area of the fine metal wire, and there is a cavity in at least a part of the periphery of the sealing resin, and heat conduction in the cavity Since the high-performance material is embedded, in addition to the effect of the first aspect, the overall heat dissipation can be enhanced while enhancing the rigidity of the entire package. Furthermore, it plays a role of preventing water from accumulating in the cavity.
この発明の請求項4記載の樹脂封止型半導体装置によれば、多層基板上に実装された半導体素子と、多層基板上面の複数の電極と半導体素子とを接続した金属細線と、多層基板上面と半導体素子と金属細線とを封止した封止樹脂とを備え、封止樹脂の周辺部の少なくとも一部に空洞部があり、その空洞部に熱伝導性の高い材料が埋め込まれているので、多層基板で構成された樹脂封止型半導体装置において請求項1の効果に加えて、パッケージ全体の剛性を高めながら、全体の放熱性を高めることができる。さらに空洞部に水分が溜まることを防ぐ役割も果たす。 According to the resin-encapsulated semiconductor device of the fourth aspect of the present invention, the semiconductor element mounted on the multilayer substrate, the metal wires connecting the plurality of electrodes on the multilayer substrate and the semiconductor element, and the multilayer substrate upper surface And a sealing resin in which the semiconductor element and the fine metal wire are sealed, and there is a cavity in at least a part of the periphery of the sealing resin, and a material having high thermal conductivity is embedded in the cavity. In the resin-encapsulated semiconductor device constituted by a multilayer substrate, in addition to the effect of the first aspect, the overall heat dissipation can be enhanced while enhancing the rigidity of the entire package. Furthermore, it plays a role of preventing water from accumulating in the cavity.
請求項5では、複数の半導体素子が搭載される構成であり、複数のチップからなる半導体装置に適用できる。 According to a fifth aspect of the present invention, a plurality of semiconductor elements are mounted and can be applied to a semiconductor device including a plurality of chips.
請求項6では、請求項1,2,3または4記載の樹脂封止型半導体装置において、空洞部は封止樹脂の中央側から周辺に行くに従い深くなり、その深さが異なる空洞部の底の位置が金属細線の角度と略平行になることが望ましい。チップ中央部と周辺部を結ぶ稜線を、ワイヤ角度にできるだけ平行に保つことで、樹脂速度差が生じなくなり、ワイヤ流れを防止する効果をもつ。 According to a sixth aspect of the present invention, in the resin-encapsulated semiconductor device according to the first, second, third, or fourth aspect, the cavity portion becomes deeper from the center side to the periphery of the sealing resin, and the bottoms of the cavity portions having different depths. It is desirable that the position of is substantially parallel to the angle of the fine metal wire. By keeping the ridge line connecting the center part and the peripheral part of the chip parallel to the wire angle as much as possible, there is no difference in the resin speed, and the wire flow is prevented.
この発明の請求項7記載の樹脂封止型半導体装置の製造方法によれば、樹脂封止の際に外殻全体を構成する凹形部と周辺部に空洞部を作成するための凸形部とを有する金型を用いて、樹脂充填注入方向に対し、封止樹脂の周辺部の少なくとも一部に凸形部を配置し、金属細線の接続領域を封止するので、周辺部の空洞を作成する凸形部からなる金型を有することで、周辺部の樹脂速度を遅くすることで全体の速度バランスを保ち、エアートラップ発生が起こしにくい樹脂封止が可能になる。また、一括成形時には、パッケージにより、凸形部のみを変更することで、全体金型を変更することなく、活用することを可能とする。これにより、ボイドの発生を防止できるものであり、ダイパッド部露出型の片面封止タイプの樹脂封止型半導体装置の製造方法に広く適用できる優れた製法である。
According to the method for manufacturing a resin-encapsulated semiconductor device according to
請求項8では、請求項7記載の樹脂封止型半導体装置の製造方法において、複数個の半導体装置の樹脂封止を一括成形することが望ましい。 According to an eighth aspect of the present invention, in the method for manufacturing a resin-encapsulated semiconductor device according to the seventh aspect, it is desirable that resin encapsulation of a plurality of semiconductor devices is collectively formed.
以下、本発明の樹脂封止型半導体装置およびその製造方法の一実施形態について図面を参照しながら説明する。 Hereinafter, an embodiment of a resin-encapsulated semiconductor device and a manufacturing method thereof according to the present invention will be described with reference to the drawings.
この発明の第1の実施の形態を図1〜図5に基づいて説明する。図1は本発明の第1の実施形態の樹脂封止型半導体装置を示す図であり、図1(a)は平面図、図1(b)は底面図、図1(c)は図1(b)のA−A’箇所の断面図である。 A first embodiment of the present invention will be described with reference to FIGS. 1A and 1B are diagrams showing a resin-encapsulated semiconductor device according to a first embodiment of the present invention. FIG. 1A is a plan view, FIG. 1B is a bottom view, and FIG. It is sectional drawing of the AA 'location of (b).
図1に示すように、本実施形態の樹脂封止型半導体装置は、半導体素子搭載用の上方に突出部1aを半切断状態で有したダイパッド部1と、そのダイパッド部1を支持した吊りリード部2と、ダイパッド部1の支持部1a上に搭載された半導体素子3と、先端部がダイパッド部1に対向して配列された複数のリード部4と、半導体素子3の電極とリード部4とを接続した金属細線5と、金属細線5の接続領域を封止した封止樹脂6とを備えている。
As shown in FIG. 1, the resin-encapsulated semiconductor device of this embodiment includes a
この場合、複数のリード部4は、先端部がダイパッド部1に対向して配列された第1のリード部4aと、先端部が第1のリード部4aの先端部領域よりもダイパッド部1側に延在して配置された第2のリード部4bとからなる。半導体素子3の電極と第1、第2のリード部4a,4bとを金属細線5で接続している。また、ダイパッド部1の底面を除く領域、吊りリード部2、半導体素子3、第1、第2のリード部4a,4bの底面と末端部を除く領域、および金属細線5の接続領域を封止樹脂6により封止している。第1、第2の各リード部4a,4bの末端部は封止樹脂6の側面と略同一面に配列され、封止樹脂6の周辺部の少なくとも一部に空洞部15が存在する。空洞部15は封止樹脂6の中央側から周辺に行くに従い深くなり、その深さが異なる空洞部15の底の位置が金属細線5の角度と略平行になる。
In this case, the plurality of lead portions 4 include a
次に本実施形態の樹脂封止型半導体装置におけるダイパッド部の構成について説明する。
図2は本発明の第1の実施形態のダイパッド部の形態を示す図であり、図2(a)は平面図、図2(b)は図2(a)のC−C1箇所の断面図である。
Next, the structure of the die pad part in the resin-encapsulated semiconductor device of this embodiment will be described.
2A and 2B are views showing the form of the die pad portion according to the first embodiment of the present invention. FIG. 2A is a plan view, and FIG. 2B is a cross-sectional view taken along the line C-C1 in FIG. It is.
まず図2(a),(b)に示すように、本実施形態の樹脂封止型半導体装置で採用しているダイパッド部1は、平面形状が略四角形の形状であり、略中央部に上方に突出した半導体素子を支持する支持部1aが形成されているものである。支持部1aの形成としては、ダイパッド部を構成する金属板に対して、下方から上方に向けて押圧し、半切断状態で突出させているものである。
First, as shown in FIGS. 2A and 2B, the
以上、本実施形態の樹脂封止型半導体装置では、封止樹脂の厚みを中央部と周辺部で変化させることで、封止時の樹脂の流動速度を均一にし、エアートラップ発生を防止できるものである。 As described above, in the resin-encapsulated semiconductor device according to the present embodiment, the thickness of the encapsulating resin is changed between the central portion and the peripheral portion, so that the flow rate of the resin at the time of sealing can be made uniform and the occurrence of air traps can be prevented. It is.
次に本実施形態の半導体装置の製造方法について説明する。 Next, a method for manufacturing the semiconductor device of this embodiment will be described.
図3〜図5は本発明の第1の実施形態の樹脂封止型半導体装置の製造方法を示す図であり、図3は本実施形態で用いるリードフレームを示す図であり、図3(a)は平面図、図3(b)は図3(a)のD−D1箇所の断面図である。図4は本実施形態の製造方法の主要な工程を示す断面図である。 3 to 5 are views showing a method of manufacturing a resin-encapsulated semiconductor device according to the first embodiment of the present invention. FIG. 3 is a view showing a lead frame used in this embodiment. ) Is a plan view, and FIG. 3B is a cross-sectional view taken along a line D-D1 in FIG. FIG. 4 is a cross-sectional view showing the main steps of the manufacturing method of this embodiment.
まず本実施形態の樹脂封止型半導体装置の製造方法で用いるリードフレームについて説明する。 First, the lead frame used in the method for manufacturing the resin-encapsulated semiconductor device of this embodiment will be described.
図3に示すように、銅材または、42−アロイ等の通常のリードフレームに用いられている金属板よりなり、半導体素子を搭載する支持部1aを有した略四角形のダイパッド部1と、その末端でフレーム枠と接続し、先端部でダイパッド部1の四隅角を支持する吊りリード部2と、その先端部がダイパッド部1に対向し、末端部がフレーム枠と接続して配置された直線状の第1のリード部4aと、直線状の第2のリード部4bとよりなるリードフレームであり、第1のリード部4a、第2のリード部4bはそれぞれその先端底面で外部端子(ランド部)を構成するものであり、第1のリード部4aはその底面に加えて外方側面でも外部端子として実装基板と接続できるものである。
As shown in FIG. 3, a substantially square
そして詳細には、ダイパッド部1にはその表面の略中央部分に円形の支持部1aが設けられ、その支持部1aは、ダイパッド部1を構成している平板に対してプレス加工により半切断状態のプレスを施し、上方に突出させたものである。この支持部1aが実質的に半導体素子を支持する部分となり、半導体素子を搭載した際、ダイパッド部1の支持部1aを除く表面と半導体素子裏面との間には間隙が形成されるよう構成されている。本実施形態では、200μmの金属板よりなるダイパッド部1(リードフレーム厚)の厚みに対して、50μm〜100μm(金属板自体の厚みの25%〜50%)突出した支持部1aを形成している。
In detail, the
また、本実施形態のリードフレームの第1のリード部4aと第2のリード部4bは、フレーム枠と接続した状態では交互配列の並列配置となっており、ダイパッド部1に対向する配置においては、第2のリード部4bの先端部が第1のリード部4aの先端部よりもダイパッド部1側に延在し、それら先端部どうしは平面配置上、千鳥状に配置されているものである。この配置は、半導体素子を搭載し、樹脂封止した際には、パッケージ底面に2列の外部端子が千鳥状に配置されるようにしたものであり、各リード部の先端部底面がパッケージ底面に配置されるものである。そして各リード部は直線形状のリードであり、その先端部の底面部分に外部端子となる先端部が曲率を有したランド部が形成されており、第2のリード部4aのランド部を形成する部分以外はハーフエッチ加工により厚みが薄く加工され、ランド部はリード本来の厚みを有するものである。
In addition, the
以下、前述のリードフレームを用いて樹脂封止型半導体装置を製造する工程について説明する。 A process for manufacturing a resin-encapsulated semiconductor device using the above-described lead frame will be described below.
まず図4(a)に示すように、金属板よりなるフレーム枠内に設けられた半導体素子搭載用のダイパッド部1と、そのダイパッド部1の各角部をその先端部で支持し、末端部がフレーム枠に接続した吊りリード部と、先端部がダイパッド部1に対向して配列され、末端部がフレーム枠に接続した複数の第1、第2のリード部4a,4bとよりなるリードフレームであって、ダイパッド部1の底面には、エアベントが設けられているリードフレームを用意する。
First, as shown in FIG. 4 (a), a
次に図4(b)に示すように、用意したリードフレームのダイパッド部1の支持部1a上に半導体素子3をその主面を上にして接着搭載する。
Next, as shown in FIG. 4B, the
次に図4(c)に示すように、ダイパッド部1上に搭載した半導体素子3の電極と、リードフレームの第1、第2のリード部4a,4bとを金属細線5により電気的に接続する。
Next, as shown in FIG. 4 (c), the electrodes of the
そして図4(d)に示すように、リードフレームの下面であって、少なくとも第1、第2のリード部4a,4b、ダイパッド部1の底面に封止シート8を貼付により密着させ、リードフレームの上面側を封止樹脂6により樹脂封止し、ダイパッド部1の底面を除く領域、吊りリード部、半導体素子3、第1、第2のリード部4a,4bの底面を除く領域、および金属細線5の接続領域を全体の凹形部(凹金型14)と周辺部の凸形部(凸金型13)からなる金型で封止する。
Then, as shown in FIG. 4 (d), a sealing
このとき、図5(a)に示すように、カル11に固形化された樹脂がつめられ、ランナー12を通過し、樹脂が充填される。図5(b)は、図5(a)のA−A’の断面図であり、凹金型14と樹脂周辺部に配置された凸金型13で構成されることで、内部空間に樹脂6が充填され、空洞部15が形成される。空洞部15の底は、水平またはテーパ状でもよい。また、樹脂の充填方向が変わると、凸金型13の配置位置が変わる。
At this time, as shown in FIG. 5A, the solidified resin is packed in the
図6は本発明の第2の実施形態の樹脂封止型半導体装置を示す図であり、図6(a)は、平面図、図6(b)は底面図、図6(c)は図6(b)のA−A’箇所の断面図である。すなわち、樹脂の注入方向を変化させた時の構成であり、樹脂注入口の位置により周辺部の空洞部の位置が変化する。図6(a)においては、樹脂ゲート10がコーナ部にあり、その両側の対向する2コーナーに空洞部15を形成している。このように、樹脂注入方向が変わると凸金型の形状と位置が変わる。樹脂流動の流れ方により、凸金型13は変わるが凹金型14は共通で利用可能である。この封止工程では、パッケージタイプにより凸形部を変更することで全体の凹形部は、変更することなく活用可能となる。
6A and 6B are views showing a resin-encapsulated semiconductor device according to a second embodiment of the present invention. FIG. 6A is a plan view, FIG. 6B is a bottom view, and FIG. It is sectional drawing of the AA 'location of 6 (b). In other words, this is a configuration when the injection direction of the resin is changed, and the position of the peripheral cavity changes depending on the position of the resin injection port. In FIG. 6A, the resin gate 10 is in the corner portion, and the
図7は本発明の第3の実施形態の樹脂封止型半導体装置を示す図であり、図7(a)は、平面図、図7(b)は底面図、図7(c)は図7(b)のA−A’箇所の断面図である。図7に示すように、複数の半導体素子が積層して搭載した例を示している。このように、複数チップ時の構成としても、その効果は同様である。 7A and 7B are views showing a resin-encapsulated semiconductor device according to a third embodiment of the present invention. FIG. 7A is a plan view, FIG. 7B is a bottom view, and FIG. It is sectional drawing of the AA 'location of 7 (b). FIG. 7 shows an example in which a plurality of semiconductor elements are stacked and mounted. As described above, the effect is the same even in a configuration with a plurality of chips.
さらに空洞部15に熱伝導性の高い材料からなる金属埋め込み部16を埋め込むことで、チップ全体の放熱性を高めることが可能となる。さらに付属的にパッケージ全体の剛性を高める効果を有する。さらに空洞部15に水分等がたまることを防ぐために耐湿性にも優れた効果を合わせてもつことが可能となる。
Further, by embedding the metal embedded
図8は本発明の第4の実施形態の樹脂封止型半導体装置を示す図であり、図8(a)は、平面図、図8(b)は底面図、図8(c)は図8(b)のA−A’箇所の断面図である。図8に示すように、周辺部全体に樹脂空洞部15を持つ構成となり、その効果は、同様である。ここでは、複数の半導体素子が積層して搭載した例を示している。
8A and 8B are views showing a resin-encapsulated semiconductor device according to a fourth embodiment of the present invention. FIG. 8A is a plan view, FIG. 8B is a bottom view, and FIG. It is sectional drawing of the AA 'location of 8 (b). As shown in FIG. 8, it has the structure which has the
図9は本発明の第5の実施形態の樹脂封止型半導体装置を示す図であり、図9(a)は、平面図、図9(b)は、図9(a)のA−A’箇所の断面図である。 9A and 9B are views showing a resin-encapsulated semiconductor device according to a fifth embodiment of the present invention. FIG. 9A is a plan view, and FIG. 9B is an AA view of FIG. FIG.
図9に示すように、この樹脂封止型半導体装置は、複数の導電体からなる多層基板(半導体キャリア基板)で構成されている。すなわち、外部電極端子8を底面に有し、外部電極端子8と電気的に接続した複数の電極を上面に有した複数の導電体からなる多層基板7と、多層基板7上に実装された半導体素子3と、多層基板7上面の複数の電極と半導体素子3とを接続した金属細線5と、多層基板7上面と半導体素子3と金属細線5とを封止した封止樹脂6とを備え、封止樹脂の周辺部の少なくとも一部に空洞部15を持つ。半導体素子3は1つでも複数積層しても同様である。なお、第3の実施形態と同様に空洞部15に熱伝導性の高い材料からなる金属埋め込み部を埋め込む構成にしてもよい。本実施形態においても同様の効果がある。
As shown in FIG. 9, this resin-encapsulated semiconductor device is composed of a multilayer substrate (semiconductor carrier substrate) made of a plurality of conductors. That is, the
なお、第1〜4の実施形態では、第1のリード部の底面、第2のリード部の底面はランド電極を構成し、封止樹脂の下面領域において平面配列で少なくとも2列を構成している樹脂封止型半導体装置を例に説明したが、1列タイプ、3列以上の多列であっても、ダイパッド部露出型の片面封止タイプの樹脂封止型半導体装置の製造方法に広く適用できるものである。なお、複数個の半導体装置の樹脂封止を一括成形してもよい。 In the first to fourth embodiments, the bottom surface of the first lead portion and the bottom surface of the second lead portion constitute land electrodes, and at least two rows are formed in a planar arrangement in the bottom surface region of the sealing resin. Although the resin-sealed semiconductor device has been described as an example, a wide variety of methods for manufacturing a single-side sealed type resin-sealed semiconductor device of a die pad portion exposed type, even in a single-row type, multi-row of three or more rows, are used. Applicable. Note that resin sealing of a plurality of semiconductor devices may be collectively formed.
本発明にかかる樹脂封止型半導体製造装置およびその製造方法は、ダイパッド部の近傍の封止樹脂中にボイドの発生のない樹脂封止型半導体装置を実現できる等の効果を有し、高密度の小型、薄型の樹脂封止型半導体装置として有用である。 INDUSTRIAL APPLICABILITY The resin-encapsulated semiconductor manufacturing apparatus and method for manufacturing the same according to the present invention have an effect that a resin-encapsulated semiconductor apparatus in which no void is generated in the encapsulating resin near the die pad portion can be realized, and the density It is useful as a small and thin resin-encapsulated semiconductor device.
1 ダイパッド部
1a 突出部
2 吊りリード部
3 半導体素子
4a 第1のリード部
4b 第2のリード部
5 金属細線
6 封止樹脂
7 多層基板
8 外部電極端子
9 接着剤
10 樹脂ゲート
11 カル
12 ランナー
13 凸金型
14 凹金型
15 空洞部
16 金属埋め込み部
101 ダイパッド部
102 半導体素子
103 インナーリード部
104 金属細線
105 封止樹脂
106 外部端子
DESCRIPTION OF
Claims (8)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004154032A JP2005340309A (en) | 2004-05-25 | 2004-05-25 | Resin sealed semiconductor device and its manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004154032A JP2005340309A (en) | 2004-05-25 | 2004-05-25 | Resin sealed semiconductor device and its manufacturing method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005340309A true JP2005340309A (en) | 2005-12-08 |
Family
ID=35493560
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004154032A Pending JP2005340309A (en) | 2004-05-25 | 2004-05-25 | Resin sealed semiconductor device and its manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005340309A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100950751B1 (en) | 2007-02-09 | 2010-04-05 | 주식회사 하이닉스반도체 | Semiconductor package and mold equipment for manufacturing of the same |
CN108364930A (en) * | 2018-05-04 | 2018-08-03 | 扬州扬杰电子科技股份有限公司 | A kind of VDMOS power device chips welding layer cavity collocation structure |
-
2004
- 2004-05-25 JP JP2004154032A patent/JP2005340309A/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100950751B1 (en) | 2007-02-09 | 2010-04-05 | 주식회사 하이닉스반도체 | Semiconductor package and mold equipment for manufacturing of the same |
CN108364930A (en) * | 2018-05-04 | 2018-08-03 | 扬州扬杰电子科技股份有限公司 | A kind of VDMOS power device chips welding layer cavity collocation structure |
CN108364930B (en) * | 2018-05-04 | 2024-01-26 | 扬州扬杰电子科技股份有限公司 | VDMOS power device chip welding layer cavity compensation structure |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7228063B2 (en) | semiconductor equipment | |
CN100576524C (en) | Lead frame, semiconductor packages and manufacture method thereof | |
TWI419287B (en) | Methods and apparatus for a quad flat no-lead (qfn) package | |
KR20080027920A (en) | Semiconductor device | |
JP2009295959A (en) | Semiconductor device, and method for manufacturing thereof | |
CN103325779A (en) | Methods of making microelectronic packages | |
TWI521658B (en) | Semiconductor device and method of manufacturing the same | |
JP2008288489A5 (en) | ||
JP6092084B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
JP2018056369A (en) | Semiconductor device manufacturing method | |
JP5878054B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
JP5767294B2 (en) | Semiconductor device | |
JP6237647B2 (en) | Semiconductor device provided with heat dissipation member | |
JP2008252054A (en) | Semiconductor device and method for manufacturing semiconductor device | |
JP5579982B2 (en) | Intermediate structure of semiconductor device and method of manufacturing intermediate structure | |
JP5273265B2 (en) | Power semiconductor device | |
US6696750B1 (en) | Semiconductor package with heat dissipating structure | |
TWI425676B (en) | Structure of the semiconductir package | |
JP2005340309A (en) | Resin sealed semiconductor device and its manufacturing method | |
JP5561072B2 (en) | Manufacturing method of semiconductor device | |
US20030160308A1 (en) | Semiconductor device | |
TWI729681B (en) | Optical package structure | |
JP2017183417A (en) | Semiconductor device | |
JP2005209699A (en) | Resin seal type semiconductor device and its manufacturing method | |
JP4840305B2 (en) | Manufacturing method of semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060619 |