JP2005338792A - Display device - Google Patents
Display device Download PDFInfo
- Publication number
- JP2005338792A JP2005338792A JP2005116415A JP2005116415A JP2005338792A JP 2005338792 A JP2005338792 A JP 2005338792A JP 2005116415 A JP2005116415 A JP 2005116415A JP 2005116415 A JP2005116415 A JP 2005116415A JP 2005338792 A JP2005338792 A JP 2005338792A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- line
- power supply
- electrode
- emitting element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims description 35
- 238000000034 method Methods 0.000 abstract description 17
- 239000010408 film Substances 0.000 description 29
- 239000000463 material Substances 0.000 description 24
- 239000010410 layer Substances 0.000 description 19
- 239000000758 substrate Substances 0.000 description 18
- 239000010409 thin film Substances 0.000 description 16
- 239000004065 semiconductor Substances 0.000 description 11
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 239000011368 organic material Substances 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 6
- 239000001301 oxygen Substances 0.000 description 6
- 229910052760 oxygen Inorganic materials 0.000 description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 5
- 239000000956 alloy Substances 0.000 description 5
- 229910010272 inorganic material Inorganic materials 0.000 description 5
- 239000011147 inorganic material Substances 0.000 description 5
- 229910052757 nitrogen Inorganic materials 0.000 description 5
- 239000012535 impurity Substances 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 description 3
- 238000001704 evaporation Methods 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 238000007789 sealing Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 125000001424 substituent group Chemical group 0.000 description 3
- 229910004261 CaF 2 Inorganic materials 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- -1 Li and Cs Chemical class 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- XCJYREBRNVKWGJ-UHFFFAOYSA-N copper(II) phthalocyanine Chemical compound [Cu+2].C12=CC=CC=C2C(N=C2[N-]C(C3=CC=CC=C32)=N2)=NC1=NC([C]1C=CC=CC1=1)=NC=1N=C1[C]3C=CC=CC3=C2[N-]1 XCJYREBRNVKWGJ-UHFFFAOYSA-N 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 125000001153 fluoro group Chemical group F* 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- IBHBKWKFFTZAHE-UHFFFAOYSA-N n-[4-[4-(n-naphthalen-1-ylanilino)phenyl]phenyl]-n-phenylnaphthalen-1-amine Chemical compound C1=CC=CC=C1N(C=1C2=CC=CC=C2C=CC=1)C1=CC=C(C=2C=CC(=CC=2)N(C=2C=CC=CC=2)C=2C3=CC=CC=C3C=CC=2)C=C1 IBHBKWKFFTZAHE-UHFFFAOYSA-N 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 150000002894 organic compounds Chemical class 0.000 description 2
- 125000000962 organic group Chemical group 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229920001709 polysilazane Polymers 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229920001609 Poly(3,4-ethylenedioxythiophene) Polymers 0.000 description 1
- 239000004952 Polyamide Substances 0.000 description 1
- 229910002808 Si–O–Si Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 229910052783 alkali metal Inorganic materials 0.000 description 1
- 150000001340 alkali metals Chemical class 0.000 description 1
- 125000000217 alkyl group Chemical group 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 150000001408 amides Chemical class 0.000 description 1
- 150000004945 aromatic hydrocarbons Chemical class 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910052792 caesium Inorganic materials 0.000 description 1
- 229910052791 calcium Inorganic materials 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000003197 catalytic effect Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 239000002274 desiccant Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- 229910003437 indium oxide Inorganic materials 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000011344 liquid material Substances 0.000 description 1
- 229910052744 lithium Inorganic materials 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910000476 molybdenum oxide Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- PQQKPALAQIIWST-UHFFFAOYSA-N oxomolybdenum Chemical compound [Mo]=O PQQKPALAQIIWST-UHFFFAOYSA-N 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 229910052761 rare earth metal Inorganic materials 0.000 description 1
- 150000002910 rare earth metals Chemical class 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000010979 ruby Substances 0.000 description 1
- 229910001750 ruby Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 229910052712 strontium Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052723 transition metal Inorganic materials 0.000 description 1
- 150000003624 transition metals Chemical class 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
Description
本発明は、自発光型の発光素子を有する表示装置に関する。 The present invention relates to a display device having a self-luminous light emitting element.
近年、発光素子（自発光素子）を用いた表示装置の研究開発が進められている。このような表示装置は、高画質、薄型、軽量などの利点を生かして、携帯電話の表示画面やコンピュータのモニターとして幅広く利用されている。特に、このような表示装置は動画表示に適した速い応答速度、低電圧、低消費電力駆動などの特徴を有しているため、新世代の携帯電話や携帯情報端末（ＰＤＡ）をはじめ、幅広い用途が見込まれている。 In recent years, research and development of a display device using a light emitting element (self-emitting element) has been advanced. Such a display device is widely used as a display screen of a mobile phone or a monitor of a computer, taking advantage of high image quality, thinness, and light weight. In particular, such a display device has features such as a fast response speed suitable for moving image display, low voltage, low power consumption drive, etc. Applications are expected.
発光素子は有機発光ダイオード（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ:ＯＬＥＤ）ともよばれ、陽極と、陰極と、当該陽極と当該陰極との間に有機化合物を有する層が挟まれた構造を有している。この発光素子に流れる電流量と、発光素子の輝度は一定の関係があり、発光素子は有機化合物を有する層に流れる電流量に応じた輝度で発光を行っている。 The light-emitting element is also called an organic light emitting diode (OLED) and has a structure in which an anode, a cathode, and a layer containing an organic compound are sandwiched between the anode and the cathode. There is a fixed relationship between the amount of current flowing through the light emitting element and the luminance of the light emitting element, and the light emitting element emits light at a luminance corresponding to the amount of current flowing through the layer containing an organic compound.
発光素子を用いた発光装置に多階調の画像を表示するときの駆動方法としては、大別して電圧入力方式と電流入力方式が挙げられる。電圧入力方式は、画素に入力するビデオ信号を駆動用素子に入力して、駆動用素子を用いて発光素子の輝度を制御する方式である。また電流入力方式では、設定された信号電流を発光素子に流すことにより、発光素子の輝度を制御する方式である。両方式は、アナログ駆動方式（アナログ階調方式）とデジタル駆動方式（デジタル階調方式）を適用することができる。 Driving methods for displaying a multi-tone image on a light emitting device using a light emitting element are roughly classified into a voltage input method and a current input method. The voltage input method is a method in which a video signal input to a pixel is input to a driving element, and the luminance of the light emitting element is controlled using the driving element. In the current input method, the luminance of the light emitting element is controlled by flowing a set signal current to the light emitting element. For both methods, an analog driving method (analog gradation method) and a digital driving method (digital gradation method) can be applied.
電圧入力方式において、発光素子への駆動用素子に相当する、素子駆動用薄膜トランジスタの特性シフトのばらつきを緩和させるため、駆動電源と、素子駆動用薄膜トランジスタとの間に補償用薄膜トランジスタを設けた半導体装置が提案されている。
上記特許文献では、階調による、駆動電流制御を行うトランジスタ（駆動用トランジスタと表記する）のしきい値電圧のバラツキは考慮していなかった。しかし、本発明者らは、発光素子へ微少な電流を供給する低階調表示を行う場合、駆動用トランジスタのゲート・ソース間電圧、つまりゲート電極とソース電極との電位差（Ｖｇｓ）が小さいため、そのしきい値電圧（Ｖｔｈ）のバラツキが顕著となってしまうことを認識した。 In the above-mentioned patent document, the variation in threshold voltage of a transistor that performs drive current control (denoted as a drive transistor) due to gradation is not taken into consideration. However, when performing low-gradation display in which a minute current is supplied to the light-emitting element, the present inventors have a small gate-source voltage of the driving transistor, that is, a potential difference (Vgs) between the gate electrode and the source electrode. It was recognized that the threshold voltage (Vth) varies significantly.
そこで本発明は、低階調表示であっても、駆動用トランジスタのしきい値電圧（Ｖｔｈ）のバラツキの影響が低減された表示装置、及びその駆動方法を提供することを課題とする。 Accordingly, an object of the present invention is to provide a display device in which the influence of variation in threshold voltage (Vth) of a driving transistor is reduced even in low gradation display, and a driving method thereof.
上記課題を鑑み本発明は、低階調表示において、従来よりも駆動用トランジスタのゲート・ソース間電圧（Ｖｇｓ）を高くすることを特徴とする。その結果、低階調表示であっても駆動用トランジスタのしきい値電圧（Ｖｔｈ）のバラツキの影響を受けにくくすることができる。このような本発明を達成する一態様として、低階調表示用と、高階調表示用とで異なる電源線を設け、これら電源線は異なる電位となるように決定する。このとき高階調表示用の電源線よりも低階調表示用の電源線の電位を高くすることにより、駆動用トランジスタのゲート・ソース間電圧（Ｖｇｓ）を高くすることができる。この場合、所定の低階調表示を得るため、発光期間（表示期間ともいう）を制御する。このような本発明を達成する一態様として、駆動用トランジスタと電源線との接続を切断する。このような画素構成の一態様として、電源線からの電流が発光素子に供給されないようにスイッチが設けられている。 In view of the above problems, the present invention is characterized in that the gate-source voltage (Vgs) of the driving transistor is higher than that in the conventional case in low gradation display. As a result, even in the case of low gradation display, it is possible to reduce the influence of variations in the threshold voltage (Vth) of the driving transistor. As one mode for achieving the present invention, different power supply lines are provided for low gradation display and for high gradation display, and these power supply lines are determined to have different potentials. At this time, the gate-source voltage (Vgs) of the driving transistor can be increased by increasing the potential of the power supply line for low gradation display higher than the power supply line for high gradation display. In this case, a light emission period (also referred to as a display period) is controlled in order to obtain a predetermined low gradation display. As one mode for achieving the present invention, the connection between the driving transistor and the power supply line is disconnected. As one mode of such a pixel structure, a switch is provided so that current from the power supply line is not supplied to the light emitting element.
本発明の表示装置の一態様は、アナログ信号が入力される信号線と、発光素子を駆動するための第１のトランジスタ、及び第２のトランジスタと、第２のトランジスタと電源線との接続を切断するスイッチとを有する。そして、アナログ信号に基づき第１のトランジスタを用いて、第１の電源線から発光素子へ電流を供給する。また、アナログ信号に基づき第２のトランジスタを用いて、第２の電源線から発光素子へ電流を供給し、所定期間ごとに、つまり所定期間経過後にスイッチがオフとなる。すなわち、スイッチにより第２のトランジスタと発光素子との接続を切断する。 In one embodiment of the display device of the present invention, a signal line to which an analog signal is input, a first transistor for driving a light-emitting element, a second transistor, and a connection between the second transistor and a power supply line are connected. And a switch for disconnecting. Then, current is supplied from the first power supply line to the light emitting element using the first transistor based on the analog signal. In addition, a current is supplied from the second power supply line to the light emitting element using the second transistor based on the analog signal, and the switch is turned off every predetermined period, that is, after the predetermined period elapses. That is, the connection between the second transistor and the light emitting element is disconnected by the switch.
本発明により、低階調表示を行うとき、駆動用トランジスタのしきい値電圧（Ｖｔｈ）のバラツキの影響を低減することができる。その結果、発光素子の輝度バラツキを低減することができる。 According to the present invention, when low gradation display is performed, the influence of variations in the threshold voltage (Vth) of the driving transistor can be reduced. As a result, the luminance variation of the light emitting element can be reduced.
また低階調表示において、スイッチによって発光期間を制御することにより、ゲート・ソース間電圧（Ｖｇｓ）を高くしたことによる輝度上昇を抑えることができ所定の輝度を得ることができる。 Further, in low gradation display, by controlling the light emission period with a switch, an increase in luminance due to an increase in the gate-source voltage (Vgs) can be suppressed, and a predetermined luminance can be obtained.
以下に、本発明の実施の形態を図面に基づいて説明する。但し、本発 明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から 逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に 理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。 Embodiments of the present invention will be described below with reference to the drawings. However, the present invention can be implemented in many different modes, and it is easy for those skilled in the art to make various changes in form and details without departing from the spirit and scope of the present invention. Understood. Therefore, the present invention is not construed as being limited to the description of this embodiment mode. Note that in all the drawings for describing the embodiments, the same portions or portions having similar functions are denoted by the same reference numerals, and repetitive description thereof is omitted.
また以下の実施の形態において、トランジスタはゲート、ソース、ドレインの３端子を有するが、特にソース電極、ドレイン電極に関しては、トランジスタの構造上、明確に区別が出来ない。よって、素子間の接続について説明する際は、ソース電極、ドレイン電極のうち一方を第１の電極、他方を第２の電極と表記する。 In the following embodiments, a transistor has a gate, a source, and a drain, but the source electrode and the drain electrode cannot be clearly distinguished from each other because of the structure of the transistor. Therefore, when describing connection between elements, one of a source electrode and a drain electrode is referred to as a first electrode, and the other is referred to as a second electrode.
（実施の形態１）
本実施の形態では、高階調表示用の駆動用トランジスタ、低階調表示用の駆動用トランジスタを有する画素について説明する。
(Embodiment 1)
In this embodiment mode, a pixel including a driving transistor for high gradation display and a driving transistor for low gradation display is described.
まず画素構成を、図１を用いて説明する。本実施の形態の画素構成は、アナログ信号が入力される信号線１０、書き込み用スイッチ（ＳＷ１１）、高階調表示用の第１の駆動用トランジスタ１２、低階調表示用の第２の駆動用トランジスタ１３、及び発光素子１４を有する。第１の駆動用トランジスタ及び第２の駆動用トランジスタは、発光素子１４を駆動する機能を有しており、第１の駆動用トランジスタ及び第２の駆動用トランジスタは、発光素子に電気的に接続されている。また第１の駆動用トランジスタには第１の電源線１６が接続され、第２の駆動用トランジスタには、調整用スイッチ（ＳＷ２０）を介して第２の電源線１７が接続されている。そして例えば、第１の電源線１６は高階調表示用アノード線として機能させ、第２の電源線１７は低階調表示用アノード線として機能させる。
First, the pixel configuration will be described with reference to FIG. The pixel configuration of this embodiment mode includes a
また書き込み用スイッチ１１には、容量素子（Ｃｓ１８）を介して容量線１９が接続されている。なお容量素子１８は、必ずしも設ける必要がない。すなわち、第１及び第２の駆動用トランジスタのゲート容量が大きく、各トランジスタからのリーク電流が許容範囲である場合、容量素子を設ける必要はない。また容量線１９は必ずしも設ける必要はない。例えば、第１の電源線又は第２の電源線が一定電位を有するならば、これらのいずれかを容量線として用いることができる。
A
このような画素構成では、高階調表示用の信号線及び低階調表示用の信号線を設ける必要がなく、開口率の低下を防止できる。 In such a pixel structure, it is not necessary to provide a signal line for high gradation display and a signal line for low gradation display, and a decrease in aperture ratio can be prevented.
次いで、動作について説明する。 Next, the operation will be described.
信号線１０にビデオ信号をアナログ信号、つまりアナログ電位で入力する（以下、この信号をビデオ信号電位と表記する）。高階調表示でのビデオ信号電位は、（高階調表示用のビデオ信号電位）≦（高階調表示用アノード線の電位−第１の駆動用トランジスタの｜Ｖｔｈ｜）となるように決定する。このような高階調表示用のビデオ信号電位の決定により、高階調表示では、高階調表示用アノード線から、所定の電流が発光素子に供給される。また、低階調表示用アノード線からも微少な電流が供給されてしまうことがあるが、通常無視することができる。
A video signal is input to the
低階調表示でのビデオ信号電位は、（高階調表示用アノード線の電位−第１の駆動用トランジスタの｜Ｖｔｈ｜）＜（低階調表示用のビデオ信号電位）＜（低階調表示用アノード線の電位−第２の駆動用トランジスタの｜Ｖｔｈ｜）となるように決定する。このような低階調表示用のビデオ信号電位の決定により、低階調表示では、低階調表示用アノード線から、所定の電流が発光素子に供給される。一方、この状態における高階調表示では、高階調表示用アノード線から、電流は発光素子に供給されない。 The video signal potential in low gradation display is (high gradation display anode line potential−first driving transistor | Vth |) <(low gradation display video signal potential) <(low gradation display). The anode line potential is set to be equal to the potential of the second drive transistor | Vth |). By determining the video signal potential for low gradation display, in the low gradation display, a predetermined current is supplied to the light emitting element from the low gradation display anode line. On the other hand, in the high gradation display in this state, no current is supplied to the light emitting element from the high gradation display anode line.
このようなビデオ信号電位に基づき、高階調表示では第１の駆動用トランジスタ１２から発光素子１４へ電流が供給される。具体的には、書き込み用スイッチ１１がオンとなると、容量素子１８に電荷が蓄積される。その後、第１の駆動用トランジスタ１２のゲート・ソース間電圧（｜Ｖｇｓ｜）がしきい値電圧（｜Ｖｔｈ｜）を越えると、第１の駆動用トランジスタ１２がオンとなる。すると第１の電源線から所定の輝度に応じた電流が供給される。また上述したように、ビデオ信号電圧、アノード線の電圧によっては、低階調表示用アノード線からも微少な電流が供給されてしまう場合もあるが、通常無視することができる。また微少な電流を考慮して、ビデオ信号電圧、アノード線の電圧を決定することもできる。
Based on such a video signal potential, current is supplied from the
低階調表示においては、第２の駆動用トランジスタ１３から発光素子１４へ電流が供給される。具体的には、高階調表示と同様に、書き込み用スイッチ１１がオンとなると、容量素子１８に電荷が蓄積される。その後、第２の駆動用トランジスタ１３のゲート・ソース間電圧（｜Ｖｇｓ｜）がしきい値電圧（｜Ｖｔｈ｜）を越えると、第２の駆動用トランジスタ１３がオンとなる。すると第２の電源線から所定の輝度に応じた電流が供給される。このようにして発光素子１４が発光する。また容量素子に蓄積された電荷により、書き込み用スイッチ１１がオフとなっても、発光状態を保持することができる。
In the low gradation display, current is supplied from the
低階調表示では、調整用スイッチ２０により、発光期間を短くすることができる。具体的には、所定期間経過後、調整用スイッチ２０をオフとする。その結果、低階調表示用の駆動用トランジスタ１３の｜Ｖｇｓ｜をその分高くすることができ、しきい値電圧によるバラツキの影響を低減することができる。例えば、発光期間を１／５にする場合、第２の駆動用トランジスタ１３には５倍の電流を供給するだけのＶｇｓを印加することができる。そして、所定の輝度となるように、調整用スイッチ２０をオフとし、発光期間を短くする。なお調整用スイッチ２０は、書き込み用スイッチ１１と同じ周波数による線順次走査により動作させることができる。
In the low gradation display, the light emission period can be shortened by the
本実施の形態において、書き込み用スイッチ１１や調整用スイッチ２０等のスイッチとして機能するものは、アナログスイッチ等により形成することができる。図４では、スイッチとして機能するものと、画素が有する各トランジスタとに多結晶シリコンを有する薄膜トランジスタ（ＴＦＴ）を用いる場合の画素回路を示す。
In the present embodiment, those that function as switches such as the
書き込み用スイッチ１１に相当するトランジスタ４０（スイッチング用トランジスタとも表記する）、及び調整用スイッチ２０に相当するトランジスタ４１が設けられている。そしてトランジスタ４０はｎチャネル型ＴＦＴとし、トランジスタ４１はｐチャネル型ＴＦＴとすることができる。なお、トランジスタ４０は、一つの半導体膜に対して複数のゲート電極が設けられるマルチゲート構造、例えば二つのゲート電極が設けられたダブルゲート構造としてもよい。トランジスタ４０のゲートは第１の走査線４２に接続され、トランジスタ４１のゲートは第２の走査線４３がそれぞれ接続されている。またトランジスタ１２及び１３はｐチャネル型ＴＦＴとすることができる。
A
なおＴＦＴの動作領域は、線形領域及び飽和領域に分けることができるが、スイッチとして機能させるトランジスタ４０及び４１は線形領域とし、発光素子１４を駆動するためのトランジスタ１２及び１３は飽和領域で動作させると好ましい。
The operation region of the TFT can be divided into a linear region and a saturation region, but the
トランジスタとしては、多結晶シリコン薄膜トランジスタ以外に、非晶質シリコン薄膜トランジスタ、又はその他の薄膜トランジスタを用いることができる。すなわち本実施の形態では、トランジスタの構成に限定されない。 As the transistor, an amorphous silicon thin film transistor or another thin film transistor can be used in addition to the polycrystalline silicon thin film transistor. In other words, the present embodiment is not limited to the structure of the transistor.
このような画素において、調整用スイッチに相当するトランジスタ４１がオン、又はオフするタイミングを決定する。また調整用スイッチと書き込み用スイッチは、同じ駆動周波数とすることができ、線順次走査でもよい。そのため、本実施の形態の画素の駆動、つまり動作は簡便なものとなる。
In such a pixel, the timing at which the
図１０には、トランジスタ４０と、トランジスタ４１のタイミングチャートを示す。１フレーム期間に、トランジスタ４０及びトランジスタ４１にＨｉｇｈ又はＬｏｗの信号が入力される。本実施の形態では、トランジスタ４１にＬｏｗが入力される期間は、１フレーム期間の３０％とする。すると、低階調表示における発光期間を３０％とすることができる。またトランジスタ４１にＬｏｗが入力される期間は、トランジスタ４０にＨｉｇｈが入力される期間の整数倍となるようにすると、同じ駆動周波数とすることができる。
FIG. 10 shows a timing chart of the
これらスイッチにＨｉｇｈ又はＬｏｗの信号が入力されるタイミングは、図１０に限定されるものではない。例えば、トランジスタ４０と同時にトランジスタ４１がオンとなってもよい。これは、トランジスタ４０のドライバと、トランジスタ４１のドライバをそれぞれ設けるためである。また、トランジスタ４１にＬｏｗが入力される期間は、図１０に限定されるものではない。例えば、低階調表示を行う場合、第２の駆動用トランジスタ１３のゲート・ソース間電圧（｜Ｖｇｓ｜）の大きさに応じて、トランジスタ４１もＬｏｗが入力される期間を決定することができる。
The timing at which a high or low signal is input to these switches is not limited to that shown in FIG. For example, the
このようなトランジスタ４１のオン又はオフにより、低階調表示において、第２の駆動用トランジスタ１３のゲート・ソース間電圧（｜Ｖｇｓ｜）を大きくする場合であっても、所定の輝度を得ることができる。
By turning on or off the
以上、本実施の形態では高階調表示と低階調表示との２つに分ける場合を説明したが、３つ以上に分けても構わない。例えば、高階調表示用アノード線、中階調表示用アノード線、低階調表示用アノード線として第１乃至第３の電源線を設け、それらに接続される各駆動用トランジスタを設けることによって、高階調表示、中階調表示、及び低階調表示の３つに分けて表示を行うことができる。 As described above, the present embodiment has described the case where the display is divided into the high gradation display and the low gradation display. However, the display may be divided into three or more. For example, by providing first to third power supply lines as high gradation display anode lines, medium gradation display anode lines, and low gradation display anode lines, and providing respective driving transistors connected thereto, The display can be divided into three, high gradation display, medium gradation display, and low gradation display.
本実施の形態により、低階調表示において駆動用トランジスタのゲート・ソース間電圧（｜Ｖｇｓ｜）をより高めることができるため、バラツキの影響を低減することができる。さらに、高階調表示用の信号線及び低階調表示用の信号線を別途設ける必要がなく、開口率の低下を防止できる。 According to this embodiment, since the gate-source voltage (| Vgs |) of the driving transistor can be further increased in low gradation display, the influence of variation can be reduced. Further, it is not necessary to separately provide a signal line for high gradation display and a signal line for low gradation display, and a decrease in aperture ratio can be prevented.
（実施の形態２）
本実施の形態では、上記実施の形態１と異なる画素構成について説明する。
(Embodiment 2)
In this embodiment mode, a pixel structure which is different from that in Embodiment Mode 1 will be described.
図２に示すように、本実施の形態の画素構成は一つの駆動用トランジスタ２５を有し、駆動用トランジスタ２５の一方の電極に接続される第１の調整用スイッチ（ＳＷ２０ａ）、第２の調整用スイッチ（ＳＷ２０ｂ）を有する点が実施の形態１と異なっている。そして例えば、第１の電源線１６は高階調表示用アノード線として機能させ、第２の電源線１７は低階調表示用アノード線として機能させる。その他の画素構成は実施の形態１と同様であるため説明は省略する。また本実施の形態においても、容量線１９は必ずしも設ける必要はない。例えば、第１の電源線又は第２の電源線が一定電位を有するならば、これらのいずれかを容量線として使用することができる。
As shown in FIG. 2, the pixel configuration of the present embodiment has one driving
このような画素構成では、高階調表示用の信号線及び低階調表示用の信号線を設ける必要がなく、開口率の低下を防止できる。 In such a pixel structure, it is not necessary to provide a signal line for high gradation display and a signal line for low gradation display, and a decrease in aperture ratio can be prevented.
次いで、動作について説明する。 Next, the operation will be described.
本実施の形態において、信号線に入力されるビデオ信号電圧の決定は、実施の形態１と同様である。このようなビデオ信号電圧に基づき、第１の調整用スイッチ（ＳＷ２０ａ）、第２の調整用スイッチ（ＳＷ２０ｂ）は、高階調表示及び低階調表示のいずれかに応じてオン又はオフとなるように決定されている。すなわち第１の調整用スイッチ（ＳＷ２０ａ）、第２の調整用スイッチ（ＳＷ２０ｂ）は、排他的に切り換わるようになっている。その結果、駆動用トランジスタ２５が、第１の電源線１６又は第２の電源線１７に接続されるかを選択することができる。この接続が切り換わると、駆動用トランジスタのゲート・ソース間電圧（｜Ｖｇｓ｜）が切り換わる。そして低階調表示用又は高階調表示用のビデオ信号に基づき、発光素子は発光する。なお第１及び第２の調整用スイッチ２０ａ、２０ｂは、書き込み用スイッチ１１と同じ周波数による線順次走査により動作させることができる。
In the present embodiment, the determination of the video signal voltage input to the signal line is the same as in the first embodiment. Based on such a video signal voltage, the first adjustment switch (SW20a) and the second adjustment switch (SW20b) are turned on or off in accordance with either high gradation display or low gradation display. Has been determined. That is, the first adjustment switch (SW20a) and the second adjustment switch (SW20b) are exclusively switched. As a result, it is possible to select whether the driving
例えば、低階調表示用のビデオ信号が入力される場合、駆動用トランジスタが高階調表示用の第１の電源線１６に接続されていても、駆動用トランジスタ２５の｜Ｖｇｓ｜が低いため、電流が流れない。そして、調整用スイッチの切り換えによって低階調表示用の第２の電源線１７に接続されると、｜Ｖｇｓ｜が高くなるため、電流が流れ、発光素子１４が発光する。このようにして、低階調表示又は高階調表示を行うことができる。
For example, when a video signal for low gradation display is input, even though the driving transistor is connected to the first
低階調表示では、第１の調整用スイッチ（ＳＷ２０ａ）、第２の調整用スイッチ（ＳＷ２０ｂ）の切り換えにより、発光期間を短くすることができる。その結果、低階調表示用の駆動用トランジスタ２５の｜Ｖｇｓ｜をその分高くすることができ、しきい値電圧によるバラツキの影響を低減することができる。
In the low gradation display, the light emission period can be shortened by switching the first adjustment switch (SW20a) and the second adjustment switch (SW20b). As a result, | Vgs | of the driving
本実施の形態において、書き込み用スイッチ１１や調整用スイッチ２０等のスイッチとして機能するものはアナログスイッチ等により形成することができる。図５では、スイッチとして機能するものと、画素が有する各トランジスタとに多結晶シリコン薄膜トランジスタ（ＴＦＴ）を用いる場合の画素回路を示す。
In the present embodiment, those that function as switches such as the
書き込み用スイッチ１１に相当するトランジスタ４０（スイッチング用トランジスタとも表記する）、及び調整用スイッチ２０ａ、２０ｂに相当するトランジスタ４１ａ、４１ｂが設けられている。そして、トランジスタ４０はｎチャネル型ＴＦＴ、トランジスタ４１ａ、及び４１ｂはｐチャネル型ＴＦＴとすることができる。なお、トランジスタ４０は、一つの半導体膜に対して複数のゲート電極が設けられるマルチゲート構造、例えば二つのゲート電極が設けられたダブルゲート構造としてもよい。トランジスタ４０のゲートは第１の走査線４２に接続され、トランジスタ４１ａ、４１ｂのゲートはそれぞれ第２の走査線４３ａ、第３の走査線４３ｂに接続されている。なお、トランジスタ４１ａ、４１ｂの極性を異ならせることにより、第２の走査線４３ａ、及び第３の走査線４３ｂを共用することができる。その結果、画素の開口率を高めることができる。またトランジスタ２５はｐチャネル型ＴＦＴとすることができる。
A transistor 40 (also referred to as a switching transistor) corresponding to the writing
なおＴＦＴの動作領域は、線形領域及び飽和領域に分けることができるが、スイッチとして機能させるトランジスタ４０、４１ａ、及び４１ｂは線形領域で動作させ、発光素子１４を駆動するためのトランジスタ２５は飽和領域で動作させると好ましい。
The operation region of the TFT can be divided into a linear region and a saturation region. However, the
トランジスタとしては、多結晶シリコン薄膜トランジスタや非晶質シリコン薄膜トランジスタ、又はその他の薄膜トランジスタで形成してもよい。すなわち本実施の形態では、トランジスタの構成に限定されない。 As the transistor, a polycrystalline silicon thin film transistor, an amorphous silicon thin film transistor, or another thin film transistor may be used. In other words, the present embodiment is not limited to the structure of the transistor.
このような画素において、調整用スイッチ２０ａ、２０ｂに相当するトランジスタ４１ａ、４１ｂがオン、又はオフするタイミングを決定する。例えば、トランジスタ４１ａは１フレーム期間の９５％がオンとなり、残りの５％ではトランジスタ４１ｂがオンとなるように決定することができる。その結果、低階調表示では発光期間を短くすることができる。すなわち第２の駆動用トランジスタのゲート・ソース間電圧（Ｖｇｓ）を大きくする場合であっても、所定の輝度となる低階調表示を行うことができる。
In such a pixel, the timing at which the
また調整用スイッチと書き込み用スイッチは、同じ駆動周波数とすることができ、線順次走査でもよい。そのため、本実施の形態の画素の駆動、つまり動作は簡便なものとなる。 Further, the adjustment switch and the writing switch can have the same driving frequency, and may be line sequential scanning. Therefore, the driving of the pixel of this embodiment, that is, the operation becomes simple.
図１１には、トランジスタ４０と、トランジスタ４１ａ、４１ｂのタイミングチャートを示す。１フレーム期間に、トランジスタ４０及びトランジスタ４１ａ、４１ｂにＨｉｇｈ又はＬｏｗの信号が入力される。本実施の形態では、トランジスタ４１ａ、４１ｂの極性をｐチャネル型とする場合で説明する。トランジスタ４１ａにＨｉｇｈが入力されるタイミングと、トランジスタ４１ｂにＬｏｗが入力されるタイミングは同時である。また図５に示すようなトランジスタ４１ａ、４１ｂを用いる場合、トランジスタ４１ａ、４１ｂには、同時にＨｉｇｈ又はＬｏｗの信号を入力すればよい。また本実施の形態では、トランジスタ４１ａにＨｉｇｈが入力される期間、及びトランジスタ４１ｂにＬｏｗが入力される期間は、１フレーム期間の３０％とする。すると、低階調表示における発光期間を３０％とすることができる。またトランジスタ４１ａ、４１ｂのＨｉｇｈの期間は、トランジスタ４０にＨｉｇｈが入力される期間の整数倍となるようにすると、同じ駆動周波数とすることができる。
FIG. 11 shows a timing chart of the
これらトランジスタにＨｉｇｈ又はＬｏｗの信号が入力されるタイミングは、図１１に限定されるものではない。例えば、トランジスタ４０と同時にトランジスタ４１ａへＨｉｇｈの信号、及びトランジスタ４１ｂへＬｏｗの信号を入力してもよい。これは、トランジスタ４０のドライバと、トランジスタ４１ａ、４１ｂのドライバをそれぞれ設けるためである。また、トランジスタ４１ａにＨｉｇｈが入力される期間は、図１１に限定されるものではない。例えば、低階調表示を行う場合、駆動用トランジスタ２５のゲート・ソース間電圧（｜Ｖｇｓ｜）の大きさに応じて、トランジスタ４１ａ、４１ｂをオンとする期間を決定することができる。
The timing at which a high or low signal is input to these transistors is not limited to that shown in FIG. For example, a high signal may be input to the
以上、本実施の形態では高階調表示と低階調表示との２つに分ける場合を説明したが、３つ以上に分けても構わない。例えば、高階調表示用アノード線、中階調表示用アノード線、低階調表示用アノード線として第１乃至第３の電源線を設け、それらに接続される各調整用スイッチを設けることによって、高階調表示、中階調表示、及び低階調表示の３つに分けて表示を行うことができる。 As described above, the present embodiment has described the case where the display is divided into the high gradation display and the low gradation display. However, the display may be divided into three or more. For example, by providing first to third power supply lines as high gradation display anode lines, medium gradation display anode lines, and low gradation display anode lines, and providing respective adjustment switches connected thereto, The display can be divided into three, high gradation display, medium gradation display, and low gradation display.
（実施の形態３）
本実施の形態では、上記実施の形態１、２と異なる画素構成について説明する。
(Embodiment 3)
In this embodiment mode, a pixel structure which is different from those in Embodiment Modes 1 and 2 will be described.
図３に示すように、本実施の形態の画素構成は、第１の調整用スイッチ（ＳＷ２０ｃ）が容量素子１８と電源線２６との間に設けられ、第２の調整用スイッチ（ＳＷ２０ｄ）が容量素子１８と容量線１９との間に設けられ、トランジスタ２５が電源線２６に接続されている点が実施の形態２と異なっている。そして例えば、電源線２６は高階調表示用アノード線として機能させ、容量線１９は低階調表示用アノード線として機能させる。その他の画素構成は実施の形態２と同様であるため説明は省略する。
As shown in FIG. 3, in the pixel configuration of the present embodiment, the first adjustment switch (SW20c) is provided between the
本実施の形態の画素構成は、電源線の数が少ないため、開口率を高めることができる。さらに、高階調表示用の信号線及び低階調表示用の信号線を別途設ける必要がない点は、実施の形態１及び２と同様である。 The pixel structure of this embodiment mode can increase the aperture ratio because the number of power supply lines is small. Further, as in Embodiments 1 and 2, it is not necessary to separately provide a signal line for high gradation display and a signal line for low gradation display.
このような画素構成におけるビデオ信号電位の決定について説明する。高階調表示用のビデオ信号電位は、実施の形態１と同様に（高階調表示用のビデオ信号電位）≦（高階調表示用アノード線の電位−駆動用トランジスタの｜Ｖｔｈ｜）となるように決定する。 The determination of the video signal potential in such a pixel configuration will be described. As in the first embodiment, the video signal potential for high gradation display satisfies (video signal potential for high gradation display) ≦ (potential of high gradation display anode line− | Vth | of driving transistor). decide.
低階調表示用のビデオ信号電位は、（容量線の電位−駆動用トランジスタの｜Ｖｔｈ｜）＜（電源線の電位−駆動用トランジスタの｜Ｖｔｈ｜）＜（低階調表示用のビデオ信号電位）となるように決定する。これを条件１と呼ぶ。又は、（電源線の電位−駆動用トランジスタの｜Ｖｔｈ｜）＜（低階調表示用のビデオ信号電位）＜（容量線の電位−駆動用トランジスタの｜Ｖｔｈ｜）となるように決定する。これを条件２と呼ぶ。また〔（低階調表示用のビデオ信号電位）―｛（電源線の電位）−（容量線の電位）〕＜（電源線の電位）−（駆動用トランジスタの｜Ｖｔｈ｜）となるように決定する。これを条件３と呼ぶ。このような低階調表示用のビデオ信号電位は、ビデオ信号の書き込み時に、第１の調整用スイッチ（ＳＷ２０ｃ）又は第２の調整用スイッチ（ＳＷ２０ｄ）のいずれかをオンとするかによって選択することができる。 The video signal potential for low gradation display is (capacitance line potential− | Vth | of the driving transistor) <(potential of power supply line− | Vth | of the driving transistor) <(video signal for low gradation display). Potential). This is called condition 1. Alternatively, it is determined so that (potential of power supply line− | Vth | of driving transistor) <(video signal potential for low gradation display) <(potential of capacitor line− | Vth | of driving transistor). This is called condition 2. Further, ((video signal potential for low gradation display) − {(potential of power supply line) − (potential of capacitor line)] <(potential of power supply line) − (| Vth | of the driving transistor) decide. This is called condition 3. Such a video signal potential for low gradation display is selected depending on whether one of the first adjustment switch (SW20c) and the second adjustment switch (SW20d) is turned on when the video signal is written. be able to.
低階調表示では、調整用スイッチ２０ｃ、２０ｄにより、発光期間を短くすることができる。同時に、容量線１９と電源線２６との電位差による、調整用スイッチ２０ｃ、２０ｄの切り換えにより、駆動用トランジスタ２５の｜Ｖｇｓ｜をその分高くすることができ、しきい値電圧によるバラツキの影響を低減することができる。なお第１及び第２の調整用スイッチ２０ｃ、２０ｄは、書き込み用スイッチ１１と同じ周波数による線順次走査により動作させることができる。
In the low gradation display, the light emission period can be shortened by the adjustment switches 20c and 20d. At the same time, by switching the adjustment switches 20c and 20d due to the potential difference between the
本実施の形態において、書き込み用スイッチ１１や調整用スイッチ２０ｃ、２０ｄ等のスイッチとして機能するものは、アナログスイッチ等により形成することができる。図６では、スイッチとして機能するものと、画素が有する各トランジスタとに多結晶シリコンを有する薄膜トランジスタ（ＴＦＴ）を用いる場合の画素回路を示す。
In the present embodiment, those that function as switches such as the
書き込み用スイッチ１１に相当するトランジスタ４０（スイッチング用トランジスタとも表記する）、及び調整用スイッチ２０ｃ、２０ｄに相当するトランジスタ４１ａ、４１ｂが設けられている。そしてトランジスタ４０はｎチャネル型ＴＦＴ、トランジスタ４１ａ、及び４１ｂはｐチャネル型ＴＦＴとすることができる。なお、トランジスタ４０は、一つの半導体膜に対して複数のゲート電極が設けられるマルチゲート構造、例えば二つのゲート電極が設けられたダブルゲート構造としてもよい。トランジスタ４０のゲートは第１の走査線４２に接続され、トランジスタ４１ａ、４１ｂのゲートはそれぞれ第２の走査線４３ｃ、第３の走査線４３ｄに接続されている。なお、トランジスタ４１ａ、４１ｂの極性を異ならせることにより、第２の走査線４３ｃ、及び第３の走査線４３ｄを共用することができる。その結果、画素の開口率を高めることができる。またトランジスタ２５はｐチャネル型ＴＦＴとすることができる。
A transistor 40 (also referred to as a switching transistor) corresponding to the writing
なおＴＦＴの動作領域は、線形領域及び飽和領域に分けることができるが、スイッチとして機能させるトランジスタ４０、４１ａ、及び４１ｂは線形領域とし、発光素子１４を駆動するためのトランジスタ２５は飽和領域で動作させると好ましい。
The operation region of the TFT can be divided into a linear region and a saturation region, but the
トランジスタとしては、多結晶シリコン薄膜トランジスタ以外に、非晶質シリコン薄膜トランジスタ、又はその他の薄膜トランジスタで形成してもよい。すなわち本実施の形態では、トランジスタの構成に限定されない。 As the transistor, in addition to the polycrystalline silicon thin film transistor, an amorphous silicon thin film transistor or another thin film transistor may be used. In other words, the present embodiment is not limited to the structure of the transistor.
このような画素において、調整用スイッチ２０ｃ、２０ｄに相当するトランジスタ４１ａ、４１ｂがオン、又はオフするタイミングを決定する。例えば、トランジスタ４１ａは１フレーム期間の９５％がオンとなり、残りの５％ではトランジスタ４１ｂがオンとなるように決定することができる。逆にトランジスタ４１ｂは１フレーム期間の９５％がオンとなり、残りの５％ではトランジスタ４１ａがオンとなるように決定することもできる。その結果、低階調表示では発光期間を短くすることができる。すなわち第２の駆動用トランジスタのゲート・ソース間電圧（｜Ｖｇｓ｜）を大きくする場合であっても、所定の輝度となる低階調表示を行うことができる。
In such a pixel, the timing at which the
また調整用スイッチと書き込み用スイッチは、同じ駆動周波数とすることができ、線順次走査でもよい。そのため、本実施の形態の画素の駆動、つまり動作は簡便なものとなる。 Further, the adjustment switch and the writing switch can have the same driving frequency, and may be line sequential scanning. Therefore, the driving of the pixel of this embodiment, that is, the operation becomes simple.
図１２（Ａ）（Ｂ）には、それぞれ条件１、条件２の場合におけるトランジスタ４０と、トランジスタ４１ｃ、４１ｄのタイミングチャートを示す。図１２（Ａ）（Ｂ）において、１フレーム期間に、トランジスタ４０及びトランジスタ４１ｃ、４１ｄにＨｉｇｈ又はＬｏｗの信号が入力される。図１２（Ａ）と図１２（Ｂ）は、ビデオ信号書き込み時、電源線２６と、容量線１９の電位のうち高い電位側に接続されるトランジスタ４１ｃ又は４１ｄにＬｏｗの信号を入力する点は同様である。すなわち、条件１又は条件２に応じて、トランジスタ４１ｃ又は４１ｄへＨｉｇｈ又はＬｏｗのどちらかを入力すればよい。
12A and 12B are timing charts of the
また本実施の形態では、条件１において、トランジスタ４１ｃにＬｏｗが入力される期間、及びトランジスタ４１ｄにＨｉｇｈが入力される期間は、１フレーム期間の３０％とする。条件２においては、トランジスタ４１ｃにＨｉｇｈが入力される期間及びトランジスタ４１ｄにＬｏｗが入力される期間は、１フレーム期間の３０％とする。すると、低階調表示における発光期間を３０％とすることができる。またトランジスタ４１ｃにＨｉｇｈが入力される期間は、トランジスタ４０にＨｉｇｈが入力される期間の整数倍となるように決定すると、同じ駆動周波数とすることができる。
In this embodiment, in Condition 1, the period during which Low is input to the
これら各トランジスタにＨｉｇｈ又はＬｏｗの信号が入力されるタイミングは、図１２（Ａ）（Ｂ）に限定されるものではない。例えば、トランジスタ４０と同時にトランジスタ４１ｃへＨｉｇｈの信号、及びトランジスタ４１ｄへＬｏｗの信号を入力してもよい。但し、トランジスタ４０のＨｉｇｈの期間中に、トランジスタ４１ｃ、４１ｄの信号を切り換えることは難しい。これは、トランジスタ４１ｃ、４１ｄがそれぞれ容量素子１８と電源線２６、容量素子１８と容量線１９に設けられているためである。具体的には、トランジスタ４０が選択されている期間に、容量素子１８へビデオ信号電圧に基づく電荷を蓄積させる時には、トランジスタ４１ｃ、４１ｄのオンオフは固定する必要があるからである。また、トランジスタ４１ｃ、４１ｄにＨｉｇｈが入力される期間は、図１２（Ａ）（Ｂ）に限定されるものではない。例えば、低階調表示を行う場合、駆動用トランジスタ２５のゲート・ソース間電圧（｜Ｖｇｓ｜）の大きさに応じて、トランジスタ４１ｃ、４１ｄをオンとする期間を決定することができる。
The timing at which a high or low signal is input to each of these transistors is not limited to FIGS. For example, a high signal and a low signal may be input to the
以上、本実施の形態では高階調表示と低階調表示との２つに分ける場合を説明したが、３つ以上に分けても構わない。例えば、第１乃至第２容量線を設け、それらに接続される各調整用スイッチを設けることによって、高階調表示、中階調表示、及び低階調表示の３つに分けて表示を行うことができる。 As described above, the present embodiment has described the case where the display is divided into the high gradation display and the low gradation display. However, the display may be divided into three or more. For example, by providing first to second capacitor lines and providing each adjustment switch connected to them, display is divided into three, high gradation display, medium gradation display, and low gradation display. Can do.
（実施の形態４）
本実施の形態では、発光素子を有する画素構成について説明する。なお本実施の形態では、トランジスタとして多結晶シリコンを有する薄膜トランジスタ（ＴＦＴ）を用いる場合で説明する。
(Embodiment 4)
In this embodiment mode, a pixel structure including a light-emitting element will be described. Note that in this embodiment, the case where a thin film transistor (TFT) including polycrystalline silicon is used as a transistor is described.
図７（Ａ）に示すように、絶縁表面を有する基板３００に設けられたｐチャネル型の駆動用ＴＦＴ（トランジスタにＴＦＴを採用）３０１は、半導体膜として結晶性珪素膜を有することができる。結晶性を有する半導体膜は、レーザ照射や加熱による結晶化処理、或いはニッケル、チタンなどの金属元素の触媒作用を用いて結晶化処理により形成することができる。レーザ照射を用いる場合、連続発振型のレーザ（ＣＷレーザ）光やパルス発振型のレーザ（パルスレーザ）光を用いることができる。レーザ光としては、Ａｒレーザ、Ｋｒレーザ、エキシマレーザ、ＹＡＧレーザ、Ｙ2Ｏ3レーザ、ＹＶＯ4レーザ、ＹＬＦレーザ、ＹＡｌＯ3レーザ、ガラスレーザ、ルビーレーザ、アレキサントライドレーザ、Ｔｉ：サファイヤレーザ、銅蒸気レーザ又は金蒸気レーザのうち一種又は複数種を用いることができる。このようなレーザ光の基本波、及び基本波の第２高調波から第４高調波のレーザを照射することで、大粒径の結晶を得ることができる。例えば、Ｎｄ:ＹＶＯ4レーザ（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３高調波（３５５ｎｍ）を用いることができる。
As shown in FIG. 7A, a p-channel driver TFT 301 (using a TFT for a transistor) provided over a
半導体膜上にはゲート絶縁膜を介してゲート電極及びゲート線が設けられており、ゲート電極下の半導体膜がチャネル形成領域となる。また半導体膜は、ソース領域又はドレイン領域となる不純物領域を有する。不純物領域は、ゲート電極をマスクとして自己整合的にボロン等の不純物元素を半導体膜に添加して形成することができる。ゲート電極を覆うように第１の絶縁膜３１６が設けられており、第１の絶縁膜には不純物領域上にコンタクトホールが設けられている。コンタクトホールには配線が設けられており、配線はソース配線及びドレイン配線として機能している。絶縁膜の材料は、有機材料や無機材料を用いることができる。有機材料としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト又はベンゾシクロブテン、シロキサン、ポリシラザンを用いることができる。なお、シロキサンとは、Ｓｉ−Ｏ−Ｓｉ結合を含む。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成されおり、置換基としては少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。また置換基として、フルオロ基を用いてもよい。またさらに置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。またポリシラザンとは、珪素（Ｓｉ）と窒素（Ｎ）の結合を有するポリマー材料を含む液体材料を出発原料として形成される。無機材料としては、酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）（ｘ、ｙ＝１、２・・・）等の酸素、又は窒素を有する絶縁膜を用いることができる。また、絶縁膜として、これら材料の積層構造を用いてもよい。特に絶縁膜として、平坦性を高めるために有機材料を形成し、有機材料による水分や酸素の吸収を防止するため、有機材料上に無機材料を形成するとよい。
A gate electrode and a gate line are provided over the semiconductor film via a gate insulating film, and the semiconductor film under the gate electrode becomes a channel formation region. In addition, the semiconductor film has an impurity region which serves as a source region or a drain region. The impurity region can be formed by adding an impurity element such as boron to the semiconductor film in a self-aligning manner using the gate electrode as a mask. A first insulating
ドレイン電極と電気的に接続するように、発光素子の第１の電極３１１が設けられている。第１の電極３１１は、発光素子の陽極として機能する。そして、第１の電極３１１を覆うように第２の絶縁膜が設けられている。第２の絶縁膜３１７は、第１の電極上に開口部を有する。開口部には、電界発光層３１２が設けられ、電界発光層や第２の絶縁膜を覆うように発光素子の第２の電極３１３が設けられている。第２の電極は、発光素子の陰極として機能する。すなわち発光素子は、第１の電極３１１、電界発光層３１２、及び第２の電極３１３を有する。
A
電界発光層３１２は、第１の電極３１１側から順に、ＨＩＬ（ホール注入層）、ＨＴＬ（ホール輸送層）、ＥＭＬ（発光層）、ＥＴＬ（電子輸送層）、ＥＩＬ（電子注入層）の順に積層されている。代表的には、ＨＩＬとしてＣｕＰｃ、ＨＴＬとしてα−ＮＰＤ、ＥＴＬとしてＢＣＰ、ＥＩＬとしてＢＣＰ：Ｌｉをそれぞれ用いる。
The
また、電界発光層３１２として、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の発光を示す材料を形成することができる。その結果、フルカラー表示を達成することができる。このような赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の発光を示す材料は、それぞれ蒸着マスクを用いた蒸着法、又は液滴吐出法（インクジェット法ともいう）などによって選択的に形成すればよい。具体的には、ＨＩＬとしてＣｕＰｃやＰＥＤＯＴ、ＨＴＬとしてα−ＮＰＤ、ＥＴＬとしてＢＣＰやＡｌｑ3、ＥＩＬとしてＢＣＰ：ＬｉやＣａＦ2をそれぞれ用いることができる。また例えばＥＭＬは、Ｒ、Ｇ、Ｂのそれぞれの発光色に対応したドーパント（Ｒの場合ＤＣＭ等、Ｇの場合ＤＭＱＤ等）をドープしたＡｌｑ3を用いればよい。
For the
なお電界発光層３１２の構造は、上記積層構造に限定されるものではない。例えば電界発光層３１２は、単層型、積層型、また層の界面がない混合型のいずれでもよい。またシングレット材料、トリプレット材料、又はそれらを組み合わせた材料を用いることができる。例えば、赤色（Ｒ）の発光を示す材料に、トリプレット材料を用い、緑（Ｇ）や青（Ｂ）の発光を示す材料にシングレット材料を用いることができる。またさらに、低分子材料、高分子材料及び中分子材料を含む有機材料、電子注入性に優れる酸化モリブデン等に代表される無機材料、有機材料と無機材料の複合材料のいずれを用いてもよい。
Note that the structure of the
また白色の発光を示す電界発光層を形成する場合、カラーフィルター、又はカラーフィルター及び色変換層などを別途設けてもよい。その結果、フルカラー表示を行なうことができる。このカラーフィルターや色変換層は、第２の基板３１５に形成することができ、形成後、第１の基板と第２の基板とを張り合わせればよい。
In the case of forming an electroluminescent layer that emits white light, a color filter, a color filter, a color conversion layer, or the like may be provided separately. As a result, full color display can be performed. The color filter and the color conversion layer can be formed over the
また第１の電極３１１と第２の電極３１３は、仕事関数を考慮して材料を選択する。
The materials of the
例えば陽極として機能する第１の電極３１１は、仕事関数の大きい（仕事関数４．０ｅＶ以上）金属、合金、電気伝導性化合物、及びこれらの混合物などを用いると好ましい。具体例な材料としては、ＩＴＯ（ｉｎｄｉｕｍ ｔｉｎ ｏｘｉｄｅ）、酸化インジウムに２〜２０%の酸化亜鉛（ＺｎＯ）を混合したＩＺＯ（ｉｎｄｉｕｍ ｚｉｎｃ ｏｘｉｄｅ）の他、金（Ａｕ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、又は金属材料の窒化物（ＴｉＮ）等を用いることができる。
For example, the
一方、陰極として機能する第２の電極３１３は、仕事関数の小さい（仕事関数３．８ｅＶ以下）金属、合金、電気伝導性化合物、及びこれらの混合物などを用いると好ましい。具体的な材料としては、元素周期律の１族又は２族に属する元素、すなわちＬｉやＣｓ等のアルカリ金属、及びＭｇ、Ｃａ、Ｓｒ等、及びこれらを含む合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉ）や化合物（ＬｉＦ、ＣｓＦ、ＣａＦ2）の他、希土類金属を含む遷移金属を用いて形成することができる。また、第２の電極は透光性を有する必要があるとき、これら金属、又はこれら金属を含む合金を非常に薄く形成し、ＩＴＯ等の金属（合金を含む）との積層により形成することもできる。
On the other hand, the
これら第１の電極３１１、及び第２の電極３１３は蒸着法、スパッタリング法、インクジェット法等により形成することができる。
The
但し画素構成により、第１の電極３１１及び第２の電極３１３のいずれも陽極、又は陰極となりうる。例えば、駆動用ＴＦＴの極性をｎチャネル型とする場合、第１の電極３１１を陰極、第２の電極３１３と陽極として機能させる。このように駆動用ＴＦＴをｎチャネル型として形成する場合、画素が有するその他のＴＦＴをｎチャネル型として形成することができる。その結果、ＴＦＴ作製工程を簡略化することができる。
However, depending on the pixel structure, both the
その後第２の電極３１３上に、窒素を含むパッシベーション膜３１４を設けるとよい。例えば、窒化珪素を設けることができる。またパッシベーション膜として、ダイヤモンドライクカーボン（ＤＬＣ）膜を設けてもよい。このようなパッシベーション膜３１４は、スパッタリング法やＣＶＤ法により形成することができる。パッシベーション膜３１４により、劣化の要因となる水分や酸素の侵入を防止することができる。
After that, a
また第１の基板３００と第２の基板（封止基板）３１５とを張り合わせた後に形成される空間には、窒素を封入し、加えて乾燥剤を配置してもよい。また窒素を封入する代わりに、透光性を有し、吸水性の高い樹脂を充填してもよい。その結果、酸素や水分の侵入を防ぐこともできる。
In addition, nitrogen may be enclosed in a space formed after the
さらに第１の基板３００と第２の基板３１５とを張り合わせた後、これら基板の端面を第１の電極３１１、第２の電極３１３、その他の電極、絶縁膜により覆ってもよい。その結果、酸素や水分の侵入を防ぐことができる。
Further, after the
またコントラストを高めるため、第１の基板３００の表示領域、又は第２の基板３１５の表示領域に、偏光板又は円偏光板を設けてもよい。その結果、黒表示の質を高め、コントラストを向上させることができる。
In order to increase contrast, a polarizing plate or a circular polarizing plate may be provided in the display region of the
このように形成された画素構成を有する表示装置は、信号線から入力されるビデオ信号に基づき発光する。具体的なビデオ信号は、電圧値を有するアナログ信号であることは上述の通りである。このスイッチング用ＴＦＴがオンとなっているときにアナログ信号が入力されると、駆動用ＴＦＴがオンとなり、駆動用ＴＦＴのゲート・ソース間電圧（Ｖｇｓ）に基づき発光素子は発光する。 A display device having a pixel configuration formed in this manner emits light based on a video signal input from a signal line. As described above, a specific video signal is an analog signal having a voltage value. When an analog signal is input while the switching TFT is on, the driving TFT is turned on, and the light emitting element emits light based on the gate-source voltage (Vgs) of the driving TFT.
例えば第１の電極３１１及び第２の電極３１３に透光性を有する材料を用いた表示装置は、図７（Ａ）のように、発光素子に対して両方向（矢印方向）に光が射出される。このような表示装置は、非発光状態で透光性を有することができる。
For example, in a display device using a light-transmitting material for the
また第２の電極３１３に透光性を有する材料を用いた表示装置は、図７（Ｂ）に示すように光の射出方向が封止基板３１５側のみである。そのため第１の電極３１１は非透光性を有する材料を用いる。さらに第１の電極３１１は、反射性の高い材料とすると好ましい。その他の構成は図７（Ａ）と同様であるため説明を省略する。画素が有するトランジスタによる開口率の低下が懸念される場合、このように封止基板３１５側に出射するとよい。
In the display device using a light-transmitting material for the
また第１の電極３１１に透光性を有する材料を用いた表示装置は、図７（Ｃ）に示すように光の出射方向が基板３００側のみである。そのため第２の電極３１３は非透光性を有する材料を用いる。さらに第２の電極３１３は、反射性の高い材料とすると好ましい。その他の構成は図７（Ａ）と同様であるため説明を省略する。
In the display device using the light-transmitting material for the
図７（Ｂ）（Ｃ）のように、光の出射方向とならない側に設けられた発光素子の電極に、反射性の高い導電膜を用いることにより光を有効利用することができる。 As shown in FIGS. 7B and 7C, light can be effectively used by using a highly reflective conductive film for an electrode of a light-emitting element provided on the side not corresponding to the light emission direction.
本実施の形態において、透光性を有する電極は、非透光性を有する導電膜を、透光性を有する程度にまで薄く形成し、その上に透光性を有する導電膜、例えばＩＴＯを積層して得ることもできる。 In this embodiment mode, the light-transmitting electrode is formed by forming a light-transmitting conductive film thin enough to have a light-transmitting property and forming a light-transmitting conductive film, for example, ITO. It can also be obtained by laminating.
（実施の形態５）
上記実施の形態で示した画素構成を有する表示装置は、様々な電子機器に適用することができる。電子機器としては、携帯情報端末（携帯電話機、モバイルコンピュータ、携帯型ゲーム機又は電子書籍等）、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ、表示ディスプレイ、ナビゲーションシステム等が挙げられる。これら電子機器の具体例を図８に示す。
(Embodiment 5)
The display device having the pixel structure described in any of the above embodiments can be applied to various electronic devices. Examples of the electronic device include a portable information terminal (a mobile phone, a mobile computer, a portable game machine, an electronic book, etc.), a video camera, a digital camera, a goggle type display, a display display, a navigation system, and the like. Specific examples of these electronic devices are shown in FIGS.
図８（Ａ）はディスプレイであり、筐体４００１、音声出力部４００２、表示部４００３等を含む。本発明の画素構成を有する表示装置を表示部４００３に用いることができる。その結果、低階調表示であっても駆動用トランジスタのバラツキの影響を抑えた表示を行うことができる。なお表示装置は、コンピュータ用、ＴＶ放送受信用、広告表示用など全ての情報表示装置が含まれる。
FIG. 8A illustrates a display, which includes a
図８（Ｂ）はモバイルコンピュータであり、本体４１０１、スタイラス４１０２、表示部４１０３、操作ボタン４１０４、外部インターフェイス４１０５等を含む。本発明の画素構成を有する表示装置を表示部４１０３に用いることができる。その結果、低階調表示であっても駆動用トランジスタのバラツキの影響を抑えた表示を行うことができる。
FIG. 8B illustrates a mobile computer, which includes a
図８（Ｃ）はゲーム機であり、本体４２０１、表示部４２０２、操作ボタン４２０３等を含む。本発明の画素構成を有する表示装置を表示部４２０２に用いることができる。その結果、低階調表示であっても駆動用トランジスタのバラツキの影響を抑えた表示を行うことができる。
FIG. 8C illustrates a game machine, which includes a
図８（Ｄ）は携帯電話機であり、本体４３０１、音声出力部４３０２、音声入力部４３０３、表示部４３０４、操作スイッチ４３０５、アンテナ４３０６等を含む。本発明の画素構成を有する表示装置を表示部４３０４に用いることができる。その結果、低階調表示であっても駆動用トランジスタのバラツキの影響を抑えた表示を行うことができる。
FIG. 8D illustrates a mobile phone, which includes a
図８（Ｅ）は電子ブックリーダーであり、表示部４４０１等を含む。本発明の画素構成を有する表示装置を表示部４４０１に用いることができる。その結果、低階調表示であっても駆動用トランジスタのバラツキの影響を抑えた表示を行うことができる。 FIG. 8E illustrates an electronic book reader that includes a display portion 4401 and the like. A display device having the pixel structure of the present invention can be used for the display portion 4401. As a result, even in the case of low gradation display, it is possible to perform display in which the influence of variations in driving transistors is suppressed.
以上のように、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。本発明を適用することにより、低階調表示であっても駆動用トランジスタのバラツキの影響を抑えた表示を行うことができる電子機器を提供することができる。また、アクティブマトリクス基板の絶縁基板をフレキシブル基板とすることで薄型化や軽量化を実現することができる。 As described above, the applicable range of the present invention is so wide that the present invention can be used for electronic devices in various fields. By applying the present invention, it is possible to provide an electronic device that can perform display with reduced influence of variations in driving transistors even in low gradation display. Further, by making the insulating substrate of the active matrix substrate a flexible substrate, it is possible to reduce the thickness and weight.
（参考例）
以下に、６４階調（６ｂｉｔ）表示を行った場合の、駆動用ＴＦＴのバラツキを評価した結果を示す。
(Reference example)
The results of evaluating the variation of the driving TFT when 64 gradations (6 bits) display is shown below.
高階調表示のうち最も高い輝度６３での電流を０．５６μＡ（２００ｃｄ／ｍ2）、駆動用ＴＦＴのドレイン・ソース間電圧（Ｖｄｓ）を−１５Ｖとした。各試料の駆動用ＴＦＴの半導体層のチャネル長方向の長さをＬ、チャネル長方向と垂直な方向の長さ（幅）をＷとしたときのＬ／Ｗの値を表１に示す。 In the high gradation display, the current at the highest luminance 63 was 0.56 μA (200 cd / m 2 ), and the drain-source voltage (Vds) of the driving TFT was −15V. Table 1 shows values of L / W where L is the length in the channel length direction of the semiconductor layer of the driving TFT of each sample and W is the length (width) in the direction perpendicular to the channel length direction.
上記条件において、信号線へビデオ信号電圧を入力し、６４階調（６ｂｉｔ）表示を行ったときの、駆動用ＴＦＴに流れる電流（Ｉｄｓ）のバラツキを図９に示す。このとき駆動用ＴＦＴに流れる電流（Ｉｄｓ）のバラツキは、存在割合３σとした。すなわち、バラツキは、バラツキ＝Ｉｄｓ（３σ）／Ｉｄｓ（平均）として求めた。 FIG. 9 shows variations in current (Ids) flowing through the driving TFT when a video signal voltage is input to the signal line under the above conditions and a 64-grayscale (6 bit) display is performed. At this time, the variation in the current (Ids) flowing through the driving TFT was set to 3σ. That is, the variation was calculated as variation = Ids (3σ) / Ids (average).
図９により、低階調表示では、駆動用ＴＦＴに流れる電流（Ｉｄｓ）のバラツキが大きくなることがわかる。本実験により、発光素子へ微少な電流を供給する低階調表示を行う場合、駆動用ＴＦＴのバラツキが顕著となってしまうことが認識できる。本実験により、本発明者らは低階調表示において駆動用トランジスタのバラツキが顕著になることを見出したのである。 FIG. 9 shows that the variation in current (Ids) flowing through the driving TFT increases in low gradation display. From this experiment, it can be recognized that when performing low gradation display in which a minute current is supplied to the light emitting element, the variation in the driving TFT becomes significant. Through this experiment, the present inventors have found that the variation of the driving transistor becomes remarkable in the low gradation display.
Claims (17)
発光素子を駆動するための第１のトランジスタ、及び第２のトランジスタと、
前記第２のトランジスタと前記発光素子との接続を切断するスイッチとを有し、
前記アナログ信号に基づき第１のトランジスタを用いて、第１の電源線から前記発光素子へ電流が供給され、
前記アナログ信号に基づき第２のトランジスタを用いて、第２の電源線から前記発光素子へ電流が供給され、かつ所定期間ごとに前記スイッチがオフとなる
ことを特徴とする表示装置。 A signal line to which an analog signal is input;
A first transistor and a second transistor for driving the light emitting element;
A switch for disconnecting the connection between the second transistor and the light emitting element;
A current is supplied from the first power supply line to the light emitting element using the first transistor based on the analog signal,
A display device, wherein a current is supplied from a second power supply line to the light-emitting element using a second transistor based on the analog signal, and the switch is turned off every predetermined period.
発光素子を駆動するための第１のトランジスタ、及び第２のトランジスタと、
前記第１のトランジスタへ電流を供給する第１の電源線と、
前記第２のトランジスタへ電流を供給する第２の電源線と、
前記第２のトランジスタと、前記第２の電源線との間に設けられたスイッチと、を有し、
前記アナログ信号に基づき第１のトランジスタを用いて、前記第１の電源線から前記発光素子へ電流が供給され、
前記アナログ信号に基づき第２のトランジスタを用いて、前記第２の電源線から前記発光素子へ電流が供給され、かつ所定期間ごとに前記スイッチにより前記第２のトランジスタと前記第２の電源線との接続を切断する
ことを特徴とする表示装置。 A signal line to which an analog signal is input;
A first transistor and a second transistor for driving the light emitting element;
A first power line for supplying current to the first transistor;
A second power supply line for supplying current to the second transistor;
A switch provided between the second transistor and the second power supply line;
Based on the analog signal, a current is supplied from the first power line to the light emitting element using a first transistor,
Based on the analog signal, a current is supplied from the second power source line to the light emitting element using a second transistor, and the second transistor and the second power source line are supplied by the switch every predetermined period. The display device characterized by disconnecting the connection.
前記信号線に容量素子を介して接続される容量線と、
発光素子を駆動するための第１のトランジスタ、及び第２のトランジスタと、
前記第１のトランジスタへ電流を供給する第１の電源線と、
前記第２のトランジスタへ電流を供給する第２の電源線と、
前記第２のトランジスタと、前記第２の電源線との間に設けられたスイッチと、を有し、
前記第１のトランジスタのゲート電極は前記容量線に接続され、前記第１のトランジスタの一方の電極は、前記第２の電源線に接続され、
前記第２のトランジスタのゲート電極は前記容量線に接続され、前記第２のトランジスタの一方の電極は、前記第２の電源線に接続される
ことを特徴とする表示装置。 A signal line to which an analog signal is input;
A capacitive line connected to the signal line via a capacitive element;
A first transistor and a second transistor for driving the light emitting element;
A first power line for supplying current to the first transistor;
A second power supply line for supplying current to the second transistor;
A switch provided between the second transistor and the second power supply line;
A gate electrode of the first transistor is connected to the capacitor line; one electrode of the first transistor is connected to the second power supply line;
A display device, wherein a gate electrode of the second transistor is connected to the capacitor line, and one electrode of the second transistor is connected to the second power supply line.
前記信号線に容量素子を介して接続される容量線と、
発光素子を駆動するための第１のトランジスタ、及び第２のトランジスタと、
前記第１のトランジスタへ電流を供給する第１の電源線と、
前記第２のトランジスタへ電流を供給する第２の電源線と、
前記第２のトランジスタと、前記第２の電源線との間に設けられたスイッチと、を有し、
前記第１のトランジスタのゲート電極は前記容量線に接続され、前記第１のトランジスタの一方の電極は、前記第１の電源線に接続され、前記第１のトランジスタの他方の電極は前記発光素子の電極に接続され、
前記第２のトランジスタのゲート電極は前記容量線に接続され、前記第２のトランジスタの一方の電極は、前記第２の電源線に接続され、前記第２のトランジスタの他方の電極は前記発光素子の電極に接続される
ことを特徴とする表示装置。 A signal line to which an analog signal is input;
A capacitive line connected to the signal line via a capacitive element;
A first transistor and a second transistor for driving the light emitting element;
A first power line for supplying current to the first transistor;
A second power supply line for supplying current to the second transistor;
A switch provided between the second transistor and the second power supply line;
The gate electrode of the first transistor is connected to the capacitor line, one electrode of the first transistor is connected to the first power supply line, and the other electrode of the first transistor is the light emitting element. Connected to the electrode of
The gate electrode of the second transistor is connected to the capacitor line, one electrode of the second transistor is connected to the second power supply line, and the other electrode of the second transistor is the light emitting element. A display device connected to the electrode.
前記信号線に一方の電極が接続され、且つ他方の電極が前記第１のトランジスタのゲート電極、及び前記第２のトランジスタのゲート電極に接続されたスイッチング用トランジスタを有する
ことを特徴とする表示装置。 In claim 3 or 4,
A display device comprising: a switching transistor having one electrode connected to the signal line and the other electrode connected to the gate electrode of the first transistor and the gate electrode of the second transistor. .
前記第２の電源線の電位は、第１の電源線の電位より高い
ことを特徴とする表示装置。 In any one of Claims 1 thru | or 5,
The display device is characterized in that the potential of the second power supply line is higher than the potential of the first power supply line.
発光素子を駆動するためのトランジスタと、
前記トランジスタと第１の電源線との間に設けられた第１のスイッチと、
前記トランジスタと第２の電源線との間に設けられた第２のスイッチとを有し、
前記第１のスイッチがオンとなるとき前記アナログ信号に基づき、第１の電源線から前記発光素子へ電流が供給され、
前記第２のスイッチがオンとなるとき前記アナログ信号に基づき、第２の電源線から前記発光素子へ電流が供給され、かつ所定期間経ごとに前記第２のスイッチがオフとなる
ことを特徴とする表示装置。 A signal line to which an analog signal is input;
A transistor for driving the light emitting element;
A first switch provided between the transistor and a first power line;
A second switch provided between the transistor and a second power supply line;
Based on the analog signal when the first switch is turned on, a current is supplied from the first power line to the light emitting element,
When the second switch is turned on, a current is supplied from the second power supply line to the light emitting element based on the analog signal, and the second switch is turned off after a predetermined period of time. Display device.
前記信号線に容量素子を介して接続される容量線と、
発光素子を駆動するためのトランジスタと、
第１のスイッチを介して前記トランジスタへ電流を供給する第１の電源線と、
第２のスイッチを介して前記トランジスタへ電流を供給する第２の電源線と、
を有し、
前記トランジスタのゲート電極は前記容量線に接続され、前記トランジスタの一方の電極は、前記第１のスイッチ及び前記第２のスイッチに接続される
ことを特徴とする表示装置。 A signal line to which an analog signal is input;
A capacitive line connected to the signal line via a capacitive element;
A transistor for driving the light emitting element;
A first power supply line for supplying current to the transistor via a first switch;
A second power supply line for supplying current to the transistor via a second switch;
Have
A display device, wherein a gate electrode of the transistor is connected to the capacitor line, and one electrode of the transistor is connected to the first switch and the second switch.
前記信号線に容量素子を介して接続される容量線と、
発光素子を駆動するためのトランジスタと、
第１のスイッチを介して前記トランジスタへ電流を供給する第１の電源線と、
第２のスイッチを介して前記トランジスタへ電流を供給する第２の電源線と、
を有し、
前記トランジスタのゲート電極は前記容量線に接続され、前記トランジスタの一方の電極は、前記第１のスイッチ及び前記第２のスイッチに接続され、前記トランジスタの他方の電極は前記発光素子の電極に接続される
ことを特徴とする表示装置。 A signal line to which an analog signal is input;
A capacitive line connected to the signal line via a capacitive element;
A transistor for driving the light emitting element;
A first power supply line for supplying current to the transistor via a first switch;
A second power supply line for supplying current to the transistor via a second switch;
Have
The gate electrode of the transistor is connected to the capacitor line, one electrode of the transistor is connected to the first switch and the second switch, and the other electrode of the transistor is connected to the electrode of the light emitting element. A display device.
前記信号線に一方の電極が接続され、且つ他方の電極が前記トランジスタのゲート電極に接続されたスイッチング用トランジスタを有する
ことを特徴とする表示装置。 In claim 7 or 8,
A display device comprising: a switching transistor in which one electrode is connected to the signal line and the other electrode is connected to a gate electrode of the transistor.
前記第２の電源線の電位は、前記第１の電源線の電位より高い
ことを特徴とする表示装置。 In any one of Claims 7 thru | or 10,
The display device, wherein a potential of the second power supply line is higher than a potential of the first power supply line.
発光素子を駆動するためのトランジスタと、
容量素子と電源線との間に設けられた第１のスイッチと、
前記容量素子と容量線との間に設けられた第２のスイッチとを有し、
前記第１のスイッチがオンとなるとき前記アナログ信号と前記電源線の電位に基づき、前記電源線から前記発光素子へ電流が供給され、
前記第２のスイッチがオンとなるとき前記アナログ信号と前記容量線の電位に基づき、前記容量線から前記発光素子へ電流が供給され、かつ所定期間ごとに前記第２のスイッチがオフとなる
ことを特徴とする表示装置。 A signal line to which an analog signal is input;
A transistor for driving the light emitting element;
A first switch provided between the capacitive element and the power line;
A second switch provided between the capacitive element and the capacitive line;
When the first switch is turned on, a current is supplied from the power supply line to the light emitting element based on the analog signal and the potential of the power supply line,
When the second switch is turned on, current is supplied from the capacitor line to the light emitting element based on the analog signal and the potential of the capacitor line, and the second switch is turned off every predetermined period. A display device.
前記信号線に容量素子を介して接続される容量線と、
発光素子を駆動するためのトランジスタと、
容量素子と電源線との間に設けられた第１のスイッチと、
前記容量素子と前記容量線との間に設けられた第２のスイッチとを有し、
前記トランジスタのゲート電極は前記容量素子に接続され、前記トランジスタの一方の電極は、前記電源線に接続される
ことを特徴とする表示装置。 A signal line to which an analog signal is input;
A capacitive line connected to the signal line via a capacitive element;
A transistor for driving the light emitting element;
A first switch provided between the capacitive element and the power line;
A second switch provided between the capacitive element and the capacitive line;
A display device, wherein a gate electrode of the transistor is connected to the capacitor, and one electrode of the transistor is connected to the power supply line.
前記信号線に容量素子を介して接続される容量線と、
発光素子を駆動するためのトランジスタと、
容量素子と電源線との間に設けられた第１のスイッチと、
前記容量素子と前記容量線との間に設けられた第２のスイッチとを有し、
前記トランジスタのゲート電極は前記容量素子に接続され、前記トランジスタの一方の電極は、前記電源線に接続され、前記トランジスタの他方の電極は前記発光素子の電極に接続される
ことを特徴とする表示装置。 A signal line to which an analog signal is input;
A capacitive line connected to the signal line via a capacitive element;
A transistor for driving the light emitting element;
A first switch provided between the capacitive element and the power line;
A second switch provided between the capacitive element and the capacitive line;
The display device is characterized in that a gate electrode of the transistor is connected to the capacitor element, one electrode of the transistor is connected to the power supply line, and the other electrode of the transistor is connected to an electrode of the light emitting element. apparatus.
前記信号線に一方の電極が接続され、且つ他方の電極が前記トランジスタのゲート電極に接続されたスイッチング用トランジスタを有する
ことを特徴とする表示装置。 In claim 13 or 14,
A display device comprising: a switching transistor in which one electrode is connected to the signal line and the other electrode is connected to a gate electrode of the transistor.
前記電源線の電位は、前記容量線の電位より高い
ことを特徴とする表示装置。 In any one of Claims 12 thru | or 15,
A display device, wherein the potential of the power supply line is higher than the potential of the capacitor line.
前記電源線の電位は、前記容量線の電位より低い
ことを特徴とする表示装置。
In any one of Claims 12 thru | or 15,
A display device, wherein a potential of the power supply line is lower than a potential of the capacitor line.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005116415A JP4869621B2 (en) | 2004-04-28 | 2005-04-14 | Display device |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004134723 | 2004-04-28 | ||
| JP2004134723 | 2004-04-28 | ||
| JP2005116415A JP4869621B2 (en) | 2004-04-28 | 2005-04-14 | Display device |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011095950A Division JP2011175283A (en) | 2004-04-28 | 2011-04-22 | Semiconductor device |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2005338792A true JP2005338792A (en) | 2005-12-08 |
| JP2005338792A5 JP2005338792A5 (en) | 2008-05-08 |
| JP4869621B2 JP4869621B2 (en) | 2012-02-08 |
Family
ID=35492389
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005116415A Expired - Fee Related JP4869621B2 (en) | 2004-04-28 | 2005-04-14 | Display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4869621B2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8446397B2 (en) | 2008-12-04 | 2013-05-21 | Semiconductor Energy Laboratory Co., Ltd. | Display device, method for driving the same, and electronic device using the display device and the method |
| JP2015079241A (en) * | 2013-09-13 | 2015-04-23 | 株式会社半導体エネルギー研究所 | Light-emitting device |
| JP2019061286A (en) * | 2019-01-11 | 2019-04-18 | 株式会社半導体エネルギー研究所 | Display device |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001034231A (en) * | 1999-07-22 | 2001-02-09 | Seiko Epson Corp | El display device |
| JP2001060076A (en) * | 1999-06-17 | 2001-03-06 | Sony Corp | Picture display device |
| JP2003316321A (en) * | 2002-04-25 | 2003-11-07 | Dainippon Printing Co Ltd | Display device and electronic apparatus |
| WO2004023446A1 (en) * | 2002-09-04 | 2004-03-18 | Koninklijke Philips Electronics N.V. | Electroluminescent display devices |
| JP2004094211A (en) * | 2002-07-08 | 2004-03-25 | Lg Phillips Lcd Co Ltd | Organic electroluminescent element and its driving method |
| JP2004341314A (en) * | 2003-05-16 | 2004-12-02 | Semiconductor Energy Lab Co Ltd | Display device and its driving method |
| JP2004341312A (en) * | 2003-05-16 | 2004-12-02 | Semiconductor Energy Lab Co Ltd | Display device and its driving method |
| JP2004341368A (en) * | 2003-05-16 | 2004-12-02 | Semiconductor Energy Lab Co Ltd | Display device |
-
2005
- 2005-04-14 JP JP2005116415A patent/JP4869621B2/en not_active Expired - Fee Related
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001060076A (en) * | 1999-06-17 | 2001-03-06 | Sony Corp | Picture display device |
| JP2001034231A (en) * | 1999-07-22 | 2001-02-09 | Seiko Epson Corp | El display device |
| JP2003316321A (en) * | 2002-04-25 | 2003-11-07 | Dainippon Printing Co Ltd | Display device and electronic apparatus |
| JP2004094211A (en) * | 2002-07-08 | 2004-03-25 | Lg Phillips Lcd Co Ltd | Organic electroluminescent element and its driving method |
| WO2004023446A1 (en) * | 2002-09-04 | 2004-03-18 | Koninklijke Philips Electronics N.V. | Electroluminescent display devices |
| JP2005538402A (en) * | 2002-09-04 | 2005-12-15 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Electroluminescent display device |
| JP2004341314A (en) * | 2003-05-16 | 2004-12-02 | Semiconductor Energy Lab Co Ltd | Display device and its driving method |
| JP2004341312A (en) * | 2003-05-16 | 2004-12-02 | Semiconductor Energy Lab Co Ltd | Display device and its driving method |
| JP2004341368A (en) * | 2003-05-16 | 2004-12-02 | Semiconductor Energy Lab Co Ltd | Display device |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8446397B2 (en) | 2008-12-04 | 2013-05-21 | Semiconductor Energy Laboratory Co., Ltd. | Display device, method for driving the same, and electronic device using the display device and the method |
| JP2015079241A (en) * | 2013-09-13 | 2015-04-23 | 株式会社半導体エネルギー研究所 | Light-emitting device |
| JP2019091089A (en) * | 2013-09-13 | 2019-06-13 | 株式会社半導体エネルギー研究所 | Light-emitting device |
| JP2019061286A (en) * | 2019-01-11 | 2019-04-18 | 株式会社半導体エネルギー研究所 | Display device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4869621B2 (en) | 2012-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6433531B2 (en) | Semiconductor device and electronic equipment | |
| JP6818084B2 (en) | Display devices, display modules and electronic devices | |
| JP6756807B2 (en) | Semiconductor device | |
| JP4583732B2 (en) | Display device and driving method thereof | |
| JP4869621B2 (en) | Display device | |
| JP2006189804A (en) | Light-emitting device and electronic apparatus using the light-emitting device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080319 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080319 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110222 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110422 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111115 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111116 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141125 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141125 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |